JP2022051614A - module - Google Patents

module Download PDF

Info

Publication number
JP2022051614A
JP2022051614A JP2020158014A JP2020158014A JP2022051614A JP 2022051614 A JP2022051614 A JP 2022051614A JP 2020158014 A JP2020158014 A JP 2020158014A JP 2020158014 A JP2020158014 A JP 2020158014A JP 2022051614 A JP2022051614 A JP 2022051614A
Authority
JP
Japan
Prior art keywords
inductor
output terminal
input terminal
bandpass filter
bump pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020158014A
Other languages
Japanese (ja)
Inventor
金原兼央
Kanehisa Kimbara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanan Japan Technology Corp
Original Assignee
Sanan Japan Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanan Japan Technology Corp filed Critical Sanan Japan Technology Corp
Priority to JP2020158014A priority Critical patent/JP2022051614A/en
Priority to CN202110848910.5A priority patent/CN114257203A/en
Publication of JP2022051614A publication Critical patent/JP2022051614A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38Impedance-matching networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/0057Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using diplexing or multiplexing filters for selecting the desired band
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Filters And Equalizers (AREA)

Abstract

To provide a low-loss module that is impedance-matched by an optimum inductance value at a low cost.SOLUTION: A module has: a wiring board; and an inductor mounted on the wiring board and that has a plurality of bump pads at least at one of an input terminal side and an output terminal side, an arbitrary one of the plurality of bump pads serving as an input terminal or an output terminal.SELECTED DRAWING: Figure 2

Description

本発明は、フロントエンドモジュールを含む、モジュールに関する。 The present invention relates to modules, including front-end modules.

移動体通信端末に代表されるスマートフォンなどでは、複数の高周波数帯における通信に対応することが要請される。このため、高周波の周波数帯域の通信を通過させる複数のバンドパスフィルタを搭載したフロントエンドモジュールが用いられている。 Smartphones represented by mobile communication terminals are required to support communication in a plurality of high frequency bands. For this reason, a front-end module equipped with a plurality of bandpass filters that pass communication in a high frequency band is used.

また、フロントエンドモジュールでは、バンドパスフィルタとローノイズアンプ(Low Noise Amplifer)の間に、バンドパスフィルタおよびローノイズアンプをインピーダンスマッチングするためのインダクタが用いられている。 Further, in the front-end module, an inductor for impedance matching the bandpass filter and the low noise amplifier is used between the bandpass filter and the low noise amplifier (Low Noise Amplifier).

また、近年のスマートフォンの薄型化、集積化の要請から、フロントエンドモジュールに対しても小型化の要請が強く、インピーダンスマッチング用のインダクタは、IPD(Integrated Passive Device)化が進んでいる。 Further, in recent years, there has been a strong demand for miniaturization of front-end modules due to the demand for thinner and more integrated smartphones, and the inductor for impedance matching is becoming IPD (Integrated Passive Device).

特許文献1には、フロントエンドモジュールのインピーダンスマッチングに関する技術の一例が開示されている。 Patent Document 1 discloses an example of a technique relating to impedance matching of a front-end module.

特開2019-192992JP-A-2019-199292

本発明が解決しようとする主たる課題について説明する。 The main problem to be solved by the present invention will be described.

近年では、フロントエンドモジュールに実装される素子、例えば、バンドパスフィルタ、ローノイズアンプなどの集積回路には、インピーダンスマッチングをするためのインダクタが、ほぼ必須となっている。 In recent years, inductors for impedance matching have become almost indispensable for integrated circuits such as bandpass filters and low noise amplifiers mounted on front-end modules.

しかし、インピーダンスマッチングに必要なインダクタンス値は、バンドパスフィルタとローノイズアンプの組み合わせ毎に最適値が異なり、異なる最適値を有する組み合わせ数に応じた数のインダクタンス値を持つインダクタを準備する必要がある。 However, the optimum value of the inductance value required for impedance matching differs depending on the combination of the bandpass filter and the low noise amplifier, and it is necessary to prepare an inductor having a number of inductance values according to the number of combinations having different optimum values.

必要なインダクタの数毎に、生産、試験、管理をする為のコスト増も、実際のフロントエンドモジュールの生産管理上の大きな課題である。 Increasing the cost of production, testing, and management for each number of inductors required is also a major issue in production control of actual front-end modules.

本発明は、上記課題に鑑みなされたものであり、低コストで最適なインダクタンス値によりインピーダンスマッチングがされたモジュールやフロントエンドモジュールを提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a module and a front-end module which are impedance-matched by an optimum inductance value at low cost.

前記課題を達成するために、本発明にあっては、
配線基板と、
前記配線基板に実装され、入力端子または出力端子の少なくとも一方に、複数のバンプパッドを有し、前記複数のバンプパッドのうち任意の一のバンプパッドが入力端子または出力端子であるインダクタと
を有することを特徴とする、モジュールとした。
In order to achieve the above problems, in the present invention,
Wiring board and
It is mounted on the wiring board and has a plurality of bump pads on at least one of an input terminal or an output terminal, and any one of the plurality of bump pads has an inductor as an input terminal or an output terminal. It was made into a module, which is characterized by this.

配線基板と、
前記配線基板に実装され、入力端子または出力端子の少なくとも一方に、複数のバンプパッドを有し、前記複数のバンプパッドのうち任意の一のバンプパッドが入力端子または出力端子である第1のインダクタと、
前記配線基板に実装され、入力端子または出力端子の少なくとも一方に、複数のバンプパッドを有し、前記複数のバンプパッドのうち任意の一のバンプパッドが入力端子または出力端子である第2のインダクタと、
前記第1のインダクタに接続された第1のバンドパスフィルタと、
前記第2のインダクタに接続された第2のバンドパスフィルタと
を有するモジュールであることが、本発明の一形態とされる。
Wiring board and
A first inductor mounted on the wiring board, having a plurality of bump pads on at least one of an input terminal or an output terminal, and any one of the plurality of bump pads is an input terminal or an output terminal. When,
A second inductor mounted on the wiring board, having a plurality of bump pads on at least one of an input terminal or an output terminal, and any one of the plurality of bump pads is an input terminal or an output terminal. When,
The first bandpass filter connected to the first inductor and
One embodiment of the present invention is a module having a second bandpass filter connected to the second inductor.

前記配線基板は、前記複数のバンプパッドに対応するバンプパッドを複数備えることが、本発明の一形態とされる。 It is one embodiment of the present invention that the wiring board includes a plurality of bump pads corresponding to the plurality of bump pads.

前記インダクタは、IPD(Integrated Passive Device)であることが、本発明の一形態とされる。 It is one embodiment of the present invention that the inductor is an IPD (Integrated Passive Device).

前記第1のインダクタに接続された第1のローノイズアンプと、前記第2のインダクタに接続された第2のローノイズアンプを備えることが、本発明の一形態とされる。 It is one embodiment of the present invention to include a first low noise amplifier connected to the first inductor and a second low noise amplifier connected to the second inductor.

前記第1のインダクタの入力端子または出力端子は、前記第2のインダクタの入力端子または出力端子と異なるバンプパッドにより形成されていることが、本発明の一形態とされる。 One embodiment of the present invention is that the input terminal or output terminal of the first inductor is formed of a bump pad different from the input terminal or output terminal of the second inductor.

前記第1のインダクタの入力端子または出力端子は、前記第2のインダクタの入力端子または出力端子と同じバンプパッドにより形成されていることが、本発明の一形態とされる。 It is one embodiment of the present invention that the input terminal or the output terminal of the first inductor is formed by the same bump pad as the input terminal or the output terminal of the second inductor.

前記第1のバンドパスフィルタ又は前記第2のバンドパスフィルタの少なくとも一つが、弾性表面波フィルタであることが、本発明の一形態とされる。 It is one embodiment of the present invention that at least one of the first bandpass filter or the second bandpass filter is a surface acoustic wave filter.

前記第1のバンドパスフィルタ又は前記第2のバンドパスフィルタの少なくとも一つが、弾性薄膜共振器を用いたフィルタであることが、本発明の一形態とされる。 It is one embodiment of the present invention that at least one of the first bandpass filter or the second bandpass filter is a filter using an elastic thin film resonator.

本発明によれば、低コストで最適なインダクタンス値によりインピーダンスマッチングがされたフロントエンドモジュールを提供することができる。 According to the present invention, it is possible to provide a front-end module that is impedance-matched with an optimum inductance value at low cost.

図1は、本実施例にかかるモジュール1の断面図である。FIG. 1 is a cross-sectional view of the module 1 according to the present embodiment. 図2は、インダクタ3の構造の概略を示す図である。FIG. 2 is a diagram showing an outline of the structure of the inductor 3. 図3は、バンドパスフィルタ5に用いることができる、SAWフィルタの構成例を示す図である。FIG. 3 is a diagram showing a configuration example of a SAW filter that can be used for the bandpass filter 5. 図4は、弾性波素子52が弾性表面波共振器である例を示す平面図である。FIG. 4 is a plan view showing an example in which the surface acoustic wave element 52 is an elastic surface wave resonator. 図5は、弾性波素子52が圧電薄膜共振器の例を示す断面図である。FIG. 5 is a cross-sectional view showing an example of a piezoelectric thin film resonator in which the elastic wave element 52 is a piezoelectric thin film resonator. 図6は、実施例2にかかるフロントエンドモジュール100の回路構成の概略を示す図である。FIG. 6 is a diagram showing an outline of the circuit configuration of the front-end module 100 according to the second embodiment. 図7は、実施例2にかかるフロントエンドモジュール100の断面図である。FIG. 7 is a cross-sectional view of the front end module 100 according to the second embodiment.

以下、図面を参照しつつ、本発明の具体的な実施の形態を説明することにより、本発明を明らかにする。 Hereinafter, the present invention will be clarified by explaining specific embodiments of the present invention with reference to the drawings.

(実施例1)
図1は、本実施例にかかるモジュール1の断面図である。
(Example 1)
FIG. 1 is a cross-sectional view of the module 1 according to the present embodiment.

図1に示すように、本実施例にかかるモジュール1は、配線基板2と、配線基板2上に実装された、インダクタ3とバンドパスフィルタ5を備える。 As shown in FIG. 1, the module 1 according to this embodiment includes a wiring board 2, an inductor 3 and a bandpass filter 5 mounted on the wiring board 2.

インダクタ3とバンドパスフィルタ5は、バンプ7を介して、配線基板2にフリップチップボンディングにより実装されている。 The inductor 3 and the bandpass filter 5 are mounted on the wiring board 2 by flip-chip bonding via the bumps 7.

バンプ7は、例えば、金バンプを用いることができる。バンプ7の高さは、例えば、20μmから50μmである。 As the bump 7, for example, a gold bump can be used. The height of the bump 7 is, for example, 20 μm to 50 μm.

インダクタ3とバンドパスフィルタ5を覆うように、封止部9が形成されている。封止部9は、例えば、合成樹脂等の絶縁体により形成してもよく、金属を用いてもよい。合成樹脂は、例えば、エポキシ樹脂、ポリイミドなどを用いることができるが、これらに限るものではない。好ましくは、エポキシ樹脂を用い、低温硬化プロセスを用いて封止部9を形成する。 A sealing portion 9 is formed so as to cover the inductor 3 and the bandpass filter 5. The sealing portion 9 may be formed of, for example, an insulator such as a synthetic resin, or a metal may be used. As the synthetic resin, for example, epoxy resin, polyimide and the like can be used, but the synthetic resin is not limited thereto. Preferably, an epoxy resin is used and a low temperature curing process is used to form the sealing portion 9.

配線基板2は、例えば、樹脂からなる多層基板、または、複数の誘電体層からなる低温同時焼成セラミックス(Low Temperature Co-fired Ceramics:LTCC)多層基板等が用いられる。 As the wiring board 2, for example, a multilayer substrate made of resin, a low temperature co-fired ceramics (LTCC) multilayer substrate made of a plurality of dielectric layers, or the like is used.

配線基板2の実装面には、インダクタ3が有する複数のバンプパッド32に対応するようメタルパターンが形成されている。後述するように、インダクタ3が有する複数のバンプパッド32のうち、どのバンプパッドにバンプが形成され、フリップチップボンディングがなされても、電気的に接続することを可能にするためである。 A metal pattern is formed on the mounting surface of the wiring board 2 so as to correspond to the plurality of bump pads 32 of the inductor 3. As will be described later, this is to enable electrical connection regardless of which of the bump pads 32 of the plurality of bump pads 32 of the inductor 3 the bumps are formed and the flip chip bonding is performed.

図2は、インダクタ3の構造の概略を示す図である。 FIG. 2 is a diagram showing an outline of the structure of the inductor 3.

インダクタ3は、例えば、周波数が5GHzのときに、0.5nHから2nH程度のインダクタンス値を有するインダクタとすることができる。モジュールの小型化、集積化のため、インダクタはIPDとすることができる。 The inductor 3 can be, for example, an inductor having an inductance value of about 0.5 nH to 2 nH when the frequency is 5 GHz. The inductor can be an IPD for the miniaturization and integration of the module.

インダクタ3は、図2に示すように、絶縁体または半導体からなる基板31上に、複数のバンプパッド32に電気的に接続するように巻線33が形成されている。 As shown in FIG. 2, the inductor 3 has a winding 33 formed on a substrate 31 made of an insulator or a semiconductor so as to be electrically connected to a plurality of bump pads 32.

基板31としては、高抵抗シリコン、ガリウム砒素、サファイア、多結晶アルミナ又はガラス等を用いることができる。但し、基板31の材質として、これらの材質に限定するものではない。基板31の厚みは、例えば、200μmとすることができる。 As the substrate 31, high resistance silicon, gallium arsenide, sapphire, polycrystalline alumina, glass and the like can be used. However, the material of the substrate 31 is not limited to these materials. The thickness of the substrate 31 can be, for example, 200 μm.

基板31上に、複数のバンプパッド32及び巻線33を直接形成するのではなく、基板31と複数のバンプパッド32及び巻線33の間に他の材質の層を設けてもよい。例えば、絶縁を確保するために、絶縁層として二酸化ケイ素等を基板31と複数のバンプパッド32及び巻線33の間に設けてもよい。 Instead of directly forming the plurality of bump pads 32 and windings 33 on the substrate 31, a layer of another material may be provided between the substrate 31 and the plurality of bump pads 32 and windings 33. For example, in order to secure insulation, silicon dioxide or the like may be provided between the substrate 31 and the plurality of bump pads 32 and the winding 33 as an insulating layer.

複数のバンプパッド32及び巻線33は、金、銅又はアルミニウム等を主成分とする金属又は合金を用いてもよいし、他の金属又は合金を用いてもよい。 The plurality of bump pads 32 and windings 33 may use a metal or alloy containing gold, copper, aluminum or the like as a main component, or other metals or alloys may be used.

複数のバンプパッド32及び巻線33の厚さは、例えば、3μm~5μmとすることができる。また、巻線33のパターンの幅は、例えば、35μm~70μmとすることができる。また、巻線33のパターンの間隔は、例えば、20μm~40μmとすることができる。 The thickness of the plurality of bump pads 32 and the winding 33 can be, for example, 3 μm to 5 μm. Further, the width of the pattern of the winding 33 can be, for example, 35 μm to 70 μm. Further, the interval between the patterns of the windings 33 can be, for example, 20 μm to 40 μm.

巻線33パターンの幅や間隔は、巻線33パターンの途中から幅を大きくしたり狭くしたりすることができる。例えば、周波数が5GHzのときに複数のバンプパッドのそれぞれにおける所望のインダクタンス値を実現することができる。 The width and spacing of the winding 33 pattern can be increased or decreased from the middle of the winding 33 pattern. For example, when the frequency is 5 GHz, a desired inductance value in each of the plurality of bump pads can be realized.

巻線33は、中央部分から出力端子37に絶縁層39を介して電気的に接続されている。絶縁層を介さずに、中空構造で配線を形成してもよい。 The winding 33 is electrically connected to the output terminal 37 from the central portion via the insulating layer 39. Wiring may be formed with a hollow structure without using an insulating layer.

本実施例は、複数のバンプパッド32のうち、巻線33が最も長くなるバンプパッドが入力端子35として採用され、実装された例を示している。 This embodiment shows an example in which the bump pad having the longest winding 33 among the plurality of bump pads 32 is adopted as the input terminal 35 and mounted.

しかしながら、図2で示した例はほんの一例にすぎない。インダクタの接続先が、バンドパスフィルタの受信フィルタであるか送信フィルタであるか、また、ローノイズアンプであるか、パワーアンプであるか等により、複数のバンプパッドのうち実際にバンプにより接続された端子が、出力端子にも入力端子にもなり得る。 However, the example shown in FIG. 2 is only one example. Depending on whether the inductor is connected to the receive filter or the transmit filter of the bandpass filter, the low noise amplifier, the power amplifier, etc., the inductor is actually connected by a bump among a plurality of bump pads. The terminal can be both an output terminal and an input terminal.

また、最適なインダクタンス値が別のバンプパッドを用いることで実現される場合もある。実施例1のモジュールがフロントエンドモジュールの回路中のいずれの構成要素として実装されるかにより、最適なインダクタンス値となるバンプパッドを適宜選択することができる。 In some cases, the optimum inductance value can be achieved by using another bump pad. The bump pad having the optimum inductance value can be appropriately selected depending on which component in the circuit of the front-end module the module of the first embodiment is mounted.

次に、バンドパスフィルタ5の構成例について説明する。 Next, a configuration example of the bandpass filter 5 will be described.

図3は、バンドパスフィルタ5に用いることができる、SAWフィルタの構成例を示す図である。 FIG. 3 is a diagram showing a configuration example of a SAW filter that can be used for the bandpass filter 5.

図3に示すように、圧電基板50上に、弾性波素子52および配線パターン54が形成されている。 As shown in FIG. 3, the elastic wave element 52 and the wiring pattern 54 are formed on the piezoelectric substrate 50.

圧電基板50は、例えば、タンタル酸リチウム、ニオブ酸リチウムまたは水晶などの圧電単結晶、あるいは圧電セラミックスを用いることができる。また、圧電基板50は、支持基板に接合されていてもよい。支持基板は、例えば、サファイア基板、アルミナ基板、スピネル基板またはシリコン基板を用いることができる。 For the piezoelectric substrate 50, for example, a piezoelectric single crystal such as lithium tantalate, lithium niobate, or quartz, or piezoelectric ceramics can be used. Further, the piezoelectric substrate 50 may be joined to the support substrate. As the support substrate, for example, a sapphire substrate, an alumina substrate, a spinel substrate, or a silicon substrate can be used.

配線パターン54は、入力パッドIn、出力パッドOutおよびグランドパッドGNDを構成する配線を含んでいる。また、配線パターン54は、弾性波素子52と電気的に接続されている。 The wiring pattern 54 includes wiring constituting the input pad In, the output pad Out, and the ground pad GND. Further, the wiring pattern 54 is electrically connected to the elastic wave element 52.

配線パターン54上に、絶縁体56が形成されている。絶縁体56は、例えば、ポリイミドを用いることができる。絶縁体56は、例えば、1000nmの膜厚で形成する。 An insulator 56 is formed on the wiring pattern 54. As the insulator 56, for example, polyimide can be used. The insulator 56 is formed, for example, with a film thickness of 1000 nm.

絶縁体56上に、第2配線パターン58が形成されている。第2配線パターン58は、絶縁体56を介して配線パターン54と立体的に交差するように形成されている。 A second wiring pattern 58 is formed on the insulator 56. The second wiring pattern 58 is formed so as to three-dimensionally intersect the wiring pattern 54 via the insulator 56.

弾性波素子52、配線パターン54および第2配線パターン58は、銀、アルミニウム、銅、チタン、パラジウムなどの適宜の金属もしくは合金からなる。また、これらの金属パターンは、複数の金属層を積層してなる積層金属膜により形成されてもよい。弾性波素子52、配線パターン54および第2配線パターン58は、その厚みが、例えば、150nmから400nmとすることができる。 The elastic wave element 52, the wiring pattern 54, and the second wiring pattern 58 are made of an appropriate metal or alloy such as silver, aluminum, copper, titanium, and palladium. Further, these metal patterns may be formed by a laminated metal film formed by laminating a plurality of metal layers. The thickness of the elastic wave element 52, the wiring pattern 54, and the second wiring pattern 58 can be, for example, 150 nm to 400 nm.

図4は、弾性波素子52が弾性表面波共振器である例を示す平面図である。 FIG. 4 is a plan view showing an example in which the surface acoustic wave element 52 is an elastic surface wave resonator.

図4に示すように、圧電基板50上に、弾性表面波を励振するIDT(Interdigital Transducer)52aと反射器52bが形成されている。IDT52aは、互いに対向する一対の櫛形電極52cを有する。櫛形電極52cは、複数の電極指52dと複数の電極指52dを接続するバスバー52eを有する。反射器52bは、IDT52aの両側に設けられている。 As shown in FIG. 4, an IDT (Interdigital Transducer) 52a and a reflector 52b that excite surface acoustic waves are formed on the piezoelectric substrate 50. The IDT 52a has a pair of comb-shaped electrodes 52c facing each other. The comb-shaped electrode 52c has a bus bar 52e that connects a plurality of electrode fingers 52d and a plurality of electrode fingers 52d. Reflectors 52b are provided on both sides of the IDT 52a.

IDT52aおよび反射器52bは、例えば、アルミニウムと銅の合金からなる。IDT52aおよび反射器52bは、その厚みが、例えば、150nmから400nmの薄膜である。IDT52aおよび反射器52bは、他の金属、例えば、チタン、パラジウム、銀などの適宜の金属もしくはこれらの合金を含んでもよく、これらの合金により形成されてもよい。また、IDT52aおよび反射器52bは、複数の金属層を積層してなる積層金属膜により形成されてもよい。 The IDT 52a and the reflector 52b are made of, for example, an alloy of aluminum and copper. The IDT 52a and the reflector 52b are thin films having a thickness of, for example, 150 nm to 400 nm. The IDT 52a and the reflector 52b may contain other metals, such as any suitable metal such as titanium, palladium, silver or alloys thereof, or may be formed of these alloys. Further, the IDT 52a and the reflector 52b may be formed of a laminated metal film formed by laminating a plurality of metal layers.

弾性波素子52は、所望のバンドパスフィルタとしての特性が得られるよう、適宜、DMS設計やラダー設計に採用されることができる。 The elastic wave element 52 can be appropriately adopted in DMS design or ladder design so as to obtain desired characteristics as a bandpass filter.

図5は、弾性波素子52が圧電薄膜共振器の例を示す断面図である。 FIG. 5 is a cross-sectional view showing an example of a piezoelectric thin film resonator in which the elastic wave element 52 is a piezoelectric thin film resonator.

図5に示すように、チップ基板60上に圧電膜62が設けられている。圧電膜62を挟むように下部電極64および上部電極66が設けられている。下部電極64とチップ基板60との間に空隙68が形成されている。下部電極64および上部電極66は、圧電膜62内に、厚み縦振動モードの弾性波を励振する。 As shown in FIG. 5, the piezoelectric film 62 is provided on the chip substrate 60. The lower electrode 64 and the upper electrode 66 are provided so as to sandwich the piezoelectric film 62. A gap 68 is formed between the lower electrode 64 and the chip substrate 60. The lower electrode 64 and the upper electrode 66 excite elastic waves in the thickness longitudinal vibration mode in the piezoelectric film 62.

チップ基板60は、例えば、シリコン等の半導体基板、または、サファイア、アルミナ、スピネルもしくはガラス等の絶縁基板を用いることができる。圧電膜62は、例えば、窒化アルミニウムを用いることができる。下部電極64および上部電極66は、例えば、ルテニウム等の金属を用いることができる。 As the chip substrate 60, for example, a semiconductor substrate such as silicon or an insulating substrate such as sapphire, alumina, spinel or glass can be used. For the piezoelectric film 62, for example, aluminum nitride can be used. For the lower electrode 64 and the upper electrode 66, for example, a metal such as ruthenium can be used.

以上説明した本発明の一実施形態によれば、インピーダンスマッチングのされた低損失なモジュールを提供することができる。すなわち、本発明のモジュールによれば、少品種大量生産のインダクタを用いることができ、低コストで、低損失なモジュールが提供される。 According to one embodiment of the present invention described above, it is possible to provide a low-loss module with impedance matching. That is, according to the module of the present invention, a low-mix, mass-produced inductor can be used, and a low-cost, low-loss module is provided.

(実施例2)
図6は、実施例2にかかるフロントエンドモジュール100の回路構成の概略を示す図である。
(Example 2)
FIG. 6 is a diagram showing an outline of the circuit configuration of the front-end module 100 according to the second embodiment.

図6に示すように、フロントエンドモジュール100の共通入力端子101は、アンテナ端子ANTに接続されている。第1出力端子103および第2出力端子105は、図示はしないが、信号処理回路に接続されている。 As shown in FIG. 6, the common input terminal 101 of the front end module 100 is connected to the antenna terminal ANT. Although not shown, the first output terminal 103 and the second output terminal 105 are connected to a signal processing circuit.

共通入力端子から、スイッチング回路SWによって、第1のバンドパスフィルタBPF1を通過する信号と、第2のバンドパスフィルタBPF2を通過する信号が切り分けられる。 From the common input terminal, the signal passing through the first bandpass filter BPF1 and the signal passing through the second bandpass filter BPF2 are separated by the switching circuit SW.

第1のバンドパスフィルタBPF1を通過した信号は、第1のインダクタ107によってインピーダンスマッチングがされ、第1のローノイズアンプLNA1により増幅され、第1出力端子103から出力される。 The signal that has passed through the first bandpass filter BPF1 is impedance-matched by the first inductor 107, amplified by the first low noise amplifier LNA1, and output from the first output terminal 103.

第2のバンドパスフィルタBPF2を通過した信号は、第2のインダクタ109によってインピーダンスマッチングがされ、第2のローノイズアンプLNA2により増幅され、第2出力端子105から出力される。 The signal that has passed through the second bandpass filter BPF2 is impedance-matched by the second inductor 109, amplified by the second low noise amplifier LNA2, and output from the second output terminal 105.

図7は、実施例2にかかるフロントエンドモジュール100の断面図である。 FIG. 7 is a cross-sectional view of the front end module 100 according to the second embodiment.

図7に示すように、フロントエンドモジュール100は、基板110の主面上に、第1のバンドパスフィルタBPF1、第2のバンドパスフィルタBPF2、第1のインダクタ107および第2のインダクタ109が実装されている。 As shown in FIG. 7, in the front-end module 100, a first bandpass filter BPF1, a second bandpass filter BPF2, a first inductor 107, and a second inductor 109 are mounted on the main surface of the substrate 110. Has been done.

基板110の他の主面上に集積回路部品ICが実装されている。集積回路部品ICは、スイッチング回路SW、第1のローノイズアンプLNA1および第2のローノイズアンプLNA2を含む。 The integrated circuit component IC is mounted on the other main surface of the board 110. The integrated circuit component IC includes a switching circuit SW, a first low noise amplifier LNA1 and a second low noise amplifier LNA2.

また、基板110の他の主面上には、共通入力端子101、第1出力端子103および第2出力端子105(図7では図示なし)が形成されており、移動通信端末のマザーボードに実装される構成となっている。 Further, a common input terminal 101, a first output terminal 103, and a second output terminal 105 (not shown in FIG. 7) are formed on the other main surface of the board 110, and are mounted on the motherboard of the mobile communication terminal. It has a structure of

ここで、第1のバンドパスフィルタBPF1と第2のバンドパスフィルタBPF2は、通過させる周波数帯域が異なることから、第1のバンドパスフィルタBPF1と第1のローノイズアンプLNA1のインピーダンスマッチングに必要なインダクタンス値と、第2のバンドパスフィルタBPF2と第2のローノイズアンプLNA2のインピーダンスマッチングに必要なインダクタンス値は、異なることがある。 Here, since the first bandpass filter BPF1 and the second bandpass filter BPF2 have different frequency bands to pass through, the inductance required for impedance matching between the first bandpass filter BPF1 and the first low noise amplifier LNA1. The value and the inductance value required for impedance matching between the second bandpass filter BPF2 and the second low noise amplifier LNA2 may differ.

第1のインダクタ107および第2のインダクタ109は、実施例1において図2を用いて説明した内容と同様の構成であるため、その説明を省略する。また、第1のインダクタ107および第2のインダクタ109は、実装前は製造上の誤差を除き、同一の製品である。 Since the first inductor 107 and the second inductor 109 have the same configurations as those described with reference to FIG. 2 in the first embodiment, the description thereof will be omitted. Further, the first inductor 107 and the second inductor 109 are the same products before mounting, except for manufacturing errors.

実装時において、第1のインダクタ107は、最もインダクタンス値が小さくなるバンプパッドを選択し、第1のインダクタ107の入力端子とした。具体的なインダクタンス値は、1.0nHであった。 At the time of mounting, the bump pad having the smallest inductance value was selected for the first inductor 107 and used as the input terminal of the first inductor 107. The specific inductance value was 1.0 nH.

実装時において、第2のインダクタ109は、最もインダクタンス値が大きくなるバンプパッドを選択し、第2のインダクタ109の入力端子とした。具体的なインダクタンス値は、1.5nHであった。 At the time of mounting, the bump pad having the largest inductance value was selected for the second inductor 109 and used as the input terminal of the second inductor 109. The specific inductance value was 1.5 nH.

本実施例では、第1のインダクタ107および第2のインダクタ109の入力端子となったバンプパッドは、異なる位置に形成されたバンプパッドであったが、モジュールの設計条件等によっては、第1のインダクタおよび第2のインダクタの入力端子または出力端子が、同じバンプパッドによることもあり得る。 In this embodiment, the bump pads used as the input terminals of the first inductor 107 and the second inductor 109 are bump pads formed at different positions, but depending on the design conditions of the module and the like, the first The input or output terminals of the inductor and the second inductor may be the same bump pad.

基板110の主面上には、第1のインダクタ107および第2のインダクタ109がそれぞれ有する複数のバンプパッドに対応するようメタルパターンが形成されている。第1のインダクタ107および第2のインダクタ109がそれぞれ有する複数のバンプパッドのうち、どのバンプパッドにバンプが形成され、フリップチップボンディングがなされても、電気的に接続することを可能にするためである。 A metal pattern is formed on the main surface of the substrate 110 so as to correspond to a plurality of bump pads of the first inductor 107 and the second inductor 109, respectively. This is to enable electrical connection even if a bump is formed on any of the plurality of bump pads of the first inductor 107 and the second inductor 109 and flip-chip bonding is performed. be.

その他の構成は、実施例1で説明した内容と重複するため、省略する。 Other configurations are omitted because they overlap with the contents described in the first embodiment.

以上説明した本発明の第二の実施形態によれば、低コストで最適なインダクタンス値によりインピーダンスマッチングがされた、低損失のフロントエンドモジュールを提供することができる。 According to the second embodiment of the present invention described above, it is possible to provide a low-loss front-end module that is impedance-matched by an optimum inductance value at low cost.

なお、当然のことながら、本発明は以上に説明した実施態様に限定されるものではなく、本発明の目的を達成し得るすべての実施態様を含むものである。 As a matter of course, the present invention is not limited to the embodiments described above, but includes all embodiments that can achieve the object of the present invention.

また、少なくとも一つの実施形態のいくつかの側面を上述したが、様々な改変、修正および改善が当業者にとって容易に想起されることを理解されたい。かかる改変、修正および改善は、本開示の一部となることが意図され、かつ、本発明の範囲内にあることが意図される。理解するべきことだが、ここで述べられた方法および装置の実施形態は、上記説明に記載され又は添付図面に例示された構成要素の構造および配列の詳細への適用に限られない。方法および装置は、他の実施形態で実装し、様々な態様で実施又は実行することができる。特定の実装例は、例示のみを目的としてここに与えられ、限定されることを意図しない。また、ここで使用される表現および用語は、説明目的であって、限定としてみなすべきではない。ここでの「含む」、「備える」、「有する」、「包含する」およびこれらの変形の使用は、以降に列挙される項目およびその均等物並びに付加項目の包括を意味する。「又は(若しくは)」の言及は、「又は(若しくは)」を使用して記載される任意の用語が、当該記載の用語の一つの、一つを超える、およびすべてのものを示すように解釈され得る。前後左右、頂底上下、および横縦への言及はいずれも、記載の便宜を意図しており、本発明の構成要素がいずれか一つの位置的又は空間的配向に限られるものではない。したがって、上記説明および図面は例示にすぎない。 Also, although some aspects of at least one embodiment have been described above, it should be appreciated that various modifications, modifications and improvements are readily recalled to those of skill in the art. Such modifications, modifications and improvements are intended to be part of this disclosure and are intended to be within the scope of the invention. It should be understood that the methods and embodiments of the apparatus described herein are not limited to application to the details of the structure and arrangement of the components described above or illustrated in the accompanying drawings. Methods and devices can be implemented in other embodiments and implemented or implemented in various embodiments. Specific implementation examples are given herein for illustrative purposes only and are not intended to be limited. Also, the expressions and terms used herein are for explanatory purposes only and should not be considered limiting. The use of "include", "provide", "have", "include" and variations thereof herein means inclusion of the items listed below and their equivalents and additional items. References to "or (or)" shall be construed so that any term described using "or (or)" refers to one, more than, and all of the terms in the description. Can be done. References to front-back, left-right, top-bottom top-bottom, and horizontal-vertical are intended for convenience of description, and the components of the present invention are not limited to any one of the positional or spatial orientations. Therefore, the above description and drawings are merely examples.

1 モジュール
2 配線基板
3 インダクタ
31 基板
32 バンプパッド
33 巻線
35 入力端子
37 出力端子
39 絶縁層
5 バンドパスフィルタ
50 圧電基板
52 弾性波素子
54 配線パターン
56 絶縁体
58 第2配線パターン
60 チップ基板
62 圧電膜
64 下部電極
66 上部電極
68 空隙
7 バンプ
9 封止部
100 フロントエンドモジュール
101 共通入力端子
103 第1出力端子
105 第2出力端子
107 第1のインダクタ
109 第2のインダクタ
110 基板
ANT アンテナ端子
SW スイッチング回路
BPF1 第1のバンドパスフィルタ
BPF2 第2のバンドパスフィルタ
LNA1 第1のローノイズアンプ
LNA2 第2のローノイズアンプ
IC 集積回路部品


1 module 2 wiring board 3 inductor 31 board 32 bump pad 33 winding 35 input terminal 37 output terminal 39 insulation layer 5 bandpass filter 50 piezoelectric board 52 elastic wave element 54 wiring pattern 56 insulator 58 second wiring pattern 60 chip board 62 Piezoelectric film 64 Lower electrode 66 Upper electrode 68 Void 7 Bump 9 Sealing part 100 Front end module 101 Common input terminal 103 1st output terminal 105 2nd output terminal 107 1st inductor 109 2nd inductor 110 Board ANT antenna terminal SW Switching circuit BPF1 1st bandpass filter BPF2 2nd bandpass filter LNA1 1st low noise amplifier LNA2 2nd low noise amplifier IC integrated circuit component


Claims (9)

配線基板と、
前記配線基板に実装され、入力端子または出力端子の少なくとも一方に、複数のバンプパッドを有し、前記複数のバンプパッドのうち任意の一のバンプパッドが入力端子または出力端子であるインダクタと
を有するモジュール。
Wiring board and
It is mounted on the wiring board and has a plurality of bump pads on at least one of an input terminal or an output terminal, and any one of the plurality of bump pads has an inductor as an input terminal or an output terminal. module.
配線基板と、
前記配線基板に実装され、入力端子または出力端子の少なくとも一方に、複数のバンプパッドを有し、前記複数のバンプパッドのうち任意の一のバンプパッドが入力端子または出力端子である第1のインダクタと、
前記配線基板に実装され、入力端子または出力端子の少なくとも一方に、複数のバンプパッドを有し、前記複数のバンプパッドのうち任意の一のバンプパッドが入力端子または出力端子である第2のインダクタと、
前記第1のインダクタに接続された第1のバンドパスフィルタと、
前記第2のインダクタに接続された第2のバンドパスフィルタと
を有するモジュール。
Wiring board and
A first inductor mounted on the wiring board, having a plurality of bump pads on at least one of an input terminal or an output terminal, and any one of the plurality of bump pads is an input terminal or an output terminal. When,
A second inductor mounted on the wiring board, having a plurality of bump pads on at least one of an input terminal or an output terminal, and any one of the plurality of bump pads is an input terminal or an output terminal. When,
The first bandpass filter connected to the first inductor and
A module having a second bandpass filter connected to the second inductor.
前記配線基板は、前記複数のバンプパッドに対応するバンプパッドを複数備えた、請求項1又は2に記載のモジュール。 The module according to claim 1 or 2, wherein the wiring board includes a plurality of bump pads corresponding to the plurality of bump pads. 前記インダクタは、IPD(Integrated Passive Device)である、請求項1又は2に記載のモジュール。 The module according to claim 1 or 2, wherein the inductor is an IPD (Integrated Passive Device). 前記第1のインダクタに接続された第1のローノイズアンプと、前記第2のインダクタに接続された第2のローノイズアンプを備える、請求項2に記載のモジュール。 The module according to claim 2, further comprising a first low noise amplifier connected to the first inductor and a second low noise amplifier connected to the second inductor. 前記第1のインダクタの入力端子または出力端子は、前記第2のインダクタの入力端子または出力端子と異なるバンプパッドにより形成されている請求項2に記載のモジュール。 The module according to claim 2, wherein the input terminal or output terminal of the first inductor is formed of a bump pad different from the input terminal or output terminal of the second inductor. 前記第1のインダクタの入力端子または出力端子は、前記第2のインダクタの入力端子または出力端子と同じバンプパッドにより形成されている請求項2に記載のモジュール。 The module according to claim 2, wherein the input terminal or output terminal of the first inductor is formed of the same bump pad as the input terminal or output terminal of the second inductor. 前記第1のバンドパスフィルタ又は前記第2のバンドパスフィルタの少なくとも一つが、弾性表面波フィルタである、請求項2に記載のモジュール。 The module according to claim 2, wherein at least one of the first bandpass filter or the second bandpass filter is a surface acoustic wave filter. 前記第1のバンドパスフィルタ又は前記第2のバンドパスフィルタの少なくとも一つが、弾性薄膜共振器を用いたフィルタである、請求項2に記載のモジュール。



The module according to claim 2, wherein at least one of the first bandpass filter or the second bandpass filter is a filter using an elastic thin film resonator.



JP2020158014A 2020-09-21 2020-09-21 module Pending JP2022051614A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020158014A JP2022051614A (en) 2020-09-21 2020-09-21 module
CN202110848910.5A CN114257203A (en) 2020-09-21 2021-07-27 Impedance matching module and front-end module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020158014A JP2022051614A (en) 2020-09-21 2020-09-21 module

Publications (1)

Publication Number Publication Date
JP2022051614A true JP2022051614A (en) 2022-04-01

Family

ID=80791138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020158014A Pending JP2022051614A (en) 2020-09-21 2020-09-21 module

Country Status (2)

Country Link
JP (1) JP2022051614A (en)
CN (1) CN114257203A (en)

Also Published As

Publication number Publication date
CN114257203A (en) 2022-03-29

Similar Documents

Publication Publication Date Title
WO2021002296A1 (en) High frequency module and communication device
JP6956438B1 (en) Elastic wave device chip, elastic wave device and its module including elastic wave device chip or elastic wave device
US20240250013A1 (en) Radio frequency module, communication device, and method of manufacturing radio frequency module
JP2023067933A (en) Acoustic wave device and module with the same
US11881840B2 (en) Radio-frequency module and communication device
JP7055492B1 (en) Elastic wave device
JP6954701B1 (en) Elastic wave device
JP6940085B1 (en) Elastic wave device
US11621739B2 (en) Radio-frequency module and communications device
JP2022051614A (en) module
JP2022165310A (en) Acoustic wave device and module equipped with the acoustic wave device
JP7055503B1 (en) Elastic wave device
JP2022071310A (en) module
JP7370542B2 (en) elastic wave device
JP7465515B1 (en) Acoustic Wave Devices
US11368177B2 (en) Radio frequency module and communication device
JP7055499B1 (en) A module with an elastic wave device and its elastic wave device
US20230101605A1 (en) Elastic wave device, module
JP2024111755A (en) Acoustic wave device and method for manufacturing same
JP2024111964A (en) Acoustic wave device and module including the same
JP2022169399A (en) Acoustic wave device, module provided with acoustic wave device, and method for manufacturing acoustic wave device
JP2023053471A (en) Elastic wave device chip, elastic wave device, and module with elastic wave device chip or elastic wave device
JP2024061013A (en) Ladder filter and duplexer and module equipped with ladder filter
JP2024075027A (en) Elastic wave device and module
JP2023162413A (en) Acoustic wave device and module including the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240731