JP2023053471A

JP2023053471A - Elastic wave device chip, elastic wave device, and module with elastic wave device chip or elastic wave device

Info

Publication number: JP2023053471A
Application number: JP2021162521A
Authority: JP
Inventors: 英司桑原; Eiji Kuwabara
Original assignee: Sanan Japan Technology Corp
Current assignee: Sanan Japan Technology Corp
Priority date: 2021-10-01
Filing date: 2021-10-01
Publication date: 2023-04-13
Also published as: CN115940871A

Abstract

To provide an elastic wave device chip, etc., capable of attaining downsizing while improving filter characteristics.SOLUTION: An elastic wave device chip comprises: a chip substrate; a plurality of series resonators, a plurality of parallel resonators, an input pad, an output pad, a ground pad and a wiring pattern which are formed on a first principal surface of the chip substrate; and a wideband attenuation circuit which is formed on a second principal surface of the chip substrate at an opposite side of the first principal surface and electrically connected with the wiring pattern through first via wiring penetrating the chip substrate in a location where, among a first half of series resonators counted from the side of the input pad in the plurality of series resonators, adjacent two series resonators are electrically connected.SELECTED DRAWING: Figure 1

Description

本開示は、弾性波デバイスチップ、弾性波デバイス、その弾性波デバイスチップまたは弾性波デバイスを備えたモジュールに関連する。 The present disclosure relates to an acoustic wave device chip, an acoustic wave device, and a module including the acoustic wave device chip or acoustic wave device.

特許文献１は、弾性波フィルタを開示する。当該弾性波フィルタによれば、フィルタ特性を改善し得る。 Patent Literature 1 discloses an elastic wave filter. According to the acoustic wave filter, filter characteristics can be improved.

国際公開第２０１７／１７００７１号WO2017/170071

しかしながら、特許文献１に記載の弾性波フィルタは、減衰回路を要する。このため、弾性波フィルタが実装されたデバイスの小型化が困難となり得る。 However, the acoustic wave filter described in Patent Document 1 requires an attenuation circuit. Therefore, it may be difficult to miniaturize a device in which the acoustic wave filter is mounted.

本開示は、上述の課題を解決するためになされた。本開示の目的は、フィルタ特性を改善しつつ、小型化を図ることができる弾性波デバイスチップ、弾性波デバイスおよびその弾性波デバイスチップまたは弾性波デバイスを備えたモジュールを提供することである。 The present disclosure has been made to solve the above problems. An object of the present disclosure is to provide an acoustic wave device chip, an acoustic wave device, and a module including the acoustic wave device chip or the acoustic wave device, which can be miniaturized while improving filter characteristics.

本開示に係る弾性波デバイスチップは、
チップ基板と、
前記チップ基板の第１主面に形成された複数の直列共振器と、
前記チップ基板の前記第１主面に形成された複数の並列共振器と、
前記チップ基板の前記第１主面に形成された入力パッドと、
前記チップ基板の前記第１主面に形成された出力パッドと、
前記チップ基板の前記第１主面に形成されたグランドパッドと、
前記チップ基板の前記第１主面に形成され、前記複数の直列共振器と前記複数の並列共振器と前記入力パッドと前記出力パッドと前記グランドパッドとを電気的に接続した配線パターンと、
前記チップ基板の前記第１主面とは反対側の第２主面に形成され、前記入力パッドの側から数えて前半側の直列共振器のうちで隣接した２つの直列共振器を電気的に接続した箇所において、前記チップ基板を貫通する第１ビア配線を介して前記配線パターンと電気的に接続された広帯域減衰回路と、
を備えた弾性波デバイスチップとした。 The acoustic wave device chip according to the present disclosure is
a chip substrate;
a plurality of series resonators formed on the first main surface of the chip substrate;
a plurality of parallel resonators formed on the first main surface of the chip substrate;
input pads formed on the first main surface of the chip substrate;
an output pad formed on the first main surface of the chip substrate;
a ground pad formed on the first main surface of the chip substrate;
a wiring pattern formed on the first main surface of the chip substrate and electrically connecting the plurality of series resonators, the plurality of parallel resonators, the input pad, the output pad, and the ground pad;
Two series resonators formed on the second main surface opposite to the first main surface of the chip substrate and adjacent to each other among the series resonators on the first half side counted from the input pad side are electrically connected to each other. a broadband attenuation circuit electrically connected to the wiring pattern through a first via wiring penetrating through the chip substrate at the connection point;
and an acoustic wave device chip.

前記広帯域減衰回路は、前記入力パッドの側から数えたときに1番目の直列共振器と２番目の直列共振器とを電気的に接続する箇所において、前記第１ビア配線を介して前記配線パターンと電気的に接続されたことが、本開示の一形態とされる。 The wideband attenuation circuit includes the wiring pattern through the first via wiring at a location where the first series resonator and the second series resonator are electrically connected when counted from the input pad side. It is considered as one form of the present disclosure to be electrically connected to the .

前記複数の直列共振器と前記複数の並列共振器とは、送信フィルタとして機能することが、本開示の一形態とされる。 It is an aspect of the present disclosure that the plurality of series resonators and the plurality of parallel resonators function as transmission filters.

前記広帯域減衰回路は、前記チップ基板を貫通する第２ビア配線を介して前記グランドパッドと電気的に接続されたことが、本開示の一形態とされる。 An aspect of the present disclosure is that the broadband attenuation circuit is electrically connected to the ground pad through a second via wiring penetrating the chip substrate.

前記広帯域減衰回路は、前記複数の直列共振器と前記複数の並列共振器とが弾性波フィルタとして機能した際の前記弾性波フィルタを通過する周波数に対応した基本波の２倍波と３倍波との間の周波数帯域において共振することが、本発明の一形態とされる。 The broadband attenuation circuit is configured to provide second harmonics and third harmonics of a fundamental wave corresponding to frequencies passing through the elastic wave filter when the plurality of series resonators and the plurality of parallel resonators function as an elastic wave filter. Resonating in a frequency band between and is considered to be one aspect of the present invention.

前記広帯域減衰回路は、３ＧＨｚと７ＧＨｚとの間の周波数帯域において共振することが、本発明の一形態とされる。 It is an aspect of the present invention that the wideband attenuation circuit resonates in a frequency band between 3 GHz and 7 GHz.

前記広帯域減衰回路は、
インダクタンス素子と、
キャパシタンス素子と、
を備えたことが、本開示の一形態とされる。 The broadband attenuation circuit is
an inductance element;
a capacitance element;
is considered to be one aspect of the present disclosure.

前記インダクタンス素子は、０．５ｎＨから４．０ｎＨのインダクタンスを有し、
前記キャパシタンス素子は、０．２ｐＦから２．０ｐＦのキャパシタンスを有したことが、本開示の一形態とされる。 The inductance element has an inductance of 0.5 nH to 4.0 nH,
It is an aspect of the present disclosure that the capacitance element had a capacitance of 0.2 pF to 2.0 pF.

前記チップ基板は、
圧電性基板と、
サファイア、シリコン、アルミナ、スピネル、水晶またはガラスで形成され、前記圧電性基板と接合された支持基板と、
を備えたことが、本開示の一形態とされる。 The chip substrate is
a piezoelectric substrate;
a support substrate made of sapphire, silicon, alumina, spinel, crystal or glass and bonded to the piezoelectric substrate;
is considered to be one aspect of the present disclosure.

前記複数の直列共振器と前記複数の並列共振器とは、それぞれ弾性表面波共振器であり、全体としてバンドパスフィルタまたはデュプレクサとして機能することが、本開示の一形態とされる。 It is one form of the present disclosure that the plurality of series resonators and the plurality of parallel resonators are surface acoustic wave resonators and function as a bandpass filter or duplexer as a whole.

前記複数の直列共振器と前記複数の並列共振器とは、それぞれ音響薄膜共振器であり、全体としてバンドパスフィルタまたはデュプレクサとして機能することが、本開示の一形態とされる。 The plurality of series resonators and the plurality of parallel resonators are acoustic thin film resonators, respectively, and functioning as a whole as a bandpass filter or a duplexer is one aspect of the present disclosure.

前記弾性波デバイスチップと、
前記弾性波デバイスチップと電気的に接続された配線基板と、
を備えた弾性波デバイスが、本開示の一形態とされる。 the acoustic wave device chip;
a wiring board electrically connected to the acoustic wave device chip;
An acoustic wave device comprising a is one form of the present disclosure.

弾性波デバイスチップまたは前記弾性波デバイスを備えたモジュールが、本開示の一形態とされる。 An acoustic wave device chip or a module including the acoustic wave device is one form of the present disclosure.

前記入力パッドと電気的に接続された整合回路、
を備えたことが、本開示の一形態とされる。 a matching circuit electrically connected to the input pad;
is considered to be one aspect of the present disclosure.

前記整合回路は、
０．５ｎＨから１０ｎＨのインダクタンスを有する直列インダクタンス素子と、
５ｎＨから５０ｎＨのインダクタンスを有する並列インダクタンス素子と、
を備えたことが、本開示の一形態とされる。 The matching circuit is
a series inductance element having an inductance of 0.5 nH to 10 nH;
a parallel inductance element having an inductance of 5 nH to 50 nH;
is considered to be one aspect of the present disclosure.

本開示によれば、フィルタ特性を改善しつつ、小型化を図ることができる弾性波デバイスチップ、弾性波デバイス、その弾性波デバイスチップまたは弾性波デバイスを備えたモジュールを提供することができる。 Advantageous Effects of Invention According to the present disclosure, it is possible to provide an acoustic wave device chip, an acoustic wave device, and a module including the acoustic wave device chip or the acoustic wave device that can achieve miniaturization while improving filter characteristics.

実施の形態１における弾性波デバイスチップが実装された弾性波デバイスの縦断面図である。1 is a vertical cross-sectional view of an acoustic wave device on which an acoustic wave device chip according to Embodiment 1 is mounted; FIG. 実施の形態１における弾性波デバイスチップが実装された弾性波デバイスの回路図である。1 is a circuit diagram of an acoustic wave device in which the acoustic wave device chip according to Embodiment 1 is mounted; FIG. 実施の形態１における弾性波デバイスチップの第１主面の平面図である。2 is a plan view of the first main surface of the acoustic wave device chip in Embodiment 1; FIG. 実施の形態１における弾性波デバイスチップを第１主面の側から見た際の第２主面の透過図である。2 is a see-through view of the second main surface of the acoustic wave device chip according to Embodiment 1 when viewed from the first main surface side; FIG. 実施の形態１における弾性波デバイスチップに実装された弾性波素子の第１例を示す図である。FIG. 2 is a diagram showing a first example of an acoustic wave element mounted on the acoustic wave device chip according to Embodiment 1; 実施の形態１における弾性波デバイスチップに実装された弾性波素子の第２例を示す図である。FIG. 10 is a diagram showing a second example of an acoustic wave element mounted on the acoustic wave device chip according to Embodiment 1; 実施の形態１における弾性波デバイスチップが実装された弾性波デバイスと比較例とのインピーダンス特性を示すスミスチャートである。6 is a Smith chart showing impedance characteristics of an acoustic wave device in which the acoustic wave device chip according to Embodiment 1 is mounted and a comparative example; 実施の形態１における弾性波デバイスチップが実装された弾性波デバイスと比較例とのインピーダンス特性を示すスミスチャートである。6 is a Smith chart showing impedance characteristics of an acoustic wave device in which the acoustic wave device chip according to Embodiment 1 is mounted and a comparative example; 実施の形態１における弾性波デバイスチップが実装された弾性波デバイスと比較例とのインピーダンス特性を示すスミスチャートである。6 is a Smith chart showing impedance characteristics of an acoustic wave device in which the acoustic wave device chip according to Embodiment 1 is mounted and a comparative example; 実施の形態１における弾性波デバイスチップが実装された弾性波デバイスと比較例との周波数特性のシミュレーション結果を示す図である。FIG. 5 is a diagram showing simulation results of frequency characteristics of an acoustic wave device in which the acoustic wave device chip in Embodiment 1 is mounted and a comparative example; 実施の形態１における弾性波デバイスチップが実装された弾性波デバイスと比較例との周波数特性のシミュレーション結果を示す図である。FIG. 5 is a diagram showing simulation results of frequency characteristics of an acoustic wave device in which the acoustic wave device chip in Embodiment 1 is mounted and a comparative example; 実施の形態１における弾性波デバイスチップが実装された弾性波デバイスと比較例との周波数特性のシミュレーション結果を示す図である。FIG. 5 is a diagram showing simulation results of frequency characteristics of an acoustic wave device in which the acoustic wave device chip in Embodiment 1 is mounted and a comparative example; 実施の形態１における弾性波デバイスチップが実装された弾性波デバイスと比較例との周波数特性のシミュレーション結果を示す図である。FIG. 5 is a diagram showing simulation results of frequency characteristics of an acoustic wave device in which the acoustic wave device chip in Embodiment 1 is mounted and a comparative example; 実施の形態１における弾性波デバイスチップが実装された弾性波デバイスと比較例との周波数特性のシミュレーション結果を示す図である。FIG. 5 is a diagram showing simulation results of frequency characteristics of an acoustic wave device in which the acoustic wave device chip in Embodiment 1 is mounted and a comparative example; 実施の形態１における弾性波デバイスチップが実装された弾性波デバイスと比較例との周波数特性のシミュレーション結果を示す図である。FIG. 5 is a diagram showing simulation results of frequency characteristics of an acoustic wave device in which the acoustic wave device chip in Embodiment 1 is mounted and a comparative example; 実施の形態１における弾性波デバイスチップが実装された弾性波デバイスと比較例とのアイソレーション特性のシミュレーション結果を示す図である。FIG. 10 is a diagram showing simulation results of isolation characteristics of an acoustic wave device in which the acoustic wave device chip according to Embodiment 1 is mounted and a comparative example; 実施の形態１における弾性波デバイスチップが実装された弾性波デバイスの変形例の縦断面図である。FIG. 10 is a vertical cross-sectional view of a modification of the acoustic wave device in which the acoustic wave device chip according to Embodiment 1 is mounted; 実施の形態２における弾性波デバイスチップが実装された弾性波デバイスを備えたモジュールの縦断面図である。FIG. 10 is a longitudinal sectional view of a module provided with an acoustic wave device on which an acoustic wave device chip is mounted according to Embodiment 2; 実施の形態２における弾性波デバイスチップが実装された弾性波デバイスを備えたモジュールの回路図である。FIG. 10 is a circuit diagram of a module provided with an acoustic wave device on which an acoustic wave device chip is mounted according to Embodiment 2;

実施の形態について添付の図面に従って説明する。なお、各図中、同一または相当する部分には同一の符号が付される。当該部分の重複説明は適宜に簡略化ないし省略される。 Embodiments will be described with reference to the accompanying drawings. In addition, the same code|symbol is attached|subjected to the part which is the same or corresponds in each figure. Redundant description of the relevant part will be simplified or omitted as appropriate.

実施の形態１．
図１は実施の形態１における弾性波デバイスチップが実装された弾性波デバイスの縦断面図である。 Embodiment 1.
FIG. 1 is a longitudinal sectional view of an acoustic wave device in which an acoustic wave device chip according to Embodiment 1 is mounted.

図１に示されるように、弾性波デバイス１は、配線基板３と複数のバンプ１５と少なくとも１つの弾性波デバイスチップ５と封止部１７とを備える。 As shown in FIG. 1 , the acoustic wave device 1 includes a wiring board 3 , a plurality of bumps 15 , at least one acoustic wave device chip 5 and a sealing portion 17 .

例えば、配線基板３は、多層の樹脂からなる多層基板である。例えば、配線基板３は、複数の誘電体層からなる低温同時焼成セラミックス（ＬｏｗＴｅｍｐｅｒａｔｕｒｅＣｏ－ｆｉｒｅｄＣｅｒａｍｉｃｓ：ＬＴＣＣ）多層基板である。 For example, the wiring board 3 is a multi-layer board made of multi-layered resin. For example, the wiring board 3 is a Low Temperature Co-fired Ceramics (LTCC) multilayer board consisting of a plurality of dielectric layers.

複数のバンプ１５は、配線基板３と電気的に接続される。例えば、バンプ１５は、金バンプである。例えば、バンプ１５の高さは、１０μｍから５０μｍである。 A plurality of bumps 15 are electrically connected to wiring board 3 . For example, bump 15 is a gold bump. For example, the bump 15 has a height of 10 μm to 50 μm.

例えば、弾性波デバイスチップ５は、チップ基板２０と配線パターン２１と複数の弾性波素子２２と広帯域減衰回路２３とを備える。 For example, the acoustic wave device chip 5 includes a chip substrate 20 , a wiring pattern 21 , a plurality of acoustic wave elements 22 and a broadband attenuation circuit 23 .

例えば、チップ基板２０は、タンタル酸リチウムまたはリチウムナイオベートで形成される。 For example, chip substrate 20 is formed of lithium tantalate or lithium niobate.

配線パターン２１は、チップ基板２０の第１主面（図１においては下面）に形成される。例えば、配線パターン２１は、銀、アルミニウム、銅、チタン、パラジウムなどの適宜の金属もしくは合金で形成される。例えば、配線パターン２１は、複数の金属層が積層された積層金属膜で形成される。例えば、配線パターン２１の厚みは、１５００ｎｍから４５００ｎｍである。配線パターン２１は、複数のバンプ１５と電気的に接続される。 The wiring pattern 21 is formed on the first main surface (lower surface in FIG. 1) of the chip substrate 20 . For example, the wiring pattern 21 is made of an appropriate metal or alloy such as silver, aluminum, copper, titanium, palladium. For example, the wiring pattern 21 is formed of a laminated metal film in which a plurality of metal layers are laminated. For example, the wiring pattern 21 has a thickness of 1500 nm to 4500 nm. The wiring pattern 21 is electrically connected to the bumps 15 .

複数の弾性波素子２２は、チップ基板２０の第１主面に形成される。複数の弾性波素子２２は、配線パターン２１と電気的に接続される。例えば、複数の弾性波素子２２は、所望の周波数帯の電気信号が通過し得るように設けられる。例えば、複数の弾性波素子２２は、複数の直列共振器と複数の並列共振器からなるラダー型の弾性波フィルタとして機能する。 A plurality of acoustic wave elements 22 are formed on the first main surface of the chip substrate 20 . The multiple acoustic wave elements 22 are electrically connected to the wiring pattern 21 . For example, a plurality of elastic wave elements 22 are provided so that electrical signals in a desired frequency band can pass through. For example, the plurality of elastic wave elements 22 function as a ladder-type elastic wave filter including a plurality of series resonators and a plurality of parallel resonators.

広帯域減衰回路２３は、チップ基板２０の第１主面とは反対側の第２主面（図１においては上面）に形成される。例えば、広帯域減衰回路２３は、第１ビア配線３１ａと第２ビア配線３１ｂとを介して配線パターン２１と電気的に接続される。 The broadband attenuation circuit 23 is formed on the second main surface (upper surface in FIG. 1) opposite to the first main surface of the chip substrate 20 . For example, the broadband attenuation circuit 23 is electrically connected to the wiring pattern 21 through the first via wiring 31a and the second via wiring 31b.

封止部１７は、弾性波デバイスチップ５を覆うように形成される。封止部１７は、配線基板３とともに、弾性波デバイスチップ５を封止する。例えば、封止部１７は、合成樹脂等の絶縁体で形成される。例えば、封止部１７は、金属で形成される。例えば、封止部１７は、絶縁層と金属層とで形成される。 The sealing portion 17 is formed so as to cover the acoustic wave device chip 5 . The sealing portion 17 seals the acoustic wave device chip 5 together with the wiring board 3 . For example, the sealing portion 17 is made of an insulator such as synthetic resin. For example, the sealing portion 17 is made of metal. For example, the sealing portion 17 is formed of an insulating layer and a metal layer.

封止部１７が合成樹脂で形成される場合、当該合成樹脂は、エポキシ樹脂、ポリイミドなどである。好ましくは、封止部１７は、低温硬化プロセスを用いてエポキシ樹脂で形成される。 When the sealing portion 17 is made of synthetic resin, the synthetic resin is epoxy resin, polyimide, or the like. Preferably, the encapsulant 17 is formed of epoxy using a low temperature curing process.

次に、図２を用いて、弾性波デバイス１の例を説明する。
図２は実施の形態１における弾性波デバイスチップが実装された弾性波デバイスの回路図である。 Next, an example of the acoustic wave device 1 will be described with reference to FIG.
FIG. 2 is a circuit diagram of an acoustic wave device in which the acoustic wave device chip according to Embodiment 1 is mounted.

図２において、弾性波デバイス１は、クアッドプレクサとして機能する。具体的には、弾性波デバイス１は、４つの弾性波デバイスチップ５として、第１受信用チップ５ａと第１送信用チップ５ｂと第２受信用チップ５ｃと第２送信用チップ５ｄとを備える。 In FIG. 2, the acoustic wave device 1 functions as a quadplexer. Specifically, the acoustic wave device 1 includes, as the four acoustic wave device chips 5, a first receiving chip 5a, a first transmitting chip 5b, a second receiving chip 5c, and a second transmitting chip 5d. .

例えば、第１受信用チップ５ａは、バンド１に対応した受信用チップである。例えば、第１送信用チップ５ｂは、バンド１に対応した送信用チップである。例えば、第２受信用チップ５ｃは、バンド３に対応した受信用チップである。例えば、第２送信用チップ５ｄは、バンド３に対応した送信用チップである。 For example, the first receiving chip 5a is a receiving chip corresponding to band 1. FIG. For example, the first transmission chip 5b is a transmission chip corresponding to band 1. FIG. For example, the second receiving chip 5c is a receiving chip corresponding to band 3. FIG. For example, the second transmission chip 5 d is a transmission chip corresponding to band 3 .

第１受信用チップ５ａにおいて、配線パターン２１は、第１受信用アンテナパッドＡｎｔ－Ｒ１と第１受信用出力パッドＲｘ－Ｒ１と複数の第１受信用グランドパッドＧＮＤ－Ｒ１とを含む。 In the first receiver chip 5a, the wiring pattern 21 includes a first receiver antenna pad Ant-R1, a first receiver output pad Rx-R1, and a plurality of first receiver ground pads GND-R1.

第１受信用チップ５ａにおいて、複数の弾性波素子２２は、複数の直列共振器Ｓ１－Ｒ１、Ｓ２－Ｒ１、Ｓ３－Ｒ１、Ｓ４－Ｒ１と複数の並列共振器Ｐ１－Ｒ１、Ｐ２－Ｒ１、Ｐ３－Ｒ１、Ｐ４－Ｒ１とを含む。複数の直列共振器Ｓ１－Ｒ１、Ｓ２－Ｒ１、Ｓ３－Ｒ１、Ｓ４－Ｒ１と複数の並列共振器Ｐ１－Ｒ１、Ｐ２－Ｒ１、Ｐ３－Ｒ１、Ｐ４－Ｒ１とは、配線パターン２１と電気的に接続される。第１受信用出力パッドＲｘ－Ｒ１と第１受信用アンテナパッドＡｎｔ－Ｒ１との間の配線パターン２１の経路上において、複数の直列共振器Ｓ１－Ｒ１、Ｓ２－Ｒ１、Ｓ３－Ｒ１、Ｓ４－Ｒ１は、この順番で第１受信用出力パッドＲｘ－Ｒ１により近くなるように配置される。第１受信用アンテナパッドＡｎｔ－Ｒ１と第１受信用出力パッドＲｘ－Ｒ１との間の配線パターン２１の経路上において、複数の並列共振器Ｐ１－Ｒ１、Ｐ２－Ｒ１、Ｐ３－Ｒ１、Ｐ４－Ｒ１は、この順番で第１受信用出力パッドＲｘ－Ｒ１により近くなるように配置される。複数の直列共振器Ｓ１－Ｒ１、Ｓ２－Ｒ１、Ｓ３－Ｒ１、Ｓ４－Ｒ１と複数の並列共振器Ｐ１－Ｒ１、Ｐ２－Ｒ１、Ｐ３－Ｒ１、Ｐ４－Ｒ１とは、第１受信フィルタとして機能する。 In the first receiving chip 5a, the plurality of acoustic wave elements 22 includes a plurality of series resonators S1-R1, S2-R1, S3-R1, S4-R1 and a plurality of parallel resonators P1-R1, P2-R1, P3-R1 and P4-R1. The plurality of series resonators S1-R1, S2-R1, S3-R1, S4-R1 and the plurality of parallel resonators P1-R1, P2-R1, P3-R1, P4-R1 are electrically connected to the wiring pattern 21. connected to A plurality of series resonators S1-R1, S2-R1, S3-R1, S4- R1 is placed closer to the first receiving output pad Rx-R1 in this order. A plurality of parallel resonators P1-R1, P2-R1, P3-R1, P4- R1 is placed closer to the first receiving output pad Rx-R1 in this order. The plurality of series resonators S1-R1, S2-R1, S3-R1, S4-R1 and the plurality of parallel resonators P1-R1, P2-R1, P3-R1, P4-R1 function as a first receive filter. do.

第１受信用アンテナパッドＡｎｔ－Ｒ１は、第１受信フィルタの入力パッドとなる。第１受信用出力パッドＲｘ－Ｒ１は、第１受信フィルタの出力パッドとなる。複数の第１受信用グランドパッドＧＮＤ－Ｒ１は、第１受信フィルタのグランドパッドとなる。 The first receiving antenna pad Ant-R1 serves as an input pad for the first receiving filter. The first reception output pad Rx-R1 serves as the output pad of the first reception filter. The plurality of first reception ground pads GND-R1 serve as ground pads for the first reception filter.

電気信号が第１受信用アンテナパッドＡｎｔ－Ｒ１に入力されると、バンド１に対応した受信周波数帯域の電気信号のみが複数の直列共振器Ｓ１－Ｒ１、Ｓ２－Ｒ１、Ｓ３－Ｒ１、Ｓ４－Ｒ１と複数の並列共振器Ｐ１－Ｒ１、Ｐ２－Ｒ１、Ｐ３－Ｒ１、Ｐ４－Ｒ１との全てを通過する。その結果、バンド１に対応した受信周波数帯域の電気信号のみが第１受信用出力パッドＲｘ－Ｒ１から出力される。 When an electrical signal is input to the first receiving antenna pad Ant-R1, only the electrical signal in the reception frequency band corresponding to band 1 is transmitted through the plurality of series resonators S1-R1, S2-R1, S3-R1, S4- It passes through R1 and all of the parallel resonators P1-R1, P2-R1, P3-R1, P4-R1. As a result, only the electrical signal in the reception frequency band corresponding to band 1 is output from the first reception output pad Rx-R1.

第１送信用チップ５ｂにおいて、配線パターン２１は、第１送信用入力パッドＴｘ－Ｔ１と第１送信用アンテナパッドＡｎｔ－Ｔ１と複数の第１送信用グランドパッドＧＮＤ－Ｔ１とを含む。 In the first transmitting chip 5b, the wiring pattern 21 includes a first transmitting input pad Tx-T1, a first transmitting antenna pad Ant-T1, and a plurality of first transmitting ground pads GND-T1.

第１送信用チップ５ｂにおいて、複数の弾性波素子２２は、複数の直列共振器Ｓ１－Ｔ１、Ｓ２－Ｔ１、Ｓ３－Ｔ１、Ｓ４－Ｔ１、Ｓ５－Ｔ１と複数の並列共振器Ｐ１－Ｔ１、Ｐ２－Ｔ１、Ｐ３－Ｔ１、Ｐ４－Ｔ１とを含む。複数の直列共振器Ｓ１－Ｔ１、Ｓ２－Ｔ１、Ｓ３－Ｔ１、Ｓ４－Ｔ１、Ｓ５－Ｔ１と複数の並列共振器Ｐ１－Ｔ１、Ｐ２－Ｔ１、Ｐ３－Ｔ１、Ｐ４－Ｔ１とは、配線パターン２１と電気的に接続される。第１送信用入力パッドＴｘ－Ｔ１と第１送信用アンテナパッドＡｎｔ－Ｔ１との間の配線パターン２１の経路上において、複数の直列共振器Ｓ１－Ｔ１、Ｓ２－Ｔ１、Ｓ３－Ｔ１、Ｓ４－Ｔ１、Ｓ５－Ｔ１は、この順番で第１送信用入力パッドＴｘ－Ｔ１により近くなるように配置される。第１送信用入力パッドＴｘ－Ｔ１と第１送信用アンテナパッドＡｎｔ－Ｔ１との間の配線パターン２１の経路上において、複数の並列共振器Ｐ１－Ｔ１、Ｐ２－Ｔ１、Ｐ３－Ｔ１、Ｐ４－Ｔ１とは、この順番で第１送信用入力パッドＴｘ－Ｔ１により近くなるように配置される。複数の直列共振器Ｓ１－Ｔ１、Ｓ２－Ｔ１、Ｓ３－Ｔ１、Ｓ４－Ｔ１、Ｓ５－Ｔ１と複数の並列共振器Ｐ１－Ｔ１、Ｐ２－Ｔ１、Ｐ３－Ｔ１、Ｐ４－Ｔ１とは、第１送信フィルタとして機能する。 In the first transmitting chip 5b, the multiple acoustic wave elements 22 include multiple series resonators S1-T1, S2-T1, S3-T1, S4-T1, and S5-T1 and multiple parallel resonators P1-T1, P2-T1, P3-T1, P4-T1. A plurality of series resonators S1-T1, S2-T1, S3-T1, S4-T1, S5-T1 and a plurality of parallel resonators P1-T1, P2-T1, P3-T1, P4-T1 have wiring patterns 21 is electrically connected. A plurality of series resonators S1-T1, S2-T1, S3-T1, S4- T1, S5-T1 are arranged in this order so as to be closer to the first transmission input pad Tx-T1. A plurality of parallel resonators P1-T1, P2-T1, P3-T1, P4- on the path of the wiring pattern 21 between the first transmission input pad Tx-T1 and the first transmission antenna pad Ant-T1 T1 is arranged closer to the first transmission input pad Tx-T1 in this order. The plurality of series resonators S1-T1, S2-T1, S3-T1, S4-T1, S5-T1 and the plurality of parallel resonators P1-T1, P2-T1, P3-T1, P4-T1 Acts as an outbound filter.

第１送信用入力パッドＴｘ－Ｔ１は、第１送信フィルタの入力パッドとなる。第１送信用アンテナパッドＡｎｔ－Ｔ１は、第１送信フィルタの出力パッドとなる。複数の第１受信用グランドパッドＧＮＤ－Ｔ１は、第１送信フィルタのグランドパッドとなる。 The first transmission input pad Tx-T1 serves as an input pad for the first transmission filter. The first transmitting antenna pad Ant-T1 serves as the output pad of the first transmitting filter. The plurality of first reception ground pads GND-T1 serve as ground pads for the first transmission filter.

電気信号が第１送信用入力パッドＴｘ－Ｔ１に入力されると、バンド１に対応した送信周波数帯域の電気信号のみが複数の直列共振器Ｓ１－Ｔ１、Ｓ２－Ｔ１、Ｓ３－Ｔ１、Ｓ４－Ｔ１、Ｓ５－Ｔ１と複数の並列共振器Ｐ１－Ｔ１、Ｐ２－Ｔ１、Ｐ３－Ｔ１、Ｐ４－Ｔ１との全てを通過する。その結果、バンド１に対応した送信周波数帯域の電気信号のみが第１送信用アンテナパッドＡｎｔ－Ｔ１から出力される。 When an electrical signal is input to the first transmission input pad Tx-T1, only the electrical signal in the transmission frequency band corresponding to band 1 is transmitted through the plurality of series resonators S1-T1, S2-T1, S3-T1, S4- It passes through all of T1, S5-T1 and a plurality of parallel resonators P1-T1, P2-T1, P3-T1, P4-T1. As a result, only the electrical signal in the transmission frequency band corresponding to band 1 is output from the first transmission antenna pad Ant-T1.

第２受信用チップ５ｃにおいて、配線パターン２１は、第２受信用アンテナパッドＡＮＴ－Ｒ２と第２受信用出力パッドＲｘ－Ｒ２と複数の第２受信用グランドパッドＧＮＤ－Ｒ２とを含む。 In the second receiver chip 5c, the wiring pattern 21 includes a second receiver antenna pad ANT-R2, a second receiver output pad Rx-R2, and a plurality of second receiver ground pads GND-R2.

第２受信用チップ５ｃにおいて、複数の弾性波素子２２は、複数の直列共振器Ｓ１－Ｒ２、Ｓ２－Ｒ２、Ｓ３－Ｒ２、Ｓ４－Ｒ２と複数の並列共振器Ｐ１－Ｒ２、Ｐ２－Ｒ２、Ｐ３－Ｒ２、Ｐ４－Ｒ２とを含む。複数の直列共振器Ｓ１－Ｒ２、Ｓ２－Ｒ２、Ｓ３－Ｒ２、Ｓ４－Ｒ２と複数の並列共振器Ｐ１－Ｒ２、Ｐ２－Ｒ２、Ｐ３－Ｒ２、Ｐ４－Ｒ２とは、配線パターン２１と電気的に接続される。第２受信用出力パッドＲｘ－Ｒ２と第２受信用アンテナパッドＡｎｔ－Ｒ２との間の配線パターン２１の経路上において、複数の直列共振器Ｓ１－Ｒ２、Ｓ２－Ｒ２、Ｓ３－Ｒ２、Ｓ４－Ｒ２は、この順番で第２受信用出力パッドＲｘ－Ｒ２により近くなるように配置される。第２受信用出力パッドＲｘ－Ｒ２と第２受信用アンテナパッドＡｎｔ－Ｒ２との間の配線パターン２１の経路上において、複数の並列共振器Ｐ１－Ｒ２、Ｐ２－Ｒ２、Ｐ３－Ｒ２、Ｐ４－Ｒ２は、この順番で第２受信用出力パッドＲｘ－Ｒ２により近くなるように配置される。複数の直列共振器Ｓ１－Ｒ２、Ｓ２－Ｒ２、Ｓ３－Ｒ２、Ｓ４－Ｒ２と複数の並列共振器Ｐ１－Ｒ２、Ｐ２－Ｒ２、Ｐ３－Ｒ２、Ｐ４－Ｒ２とは、第２受信フィルタとして機能する。 In the second receiving chip 5c, the multiple acoustic wave elements 22 include multiple series resonators S1-R2, S2-R2, S3-R2, and S4-R2 and multiple parallel resonators P1-R2, P2-R2, P3-R2, P4-R2. The plurality of series resonators S1-R2, S2-R2, S3-R2, S4-R2 and the plurality of parallel resonators P1-R2, P2-R2, P3-R2, P4-R2 are electrically connected to the wiring pattern 21. connected to A plurality of series resonators S1-R2, S2-R2, S3-R2, S4- R2 is positioned closer to the second receive output pad Rx-R2 in this order. A plurality of parallel resonators P1-R2, P2-R2, P3-R2, P4- R2 is positioned closer to the second receive output pad Rx-R2 in this order. The plurality of series resonators S1-R2, S2-R2, S3-R2, S4-R2 and the plurality of parallel resonators P1-R2, P2-R2, P3-R2, P4-R2 function as a second receive filter. do.

第２受信用アンテナパッドＡｎｔ－Ｒ２は、第２受信フィルタの入力パッドとなる。第２受信用出力パッドＲｘ－Ｒ２は、第２受信フィルタの出力パッドとなる。複数の第２受信用グランドパッドＧＮＤ－Ｒ２は、第２受信フィルタのグランドパッドとなる。 The second receiving antenna pad Ant-R2 serves as an input pad for the second receiving filter. The second reception output pad Rx-R2 serves as the output pad of the second reception filter. The plurality of second reception ground pads GND-R2 serve as ground pads for the second reception filter.

電気信号が第２受信用アンテナパッドＡｎｔ－Ｒ２に入力されると、バンド３に対応した受信周波数帯域の電気信号のみが複数の直列共振器Ｓ１－Ｒ２、Ｓ２－Ｒ２、Ｓ３－Ｒ２、Ｓ４－Ｒ２と複数の並列共振器Ｐ１－Ｒ２、Ｐ２－Ｒ２、Ｐ３－Ｒ２、Ｐ４－Ｒ２との全てを通過する。その結果、バンド３に対応した受信周波数帯域の電気信号のみが第２受信用出力パッドＲｘ－Ｒ２から出力される。 When an electrical signal is input to the second receiving antenna pad Ant-R2, only the electrical signal in the reception frequency band corresponding to band 3 is transmitted through the plurality of series resonators S1-R2, S2-R2, S3-R2, S4- It passes through R2 and all of the multiple parallel resonators P1-R2, P2-R2, P3-R2, P4-R2. As a result, only the electrical signal in the reception frequency band corresponding to band 3 is output from the second reception output pad Rx-R2.

第２送信用チップ５ｄにおいて、配線パターン２１は、第２送信用入力パッドＴｘ－Ｔ２と第２送信用アンテナパッドＡｎｔ－Ｔ２と複数の第２送信用グランドパッドＧＮＤ－Ｔ２とを含む。 In the second transmitting chip 5d, the wiring pattern 21 includes a second transmitting input pad Tx-T2, a second transmitting antenna pad Ant-T2, and a plurality of second transmitting ground pads GND-T2.

第２送信用チップ５ｄにおいて、複数の弾性波素子２２は、複数の直列共振器Ｓ１－Ｔ２、Ｓ２－Ｔ２、Ｓ３－Ｔ２、Ｓ４－Ｔ２、Ｓ５－Ｔ２と複数の並列共振器Ｐ１－Ｔ２、Ｐ２－Ｔ２、Ｐ３－Ｔ２、Ｐ４－Ｔ２とを含む。複数の直列共振器Ｓ１－Ｔ２、Ｓ２－Ｔ２、Ｓ３－Ｔ２、Ｓ４－Ｔ２、Ｓ５－Ｔ２と複数の並列共振器Ｐ１－Ｔ２、Ｐ２－Ｔ２、Ｐ３－Ｔ２、Ｐ４－Ｔ２とは、配線パターン２１と電気的に接続される。第２送信用入力パッドＴｘ－Ｔ２と第２送信用アンテナパッドＡｎｔ－Ｔ２との間の配線パターン２１の経路上において、複数の直列共振器Ｓ１－Ｔ２、Ｓ２－Ｔ２、Ｓ３－Ｔ２、Ｓ４－Ｔ２、Ｓ５－Ｔ２は、この順番で第２送信用入力パッドＴｘ－Ｔ２により近くなるように配置される。第２送信用入力パッドＴｘ－Ｔ２と第２送信用アンテナパッドＡｎｔ－Ｔ２との間の配線パターン２１の経路上において、複数の並列共振器Ｐ１－Ｔ２、Ｐ２－Ｔ２、Ｐ３－Ｔ２、Ｐ４－Ｔ２は、この順番で第２送信用入力パッドＴｘ－Ｔ２により近くなるように配置される。複数の直列共振器Ｓ１－Ｔ２、Ｓ２－Ｔ２、Ｓ３－Ｔ２、Ｓ４－Ｔ２、Ｓ５－Ｔ２と複数の並列共振器Ｐ１－Ｔ２、Ｐ２－Ｔ２、Ｐ３－Ｔ２、Ｐ４－Ｔ２とは、第２送信フィルタとして機能する。 In the second transmitting chip 5d, the multiple acoustic wave elements 22 include multiple series resonators S1-T2, S2-T2, S3-T2, S4-T2, and S5-T2 and multiple parallel resonators P1-T2, P2-T2, P3-T2, P4-T2. A plurality of series resonators S1-T2, S2-T2, S3-T2, S4-T2, S5-T2 and a plurality of parallel resonators P1-T2, P2-T2, P3-T2, P4-T2 have wiring patterns 21 is electrically connected. A plurality of series resonators S1-T2, S2-T2, S3-T2, S4- T2, S5-T2 are arranged in this order so as to be closer to the second transmission input pad Tx-T2. A plurality of parallel resonators P1-T2, P2-T2, P3-T2, P4- T2 is arranged closer to the second transmission input pad Tx-T2 in this order. The plurality of series resonators S1-T2, S2-T2, S3-T2, S4-T2, S5-T2 and the plurality of parallel resonators P1-T2, P2-T2, P3-T2, P4-T2 Acts as an outbound filter.

第２送信用入力パッドＴｘ－Ｔ２は、第２送信フィルタの入力パッドとなる。第２送信用アンテナパッドＡｎｔ－Ｔ２は、第２送信フィルタの出力パッドとなる。複数の第２送信用グランドパッドＧＮＤ－Ｔ２は、第２送信フィルタのグランドパッドとなる。 The second transmission input pad Tx-T2 serves as an input pad for the second transmission filter. The second transmitting antenna pad Ant-T2 serves as the output pad of the second transmitting filter. The plurality of second transmission ground pads GND-T2 serve as ground pads for the second transmission filter.

電気信号が第２送信用入力パッドＴｘ－Ｔ２に入力されると、バンド３に対応した送信周波数帯域の電気信号のみが複数の直列共振器Ｓ１－Ｔ２、Ｓ２－Ｔ２、Ｓ３－Ｔ２、Ｓ４－Ｔ２、Ｓ５－Ｔ２と複数の並列共振器Ｐ１－Ｔ２、Ｐ２－Ｔ２、Ｐ３－Ｔ２、Ｐ４－Ｔ２との全てを通過する。その結果、バンド３に対応した送信周波数帯域の電気信号のみが第２送信用アンテナパッドＡｎｔ－Ｔ２から出力される。 When an electrical signal is input to the second transmission input pad Tx-T2, only the electrical signal in the transmission frequency band corresponding to band 3 is transmitted through the series resonators S1-T2, S2-T2, S3-T2, S4- It passes through all of T2, S5-T2 and a plurality of parallel resonators P1-T2, P2-T2, P3-T2, P4-T2. As a result, only the electrical signal in the transmission frequency band corresponding to band 3 is output from the second transmission antenna pad Ant-T2.

例えば、広帯域減衰回路２３は、第２送信用チップ５ｄに設けられる。広帯域減衰回路２３は、第２送信フィルタを通過する周波数に対応した基本波の２倍波と３倍波との間の周波数帯域において共振し得るように設けられる。例えば、広帯域減衰回路２３は、３ＧＨｚと７ＧＨｚとの間の周波数帯域において共振し得るように設けられる。例えば、広帯域減衰回路２３は、インダクタンス素子２３ａとキャパシタンス素子２３ｂとを備える。 For example, the wideband attenuation circuit 23 is provided in the second transmitting chip 5d. The wideband attenuation circuit 23 is provided so as to resonate in a frequency band between the second harmonic and the third harmonic of the fundamental wave corresponding to the frequency passing through the second transmission filter. For example, broadband attenuation circuit 23 is provided to resonate in a frequency band between 3 GHz and 7 GHz. For example, the broadband attenuation circuit 23 comprises an inductance element 23a and a capacitance element 23b.

例えば、インダクタンス素子２３ａは、０．５ｎＨから４．０ｎＨのインダクタンスを有する。好ましくは、インダクタンス素子２３ａは、１．９ｎＨのインダクタンスを有する。例えば、キャパシタンス素子２３ｂは、０．２ｐＦから２．０ｐＦのキャパシタンスを有する。好ましくは、キャパシタンス素子２３ｂは、０．５２ｐＦのキャパシタンスを有する。 For example, the inductance element 23a has an inductance of 0.5 nH to 4.0 nH. Preferably, inductance element 23a has an inductance of 1.9 nH. For example, capacitance element 23b has a capacitance of 0.2 pF to 2.0 pF. Preferably, capacitance element 23b has a capacitance of 0.52 pF.

インダクタンス素子２３ａの一端は、第２送信用入力パッドＴｘ－Ｔ２の側から数えたときに前半側の直列共振器のうちで隣接した２つの直列共振器を電気的に接続した箇所において、配線パターン２１と電気的に接続される。具体的には、インダクタンス素子２３ａの一端は、第２送信用入力パッドＴｘ－Ｔ２の側から数えたときに1番目の直列共振器Ｓ１－Ｔ２と２番目の直列共振器Ｓ２－Ｔ２とを電気的に接続する箇所において、配線パターン２１と電気的に接続される。 One end of the inductance element 23a is connected to the wiring pattern at a location where two adjacent series resonators among the first half series resonators are electrically connected when counted from the second transmission input pad Tx-T2 side. 21 is electrically connected. Specifically, one end of the inductance element 23a electrically connects the first series resonator S1-T2 and the second series resonator S2-T2 counted from the second transmission input pad Tx-T2 side. It is electrically connected to the wiring pattern 21 at the place where it is electrically connected.

キャパシタンス素子２３ｂの一端は、インダクタンス素子２３ａの他端と電気的に接続される。キャパシタンス素子２３ｂの他端は、第２送信用グランドパッドＧＮＤ－Ｔ２と電気的に接続される。 One end of the capacitance element 23b is electrically connected to the other end of the inductance element 23a. The other end of the capacitance element 23b is electrically connected to the second transmission ground pad GND-T2.

次に、図３と図４とを用いて、広帯域減衰回路２３の配置を説明する。
図３は実施の形態１における弾性波デバイスチップの第１主面の平面図である。図４は実施の形態１における弾性波デバイスチップを第１主面の側から見た際の第２主面の透過図である。 Next, the arrangement of the wideband attenuation circuit 23 will be described with reference to FIGS. 3 and 4. FIG.
FIG. 3 is a plan view of the first main surface of the acoustic wave device chip according to Embodiment 1. FIG. FIG. 4 is a see-through view of the second main surface of the acoustic wave device chip according to Embodiment 1 when viewed from the first main surface side.

図３のチップ基板２０の左側の縁部において、３つの第２受信用グランドパッドＧＮＤ－Ｔ２は、チップ基板２０の上部と中央部と下部とにそれぞれ形成される。 At the left edge of the chip substrate 20 in FIG. 3, three second receiving ground pads GND-T2 are formed at the top, center and bottom of the chip substrate 20, respectively.

図３の圧電性基板の右側の縁部において、第２送信用アンテナパッドＡｎｔ－Ｔ２は、チップ基板２０の上部に形成される。第２受信用グランドパッドＧＮＤ－Ｔ２は、チップ基板２０の中央部に形成される。第２送信用入力パッドＴｘ－Ｔ２は、チップ基板２０の下部に形成される。 At the right edge of the piezoelectric substrate in FIG. 3, a second transmitting antenna pad Ant-T2 is formed on top of the chip substrate 20 . A second receiving ground pad GND-T2 is formed in the central portion of the chip substrate 20 . A second transmission input pad Tx-T2 is formed under the chip substrate 20 .

例えば、第１ビア配線３１ａは、送信用バンプパッドＴｘの近傍においてチップ基板２０を貫通する。第１ビア配線３１ａの一端は、第２送信用入力パッドＴｘ－Ｔ２の側から数えたときに1番目の直列共振器Ｓ１－Ｔ２と２番目の直列共振器Ｓ２－Ｔ２とを電気的に接続する箇所において、配線パターン２１と電気的に接続される。 For example, the first via wiring 31a penetrates the chip substrate 20 in the vicinity of the transmission bump pad Tx. One end of the first via wiring 31a electrically connects the first series resonator S1-T2 and the second series resonator S2-T2 counted from the side of the second transmission input pad Tx-T2. It is electrically connected to the wiring pattern 21 at the place where the wiring pattern 21 is formed.

例えば、第２ビア配線３１ｂは、左側の中央部のグランドバンプパッドＧＮＤの位置においてチップ基板２０を貫通する。第２ビア配線３１ｂの一端は、左側の中央部の第２受信用グランドパッドＧＮＤ－Ｔ２と電気的に接続される。 For example, the second via wiring 31b penetrates the chip substrate 20 at the left central ground bump pad GND. One end of the second via wiring 31b is electrically connected to the second reception ground pad GND-T2 in the center on the left side.

図４に示されるように、インダクタンス素子２３ａは、蛇行部４１ａを備える。蛇行部４１ａは、チップ基板２０の下部においてチップ基板２０の一側と他側とを行き来するように形成される。インダクタンス素子２３ａは、所望のインダクタンスが得られるように金属パターンで形成される。インダクタンス素子２３ａの一端は、第１ビア配線３１ａの他端と電気的に接続される。 As shown in FIG. 4, the inductance element 23a has a meandering portion 41a. The meandering portion 41 a is formed in the lower portion of the chip substrate 20 so as to move between one side and the other side of the chip substrate 20 . The inductance element 23a is formed of a metal pattern so as to obtain a desired inductance. One end of the inductance element 23a is electrically connected to the other end of the first via wiring 31a.

図４に示されるように、キャパシタンス素子２３ｂは、一対の櫛形部４１ｂを備える。一対の櫛形部４１ｂは、互いに対向する。一対の櫛形部４１ｂは、所望のキャパシタンスが得られるように金属パターンで形成される。キャパシタンス素子２３ｂの他端は、第２ビア配線３１ｂの他端と電気的に接続される。 As shown in FIG. 4, the capacitance element 23b has a pair of comb-shaped portions 41b. The pair of comb-shaped portions 41b face each other. A pair of comb-shaped portions 41b are formed with a metal pattern so as to obtain a desired capacitance. The other end of the capacitance element 23b is electrically connected to the other end of the second via wiring 31b.

次に、図５を用いて、弾性波素子２２の第１例を説明する。
図５は実施の形態１における弾性波デバイスチップに実装された弾性波素子の第１例を示す図である。 Next, a first example of the elastic wave element 22 will be described with reference to FIG.
FIG. 5 is a diagram showing a first example of an acoustic wave element mounted on the acoustic wave device chip according to Embodiment 1. FIG.

図５は、弾性波素子２２が弾性表面波共振器である場合の例を示す。図５に示されるように、ＩＤＴ（ＩｎｔｅｒｄｉｇｉｔａｌＴｒａｎｓｄｕｃｅｒ）２２ａと一対の反射器２２ｂとは、チップ基板２０の第１主面に形成される。一対の反射器２２ｂの一方は、ＩＤＴ２２ａの一側に隣接する。一対の反射器２２ｂの他方は、ＩＤＴ２２ａの他側に隣接する。ＩＤＴ２２ａと一対の反射器２２ｂとは、弾性表面波を励振し得るように設けられる。 FIG. 5 shows an example in which the acoustic wave element 22 is a surface acoustic wave resonator. As shown in FIG. 5, an IDT (Interdigital Transducer) 22a and a pair of reflectors 22b are formed on the first main surface of the chip substrate 20. As shown in FIG. One of the pair of reflectors 22b is adjacent to one side of the IDT 22a. The other of the pair of reflectors 22b is adjacent to the other side of the IDT 22a. The IDT 22a and the pair of reflectors 22b are provided so as to excite surface acoustic waves.

例えば、ＩＤＴ２２ａと一対の反射器２２ｂとは、アルミニウムと銅の合金で形成される。例えば、ＩＤＴ２２ａと一対の反射器２２ｂとは、チタン、パラジウム、銀などの適宜の金属もしくはこれらの合金で形成される。例えば、ＩＤＴ２２ａと一対の反射器２２ｂとは、複数の金属層が積層した積層金属膜で形成される。例えば、ＩＤＴ２２ａと一対の反射器２２ｂとの厚みは、１５０ｎｍから４００ｎｍである。 For example, the IDT 22a and the pair of reflectors 22b are made of an alloy of aluminum and copper. For example, the IDT 22a and the pair of reflectors 22b are made of suitable metals such as titanium, palladium, silver, or alloys thereof. For example, the IDT 22a and the pair of reflectors 22b are formed of a laminated metal film in which a plurality of metal layers are laminated. For example, the thickness of the IDT 22a and the pair of reflectors 22b is 150 nm to 400 nm.

ＩＤＴ２２ａは、一対の櫛形電極２２ｃを備える。一対の櫛形電極２２ｃは、互いに対向する。櫛形電極２２ｃは、複数の電極指２２ｄとバスバー２２ｅとを備える。複数の電極指２２ｄは、長手方向を合わせて配置される。バスバー２２ｅは、複数の電極指２２ｄを接続する。 The IDT 22a includes a pair of comb electrodes 22c. A pair of comb electrodes 22c are opposed to each other. The comb-shaped electrode 22c includes a plurality of electrode fingers 22d and busbars 22e. The plurality of electrode fingers 22d are arranged with their longitudinal directions aligned. Bus bar 22e connects a plurality of electrode fingers 22d.

次に、図６を用いて、弾性波素子２２の第２例を説明する。
図６は実施の形態１における弾性波デバイスチップに実装された弾性波素子の第２例を示す図である。 Next, a second example of the elastic wave element 22 will be described with reference to FIG.
FIG. 6 is a diagram showing a second example of an acoustic wave element mounted on the acoustic wave device chip according to Embodiment 1. FIG.

図６は、弾性波素子２２が音響薄膜共振器である場合の例を示す。図６において、チップ基板６０は、シリコン等の半導体基板、または、サファイア、アルミナ、スピネルもしくはガラス等の絶縁基板である。 FIG. 6 shows an example in which the elastic wave element 22 is an acoustic thin film resonator. In FIG. 6, a chip substrate 60 is a semiconductor substrate such as silicon, or an insulating substrate such as sapphire, alumina, spinel or glass.

圧電膜６２は、チップ基板６０上に設けられる。例えば、圧電膜６２は、窒化アルミニウムで形成される。 A piezoelectric film 62 is provided on the chip substrate 60 . For example, the piezoelectric film 62 is made of aluminum nitride.

下部電極６４と上部電極６６とは、圧電膜６２を挟むように設けられる。例えば、下部電極６４と上部電極６６とは、ルテニウム等の金属で形成される。 The lower electrode 64 and the upper electrode 66 are provided so as to sandwich the piezoelectric film 62 . For example, the lower electrode 64 and the upper electrode 66 are made of metal such as ruthenium.

空隙６８は、下部電極６４とチップ基板６０との間に形成される。 A gap 68 is formed between the lower electrode 64 and the chip substrate 60 .

下部電極６４と上部電極６６とは、圧電膜６２の内部に厚み縦振動モードの弾性波を励振する。 The lower electrode 64 and the upper electrode 66 excite an elastic wave in the thickness longitudinal vibration mode inside the piezoelectric film 62 .

次に、図７から図９を用いて、第２受信用チップ５ｃと第２送信用チップ５ｄとのインピーダンス特性を説明する。 Next, the impedance characteristics of the second receiving chip 5c and the second transmitting chip 5d will be described with reference to FIGS. 7 to 9. FIG.

図７から図９は実施の形態１における弾性波デバイスチップが実装された弾性波デバイスと比較例とのインピーダンス特性を示すスミスチャートである。 7 to 9 are Smith charts showing impedance characteristics of the acoustic wave device in which the acoustic wave device chip according to Embodiment 1 is mounted and the comparative example.

具体的には、図７は実施の形態１における弾性波デバイスチップ５が実装された弾性波デバイスと比較例とを第２受信用アンテナパッドＡｎｔ－Ｒ２と第２送信用アンテナパッドＡｎｔ－Ｔ２との側から見た際のインピーダンス特性を示すスミスチャートである。図８は実施の形態１における弾性波デバイスチップ５が実装された弾性波デバイスと比較例とを第２受信用出力パッドＲｘ－Ｒ２の側から見た際のインピーダンス特性を示すスミスチャートである。図９は実施の形態１における弾性波デバイスチップ５が実装された弾性波デバイスと比較例とを第２送信用アンテナパッドＡｎｔ－Ｔ２の側から見た際のインピーダンス特性を示すスミスチャートである。 Specifically, FIG. 7 shows an acoustic wave device in which the acoustic wave device chip 5 in Embodiment 1 is mounted and a comparative example with a second receiving antenna pad Ant-R2 and a second transmitting antenna pad Ant-T2. 4 is a Smith chart showing impedance characteristics when viewed from the side of . FIG. 8 is a Smith chart showing impedance characteristics of the acoustic wave device mounted with the acoustic wave device chip 5 according to the first embodiment and the comparative example viewed from the second receiving output pad Rx-R2 side. FIG. 9 is a Smith chart showing impedance characteristics of the acoustic wave device mounted with the acoustic wave device chip 5 according to the first embodiment and the comparative example when viewed from the second transmitting antenna pad Ant-T2 side.

図７から図９において、破線Ａは、広帯域減衰回路２３が存在しない比較例のインピーダンス特性である。実線Ｂは、本実施の形態の弾性波デバイス１のインピーダンス特性である。 7 to 9, dashed line A indicates impedance characteristics of a comparative example in which the broadband attenuation circuit 23 is not present. A solid line B is the impedance characteristic of the acoustic wave device 1 of this embodiment.

図７から図９に示されるように、破線Ａと実線Ｂとにおいて、大きな違いはない。 As shown in FIGS. 7 to 9, there is no significant difference between the dashed line A and the solid line B. FIG.

次に、図１０から図１２を用いて、第２受信用チップ５ｃの周波数特性を説明する。
図１０から図１２は実施の形態１における弾性波デバイスチップが実装された弾性波デバイスと比較例との周波数特性のシミュレーション結果を示す図である。 Next, frequency characteristics of the second receiving chip 5c will be described with reference to FIGS. 10 to 12. FIG.
10 to 12 are diagrams showing simulation results of frequency characteristics of an acoustic wave device in which the acoustic wave device chip according to Embodiment 1 is mounted and a comparative example.

具体的には、図１０は本実施の形態の第２受信用チップ５ｃの挿入損失と比較例の第２受信用チップ５ｃの挿入損失とを示す図である。図１１は本実施の形態の第２受信用チップ５ｃの減衰量と比較例の第２受信用チップ５ｃの減衰量とを示す図である。図１２は本実施の形態の第２受信用チップ５ｃの減衰量と比較例の第２受信用チップ５ｃの減衰量とを３倍波まで拡大した示す図である。 Specifically, FIG. 10 is a diagram showing the insertion loss of the second receiving chip 5c of the present embodiment and the insertion loss of the second receiving chip 5c of the comparative example. FIG. 11 is a diagram showing attenuation of the second receiving chip 5c of the present embodiment and attenuation of the second receiving chip 5c of the comparative example. FIG. 12 is a diagram showing the attenuation amount of the second receiving chip 5c of the present embodiment and the attenuation amount of the second receiving chip 5c of the comparative example, enlarged up to the third harmonic.

図１０から図１２において、破線Ｃは、広帯域減衰回路２３が存在しない比較例の第２受信用チップ５ｃの周波数特性である。実線Ｄは、本実施の形態の弾性波デバイス１の第２受信用チップ５ｃの周波数特性である。 10 to 12, the dashed line C indicates the frequency characteristics of the second receiving chip 5c of the comparative example in which the broadband attenuation circuit 23 is not present. A solid line D indicates the frequency characteristic of the second receiving chip 5c of the acoustic wave device 1 of this embodiment.

図１０から図１２に示されるように、破線Ｃと実線Ｄとにおいて、大きな違いはない。 As shown in FIGS. 10 to 12, there is no significant difference between dashed line C and solid line D. FIG.

次に、図１３から図１５を用いて、第２送信用チップ５ｄの周波数特性を説明する。
図１３から図１５は実施の形態１における弾性波デバイスチップが実装された弾性波デバイスと比較例との周波数特性のシミュレーション結果を示す図である。 Next, frequency characteristics of the second transmitting chip 5d will be described with reference to FIGS. 13 to 15. FIG.
13 to 15 are diagrams showing simulation results of frequency characteristics of the acoustic wave device in which the acoustic wave device chip according to Embodiment 1 is mounted and the comparative example.

具体的には、図１３は本実施の形態の第２送信用チップ５ｄの挿入損失と比較例の第２送信用チップ５ｄの挿入損失とを示す図である。図１４は本実施の形態の第２送信用チップ５ｄの減衰量と比較例の第２送信用チップ５ｄの減衰量とを示す図である。図１５は本実施の形態の第２送信用チップ５ｄの減衰量と比較例の第２送信用チップ５ｄの減衰量とを３倍波まで拡大した示す図である。 Specifically, FIG. 13 is a diagram showing the insertion loss of the second transmitting chip 5d of the present embodiment and the insertion loss of the second transmitting chip 5d of the comparative example. FIG. 14 is a diagram showing the amount of attenuation of the second transmitting chip 5d of the present embodiment and the amount of attenuation of the second transmitting chip 5d of the comparative example. FIG. 15 is an enlarged diagram showing the attenuation amount of the second transmitting chip 5d of the present embodiment and the attenuation amount of the second transmitting chip 5d of the comparative example up to the third harmonic.

図１３から図１５において、破線Ｅは、広帯域減衰回路２３が存在しない比較例の第２送信用チップ５ｄの周波数特性である。実線Ｆは、本実施の形態の弾性波デバイス１の第２送信用チップ５ｄの周波数特性である。 13 to 15, the dashed line E indicates the frequency characteristics of the second transmitting chip 5d of the comparative example in which the wideband attenuation circuit 23 is not present. A solid line F indicates the frequency characteristic of the second transmitting chip 5d of the acoustic wave device 1 of this embodiment.

図１３に示されるように、破線Ｅと実線Ｆとにおいて、減衰量が５．０ｄＢとなる周波数はほぼ同じである。領域Ｗ１に示されるように、減衰量が３．０ｄＢとされる際の帯域幅に関し、実線Ｆは、破線Ｅよりも１．２ＭＨｚ程広い。このため、実線Ｆの遷移幅は、破線Ｅの繊維幅と比較して１．２ＭＨｚ程改善される。 As shown in FIG. 13, the frequencies at which the attenuation amount is 5.0 dB are substantially the same between the dashed line E and the solid line F. FIG. As shown in region W1, the solid line F is wider than the broken line E by about 1.2 MHz with respect to the bandwidth when the attenuation is 3.0 dB. Therefore, the transition width of the solid line F is improved by about 1.2 MHz compared to the fiber width of the dashed line E.

図１４に示されるように、領域Ｗ２と領域Ｗ３において、実線Ｆの減衰量は、破線Ｅの減衰量よりも５．０ｄＢ程改善される。 As shown in FIG. 14, in the regions W2 and W3, the attenuation of the solid line F is improved from that of the broken line E by about 5.0 dB.

図１５に示されるように、２倍波の領域Ｗ４において、実線Ｆの減衰量は、破線Ｅの減衰量よりも４．０ｄＢ程改善される。３倍波の領域Ｗ５において、実線Ｆの減衰量は、破線Ｅの減衰量よりも７．０ｄＢ程改善される。 As shown in FIG. 15, the attenuation of the solid line F is improved by about 4.0 dB from the attenuation of the broken line E in the second harmonic region W4. In the third harmonic region W5, the attenuation of the solid line F is improved from that of the broken line E by about 7.0 dB.

次に、図１６を用いて、第２受信用チップ５ｃと第２送信用チップ５ｄとのアイソレーション特性を説明する。
図１６は実施の形態１における弾性波デバイスチップが実装された弾性波デバイスと比較例とのアイソレーション特性のシミュレーション結果を示す図である。 Next, isolation characteristics between the second receiving chip 5c and the second transmitting chip 5d will be described with reference to FIG.
FIG. 16 is a diagram showing simulation results of isolation characteristics of an acoustic wave device in which the acoustic wave device chip according to Embodiment 1 is mounted and a comparative example.

図１６において、破線Ｇは、広帯域減衰回路２３が存在しない比較例のアイソレーション特性である。実線Ｈは、本実施の形態の弾性波デバイス１のアイソレーション特性である。 In FIG. 16, the dashed line G is the isolation characteristic of the comparative example in which the broadband attenuation circuit 23 does not exist. A solid line H is the isolation characteristic of the acoustic wave device 1 of the present embodiment.

図１６に示されるように、第２受信フィルタの受信周波数帯の領域Ｗ６において、実線Ｈは、破線Ｇよりも５．０ｄＢ程改善される。 As shown in FIG. 16, the solid line H is improved from the broken line G by about 5.0 dB in the region W6 of the reception frequency band of the second reception filter.

以上で説明された実施の形態１によれば、広帯域減衰回路２３は、第２送信用入力パッドＴｘ－Ｔ２の側から数えて前半側の直列共振器のうちで隣接した２つの直列共振器を電気的に接続した箇所において、第１ビア配線３１ａを介して配線パターン２１と電気的に接続される。具体的には、ｎ個（ｎは３以上の整数）の直列共振器のうち、入力パッドＴｘ－Ｔ２の側から数えて１番目からｍ番目（ｍは１よりも大きくてｎ／２＋１よりも小さい整数）までのうちの任意の隣接した２つの直列共振器を電気的に接続した箇所において、第１ビア配線３１ａを介して配線パターン２１と電気的に接続される。このため、第２送信用チップ５ｄのフィルタ特性を改善しつつ、第２送信用チップ５ｄの小型化を図ることができる。 According to the first embodiment described above, the wideband attenuation circuit 23 selects two adjacent series resonators among the first half series resonators counted from the second transmission input pad Tx-T2 side. The electrically connected portion is electrically connected to the wiring pattern 21 through the first via wiring 31a. Specifically, among n (n is an integer of 3 or more) series resonators, the first to m-th (m is greater than 1 and greater than n/2+1) counted from the input pad Tx-T2 side. A small integer) is electrically connected to the wiring pattern 21 through the first via wiring 31a at the point where any two adjacent series resonators are electrically connected. Therefore, it is possible to reduce the size of the second transmitting chip 5d while improving the filter characteristics of the second transmitting chip 5d.

例えば、広帯域減衰回路２３は、第２送信用入力パッドＴｘ－Ｔ２の側から数えたときに1番目の直列共振器Ｓ１－Ｔ２と２番目の直列共振器Ｓ２－Ｔ２とを電気的に接続する箇所において、配線パターン２１と電気的に接続される。このため、第２送信用チップ５ｄのフィルタ特性をより確実に改善することができる。 For example, the broadband attenuation circuit 23 electrically connects the first series resonator S1-T2 and the second series resonator S2-T2 counted from the side of the second transmission input pad Tx-T2. It is electrically connected to the wiring pattern 21 at the point. Therefore, it is possible to more reliably improve the filter characteristics of the second transmitting chip 5d.

また、広帯域減衰回路２３は、第２送信用チップ５ｄに設けられる。このため、第２送信フィルタとしての第２送信用チップ５ｄの放熱性を向上させることができる。その結果、第２送信用チップ５ｄの耐電圧性を向上させることができる。 Also, the wideband attenuation circuit 23 is provided in the second transmission chip 5d. Therefore, it is possible to improve the heat dissipation of the second transmitting chip 5d as the second transmitting filter. As a result, the voltage resistance of the second transmitting chip 5d can be improved.

また、広帯域減衰回路２３は、第２ビア配線３１ｂを介して第２送信用グランドパッドＧＮＤ－Ｔ２と電気的に接続される。このため、第２送信用チップ５ｄのフィルタ特性をより確実に改善することができる。 Also, the wideband attenuation circuit 23 is electrically connected to the second transmission ground pad GND-T2 through the second via wiring 31b. Therefore, it is possible to more reliably improve the filter characteristics of the second transmitting chip 5d.

また、広帯域減衰回路２３は、第２送信フィルタを通過する周波数に対応した基本波の２倍波と３倍波との間の周波数帯域において共振する。このため、第２送信用チップ５ｄのフィルタ特性をより確実に改善することができる。 Also, the wideband attenuation circuit 23 resonates in a frequency band between the second harmonic and the third harmonic of the fundamental wave corresponding to the frequency passing through the second transmission filter. Therefore, it is possible to more reliably improve the filter characteristics of the second transmitting chip 5d.

また、広帯域減衰回路２３は、３ＧＨｚと７ＧＨｚとの間の周波数帯域において共振する。このため、バンド３に対応した第２送信用チップ５ｄのフィルタ特性をより確実に改善することができる。 Also, the wideband attenuation circuit 23 resonates in a frequency band between 3 GHz and 7 GHz. Therefore, the filter characteristics of the second transmitting chip 5d corresponding to band 3 can be improved more reliably.

また、広帯域減衰回路２３は、インダクタンス素子２３ａとキャパシタンス素子２３ｂとを備える。簡単な構成で、第２送信用チップ５ｄのフィルタ特性を改善することができる。 The broadband attenuation circuit 23 also includes an inductance element 23a and a capacitance element 23b. It is possible to improve the filter characteristics of the second transmitting chip 5d with a simple configuration.

また、インダクタンス素子２３ａは、０．５ｎＨから４．０ｎＨのインダクタンスを有する。キャパシタンス素子２３ｂは、０．２ｐＦから２．０ｐＦのキャパシタンスを有する。このため、第２送信用チップ５ｄのフィルタ特性をより確実に改善することができる。 Also, the inductance element 23a has an inductance of 0.5 nH to 4.0 nH. Capacitance element 23b has a capacitance of 0.2 pF to 2.0 pF. Therefore, it is possible to more reliably improve the filter characteristics of the second transmitting chip 5d.

なお、第１受信用チップ５ａと第１送信用チップ５ｂと第２受信用チップ５ｃとのうちのいずれかの弾性波デバイスチップ５に広帯域減衰回路２３を形成してもよい。この場合、当該弾性波デバイスチップ５のフィルタ特性を改善しつつ、当該弾性波デバイスチップ５の小型化を図ることができる。 The broadband attenuation circuit 23 may be formed in any one of the first receiving chip 5a, the first transmitting chip 5b, and the second receiving chip 5c. In this case, the size of the acoustic wave device chip 5 can be reduced while improving the filter characteristics of the acoustic wave device chip 5 .

また、デュプレクサとして、第１受信フィルタと第１送信フィルタとの機能を一つの弾性波デバイスチップ５に持たせてもよい。デュプレクサとして、第２受信フィルタと第２送信フィルタとの機能を一つの弾性波デバイスチップ５に持たせてもよい。クアッドプレクサとして、第１受信フィルタと第１送信フィルタと第２受信フィルタと第２送信フィルタとの機能を一つの弾性波デバイスチップ５に持たせてもよい。 Also, as a duplexer, one acoustic wave device chip 5 may have the functions of the first reception filter and the first transmission filter. As a duplexer, one acoustic wave device chip 5 may have the functions of the second reception filter and the second transmission filter. As a quadplexer, one acoustic wave device chip 5 may have the functions of the first reception filter, the first transmission filter, the second reception filter, and the second transmission filter.

また、複数の直列共振器と複数の並列共振器とは、全体としてバンドパスフィルタとして機能してもよい。 Also, the plurality of series resonators and the plurality of parallel resonators may function as a bandpass filter as a whole.

なお、キャパシタンス素子２３ｂを金属パターンで形成する際、金属パターンの隙間において空気または封止部１１７の樹脂を介して寄生容量が発生する。 When forming the capacitance element 23b with a metal pattern, a parasitic capacitance is generated through the air or the resin of the sealing portion 117 in the gap between the metal patterns.

ここで、チップ基板２０としてのタンタル酸リチウムの比誘電率４０に対し、空気の比誘電率は１であり、樹脂の比誘電率は３．６である。このため、タンタル酸リチウムを介しての容量が支配的であり、空気または樹脂を介しての容量は誤差の範囲内である。 Here, the dielectric constant of lithium tantalate as the chip substrate 20 is 40, the dielectric constant of air is 1, and the dielectric constant of resin is 3.6. Therefore, the capacity through lithium tantalate is dominant, and the capacity through air or resin is within the margin of error.

例えば、空気が介在して０．５２ｐＦの容量が形成される場合、タンタル酸リチウムを介しての容量が０.５ｐＦであり、空気を介しての容量は、０．０２ｐＦである。例えば、樹脂が介在して０．５２ｐＦの容量が形成される場合、タンタル酸リチウムを介しての容量が０.４７ｐＦであり、空気を介しての容量は、０．０５ｐＦである。 For example, if a capacitance of 0.52 pF is formed through air, the capacitance through lithium tantalate is 0.5 pF and the capacitance through air is 0.02 pF. For example, if a capacitance of 0.52 pF is formed through the resin, then the capacitance through lithium tantalate is 0.47 pF and the capacitance through air is 0.05 pF.

このように、キャパシタンス素子２３ｂの金属パターンの隙間に樹脂が入り込んだとしても、寄生容量の変化はごく僅かである。このため、金属パターンの調整で当該寄生容量の分を考慮して、所望の周波数の範囲において所望のキャパシタンスを得ることができる。 In this way, even if the resin enters the gap between the metal patterns of the capacitance element 23b, the change in parasitic capacitance is very small. Therefore, it is possible to obtain the desired capacitance in the desired frequency range by considering the parasitic capacitance when adjusting the metal pattern.

また、インダクタンス素子２３ａの金属パターンについても、同様の考え方で、所望の周波数の範囲において所望のインダクタンスを得ることができる。 A desired inductance can be obtained in a desired frequency range for the metal pattern of the inductance element 23a based on the same concept.

また、ウエハから弾性波デバイスチップ５を切り出す前に広帯域減衰回路２３を樹脂で覆ってもよい。これにより、広帯域減衰回路２３を保護しながら、弾性波デバイスチップ５を個片化することができる。また、弾性波デバイスチップ５を配線基板３へフリップチップボンディングする場合には、広帯域減衰回路２３が形成された弾性波デバイスチップ５の第２主面を把持しつつ超音波接合する。この場合、広帯域減衰回路２３を覆う樹脂は、超音波接合によるフリップチップボンディング工程において広帯域減衰回路２３を十分に保護しうる硬度の樹脂を用いることが望ましい。 Further, the broadband attenuation circuit 23 may be covered with resin before the acoustic wave device chip 5 is cut out from the wafer. Thereby, the acoustic wave device chip 5 can be singulated while protecting the broadband attenuation circuit 23 . When flip-chip bonding the acoustic wave device chip 5 to the wiring board 3, ultrasonic bonding is performed while holding the second main surface of the acoustic wave device chip 5 on which the broadband attenuation circuit 23 is formed. In this case, it is desirable that the resin covering the broadband attenuation circuit 23 should have a hardness sufficient to protect the wideband attenuation circuit 23 in the flip-chip bonding process using ultrasonic bonding.

次に、図１７を用いて、弾性波デバイス１の変形例を説明する。
図１７は実施の形態１における弾性波デバイスチップが実装された弾性波デバイスの変形例の縦断面図である。 Next, a modified example of the acoustic wave device 1 will be described with reference to FIG. 17 .
FIG. 17 is a vertical cross-sectional view of a modification of the acoustic wave device in which the acoustic wave device chip in Embodiment 1 is mounted.

図１７に示されるように、チップ基板２０は、圧電性基板２０ａと支持基板２０ｂとを備える。例えば、圧電性基板２０ａは、タンタル酸リチウムまたはリチウムナイオベートで形成される。例えば、支持基板２０ｂは、サファイア、シリコン、アルミナ、スピネル、水晶またはガラスで形成される。支持基板２０ｂは、圧電性基板の上面に接合される。 As shown in FIG. 17, the chip substrate 20 includes a piezoelectric substrate 20a and a support substrate 20b. For example, piezoelectric substrate 20a is formed of lithium tantalate or lithium niobate. For example, the support substrate 20b is made of sapphire, silicon, alumina, spinel, crystal, or glass. The support substrate 20b is bonded to the upper surface of the piezoelectric substrate.

配線パターン２１は、圧電性基板２０ａの下面に形成される。複数の弾性波素子２２は、圧電性基板２０ａの下面に形成される。広帯域減衰回路２３は、支持基板２０ｂの上面に形成される。 The wiring pattern 21 is formed on the lower surface of the piezoelectric substrate 20a. A plurality of acoustic wave elements 22 are formed on the lower surface of the piezoelectric substrate 20a. The broadband attenuation circuit 23 is formed on the upper surface of the support substrate 20b.

以上で説明された変形例によれば、チップ基板２０は、圧電性基板２０ａと支持基板２０ｂとこのため、チップ基板２０の放熱性を向上させることができる。その結果、チップ基板２０の耐電圧性を向上させることができる。 According to the modified example described above, the chip substrate 20 includes the piezoelectric substrate 20a and the support substrate 20b, so that the heat dissipation of the chip substrate 20 can be improved. As a result, the voltage resistance of the chip substrate 20 can be improved.

実施の形態２．
図１８は実施の形態２における弾性波デバイスチップが実装された弾性波デバイスを備えたモジュールの縦断面図である。なお、実施の形態１の部分と同一又は相当部分には同一符号が付される。当該部分の説明は省略される。 Embodiment 2.
FIG. 18 is a longitudinal sectional view of a module provided with an acoustic wave device on which an acoustic wave device chip is mounted according to Embodiment 2. FIG. The same reference numerals are given to the same or corresponding parts as those of the first embodiment. Description of this part is omitted.

図１８において、モジュール１００は、配線基板１３０と集積回路部品ＩＣと弾性波デバイス１と整合回路１１１と封止部１１７とを備える。 In FIG. 18 , module 100 includes wiring board 130 , integrated circuit component IC, acoustic wave device 1 , matching circuit 111 and sealing portion 117 .

配線基板１３０は、実施の形態１の配線基板３と同等である。 The wiring board 130 is equivalent to the wiring board 3 of the first embodiment.

集積回路部品ＩＣは、配線基板１３０に実装される。集積回路部品ＩＣは、スイッチング回路とローノイズアンプとを含む。 The integrated circuit component IC is mounted on the wiring board 130 . An integrated circuit component IC includes a switching circuit and a low noise amplifier.

弾性波デバイス１は、配線基板１３０の主面に実装される。 Acoustic wave device 1 is mounted on the main surface of wiring board 130 .

整合回路１１１は、配線基板１３０の主面に実装される。整合回路１１１は、インピーダンスマッチングのために実装される。例えば、整合回路１１１は、ＩｎｔｅｇｒａｔｅｄＰａｓｓｉｖｅＤｅｖｉｃｅ（ＩＰＤ）である。 Matching circuit 111 is mounted on the main surface of wiring board 130 . A matching circuit 111 is implemented for impedance matching. For example, matching circuit 111 is an Integrated Passive Device (IPD).

封止部１１７は、弾性波デバイス１を含む複数の電子部品を封止する。 The sealing portion 117 seals a plurality of electronic components including the acoustic wave device 1 .

次に、図１９を用いて、整合回路１１１を説明する。
図１９は実施の形態２における弾性波デバイスチップが実装された弾性波デバイスを備えたモジュールの回路図である。 Next, the matching circuit 111 will be described with reference to FIG.
FIG. 19 is a circuit diagram of a module having an acoustic wave device on which an acoustic wave device chip is mounted according to Embodiment 2. FIG.

図１９に示されるように、モジュール１００は、第１受信ポートＰ－Ｒ１と第１送信ポートＰ－Ｔ１と第２受信ポートＰ－Ｒ２と第２送信ポートＰ－Ｔ２とアンテナポートＰ－Ａｎｔとを備える。 As shown in FIG. 19, the module 100 includes a first receive port PR1, a first transmit port PT1, a second receive port PR2, a second transmit port PT2 and an antenna port P-Ant. Prepare.

第１受信ポートＰ－Ｒ１は、第１受信用出力パッドＲｘ－Ｒ１と電気的に接続される。第１送信ポートＰ－Ｔ１は、第１送信用入力パッドＴｘ－Ｔ１と電気的に接続される。第２受信ポートＰ－Ｒ２は、第２受信用出力パッドＲｘ－Ｒ２と電気的に接続される。第２送信ポートＰ－Ｔ２は、第２送信用入力パッドＴｘ－Ｔ２と電気的に接続される。アンテナポートＰ－Ａｎｔは、第１受信用アンテナパッドＡｎｔ－Ｒ１と第１送信用アンテナパッドＡｎｔ－Ｔ１と第２受信用アンテナパッドＡｎｔ－Ｒ２と第２送信用アンテナパッドＡｎｔ－Ｔ２と電気的に接続される。 The first reception port PR1 is electrically connected to the first reception output pad Rx-R1. The first transmission port PT1 is electrically connected to the first transmission input pad Tx-T1. The second receiving port PR2 is electrically connected to the second receiving output pad Rx-R2. The second transmission port PT2 is electrically connected to the second transmission input pad Tx-T2. The antenna port P-Ant is electrically connected to the first receiving antenna pad Ant-R1, the first transmitting antenna pad Ant-T1, the second receiving antenna pad Ant-R2, and the second transmitting antenna pad Ant-T2. Connected.

整合回路１１１は、直列インダクタンス素子１１１ａと並列インダクタンス素子１１１ｂと終端抵抗１１１ｃとを備える。 The matching circuit 111 includes a series inductance element 111a, a parallel inductance element 111b, and a terminating resistor 111c.

直列インダクタンス素子１１１ａの一端は、第２送信用入力パッドＴｘ－Ｔ２と電気的に接続される。直列インダクタンス素子１１１ａの他端は、第２送信ポートＰ－Ｔ２と電気的に接続される。例えば、直列インダクタンス素子１１１ａは、０．５ｎＨから１０ｎＨのインダクタンスを有する。好ましくは、直列インダクタンス素子１１１ａは、５ｎＨのインダクタンスを有する。 One end of the series inductance element 111a is electrically connected to the second transmission input pad Tx-T2. The other end of the series inductance element 111a is electrically connected to the second transmission port PT2. For example, series inductance element 111a has an inductance of 0.5 nH to 10 nH. Preferably, series inductance element 111a has an inductance of 5 nH.

並列インダクタンス素子１１１ｂの一端は、直列インダクタンス素子１１１ａと第２送信用入力パッドＴｘ－Ｔ２との間の配線と電気的に接続される。並列インダクタンス素子１１１ｂの他端は、接地される。例えば、並列インダクタンス素子１１１ｂは、５ｎＨから５０ｎＨのインダクタンスを有する。好ましくは、並列インダクタンス素子１１１ｂは、２５ｎＨのインダクタンスを有する。 One end of the parallel inductance element 111b is electrically connected to the wiring between the series inductance element 111a and the second transmission input pad Tx-T2. The other end of parallel inductance element 111b is grounded. For example, the parallel inductance element 111b has an inductance of 5nH to 50nH. Preferably, parallel inductance element 111b has an inductance of 25 nH.

終端抵抗１１１ｃの一端は、直列インダクタンス素子１１１ａの他端と第２送信ポートＰ－Ｔ２との間の配線と電気的に接続される。終端抵抗１１１ｃの他端は、接地される。終端抵抗１１１ｃの抵抗値は、出力信号が第２送信ポートＰ－Ｔ２で反射することを抑制し得るように設定される。例えば、終端抵抗１１１ｃは、５０Ωの抵抗値を有する。 One end of the terminating resistor 111c is electrically connected to the wiring between the other end of the series inductance element 111a and the second transmission port PT2. The other end of the termination resistor 111c is grounded. The resistance value of the termination resistor 111c is set so as to suppress reflection of the output signal at the second transmission port PT2. For example, the termination resistor 111c has a resistance value of 50Ω.

以上で説明された実施の形態２によれば、モジュール１００は、実施の形態１の弾性波デバイス１を備える。このため、モジュール１００のフィルタ特性を改善しつつ、モジュール１００の小型化を図ることができる。 According to the second embodiment described above, the module 100 includes the acoustic wave device 1 of the first embodiment. Therefore, it is possible to reduce the size of the module 100 while improving the filter characteristics of the module 100 .

また、モジュール１００は、整合回路１１１を備える。このため、モジュール１００においてインピーダンスマッチングを確実に行うことができる。 The module 100 also includes a matching circuit 111 . Therefore, impedance matching can be reliably performed in the module 100 .

また、直列インダクタンス素子１１１ａは、０．５ｎＨから１０ｎＨのインダクタンスを有する。並列インダクタンス素子１１１ｂは、５ｎＨから５０ｎＨのインダクタンスを有する。このため、モジュール１００においてインピーダンスマッチングをより確実に行うことができる。 Also, the series inductance element 111a has an inductance of 0.5 nH to 10 nH. The parallel inductance element 111b has an inductance of 5nH to 50nH. Therefore, impedance matching can be performed more reliably in the module 100 .

少なくとも一つの実施形態のいくつかの側面が説明されたが、様々な改変、修正および改善が当業者にとって容易に想起されることを理解されたい。かかる改変、修正および改善は、本開示の一部となることが意図され、かつ、本開示の範囲内にあることが意図される。 Having described several aspects of at least one embodiment, it is to be appreciated various alterations, modifications, and improvements will readily occur to those skilled in the art. Such alterations, modifications, and improvements are intended to be part of this disclosure, and are intended to be within the scope of this disclosure.

理解するべきことだが、ここで述べられた方法および装置の実施形態は、上記説明に記載され又は添付図面に例示された構成要素の構造および配列の詳細への適用に限られない。方法および装置は、他の実施形態で実装し、様々な態様で実施又は実行することができる。 It is to be understood that the method and apparatus embodiments described herein are not limited in application to the details of construction and arrangement of components set forth in the foregoing description or illustrated in the accompanying drawings. The methods and apparatus can be implemented in other embodiments and practiced or carried out in various ways.

特定の実装例は、例示のみを目的としてここに与えられ、限定されることを意図しない。 Specific implementations are provided here for illustrative purposes only and are not intended to be limiting.

本開示で使用される表現および用語は、説明目的であって、限定としてみなすべきではない。ここでの「含む」、「備える」、「有する」、「包含する」およびこれらの変形の使用は、以降に列挙される項目およびその均等物並びに付加項目の包括を意味する。 The phraseology and terminology used in this disclosure is for the purpose of description and should not be regarded as limiting. The use of "including", "comprising", "having", "including" and variations thereof herein is intended to be inclusive of the items listed below and equivalents thereof as well as additional items.

「又は（若しくは）」の言及は、「又は（若しくは）」を使用して記載される任意の用語が、当該記載の用語の一つの、一つを超える、およびすべてのものを示すように解釈され得る。 References to “or (or)” shall be construed such that any term stated using “or (or)” refers to one, more than one, and all of the terms of the statement. can be

前後左右、頂底上下、横縦、表裏への言及は、いずれも、記載の便宜を意図する。当該言及は、本開示の構成要素がいずれか一つの位置的又は空間的配向に限られるものではない。したがって、上記説明および図面は、例示にすぎない。 All references to front, rear, left, right, top, bottom, top, bottom, width, length, and front and back are intended for convenience of description. Such references are not limited to any one positional or spatial orientation of the components of this disclosure. Accordingly, the above description and drawings are exemplary only.

１弾性波デバイス、３配線基板、５弾性波デバイスチップ、５ａ第１受信用チップ、５ｂ第１送信用チップ、５ｃ第２受信用チップ、５ｄ第２送信用チップ、１５バンプ、１７封止部、２０チップ基板、２０ａ圧電性基板、２０ｂ支持基板、２１配線パターン、２２弾性波素子、２２ａＩＤＴ、２２ｂ反射器、２２ｃ櫛形電極、２２ｄ電極指、２２ｅバスバー、２３広帯域減衰回路、２３ａインダクタンス素子、２３ｂキャパシタンス素子、３１ａ第１ビア配線、３１ｂ第２ビア配線、４１ａ蛇行部、４１ｂ櫛形部、６０チップ基板、６２圧電膜、６４下部電極、６６上部電極、６８空隙、１００モジュール、１１１整合回路、１１１ａ直列インダクタンス素子、１１１ｂ並列インダクタンス素子、１１１ｃ終端抵抗、１１７封止部、１３０配線基板 1 acoustic wave device 3 wiring board 5 acoustic wave device chip 5a first receiving chip 5b first transmitting chip 5c second receiving chip 5d second transmitting chip 15 bump 17 sealing portion , 20 chip substrate, 20a piezoelectric substrate, 20b support substrate, 21 wiring pattern, 22 elastic wave element, 22a IDT, 22b reflector, 22c comb electrode, 22d electrode fingers, 22e bus bar, 23 broadband attenuation circuit, 23a inductance element, 23b capacitance element 31a first via wiring 31b second via wiring 41a meandering portion 41b comb-shaped portion 60 chip substrate 62 piezoelectric film 64 lower electrode 66 upper electrode 68 air gap 100 module 111 matching circuit 111a series inductance element 111b parallel inductance element 111c terminating resistor 117 sealing portion 130 wiring board

Claims

a chip substrate;
a plurality of series resonators formed on the first main surface of the chip substrate;
a plurality of parallel resonators formed on the first main surface of the chip substrate;
input pads formed on the first main surface of the chip substrate;
an output pad formed on the first main surface of the chip substrate;
a ground pad formed on the first main surface of the chip substrate;
a wiring pattern formed on the first main surface of the chip substrate and electrically connecting the plurality of series resonators, the plurality of parallel resonators, the input pad, the output pad, and the ground pad;
Two series resonators formed on the second main surface opposite to the first main surface of the chip substrate and adjacent to each other among the series resonators on the first half side counted from the input pad side are electrically connected to each other. a broadband attenuation circuit electrically connected to the wiring pattern through a first via wiring penetrating through the chip substrate at the connection point;
Acoustic wave device chip with

The wideband attenuation circuit includes the wiring pattern through the first via wiring at a location where the first series resonator and the second series resonator are electrically connected when counted from the input pad side. 2. The acoustic wave device chip according to claim 1, electrically connected to the .

3. The acoustic wave device chip according to claim 2, wherein the plurality of series resonators and the plurality of parallel resonators function as transmission filters.

4. The acoustic wave device chip according to claim 1, wherein said broadband attenuation circuit is electrically connected to said ground pad through a second via wiring penetrating said chip substrate.

The broadband attenuation circuit is configured to provide second harmonics and third harmonics of a fundamental wave corresponding to frequencies passing through the elastic wave filter when the plurality of series resonators and the plurality of parallel resonators function as an elastic wave filter. 5. The acoustic wave device chip according to claim 1, which resonates in a frequency band between and.

The acoustic wave device chip according to any one of claims 1 to 5, wherein the broadband attenuation circuit resonates in a frequency band between 3 GHz and 7 GHz.

The broadband attenuation circuit is
an inductance element;
a capacitance element;
The elastic wave device chip according to any one of claims 1 to 6, comprising:

The inductance element has an inductance of 0.5 nH to 4.0 nH,
8. The acoustic wave device chip according to claim 7, wherein said capacitance element has a capacitance of 0.2 pF to 2.0 pF.

The chip substrate is
a piezoelectric substrate;
a support substrate made of sapphire, silicon, alumina, spinel, crystal or glass and bonded to the piezoelectric substrate;
The elastic wave device chip according to any one of claims 1 to 8, comprising:

The plurality of series resonators and the plurality of parallel resonators are surface acoustic wave resonators, respectively, and function as a bandpass filter or a duplexer as a whole according to any one of claims 1 to 9. Acoustic wave device chip.

The elasticity according to any one of claims 1 to 9, wherein the plurality of series resonators and the plurality of parallel resonators are acoustic thin film resonators, respectively, and function as a bandpass filter or a duplexer as a whole. wave device chip.

an acoustic wave device chip according to any one of claims 1 to 11;
a wiring board electrically connected to the acoustic wave device chip;
Acoustic wave device with

A module comprising the acoustic wave device chip according to any one of claims 1 to 11 or the acoustic wave device according to claim 12.

a matching circuit electrically connected to the input pad;
14. The module of claim 13, comprising:

The matching circuit is
a series inductance element having an inductance of 0.5 nH to 10 nH;
a parallel inductance element having an inductance of 5 nH to 50 nH;
15. The module of claim 14, comprising: