JP2022051034A - エッチング方法及びプラズマ処理装置 - Google Patents

エッチング方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP2022051034A
JP2022051034A JP2020157282A JP2020157282A JP2022051034A JP 2022051034 A JP2022051034 A JP 2022051034A JP 2020157282 A JP2020157282 A JP 2020157282A JP 2020157282 A JP2020157282 A JP 2020157282A JP 2022051034 A JP2022051034 A JP 2022051034A
Authority
JP
Japan
Prior art keywords
film
gas
chamber
etching
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020157282A
Other languages
English (en)
Other versions
JP2022051034A5 (ja
JP7374058B2 (ja
Inventor
康基 田中
Koki Tanaka
龍 永井
Ryu Nagai
貴俊 大類
Takatoshi ORUI
隆太郎 須田
Ryutaro Suda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2020157282A priority Critical patent/JP7374058B2/ja
Priority to CN202111046522.1A priority patent/CN114203507A/zh
Priority to TW110133176A priority patent/TW202213506A/zh
Priority to KR1020210118925A priority patent/KR20220038273A/ko
Priority to US17/469,895 priority patent/US20220093367A1/en
Publication of JP2022051034A publication Critical patent/JP2022051034A/ja
Publication of JP2022051034A5 publication Critical patent/JP2022051034A5/ja
Priority to JP2023182663A priority patent/JP2023182828A/ja
Application granted granted Critical
Publication of JP7374058B2 publication Critical patent/JP7374058B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3342—Resist stripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】チャンバ内の表面を反応種から保護する技術を提供する。【解決手段】一つの例示的実施形態において、エッチング方法が提供される。エッチング方法は、チャンバ内の表面上に保護膜を形成する工程（ａ）を含む。エッチング方法は、チャンバ内でフッ化水素を用いて基板のエッチング膜をエッチングする工程（ｂ）を更に含む。基板は、エッチング膜及び該エッチング膜上に設けられたマスクを含む。保護膜は、マスクの材料と同種の材料から形成される。【選択図】図１

Description

本開示の例示的実施形態は、エッチング方法及びプラズマ処理装置に関するものである。
プラズマ処理装置がエッチングといったプラズマ処理において用いられている。プラズマ処理装置は、チャンバを備える。チャンバ内の表面は、プラズマ処理に用いられる反応種に晒されて、当該反応種によって削られる。チャンバ内の表面を反応種から保護するために、基板に対するプラズマ処理を行う前にチャンバ内の表面上に保護膜を形成する技術が用いられている。下記の特許文献１～３は、このような技術を開示している。
特開２０１６－７６６２５号公報 特開２００９－１８８２５７号公報 米国特許第６０７１５７３号明細書
本開示は、チャンバ内の表面を反応種から保護する技術を提供する。
一つの例示的実施形態において、エッチング方法が提供される。エッチング方法は、チャンバ内の表面上に保護膜を形成する工程（ａ）を含む。エッチング方法は、チャンバ内でフッ化水素を用いて基板のエッチング膜（ｅｔｃｈ ｆｉｌｍ）をエッチングする工程（ｂ）を更に含む。基板は、エッチング膜及び該エッチング膜上に設けられたマスクを含む。保護膜は、マスクの材料と同種の材料から形成される。
一つの例示的実施形態によれば、チャンバ内の表面を反応種から保護することが可能となる。
一つの例示的実施形態に係るエッチング方法の流れ図である。 一例の基板の一部拡大断面図である。 一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。 一つの例示的実施形態に係るプラズマ処理装置のチャンバ内の表面上に保護膜が形成された状態を示す図である。 エッチングが行われた後の状態の一例の基板の部分拡大断面図である。 一つの例示的実施形態に係るプラズマ処理装置においてエッチングが行われた後のチャンバの状態を示す図である。 一つの例示的実施形態に係るプラズマ処理装置においてドライクリーニングが行われた後のチャンバの状態を示す図である。
以下、種々の例示的実施形態について説明する。
一つの例示的実施形態において、エッチング方法が提供される。エッチング方法は、チャンバ内の表面上に保護膜を形成する工程（ａ）を含む。エッチング方法は、チャンバ内でフッ化水素を用いて基板のエッチング膜をエッチングする工程（ｂ）を更に含む。基板は、エッチング膜及び該エッチング膜上に設けられたマスクを含む。保護膜は、マスクの材料と同種の材料から形成される。
上記実施形態では、フッ化水素を用いたエッチング膜のエッチング前にチャンバ内の表面に保護膜が形成される。保護膜は、マスクの材料と同種の材料から形成されるので、エッチングされ難い。したがって、上記実施形態によれば、チャンバ内の表面を反応種からより効果的に保護することが可能となる。
一つの例示的実施形態において、フッ化水素は、水素含有ガス及びフッ素含有ガスを含むか、フッ化水素を含む処理ガスから生成されてもよい。
一つの例示的実施形態において、エッチング膜は、シリコンを含有していてもよく、マスク及び保護膜は、炭素を含有していてもよい。或いは、エッチング膜は、金属を含有してもよい。
一つの例示的実施形態において、マスクはアモルファスカーボン膜から形成されていてもよい。
一つの例示的実施形態において、エッチング膜は、シリコン酸化膜、多結晶シリコン膜、シリコン窒化膜、又はシリコン酸化膜及びシリコン窒化膜を含む多層膜を含んでいてもよい。
一つの例示的実施形態において、保護膜は、炭化水素を含有するガスを用いて形成されてもよい。
一つの例示的実施形態において、マスクは、金属含有膜から形成されていてもよく、保護膜は、金属を含有していてもよい。
一つの例示的実施形態において、マスク及び保護膜は、多結晶シリコン又は酸化シリコンから形成されていてもよい。
一つの例示的実施形態において、エッチング方法は、工程（ｂ）の後に、保護膜上に堆積している反応生成物を保護膜の少なくとも一部と共に除去するようにドライクリーニングを行う工程（ｃ）を更に含んでいてもよい。
一つの例示的実施形態において、ドライクリーニングは、保護膜がチャンバ内の表面を覆った状態で該保護膜が部分的に残るように行われてもよい。この実施形態において、工程（ｃ）の後、別の基板に対して工程（ｂ）が更に行われてもよい。
一つの例示的実施形態において、工程（ｂ）の後、工程（ａ）が更に行われ、別の基板に対して工程（ｂ）が行われてもよい。
別の例示的実施形態においては、プラズマ処理装置が提供される。プラズマ処理装置は、チャンバ、ガス供給部、プラズマ生成部、及び制御部を備える。ガス供給部は、チャンバ内にガスを供給するように構成されている。プラズマ生成部は、チャンバ内でガスからプラズマを生成するように構成されている。制御部は、ガス供給部及びプラズマ生成部を制御するように構成されている。制御部は、チャンバ内の表面に保護膜を形成するために成膜ガスをチャンバ内に供給するようガス供給部を制御する。制御部は、チャンバ内で基板のエッチング膜をフッ化水素を用いてエッチングするためにエッチングガスからプラズマを生成するようガス供給部及びプラズマ生成部を制御する。成膜ガスは、基板のエッチング膜上に設けられたマスクの材料と同種の材料から保護膜を形成する前駆体を含む。
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一つの例示的実施形態に係るエッチング方法の流れ図である。図１に示すエッチング方法（以下、「方法ＭＴ」という）は、基板のエッチング膜（ｅｔｃｈ ｆｉｌｍ）をエッチングするために実行される。
図２は、一例の基板の一部拡大断面図である。方法ＭＴは、図２に示す基板Ｗに適用され得る。基板Ｗは、膜ＥＦ及びマスクＭＫを有する。基板Ｗは、下地領域ＵＲを更に有していてもよい。膜ＥＦは、下地領域ＵＲ上に設けられていてもよい。
膜ＥＦは、方法ＭＴにおいてエッチングされるエッチング膜である。膜ＥＦは、例えばシリコン含有膜である。シリコン含有膜は、単層膜又は多層膜であってもよい。単層膜は、例えば、シリコン酸化膜、シリコン窒化膜、多結晶シリコン膜、又はシリコン含有低誘電率膜である。多層膜は、シリコン酸化膜、シリコン窒化膜、及び多結晶シリコン膜のうち二つ以上から形成される。多層膜は、シリコン酸化膜及びシリコン窒化膜を含む積層膜であってもよい。膜ＥＦは、他の材料から形成されていてもよい。例えば、膜ＥＦは金属から形成されていてもよい。
マスクＭＫは、膜ＥＦ上に設けられている。マスクＭＫは、膜ＥＦがマスクＭＫに対して選択的にエッチングされる限り、任意の材料から形成され得る。マスクＭＫは、例えば、フォトレジスト膜、アモルファスカーボン膜、又はスピンオンカーボン膜のような有機膜、シリコン含有膜、又は金属含有膜から形成される。シリコン含有膜は、多結晶シリコン膜又はシリコン酸化膜である。金属含有膜は、チタン、窒化チタン、炭化チタン、酸化チタン、タングステン、炭化タングステン、ルテニウム、酸化ルテニウム、モリブデン、炭化モリブデン等から形成される。マスクＭＫは、膜ＥＦに転写されるパターンを有している。即ち、マスクＭＫは、開口ＯＰを提供している。
方法ＭＴでは、プラズマ処理装置が用いられる。図３は、一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。図３に示すプラズマ処理装置１は、容量結合型のプラズマ処理装置である。
プラズマ処理装置１は、チャンバ１０を備えている。チャンバ１０は、その中に内部空間１０ｓを提供している。チャンバ１０の中心軸線は、鉛直方向に延びる軸線ＡＸである。一実施形態において、チャンバ１０は、チャンバ本体１２を含んでいる。チャンバ本体１２は、略円筒形状を有している。内部空間１０ｓは、チャンバ本体１２の中に提供されている。チャンバ本体１２は、例えばアルミニウムから構成されている。チャンバ本体１２は、電気的に接地されている。チャンバ本体１２の内壁面上には、耐腐食性を有する膜が設けられている。耐腐食性を有する膜は、酸化アルミニウム、酸化イットリウムといったセラミックから形成された膜であり得る。
チャンバ本体１２は、その側壁において通路１２ｐを提供している。基板Ｗは、内部空間１０ｓとチャンバ１０の外部との間で搬送されるときに、通路１２ｐを通過する。通路１２ｐは、ゲートバルブ１２ｇにより開閉可能となっている。ゲートバルブ１２ｇは、チャンバ本体１２の側壁に沿って設けられている。
プラズマ処理装置１は、基板支持器１６を更に備えている。基板支持器１６は、チャンバ１０内で基板Ｗを支持するように構成されている。基板Ｗは、略円盤形状を有し得る。基板支持器１６は、支持体１５によって支持されていてもよい。支持体１５は、チャンバ本体１２の底部から上方に延在している。支持体１５は、略円筒形状を有している。支持体１５は、石英といった絶縁材料から形成されている。
基板支持器１６は、下部電極１８及び静電チャック２０を含んでいてもよい。基板支持器１６は、電極プレート１９を更に含んでいてもよい。電極プレート１９は、アルミニウムといった導電性材料から形成されている。電極プレート１９は略円盤形状を有しており、その中心軸線は軸線ＡＸである。下部電極１８は、電極プレート１９上に設けられている。下部電極１８は、アルミニウムといった導電性材料から形成されている。下部電極１８は略円盤形状を有しており、その中心軸線は軸線ＡＸである。下部電極１８は、電極プレート１９に電気的に接続されている。
下部電極１８は、その内部において流路１８ｆを提供している。流路１８ｆは、熱交換媒体（例えば冷媒）用の流路である。流路１８ｆは、供給装置（例えば、チラーユニット）からの熱交換媒体を、配管２３ａを介して受ける。この供給装置は、チャンバ１０の外部に設けられている。流路１８ｆに供給された熱交換媒体は、流路１８ｆを流れて、配管２３ｂを介して供給装置に戻される。熱交換媒体の供給装置は、プラズマ処理装置１の温度調整機構を構成する。
静電チャック２０は、下部電極１８上に設けられている。基板Ｗは、静電チャック２０の上面の上に載置される。静電チャック２０は、本体及び電極を有する。静電チャック２０の本体は、誘電体から形成されている。静電チャック２０及びその本体の各々は、略円盤形状を有しており、その中心軸線は軸線ＡＸである。静電チャック２０の電極は、膜状の電極であり、静電チャック２０の本体内に設けられている。静電チャック２０の電極は、スイッチを介して直流電源に接続されている。直流電源からの電圧が静電チャック２０の電極に印加されると、静電チャック２０と基板Ｗとの間で静電引力が発生する。発生した静電引力により、基板Ｗは、静電チャック２０に引き付けられ、静電チャック２０によって保持される。
基板支持器１６は、その上に配置されるエッジリングＥＲを更に支持してもよい。エッジリングＥＲは、シリコン、炭化シリコン、又は石英から形成され得る。基板Ｗは、静電チャック２０上且つエッジリングＥＲによって囲まれた領域内に配置される。
プラズマ処理装置１は、ガス供給ライン２５を更に備えていてもよい。ガス供給ライン２５は、ガス供給機構からの伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面（下面）との間の間隙に供給する。
プラズマ処理装置１は、筒状部２８及び絶縁部２９を更に備え得る。筒状部２８は、チャンバ本体１２の底部から上方に延在している。筒状部２８は、支持体１５の外周に沿って延在している。筒状部２８は、導電性材料から形成されており、略円筒形状を有している。筒状部２８は、電気的に接地されている。絶縁部２９は、筒状部２８上に設けられている。絶縁部２９は、絶縁性を有する材料から形成されている。絶縁部２９は、例えば石英といったセラミックから形成されている。絶縁部２９は、略円筒形状を有している。絶縁部２９は、電極プレート１９の外周、下部電極１８の外周、及び静電チャック２０の外周に沿って延在している。
プラズマ処理装置１は、上部電極３０を更に備えている。上部電極３０は、基板支持器１６の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成されている。上部電極３０と部材３２は、チャンバ本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含んでいてもよい。天板３４の下面は、内部空間１０ｓの側の下面であり、内部空間１０ｓを画成している。天板３４は、ジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。一実施形態においては、天板３４は、シリコンから形成されている。天板３４は、複数のガス孔３４ａを提供している。複数のガス孔３４ａは、天板３４をその板厚方向に貫通している。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムといった導電性材料から形成される。支持体３６は、その内部においてガス拡散室３６ａを提供している。支持体３６は、複数のガス孔３６ｂを更に提供している。複数のガス孔３６ｂは、ガス拡散室３６ａから下方に延びている。複数のガス孔３６ｂは、複数のガス孔３４ａにそれぞれ連通している。支持体３６は、ガス導入口３６ｃを更に提供している。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４１、流量制御器群４２、及びバルブ群４３を介して、ガスソース群４０が接続されている。ガスソース群４０、バルブ群４１、流量制御器群４２、及びバルブ群４３は、ガス供給部ＧＳを構成している。ガスソース群４０は、複数のガスソースを含んでいる。ガスソース群４０の複数のガスソースは、方法ＭＴで利用される複数のガスのソースを含んでいる。バルブ群４１及びバルブ群４３の各々は、複数の開閉バルブを含んでいる。流量制御器群４２は、複数の流量制御器を含んでいる。流量制御器群４２の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースの各々は、バルブ群４１の対応の開閉バルブ、流量制御器群４２の対応の流量制御器、及びバルブ群４３の対応の開閉バルブを介して、ガス供給管３８に接続されている。
プラズマ処理装置１は、シールド４６を更に備えていてもよい。シールド４６は、チャンバ本体１２の内壁面に沿って着脱自在に設けられている。シールド４６は、チャンバ本体１２にプラズマ処理の副生物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された部材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムといったセラミックから形成された膜であり得る。
プラズマ処理装置１は、バッフル部材４８を更に備えていてもよい。バッフル部材４８は、基板支持器１６を囲む部材（例えば、筒状部２８）とシールド４６との間に設けられている。バッフル部材４８は、例えば、アルミニウムから形成された部材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムといったセラミックから形成された膜であり得る。バッフル部材４８は、複数の貫通孔を提供している。バッフル部材４８の下方、且つ、チャンバ本体１２の底部には、排気口が設けられている。排気口には、排気装置５０が、排気管５２を介して接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプといった真空ポンプを有している。
プラズマ処理装置１は、高周波電源６１及びバイアス電源６２を更に備えている。高周波電源６１は、高周波電力（以下、「高周波電力ＨＦ」という）を発生するように構成されている。高周波電力ＨＦは、プラズマの生成に適した周波数を有する。高周波電力ＨＦの周波数は、例えば２７ＭＨｚ以上、１００ＭＨｚ以下である。高周波電源６１は、整合器６１ｍを介して下部電極１８に接続されている。整合器６１ｍは、高周波電源６１の負荷側（下部電極１８側）のインピーダンスを、高周波電源６１の出力インピーダンスに整合させるための回路を有している。高周波電源６１は、一実施形態において、プラズマ生成部を構成し得る。なお、高周波電源６１は、整合器６１ｍを介して、上部電極３０に接続されていてもよい。
バイアス電源６２は、電気バイアスＥＢを下部電極１８に与えるように構成されている。電気バイアスＥＢは、基板Ｗにイオンを引き込むのに適した周波数を有する。電気バイアスＥＢの周波数は、例えば１００ｋＨｚ以上、４０．６８ＭＨｚ以下である。電気バイアスＥＢが高周波電力ＨＦと共に用いられる場合には、電気バイアスＥＢは高周波電力ＨＦの周波数よりも低い周波数を有する。
一実施形態において、電気バイアスＥＢは、高周波バイアス電力（以下、「高周波電力ＬＦ」という）であってもよい。この実施形態において、バイアス電源６２は、整合器６２ｍを介して下部電極１８に接続されている。整合器６２ｍは、バイアス電源６２の負荷側（下部電極１８側）のインピーダンスを、バイアス電源６２の出力インピーダンスに整合させるための回路を有している。なお、プラズマ処理装置１は、高周波電力ＬＦのみを用いてプラズマを生成するように構成されていてもよい。この場合には、バイアス電源６２は、一実施形態のプラズマ生成部を構成する。この場合には、プラズマ処理装置１は、高周波電源６１及び整合器６１ｍを備えていなくてもよい。
一実施形態において、電気バイアスＥＢは、負の直流電圧のパルスであってもよい。この実施形態において、負の直流電圧のパルスは、周期的に下部電極１８に印加される。
プラズマ処理装置１は、制御部８０を更に備える。制御部８０は、プロセッサ、記憶装置、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１の各部を制御する。具体的に、制御部８０は、記憶装置に記憶されている制御プログラムを実行し、当該記憶装置に記憶されているレシピデータに基づいてプラズマ処理装置１の各部を制御する。制御部８０による制御により、レシピデータによって指定されたプロセスがプラズマ処理装置１において実行される。方法ＭＴは、制御部８０によるプラズマ処理装置１の各部の制御により、プラズマ処理装置１において実行され得る。
再び図１を参照し、方法ＭＴについて詳細に説明する。以下、プラズマ処理装置１を用いて図２に示す基板Ｗに対して方法ＭＴが適用される場合を例にとって、方法ＭＴについて説明する。以下の説明では、更に図４～図７を参照する。図４は、一つの例示的実施形態に係るプラズマ処理装置のチャンバ内の表面上に保護膜が形成された状態を示す図である。図５は、エッチングが行われた後の状態の一例の基板の部分拡大断面図である。図６は、一つの例示的実施形態に係るプラズマ処理装置においてエッチングが行われた後のチャンバの状態を示す図である。図７は、一つの例示的実施形態に係るプラズマ処理装置においてドライクリーニングが行われた後のチャンバの状態を示す図である。
図１に示すように、方法ＭＴは、工程ＳＴａで開始する。工程ＳＴａでは、図４に示すように、保護膜ＰＦが、チャンバ１０内の表面上に形成される。チャンバ１０内の表面は、その上に保護膜ＰＦが形成されなければ後述の工程ＳＴｂのエッチングにおいて発生する反応生成物が付着し得る表面である。一例では、チャンバ１０内の表面は、上部電極３０の下面（即ち、天板３４の下面）、シールド４６の表面、絶縁部２９の表面、及びエッジリングＥＲの表面を含む。図４に示すように、工程ＳＴａは、基板支持器１６上にダミー基板ＤＷが載置されている状態で実行されてもよい。
保護膜ＰＦは、マスクＭＫの材料と同種の材料から形成される。マスクＭＫが有機膜から形成されている場合には、保護膜ＰＦは炭素含有物質から形成される。マスクＭＫが、リコン含有膜から形成されている場合には、保護膜ＰＦはシリコン含有物質（例えば、多結晶シリコン、酸化シリコン、又は炭素を含むシリコン含有膜）から形成される。マスクＭＫが金属含有膜から形成されている場合には、保護膜ＰＦは金属含有物質から形成される。金属含有物質は、チタン、窒化チタン、炭化チタン、酸化チタン、タングステン、炭化タングステン、ルテニウム、酸化ルテニウム、モリブデン、炭化モリブデン等のうち何れかを含む。
炭素含有物質製の保護膜ＰＦは、チャンバ１０内で成膜ガスを用いて形成される。成膜ガスは、炭素含有ガスを含む。成膜ガスは、フッ素を含有しないガスであり得る。炭素含有ガスは、前駆体として、ＣＯ、ＣＯ２、ＣＯＳ、及び炭化水素のうち一つ以上を含む。炭化水素は、ＣＨ４、Ｃ２Ｈ２、Ｃ３Ｈ６等である。炭素含有物質製の保護膜ＰＦは、ＣＶＤ（化学気相成長）法又はＭＬＤ（分子層堆積）法により形成され得る。ＣＶＤ法は、プラズマ支援ＣＶＤ法又は熱ＣＶＤ法であってもよい。ＭＬＤ法は、プラズマ支援ＭＬＤ法又は熱ＭＬＤ法であってもよい。ＭＬＤ法では、ウレア結合を有する保護膜が、二種類以上のガスを混合することにより形成され得る。
工程ＳＴａにおいて、炭素含有物質製の保護膜ＰＦを形成するために、制御部８０は、成膜ガスをチャンバ１０内に供給するよう、ガス供給部ＧＳを制御する。制御部８０は、チャンバ１０内のガスの圧力を指定された圧力に設定するよう、排気装置５０を制御する。制御部８０は、チャンバ１０内で成膜ガスのプラズマを生成するよう、プラズマ生成部を制御する。プラズマ処理装置１では、制御部８０は、高周波電力ＨＦ及び／又は電気バイアスＥＢを供給するよう、高周波電源６１及び／又はバイアス電源６２を制御する。
シリコン含有物質製の保護膜ＰＦは、ＣＶＤ法又はＡＬＤ（原子層堆積）法を用いて形成される。ＣＶＤ法は、プラズマ支援ＣＶＤ法又は熱ＣＶＤ法であってもよい。ＡＬＤ法は、プラズマ支援ＡＬＤ法又は熱ＡＬＤ法であってもよい。工程ＳＴａにおいてシリコン含有物質製の保護膜ＰＦを形成するために、制御部８０は、前駆体としてシリコン含有物質を含む成膜ガスをチャンバ１０内に供給するよう、ガス供給部ＧＳを制御する。シリコン含有物質製の保護膜ＰＦを形成する場合には、成膜ガスは、例えば、ＳｉＨ４、ＳｉＣｌ４、Ｓｉ２Ｃｌ６、又はＳｉＦ４を含む。成膜ガスは、アルゴン等の希ガスを更に含んでいてもよい。酸化シリコン製の保護膜ＰＦが形成される場合には、前駆体と反応する酸素を含む酸素含有ガスが更に用いられてもよい。
金属含有物質製の保護膜ＰＦは、化学気相成長法、有機金属気相成長（ＭＯＣＶＤ）法、又は原子層堆積法（ＡＬＤ）法を用いて形成される。これらの成膜法を用いる場合には、前駆体として金属含有物質を含む成膜ガスがチャンバ１０内に供給される。成膜ガスは、例えば、ＷＦ６、ＴｉＣｌ４、Ｃ８Ｈ２４Ｎ４Ｔｉ、ＲｕＣｌ３、又はＭｏＣｌ５を含む。工程ＳＴａにおいて金属含有物質製の保護膜ＰＦを形成するために、制御部８０は、成膜ガスをチャンバ１０内に供給するよう、ガス供給部ＧＳを制御する。
保護膜ＰＦがタングステンから形成される場合には、成膜ガスは、ＷＦ６を含み得る。成膜ガスは、前駆体であるＷＦ６がチャンバ１０内の表面に吸着するように、チャンバ１０内に供給される。ＷＦ６は、チャンバ１０内で生成される水素含有ガス（例えば、Ｈ２ガス）のプラズマからの化学種により改質される。その結果、タングステン製の保護膜ＰＦが、チャンバ１０内の表面上に形成される。或いは、タングステン製の保護膜ＰＦは、ＷＦ６を含む成膜ガスを用いたプラズマ支援ＣＶＤ法又は熱ＣＶＤ法により形成されてもよい。
保護膜ＰＦがチタンから形成される場合には、成膜ガスは、例えばＴｉＣｌ４及びＨ２を含み、保護膜ＰＦは、プラズマ支援ＣＶＤ法又は熱ＣＶＤ法により形成される。保護膜ＰＦが窒化チタンから形成される場合には、成膜ガスは、例えばＴｉＣｌ４及びＮ２を含み、保護膜ＰＦは、プラズマ支援ＣＶＤ法又は熱ＣＶＤ法により形成される。或いは、保護膜ＰＦが窒化チタンから形成される場合には、成膜ガスは、例えば、Ｔｉ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４を含み、保護膜ＰＦは、ＭＯＣＶＤ法により形成される。
方法ＭＴでは、次いで、基板Ｗが基板支持器１６上に載置される。そして、工程ＳＴｂが実行される。工程ＳＴｂでは、膜ＥＦが、図５に示すように、エッチングされる。工程ＳＴｂにおける膜ＥＦのエッチングにより、開口ＯＰの深さが増加する。工程ＳＴｂでは、膜ＥＦは、下地領域ＵＲが露出する状態までエッチングされ得る。
工程ＳＴｂにおいて、膜ＥＦは、チャンバ１０内で、フッ化水素を用いてエッチングされる。フッ化水素を生成するために、工程ＳＴｂでは、チャンバ１０内にエッチングガスが供給され、チャンバ１０内でエッチングガスからプラズマが生成される。
エッチングガスは、フッ化水素（ＨＦ）を含んでいてもよい。或いは、エッチングガスは、フッ素源であるフッ素含有ガス及び水素源である水素含有ガスを含んでいてもよい。エッチングガスは、水素源として、Ｈ２、ＣＨ４、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＣＨＦ３、Ｈ２Ｏ、ＨＦ、ＨＣｌ、ＨＢｒ、ＨＩ等のうち一つ以上を含んでいてもよい。エッチングガスは、フッ素源として、ＣＦ４、Ｃ４Ｆ８、Ｃ４Ｆ６、Ｃ３Ｆ８、Ｃ５Ｆ８、ＳＦ６、ＮＦ３、ＸｅＦ２、ＰＦ３，ＰＦ５、ＣＦ３Ｉ、Ｃ２Ｆ５Ｉ、Ｃ３Ｆ７Ｉ、ＩＦ５、ＩＦ７、ＷＦ６、ＨＦ、ＳｉＦ４等のうち一つ以上を含んでいてもよい。
エッチングガスは、一つ以上のリン含有分子を更に含んでいてもよい。一つ以上のリン含有分子は、十酸化四リン（Ｐ４Ｏ１０）、八酸化四リン（Ｐ４Ｏ８）、六酸化四リン（Ｐ４Ｏ６）のような酸化物を含んでいてもよい。十酸化四リンは、五酸化二リン（Ｐ２Ｏ５）と呼ばれることがある。一つ以上のリン含有分子は、三フッ化リン（ＰＦ３）、五フッ化リン（ＰＦ５）、三塩化リン（ＰＣｌ３）、五塩化リン（ＰＣｌ５）、三臭化リン（ＰＢｒ３）、五臭化リン（ＰＢｒ５）、ヨウ化リン（ＰＩ３）のようなハロゲン化物を含んでいてもよい。一つ以上のリン含有分子は、フッ化ホスホリル（ＰＯＦ３）、塩化ホスホリル（ＰＯＣｌ３）、臭化ホスホリル（ＰＯＢｒ３）のようなハロゲン化ホスホリルを含んでいてもよい。一つ以上のリン含有分子は、ホスフィン（ＰＨ３）、リン化カルシウム（Ｃａ３Ｐ２等）、リン酸（Ｈ３ＰＯ４）、リン酸ナトリウム（Ｎａ３ＰＯ４）、ヘキサフルオロリン酸（ＨＰＦ６）等を含んでいてもよい。一つ以上のリン含有分子は、フルオロホスフィン類（ＨｘＰＦｙ）を含んでいてもよい。ここで、ｘとｙの和は、３又は５である。フルオロホスフィン類としては、ＨＰＦ２、Ｈ２ＰＦ３が例示される。
一例において、エッチングガスは、フッ化水素ガス、Ｃ４Ｆ８ガスのようなフルオロカーボンガス、及びリン含有ガスを含む混合ガスであり得る。リン含有ガスは、上述の一つ以上のリン含有分子を含む。
工程ＳＴｂにおいて膜ＥＦをエッチングするために、制御部８０は、エッチングガスをチャンバ１０内に供給するよう、ガス供給部ＧＳを制御する。制御部８０は、チャンバ１０内のガスの圧力を指定された圧力に設定するよう、排気装置５０を制御する。制御部８０は、チャンバ１０内でエッチングガスのプラズマを生成するよう、プラズマ生成部を制御する。プラズマ処理装置１では、制御部８０は、高周波電力ＨＦ及び／又は電気バイアスＥＢを供給するよう、高周波電源６１及び／又はバイアス電源６２を制御する。
工程ＳＴｂのエッチングが行われると、反応生成物ＲＰが生成される。反応生成物ＲＰは、図６に示すように、チャンバ１０内の表面に付着する。
方法ＭＴでは、工程ＳＴｂの実行後に基板Ｗがチャンバ１０の内部から搬出される。そして、工程ＳＴｃが実行される。工程ＳＴｃでは、チャンバ１０のドライクリーニングが行われる。工程ＳＴｃのドライクリーニングは、基板支持器１６上にダミー基板が載置されているか或いは載置されていない状態で実行され得る。
工程ＳＴｃでは、クリーニングガスがチャンバ１０内に供給されて、クリーニングガスからプラズマが生成される。生成されたクリーニングガスからの化学種により、保護膜ＰＦの少なくとも一部と共に反応生成物ＲＰが除去される。工程ＳＴｃのドライクリーニングは、図７に示すように、保護膜ＰＦを完全に除去してもよい。工程ＳＴｃのドライクリーニングは、保護膜ＰＦがチャンバ１０内の表面を覆った状態で保護膜ＰＦが部分的に残るように行われてもよい。
保護膜ＰＦが炭素含有物質製である場合には、酸素含有ガス（例えばＯ２ガス）が、クリーニングガスとして用いられる。保護膜ＰＦがシリコン含有物質製である場合には、ハロゲン含有ガスが、クリーニングガスとして用いられる。保護膜ＰＦが金属含有物質製である場合には、クリーニングガスは、ＮＦ３、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４、Ｏ２、ＣＨ３ＯＨ、Ｃ２Ｈ５ＯＨ等を含む。
工程ＳＴｃにおいてドライクリーニングを行うために、制御部８０は、クリーニングガスをチャンバ１０内に供給するよう、ガス供給部ＧＳを制御する。制御部８０は、チャンバ１０内のガスの圧力を指定された圧力に設定するよう、排気装置５０を制御する。制御部８０は、チャンバ１０内でクリーニングガスのプラズマを生成するよう、プラズマ生成部を制御する。プラズマ処理装置１では、制御部８０は、高周波電力ＨＦ及び／又は電気バイアスＥＢを供給するよう、高周波電源６１及び／又はバイアス電源６２を制御する。
方法ＭＴは、工程ＳＴＪを更に含んでいてもよい。工程ＳＴＪでは、停止条件が満たされるか否かが判定される。停止条件は、更にエッチングされるべき基板が存在する場合には満たされない。一方、停止条件は、全ての基板に対するエッチングが完了している場合に満たされる。
工程ＳＴＪにおいて停止条件が満たされていないと判定されると、別の基板Ｗのエッチングのために処理が継続される。工程ＳＴｃにおけるドライクリーニングによって保護膜ＰＦが除去されてチャンバ１０内の表面が露出されている場合には、工程ＳＴａが再び実行される。しかる後に、別の基板Ｗが基板支持器１６上に載置されて、工程ＳＴｂが実行される。或いは、工程ＳＴｃにおけるドライクリーニング後にチャンバ１０内の表面を覆うように保護膜ＰＦが残されている場合には、工程ＳＴａを行うことなく、別の基板Ｗが基板支持器１６上に載置されて、工程ＳＴｂが実行される。工程ＳＴＪにおいて停止条件が満たされているものと判定されると、方法ＭＴは終了する。
方法ＭＴでは、フッ化水素を用いた膜ＥＦのエッチング前にチャンバ１０内の表面に保護膜ＰＦが形成される。保護膜ＰＦは、マスクＭＫの材料と同種の材料から形成されるので、エッチングされ難い。したがって、方法ＭＴによれば、チャンバ１０内の表面を反応種からより効果的に保護することが可能となる。その結果、工程ＳＴｃのエッチングによるチャンバ１０の表面の腐食が抑制される。ひいては、プロセス（工程ＳＴｃ）の経時変化が抑制される。また、方法ＭＴによれば、保護膜ＰＦによってチャンバ１０内の表面が保護されるので、チャンバ１０の表面の耐スパッタ効果が得られ、チャンバ１０の表面を構成する材料の粒子が飛散することが抑制される。
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な追加、省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。
例えば、方法ＭＴの実行に用いられるプラズマ処理装置は、プラズマ処理装置１とは異なる容量結合型のプラズマ処理装置であってもよい。方法ＭＴの実行に用いられるプラズマ処理装置は、容量結合型とは異なるタイプのプラズマ処理装置であっってもよい。そのようなプラズマ処理装置は、例えば、誘導結合型のプラズマ処理装置、電子サイクロトロン共鳴（ＥＣＲ）プラズマ処理装置、又はマイクロ波といった表面波によりガスからプラズマを生成するプラズマ処理装置である。
以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
１…プラズマ処理装置、１０…チャンバ、６１…高周波電源、６２…バイアス電源、ＧＳ…ガス供給部、８０…制御部、Ｗ…基板、ＥＦ…膜、ＭＫ…マスク。

Claims (12)

  1. （ａ）チャンバ内の表面上に保護膜を形成する工程と、
    （ｂ）前記チャンバ内でフッ化水素を用いて基板のエッチング膜をエッチングする工程と、
    を含み、
    前記基板は、前記エッチング膜及び該エッチング膜上に設けられたマスクを含み、
    前記保護膜は、前記マスクの材料と同種の材料から形成される、
    エッチング方法。
  2. 前記フッ化水素は、水素含有ガス及びフッ素含有ガスを含むか、フッ化水素を含む処理ガスから生成される、請求項１に記載のエッチング方法。
  3. 前記エッチング膜は、シリコンを含有し、
    前記マスク及び前記保護膜は、炭素を含有する、
    請求項１又は２に記載のエッチング方法。
  4. 前記マスクはアモルファスカーボン膜から形成されている、請求項３に記載のエッチング方法。
  5. 前記エッチング膜は、シリコン酸化膜、多結晶シリコン膜、シリコン窒化膜、又はシリコン酸化膜及びシリコン窒化膜を含む多層膜を含む、請求項３又は４に記載のエッチング方法。
  6. 前記保護膜は、炭化水素を含有するガスを用いて形成される、請求項３～５の何れか一項に記載の方法。
  7. 前記マスクは、金属含有膜から形成されており、
    前記保護膜は、金属を含有する、
    請求項１又は２に記載のエッチング方法。
  8. 前記マスク及び前記保護膜は、多結晶シリコン又は酸化シリコンから形成されている、請求項１又は２に記載のエッチング方法。
  9. （ｃ）前記（ｂ）の後に、前記保護膜上に堆積している反応生成物を前記保護膜の少なくとも一部と共に除去するようにドライクリーニングを行う工程を更に含む、請求項１～８の何れか一項に記載のエッチング方法。
  10. 前記ドライクリーニングは、前記保護膜が前記チャンバ内の前記表面を覆った状態で該保護膜が部分的に残るように行われ、
    前記（ｃ）の後、別の基板に対して前記（ｂ）が更に行われる、
    請求項９に記載のエッチング方法。
  11. 前記（ｂ）の後、前記（ａ）が更に行われ、別の基板に対して前記（ｂ）が行われる、請求項９に記載のエッチング方法。
  12. チャンバと、
    前記チャンバ内にガスを供給するように構成されたガス供給部と、
    前記チャンバ内でガスからプラズマを生成するように構成されたプラズマ生成部と、
    前記ガス供給部及び前記プラズマ生成部を制御するように構成された制御部と、
    を備え、
    前記制御部は、
    前記チャンバ内の表面に保護膜を形成するために成膜ガスを前記チャンバ内に供給するようガス供給部を制御し、
    前記チャンバ内で基板のエッチング膜をフッ化水素を用いてエッチングするためにエッチングガスからプラズマを生成するようガス供給部及び前記プラズマ生成部を制御し、
    前記成膜ガスは、前記基板の前記エッチング膜上に設けられたマスクの材料と同種の材料から前記保護膜を形成する前駆体を含む、
    プラズマ処理装置。
JP2020157282A 2020-09-18 2020-09-18 エッチング方法及びプラズマ処理装置 Active JP7374058B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2020157282A JP7374058B2 (ja) 2020-09-18 2020-09-18 エッチング方法及びプラズマ処理装置
CN202111046522.1A CN114203507A (zh) 2020-09-18 2021-09-06 蚀刻方法及等离子体处理装置
KR1020210118925A KR20220038273A (ko) 2020-09-18 2021-09-07 에칭 방법 및 플라즈마 처리 장치
TW110133176A TW202213506A (zh) 2020-09-18 2021-09-07 蝕刻方法及電漿處理裝置
US17/469,895 US20220093367A1 (en) 2020-09-18 2021-09-09 Etching method and plasma processing apparatus
JP2023182663A JP2023182828A (ja) 2020-09-18 2023-10-24 プラズマ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020157282A JP7374058B2 (ja) 2020-09-18 2020-09-18 エッチング方法及びプラズマ処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023182663A Division JP2023182828A (ja) 2020-09-18 2023-10-24 プラズマ処理装置

Publications (3)

Publication Number Publication Date
JP2022051034A true JP2022051034A (ja) 2022-03-31
JP2022051034A5 JP2022051034A5 (ja) 2023-02-14
JP7374058B2 JP7374058B2 (ja) 2023-11-06

Family

ID=80645993

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020157282A Active JP7374058B2 (ja) 2020-09-18 2020-09-18 エッチング方法及びプラズマ処理装置
JP2023182663A Pending JP2023182828A (ja) 2020-09-18 2023-10-24 プラズマ処理装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023182663A Pending JP2023182828A (ja) 2020-09-18 2023-10-24 プラズマ処理装置

Country Status (5)

Country Link
US (1) US20220093367A1 (ja)
JP (2) JP7374058B2 (ja)
KR (1) KR20220038273A (ja)
CN (1) CN114203507A (ja)
TW (1) TW202213506A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024048543A1 (ja) * 2022-08-30 2024-03-07 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166030A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp レジストエツチ速度抑制方法
JPH07153751A (ja) * 1993-08-09 1995-06-16 Applied Materials Inc 半導体処理チャンバの乾式清浄化
JPH07312363A (ja) * 1993-10-15 1995-11-28 Applied Materials Inc プラズマエッチング装置におけるコンタミナント捕獲用コーティング層の形成方法および副次生成粒子の付着蓄積制御方法、並びにコンタミナント捕獲コーティングを有したプラズマエッチング装置
JP2003243373A (ja) * 2002-02-20 2003-08-29 Hitachi High-Technologies Corp プラズマ処理装置とプラズマ処理装置用保護膜及びその取付け方法
JP2007005381A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Ind Co Ltd プラズマエッチング方法、及びプラズマエッチング装置
JP2008519431A (ja) * 2004-10-29 2008-06-05 ラム リサーチ コーポレーション シリコンまたはシリコンカーバイド電極表面をプラズマエッチング処理中の形態改質から保護する方法
JP2011192872A (ja) * 2010-03-16 2011-09-29 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
JP2017157627A (ja) * 2016-02-29 2017-09-07 東京エレクトロン株式会社 プラズマ処理装置及びプリコート処理方法
JP2018046216A (ja) * 2016-09-16 2018-03-22 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2020136669A (ja) * 2019-02-18 2020-08-31 東京エレクトロン株式会社 エッチング方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166030A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp レジストエツチ速度抑制方法
JPH07153751A (ja) * 1993-08-09 1995-06-16 Applied Materials Inc 半導体処理チャンバの乾式清浄化
JPH07312363A (ja) * 1993-10-15 1995-11-28 Applied Materials Inc プラズマエッチング装置におけるコンタミナント捕獲用コーティング層の形成方法および副次生成粒子の付着蓄積制御方法、並びにコンタミナント捕獲コーティングを有したプラズマエッチング装置
JP2003243373A (ja) * 2002-02-20 2003-08-29 Hitachi High-Technologies Corp プラズマ処理装置とプラズマ処理装置用保護膜及びその取付け方法
JP2008519431A (ja) * 2004-10-29 2008-06-05 ラム リサーチ コーポレーション シリコンまたはシリコンカーバイド電極表面をプラズマエッチング処理中の形態改質から保護する方法
JP2007005381A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Ind Co Ltd プラズマエッチング方法、及びプラズマエッチング装置
JP2011192872A (ja) * 2010-03-16 2011-09-29 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
JP2017157627A (ja) * 2016-02-29 2017-09-07 東京エレクトロン株式会社 プラズマ処理装置及びプリコート処理方法
JP2018046216A (ja) * 2016-09-16 2018-03-22 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2020136669A (ja) * 2019-02-18 2020-08-31 東京エレクトロン株式会社 エッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024048543A1 (ja) * 2022-08-30 2024-03-07 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Also Published As

Publication number Publication date
KR20220038273A (ko) 2022-03-28
US20220093367A1 (en) 2022-03-24
TW202213506A (zh) 2022-04-01
JP2023182828A (ja) 2023-12-26
CN114203507A (zh) 2022-03-18
JP7374058B2 (ja) 2023-11-06

Similar Documents

Publication Publication Date Title
CN105390389B (zh) 高深宽比结构中的触点清洁
WO2021090516A1 (ja) エッチング方法
US11355350B2 (en) Etching method, substrate processing apparatus, and substrate processing system
KR20210134224A (ko) 기판 처리 방법 및 플라즈마 처리 장치
CN112786440A (zh) 蚀刻方法及等离子体处理装置
JP2021090039A (ja) 基板処理方法及びプラズマ処理装置
JP2023182828A (ja) プラズマ処理装置
KR20220150845A (ko) 기판 처리 방법 및 플라즈마 처리 장치
US20230170189A1 (en) Etching method and plasma processing apparatus
US20220262645A1 (en) Etching method, substrate processing apparatus, and substrate processing system
US20210233778A1 (en) Etching method, substrate processing apparatus, and substrate processing system
JP2021118347A (ja) エッチング方法、基板処理装置、及び基板処理システム
JP7343461B2 (ja) エッチング方法及びプラズマ処理装置
US20220199415A1 (en) Substrate processing method
WO2022234640A1 (ja) 基板処理方法及び基板処理装置
US20230035021A1 (en) Plasma processing method and plasma processing apparatus
US20230223249A1 (en) Substrate processing method and substrate processing apparatus
TW202245051A (zh) 基板處理方法及基板處理裝置
JP2022077710A (ja) エッチング方法
JP2022172728A (ja) 基板処理装置及び基板処理方法
CN112786441A (zh) 蚀刻方法及等离子体处理装置
TW202249119A (zh) 基板處理方法及基板處理裝置
CN112838002A (zh) 基板处理方法及等离子体处理装置
JP2023020916A (ja) プラズマ処理方法及びプラズマ処理装置
TW202244984A (zh) 蝕刻方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230203

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231024

R150 Certificate of patent or registration of utility model

Ref document number: 7374058

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150