JP2022038486A - 試験装置、試験方法および製造方法 - Google Patents

試験装置、試験方法および製造方法 Download PDF

Info

Publication number
JP2022038486A
JP2022038486A JP2020143019A JP2020143019A JP2022038486A JP 2022038486 A JP2022038486 A JP 2022038486A JP 2020143019 A JP2020143019 A JP 2020143019A JP 2020143019 A JP2020143019 A JP 2020143019A JP 2022038486 A JP2022038486 A JP 2022038486A
Authority
JP
Japan
Prior art keywords
semiconductor device
voltage
power supply
test
condition setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020143019A
Other languages
English (en)
Inventor
鉄太郎 今川
Tetsutaro Imagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020143019A priority Critical patent/JP2022038486A/ja
Priority to US17/356,574 priority patent/US11500009B2/en
Publication of JP2022038486A publication Critical patent/JP2022038486A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/2617—Circuits therefor for testing bipolar transistors for measuring switching properties thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体装置を精度よくスクリーニングできることが好ましい。【解決手段】第１電源電圧が印加される第１主端子と、第１電源電圧よりも低い第２電源電圧が印加される第２主端子とを有する半導体装置を試験する試験装置であって、半導体装置のターンオフ時における、第１主端子の端子電圧の変化速度を設定する条件設定部と、条件設定部が設定した条件で、半導体装置をターンオフさせる動作制御部と、半導体装置の動作結果に基づいて、半導体装置をスクリーニングする判定部とを備え、半導体装置のターンオフ時における端子電圧の時間波形は、変化速度が最大となる最大変化点を有し、条件設定部は、最大変化点の電圧よりも高い第１設定電圧における変化速度を、予め定められた値に設定する試験装置を提供する。【選択図】図２

Description

本発明は、試験装置、試験方法および製造方法に関する。
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体装置の試験として、半導体装置のターンオフ時の電圧の変化速度（ｄＶ／ｄｔとも称される）を測定する試験が知られている（例えば、特許文献１参照）。
特許文献１ 国際公開第２０１８／０９２４５７号
半導体装置の試験においては、半導体装置を精度よくスクリーニングできることが好ましい。
上記課題を解決するために、本発明の一つの態様においては、半導体装置を試験する試験装置を提供する。半導体装置は、第１電源電圧が印加される第１主端子と、第１電源電圧よりも低い第２電源電圧が印加される第２主端子とを有してよい。試験装置は、半導体装置のターンオフ時における、第１主端子の端子電圧の変化速度を設定する条件設定部を備えてよい。試験装置は、条件設定部が設定した条件で、半導体装置をターンオフさせる動作制御部を備えてよい。半導体装置の動作結果に基づいて、半導体装置をスクリーニングする判定部を備えてよい。半導体装置のターンオフ時における端子電圧の時間波形は、変化速度が最大となる最大変化点を有してよい。条件設定部は、最大変化点の電圧よりも高い第１設定電圧における変化速度を、予め定められた値に設定してよい。
第１設定電圧は、第１電源電圧の８０％以上の電圧であってよい。
第１設定電圧は、第１電源電圧以上の電圧であってよい。
第１設定電圧は、第１電源電圧と同一の電圧であってよい。
試験装置は、半導体装置がチップ状態の場合と、モジュール状態の場合の２つの状態のそれぞれにおいて、半導体装置を試験してよい。条件設定部は、モジュール状態の半導体装置を試験する場合の第１設定電圧における変化速度よりも、チップ状態の半導体装置を試験する場合の第１設定電圧における変化速度を大きくしてよい。
条件設定部は、モジュール状態の半導体装置に対するスクリーニング結果に応じて、チップ状態の半導体装置に対する第１設定電圧における変化速度を調整してよい。
条件設定部は、モジュール状態の半導体装置における不良率が増大した場合に、チップ状態の半導体装置に対する第１設定電圧における変化速度を増大させてよい。
条件設定部は、第１設定電圧とは異なる第２設定電圧における変化速度を、予め定められた値にさらに設定してよい。
第２設定電圧は第１設定電圧よりも低くてよい。
本発明の第２の態様においては、半導体装置を試験する試験方法を提供する。半導体装置は、第１電源電圧が印加される第１主端子と、第１電源電圧よりも低い第２電源電圧が印加される第２主端子とを有してよい。試験方法は、半導体装置のターンオフ時における、第１主端子の端子電圧の変化速度を設定する条件設定段階を備えてよい。試験方法は、条件設定段階で設定した条件で、半導体装置をターンオフさせる動作制御段階を備えてよい。試験方法は、半導体装置の動作結果に基づいて、半導体装置をスクリーニングする判定段階を備えてよい。半導体装置のターンオフ時における端子電圧の時間波形は、変化速度が最大となる最大変化点を有してよい。条件設定段階において、最大変化点の電圧よりも高い第１設定電圧における変化速度を、予め定められた値に設定してよい。
本発明の第３の態様においては、半導体装置を含む半導体モジュールの製造方法を提供する。半導体装置は、第１電源電圧が印加される第１主端子と、第１電源電圧よりも低い第２電源電圧が印加される第２主端子を有してよい。製造方法は、チップ状態の半導体装置を試験する試験段階を備えてよい。製造方法は、試験段階において選別された半導体装置をモジュールに組み込むことで、半導体モジュールを形成する組込段階を備えてよい。試験段階は、半導体装置のターンオフ時における、第１主端子の端子電圧の変化速度を設定する条件設定段階を有してよい。試験段階は、条件設定段階で設定した条件で、半導体装置をターンオフさせる動作制御段階を有してよい。試験段階は、半導体装置の動作結果に基づいて、半導体装置をスクリーニングする判定段階を有してよい。半導体装置のターンオフ時における端子電圧の時間波形は、変化速度が最大となる最大変化点を有してよい。条件設定段階において、最大変化点の電圧よりも高い第１設定電圧における変化速度を、予め定められた値に設定してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００を試験する試験装置２００の一例を示す図である。 ターンオフ時における、第１主端子１０１の端子電圧Ｖｃの時間波形の一例を示す図である。 半導体装置１００の試験方法の一例を示すフローチャートである。 条件設定部２０２の他の動作例を示す図である。 半導体モジュールの製造方法の一例を示すフローチャートである。 半導体モジュール３００に含まれる電気回路の一例を示す回路図である。 半導体装置１００の一部の領域の断面の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、半導体装置１００を試験する試験装置２００の一例を示す図である。半導体装置１００は、ＩＧＢＴ等のスイッチングデバイスを含む装置である。本例の半導体装置１００は、電気的に並列に接続されたトランジスタ１０４およびダイオード１０５を含む。トランジスタ１０４は、例えばＩＧＢＴであり、ダイオード１０５は、例えば還流ダイオード（ＦＷＤ）である。本例では、ダイオード１０５のカソードが、トランジスタ１０４のコレクタに接続され、ダイオード１０５のアノードが、トランジスタ１０４のエミッタに接続されている。トランジスタ１０４およびダイオード１０５は、同一の半導体基板に形成されている。
本例の半導体装置１００は、第１主端子１０１、第２主端子１０２および制御端子１０３を有する。第１主端子１０１には第１電源電圧Ｖ１が印加され、第２主端子１０２には、第１電源電圧Ｖ１よりも低い第２電源電圧Ｖ２が印加される。第２電源電圧Ｖ２は接地電位であってもよい。制御端子１０３には、半導体装置１００のスイッチング動作を制御する制御信号が印加される。
第１主端子１０１は、半導体装置１００の表面に設けられたコレクタパッドであってよい。本例の第１主端子１０１は、トランジスタ１０４のコレクタおよびダイオード１０５のカソードと電気的に接続されている。第２主端子１０２は、半導体装置１００の表面に設けられたエミッタパッドであってよい。本例の第２主端子１０２は、トランジスタ１０４のエミッタおよびダイオード１０５のアノードと電気的に接続されている。制御端子１０３は、半導体装置１００の表面に設けられたゲートパッドであってよい。本例の制御端子１０３は、トランジスタ１０４のゲートと電気的に接続されている。制御端子１０３に入力される制御信号に応じてトランジスタ１０４がスイッチングし、第１主端子１０１および第２主端子１０２の間に主電流が流れるか否かが切り替わる。
試験装置２００は、所定の条件で半導体装置１００をオン状態からオフ状態に遷移（ターンオフとも称する）させたときの半導体装置１００の状態に基づいて、半導体装置１００をスクリーニングする。試験装置２００は、ターンオフ時に所定の状態となった半導体装置１００を不良と判定する。例えば試験装置２００は、ターンオフ時に過大な電流が流れる等の要因で破壊された半導体装置１００を不良として除去する。これにより、半導体装置１００の製造工程において、スクリーニングされた良品の半導体装置１００を後工程に流すことができる。半導体装置１００の試験は、室温（２５℃）で行ってよく、他の周囲温度で行ってもよい。
試験装置２００は、条件設定部２０２、動作制御部２０４および判定部２０６を備える。一つのコンピュータが条件設定部２０２、動作制御部２０４および判定部２０６として機能してよく、複数のコンピュータが協働して条件設定部２０２、動作制御部２０４および判定部２０６として機能してもよい。コンピュータには、条件設定部２０２、動作制御部２０４および判定部２０６として機能するためのプログラムが記憶されてよい。
試験装置２００は、電源２１６、回路要素２０８、ゲート抵抗２１０、電流計２１２および電圧計２１４を更に備えてよい。電源２１６は、第１電源電圧Ｖ１および第２電源電圧Ｖ２を生成して、半導体装置１００に印加する。回路要素２０８は、１つ以上の電気素子を有し、電源２１６と第１主端子１０１との間に設けられる。回路要素２０８は、電源２１６と第１主端子１０１との間に設けられた抵抗、スイッチ、インダクタおよびダイオードのうちの少なくとも一つを含んでよい。ゲート抵抗２１０は、制御端子１０３に接続された電気抵抗である。電流計２１２は、第１主端子１０１と第２主端子１０２との間に流れる電流を測定する。電圧計２１４は、第１主端子１０１と第２主端子１０２との間の電圧を測定する。
条件設定部２０２は、半導体装置１００のターンオフ時における、第１主端子１０１の端子電圧Ｖｃの変化速度（ｄＶ／ｄｔ）を設定する。条件設定部２０２は、制御端子１０３に入力する制御信号の波形を調整することで端子電圧Ｖｃの変化速度を設定してよく、ゲート抵抗２１０の抵抗値を調整することで端子電圧Ｖｃの変化速度を設定してもよい。
動作制御部２０４は、条件設定部２０２が設定した条件で、半導体装置１００をターンオフさせる。動作制御部２０４は、条件設定部２０２が設定した波形を有する制御信号を、ゲート抵抗２１０を介して制御端子１０３に入力してよい。また、動作制御部２０４は、条件設定部２０２により抵抗値が調整されたゲート抵抗２１０を介して、制御信号を制御端子１０３に入力してよい。
判定部２０６は、半導体装置１００のターンオフ時の動作結果に基づいて、半導体装置１００をスクリーニングする。動作結果は、電流計２１２および電圧計２１４の少なくとも一方の測定結果であってよく、半導体装置１００の外観を測定した結果であってよく、他の測定結果であってもよい。判定部２０６は、半導体装置１００のターンオフ時における電流または電圧が、所定の範囲内か否かに基づいて半導体装置１００をスクリーニングしてよい。また判定部２０６は、半導体装置１００の外観から、半導体装置１００が破壊または損傷したか否かを判定してもよい。
図２は、ターンオフ時における、第１主端子１０１の端子電圧Ｖｃの時間波形の一例を示す図である。図２における横軸は時間であり、縦軸は端子電圧Ｖｃである。半導体装置１００のオン抵抗は回路要素２０８の抵抗に比べて非常に小さいので、半導体装置１００がオン状態の場合、第１主端子１０１の端子電圧Ｖｃは第２電源電圧Ｖ２とほぼ等しくなる。また、半導体装置１００がターンオフすると、端子電圧Ｖｃは第１電源電圧Ｖ１とほぼ等しくなる。ただし寄生誘導成分等の影響で、第２電源電圧Ｖ２からの立ち上がり部分１１１において、端子電圧Ｖｃは、第１電源電圧Ｖ１を超えて上昇してから第１電源電圧Ｖ１に収束する。端子電圧Ｖｃのピーク電圧をＶｐとする。立ち上がり部分１１１は、端子電圧Ｖｃが第２電源電圧Ｖ２より大きくなり始める点から、ピーク電圧Ｖｐとなる点までの波形である。
立ち上がり部分１１１は、立ち上がり部分１１１の範囲内で端子電圧Ｖｃの変化速度が最大となる最大変化点１１０を有する。変化速度とは、端子電圧Ｖｃを時間で微分した値（ｄＶ／ｄｔ）である。つまり、変化速度とは、立ち上がり部分１１１の傾きが最大となる点である。変化速度が最大となる点が不明瞭な場合には、端子電圧Ｖｃが、第１電源電圧Ｖ１と第２電源電圧Ｖ２との中間電圧（つまり、Ｖｃ＝（Ｖ１－Ｖ２）／２）となる点を、最大変化点１１０としてもよい。最大変化点１１０における端子電圧Ｖｃを電圧Ｖｍとする。
端子電圧Ｖｃの変化速度が大きいほど、半導体装置１００は破壊されやすくなる。従来、最大変化点１１０における端子電圧Ｖｃの変化速度を所定の値に調整して、半導体装置１００のターンオフ試験を行う場合があった。しかし、半導体装置１００の破壊は、半導体装置１００に印加される電圧、すなわち端子電圧Ｖｃがより高い領域で発生しやすい。このため、最大変化点１１０における端子電圧Ｖｃの変化速度を規定した状態で半導体装置１００を試験しても、最大変化点１１０よりも高い端子電圧Ｖｃで破壊される半導体装置１００を十分にスクリーニングできない場合がある。このため、本来は不良としてスクリーニングされるべき半導体装置１００が後工程に流れてしまい、後工程における不良率が上昇してしまう。
例えばチップ状態の半導体装置１００をスクリーニングした後に、半導体装置１００をモジュールに組み込む場合がある。この場合において、チップ状態の半導体装置１００を十分にスクリーニングできないと、モジュール状態の半導体装置１００を試験した場合の不良率が上昇してしまう。モジュール状態の半導体装置１００が不良になると、モジュール単位で廃棄しなければならず、製造コストに与える影響が大きい。
本例の条件設定部２０２は、最大変化点１１０の電圧Ｖｍよりも高い第１設定電圧Ｖｓ１における端子電圧Ｖｃの変化速度を、予め定められた基準値に設定する。基準値は、一例として８ｋＶ／秒以上であってよく、１０ｋＶ／秒以上であってもよい。第１設定電圧Ｖｓは、ピーク電圧Ｖｐ以下の電圧である。立ち上がり部分１１１において、端子電圧Ｖｃが第１設定電圧Ｖｓ１となる点を第１設定点１１２とする。条件設定部２０２は、第１設定点１１２における端子電圧Ｖｃの変化速度と、基準値との差異が所定値以下となるように、制御信号の波形またはゲート抵抗２１０の抵抗値を調整してよい。条件設定部２０２は、電圧計２１４が測定した端子電圧Ｖｃの時間波形に基づいて、制御信号の波形またはゲート抵抗２１０の抵抗値を調整してよい。また、条件設定部２０２は、設定した条件を、同種の複数の半導体装置１００に対する試験において共通に用いてよい。
本例によれば、電圧Ｖｍよりも高い第１設定電圧Ｖｓ１における端子電圧Ｖｃの変化速度を規定した状態で、半導体装置１００のターンオフ試験を行う。このため、破壊されやすい半導体装置１００をより精度よくスクリーニングできる。従って、後工程における不良率を低減でき、製造コストを低減できる。
第１設定電圧Ｖｓ１は、第１電源電圧Ｖ１の８０％以上の電圧であってよい。つまり、Ｖｓ１≧０．８×Ｖ１であってよい。第１設定電圧Ｖｓ１は、第１電源電圧Ｖ１の９０％以上の電圧であってよく、第１電源電圧Ｖ１以上の電圧であってもよい。第１設定電圧Ｖｓ１は、第１電源電圧Ｖ１と同一の電圧であってよく、第１電源電圧Ｖ１より大きい電圧であってもよい。第１設定電圧Ｖｓ１を高くすることで、半導体装置１００がより破壊されやすい端子電圧Ｖｃにおける変化速度を規定できる。このため、半導体装置１００を精度よくスクリーニングできる。
図３は、半導体装置１００の試験方法の一例を示すフローチャートである。図３に示す試験方法は、試験装置２００を用いて半導体装置１００を試験する。
図１および図２において説明したように、条件設定部２０２は、半導体装置１００のターンオフ時における、第１主端子１０１の端子電圧Ｖｃの変化速度を設定する（条件設定段階Ｓ３０１）。条件設定段階Ｓ３０１においては、最大変化点１１０の電圧Ｖｍよりも高い第１設定電圧Ｖｓ１における変化速度を、予め定められた値に設定する。また、動作制御部２０４は、条件設定段階Ｓ３０１で設定した条件で、半導体装置１００をターンオフさせる（動作制御段階Ｓ３０２）。また、判定部２０６は、半導体装置１００の動作結果に基づいて、半導体装置１００をスクリーニングする（判定段階Ｓ３０３）。
比較例として、チップ状態の半導体装置１００に対して、最大変化点１１０における端子電圧Ｖｃの変化速度を所定値に規定してスクリーニング試験を行った結果、チップ状態の半導体装置１００の不良率は２．６％であった。また、スクリーニングされた良品の半導体装置１００をモジュールに組み込んでから、更にスクリーニング試験を行った結果、モジュール状態の半導体装置１００の不良率は０．６％であった。
実施例として、チップ状態の半導体装置１００に対して、第１電源電圧Ｖ１よりも高い第１設定電圧Ｖｓ１における端子電圧Ｖｃの変化速度を所定値に規定してスクリーニング試験を行った結果、チップ状態の半導体装置１００の不良率は３．２％であった。また、スクリーニングされた良品の半導体装置１００をモジュールに組み込んでから、更にスクリーニング試験を行った結果、モジュール状態の半導体装置１００の不良率は０．０４％であった。
比較例においては、モジュール状態の半導体装置１００においても、０．６％の不良が発生している。つまり、チップ状態の半導体装置１００に対するスクリーニング試験において、０．６％の不良チップが後工程に流出している。これに対し実施例では、モジュール状態の半導体装置１００における不良率は０．０４％であり、チップ状態の半導体装置１００に対するスクリーニング試験を精度よく行えていることが確認できた。
図４は、条件設定部２０２の他の動作例を示す図である。本例の条件設定部２０２は、第１設定電圧Ｖｓ１とは異なる第２設定電圧Ｖｓ２における端子電圧Ｖｃの変化速度を、予め定められた値にさらに設定する。立ち上がり部分１１１において、端子電圧Ｖｃが第２設定電圧Ｖｓ２となる点を第２設定点１１４とする。つまり条件設定部２０２は、第１設定点１１２および第２設定点１１４の２か所において、端子電圧Ｖｃの変化速度を規定してよい。第１設定点１１２および第２設定点１１４における変化速度は、互いに異なる値に設定されてよい。
本例の第２設定電圧Ｖｓ２は、第１設定電圧Ｖｓ１よりも低い。第２設定電圧Ｖｓ２は、第１電源電圧Ｖ１より低くてよく、最大変化点１１０における電圧Ｖｍと同一であってよく、電圧Ｖｍより低くてもよい。これにより、立ち上がり部分１１１の形状を、より精度よく規定できる。
図５は、半導体モジュールの製造方法の一例を示すフローチャートである。半導体モジュールは、チップ状態の１つまたは複数の半導体装置１００を含む。まず、第１試験段階Ｓ５０１において、試験装置２００を用いてチップ状態の半導体装置１００を試験する。チップ状態とは、半導体装置１００が一つの半導体基板に形成されている状態であってよい。半導体装置１００は、半導体基板と、半導体基板の表面に固定された電極等の部材を有してよい。第１試験段階Ｓ５０１は、図１から図４において説明した試験と同様の試験を行う。
次に組込段階Ｓ５０２において、第１試験段階Ｓ５０１において良品として選別された半導体装置１００をモジュールに組み込むことで、半導体モジュールを形成する。組込段階Ｓ５０２においては、チップ状態の１つまたは複数の半導体装置１００を用いて所定の電気回路を形成してよい。組込段階Ｓ５０２は、樹脂等の絶縁部材で形成された筐体の内部に、当該電気回路を形成してよい。
次に第２試験段階Ｓ５０３において、半導体モジュールを試験する。第２試験段階Ｓ５０３においては、半導体モジュールに組み込んだそれぞれの半導体装置１００に対して、試験装置２００を用いて図１から図４において説明した試験と同様の試験を行ってよい。このような工程により、良品の半導体モジュールを製造できる。
本例の試験装置２００は、半導体装置１００がチップ状態の場合と、モジュール状態の場合の２つの状態のそれぞれにおいて、半導体装置１００を試験する。条件設定部２０２は、モジュール状態の半導体装置１００を試験する場合の第１設定電圧Ｖｓ１における端子電圧Ｖｃの変化速度よりも、チップ状態の半導体装置１００を試験する場合の第１設定電圧Ｖｓ１における端子電圧Ｖｃの変化速度を大きくしてよい。つまり、チップ状態の半導体装置１００を試験する場合の、第１設定点１１２における端子電圧Ｖｃの波形の傾きを、モジュール状態の半導体装置１００を試験する場合の、第１設定点１１２における端子電圧Ｖｃの波形の傾きよりも急峻にしてよい。
これにより、チップ状態の半導体装置１００に対する試験を、モジュール状態の半導体装置１００に対する試験よりも、半導体装置１００に不良が発生しやすい条件で実行できる。このため、第１試験段階Ｓ５０１よりも後工程に、不良の半導体装置１００が流れることを抑制できる。また、チップ状態の半導体装置１００を試験する場合の第１設定電圧Ｖｓ１を、モジュール状態の半導体装置１００を試験する場合の第１設定電圧Ｖｓ１よりも高く設定してもよい。これによっても、チップ状態の半導体装置１００に対する試験を、モジュール状態の半導体装置１００に対する試験よりも、半導体装置１００に不良が発生しやすい条件で実行できる。
また、条件設定部２０２は、第２試験段階Ｓ５０３におけるスクリーニング結果（つまり、モジュール状態の半導体装置１００における不良率）に応じて、同種の半導体装置１００に対する第１試験段階Ｓ５０１の第１設定電圧Ｖｓ１における端子電圧Ｖｃの変化速度を調整してもよい。同種の半導体装置１００とは、構造が同一の半導体装置、または、同一のウエハから切り出された半導体装置等である。これにより、第２試験段階Ｓ５０３における試験結果を第１試験段階Ｓ５０１にフィードバックして、第１試験段階Ｓ５０１における試験条件を調整できる。
一例として条件設定部２０２は、第２試験段階Ｓ５０３において、モジュール状態の半導体装置１００における不良率が増大した場合に、第１試験段階Ｓ５０１の第１設定電圧Ｖｓ１における端子電圧Ｖｃの変化速度を増大させてよい。条件設定部２０２は、第２試験段階Ｓ５０３における不良率が所定の閾値を超えた場合に、第１試験段階Ｓ５０１の第１設定電圧Ｖｓ１における端子電圧Ｖｃの変化速度を増大させてよい。これにより、第２試験段階Ｓ５０３における不良率が小さくなるように、第１試験段階Ｓ５０１における試験条件を調整できる。
条件設定部２０２は、第２試験段階Ｓ５０３における不良率に応じて、同種の半導体装置１００に対する第１試験段階Ｓ５０１の第１設定電圧Ｖｓ１を調整してもよい。一例として条件設定部２０２は、第２試験段階Ｓ５０３において、モジュール状態の半導体装置１００における不良率が増大した場合に、第１試験段階Ｓ５０１の第１設定電圧Ｖｓ１を高くしてよい。
図６は、半導体モジュール３００に含まれる電気回路の一例を示す回路図である。図６においては、電気回路が収容される筐体を省略している。また、半導体モジュール３００に含まれる電気回路は本例に限定されない。
本例の半導体モジュール３００は、車両のモーターを駆動する車載用ユニットの一部であってよい。半導体モジュール３００は、出力端子Ｕ、ＶおよびＷを有する三相交流インバータ回路として機能してよい。
半導体装置１００‐１、１００‐２および１００‐３は半導体モジュール３００における下アームを、複数の半導体装置１００‐４、１００‐５および１００‐６は半導体モジュール３００における上アームを構成してよい。一組の半導体装置１００‐１、１００－４はレグを構成してよい。一組の半導体装置１００‐２、１００－５、一組の半導体装置１００‐３、１００－６も同様にレグを構成してよい。半導体装置１００‐１においては、エミッタが入力端子Ｎ１に、コレクタが出力端子Ｕに、それぞれ電気的に接続してよい。半導体装置１００‐４においては、エミッタ電極が出力端子Ｕに、コレクタ電極が入力端子Ｐ１に、それぞれ電気的に接続してよい。同様に、半導体装置１００‐２、１００－３においては、エミッタ電極がそれぞれ入力端子Ｎ２、Ｎ３に、コレクタ電極がそれぞれ出力端子Ｖ、Ｗに、電気的に接続してよい。さらに、半導体装置１００‐５、１００‐６においては、エミッタ電極がそれぞれ出力端子Ｖ、Ｗに、コレクタ電極がそれぞれ入力端子Ｐ２、Ｐ３に、電気的に接続してよい。
各半導体装置１００‐１から１００‐６は、半導体装置１００の制御端子に入力される信号により交互にスイッチングされてよい。入力端子Ｐ１、Ｐ２およびＰ３は外部電源の正極に、入力端子Ｎ１、Ｎ２およびＮ３は負極に、出力端子Ｕ、Ｖ，およびＷは負荷にそれぞれ接続してよい。入力端子Ｐ１、Ｐ２およびＰ３は互いに電気的に接続されてよく、また、他の入力端子Ｎ１、Ｎ２およびＮ３も互いに電気的に接続されてよい。
半導体モジュール３００において、複数の半導体装置１００‐１から１００‐６は、それぞれＲＣ‐ＩＧＢＴ（逆導通ＩＧＢＴ）半導体チップであってよい。複数の半導体装置１００‐１から１００‐６は、それぞれＭＯＳＦＥＴやＩＧＢＴなどのトランジスタとダイオードとの組み合わせを含んでよい。
図７は、半導体装置１００の一部の領域の断面の一例を示す図である。本例の半導体装置１００は、ＩＧＢＴ７０と、ＦＷＤ８０とを含むＲＣ－ＩＧＢＴ半導体チップである。ＩＧＢＴ７０は、トランジスタ１０４（図１参照）の一例であり、ＦＷＤ８０は、ダイオード１０５（図１参照）の一例である。半導体装置１００は、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。半導体基板１０は、シリコン、炭化ケイ素または窒化ガリウム等の半導体材料で形成された基板である。ＩＧＢＴ７０と、ＦＷＤ８０は、半導体基板１０において隣り合って設けられてよい。
層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、コンタクトホール５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、第２主端子１０２（図１参照）と電気的に接続する。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、第１主端子１０１（図１参照）と電気的に接続する。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。
半導体基板１０は、Ｎ型のドリフト領域１８を有する。ドリフト領域１８は、ＩＧＢＴおよびＦＷＤ８０のそれぞれに設けられている。
ＩＧＢＴ７０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。ＩＧＢＴ７０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。
ＦＷＤ８０には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。ＦＷＤ８０において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
ＩＧＢＴ７０およびＦＷＤ８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
ＩＧＢＴ７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。ＦＷＤ８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。エミッタ領域１２および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、ドリフト領域１８に到達している。
ＩＧＢＴ７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ＦＷＤ８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、制御端子１０３（図１参照）に電気的に接続されている。ゲート導電部４４に所定のオン電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。これにより、ＩＧＢＴ７０は、コレクタ電極２４とエミッタ電極５２との間で電流が流れるオン状態になる。また、ゲート導電部４４に所定のオフ電圧が印加されると、ＩＧＢＴ７０がターンオフする。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続する。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ポリシリコン等の導電材料で形成される。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、３０・・・ダミートレンチ部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、７０・・・ＩＧＢＴ、８０・・・ＦＷＤ、８２・・・カソード領域、１００・・・半導体装置、１０１・・・第１主端子、１０２・・・第２主端子、１０３・・・制御端子、１０４・・・トランジスタ、１０５・・・ダイオード、１１０・・・最大変化点、１１１・・・立ち上がり部分、１１２・・・第１設定点、１１４・・・第２設定点、２００・・・試験装置、２０２・・・条件設定部、２０４・・・動作制御部、２０６・・・判定部、２０８・・・回路要素、２１０・・・ゲート抵抗、２１２・・・電流計、２１４・・・電圧計、３００・・・半導体モジュール

Claims (11)

  1. 第１電源電圧が印加される第１主端子と、前記第１電源電圧よりも低い第２電源電圧が印加される第２主端子とを有する半導体装置を試験する試験装置であって、
    前記半導体装置のターンオフ時における、前記第１主端子の端子電圧の変化速度を設定する条件設定部と、
    前記条件設定部が設定した条件で、前記半導体装置をターンオフさせる動作制御部と、
    前記半導体装置の動作結果に基づいて、前記半導体装置をスクリーニングする判定部と
    を備え、
    前記半導体装置のターンオフ時における前記端子電圧の時間波形は、変化速度が最大となる最大変化点を有し、
    前記条件設定部は、前記最大変化点の電圧よりも高い第１設定電圧における前記変化速度を、予め定められた値に設定する
    試験装置。
  2. 前記第１設定電圧は、前記第１電源電圧の８０％以上の電圧である
    請求項１に記載の試験装置。
  3. 前記第１設定電圧は、前記第１電源電圧以上の電圧である
    請求項２に記載の試験装置。
  4. 前記第１設定電圧は、前記第１電源電圧と同一の電圧である
    請求項３に記載の試験装置。
  5. 前記試験装置は、前記半導体装置がチップ状態の場合と、モジュール状態の場合の２つの状態のそれぞれにおいて、前記半導体装置を試験し、
    前記条件設定部は、前記モジュール状態の前記半導体装置を試験する場合の前記第１設定電圧における前記変化速度よりも、前記チップ状態の前記半導体装置を試験する場合の前記第１設定電圧における前記変化速度を大きくする
    請求項１から４のいずれか一項に記載の試験装置。
  6. 前記条件設定部は、前記モジュール状態の前記半導体装置に対するスクリーニング結果に応じて、前記チップ状態の前記半導体装置に対する前記第１設定電圧における前記変化速度を調整する
    請求項５に記載の試験装置。
  7. 前記条件設定部は、前記モジュール状態の前記半導体装置における不良率が増大した場合に、前記チップ状態の前記半導体装置に対する前記第１設定電圧における前記変化速度を増大させる
    請求項６に記載の試験装置。
  8. 前記条件設定部は、前記第１設定電圧とは異なる第２設定電圧における前記変化速度を、予め定められた値にさらに設定する
    請求項１から７のいずれか一項に記載の試験装置。
  9. 前記第２設定電圧は前記第１設定電圧よりも低い
    請求項８に記載の試験装置。
  10. 第１電源電圧が印加される第１主端子と、前記第１電源電圧よりも低い第２電源電圧が印加される第２主端子とを有する半導体装置を試験する試験方法であって、
    前記半導体装置のターンオフ時における、前記第１主端子の端子電圧の変化速度を設定する条件設定段階と、
    前記条件設定段階で設定した条件で、前記半導体装置をターンオフさせる動作制御段階と、
    前記半導体装置の動作結果に基づいて、前記半導体装置をスクリーニングする判定段階と
    を備え、
    前記半導体装置のターンオフ時における前記端子電圧の時間波形は、変化速度が最大となる最大変化点を有し、
    前記条件設定段階において、前記最大変化点の電圧よりも高い第１設定電圧における前記変化速度を、予め定められた値に設定する
    試験方法。
  11. 第１電源電圧が印加される第１主端子と、前記第１電源電圧よりも低い第２電源電圧が印加される第２主端子を有する半導体装置を含む半導体モジュールの製造方法であって、
    チップ状態の前記半導体装置を試験する試験段階と、
    前記試験段階において選別された前記半導体装置をモジュールに組み込むことで、前記半導体モジュールを形成する組込段階と
    を備え、
    前記試験段階は、
    前記半導体装置のターンオフ時における、前記第１主端子の端子電圧の変化速度を設定する条件設定段階と、
    前記条件設定段階で設定した条件で、前記半導体装置をターンオフさせる動作制御段階と、
    前記半導体装置の動作結果に基づいて、前記半導体装置をスクリーニングする判定段階と
    を有し、
    前記半導体装置のターンオフ時における前記端子電圧の時間波形は、変化速度が最大となる最大変化点を有し、
    前記条件設定段階において、前記最大変化点の電圧よりも高い第１設定電圧における前記変化速度を、予め定められた値に設定する
    製造方法。
JP2020143019A 2020-08-26 2020-08-26 試験装置、試験方法および製造方法 Pending JP2022038486A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020143019A JP2022038486A (ja) 2020-08-26 2020-08-26 試験装置、試験方法および製造方法
US17/356,574 US11500009B2 (en) 2020-08-26 2021-06-24 Testing apparatus, testing method, and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020143019A JP2022038486A (ja) 2020-08-26 2020-08-26 試験装置、試験方法および製造方法

Publications (1)

Publication Number Publication Date
JP2022038486A true JP2022038486A (ja) 2022-03-10

Family

ID=80358403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020143019A Pending JP2022038486A (ja) 2020-08-26 2020-08-26 試験装置、試験方法および製造方法

Country Status (2)

Country Link
US (1) US11500009B2 (ja)
JP (1) JP2022038486A (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3353388B2 (ja) * 1993-06-23 2002-12-03 株式会社デンソー 電力用半導体装置
US9291678B2 (en) * 2012-05-31 2016-03-22 Deere & Company Method and controller for an electric motor with switch testing
US9720030B2 (en) * 2015-06-08 2017-08-01 Nxp Usa, Inc. Systems and methods for testing a clamp function for insulated gate bipolar transistors
CN109073705B (zh) 2016-11-16 2021-03-23 富士电机株式会社 半导体测试电路、半导体测试装置和半导体测试方法
JP6795388B2 (ja) * 2016-12-15 2020-12-02 エイブリック株式会社 電圧異常検出回路及び半導体装置
JP7146688B2 (ja) * 2019-04-23 2022-10-04 ルネサスエレクトロニクス株式会社 駆動装置、及び、電力供給システム

Also Published As

Publication number Publication date
US11500009B2 (en) 2022-11-15
US20220065917A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US10192978B2 (en) Semiconductor apparatus
US10002807B2 (en) Semiconductor device
CN102655367A (zh) 功率模块
JP6893169B2 (ja) パワーモジュールおよび電力変換装置
KR101246239B1 (ko) 반도체장치의 제조방법
JP2013251466A (ja) 半導体装置、半導体装置の制御方法および半導体装置の評価方法
JP4593126B2 (ja) 半導体装置
Yao et al. Investigations of UIS failure mechanism in 1.2 kV trench SiC MOSFETs using electro-thermal-mechanical stress analysis
US11262399B2 (en) Method of determining whether a silicon-carbide semiconductor device is a conforming product
Basler Ruggedness of high-voltage IGBTs and protection solutions
Yao et al. Impact of negative gate bias and inductive load on the single-pulse avalanche capability of 1200-V SiC trench MOSFETs
US20230163760A1 (en) Semiconductor device
JP7013684B2 (ja) 炭化珪素半導体装置の選別方法
US11145558B2 (en) Manufacturing method of semiconductor module
US11043943B2 (en) Switching of paralleled reverse conducting IGBT and wide bandgap switch
JP2022038486A (ja) 試験装置、試験方法および製造方法
KR101465042B1 (ko) 반도체장치 및 그 시험방법
US20210320195A1 (en) Semiconductor device
Kashiwa et al. Investigation of the Short-circuit Failure Mechanisms in 1.2-kV SiC Trench MOSFETs with Thin N+ Substrates Using Electro-thermal-mechanical Analysis
Gutsmann et al. Repetitive short circuit behaviour of trench-/field-stop IGBTs
CN115116873A (zh) 半导体装置的制造方法及半导体装置的测试方法
JP2018205250A (ja) 炭化珪素半導体装置の選別方法
EP3012977A1 (en) Method for switching a semiconductor module, semiconductor module and half-bridge
JP7320910B2 (ja) 半導体装置およびその制御方法
Chen et al. Research on Low Frequency Power Loss of IGBT

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240521