JP2022022074A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022022074A
JP2022022074A JP2021028206A JP2021028206A JP2022022074A JP 2022022074 A JP2022022074 A JP 2022022074A JP 2021028206 A JP2021028206 A JP 2021028206A JP 2021028206 A JP2021028206 A JP 2021028206A JP 2022022074 A JP2022022074 A JP 2022022074A
Authority
JP
Japan
Prior art keywords
region
conductive portion
conductive
partial region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021028206A
Other languages
English (en)
Other versions
JP7470071B2 (ja
Inventor
智明 井口
Tomoaki Iguchi
比呂 雁木
Hiro Kariki
勇介 小林
Yusuke Kobayashi
良介 飯島
Ryosuke Iijima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to US17/188,974 priority Critical patent/US11646368B2/en
Publication of JP2022022074A publication Critical patent/JP2022022074A/ja
Application granted granted Critical
Publication of JP7470071B2 publication Critical patent/JP7470071B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects

Abstract

【課題】特性を向上できる半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、第１面を含む支持体と、第１導電部と、第２導電部と、第３導電部と、第１導電形の第１半導体領域と、第１絶縁部と、を含む。第１導電部から第２導電部への第１方向は、第１面に沿う。第１半導体領域は、第１部分領域、第２部分領域及び第３部分領域を含む。第１部分領域から第２部分領域への第２方向は、第１面に沿い第１方向と交差する。第３部分領域は第１方向において第１部分領域と第２導電部と、の間にある。第３部分領域は第２導電部と対向する対向面を含む。第３部分領域と第２導電部はショットキー接触する。第３導電部であって、対向面から第３導電部への方向は、第２方向に沿う。第１絶縁部は、第１絶縁領域を含む。第１絶縁領域の少なくとも一部は、対向面と第３導電部と、の間にある。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
半導体装置において、特性の向上が望まれる。
特開２０１５－００８１８４号公報
本発明の実施形態は、特性を向上できる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１面を含む支持体と、第１導電部と、第２導電部と、第３導電部と、第１導電形の第１半導体領域と、第１絶縁部と、を含む。前記第１導電部から前記第２導電部への第１方向は、前記第１面に沿う。前記第１半導体領域は、第１部分領域、第２部分領域及び第３部分領域を含む。前記第１部分領域から前記第２部分領域への第２方向は、前記第１面に沿い前記第１方向と交差する。前記第３部分領域は前記第１方向において前記第１部分領域と前記第２導電部と、の間にある。前記第３部分領域は前記第２導電部と対向する対向面を含む。前記第３部分領域と前記第２導電部はショットキー接触する。第３導電部であって、前記対向面から前記第３導電部への方向は、前記第２方向に沿う。前記第１絶縁部は、第１絶縁領域を含む。前記第１絶縁領域の少なくとも一部は、前記対向面と前記第３導電部と、の間にある。
図１は、第１実施形態に係る半導体装置を例示する模式図である。 図２は、第１実施形態に係る半導体装置を例示する模式図である。 図３は、第１実施形態に係る半導体装置を例示する模式図である。 図４は、第１実施形態に係る半導体装置の一部を例示する模式的断面図である。 図５は、第１実施形態に係る半導体装置の一部を例示する模式図である。 図６は、第１実施形態に係る半導体装置の製造方法を例示する模式的斜視図である。 図７（ａ）～図７（ｄ）は、第１実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図８は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図９（ａ）及び図９（ｂ）は、第１実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図１０は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１１（ａ）～図１１（ｄ）は、第１実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図１２（ａ）～図１２（ｅ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１３は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１４は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１５は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１６は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１７は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１８は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１９は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図２０は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図２１は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図２２は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図２３は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図２４は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図２５は、第３実施形態に係る半導体装置を例示する模式的斜視図である。 図２６は、第３実施形態に係る半導体装置を例示する模式的斜視図である。 図２７は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図２８は、実施形態に係る半導体装置を例示する模式的断面図である。 図２９は、実施形態に係る半導体装置を例示する模式的断面図である。 図３０は、実施形態に係る半導体装置を例示する模式的斜視図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１～図３は、第１実施形態に係る半導体装置を例示する模式図である。
図１は、斜視図である。図２は、半導体装置に含まれる一部の要素を除去した状態の斜視図である。図３は、断面図である。
図１～図３に示すように、実施形態に係る半導体装置１１０は、支持体５０Ｓ、第１導電部５１、第２導電部５２、第３導電部５３、第１半導体領域１１及び第１絶縁部４１を含む。
支持体５０Ｓは、例えば、基板でも良い。図１に示すように、この例では、支持体５０Ｓは、基板部５０ｕと、絶縁層５０ｘと、を含む。基板部５０ｕは、例えばシリコン基板である。基板部５０ｕの上に、絶縁層５０ｘが設けられる。絶縁層５０ｘは、例えば、酸化シリコン層（例えば熱酸化膜）である。
支持体５０Ｓは、第１面５０Ｆを含む。第１面５０Ｆは、例えば上面である。この例では、第１面５０Ｆは、絶縁層５０ｘの上面に対応する。
第１面５０Ｆに対して平行な１つの方向をＸ軸方向とする。第１面５０Ｆに対して平行で、Ｘ軸方向に対して垂直な方向をＹ軸方向とする。Ｘ軸方向及びＹ軸方向に対して垂直な方向をＺ軸方向とする。第１面５０Ｆは、Ｚ軸方向に対して垂直である。
第１面５０Ｆの上に、第１導電部５１、第２導電部５２、第３導電部５３、第１半導体領域１１及び第１絶縁部４１などが設けられる。後述するように、半導体装置１１０は、第４導電部５４、第５導電部５５、及び、第２絶縁部４２を含んでも良い。
第１導電部５１から第２導電部５２への方向（例えば第１方向）は、第１面５０Ｆに沿う。第１方向は、例えば、Ｙ軸方向である。
第１半導体領域１１は、第１導電形である。第１導電形はｎ形及びｐ形の一方である。以下では、第１導電形をｎ形とする。
図１及び図３に示すように、第１半導体領域１１は、第１部分領域１１ａ、第２部分領域１１ｂ及び第３部分領域１１ｃを含む。第１部分領域１１ａから第２部分領域１１ｂへの第２方向は、第１面５０Ｆに沿い、第１方向と交差する。第２方向は、例えば、Ｘ軸方向である。
図３に示すように、第３部分領域１１ｃは、第１方向（Ｙ軸方向）において、第１部分領域１１ａと第２導電部５２と、の間にある。第３部分領域１１ｃは、第２導電部５２と対向する対向面Ｆ１を含む。第３部分領域１１ｃと第２導電部５２はショットキー接触する。
図３に示すように、この例では、対向面Ｆ１から第３導電部５３への方向は、第２方向（例えばＸ軸方向）に沿う。
第１絶縁部４１は、第１絶縁領域４１ａを含む。例えば、第１絶縁領域４１ａの少なくとも一部は、第２導電部５２の少なくとも一部と、第３導電部５３と、の間にある。第１絶縁領域４１ａの少なくとも一部は、対向面Ｆ１と第３導電部５３と、の間にある。例えば、第１絶縁部４１（例えば第１絶縁領域４１ａ）は、第２導電部５２と第３導電部５３とを電気的に絶縁する。例えば、第１絶縁部４１（例えば第１絶縁領域４１ａ）は、第３部分領域１１ｃと第３導電部５３とを電気的に絶縁する。
例えば、第３部分領域１１ｃの一部から第３導電部５３への方向は、第２方向（例えばＸ軸方向）に沿っても良い。第２導電部５２の少なくとも一部から第３導電部５３への方向は、第２方向に沿っても良い。
図１及び図３に示すように、Ｙ軸方向において、第１導電部５１と第５導電部５５との間に、第２導電部５２、第１半導体領域１１及び第１絶縁部４１が設けられる。第５導電部５５は、第２導電部５２と電気的に接続される。
例えば、第３導電部５３の電位を制御することで、第１導電部５１と第２導電部５２との間に流れる電流が制御される。第１導電部５１は、例えばドレイン電極ＤＥとして機能する。第２導電部５２及び第５導電部５５は、ソース電極ＳＥとして機能する。第３導電部５３は、例えばゲート電極ＧＥとして機能する。第１絶縁領域４１ａは、例えば、ゲート絶縁膜として機能する。半導体装置１１０は、例えば、トランジスタである。
半導体装置１１０において、第３部分領域１１ｃと第２導電部５２との界面にショットキー障壁が形成される。第３導電部５３の電位により、ショットキー障壁の厚さ（例えばＹ軸方向における距離）が制御できる。ショットキー障壁が厚いときには電流が実質的に流れない。これにより、オフ状態が得られる。第３導電部５３の電位を制御することで、ショットキー障壁が薄くなり、例えば、トンネル電流が流れる。トンネル電流が流れることで、オン状態が得られる。実施形態によれば、特性を向上できる半導体装置が提供できる。
例えば、ｐｎｐ構造を有する参考例のトランジスタがある。この場合、ソース電極のコンタクト部に生じるボディダイオードは、ｐｎ接合を含む。このため、リカバリに長い時間を要する。
これに対して、実施形態においては、第３部分領域１１ｃと第２導電部５２とを含む領域（ショットキー接触を含む領域）が、ボディダイオードとなる。実施形態においては、ボディダイオードがショットキーダイオードであるため、リカバリを高速化できる。
ｐｎｐ構造を用いる参考例においては、第１ｎ領域、ｐ領域及び第２ｎ領域を含む領域と、ゲート電極と、が対向する。このため、ゲート長が長い。
これに対して、実施形態においては、第３導電部５３は、第３部分領域１１ｃと第２導電部５２との界面（例えば対向面Ｆ１）に対向すれば良い。このため、ゲート長が短い。これにより、ゲート総電荷量（Ｑｇ）が小さい。ゲート容量が小さい。これにより、高速のスイッチングが得られる。損失が小さい。例えば、ゲート容量（Ｃｇ）、及び、ゲート・ドレイン間容量（Ｃｇｄ）が小さくなる。これにより、ゲート総電荷量（Ｑｇ）、及び、ゲート・ドレイン間電荷量（Ｑｇｄ）が低減する。これにより、ゲートドライバの損失を低減できる。例えば、スイッチングを高速化できる。例えば、ターンオン損失、及び、ターンオフ損失を抑制できる。
図２においては、第５導電部５５及び第２絶縁部４２が除去された状態が描かれている。図２に示すように、この例では、第２導電部５２（ソース電極ＳＥの一部）、及び、第３導電部５３（ゲート電極ＧＥ）は、Ｚ軸方向に沿って延びる。
実施形態においては、支持体５０Ｓ（例えば基板）の第１面５０Ｆの上に、第１面５０Ｆに対して垂直なＺ軸方向に沿って、ゲート電極ＧＥが延びる。このような構成により、支持体５０Ｓ（例えば基板）の上に高い密度でトランジスタを設けることができる。単位面積当たりのチャネル面積を大きくできる。これにより、例えば、オン抵抗を低減できる。大きな電流をスイッチングできる。
図３に示すように、第３導電部５３は、対向面Ｆ１に加えて、第３部分領域１１ｃの一部及び第２導電部５２の一部と対向しても良い。例えば、第３導電部５３の厚さ（第１方向すなわちＹ軸方向に沿う長さ）は薄くても良い。第３導電部５３の厚さは、例えば、１００ｎｍ以下でも良い。
ｐｎｐ構造を用いる参考例においては、合わせずれを考慮するため、ソースコンタクト部分の幅（Ｘ軸方向の長さ）を縮小することが困難である。このため、複数のソースコンタクトのピッチを縮小することが困難である。
これに対して、実施形態においては、トレンチコンタクトは不要である。第２導電部５２が第３部分領域１１ｃと接する構造が設けられるだけで良い。実施形態においては、複数のソースコンタクトのピッチを縮小することが容易になる。例えば、小型で低抵抗の半導体装置を提供できる。
ｐｎｐ構造を用いる参考例においては、寄生バイポーラ構造がある。例えば、ドレイン側から注入されるホール電流が過度に大きくなると、アバランシェ破壊が生じ易い。
これに対して、実施形態においては、寄生バイポーラ構造が無い。このため、例えば、高いアバランシェ耐圧が得られる。
このように、実施形態によれば、特性を向上できる半導体装置が提供できる。
実施形態においては、支持体５０Ｓの第１面５０Ｆの上に、第１導電部５１、第２導電部５２、第３導電部５３、第１半導体領域１１及び第１絶縁部４１などが設けられる。図２に示すように、第１導電部５１及び第２導電部５２は、第１面５０Ｆに対して垂直な第３方向（Ｚ軸方向）に沿って延びる。このような構成により、支持体５０Ｓ（例えば基板）の第１面５０Ｆにおいて、素子部の密度を高めることができる。これにより、例えば、単位面積当たりのオン抵抗を低くできる。特性を向上できる半導体装置が提供できる。
図３に示すように、第１半導体領域１１は、第４部分領域１１ｄ及び第５部分領域１１ｅを含んでも良い。第２方向（Ｘ軸方向）において、第２部分領域１１ｂは、第１部分領域１１ａと第４部分領域１１ｄとの間にある。
第５部分領域１１ｅは、第１導電部５１と第１部分領域１１ａとの間に設けられる。この例では、第５部分領域１１ｅは、第１導電部５１と第２部分領域１１ｂとの間、及び、第１導電部５１と第４部分領域１１ｄとの間にも設けられる。第５部分領域１１ｅにおける第１導電形の不純物濃度は、第１部分領域１１ａにおける第１導電形の不純物濃度よりも高い。第５部分領域１１ｅは、例えば、ｎ＋領域である。第１～第４部分領域１１ａ～１１ｄは、例えば、ｎ領域である。第５部分領域１１ｅが設けられることで、第１半導体領域１１と第１導電部５１との間において、良好な電気的な接続が得られる。
図３に示すように、半導体装置１１０は、第４導電部５４を含んでも良い。第４部分領域１１ｄから第４導電部５４への方向は、第１方向（Ｙ軸方向）に沿う。第３部分領域１１ｃの少なくとも一部から第４導電部５４への方向は、第２方向（例えばＸ軸方向）に沿う。第１絶縁部４１は、第２絶縁領域４１ｂを含む。第２絶縁領域４１ｂは、第２方向（例えばＸ軸方向）において、第３部分領域１１ｃの少なくとも一部と、第４導電部５４と、の間にある。例えば、第２絶縁領域４１ｂは、第３部分領域１１ｃと第４導電部５４とを電気的に絶縁する。
例えば、第４導電部５４は、第２導電部５２と電気的に接続される。または、第４導電部５４は、第２導電部５２と電気的に接続されることが可能でも良い。この例では、配線５４Ｌにより、第４導電部５４は、第５導電部５５を介して第２導電部５２と電気的に接続される。配線５４Ｌに端子が設けられ、半導体装置１１０の外部で、端子と第２導電部５２とが電気的に接続されても良い。
第４導電部５４の電位は、第２導電部５２の電位（例えばソース電位）に設定される。第４導電部５４を設けることで、第１半導体領域１１における電界が制御できる。例えば、局所的な電界の集中が抑制できる。例えば、高い信頼性が得やすくなる。第４導電部５４は、例えば、フィールドプレートとして機能する。
図３に示すように、第１方向（Ｙ軸方向）において、第３部分領域１１ｃと第５導電部５５の少なくとも一部との間に第２導電部５２がある。第５導電部５５は、第２導電部５２及び第４導電部５４と電気的に接続される。
図３に示すように、半導体装置１１０は、第２絶縁部４２を含んでも良い。第３導電部５３は、第１方向（Ｙ軸方向）において、第２部分領域１１ｂと第５導電部５５との間にある。第２絶縁部４２の少なくとも一部は、第１方向（Ｙ軸方向）において、第３導電部５３と、第５導電部５５の少なくとも一部と、の間にある。この例では、第３導電部５３は、第１方向において、第２絶縁領域４１ｂと、第２絶縁部４２の少なくとも一部と、の間にある。
実施形態において、第１半導体領域１１は、例えば、シリコン（Ｓｉ）、窒化物半導体（例えばＧａＮなど）、炭化珪素（ＳｉＣ）、及び、酸化物半導体（例えばＧａＯ）よりなる群から選択された少なくとも１つを含んで良い。第１半導体領域１１がシリコンを含む場合、第１導電形の不純物は、例えば、リン、ヒ素及びアンチモンよりなる群から選択された少なくとも１つを含む。
１つの例において、第１半導体領域１１の第３部分領域１１ｃがシリコンを含む場合、第２導電部５２は、Ｔｉ、Ｗ、Ｍｏ、Ｔａ、Ｚｒ、Ａｌ、Ｓｎ、Ｖ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ｐｄ、Ｒｈ、Ｒｕ、Ｎｂ、Ｓｒ及びＨｆよりなる群から選択された少なくとも１つを含む。
第３導電部５３及び第４導電部５４は、例えば、ポリシリコン及び金属の少なくともいずれかを含んで良い。第５導電部５５は、例えば、Ａｌ、Ｃｕ、Ｍｏ、Ｗ、Ｔａ、Ｃｏ、Ｒｕ、Ｔｉ及びＰｔよりなる群から選択された少なくとも１つを含む。第１導電部５１は、例えば、Ａｌ、Ｃｕ、Ｍｏ、Ｗ、Ｔａ、Ｃｏ、Ｒｕ、Ｔｉ及びＰｔなどを含む。
図４は、第１実施形態に係る半導体装置の一部を例示する模式的断面図である。
図４は、第２導電部５２を含む領域の拡大図である。
図４に示すように、第３部分領域１１ｃは、第１領域ｒ１及び第２領域ｒ２を含んでも良い。第１領域ｒ１は、第１方向（Ｙ軸方向）において、第２領域ｒ２と第２導電部５２との間にある。第１領域ｒ１における第１導電形の不純物の濃度は、第２領域ｒ２における第１導電形の不純物の濃度よりも高い。第１領域ｒ１は、例えばｎ＋領域である。第２領域ｒ２は、例えば、ｎ領域である。第１領域ｒ１は、薄い。１つの例において、第１領域ｒ１の第１方向に沿う厚さは、１ｎｍ以上２０ｎｍ以下である。
第１領域ｒ１を設けることで、例えば、オン時のショットキー障壁の厚さ（Ｙ軸方向に沿う長さ）を薄くできる。これにより、オン電流を大きくできる。
図４に示すように、第２導電部５２は、第１導電領域ｃ１及び第２導電領域ｃ２を含んでも良い。第１導電領域ｃ１は、第１方向（Ｙ軸方向）において、第３部分領域１１ｃと第２導電領域ｃ２との間にある。
例えば、第２導電領域ｃ２は、第１元素を含む。第３部分領域１１ｃは、第２元素を含む。第１導電領域ｃ１は、第１元素と第２元素とを含む化合物を含む。例えば、第２導電領域ｃ２は、第１金属元素を含む。第３部分領域１１ｃは、シリコンを含む。第１導電領域ｃ１は、第１金属元素を含むシリサイドを含む。第１金属元素は、例えばＴｉ、Ｗ、Ｍｏ、Ｔａ、Ｚｒ、Ａｌ、Ｓｎ、Ｖ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ｐｄ、Ｒｈ、Ｒｕ、Ｎｂ、Ｓｒ及びＨｆよりなる群から選択された少なくとも１つである。
上記のような第１導電領域ｃ１及び第２導電領域ｃ２を設けることで、第１導電形の不純物を高濃度で含む第１領域ｒ１が形成し易い。
１つの例において、第３部分領域１１ｃとなるシリコン層に接して、第２導電部５２となる金属層が形成される。金属層は、第１導電形の不純物を含む。例えば、熱処理などにより、金属層のシリコン層の側の部分にシリサイド領域が形成される。このとき、シリサイド領域が形成される前のシリコン層に含まれる不純物は、シリサイド領域から下方（第１導電部５１への向き）に移動する。これにより、第３部分領域１１ｃの、シリサイド領域に対向する部分に、不純物を高濃度で含む領域（例えば第１領域ｒ１）が形成される。
１つの例において、第３部分領域１１ｃとなるシリコン層に接して、第２導電部５２となる金属層が形成され、金属層を介して、シリコン層の一部に第１導電形の不純物が導入されても良い。シリコン層の、金属層に対向する部分に、不純物を高濃度で含む領域（例えば第１領域ｒ１）が形成される。例えば、第２導電領域ｃ２の少なくとも一部における第１導電形の不純物の濃度は、第１導電領域ｃ１の少なくとも一部における不純物の濃度よりも高くても良い。
図５は、第１実施形態に係る半導体装置の一部を例示する模式図である。
図５は、第３部分領域１１ｃを含む領域における不純物のプロファイルを例示している。図５の横軸は、Ｙ軸方向における位置ｐＹである。縦軸は、第１導電形の不純物の濃度Ｃｎ１である。
図５に示すように、第１領域ｒ１における不純物の濃度Ｃｎ１は、第２領域ｒ２における不純物の濃度Ｃｎ１よりも高い。
以下、実施形態に係る半導体装置１１０の製造方法の例について説明する。
図６は、第１実施形態に係る半導体装置の製造方法を例示する模式的斜視図である。
図７（ａ）～図７（ｄ）は、第１実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図６に示すように、支持体５０Ｓ及び半導体層１１ｕを準備する。半導体層１１ｕは、支持体５０Ｓの第１面５０Ｆの上に設けられる。半導体層１１ｕは、第１半導体領域１１となる。
図７（ａ）に示すように、フォトリソグラフィとＲＩＥ（Reactive Ion Etching）とにより、半導体層１１ｕの一部を除去して、トレンチ４０Ｔを形成する。トレンチ４０Ｔは、Ｚ軸方向に延びる。
この後、トレンチ４０Ｔの内部に絶縁膜（例えば酸化シリコン）を形成し、残った領域に、導電材料（例えばポリシリコン）をＣＶＤ（Chemical Vapor Deposition）などにより埋め込む。
図７（ｂ）に示すように、上記の絶縁膜から第１絶縁部４１が得られる。上記の導電材料から第３導電部５３及び第４導電部５４が得られる。
図７（ｂ）に示すように、半導体層１１ｕの一部に接して金属膜（例えばＴｉ膜）などを形成することで、金属膜から第２導電部５２が得られる。
図７（ｃ）に示すように、第２絶縁部４２を形成し、さらに、第５導電部５５を形成する。
図７（ｄ）に示すように、半導体層１１ｕの一部に不純物を導入して、第５部分領域１１ｅを形成する。この後、第５部分領域１１ｅの表面に金属膜を形成することで、第１導電部５１を形成する。このようにして、半導体装置１１０が得られる。
図８は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図８に示すように、実施形態に係る半導体装置１１０ａにおいては、第４導電部５４のＸ軸方向に沿う長さ（幅）が変化する。半導体装置１１０ａにおけるこれ以外の構成は、半導体装置１１０の構成と同様である。以下、半導体装置１１０ａにおける第４導電部５４の例について説明する。
図８に示すように、第４導電部５４は、第１導電部分領域５４ａと第２導電部分領域５４ｂとを含む。第２導電部分領域５４ｂは、第１方向（Ｙ軸方向）において、第１導電部５１と第１導電部分領域５４ａとの間にある。第２導電部分領域５４ｂの第２方向（Ｘ軸方向）に沿う長さｗ２（幅）は、第１導電部分領域５４ａの第２方向（Ｘ軸方向）に沿う長さｗ１（幅）よりも短い。このような構成により、例えば、第１半導体領域１１の第２部分領域１１ｂの近傍において、電界がより緩和できる。
以下、半導体装置１１０ａの製造方法の例について説明する。
図９（ａ）及び図９（ｂ）は、第１実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図９（ａ）に示すように、図７（ａ）及び図７（ｂ）に関して説明した方法により、半導体層１１ｕの一部に、第３導電部５３と、導電部５４ｕ（例えばポリシリコン）と、を形成する。
この後、フォトリソグラフィとＲＩＥとにより、導電部５４ｕの一部を除去する。この後、導電部５４ｕの表面を酸化する。酸化された導電部５４ｕが膨張し、第１絶縁部４１の一部となる絶縁膜と一体化する。酸化された導電部５４ｕから第１絶縁部４１の一部が得られる。酸化されずに残った導電部５４ｕが第４導電部５４の一部となる。これにより、図９（ｂ）に示すように、幅が変化する第４導電部５４と、第１絶縁部４１と、が得られる。または、導電部５４ｕの一部が除去された領域に、ＣＶＤなどにより絶縁部材が形成され、この絶縁部材が第１絶縁部４１の一部となっても良い。
この後、図７（ｂ）～図７（ｄ）に関して説明した方法により、第２導電部５２、第５導電部５５、第５部分領域１１ｅ、及び、第１導電部５１を形成する。これにより、半導体装置１１０ａが得られる。
図１０は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１０に示すように、実施形態に係る半導体装置１１０Ａにおいては、第３部分領域１１ｃとショットキー接触する第２導電部５２となる金属膜が、第２絶縁部４２と第５導電部５５との間に延びている。半導体装置１１０Ａにおけるこれ以外の構成は、半導体装置１１０の構成と同様である。
以下、半導体装置１１０Ａの製造方法の例について説明する。
図１１（ａ）～図１１（ｄ）は、第１実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図１１（ａ）に示すように、フォトリソグラフィとＲＩＥとにより、半導体層１１ｕを加工し、絶縁膜（例えば酸化シリコン）を形成し、残った領域に、導電材料（例えばポリシリコン）をＣＶＤなどにより埋め込む。これにより、絶縁部４１ｕ、第２絶縁部４２、第３導電部５３、及び、導電部５４ｕが得られる。
この後、フォトリソグラフィとＲＩＥとにより、導電部５４ｕ（例えばポリシリコン）の一部を除去する。この後、導電部５４ｕの表面を酸化する。酸化された導電部５４ｕが膨張し、第１絶縁部４１の一部となる絶縁膜と一体化する。酸化された導電部５４ｕから第１絶縁部４１の一部が得られる。酸化されずに残った導電部５４ｕが第４導電部５４の一部となる。これにより、図１１（ｂ）に示すように、幅が変化する第４導電部５４と、第１絶縁部４１と、が得られる。または、導電部５４ｕの一部が除去された領域に、ＣＶＤなどにより絶縁部材が形成され、この絶縁部材が第１絶縁部４１の一部となっても良い。
この後、半導体層１１ｕの一部、及び、第２絶縁部４２の一部を除去して、第１半導体領域１１の第３部分領域１１ｃとなる部分の表面を露出させる。この表面、及び、第２絶縁部４２の表面に、金属膜を形成することで、第２導電部５２が得られる（図１１（ｃ）参照）。さらに、第２導電部５２を覆うように導電膜を形成することで第５導電部５５が得られる（図１１（ｃ）参照）。
図１１（ｄ）に示すように、第５部分領域１１ｅ及び第１導電部５１を形成する。このようにして、半導体装置１１０Ａが得られる。
図１２（ａ）～図１２（ｅ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１２（ａ）に示すように、半導体装置１１０Ｂにおいては、第４導電部５４のＸ軸方向の幅は、実質的に一定である。
図１２（ｂ）に示すように、半導体装置１１０Ｃにおいては、第４導電部５４の第２導電部分領域５４ｂのＸ軸方向に沿う幅は、第４導電部５４の第１導電部分領域５４ａのＸ軸方向に沿う幅よりも狭い。第４導電部５４のＸ軸方向に沿う幅は、ステップ状に変化する。
図１２（ｃ）に示すように、半導体装置１１０Ｄにおいては、第４導電部５４のＸ軸方向に沿う幅が、連続的に変化する。
図１２（ｄ）に示すように、半導体装置１１０Ｅにおいては、複数の第４導電部５４が設けられる。複数の第４導電部５４は、Ｙ軸方向に並ぶ。１つの例において、複数の第４導電部５４はフローティング状態とされる。別の例において、複数の第４導電部５４は、第２導電部５２（及び第５導電部５５）と電気的に接続されても良い。電気的接続は、例えば、配線５４Ｌにより行われても良い。
図１２（ｅ）に示すように、半導体装置１１０Ｆにおいては、第４導電部５４と第１半導体領域１１との間に空隙ＳＰ（例えばエアギャップ）が設けられている。例えば、第４導電部５４と第１半導体領域１１との間に設けられる第１絶縁部４１の厚さを薄くしても良い。例えば、セルピッチを縮小できる。これにより、例えば、単位面積あたりの電流を大きくできる。
実施形態においては、第４導電部５４の形状を任意に設計できる。これにより、第１半導体領域１１における電界分布を適正に制御し易くできる。
図１３は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１３に示すように、実施形態に係る半導体装置１１１においては、第１半導体領域１１の構成が、半導体装置１１０における第１半導体領域１１の構成と異なる。半導体装置１１１におけるこれ以外の構成は、半導体装置１１０と同様である。
半導体装置１１１においては、第４部分領域１１ｄにおける第１導電形の不純物濃度は、第３部分領域１１ｃにおける第１導電形の不純物濃度よりも高い。例えば、第１部分領域１１ａにおける第１導電形の不純物濃度は、第３部分領域１１ｃにおける第１導電形の不純物濃度よりも高い。例えば、第２部分領域１１ｂにおける第１導電形の不純物濃度は、第３部分領域１１ｃにおける第１導電形の不純物濃度よりも高い。半導体装置１１１においても、特性を向上できる半導体装置が提供できる。
図１４は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１４に示すように、実施形態に係る半導体装置１１２においては、第２絶縁部４２は、複数の第３導電部５３のそれぞれに設けられる。例えば、第５導電部５５は、２つの第２絶縁部４２の間を通過して、第４導電部５４と接する。半導体装置１１２におけるこれ以外の構成は、半導体装置１１０と同様である。半導体装置１１２においても、特性を向上できる半導体装置が提供できる。
図１５は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１５に示すように、実施形態に係る半導体装置１１３においては、図３に例示した複数の構造が、Ｘ軸方向に並ぶ。この例では、複数の第４導電部５４のピッチよりも、複数の第２導電部５２のピッチが小さい。このような構造を用いることにより、例えば、ショットキー接触を含む部分のオン時の抵抗を下げつつ、ドリフト部（例えば、第１半導体領域１１）のオン抵抗を下げることができる。
半導体装置１１３において、複数の第２導電部５２と、複数の第４導電部５４と、が設けられる。複数の第２導電部５２の１つの第２方向（Ｘ軸方向）における位置、及び、複数の第２導電部５２の別の１つの第２方向における位置は、複数の第４導電部５４の１つの第２方向における位置と、複数の第４導電部５４の別の１つの第２方向における位置と、の間にある。複数の第４導電部５４の上記の別の１つは、複数の第４導電部５４の上記の１つの隣である。
第４導電部５４を含む部分と、第２導電部５２を含む部分と、が別に作製され、これらの２つの部分が互いに接合されることで、上記の半導体装置１１３が製造されても良い。
または、第４導電部５４を含む部分を形成した後、絶縁部の間の半導体領域から半導体層を再成長させて第２導電部５２及び第３導電部５３を含む部分が形成されても良い。再成長は、例えば「横方向成長」を含む。このような手法によって半導体装置１１３が製造されても良い。
図１６は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１６に示すように、実施形態に係る半導体装置１１４は、第２半導体領域１２を含む。半導体装置１１４におけるこれ以外の構成は、半導体装置１１０と同様で良い。
第２半導体領域１２は、第２導電形（例えばｐ形である）。第２半導体領域１２は、第１方向（Ｙ軸方向）において、第３部分領域１１ｃの一部と、第２導電部５２と、の間にある。第３部分領域１１ｃの別の一部は、第２方向（例えばＸ軸方向）において、第２半導体領域１２と第１絶縁領域４１ａとの間にある。
第２半導体領域１２が設けられることで、例えば、リーク電流を小さくできる。第２半導体領域１２がシリコンを含む場合、第２導電形の不純物は、例えば、ホウ素、ガリウム及びインジウムよりなる群から選択された少なくとも１つを含む。
図１７は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１７に示すように、実施形態に係る半導体装置１１５においては、Ｙ軸方向において、１つの第３導電部５３は、第１絶縁部４１の２つの領域、及び、第４導電部５４と重なる。第４導電部５４と第３導電部５３との間に、第３絶縁部４３が設けられる。半導体装置１１５におけるこれ以外の構成は、半導体装置１１０と同様で良い。半導体装置１１５においても、特性を向上できる半導体装置が提供できる。
図１８は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１８に示すように、実施形態に係る半導体装置１１６は、第１導電部５１、第２導電部５２、第３導電部５３、第１半導体領域１１及び第１絶縁部４１に加えて、第１部材６１を含む。半導体装置１１６におけるこれ以外の構成は、半導体装置１１０と同様で良い。
図１８に示すように、第１半導体領域１１は、第１～第４部分領域１１ａ～１１ｄを含む。この例では、第１半導体領域１１は、第５部分領域１１ｅをさらに含む。第２方向（Ｘ軸方向）において、第２部分領域１１ｂは、第１部分領域１１ａと第４部分領域１１ｄとの間にある。第４部分領域１１ｄから第１部材６１への方向は、第１方向（Ｙ軸方向）に沿う。第３部分領域１１ｃの少なくとも一部から第１部材６１への方向は、第２方向（Ｘ軸方向）に沿う。第１絶縁部４１は、第２絶縁領域４１ｂを含む。第２絶縁領域４１ｂは、第２方向（Ｘ軸方向）において、第３部分領域１１ｃの少なくとも一部と、第１部材６１との間にある。
例えば、第１部材６１は、第４部分領域４１ｄと電気的に接続される。例えば、第１部材６１の下端部（第１導電部５１側の端部）は、第４部分領域４１ｄと接続される。例えば、第１部材６１は、第４部分領域４１ｄと電気的に接続される。例えば、第１部材６１の下端部、第４部分領域４１ｄと接する。例えば、第１部材６１は、第５導電部５５と電気的に接続される。第１部材６１は、第２導電部５２と電気的に接続される。または、第１部材６１は、第２導電部５２と電気的に接続されることが可能である。例えば、配線６１Ｌにより第１部材６１が、第５導電部５５を介して第２導電部５２と電気的に接続されても良い。例えば、配線６１Ｌに端子６１Ｔが設けられ、端子６１Ｔと第２導電部５２とが半導体装置１１６の外部で接続されても良い。
第１部材６１の抵抗率は、第４部分領域１１ｄの抵抗率よりも高く、第２絶縁領域４１ｂの抵抗率よりも低い。例えば、第１部材６１の抵抗率は、５×１０７Ωｍ以上８×１０１１Ωｍ以下である。
実施形態によれば、例えば、オフ時に第１部材６１に微小な電流が流れることが可能である。これにより、例えば、第３部分領域１１ｃにおける電界を均一化できる。例えば、ソース－ドレイン間の電荷量Ｑｏｓｓを低減できる。これにより、例えば、損失を抑制できる。例えば、消費電力を低減できる。例えば、ゲート絶縁膜に印加される電界を低減できる。例えば、高い信頼性が得られる。実施形態によれば、例えば、特性を向上できる半導体装置を提供できる。
第１部材６１は、以下のような各種の材料を含んでもよい。第１部材６１は、例えば、第１材料、第２材料、第３材料、第４材料、第５材料及び第６材料よりなる群から選択された少なくとも１つを含む。第１材料は、例えば、Ｓｉ、Ｎ及びＯを含む。
第２材料は、例えば、Ｓｉ、Ｎ及びＯを含む。第２材料は、例えば、Ｓｉ－Ｎの結合、Ｎ－Ｏの結合、及び、Ｎ－Ｎの結合を含む。第２材料は、例えば、酸素ドープされたＳＩＰＯＳ（Semi-insulating Poly-crystalline Silicon）を含む。第２材料は、例えば、ＳｉＨ４、Ｎ２Ｏ、及び、Ｎ２の混合材料である。
第３材料は、Ｓｉ、Ｎ及びＯを含む。第３材料は、例えば、Ｓｉ－Ｎの結合、Ｎ－Ｈの結合、及び、Ｎ－Ｎの結合を含む。第３材料は、例えば、窒素ドープされたＳＩＰＯＳである。第３材料は、ＳｉＨ４、ＮＨ３、及び、Ｎ２の混合材料である。
第４材料は、例えば、Ｓｉと、Ｃと、第１元素と、を含む。第１元素は、Ｂ及びＮよりなる群から選択された少なくとも１つを含む。第５材料は、例えば、Ｓｉと、Ｏと、第２元素と、を含む。第２元素は、Ｆｅ、Ａｕ、Ｎｉ、Ｔａ、Ｗ及びＴｉよりなる群から選択された少なくとも１つを含む。第６材料は、例えば、第３元素及び第４元素を含む。第３元素は、Ｉｎ、Ａｌ及びＧａよりなる群から選択された少なくとも１つを含む。第４元素は、Ｐ、Ａｓ、Ｂ、Ｆｅ、Ａｕ、Ｎｉ、Ｔａ、Ｗ及びＴｉよりなる群から選択された少なくとも１つを含む。
このような材料により、例えば、第１部材６１は、適切な抵抗率を有することができる。これにより、上記のように、特性を向上できる半導体装置を提供できる。
（第２実施形態）
図１９は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図１９に示すように、実施形態に係る半導体装置１２０は、支持体５０Ｓ（図１参照）、第１導電部５１、第２導電部５２、第１半導体領域１１、第２半導体領域１２、第３導電部５３及び第１絶縁部４１を含む。図１９においては、支持体５０Ｓは省略されている。
第１導電部５１から第２導電部５２への第１方向は、支持体５０Ｓの第１面５０Ｆ（図１参照）に沿う。第１方向は、例えば、Ｙ軸方向である。
第１半導体領域１１は、第１導電形（例えばｎ形）である。第１半導体領域１１は、第１部分領域１１ａ、第２部分領域１１ｂ及び第３部分領域１１ｃを含む。第１部分領域１１ａから第２部分領域１１ｂへの第２方向は、第１面５０Ｆ（図１参照）に沿い、第１方向と交差する。第２方向は、例えば、Ｘ軸方向である。第３部分領域１１ｃは、第１方向（Ｙ軸方向）において、第１部分領域１１ａと第２導電部５２と、の間にある。
第２半導体領域１２は、第３部分領域１１ｃと第２導電部５２との間に設けられる。第２半導体領域１２は、第２導電形（例えばｐ形）である。第２半導体領域１２の少なくとも一部から第３導電部５３への方向は、第２方向（例えばＸ軸方向）に沿う。第１絶縁部４１は、第１絶縁領域４１ａを含む。第１絶縁領域４１ａの少なくとも一部は、第２半導体領域１２の少なくとも一部と、第３導電部５３と、の間にある。
半導体装置１２０は、例えば、ｐｎ形のトランジスタである。第１半導体領域１１と第２半導体領域１２との間に形成される障壁の高さが、第３導電部５３の電位により制御できる。半導体装置１２０においても、例えばゲート総電荷量（Ｑｇ）が小さい。例えば、ゲート容量（Ｃｇ）及びゲート・ドレイン間容量（Ｃｇｄ）が小さくなる。これにより、ゲート総電荷量（Ｑｇ）及びゲート・ドレイン間電荷量（Ｑｇｄ）が低減する。例えば、ゲートドライバの損失を低減できる。例えば、スイッチングを高速化できる。例えば、ターンオン損失、及び、ターンオフ損失を抑制できる。特性を向上できる半導体装置が提供できる。
半導体装置１２０において、第２導電部５２は、第５導電部５５と連続的でも良い。第２導電部５２は、第５導電部５５と一体でも良い。
（第３実施形態）
以下、第３実施形態に係る半導体装置の例について説明する。第３実施形態においても、第１半導体領域１１、ドレイン電極ＤＥ（第１導電部５１）、ソース電極ＳＥ（第２導電部５２及び第５導電部５５）、及び、ゲート電極ＧＥ（第３導電部５３）は、支持体５０Ｓの上に設けられる（図１及び図２などを参照）。以下の図では、支持体５０Ｓが省略される場合がある。
図２０は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図２０に示すように、実施形態に係る半導体装置１３０においては、Ｘ－Ｙ平面内において、ソース電極ＳＥの周りに、環状のドレイン電極ＤＥが設けられる。ソース電極ＳＥと、環状のドレイン電極ＤＥと、の間に、複数のセル１０Ｃが設けられる。複数のセル１０Ｃの１つは、第２導電部５２を含む。複数のセル１０Ｃの１つは、複数の第３導電部５３の１つ、及び、複数の第４導電部５４の１つを含むと見なしても良い。
半導体装置１３０において、高い密度で、複数のセル１０Ｃを設けることができる。半導体装置１３０においては、複数のセル１０Ｃは、Ｘ－Ｙ平面内において環状に連続的に設けられる。このため、半導体装置１３０においては、終端領域が存在しない。これにより、終端領域のための面積が省略でき、より高い密度で、複数のセル１０Ｃを設けることができる。
図２１は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図２１に示すように、実施形態に係る半導体装置１３１においても、Ｘ－Ｙ平面内において、ソース電極ＳＥの周りに、複数のドレイン電極ＤＥが設けられる。複数のドレイン電極ＤＥの２つを結ぶ方向は、複数のドレイン電極ＤＥの別の２つを結ぶ方向と交差する。半導体装置１３１においても、高い密度の複数のセル１０Ｃが得られる。半導体装置１３１において、複数のドレイン電極ＤＥは、互いに連続しても良い。
図２２は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図２２に示すように、実施形態に係る半導体装置１３２においては、複数のセルグループ（第１セルグループ７１及び第２セルグループ７２）が設けられる。この例では、第１セルグループ７１から第２セルグループ７２への向きは、Ｙ軸方向である。第１セルグループ７１及び第２セルグループ７２のそれぞれは、複数のセル１０Ｃを含む。複数のセル１０Ｃは、Ｘ軸方向に並ぶ。例えば、第１セルグループ７１の第５導電部５５は、第２セルグループ７２の第１導電部５１と連続する。例えば、第１セルグループ７１に含まれる第１半導体領域１１と、第２セルグループ７２に含まれる第１半導体領域１１と、の間に設けられる導電部ＳＥ／ＤＥが、第１セルグループ７１の第５導電部５５、及び、第２セルグループ７２の第１導電部５１と見なされても良い。
第１セルグループ７１は、例えば、低電圧側のトランジスタグループである。第２セルグループ７２は高電圧側のトランジスタグループである。例えば、半導体装置１３２は、高電圧を制御できる。
図２３は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図２３に示すように、実施形態に係る半導体装置１３３において、図２２に例示した半導体装置１３２の構成が、複数設けられる。複数の半導体装置１３２の構成は、Ｘ軸方向に並ぶ。
図２４は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図２４に示すように、実施形態に係る半導体装置１３４において、複数のセルグループ（第１～第４セルグループ７１～７４）が設けられる。第１セルグループ７１と第４セルグループ７４との間に第２セルグループ７２がある。第２セルグループ７２と第４セルグループ７４との間に第３セルグループ７３がある。
第１セルグループ７１のドレイン電極ＤＥ（第１導電部５１）から第１セルグループ７１のソース電極ＳＥ（第２導電部５２）への向きは、第２セルグループ７２のドレイン電極ＤＥ（第１導電部５１）から第２セルグループ７２のソース電極ＳＥ（第２導電部５２）への向きと逆である。第３セルグループ７３のドレイン電極ＤＥ（第１導電部５１）から第３セルグループ７３のソース電極ＳＥ（第２導電部５２）への向きは、第４セルグループ７４のドレイン電極ＤＥ（第１導電部５１）から第４セルグループ７４のソース電極ＳＥ（第２導電部５２）への向きと逆である。第１セルグループ７１のドレイン電極ＤＥ（第１導電部５１）から第１セルグループ７１のソース電極ＳＥ（第２導電部５２）への向きは、第３セルグループ７３のドレイン電極ＤＥ（第１導電部５１）から第３セルグループ７３のソース電極ＳＥ（第２導電部５２）への向きと同じである。
第２セルグループ７２及び第３セルグループ７３において、ドレイン電極ＤＥがシェアされている。第１セルグループ７１及び第２セルグループ７２において、ソース電極ＳＥがシェアされている。第３セルグループ７３及び第４セルグループ７４において、ソース電極ＳＥがシェアされている。この例では、第１～第４セルグループ７１～７４のドレイン電極ＤＥが、配線７０Ａにより互いに電気的に接続される。この例では、第１～第４セルグループ７１～７４のソース電極ＳＥが、配線７０Ｂにより互いに電気的に接続される。半導体装置１３４によれば、複数のセル１０Ｃを高密度で設けることができる。
図２５は、第３実施形態に係る半導体装置を例示する模式的斜視図である。
図２５に示すように、実施形態に係る半導体装置１３５は、半導体装置１１０の構成に加えて、基体６８をさらに含む。例えば、基体６８の上に半導体装置１１０の構成が設けられる。基体６８の下に、ソース用電極６８Ｓ、及び、ドレイン用電極６８Ｄが設けられる。例えば、ソース用接続部材６８Ｓｖ及びドレイン用接続部材６８Ｄｖが設けられる。ソース用接続部材６８Ｓｖ及びドレイン用接続部材６８Ｄｖは、基体６８中をＺ軸方向に延びる。ソース用接続部材６８Ｓｖは、ソース用電極６８Ｓと、ソース電極ＳＥと、を電気的に接続する。ドレイン用接続部材６８Ｄｖは、ドレイン用電極６８Ｄと、ドレイン電極ＤＥと、を電気的に接続する。
図２６は、第３実施形態に係る半導体装置を例示する模式的斜視図である。
図２６に示すように、実施形態に係る半導体装置１３５ａにおいて、ドレイン用接続部材６８Ｄｖの接続位置が、半導体装置１３５におけるその接続位置とは異なる。半導体装置１３５ａにおいては、ドレイン電極ＤＥのＺ軸方向における位置は、ソース用接続部材６８ＳｖのＺ軸方向における位置と、ドレイン用接続部材６８ＤｖのＺ軸方向における位置と、の間にある。
図２７は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図２７に示すように、実施形態に係る半導体装置１３６は、半導体装置１３４の構成に加えて、制御部７０をさらに含む。制御部７０は、例えば、配線７０Ａにより、ドレイン電極ＤＥと電気的に接続される。制御部７０は、例えば、配線７０Ｂにより、ソース電極ＳＥと電気的に接続される。制御部７０は、例えば、配線７０Ｃにより、ゲート電極ＧＥと電気的に接続される。
図２８及び図２９は、実施形態に係る半導体装置を例示する模式的断面図である。
図２８及び図２９に示すように、実施形態に係る半導体装置１４１及び１４１ａにおいては、第２導電部５２は、第１導電部分５２ｐ及び第２導電部分５２ｑを含む。第２導電部分５２ｑは、第３部分領域１１ｃと、第１導電部分５２ｐと、の間にある。第２導電部分５２ｑから第３部分領域１１ｃの一部への方向は、Ｘ軸方向に沿う。第２導電部分５２ｑから第３導電部５３の少なくとも一部への方向は、Ｘ軸方向に沿う。この例では、第２導電部分５２ｑは、Ｘ軸方向において第３部分領域１１ｃの２つの部分の間にある。半導体装置１４１ａのように、第２導電部分５２ｑの側面は、Ｙ軸方向に対して傾斜しても良い。このような構成においても、特性を向上できる半導体装置が得られる。半導体装置１４１に関して説明した第２導電部５２の構成は、第１実施形態及び第２実施形態に係る任意の半導体装置に適用されて良い。
図３０は、実施形態に係る半導体装置を例示する模式的斜視図である。
図３０に示すように、実施形態に係る半導体装置１４２においては、支持体５０Ｓは、基板部５０ｕ及び絶縁層５０ｘに加えて、基体半導体領域５０ｐを含む。基体半導体領域５０ｐは、例えば、第２導電形（ｐ形）である。基板部５０ｕと基体半導体領域５０ｐとの間に、絶縁層５０ｘがある。この例では、第１面５０Ｆは、基体半導体領域５０ｐの上面に対応する。基体半導体領域５０ｐは、例えば終端領域として機能する。第１導電部５１は、第１面５０Ｆに到達していなくても良い。半導体装置１４２に関して説明した支持体５０Ｓの構成は、第１実施形態及び第２実施形態に係る任意の半導体装置に適用されて良い。
実施形態によれば、特性を向上できる半導体装置が提供できる。
本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１－ｘ－ｙ－ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる導電部、半導体領域、絶縁部及び配線などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０Ｃ…セル、 １１…半導体領域、 １１ａ～１１ｅ…第１～第５部分領域、 １１ｕ…半導体層、 １２…第２半導体領域、 ４０Ｔ…トレンチ、 ４１…第１絶縁部、 ４１ａ、４１ｂ…第１、第２絶縁領域、 ４１ｕ…絶縁部、 ４２…第２絶縁部、 ４３…第３絶縁部、 ５０Ｆ…第１面、 ５０Ｓ…支持体、 ５０ｐ…基体半導体領域、 ５０ｕ…基板部、 ５０ｘ…絶縁層、 ５１～５５…第１～第５導電部、 ５２ｐ…第１導電部分、 ５２ｑ…第２導電部分、 ５４Ｌ…配線、 ５４ａ、５４ｂ…第１、第２導電部分領域、 ５４ｕ…導電部、 ６１…第１部材、 ６１Ｌ…配線、 ６１Ｔ…端子、 ６８…基体、 ６８Ｄ…ドレイン用電極、 ６８Ｄｖ…ドレイン用接続部材、 ６８Ｓ…ソース用電極、 ６８Ｓｖ…ソース用接続部材、 ７０…制御部、 ７０Ａ～７０Ｃ…配線、 ７１～７４…第１～第４セルグループ、 １１０、１１０Ａ～１１０Ｆ、１１０ａ、１１１～１１６、１２０、１３０～１３６、１４１、１４１ａ、１４２…半導体装置、 Ｃｎ１…濃度、 ＤＥ…ドレイン電極、 Ｆ１…対向面、 ＧＥ…ゲート電極、 ＳＥ…ソース電極、 ＳＥ／ＤＥ…導電部、 ＳＰ…空隙、 ｃ１、ｃ２…第１、第２導電領域、 ｐＹ…位置、 ｒ１、ｒ２…第１、第２領域、 ｗ１、ｗ２…長さ

Claims (20)

  1. 第１面を含む支持体と、
    第１導電部と、
    第２導電部であって、前記第１導電部から前記第２導電部への第１方向は、前記第１面に沿う、前記第２導電部と、
    第１導電形の第１半導体領域であって、前記第１半導体領域は、第１部分領域、第２部分領域及び第３部分領域を含み、前記第１部分領域から前記第２部分領域への第２方向は、前記第１面に沿い前記第１方向と交差し、前記第３部分領域は前記第１方向において前記第１部分領域と前記第２導電部と、の間にあり、前記第３部分領域は前記第２導電部と対向する対向面を含み、前記第３部分領域と前記第２導電部はショットキー接触する、前記第１半導体領域と、
    第３導電部であって、前記対向面から前記第３導電部への方向は、前記第２方向に沿う、前記第３導電部と、
    第１絶縁領域を含む第１絶縁部であって、前記第１絶縁領域の少なくとも一部は、前記対向面と前記第３導電部と、の間にある、前記第１絶縁部と、
    を備えた半導体装置。
  2. 前記第３部分領域の一部から前記第３導電部への方向は、前記第２方向に沿い、
    前記第２導電部の少なくとも一部から前記第３導電部への方向は、前記第２方向に沿う、請求項１記載の半導体装置。
  3. 前記第３部分領域は、第１領域及び第２領域を含み、
    前記第１領域は、前記第１方向において、前記第２領域と前記第２導電部との間にあり、
    前記第１領域における前記第１導電形の不純物の濃度は、前記第２領域における前記第１導電形の不純物の濃度よりも高い、請求項１または２に記載の半導体装置。
  4. 前記第２導電部は、第１導電領域及び第２導電領域を含み、
    前記第１導電領域は、前記第１方向において、前記第１部分領域と前記第２導電領域との間にあり、
    前記第２導電領域は、第１元素を含み、
    前記第３部分領域は、第２元素を含み、
    前記第１導電領域は、前記第１元素と前記第２元素とを含む化合物を含む、請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記第２導電部は、第１導電領域及び第２導電領域を含み、
    前記第１導電領域は、前記第１方向において、前記第３部分領域と前記第２導電領域との間にあり、
    前記第２導電領域は、第１金属元素を含み、
    前記第３部分領域は、シリコンを含み、
    前記第１導電領域は、前記第１金属元素を含むシリサイドを含む、請求項１～４のいずれか１つに記載の半導体装置。
  6. 第４導電部をさらに備え、
    前記第１半導体領域は、第４部分領域をさらに含み、
    前記第２方向において、前記第２部分領域は、前記第１部分領域と前記第４部分領域との間にあり、
    前記第４部分領域から前記第４導電部への方向は、前記第１方向に沿い、
    前記第３部分領域の少なくとも一部から前記第４導電部への方向は、前記第２方向に沿い、
    前記第１絶縁部は、第２絶縁領域を含み、
    前記第２絶縁領域は、前記第２方向において前記第３部分領域の前記少なくとも一部と、前記第４導電部との間にある、請求項１～５のいずれか１つに記載の半導体装置。
  7. 前記第４導電部は、前記第２導電部と電気的に接続された、請求項６記載の半導体装置。
  8. 第５導電部をさらに備え、
    前記第１方向において、前記第３部分領域と前記第５導電部の少なくとも一部との間に前記第２導電部があり、
    前記第５導電部は、前記第２導電部及び前記第４導電部と電気的に接続された、請求項６または７に記載の半導体装置。
  9. 第２絶縁部をさらに備え、
    前記第３導電部は、前記第１方向において、前記第２部分領域と前記第５導電部との間にあり、
    前記第２絶縁部の少なくとも一部は、前記第１方向において、前記第３導電部と、前記第５導電部の少なくとも一部と、の間にある、請求項８記載の半導体装置。
  10. 複数の前記第２導電部と、
    複数の前記第４導電部と、
    を備え、
    前記複数の前記第２導電部の１つの前記第２方向における位置、及び、前記複数の第２導電部の別の１つの前記第２方向における位置は、前記複数の第４導電部の１つの前記第２方向における位置と、前記複数の第４導電部の別の１つの前記第２方向における位置と、の間にあり、前記複数の第４導電部の前記別の１つは、前記複数の第４導電部の前記１つの隣である、請求項６～９のいずれか１つに記載の半導体装置。
  11. 前記第４部分領域における前記第１導電形の不純物濃度は、前記第３部分領域における前記第１導電形の不純物濃度よりも高い、請求項６～１０のいずれか１つに記載の半導体装置。
  12. 前記第１半導体領域は、第５部分領域を含み、
    前記第５部分領域は、前記第１導電部と前記第１部分領域との間に設けられ、
    前記第５部分領域における前記第１導電形の不純物濃度は、前記第１部分領域における前記第１導電形の不純物濃度よりも高い、請求項１～１１のいずれか１つに記載の半導体装置。
  13. 第２導電形の第２半導体領域をさらに備え、
    前記第２半導体領域は、前記第１方向において、前記第３部分領域の一部と前記第２導電部との間にあり、
    前記第３部分領域の別の一部は、前記第２方向において前記第２半導体領域と前記第１絶縁領域との間にある、請求項１～１２のいずれか１つに記載の半導体装置。
  14. 第１部材をさらに備え、
    前記第１半導体領域は、第４部分領域をさらに含み、
    前記第２方向において、前記第２部分領域は、前記第１部分領域と前記第４部分領域との間にあり、
    前記第４部分領域から前記第１部材への方向は、前記第１方向に沿い、
    前記第３部分領域の少なくとも一部から前記第１部材への方向は、前記第２方向に沿い、
    前記第１絶縁部は、第２絶縁領域を含み、
    前記第２絶縁領域は、前記第２方向において前記第３部分領域の前記少なくとも一部と、前記第１部材と、の間にあり、
    前記第１部材は、前記第４部分領域と電気的に接続され、
    前記第１部材は、前記第２導電部と電気的に接続された、または、前記第２導電部と電気的に接続されることが可能であり、
    前記第１部材の抵抗率は、前記第４部分領域の抵抗率よりも高く、前記第２絶縁領域の抵抗率よりも低い、請求項１～５のいずれか１つに記載の半導体装置。
  15. 第１部材をさらに備え、
    前記第１半導体領域は、第４部分領域をさらに含み、
    前記第２方向において、前記第２部分領域は、前記第１部分領域と前記第４部分領域との間にあり、
    前記第４部分領域から前記第１部材への方向は、前記第１方向に沿い、
    前記第３部分領域の少なくとも一部から前記第１部材への方向は、前記第２方向に沿い、
    前記第１絶縁部は、第２絶縁領域を含み、
    前記第２絶縁領域は、前記第２方向において前記第３部分領域の前記少なくとも一部と、前記第１部材との間にあり、
    前記第１部材は、前記第４部分領域と電気的に接続され、
    前記第１部材は、前記第２導電部と電気的に接続された、または、前記第２導電部と電気的に接続されることが可能であり、
    前記第１部材は、第１材料、第２材料、第３材料、第４材料、第５材料及び第６材料よりなる群から選択された少なくとも１つを含み、
    前記第１材料は、Ｓｉ、Ｎ及びＯを含み、
    前記第２材料は、Ｓｉ－Ｎの結合、Ｎ－Ｏの結合、及び、Ｎ－Ｎの結合を含み、
    前記第３材料は、Ｓｉ－Ｎの結合、Ｎ－Ｈの結合、及び、Ｎ－Ｎの結合を含み、
    前記第４材料は、Ｓｉと、Ｃと、第１元素と、を含み、前記第１元素は、Ｂ及びＮよりなる群から選択された少なくとも１つを含み、
    前記第５材料は、Ｓｉと、Ｏと、第２元素と、を含み、前記第２元素は、Ｆｅ、Ａｕ、Ｎｉ、Ｔａ、Ｗ及びＴｉよりなる群から選択された少なくとも１つを含み、
    前記第６材料は、第３元素及び第４元素を含み、前記第３元素は、Ｉｎ、Ａｌ及びＧａよりなる群から選択された少なくとも１つを含み、前記第４元素は、Ｐ、Ａｓ、Ｂ、Ｆｅ、Ａｕ、Ｎｉ、Ｔａ、Ｗ及びＴｉよりなる群から選択された少なくとも１つを含む、請求項１～５のいずれか１つに記載の半導体装置。
  16. 第１面を含む支持体と、
    第１導電部と、
    第２導電部であって、前記第１導電部から前記第２導電部へ第１方向は、前記第１面に沿う、前記第２導電部と、
    第１導電形の第１半導体領域であって、前記第１半導体領域は、第１部分領域、第２部分領域及び第３部分領域を含み、前記第１部分領域から前記第２部分領域への第２方向は、前記第１面に沿い前記第１方向と交差し、前記第３部分領域は前記第１方向において前記第１部分領域と前記第２導電部と、の間にある、前記第１半導体領域と、
    前記第３部分領域と前記第２導電部との間に設けられた第２導電形の第２半導体領域と、
    第３導電部であって、前記第２半導体領域の少なくとも一部から前記第３導電部への方向は、前記第２方向に沿う、前記第３導電部と、
    第１絶縁領域を含む第１絶縁部であって、前記第１絶縁領域の少なくとも一部は、前記第２半導体領域の前記少なくとも一部と、前記第３導電部と、の間にある、前記第１絶縁部と、
    を備えた半導体装置。
  17. 前記第１導電部及び前記第２導電部は、前記第１面に対して垂直な第３方向に沿って延びる、請求項１～１６のいずれか１つの記載の半導体装置。
  18. 前記第１方向及び前記第２方向を含む平面において、前記第５導電部の周りに前記第１導電部が設けられ、
    前記第５導電部と前記第１導電部との間に、複数のセルが設けられ、
    前記複数のセルの１つは、前記第２導電部及び前記第３導電部を含む、請求項５記載の半導体装置。
  19. 第１セルグループと第２セルグループとが設けられ、
    第１セルグループ及び前記第２セルグループのそれぞれは、前記第２導電部を含み、
    前記第１セルグループから前記第２セルグループへの方向は、前記第１方向に沿う、請求項１～１７のいずれか１つに記載の半導体装置。
  20. 第１～第４セルグループが設けられ、
    前記第１～前記第４セルグループのそれぞれは、前記第１導電部及び前記第２導電部を含み、
    前記第１セルグループと前記第４セルグループとの間に、前記第２セルグループがあり、
    前記第２セルグループと前記第４セルグループとの間に前記第３セルグループがあり、
    前記第１セルグループの前記第１導電部から前記第１セルグループの前記第２導電部へのへの向きは、前記第２セルグループの前記第１導電部から前記第２セルグループの前記第２導電部への向きと逆であり、
    前記第３セルグループの前記第１導電部から前記第３セルグループの前記第２導電部への向きは、前記第４セルグループの前記第１導電部から前記第４セルグループの前記第２導電部への向きと逆であり、
    前記第１セルグループの前記第１導電部から前記第１セルグループの前記第２導電部への前記向きは、前記第３セルグループの前記第１導電部から前記第３セルグループの前記第２導電部への前記向きと同じである、請求項１～１７のいずれか１つに記載の半導体装置。
JP2021028206A 2020-07-22 2021-02-25 半導体装置 Active JP7470071B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/188,974 US11646368B2 (en) 2020-07-22 2021-03-01 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020125264 2020-07-22
JP2020125264 2020-07-22

Publications (2)

Publication Number Publication Date
JP2022022074A true JP2022022074A (ja) 2022-02-03
JP7470071B2 JP7470071B2 (ja) 2024-04-17

Family

ID=

Also Published As

Publication number Publication date
US20220029012A1 (en) 2022-01-27
US11646368B2 (en) 2023-05-09

Similar Documents

Publication Publication Date Title
US8564060B2 (en) Semiconductor device with large blocking voltage and manufacturing method thereof
CN115863438A (zh) 具有分离平面栅结构的金属氧化物半导体场效应晶体管
US8541839B2 (en) Semiconductor component and method for producing it
US20080035992A1 (en) Semiconductor device
CN110383489B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP7369601B2 (ja) 半導体装置およびその製造方法
WO2019044922A1 (ja) 炭化珪素半導体装置およびその製造方法
CN112201690A (zh) Mosfet晶体管
JP6799515B2 (ja) 半導体装置
US11646368B2 (en) Semiconductor device
US20200357918A1 (en) Super-junction power mosfet device with improved ruggedness, and method of manufacturing
CN112466922A (zh) 半导体装置
US11908929B2 (en) Semiconductor device
CN104078493A (zh) 半导体装置
US20220246744A1 (en) Transistor device and method of manufacturing
CN207409498U (zh) 电子器件
US11742403B2 (en) Semiconductor device
JP2020181967A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7470071B2 (ja) 半導体装置
US20230026868A1 (en) Semiconductor devices having asymmetric integrated gate resistors for balanced turn-on/turn-off behavior
EP3467869A1 (en) Semiconductor device
US11355602B2 (en) Semiconductor device having multiple conductive parts
CN114203818A (zh) 半导体装置
JP2021132195A (ja) 半導体装置
JPWO2018029796A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230214

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240405