JP2022018196A - Manufacturing method of printed wiring board and printed wiring board - Google Patents

Manufacturing method of printed wiring board and printed wiring board Download PDF

Info

Publication number
JP2022018196A
JP2022018196A JP2020121121A JP2020121121A JP2022018196A JP 2022018196 A JP2022018196 A JP 2022018196A JP 2020121121 A JP2020121121 A JP 2020121121A JP 2020121121 A JP2020121121 A JP 2020121121A JP 2022018196 A JP2022018196 A JP 2022018196A
Authority
JP
Japan
Prior art keywords
layer
plating
base
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020121121A
Other languages
Japanese (ja)
Inventor
巧治 佐藤
Koji Sato
直希 水谷
Naoki Mizutani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2020121121A priority Critical patent/JP2022018196A/en
Publication of JP2022018196A publication Critical patent/JP2022018196A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

To align the heights of a plurality of plating bumps.SOLUTION: A manufacturing method of a printed wiring board 10 including a plurality of plating bumps on which a top plating layer 28 is formed on a base plating layer 24 includes forming a dry film resist layer 32 on a solder resist layer 16 and the base plating layer, forming an opening 32a in a dry film resist layer to expose the base plating layer, forming the top plating layer by plating on the opening to remove the dry film resist layer, and the opening of the dry film resist layer has a different opening diameter for each plating bump such that the heights of the plating bumps are the same among the plurality of plating bumps.SELECTED DRAWING: Figure 2

Description

本発明は、複数のめっきバンプを有するプリント配線板の製造方法およびプリント配線板に関する。 The present invention relates to a method for manufacturing a printed wiring board having a plurality of plated bumps and a printed wiring board.

特許文献１は、複数のめっきバンプを有するプリント配線板の一例を開示している。 Patent Document 1 discloses an example of a printed wiring board having a plurality of plated bumps.

特開２０１０－１２９９９６号公報Japanese Unexamined Patent Publication No. 2010-129996

図３は、従来の複数のめっきバンプを有するプリント配線板の一実施形態を示す図である。図３において、プリント配線板５１は、基部絶縁層６１上にソルダーレジスト層６２を形成し、ソルダーレジスト層６２に形成された開口６２ａ内の導体パッド６３上にベースめっき層６４を形成し、ベースめっき層６４上にトップめっき層６５を形成して、トップめっき層６５をリフローしてめっきバンプ７１を形成している。そして、複数のめっきバンプ７１間において、各ベースめっき層６４の高さが同じであり、各トップめっき層６５の高さが同じである。 FIG. 3 is a diagram showing an embodiment of a conventional printed wiring board having a plurality of plated bumps. In FIG. 3, in the printed wiring board 51, a solder resist layer 62 is formed on the base insulating layer 61, and a base plating layer 64 is formed on a conductor pad 63 in the opening 62a formed in the solder resist layer 62 to form a base. The top plating layer 65 is formed on the plating layer 64, and the top plating layer 65 is reflowed to form the plating bump 71. The height of each base plating layer 64 is the same among the plurality of plating bumps 71, and the height of each top plating layer 65 is the same.

この場合、複数のめっきバンプ７１間において、ベースめっき層６４の高さを揃えるための研磨や、めっきバンプ７１の高さを揃えるためのフラッタニングを実施する必要があり、製造工程が複雑となっていた。 In this case, it is necessary to perform polishing for aligning the heights of the base plating layers 64 and fluttering for aligning the heights of the plating bumps 71 between the plurality of plating bumps 71, which complicates the manufacturing process. Was there.

本発明に係るプリント配線板の製造方法は、基部絶縁層を形成することと、前記基部絶縁層上に導体層を形成することと、前記基部絶縁層上および前記導体層上にソルダーレジスト層を形成することと、前記ソルダーレジスト層に、前記導体層の一部を導体パッドとして露出させる開口を形成することと、前記開口内にベースめっき層を形成することと、前記ベースめっき層上にトップめっき層を形成することと、前記トップめっき層をリフローすることでめっきバンプを形成することと、を含む、複数のめっきバンプを有するプリント配線板を製造する方法であって、前記ベースめっき層上にトップめっき層を形成することは、前記ソルダーレジスト層上および前記ベースめっき層上にドライフィルムレジスト層を形成することと、前記ドライフィルムレジスト層に、前記ベースめっき層を露出させる開口を形成することと、前記開口にめっきにより前記トップめっき層を形成することと、前記ドライフィルムレジスト層を除去することと、を含み、前記ドライフィルムレジスト層の開口は、前記複数のめっきバンプ間でめっきバンプの高さを揃えるよう、めっきバンプ毎に前記ベースめっき層の高さに応じた異なる開口径とする。 The method for manufacturing a printed wiring board according to the present invention includes forming a base insulating layer, forming a conductor layer on the base insulating layer, and forming a solder resist layer on the base insulating layer and the conductor layer. Forming, forming an opening in the solder resist layer to expose a part of the conductor layer as a conductor pad, forming a base plating layer in the opening, and forming a top on the base plating layer. A method of manufacturing a printed wiring board having a plurality of plating bumps, which comprises forming a plating layer and forming plating bumps by reflowing the top plating layer, which is on the base plating layer. To form the top plating layer on the surface is to form a dry film resist layer on the solder resist layer and the base plating layer, and to form an opening in the dry film resist layer to expose the base plating layer. This includes forming the top plating layer by plating in the opening and removing the dry film resist layer, and the opening of the dry film resist layer is a plating bump among the plurality of plating bumps. Each plating bump has a different opening diameter according to the height of the base plating layer so as to make the heights uniform.

本発明に係るプリント配線板は、複数のめっきバンプを有するプリント配線板であって、基部絶縁層と、前記基部絶縁層上に形成された導体層と、前記基部絶縁層上および前記導体層上に形成され、かつ、前記導体層の一部を導体パッドとして露出させる開口を有するソルダーレジスト層と、前記ソルダーレジスト層の開口内に形成されたベースめっき層と、前記ベースめっき層上に半球状に形成されたトップめっき層と、を含むめっきバンプと、を有し、前記複数のめっきバンプ間で、前記ベースめっき層の高さが異なり、めっきバンプの高さが略同じである。 The printed wiring board according to the present invention is a printed wiring board having a plurality of plated bumps, and is a base insulating layer, a conductor layer formed on the base insulating layer, and on the base insulating layer and the conductor layer. A solder resist layer formed in the above and having an opening that exposes a part of the conductor layer as a conductor pad, a base plating layer formed in the opening of the solder resist layer, and a hemispherical shape on the base plating layer. It has a top plating layer formed in, and a plating bump including the plating bumps, and the height of the base plating layer is different among the plurality of plating bumps, and the heights of the plating bumps are substantially the same.

本発明の一実施形態のプリント配線板を説明するための断面図である。It is sectional drawing for demonstrating the printed wiring board of one Embodiment of this invention. （ａ）～（ｄ）は、それぞれ、本発明に係るプリント配線板の製造方法の一実施形態における各工程を説明するための図である。(A) to (d) are diagrams for explaining each step in one embodiment of the method for manufacturing a printed wiring board according to the present invention, respectively. 従来の複数のめっきバンプを有するプリント配線板の一実施形態を示す図である。It is a figure which shows one Embodiment of the conventional printed wiring board which has a plurality of plating bumps.

＜本発明のプリント配線板の製造方法により作製されたプリント配線板について＞
本発明のプリント配線板の製造方法の一実施形態が、図面を参照して説明される。なお、図１および図２（ａ）～（ｄ）に示す例において、各部材の寸法、特に高さ方向の寸法については、本発明の特徴をより良く理解できるようにするために、実際の寸法とは異なる寸法で記載している。 <About the printed wiring board manufactured by the method for manufacturing the printed wiring board of the present invention>
An embodiment of the method for manufacturing a printed wiring board of the present invention will be described with reference to the drawings. In addition, in the example shown in FIGS. 1 and 2 (a) to 2 (d), the dimensions of each member, particularly the dimensions in the height direction, are actually measured in order to better understand the features of the present invention. The dimensions are different from the dimensions.

図１には、実施形態の製造方法により作製されたプリント配線板１０の一部が拡大して示されている。プリント配線板１０は、コア基板（図示せず）の片面または両面に所定の回路パターンを有する導体層と樹脂絶縁層とを交互に積層してなるコア付き基板であってよい。コア基板の両面に導体層を形成する場合には、コア基板を介して対向する導体層同士は、スルーホール導体（図示せず）を介して接続されていてもよい。あるいは、プリント配線板１０は、コア基板の代わりに支持板（図示せず）上で導体層と樹脂絶縁層とを交互に積層した後、支持板を除去してなるコアレス基板であってもよい。 FIG. 1 shows a part of the printed wiring board 10 manufactured by the manufacturing method of the embodiment in an enlarged manner. The printed wiring board 10 may be a board with a core formed by alternately laminating conductor layers having a predetermined circuit pattern on one side or both sides of a core board (not shown) and resin insulating layers. When the conductor layers are formed on both sides of the core substrate, the conductor layers facing each other via the core substrate may be connected to each other via a through-hole conductor (not shown). Alternatively, the printed wiring board 10 may be a coreless substrate obtained by alternately laminating conductor layers and resin insulating layers on a support plate (not shown) instead of the core substrate, and then removing the support plate. ..

いずれにせよ、プリント配線板１０は、図１に示すように、少なくとも１層の樹脂絶縁層のうち最外に配置されたものである基部絶縁層１２と、基部絶縁層１２上に形成された、所定の回路パターンを有する導体層１４と、基部絶縁層１２および導体層１４上に形成されたソルダーレジスト層１６とを備えている。基部絶縁層１２の下層には他の複数の導体層および樹脂絶縁層が交互に設けられている場合が多いが、図では省略されている。しかし、プリント配線板１０は、１層の基部絶縁層１２と１層の導体層１４とからなるものでもよい。 In any case, as shown in FIG. 1, the printed wiring board 10 is formed on the base insulating layer 12 which is the outermost layer of at least one resin insulating layer and the base insulating layer 12. A conductor layer 14 having a predetermined circuit pattern, and a solder resist layer 16 formed on the base insulating layer 12 and the conductor layer 14 are provided. In many cases, a plurality of other conductor layers and a resin insulating layer are alternately provided on the lower layer of the base insulating layer 12, but they are omitted in the drawing. However, the printed wiring board 10 may be composed of one base insulating layer 12 and one conductor layer 14.

基部絶縁層１２は、例えばシリカやアルミナ等の無機フィラーとエポキシ系樹脂とを含む樹脂組成物等で構成することができる。導体層１４は導電性金属、例えば銅を主成分とする金属で形成される。ソルダーレジスト層１６は、導体層１４の一部を導体パッド１４ａとして露出させる開口１６ａを有している。開口１６ａのアスペクト比、つまり底部の口径に対する深さの比は０．５以下とすることができる。導体パッド１４ａ上には下地層（図示せず）が形成されていてもよい。下地層としては、導体パッド１４ａの表面に形成されたニッケル層とニッケル層上に形成されたパラジウム層とパラジウム層上に形成された金層とを例示することができる。その他、ニッケル層とニッケル層上に形成された金層とを例示することができる。 The base insulating layer 12 can be made of a resin composition containing, for example, an inorganic filler such as silica or alumina and an epoxy resin. The conductor layer 14 is formed of a conductive metal, for example, a metal containing copper as a main component. The solder resist layer 16 has an opening 16a that exposes a part of the conductor layer 14 as a conductor pad 14a. The aspect ratio of the opening 16a, that is, the ratio of the depth to the diameter of the bottom can be 0.5 or less. An underlayer (not shown) may be formed on the conductor pad 14a. Examples of the base layer include a nickel layer formed on the surface of the conductor pad 14a, a palladium layer formed on the nickel layer, and a gold layer formed on the palladium layer. In addition, a nickel layer and a gold layer formed on the nickel layer can be exemplified.

プリント配線板１０はさらに、導体パッド１４ａ上に形成されためっきバンプ２０を備えている。めっきバンプ２０は電源もしくはグランド線との接続あるいは信号線との接続に用いることができる。めっきバンプ２０は、開口１６ａ内に形成されたベースめっき層２４と、ベースめっき層２４上に形成されたトップめっき層２８とを有する。ベースめっき層２４上に、例えばニッケルを主成分とする中間層（図示せず）を形成することもできる。中間層の厚みは７μｍ以下とすることが好ましい。 The printed wiring board 10 further includes a plated bump 20 formed on the conductor pad 14a. The plating bump 20 can be used for connection with a power supply or a ground line or a connection with a signal line. The plating bump 20 has a base plating layer 24 formed in the opening 16a and a top plating layer 28 formed on the base plating layer 24. For example, an intermediate layer (not shown) containing nickel as a main component can be formed on the base plating layer 24. The thickness of the intermediate layer is preferably 7 μm or less.

ベースめっき層２４は、導電性金属、好ましくは銅を主成分とする金属から形成されている。ベースめっき層２４はソルダーレジスト層１６の表面（基部絶縁層１２とは反対側の面）を超える高さまで形成することが好ましい。これによりめっきバンプ２０が開口１６ａ内に安定して保持される。ソルダーレジスト層１６の表面からのベースめっき層２４の厚みは３μｍ～２０μｍの範囲内とすることが好ましい。トップめっき層２８は、ベースめっき層２４よりも融点が低くリフロー処理により溶融して図１に示すような略半球状に整形される金属、例えばスズを主成分とする金属からなる。トップめっき層２８の厚み（めっきバンプ２０の外周面においてトップめっき層２８の下端からトップめっき層の頂部までの垂直方向の距離）は５μｍ～４５μｍの範囲とすることが好ましい。トップめっき層２８の厚みをこの範囲とすることで、めっきバンプ２０と、プリント配線板１０に実装される半導体チップやメモリなど電子部品の接続パッド（図示せず）との間で良好な接続信頼性が得られる。 The base plating layer 24 is formed of a conductive metal, preferably a metal containing copper as a main component. The base plating layer 24 is preferably formed to a height exceeding the surface of the solder resist layer 16 (the surface opposite to the base insulating layer 12). As a result, the plating bump 20 is stably held in the opening 16a. The thickness of the base plating layer 24 from the surface of the solder resist layer 16 is preferably in the range of 3 μm to 20 μm. The top plating layer 28 has a melting point lower than that of the base plating layer 24 and is made of a metal that is melted by a reflow process and shaped into a substantially hemispherical shape as shown in FIG. 1, for example, a metal containing tin as a main component. The thickness of the top plating layer 28 (the vertical distance from the lower end of the top plating layer 28 to the top of the top plating layer on the outer peripheral surface of the plating bump 20) is preferably in the range of 5 μm to 45 μm. By setting the thickness of the top plating layer 28 within this range, good connection reliability is obtained between the plating bump 20 and the connection pad (not shown) of electronic components such as semiconductor chips and memories mounted on the printed wiring board 10. Sex is obtained.

本発明に係るプリント配線板では、複数のめっきバンプ２０毎にベースめっき層２４の高さが異なり、全めっきバンプ２０の高さが同じである。なお、図１に示す例では、導体層１４の厚さが異なることが原因となり、ベースめっき層２４の高さが異なっている。しかし、本発明では、その原因によらず、最終的にベースめっき層２４の高さが異なっていればよい。 In the printed wiring board according to the present invention, the height of the base plating layer 24 is different for each of the plurality of plating bumps 20, and the heights of all the plating bumps 20 are the same. In the example shown in FIG. 1, the height of the base plating layer 24 is different due to the difference in the thickness of the conductor layer 14. However, in the present invention, the height of the base plating layer 24 may be finally different regardless of the cause.

＜本発明のプリント配線板の製造方法について＞
以下、本発明に係る図１に示すプリント配線板１０の製造方法を、図２（ａ）～（ｄ）を参照して説明する。 <About the manufacturing method of the printed wiring board of the present invention>
Hereinafter, a method for manufacturing the printed wiring board 10 shown in FIG. 1 according to the present invention will be described with reference to FIGS. 2 (a) to 2 (d).

図２（ａ）には、公知の方法を用いて、基部絶縁層１２上に、所定の回路パターンを有する導体層１４、ソルダーレジスト層１６およびベースめっき層２４が形成された中間体が示されている。基部絶縁層１２の下層には他の複数の導体層および樹脂絶縁層が交互に形成されている場合が多いが、図では省略されている。複数の導体層および樹脂絶縁層はコア基板上もしくは後に除去可能な支持板上で積層することができる。しかし、プリント配線板１０は、基部絶縁層１２としての１層の樹脂絶縁層と１層の導体層１４とからなるものでもよく、この場合この樹脂絶縁層が基部絶縁層１２に相当する。 FIG. 2A shows an intermediate in which a conductor layer 14, a solder resist layer 16 and a base plating layer 24 having a predetermined circuit pattern are formed on a base insulating layer 12 by a known method. ing. In many cases, a plurality of other conductor layers and a resin insulating layer are alternately formed in the lower layer of the base insulating layer 12, but they are omitted in the drawing. The plurality of conductor layers and the resin insulating layer can be laminated on the core substrate or on a support plate that can be removed later. However, the printed wiring board 10 may be composed of one resin insulating layer as the base insulating layer 12 and one conductor layer 14, and in this case, the resin insulating layer corresponds to the base insulating layer 12.

基部絶縁層１２には、シリカやアルミナ等の無機フィラーとエポキシ系樹脂とを含むビルドアップ用絶縁樹脂フィルムを用いることができる。ソルダーレジスト層１６には、例えば炭酸ガスレーザまたはＵＶ－ＹＡＧレーザ等により、導体層１４の一部を導体パッド１４ａとして露出させる開口１６ａが形成される。開口１６ａのアスペクト比は０．５以下とするのが好ましい。導体パッド１４ａ上には、めっきにより例えばニッケル層、パラジウム層、金層がこの順に積層されて下地層（図示せず）が形成されてもよい。ベースめっき層２４は、ソルダーレジスト層１６上に形成された、めっきバンプ２０の形成予定部位に開口を有する所定パターンのめっきレジストを介して、例えば電解めっき処理を行うことで形成される。 For the base insulating layer 12, a build-up insulating resin film containing an inorganic filler such as silica or alumina and an epoxy resin can be used. The solder resist layer 16 is formed with an opening 16a that exposes a part of the conductor layer 14 as a conductor pad 14a by, for example, a carbon dioxide laser or a UV-YAG laser. The aspect ratio of the opening 16a is preferably 0.5 or less. On the conductor pad 14a, for example, a nickel layer, a palladium layer, and a gold layer may be laminated in this order by plating to form a base layer (not shown). The base plating layer 24 is formed by, for example, performing an electrolytic plating treatment through a plating resist having a predetermined pattern having an opening in a portion to be formed of the plating bump 20 formed on the solder resist layer 16.

次に、図２（ｂ）に示すように、ソルダーレジスト層１６上およびベースめっき層２４上にドライフィルムレジスト層３２を形成し、ドライフィルムレジスト層３２に、ベースめっき層２４を露出させる開口３２ａを形成する。ドライフィルムレジスト層３２に開口３２ａを形成する方法の一例としては、ドライフィルムレジスト層３２にマスクを介して開口３２ａの部分を露光して除去する方法をとることができる。次に、図２（ｃ）に示すように、ドライフィルムレジスト層３２に形成した開口３２ａに、例えばスズを用いた電気めっきを施した後ドライフィルムレジスト層３２を除去することで、ベースめっき層２４上にスズからなるトップめっき層２８を形成する。その後、図２（ｄ）に示すように、トップめっき層２８をリフローすることで、複数のめっきバンプ２０を得ることができる。 Next, as shown in FIG. 2B, the dry film resist layer 32 is formed on the solder resist layer 16 and the base plating layer 24, and the opening 32a that exposes the base plating layer 24 to the dry film resist layer 32. To form. As an example of the method of forming the opening 32a in the dry film resist layer 32, a method of exposing and removing the portion of the opening 32a in the dry film resist layer 32 through a mask can be taken. Next, as shown in FIG. 2 (c), the opening 32a formed in the dry film resist layer 32 is electroplated with, for example, tin, and then the dry film resist layer 32 is removed to remove the base plating layer. A top plating layer 28 made of tin is formed on the 24. After that, as shown in FIG. 2D, a plurality of plating bumps 20 can be obtained by reflowing the top plating layer 28.

上述した図２（ａ）～（ｄ）に一実施形態を示す本発明のプリント配線板の製造方法の特徴は、複数のめっきバンプ２０において、ベースめっき層２４の高さに応じてドライフィルムレジスト層３２に形成する開口３２ａの開口径を調整することで、トップめっき層２８のスズの量を管理し、最終的なめっきバンプ２０の高さを制御することにある。すなわち、ドライフィルムレジスト層３２の開口３２ａを、トップめっき層２８をリフロー後の全めっきバンプ２０の高さが一定になるよう、めっきバンプ２０毎にベースめっき層２４の高さに応じて異なる開口径とし、トップめっき層２８の体積をめっきバンプ２０毎に異ならせている。 A feature of the method for manufacturing a printed wiring board of the present invention showing one embodiment in FIGS. 2A to 2D described above is a dry film resist in a plurality of plating bumps 20 according to the height of the base plating layer 24. By adjusting the opening diameter of the opening 32a formed in the layer 32, the amount of tin in the top plating layer 28 is controlled, and the height of the final plating bump 20 is controlled. That is, the opening 32a of the dry film resist layer 32 is opened differently depending on the height of the base plating layer 24 for each plating bump 20 so that the height of all the plating bumps 20 after reflowing the top plating layer 28 is constant. The diameter is set, and the volume of the top plating layer 28 is different for each plating bump 20.

図２（ａ）～（ｄ）に示す例では、図２（ａ）に示すように、３か所のめっきバンプ２０のうち、左端のベースめっき層２４、中間のベースめっき層２４、右端のベースめっき層２４のそれぞれの高さが、高、中、低となっている。なお、全てのめっきバンプ２０において、ベースめっき層２４の径は略同じである。その場合、図２（ｂ）に示すように、左端のドライフィルムレジスト層３２の開口３２ａ、中間のドライフィルムレジスト層３２の開口３２ａ、右端のドライフィルムレジスト層３２の開口３２ａのそれぞれの開口径を、小、中、大としている。電気めっきによりトップめっき層２８を形成する際、トップめっき層２８の厚さは全てのめっきバンプ２０において同じである。そのため、上述したようにドライフィルムレジスト層３２の開口３２ａの開口径を調整することで、図２（ｃ）に示すように、左端のめっきバンプ２０、中間のめっきバンプ２０、右端のめっきバンプ２０のそれぞれのトップめっき層２８の体積が、小、中、大となる。そのため、トップめっき層２８をリフローすることで、図２（ｄ）に示すように、全てのめっきバンプ２０の高さが一定になる。 In the examples shown in FIGS. 2A to 2D, as shown in FIG. 2A, of the three plating bumps 20, the leftmost base plating layer 24, the intermediate base plating layer 24, and the rightmost plating bump 20 The height of each of the base plating layers 24 is high, medium, and low. The diameter of the base plating layer 24 is substantially the same in all the plating bumps 20. In that case, as shown in FIG. 2B, the opening diameters of the opening 32a of the dry film resist layer 32 at the left end, the opening 32a of the intermediate dry film resist layer 32, and the opening 32a of the dry film resist layer 32 at the right end, respectively. Is small, medium, and large. When the top plating layer 28 is formed by electroplating, the thickness of the top plating layer 28 is the same for all the plating bumps 20. Therefore, by adjusting the opening diameter of the opening 32a of the dry film resist layer 32 as described above, as shown in FIG. 2C, the leftmost plating bump 20, the intermediate plating bump 20, and the rightmost plating bump 20 are used. The volume of each of the top plating layers 28 is small, medium, and large. Therefore, by reflowing the top plating layer 28, the heights of all the plating bumps 20 become constant as shown in FIG. 2D.

必要に応じて、図２（ａ）に示す中間体における各ベースめっき層の高さを予め測定し、ソルダーレジスト層１６の表面などに形成された製品の情報を記載する二次元コードにその測定値を取り込み、第２のメーカーがドライフィルムレジスト層３２の開口３２ａを作製する際、その情報を利用することができる。また、めっきバンプ２０の数は多量であるため、プリント配線板の表面を領域に分け、領域毎に開口３２ａの開口径を決めることもできる。さらに、プリント配線板の領域ごとにベースめっき層２４の高さの傾向が予めわかる場合は、そのベースめっき層２４の傾向に応じて各領域毎の開口３２ａの開口径を決めることもできる。 If necessary, the height of each base plating layer in the intermediate shown in FIG. 2A is measured in advance, and the measurement is performed on a two-dimensional code that describes information on the product formed on the surface of the solder resist layer 16 or the like. The value can be taken in and the information can be used when the second maker creates the opening 32a of the dry film resist layer 32. Further, since the number of plating bumps 20 is large, the surface of the printed wiring board can be divided into regions, and the opening diameter of the opening 32a can be determined for each region. Further, when the tendency of the height of the base plating layer 24 is known in advance for each region of the printed wiring board, the opening diameter of the opening 32a for each region can be determined according to the tendency of the base plating layer 24.

本発明のプリント配線板の製造方法およびプリント配線板によれば、複数のめっきバンプ間において、ベースめっき層の高さを揃えるための研磨や、めっきバンプの高さを揃えるためのフラッタニングを実施する必要がなく、製造工程が簡単となる。 According to the method for manufacturing a printed wiring board and the printed wiring board of the present invention, polishing for aligning the heights of the base plating layers and fluttering for aligning the heights of the plating bumps are performed between a plurality of plating bumps. There is no need to do this, which simplifies the manufacturing process.

１０ プリント配線板
１２ 基部絶縁層
１４ 導体層
１４ａ 導体パッド
１６ ソルダーレジスト層
１６ａ 開口
２０ めっきバンプ
２４ ベースめっき層
２８ トップめっき層
３２ ドライフィルムレジスト層
３２ａ 開口 10 Printed wiring board 12 Base insulation layer 14 Conductor layer 14a Conductor pad 16 Solder resist layer 16a Opening 20 Plating bump 24 Base plating layer 28 Top plating layer 32 Dry film resist layer 32a Opening

Claims (14)

基部絶縁層を形成することと、
前記基部絶縁層上に導体層を形成することと、
前記基部絶縁層上および前記導体層上にソルダーレジスト層を形成することと、
前記ソルダーレジスト層に、前記導体層の一部を導体パッドとして露出させる開口を形成することと、
前記開口内にベースめっき層を形成することと、
前記ベースめっき層上にトップめっき層を形成することと、
前記トップめっき層をリフローすることでめっきバンプを形成することと、を含む、複数のめっきバンプを有するプリント配線板を製造する方法であって、
前記ベースめっき層上にトップめっき層を形成することは、
前記ソルダーレジスト層上および前記ベースめっき層上にドライフィルムレジスト層を形成することと、
前記ドライフィルムレジスト層に、前記ベースめっき層を露出させる開口を形成することと、
前記開口にめっきにより前記トップめっき層を形成することと、
前記ドライフィルムレジスト層を除去することと、を含み、
前記ドライフィルムレジスト層の開口は、前記複数のめっきバンプ間でめっきバンプの高さを揃えるよう、めっきバンプ毎に前記ベースめっき層の高さに応じた異なる開口径とする。 Forming the base insulating layer and
Forming a conductor layer on the base insulating layer and
Forming a solder resist layer on the base insulating layer and the conductor layer,
To form an opening in the solder resist layer to expose a part of the conductor layer as a conductor pad.
Forming a base plating layer in the opening and
Forming a top plating layer on the base plating layer and
A method of manufacturing a printed wiring board having a plurality of plating bumps, which comprises forming plating bumps by reflowing the top plating layer.
Forming a top plating layer on the base plating layer
Forming a dry film resist layer on the solder resist layer and the base plating layer, and
By forming an opening in the dry film resist layer to expose the base plating layer,
To form the top plating layer by plating in the opening,
Including removing the dry film resist layer.
The openings of the dry film resist layer have different opening diameters according to the height of the base plating layer for each plating bump so that the heights of the plating bumps are made uniform among the plurality of plating bumps. 請求項１に記載のプリント配線板の製造方法であって、前記ベースめっき層と前記導体パッドとの間に下地層を形成することをさらに含む。 The method for manufacturing a printed wiring board according to claim 1, further comprising forming a base layer between the base plating layer and the conductor pad. 請求項２に記載のプリント配線板の製造方法であって、前記下地層が、ニッケル層、パラジウム層及び金層からなる。 The method for manufacturing a printed wiring board according to claim 2, wherein the base layer is composed of a nickel layer, a palladium layer, and a gold layer. 請求項１に記載のプリント配線板の製造方法であって、前記ベースめっき層と前記トップめっき層との間に中間層を形成することをさらに含む。 The method for manufacturing a printed wiring board according to claim 1, further comprising forming an intermediate layer between the base plating layer and the top plating layer. 請求項４に記載のプリント配線板の製造方法であって、前記中間層がニッケルを主成分とする。 The method for manufacturing a printed wiring board according to claim 4, wherein the intermediate layer contains nickel as a main component. 請求項１に記載のプリント配線板の製造方法であって、前記ベースめっき層が銅を主成分とする。 The method for manufacturing a printed wiring board according to claim 1, wherein the base plating layer contains copper as a main component. 請求項１に記載のプリント配線板の製造方法であって、前記トップめっき層がスズを主成分とする。 The method for manufacturing a printed wiring board according to claim 1, wherein the top plating layer contains tin as a main component. 複数のめっきバンプを有するプリント配線板であって、
基部絶縁層と、
前記基部絶縁層上に形成された導体層と、
前記基部絶縁層上および前記導体層上に形成され、かつ、前記導体層の一部を導体パッドとして露出させる開口を有するソルダーレジスト層と、
前記ソルダーレジスト層の開口内に形成されたベースめっき層と、前記ベースめっき層上に半球状に形成されたトップめっき層と、を含むめっきバンプと、
を有し、
前記複数のめっきバンプ間で、前記ベースめっき層の高さが異なり、めっきバンプの高さが略同じである。 A printed wiring board with multiple plated bumps,
With the base insulation layer,
The conductor layer formed on the base insulating layer and
A solder resist layer formed on the base insulating layer and the conductor layer and having an opening that exposes a part of the conductor layer as a conductor pad.
A plating bump including a base plating layer formed in the opening of the solder resist layer and a top plating layer formed hemispherically on the base plating layer.
Have,
The height of the base plating layer is different among the plurality of plating bumps, and the heights of the plating bumps are substantially the same. 請求項８に記載のプリント配線板であって、前記ベースめっき層と前記導体パッドとの間に下地層を有する。 The printed wiring board according to claim 8, which has a base layer between the base plating layer and the conductor pad. 請求項９に記載プリント配線板であって、前記下地層が、ニッケル層、パラジウム層及び金層からなる。 The printed wiring board according to claim 9, wherein the base layer is composed of a nickel layer, a palladium layer, and a gold layer. 請求項８に記載のプリント配線板であって、前記ベースめっき層と前記トップめっき層との間に中間層を有する。 The printed wiring board according to claim 8, which has an intermediate layer between the base plating layer and the top plating layer. 請求項１１に記載のプリント配線板であって、前記中間層がニッケルを主成分とする。 The printed wiring board according to claim 11, wherein the intermediate layer contains nickel as a main component. 請求項８に記載のプリント配線板であって、前記ベースめっき層が銅を主成分とする。 The printed wiring board according to claim 8, wherein the base plating layer contains copper as a main component. 請求項８に記載のプリント配線板であって、前記トップめっき層がスズを主成分とする。 The printed wiring board according to claim 8, wherein the top plating layer contains tin as a main component.
JP2020121121A 2020-07-15 2020-07-15 Manufacturing method of printed wiring board and printed wiring board Pending JP2022018196A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020121121A JP2022018196A (en) 2020-07-15 2020-07-15 Manufacturing method of printed wiring board and printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020121121A JP2022018196A (en) 2020-07-15 2020-07-15 Manufacturing method of printed wiring board and printed wiring board

Publications (1)

Publication Number Publication Date
JP2022018196A true JP2022018196A (en) 2022-01-27

Family

ID=80203139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020121121A Pending JP2022018196A (en) 2020-07-15 2020-07-15 Manufacturing method of printed wiring board and printed wiring board

Country Status (1)

Country Link
JP (1) JP2022018196A (en)

Similar Documents

Publication Publication Date Title
US20080098595A1 (en) Method of making a circuitized substrate with enhanced circuitry and electrical assembly utilizing said substrate
US11083086B2 (en) Printed wiring board and method for manufacturing printed wiring board
US8847078B2 (en) Printed wiring board and method for manufacturing printed wiring board
US6838314B2 (en) Substrate with stacked vias and fine circuits thereon, and method for fabricating the same
CN100464618C (en) Wiring substrate and manufacturing process of the same
US20240268023A1 (en) Printed wiring board and method for manufacturing printed wiring board
US11304307B2 (en) Printed wiring board and method for manufacturing printed wiring board
US20220330428A1 (en) Printed wiring board and method for manufacturing the same
US11729911B2 (en) Printed wiring board and method for manufacturing the same
US20220330427A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP7257273B2 (en) Printed wiring board and manufacturing method thereof
JP2022018196A (en) Manufacturing method of printed wiring board and printed wiring board
US20200266075A1 (en) Method for manufacturing printed wiring board and printed wiring board
JP7568533B2 (en) Printed wiring board and its manufacturing method
JP7336258B2 (en) Printed wiring board and manufacturing method thereof
JP2020136652A (en) Manufacturing method of printed wiring board and printed wiring board
JP7378247B2 (en) Printed wiring board and its manufacturing method
JP2021027224A (en) Method for manufacturing printed wiring board
JP2022017678A (en) Printed wiring board and manufacturing method thereof
JP7257175B2 (en) Printed wiring board and printed wiring board manufacturing method
US11272614B2 (en) Printed wiring board and method for manufacturing the same
JP2011192767A (en) Method of manufacturing wiring board with solder bump, and mask for mounting solder ball
JP2021072337A (en) Manufacturing method of printed wiring board
JP2021072338A (en) Manufacturing method of printed wiring board
JP2022121157A (en) Printed wiring board and manufacturing method thereof