JP2022014184A - 圧電セラミックス素子の駆動回路 - Google Patents

Abstract

【課題】比較的簡単な構造で、圧電セラミックス素子の変位特性の経時的な低下を抑制しつつ大きな変位を得ることができる、圧電セラミックス素子の駆動回路を提供する。【解決手段】圧電セラミックス素子の駆動回路を、圧電セラミックス素子の駆動を制御するための電圧を発生する駆動制御部と、パルス電圧を発生するパルス電圧発生部と、圧電セラミックス素子を、回路起動時に前記パルス電圧発生部に接続した後、前記駆動制御部への接続に切り替えるスイッチ部とを備えるものとする。【選択図】図１

Description

本発明は、圧電セラミックス素子の駆動回路に関する。

圧電セラミックス素子は、圧電性を有するセラミックス（圧電セラミックス）を、一対またはそれ以上の電極で挟み込んだ構造を有する電子部品である。ここで、圧電性とは、電気エネルギーと機械エネルギーとを相互に変換可能な性質である。

圧電セラミックス素子は、前述した圧電セラミックスの性質を利用して、相対する電極間に印加された電圧を物理的運動に変換し、他の物体を動かすアクチュータとして利用されている。

圧電セラミックスから圧電セラミックス素子を得るためには、分極処理が必須である。ここで、分極処理とは、圧電セラミックスに対して特定方向に電圧（電界）を印加して、自発分極の向きを揃える処理をいう。自発分極の揃い方が不十分であると、アクチュータとして使用した際に十分な変位特性が得られないため、分極処理は、十分に大きな電界を十分に長い時間印加して行われることが通常であり、また必要に応じて圧電セラミックスを加熱しながら行われている。

近年、アクチュエータは、フォースフィードバックを行う入力装置に搭載されており、圧電セラミックス素子も、こうした装置にアクチュエータとして用いられている。ここで、フォースフィードバックとは、操作者に対して振動や衝撃といった外力を与えることで、何らかの情報を伝えることをいう。

こうした入力装置は、高温環境下に置かれることも多く、この場合には搭載されている圧電セラミックス素子も高温に晒されることとなる。また、振動を発生させる際に、圧電セラミックス素子に対して、分極時の電界の印加方向（分極方向）と逆向きの電圧が印加されることも多い。これらの事象はいずれも、圧電セラミックス素子における自発分極の向きを乱す方向に作用するため、入力装置を長期間使用するうちに圧電セラミックス素子の変位特性が低下し、所期のフィードバックが得られなくなることがあった。

このような圧電セラミックス素子の変位特性の低下は、該素子を用いたアクチュエータに共通する課題であり、これを解決するために種々の対策が講じられている。例えば、特許文献１では、圧電素子を備えた液体噴射装置に温度検出手段を設け、該温度検出手段が圧電素子の正常使用温度範囲外の温度を検出した場合に、圧電素子に再分極波形を印加する技術思想が開示されている。そして、再分極波形の例として、電圧上昇工程、電圧保持工程及び電圧降下工程の各工程を６秒程度で、保持電圧を３０～４０Ｖとした波形が示されている。また、特許文献２では、圧電素子の駆動交流電圧を、分極方向に印加する順方向最大電圧の絶対値が、分極方向と逆方向に印加する逆方向最大電圧の絶対値よりも大きいものとすることで、圧電素子の分極消失を防止しつつ変位を増大させる技術思想が開示されている。

特開２０１３－１３２８３２号公報 特開２００６－６６６５５号公報

正常使用温度範囲外の温度の検出により圧電素子に再分極波形を印加する場合には、温度検出手段及び再分極波形を印加する回路に加えて、温度検出手段で検出された温度が正常使用温度範囲内にあるか否かを判定する手段や、該手段での判定結果に応じて、再分極波形を印加する回路を圧電素子へと接続する手段を設ける必要があり、回路が複雑になることが問題である。また、再分極波形が直流電圧を短時間印加するものである場合には、自発分極を十分に揃え直すことができず、特性低下の抑制効果が不十分となる場合があった。

圧電素子に印加する駆動交流電圧を、分極方向（順方向）に大きくする場合には、順方向及び逆方向に対して同様に電圧を振る通常の交流駆動に比べて、効率が悪くなることが問題であった。

そこで、本発明は、前述の問題点を解決し、比較的簡単な構造で、圧電セラミックス素子の変位特性の経時的な低下を抑制しつつ、効率的に変位を得ることができる、圧電セラミックス素子の駆動回路の提供を目的とする。

本発明者は、前記課題を解決するために種々の検討を行ったところ、圧電セラミックス素子の駆動回路を、回路起動時に圧電セラミックス素子に対して分極用のパルス電圧を印加した後、通常の駆動制御を行うように構成することで、当該課題を解決できることを見出し、本発明を完成するに至った。

すなわち、前記課題を解決するための本発明の一態様は、圧電セラミックス素子の駆動を制御するための電圧を発生する駆動制御部と、パルス電圧を発生するパルス電圧発生部と、圧電セラミックス素子を、回路起動時に前記パルス電圧発生部に接続した後、前記駆動制御部への接続に切り替えるスイッチ部とを備える圧電セラミックス素子の駆動回路である。

本発明によれば、比較的簡単な構造で、圧電セラミックス素子の変位特性の経時的な低下を抑制しつつ大きな変位を得ることができる、圧電セラミックス素子の駆動回路が提供される。

本発明の一態様に係る圧電セラミックス素子の駆動回路の構成を示す概念図 実施例１～４８で圧電セラミックスに印加した交流三角波パルスの波形を示す説明図 実施例１～４８の結果を基に作成した、分極処理時の交流三角波パルスを印加するサイクル数と、得られる圧電セラミックス素子の変位量比との関係を示すグラフ 実施例４９～６６で圧電セラミックスに印加したユニポーラ三角波パルスの波形を示す説明図 実施例４９～６６の結果を基に作成した、分極処理時のユニポーラ三角波パルスを印加するサイクル数と、得られる圧電セラミックス素子の変位量比との関係を示すグラフ 実施例６７～９６の結果を基に作成した、分極処理時の交流三角波パルスを印加するサイクル数と、得られる圧電セラミックス素子の変位量比との関係を示すグラフ 比較例１で圧電セラミックスに印加した電圧の経時変化を示すグラフ

以下、図面を参照しながら、本発明の構成及び作用効果について、技術的思想を交えて説明する。但し、作用機構については推定を含んでおり、その正否は、本発明を制限するものではない。また、以下の実施態様における構成要素のうち、最上位概念を示す請求項に記載されていないものについては、任意の構成要素として説明される。なお、数値範囲の記載（２つの数値を「～」でつないだ記載）については、下限及び上限として記載された数値をも含む意味である。

図１に例示する、本発明の一態様に係る圧電セラミックス素子の駆動回路（以下、「本態様に係る駆動回路」と記載することがある）１００は、圧電セラミックス素子１の駆動を制御するための電圧を発生する駆動制御部１０と、パルス電圧を発生するパルス電圧発生部２０と、圧電セラミックス素子１を、回路起動時に前記パルス電圧発生部２０に接続した後、前記駆動制御部１０への接続に切り替えるスイッチ部３０とを備える。

駆動制御部１０は、外部からの入力に応じて、又は予め設定されたパターンに従って、圧電セラミックス素子１に対して所期のタイミングで駆動電圧を印加してこれを動作させる。印加する電圧の大きさ及び印加のタイミングは、圧電セラミックス素子１の形状・構造及びこれを構成する圧電材料の特性、並びに要求される動作等に応じて決定される。駆動制御部１０の回路構成としては、圧電セラミックス素子１に印加する電圧のパターンに応じて当業者が採用しうる、あらゆるものが採用可能である。

パルス電圧発生部２０は、回路起動時に圧電セラミックス素子１に印加するパルス電圧を発生させる。圧電セラミックス素子１に対してパルス電圧を印加することで、圧電セラミックス素子１を再分極処理し、変位特性の低下を抑制することが可能となる。発生させるパルス電圧の波形は特に限定されず、正弦波、矩形波及び三角波等が例示される。中でも三角波は、圧電セラミックス素子の再分極を効率的に実施できる点で好ましい。また、パルス電圧の大きさ、発生時間及び周波数等は、該パルス電圧を印加する圧電セラミックス素子１の形状・構造及びこれを構成する圧電材料の特性、並びに使用環境等に応じて決定される。パルス電圧発生部２０の回路構成としては、発生させるパルス電圧のパターンに応じて当業者が採用しうる、あらゆるものが採用可能である。

パルス電圧発生部２０で発生させるパルス電圧は、ユニポーラパルスであることが好ましい。ここで、ユニポーラパルスとは、正又は負のいずれか一方のみの極性をもつパルスをいう。ユニポーラパルスを圧電セラミックス素子１に印加して再分極を行うことで、パルス電圧の印加条件による特性のばらつきを抑えることができる。この場合、ユニポーラパルスの極性は、圧電セラミックス素子１の極性に一致させることがより好ましい。

パルス電圧発生部２０で三角波のユニポーラパルスを発生させる場合、パルスの周波数は０．１～１ｋＨｚであることが好ましく、０．２～５００Ｈｚであることがより好ましく、１～３００Ｈｚであることがさらに好ましい。パルスの周波数をこの範囲とすることで、少数のパルスで、換言すれば短時間で、圧電セラミックス素子１の再分極処理を完了し、変位特性の低下を抑制することができる。

スイッチ部３０は、圧電セラミックス素子の駆動回路１００を起動した際に圧電セラミックス素子１とパルス電圧発生部２０とを接続し、その後圧電セラミックス素子１と駆動制御部１０とを接続する。回路起動時のパルス電圧発生部２０との接続により、圧電セラミックス素子１にパルス電圧が印加され、再分極処理が行われる。そして、再分極処理が完了すると、スイッチ部３０が切り替わり、圧電セラミックス素子１と駆動制御部１０とが接続されて圧電セラミックス素子１が駆動状態となる。スイッチ部３０としては、機械的にスイッチを切り替える回路やショットキーダイオードを利用したもの等が例示されるが、これらに限定されず、回路同士の接続を所期のタイミングで切替可能なものであればよい。

パルス電圧発生部２０から駆動制御部１０へのスイッチ部３０の接続切替は、待機時間を短くする点から、圧電セラミックス素子の駆動回路１００の起動時からなるべく短時間のうちに行うことが好ましい。一例として、起動時から１０秒以内が挙げられ、好ましくは５秒以内、より好ましくは１秒以内である。

本態様に係る駆動回路は、分極処理済みの圧電セラミックス素子の駆動に使用できるのはもちろんであるが、電極が形成された未分極の圧電セラミックスを搭載して使用することもできる。この場合には、駆動回路を起動した際に、パルス電圧発生部から印加されるパルス電圧で圧電セラミックスが分極処理されて圧電セラミックス素子となり、これが駆動制御部から印加される電圧で駆動されることとなる。

使用する圧電セラミックス及びこれに形成される電極の形状・構造及び構成材料等は特に限定されない。しかし、電極間距離が大きすぎる場合には、自発分極の向きを揃えることが可能な電界強度を得るために、該電極間に高電圧を印加することを要し、パルス電圧発生部の高性能化や短絡対策が必要となってくる。このため、パルス電圧発生部を特殊な構造とすることなく分極処理を可能とするためには、圧電セラミックスの電極間距離を１００μｍ以下とすることが好ましく、８０μｍ以下とすることがより好ましく、５０μｍ以下とすることがさらに好ましい。

本態様に係る駆動回路は、抗電界Ｅ_ｃが大きく自発分極の向きを揃えにくい材料で構成された圧電セラミックスに対しても、パルス電圧の作用により、室温かつ短時間での分極処理が可能である。これは、圧電セラミックス中の電界が瞬時に大きく変動することで、イオンや電子等の荷電粒子が刺激を受けて活性化されるためと推測される。このため、圧電セラミックスとして、従来の分極方法では高温・高電界下で長時間の処理が必要であった、抗電界Ｅ_ｃの大きな材料で構成されたものを使用すると、本態様に係る駆動回路による分極処理の利点をより多く享受できる。具体例な抗電界Ｅ_ｃの値は、１．０ｋＶ／ｍｍ以上が好ましく、１．５ｋＶ／ｍｍ以上がより好ましく、２．０ｋＶ／ｍｍ以上がさらに好ましい。

ここで、圧電セラミックスの抗電界Ｅ_ｃの値は、圧電セラミックスについて分極（Ｐ）と電界（Ｅ）との関係をプロットして得たＰ－Ｅ曲線（ヒステリシスループ）から算出される。すなわち、Ｐ－Ｅ曲線が電界（Ｅ）軸と交わる点（Ｐ＝０）における電界の値が抗電界Ｅ_ｃである。したがって、新規な材料で形成された圧電セラミックス等で、抗電界Ｅ_ｃの値が不明な場合には、この方法で実測する。他方、市販の材料で形成された圧電セラミックスで、該材料の製造業者等を通じて抗電界Ｅ_ｃの値を知ることができる場合には、その値を用いてもよい。

また、本態様に係る駆動回路を利用した分極処理を、前述したヒステリシスループにおける分極の最大値Ｐ_ｍａｘに対する残留分極Ｐ_ｒの比Ｐ_ｒ／Ｐ_ｍａｘの値が大きな圧電セラミックスに適用すると、パルス電圧の印加条件による特性のばらつきが低減されるため好ましい。パルス電圧の印加条件としては、電圧を印加するサイクル数や、パルスの周波数等が例示される。圧電セラミックスにおける前記比Ｐ_ｒ／Ｐ_ｍａｘの値は、０．８０以上が好ましく、０．８５以上がより好ましく、０．９０以上がさらに好ましい。

ここで、圧電セラミックスの残留分極Ｐ_ｒの値は、前述したヒステリシスループが分極（Ｐ）軸と交わる点（Ｅ＝０）における分極の値である。この残留分極Ｐ_ｒの値、及び前述した分極の最大値Ｐ_ｍａｘの値は、前述した抗電界Ｅ_ｃと同様に、実測してもよく、製造業者等を通じて知得した値を用いてもよい。

以下、実施例により本発明をさらに具体的に説明するが、本発明は該実施例に限定されるものではない。

（実施例１）
圧電セラミックスとして、アルカリニオブ系材料（Ｅ_ｃ＝２５ｋＶ／ｃｍ、Ｐ_ｒ／Ｐ_ｍａｘ＝０．７５）にて形成された、縦横寸法が１０ｍｍ×５ｍｍで厚さ２６μｍの圧電セラミックス層が、内部電極を介して厚さ方向に１０層積層された矩形の複合焼結体を準備した。この複合焼結体に対して、その積層方向の上下面を、周縁から所期の余白を残して覆うように、及びその側面に１層おきに露出する内部電極同士と前記上下面を覆う電極のいずれか一方とを接続するように、銀ペーストを印刷・焼付けして電極を形成した。

この圧電セラミックスの積層方向の上下面に形成された電極を、図１に示す圧電セラミックス素子の駆動回路１００における、パルス電圧発生部２０用の回路に接続し、室温で、周波数０．１Ｈｚ、ピーク電圧１０４Ｖの交流三角波パルスを１サイクル（１０秒間）印加して分極処理を行い、実施例１に係る圧電セラミックス素子を得た。印加した交流三角波パルスの波形のイメージを図２に示す。ただし、図２では、３サイクル分の三角波が示されている。

得られた圧電セラミックス素子について、圧電特性を以下の方法で評価した。まず、圧電セラミックス素子を、２～５ｋＶ／ｍｍ、１０Ｈｚで駆動し、該素子の長手方向（１０ｍｍの辺の方向）の変位を、レーザー変位計（ａｉｘＡＣＣＴ Ｓｙｓｔｅｍｓ ＴＦ Ａｎａｌｙｚｅｒ ２０００）で測定した。次に、得られた変位を駆動電圧で割ることで、電圧あたりの変位量を算出した。次に、前述した圧電セラミックスと同様の形状・構造を有する圧電セラミックスを準備し、積層方向の上下面に形成した電極間に、室温で、１０４Ｖの直流電圧を２時間印加して得た基準素子について、同様の手順で電圧あたりの変位量を算出した。最後に、基準素子の電圧あたりの変位量に対する、実施例１に係る圧電セラミックス素子の電圧あたりの変位量の比（以下、単に「変位量比」と記載する）を算出した。得られた変位量比の値は、０．６７９であった。変位量比の値がゼロではなかったことから、実施例１では、圧電セラミックスが分極されて圧電セラミックス素子が得られたといえる。

（実施例２～４８）
圧電セラミックスに交流三角波パルスを印加するサイクル数、及び圧電セラミックスに印加する交流三角波パルスの周波数をそれぞれ表１及び表２に示す値とした以外は実施例１と同様の方法で、実施例２～４８に係る圧電セラミックス素子を作製し、変位量比を算出した。得られた変位量比の値を、交流三角波パルスの数及び周波数と共に表１及び表２にそれぞれ示す。

これらの結果と実施例１の結果とから、種々の交流三角波パルスの印加によって、圧電セラミックスの分極が可能であるといえる。また、これらの結果は、圧電セラミックス素子の駆動回路にパルス電圧発生部を組み込んで、所期のタイミングで圧電セラミックス素子にパルス電圧を印加することで、圧電セラミックス素子を再分極処理して変位特性の低下を抑制できることを示唆しているといえる。

図３は、実施例１～４８の結果を基に作成した、分極処理時の交流三角波パルスを印加するサイクル数と、得られる圧電セラミックス素子の変位量比との関係を示すグラフである。この図からは、１０サイクル以下の比較的少数のパルスの印加によって、大きな変位量比を有する圧電セラミックス素子が得られることが判る。また、印加する交流三角波パルスの周波数に着目すると、５０Ｈｚ以下の比較的低い周波数のパルスの印加によって、大きな変位量比を有する圧電セラミックス素子が得られることも判る。最も大きな変位量比が得られたのは、１０Ｈｚのパルスを２個（２サイクル）印加した場合であり、その値（０．９８８）から、基準素子に匹敵する変位特性を有する素子が得られているといえる。

（実施例４９～６６）
圧電セラミックスに印加するパルスをユニポーラ三角波パルスに変更すると共に、パルスを印加するサイクル数、及び印加するパルスの周波数をそれぞれ表３に示す値とした以外は実施例１と同様の方法で、実施例４９～６６に係るに係る圧電セラミックス素子を作製し、変位量比を算出した。印加したユニポーラ三角波パルスの波形の例を図４に示す。ただし、図４では、６サイクル分の三角波が示されている。印加するパルスの周波数は、交流三角波パルスを印加する場合の２倍とし、三角波のデュレーションを同一とした。得られた変位量比の値を、ユニポーラ三角波パルスの数及び周波数と共に表３にそれぞれ示す。

これらの結果から、種々のユニポーラ三角波パルスの印加によって、圧電セラミックスの分極が可能であるといえる。また、これらの結果は、圧電セラミックス素子の駆動回路にパルス電圧発生部を組み込んで、所期のタイミングで圧電セラミックス素子にユニポーラ三角波パルスを印加することで、圧電セラミックス素子を再分極処理して変位特性の低下を抑制できることを示唆しているといえる。

図５は、実施例４９～６６の結果を基に作成した、分極処理時のユニポーラ三角波パルスを印加するサイクル数と、得られる圧電セラミックス素子の変位量比との関係を示すグラフである。この図からは、２００Ｈｚ以下の比較的低い周波数のパルスの印加によって、１００サイクル以下の少ないサイクル数で大きな変位量比を有する圧電セラミックス素子が得られることが判る。特に、２～２００Ｈｚのパルスを印加した場合には、電圧あたりの変位量が基準素子を超える素子も得られたことから、この周波数範囲近傍の交流三角波パルスの印加により、変位特性に優れた圧電セラミックス素子が得られるといえる。

（実施例６７～９６）
圧電セラミックスとして、ＰＺＴ系材料（Ｅ_ｃ＝１９ｋＶ／ｃｍ、Ｐ_ｒ／Ｐ_ｍａｘ＝０．９４）にて形成されたものを使用したこと、並びに圧電セラミックスに交流三角波パルスを印加するサイクル数、及び圧電セラミックスに印加する交流三角波パルスの周波数をそれぞれ表４に示す値とした以外は実施例１と同様の方法で、実施例６７～９６に係る圧電セラミックス素子を作製し、変位量比を算出した。得られた変位量比の値を、交流三角波パルスの数及び周波数と共に表４にそれぞれ示す。

これらの結果から、ＰＺＴ系の圧電材料で形成された圧電セラミックスについても、交流三角波パルスの印加によって分極ないし再分極が可能であるといえる。

図６は、実施例６７～９６の結果を基に作成した、分極処理時の交流三角波パルスを印加するサイクル数と、得られる圧電セラミックス素子の変位量比との関係を示すグラフである。この図からは、２０サイクル以下のパルス印加では、パルスの周波数によらず０．８５以上の変位量比が得られることが判る。また、パルスの印加条件によっては変位量比が１を超え、基準素子よりも優れた変位性能が得られることも判る。さらに、これらの結果を、図３に示す実施例１～４８の結果と比較すると、実施例６７～９６に係る圧電セラミックス素子の方が、パルス電圧の印加条件による変位量比のばらつきが小さいことも判る。

実施例６７～９６に係る圧電セラミックス素子において、このような好ましい結果が得られたことには、これを構成する圧電材料における上述したＰ_ｒ／Ｐ_ｍａｘ比の値が大きいことが影響していると推察される。すなわち、当該比の値が大きいことは、電界が印加された状態から該電界をゼロにした際の分極の変化が小さく、電界の変化に対して電荷の移動量が少ないことを意味する。このため、パルス電圧が印加された場合のように、電界の急激な変化が生じ、該変化に電荷の移動が追従できなくなった場合でも、分極Ｐの値がそれほど大きくは変化しない結果、変位量比のばらつきが抑えられたと考えられる。

（比較例１）
分極処理時の電圧の印加態様を、図７に示すように、５２Ｖまで３秒かけて昇圧後に１０４Ｖまで３秒かけて昇圧し、該電圧で１秒保持した後、０Ｖまで３秒で降圧するものとした以外は実施例１と同様の方法で、比較例１に係る圧電セラミックス素子を作製し、変位量比を算出した。得られた変位量比は０．５７４であった。

比較例１に係る圧電セラミックス素子の変位性能が、基準素子に比べて著しく劣っていたことから、直流電圧を短時間印加する分極処理では、所期の特性の圧電セラミックス素子を得ることは困難といえる。したがって、前述の各実施例に係る圧電セラミックス素子が特性に優れたものとなったことには、上述したように、圧電セラミックス中の電界を瞬時に大きく変動させて、イオンや電子等の荷電粒子を活性化するという、パルス電圧の作用が大きく寄与していると考えられる。

本発明によれば、圧電セラミックス素子の変位特性の経時的な低下を抑制しつつ大きな変位を得ることが可能な、比較的簡単な構造の圧電セラミックス素子の駆動回路が提供される。このため、本発明は、従来品に代わる圧電セラミックスの駆動回路として有用である。また、本発明に係る圧電セラミックス素子の駆動回路は、未分極の圧電セラミックスを搭載して起動することで、該圧電セラミックスの分極処理を行うこともできる。このため、本発明によれば、従来は必須であった分極処理工程を省略することができる点でも有用なものである。

１００ 圧電セラミックス素子の駆動回路
１ 圧電セラミックス素子
１０ 駆動制御部
２０ パルス電圧発生部
３０ スイッチ部

Claims (4)

1. 圧電セラミックス素子の駆動を制御するための電圧を発生する駆動制御部と、
   パルス電圧を発生するパルス電圧発生部と、
   圧電セラミックス素子を、回路起動時に前記パルス電圧発生部に接続した後、前記駆
   動制御部への接続に切り替えるスイッチ部と
   を備える圧電セラミックス素子の駆動回路。
2. 前記パルス電圧発生部が、ユニポーラパルスを発生するように構成された、請求項１に記載の圧電セラミックス素子の駆動回路。
3. 前記ユニポーラパルスが、周波数０．１～５００Ｈｚの三角波である、請求項２に記載の圧電セラミックス素子の駆動回路。
4. 表面に少なくとも一対の電極が形成された未分極の圧電セラミックスを、請求項１～
   ３のいずれか１項に記載の駆動回路に搭載すること、
   前記駆動回路を作動させて、前記パルス電圧発生部で発生させたパルス電圧を前記圧
   電セラミックスに印加して分極処理し、圧電セラミックス素子とすること、及び
   前記圧電セラミックス素子に前記駆動制御部で発生させた電圧を印加して該圧電セラ
   ミックス素子を駆動すること
   を含む、圧電セラミックス素子の駆動回路の使用方法。

Images