JP2022012425A - 電源装置および照明器具 - Google Patents

Abstract

【課題】スイッチング回路への入力電圧の変動に対して、スイッチング回路の出力電圧の変動を抑制できる電源装置および照明器具を得ることを目的とする。【解決手段】本開示に係る電源装置は、スイッチング素子のオンオフにより、負荷に電力を供給するスイッチング回路と、該スイッチング回路の出力電圧が予め定められた目標値と一致するように、該スイッチング素子のオンオフを制御する制御回路と、を備え、該制御回路は、該スイッチング回路の出力電圧と該目標値との差分に対応する電圧と、バイアス電圧と、を加算または乗算してフィードバック電圧を算出し、該フィードバック電圧と、該スイッチング素子に流れる電流に対応する電圧と、の比較結果に応じて該スイッチング素子のオンオフを制御し、該バイアス電圧は、定常状態での該スイッチング回路への入力電圧波形に対応して変動する。【選択図】図２

Description

本開示は、電源装置および照明器具に関する。

特許文献１には、スイッチング素子のスイッチングにより商用交流電源からの入力の力率を改善する昇圧チョッパ回路を備えた電源装置が開示されている。この電源装置は、昇圧チョッパ回路の入力電圧を検出する入力電圧検出部と、昇圧チョッパ回路の出力電圧を検出する出力電圧検出部を備える。また、電源装置は、誤差増幅器、乗算器、コンパレータおよびドライバ回路を備える。誤差増幅器は、出力電圧検出部により検出した電圧に対応する電圧と基準電圧との差分を増幅する。乗算器は、誤差増幅器からの出力電圧と入力電圧検出部により検出した電圧とを乗算する。コンパレータは、乗算器の出力信号と、スイッチング素子のドレイン電流に対応する電圧とを比較する。ドライバ回路は、コンパレータからの出力信号に基づき、スイッチング素子のゲート信号を生成する。この結果、力率を改善しながら、昇圧チョッパ回路の出力電圧が設定電圧に近づくようにフィードバック制御される。

特許第６５５７４６０号公報

特許文献１に示されるような電源装置では、入力電圧が一時的にサグなどで変動した場合、乗算器の出力も変動する。このため、スイッチング回路の出力電圧にオーバーシュートまたはアンダーシュートが発生し易い可能性がある。

本開示は、上述の課題を解決するためになされたもので、スイッチング回路への入力電圧の変動に対して、スイッチング回路の出力電圧の変動を抑制できる電源装置および照明器具を得ることを目的とする。

本開示に係る電源装置は、スイッチング素子のオンオフにより、負荷に電力を供給するスイッチング回路と、該スイッチング回路の出力電圧が予め定められた目標値と一致するように、該スイッチング素子のオンオフを制御する制御回路と、を備え、該制御回路は、該スイッチング回路の出力電圧と該目標値との差分に対応する電圧と、バイアス電圧と、を加算または乗算してフィードバック電圧を算出し、該フィードバック電圧と、該スイッチング素子に流れる電流に対応する電圧と、の比較結果に応じて該スイッチング素子のオンオフを制御し、該バイアス電圧は、定常状態での該スイッチング回路への入力電圧波形に対応して変動する。

本開示に係る電源装置では、スイッチング回路の出力電圧と予め定められた目標値との差分に対応する電圧と、バイアス電圧と、を加算または乗算してフィードバック電圧が算出される。また、フィードバック電圧とスイッチング素子に流れる電流に対応する電圧との比較結果に応じて、スイッチング回路の出力電圧が目標値と一致するように、スイッチング素子のオンオフが制御される。バイアス電圧は、定常状態でのスイッチング回路への入力電圧波形に対応して変動する電圧である。このため、フィードバック電圧にスイッチング回路への入力電圧の変動が反映されることを抑制できる。従って、スイッチング回路への入力電圧の変動に対して、スイッチング回路の出力電圧の変動を抑制できる。

実施の形態１に係る照明器具の回路ブロック図である。 実施の形態１に係る制御回路の機能を説明する図である。 実施の形態１に係る電源装置の各部の波形を示す図である。 比較例に係る電源装置の波形を説明する図である。 実施の形態１に係る電源装置の波形を説明する図である。

本実施の形態に係る電源装置および照明器具について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、実施の形態１に係る照明器具１００の回路ブロック図である。照明器具１００は、電源装置１０と負荷８０を備える。負荷８０は例えば光源を有する。電源装置１０は光源を点灯させる。負荷８０は光源に限らず、電源装置１０から電力を供給されて機能するものであれば良い。

電源装置１０の入力端７１には交流電源ＡＣが接続される。電源装置１０の出力端７２には負荷８０が接続される。電源装置１０は、入力フィルタ回路１と、入力電圧検出回路２と、スイッチング回路３と、出力電圧検出回路５と、制御部６を備える。

入力フィルタ回路１は、ヒューズ１１と、交流用のコンデンサ１２と、ダイオードブリッジ１３を備える。ヒューズ１１は、過電流を保護するために設けられる。ダイオードブリッジ１３は、交流を直流に変換するために設けられる。ダイオードブリッジ１３の出力はスイッチング回路３に接続される。ダイオードブリッジ１３の出力の低電位側は接地用端子に接続される。

スイッチング回路３は絶縁形フライバックコンバータ回路から構成される。スイッチング回路３の一次側と二次側は分離されている。スイッチング回路３はスイッチング素子のスイッチングにより交流電源ＡＣからの入力の力率を改善する。スイッチング回路３には、交流電圧を整流した電圧が入力される。スイッチング回路３は、商用電源である交流電源ＡＣから共有された電力を、負荷８０に適した電力に変換する。制御部３０はスイッチング回路３を制御する。

スイッチング回路３において、ダイオードブリッジ１３の出力と並列にコンデンサ３１が接続される。コンデンサ３１の正極には、コンデンサ３８の正極、抵抗３７の一端およびトランス３３の一次側の一端が接続される。コンデンサ３８の負極と抵抗３７の他端には、ダイオード３９のカソードが接続される。ダイオード３９のアノードは、トランス３３の一次側の他端に接続される。コンデンサ３８、抵抗３７およびダイオード３９は、スイッチングに伴う過渡的な高電位を吸収するスナバ回路を形成する。

トランス３３の一次側の他端には、スイッチング素子３５の第１端子が直列に接続される。スイッチング素子３５の第２端子は、抵抗３６を介してコンデンサ３１の負極に接続される。スイッチング素子３５の制御端子には、制御部３０に接続される。制御端子は、第１、第２端子間をスイッチングするための端子である。

スイッチング素子３５は、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。スイッチング素子３５がＭＯＳＦＥＴの場合、第１端子はドレイン端子、第２端子はソース端子、制御端子はゲート端子である。スイッチング素子３５において第１端子がトランス３３、第２端子が接地用端子、制御端子が制御部３０に電気的に接続される。

制御部３０はスイッチング制御用のドライバを有する。制御部３０はスイッチング素子３５を駆動させる。コンデンサ３１の正極には抵抗４１が接続される。制御部３０は、コンデンサ３１から抵抗４１を介して電源を供給される。

制御部３０にはフォトカプラ６５が接続される。フォトカプラ６５は、トランス３３の二次側の情報を制御部３０に入力するために設けられる。

抵抗３６は、スイッチング素子３５のドレイン電流を検出するために設けられる。抵抗３６は、スイッチング素子３５のソース端子と接地用端子との間に接続される。抵抗３６の一端は制御部３０に接続される。これにより、スイッチング素子３５のソース電圧が制御部３０に入力され、制御部３０はドレイン電流を検出できる。

トランス３３の二次側のフライバック巻き線の一端には、ダイオード３４のアノードが接続される。ダイオード３４は、トランス３３の二次側に直列接続され、出力側に安定した電圧を伝達するために設けられる。ダイオード３４のカソードには、電解コンデンサ３２の正極が接続される。電解コンデンサ３２の負極は接地用端子に接続される。

スイッチング回路３の接地用の経路において、トランス３３の一次側と二次側はコンデンサ４０によって、絶縁されている。

制御部６は、マイクロコンピュータ６２とレギュレータ６１を備える。レギュレータ６１は、電圧を安定させるために設けられる。レギュレータ６１は、電解コンデンサ３２の電圧から電圧Ｖｃｃを生成する。電圧Ｖｃｃはマイクロコンピュータ６２に電源として供給される。

マイクロコンピュータ６２のＦＢ端子と接地用端子との間には、抵抗６３とコンデンサ６４の直列回路が接続される。コンデンサ６４と並列に、フォトカプラ６５が接続される。マイクロコンピュータ６２のＦＢ端子から出力された電圧は、抵抗６３とコンデンサ６４によってフィルタリングされ、フォトカプラ６５を介して一次側に伝達される。フォトカプラ６５の一次側は、制御部３０に接続される。制御部３０は、フォトカプラ６５を介してマイクロコンピュータ６２から後述するフィードバック電圧を受信する。

入力電圧検出回路２は、スイッチング回路３への入力電圧を検出する。入力電圧検出回路２は、直列に接続された抵抗２１、２２と、抵抗２２と並列に接続されたフォトカプラ２３から構成される。入力電圧検出回路２はコンデンサ３１と並列に接続される。フォトカプラ２３の出力は、マイクロコンピュータ６２に伝達される。これにより、マイクロコンピュータ６２はスイッチング回路３への入力電圧Ｖｉｎを検出する。

出力電圧検出回路５は、スイッチング回路３の出力電圧を検出する。出力電圧検出回路５は、直列に接続された抵抗５１、５２から構成される。出力電圧検出回路５は、電解コンデンサ３２と並列に接続される。抵抗５１と抵抗５２の分圧値はマイクロコンピュータ６２に入力される。これにより、マイクロコンピュータ６２はスイッチング回路３の出力電圧Ｖｏｕｔを検出する。

図２は、実施の形態１に係る制御回路６０の機能を説明する図である。本実施の形態では、一例としてスイッチングのオン時間を１スイッチングごとに制御する乗算器制御方式が採用される。

制御回路６０は、マイクロコンピュータ６２と制御部３０から形成される。マイクロコンピュータ６２は、各種の演算を行うＣＰＵと、メモリと、タイマを備えている。メモリには、予めＣＰＵの演算に用いられる値およびプログラムが書き込まれている。メモリは、例えば不揮発性メモリから構成される。また、マイクロコンピュータ６２の機能は、専用のハードウェアで実現されても良い。また、マイクロコンピュータ６２の各機能について、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしても良い。

制御部３０についても、マイクロコンピュータまたは専用のハードウェアで構成することができる。また、制御部３０の各機能について、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現しても良い。また、制御回路６０を１つのマイクロコンピュータまたはハードウェア等の制御装置から構成しても良い。

マイクロコンピュータ６２は、増幅器６２ａを有する。増幅器６２ａの一方の入力には、抵抗６２ｂを介して出力電圧Ｖｏｕｔが入力される。増幅器６２ａの他方の入力と接地用端子ＧＮＤとの間には、基準電源６２ｃが接続される。増幅器６２ａの一方の入力と出力との間には、コンデンサ６２ｄと抵抗６２ｅの直列回路が接続される。増幅器６２ａの出力は増幅器６２ｆの一方の入力に接続される。増幅器６２ｆの他方の入力には、オシレータからの信号が入力される。増幅器６２ａ、抵抗６２ｂ、コンデンサ６２ｄ、抵抗６２ｅ、増幅器６２ｆは、誤差増幅器を構成する。誤差増幅器からは、スイッチング回路３の出力電圧Ｖｏｕｔと予め定められた目標値との差分に対応する電圧が出力される。ここで、予め定められた目標値は、基準電源６２ｃの電圧に対応する。マイクロコンピュータ６２において、誤差増幅器はプログラムにより仮想的に構築されている。

また、マイクロコンピュータ６２は、演算器６２ｇを有する。演算器６２ｇは、出力電圧Ｖｏｕｔと目標値との差分に対応する電圧と、後述するバイアス電圧とを加算または乗算してフィードバック電圧ＦＢを算出する。マイクロコンピュータ６２において、演算器６２ｇはプログラムにより仮想的に構築されている。演算器６２ｇはマルチプライヤとも呼ばれる。

フィードバック電圧ＦＢは、マイクロコンピュータ６２のＦＢ端子から出力され、制御部３０に入力される。なお、図２において図１に示される回路部品の一部が省略されている。

制御部３０は、コンパレータ３０ａを有する。コンパレータ３０ａは、フィードバック電圧ＦＢと、スイッチング素子３５に流れる電流に対応する電圧とを比較する。本実施の形態では、スイッチング素子３５に流れる電流はドレイン電流Ｉｄである。

コンパレータ３０ａの出力には、駆動回路３０ｂが接続される。駆動回路３０ｂは、コンパレータ３０ａの比較結果に応じて、スイッチング回路３の出力電圧Ｖｏｕｔと目標値とが一致するようにスイッチング素子３５のオンオフを制御する。

以上から、絶縁形フライバック回路であるスイッチング回路３の定電圧フィードバックが実現する。本実施の形態の制御回路６０は、スイッチング回路３の出力電圧が予め定められた目標値と一致するように、スイッチング素子３５のオンオフを制御する。スイッチング回路３は、スイッチング素子３５のオンオフにより、負荷８０に電力を供給する。

図３は、実施の形態１に係る電源装置１０の各部の波形を示す図である。マイクロコンピュータ６２は、入力電圧Ｖｉｎとバイアス電圧とを対応させるテーブル６２ｈを記憶している。テーブル６２ｈは、マイクロコンピュータ６２のメモリ空間に予め書き込まれている。マイクロコンピュータ６２は、スイッチング回路３への入力電圧Ｖｉｎに応じて、テーブル６２ｈを参照し、バイアス電圧を決定する。

マイクロコンピュータ６２は、入力電圧検出回路２により例えば入力電圧Ｖｉｎの周期を検出する。入力電圧Ｖｉｎの周期は、例えば５０Ｈｚまたは６０Ｈｚである。テーブル６２ｈは、例えば入力電圧Ｖｉｎの周期毎に設定されている。マイクロコンピュータ６２は、入力電圧Ｖｉｎの周期に対応するテーブルを選択する。テーブル６２ｈに設定されたバイアス電圧の波形は、図３に示されるように、スイッチング回路３への入力電圧Ｖｉｎの周期を有する正弦波から形成される。本実施の形態のバイアス電圧は、正弦波の半周期分が連続した波形である。つまり、バイアス電圧は全波整流波形を有する。

マイクロコンピュータ６２は、テーブル６２ｈに設定された正弦波の位相と同期する入力電圧Ｖｉｎの位相を検出したとき、スイッチング回路３の入力電圧Ｖｉｎに従って読み込んだテーブルからバイアス電圧を決定する。

マイクロコンピュータ６２は、誤差増幅器からの出力電圧と、バイアス電圧を演算し、その結果であるフィードバック電圧ＦＢを制御部３０に入力する。制御部３０は、フィードバック電圧ＦＢと、スイッチング素子のドレイン電流Ｉｄをコンパレータ３０ａで比較し、比較結果をスイッチングのオン時間としてスイッチング回路３に入力する。図３では、スイッチング素子３５に入力される信号が電圧Ｖｇとして示されている。

マイクロコンピュータ６２のメモリには、バイアス電圧の更新期間が予め設定されている。更新期間は、商用電源の交流周期より十分遅い期間である。マイクロコンピュータ６２は、タイマで更新期間を管理し、更新期間が経過したときバイアス電圧を更新する。

図４は、比較例に係る電源装置の波形を説明する図である。図５は、実施の形態１に係る電源装置１０の波形を説明する図である。なお、図４、５に示される波形は、交流電源ＡＣの交流周期に対して拡大されている。また、比較例では、誤差増幅器の出力に入力電圧Ｖｉｎを乗算することでフィードバック電圧ＦＢが得られる点が本実施の形態と異なる。

交流電源ＡＣの電圧が上昇したとき、入力電圧検出回路２で検出される入力電圧Ｖｉｎも同期して上昇する。

比較例において、誤差増幅器の出力に入力電圧Ｖｉｎを乗算して得られるフィードバック電圧ＦＢは、入力電圧Ｖｉｎに合わせて上昇する。ドレイン電流Ｉｄは、フィードバック電圧に応じて上昇する。このため、出力電圧Ｖｏｕｔも上昇する。これにより、出力電圧Ｖｏｕｔは目標値よりも大きくなる。このため、誤差増幅器はフィードバック電圧ＦＢを小さくするように制御する。低下したフィードバック電圧ＦＢに応じてドレイン電流Ｉｄは低下する。このため、出力電圧Ｖｏｕｔは下降し、再び基準電源６２ｃの電圧と一致する。

このように、比較例において入力電圧Ｖｉｎが上昇すると、出力電圧Ｖｏｕｔも一時的に上昇する。つまり、所謂オーバーシュートが発生するおそれがあった。

一方、本実施の形態では、誤差増幅器からの出力電圧と、テーブル値であるバイアス電圧を演算し、フィードバック電圧ＦＢを算出する。テーブル値は、入力電圧Ｖｉｎの一時的な変動に影響されない。このため、交流電源ＡＣの一時的な上昇の伴い、フィードバック電圧ＦＢが上昇することがない。フィードバック電圧ＦＢが上昇しないため、ドレイン電流Ｉｄも上昇しない。よって、出力電圧Ｖｏｕｔも上昇しない。

このように、本実施の形態では、入力電圧Ｖｉｎが一時的にサグなどで変動した場合でも、出力電圧Ｖｏｕｔにオーバーシュートまたはアンダーシュートが発生しにくくすることができる。従って、スイッチング回路３への入力電圧Ｖｉｎの変動に対して、スイッチング回路３の出力電圧Ｖｏｕｔの変動を抑制できる。

また、入力電圧Ｖｉｎを検出せず演算器６２ｇを使用しない場合、入力電圧Ｖｉｎの変動に伴うオーバーシュートまたはアンダーシュートは発生しない。しかし、入力電圧Ｖｉｎに対して入力電流がひずみ易くなり、力率が低下するおそれがある。これに対し本実施の形態では、力率の低下を抑制しつつ、スイッチング回路３への入力電圧Ｖｉｎの変動に対して出力電圧Ｖｏｕｔの変動を抑制できる。

入力電圧Ｖｉｎは交流電源ＡＣの電圧を整流した電圧に対応する。このため、定常状態の入力電圧Ｖｉｎは、正弦波で容易に置き換えることができる。このため、テーブル６２ｈを容易に生成できる。なお、定常状態とは、サグ等の一時的な変動がない状態を示す。

また、バイアス電圧は、スイッチング回路３への入力電圧Ｖｉｎの周期より長い周期で更新される。これにより、バイアス電圧を安定して更新することができる。

本実施の形態の制御回路６０は、スイッチング回路３の出力電圧Ｖｏｕｔと目標値との差分に対応する電圧と、バイアス電圧とを加算または乗算してフィードバック電圧ＦＢを算出する。また、制御回路６０は、フィードバック電圧ＦＢと、スイッチング素子３５に流れる電流に対応する電圧との比較結果に応じて、スイッチング素子３５のオンオフを制御する。制御回路６０は、これらの機能を実現できれば良く、図２に示される構成に限定されない。

また、本実施の形態のバイアス電圧の波形は、定常状態でのスイッチング回路３への入力電圧Ｖｉｎの波形と同様である。つまりバイアス電圧は、定常状態での交流電圧を整流した電圧に対応する電圧である。この変形例として、バイアス電圧の波形は正弦波に限定されず、入力電圧Ｖｉｎの波形と異なっていても良い。バイアス電圧は、定常状態でのスイッチング回路３への入力電圧波形に対応して変動すれば良い。つまり、バイアス電圧は、スイッチング回路３への入力電圧波形の山部分では入力電圧波形の谷部分よりも大きくなるように設定されれば良い。

バイアス電圧を加算または乗算して得られるフィードバック電圧ＦＢと、ドレイン電流Ｉｄとの比較結果は、スイッチング素子３５のオン時間に対応する。つまり、バイアス電圧は、スイッチング素子３５のオン時間に影響する。このため、バイアス電圧は、入力電圧波形の山部分では谷部分よりも、スイッチング素子３５のオン時間が長くなるように設定されるものとしても良い。

本実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。

１ 入力フィルタ回路、２ 入力電圧検出回路、３ スイッチング回路、５ 出力電圧検出回路、６ 制御部、１０ 電源装置、１１ ヒューズ、１２ コンデンサ、１３ ダイオードブリッジ、２１ 抵抗、２２ 抵抗、２３ フォトカプラ、３０ 制御部、３０ａ コンパレータ、３０ｂ 駆動回路、３１ コンデンサ、３２ 電解コンデンサ、３３ トランス、３４ ダイオード、３５ スイッチング素子、３６ 抵抗、３７ 抵抗、３８ コンデンサ、３９ ダイオード、４０ コンデンサ、４１ 抵抗、５１ 抵抗、５２ 抵抗、６０ 制御回路、６１ レギュレータ、６２ マイクロコンピュータ、６２ａ 増幅器、６２ｂ 抵抗、６２ｃ 基準電源、６２ｄ コンデンサ、６２ｅ 抵抗、６２ｆ 増幅器、６２ｇ 演算器、６２ｈ テーブル、６３ 抵抗、６４ コンデンサ、６５ フォトカプラ、７１ 入力端、７２ 出力端、８０ 負荷、１００ 照明器具、ＡＣ 交流電源

Claims (10)

1. スイッチング素子のオンオフにより、負荷に電力を供給するスイッチング回路と、
   前記スイッチング回路の出力電圧が予め定められた目標値と一致するように、前記スイッチング素子のオンオフを制御する制御回路と、
   を備え、
   前記制御回路は、前記スイッチング回路の出力電圧と前記目標値との差分に対応する電圧と、バイアス電圧と、を加算または乗算してフィードバック電圧を算出し、前記フィードバック電圧と、前記スイッチング素子に流れる電流に対応する電圧と、の比較結果に応じて前記スイッチング素子のオンオフを制御し、
   前記バイアス電圧は、定常状態での前記スイッチング回路への入力電圧波形に対応して変動することを特徴とする電源装置。
2. 前記制御回路は、前記スイッチング回路への入力電圧と前記バイアス電圧とを対応させるテーブルを記憶し、前記スイッチング回路への入力電圧に応じて前記テーブルを参照し、前記バイアス電圧を決定することを特徴とする請求項１に記載の電源装置。
3. 前記スイッチング回路には、交流電圧を整流した電圧が入力され、
   前記バイアス電圧は、定常状態での前記交流電圧を整流した電圧に対応する電圧であることを特徴とする請求項１または２に記載の電源装置。
4. 前記バイアス電圧の波形は、前記スイッチング回路への入力電圧の周期を有する正弦波から形成されることを特徴とする請求項１から３の何れか１項に記載の電源装置。
5. 前記スイッチング回路への入力電圧波形は山部分と谷部分を有し、
   前記バイアス電圧は、前記山部分では前記谷部分よりも前記スイッチング素子のオン時間が長くなるように設定されることを特徴とする請求項１から４の何れか１項に記載の電源装置。
6. 前記スイッチング回路の出力電圧を検出する出力電圧検出回路と、
   前記スイッチング回路への入力電圧を検出する入力電圧検出回路と、
   を備え、
   前記制御回路は、
   前記スイッチング回路の出力電圧と前記目標値との前記差分に対応する電圧を出力する誤差増幅器と、
   前記差分に対応する電圧と、前記バイアス電圧と、を加算または乗算して前記フィードバック電圧を算出する演算器と、
   前記フィードバック電圧と、前記スイッチング素子に流れる電流に対応する電圧と、を比較するコンパレータと、
   前記コンパレータの前記比較結果に応じて、前記スイッチング回路の出力電圧と前記目標値とが一致するように前記スイッチング素子のオンオフを制御する駆動回路と、
   を備えることを特徴とする請求項１から５の何れか１項に記載の電源装置。
7. 前記バイアス電圧は、前記スイッチング回路への入力電圧の周期より長い周期で更新されることを特徴とする請求項１から６の何れか１項に記載の電源装置。
8. 前記スイッチング回路は、絶縁形フライバックコンバータ回路であり、一次側と二次側が分離されていることを特徴とする請求項１から７の何れか１項に記載の電源装置。
9. 前記制御回路は、マイクロコンピュータを含むことを特徴とする請求項１から８の何れか１項に記載の電源装置。
10. 請求項１から９の何れか１項に記載の電源装置と、
    前記負荷と、
    を備え、
    前記負荷は光源を有し、
    前記電源装置は前記光源を点灯させることを特徴とする照明器具。

Images