JP2022011400A - 電気光学装置及び電子機器 - Google Patents

Abstract

【課題】 回路装置間のバラツキによる表示品質の低下を抑制可能な電気光学装置及び電子機器の提供。【解決手段】 電気光学装置１０は、各データ線ブロックが第１データ線群と第２データ線群とを含む第１～第ｎ（ｎは２以上の整数）データ線ブロックＢ１～Ｂｎを有する電気光学パネル２００と、第１回路装置１１０と、第２回路装置を含む。第１回路装置１１０は、相展開駆動の第ｉ相において、第１～第ｎデータ線ブロックＢ１～Ｂｎの第ｉデータ線ブロックＢ１の第１データ線群を駆動し、第２回路装置１２０は、相展開駆動の第ｉ相において、第１～第ｎデータ線ブロックＢ１～Ｂｎの第ｉデータ線ブロックＢｉの第２データ線群を駆動する。【選択図】 図１

Description

本発明は、電気光学装置及び電子機器等に関する。

従来、電気光学パネルの駆動方式として、相展開駆動が広く知られている。相展開の制御を行う回路装置は、各々の画素位置に対応するデータを時系列的に有する画像信号をサンプリングした後、そのサンプリング周期よりも長いデータ長に変換された複数の相展開信号を並列に出力する。

例えば特許文献１には、相展開用の回路装置を所与の基板に配置し、電気光学パネルとの間を上記基板とは異なるフレキシブル基板を用いて接続する構成が開示されている。

特開２００５－１５７３０４号公報

電気光学パネルが高解像度化される場合、相展開用の回路装置の駆動能力を向上させるか、当該回路装置の出力数を増やす必要がある。しかし、発熱等の問題を考慮すれば、回路装置の能力向上又は出力数増加は容易でない。

本開示の一態様は、各データ線ブロックが第１データ線群と第２データ線群とを含む第１～第ｎ（ｎは２以上の整数）データ線ブロックを有する電気光学パネルと、前記電気光学パネルを駆動する第１回路装置と、前記電気光学パネルを駆動する第２回路装置と、を含み、前記第１～第ｎデータ線ブロックは、前記電気光学パネルの走査線方向に沿って、第ｉ（ｉは１≦ｉ＜ｎを満たす整数）データ線ブロックの隣に第ｉ＋１データ線ブロックが位置するように並んで配置され、前記第１回路装置は、相展開駆動の第ｉ相において、前記第１～第ｎデータ線ブロックの前記第ｉデータ線ブロックの前記第１データ線群を駆動し、前記第２回路装置は、前記相展開駆動の前記第ｉ相において、前記第１～第ｎデータ線ブロックの前記第ｉデータ線ブロックの前記第２データ線群を駆動する電気光学装置に関係する。

本開示の他の態様は、上記の電気光学装置を含む電子機器に関係する。

電気光学装置の構成例。 第１回路装置の構成例。 第２回路装置の構成例。 第１回路装置及び第２回路装置が出力する制御信号の例。 相展開された画像信号の対応関係を説明する図。 電気光学パネルの構成例。 データ線駆動回路の構成例。 電気光学パネルの動作を説明するタイミングチャート。 電気光学パネルの動作を説明するタイミングチャート。 相展開された画像信号の対応関係を説明する他の図。 データ線駆動回路の他の構成例。 電気光学パネルの動作を説明するタイミングチャート。 第１回路装置及び第２回路装置と、電気光学パネルの接続例。 第１回路装置、第２回路装置及びタイミング調整回路の出力する制御信号の例。 タイミング調整回路の構成例。 電子機器の構成例。

以下、本開示の好適な実施形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。

１．第１の実施形態
１．１ 概要
従来、相展開用の回路装置を用いて２Ｋ１Ｋパネルの駆動表示を行っていた。２Ｋ１Ｋパネルとは、例えば画素数が１９２０×１０８０のパネルである。近年、表示の高解像度化が進み、４Ｋ２Ｋパネルが用いられている。４Ｋ２Ｋパネルとは、例えば画素数が３８４０×２１６０のパネルである。４Ｋ２Ｋパネル等の高解像パネルの駆動表示に相展開用の回路装置を用いる場合、現状の回路装置では駆動能力が不足する。高解像パネルに対応するためには、相展開用の回路装置の駆動能力を向上させるか、出力数を増加させる必要があるが、発熱等の観点で困難である。これに対して、相展開用の回路装置を複数使用することによって、高解像パネルを駆動する手法が考えられる。

図１は、本実施形態に係る電気光学装置１０の構成を示す図である。電気光学装置１０は、電気光学パネル２００と、第１回路装置１１０と、第２回路装置１２０を含む。電気光学パネル２００は、マトリクス状に配置された複数の画素を含む。第１回路装置１１０は、電気光学パネル２００を駆動する相展開用の回路である。第２回路装置１２０は、電気光学パネル２００を駆動する相展開用の回路である。第１回路装置１１０、第２回路装置１２０の各々は、半導体チップにより実現される集積回路装置である。また図１は電気光学装置１０に設けられる回路装置の個数が２個の場合の例であるが、本実施形態はこれに限定されず回路装置の個数は３個以上であってもよい。

相展開用の回路装置を複数設けることによって、発熱源を分散することが可能になる。そのため、電気光学パネル２００が高解像度化した場合であっても、発熱を抑制しつつ、当該電気光学パネル２００を適切に駆動することが可能になる。例えば、第１回路装置１１０は、図２を用いて後述する各回路が形成されたチップであって、第１パッケージに封入される。第２回路装置１２０は、図３を用いて後述する各回路が形成されたチップであって、第１パッケージとは異なる第２パッケージに封入される。このように、第１回路装置１１０と第２回路装置１２０を別パッケージとすることによって、放熱が容易となるため、各回路装置の発熱による影響をより抑制することが可能になる。なお第１回路装置１１０、第２回路装置１２０はベアチップであってもよい。

ここで、第１回路装置１１０の出力である画像信号と、第２回路装置１２０の出力である画像信号には、回路装置ごとのバラツキがあるため、出力電圧が微妙に異なる。そのため、単純に複数の回路装置を用いた場合、出力電圧の差に起因する階調差が視認されてしまい、表示品質が低下するおそれがある。よって本実施形態では、第１回路装置１１０が駆動するデータ線群と、第２回路装置１２０が駆動するデータ線群の配置を考慮する。以下、詳細な実施形態について説明する。

１．２ 第１回路装置と第２回路装置
図２は、第１回路装置１１０の構成を示す図である。第１回路装置１１０は、第１内部同期信号生成回路１１１と、第１制御信号生成回路１１２と、第１パネル用電圧生成回路１１３と、第１映像入力インターフェース１１４と、第１データ変換回路１１５と、第１パネル出力形態変換回路１１６を含む。ただし第１回路装置１１０の構成は図２に限定されず、一部の構成が省略されてもよいし、他の構成が追加されてもよい。

第１内部同期信号生成回路１１１は、外部からのクロック信号ＣＬＫと、垂直同期用入力信号Ｖｓｙｎｃ＿Ｉｎと、水平同期用入力信号Ｈｓｙｎｃ＿Ｉｎとに基づいて、第１回路装置１１０内の同期に用いられる内部同期信号を生成する。内部同期信号は、第１制御信号生成回路１１２、第１パネル用電圧生成回路１１３、第１データ変換回路１１５、第１パネル出力形態変換回路１１６に供給される。

第１制御信号生成回路１１２は、電気光学パネル２００の制御に用いられる制御信号を出力可能である。第１回路装置１１０が出力する制御信号は、ＤＹ１、ＣＬＹ１、ＥＮＢＹ１、ＮＲＧ１、ＤＸ１、ＣＬＸ１、ＣＬＸＢ１、ＥＮＢＸ１－１、ＥＮＢＸ２－１を含む。各制御信号については後述する。

第１パネル用電圧生成回路１１３は、電気光学パネル２００で用いられる電圧信号を出力可能である。第１パネル用電圧生成回路１１３は、ＬＣＣＯＭ１と、ＮＲＳ１を出力する。ＬＣＣＯＭ１は、コモン電圧である。ＮＲＳ１は、プリチャージに用いられる電圧である。

第１映像入力インターフェース１１４は、デジタルの画像信号を取得するインターフェースである。第１映像入力インターフェース１１４は、例えば、電気光学パネル２００の奇数番目のデータ線２３０に対応するデジタルの画像データが、時系列的に並べられたデータであるＶＩＤ＿Ｉｎ１を取得する。

第１データ変換回路１１５は、第１映像入力インターフェース１１４が取得した画像信号に対して、ガンマ補正等の補正処理を行う。

第１パネル出力形態変換回路１１６は、補正処理後のデジタルの画像信号を電気光学パネル２００への供給に適した信号に加工する。例えば第１パネル出力形態変換回路１１６は、Ｄ／Ａ（Digital to Analog）変換回路、Ｓ／Ｐ（Serial to Parallel）変換回路、増幅回路を有する。

Ｄ／Ａ変換回路は、デジタルの画像信号をアナログの画像信号に変換する。Ｓ／Ｐ変換回路は、Ｄ／Ａ変換後の画像信号を複数の系統に展開するとともに、各系統の信号を時間軸方向に伸長するシリアル－パラレル変換を行う。以下、複数の系統が３２系統である例について説明するが、具体的な系統数は種々の変形実施が可能である。増幅回路は、シリアル－パラレル変換後の３２系統の信号に対して増幅処理を行い、処理後の信号を相展開後の画像信号として出力する。画像信号は、例えばＶＩＤ１－１、ＶＩＤ２－１、…、ＶＩＤ３２－１を含む。

なお、以上では第１パネル出力形態変換回路１１６の初段においてＤ／Ａ変換を行う例を示したが、処理の順序はこれに限定されない。例えば、シリアル－パラレル変換及び増幅処理の後、又は、これらの処理の間にＤ／Ａ変換が行われてもよい。またガンマ補正等の補正処理の前にＤ／Ａ変換が行われてもよい。

図３は、第２回路装置１２０の構成を示す図である。第２回路装置１２０は、第２内部同期信号生成回路１２１と、第２制御信号生成回路１２２と、第２パネル用電圧生成回路１２３と、第２映像入力インターフェース１２４と、第２データ変換回路１２５と、第２パネル出力形態変換回路１２６を含む。即ち、第２回路装置１２０は、第１回路装置１１０と同様の構成の回路装置を用いることが可能である。第１回路装置１１０と重複する部分については、詳細な説明を省略する。

第２制御信号生成回路１２２は、制御信号として、ＤＹ２、ＣＬＹ２、ＥＮＢＹ２、ＮＲＧ２、ＤＸ２、ＣＬＸ２、ＣＬＸＢ２、ＥＮＢＸ１－２、ＥＮＢＸ２－２を出力可能である。

第２パネル用電圧生成回路１２３は、コモン電圧であるＬＣＣＯＭ２と、プリチャージ用の電圧であるＮＲＳ２を出力可能である。

第２映像入力インターフェース１２４は、例えば、電気光学パネル２００の偶数番目のデータ線２３０に対応するデジタルの画像データが、時系列的に並べられたデータであるＶＩＤ＿Ｉｎ２を取得する。第２パネル出力形態変換回路１２６は、相展開後の画像信号であるＶＩＤ１－２、ＶＩＤ２－２、…、ＶＩＤ３２－２を出力する。

図４は、第１回路装置１１０及び第２回路装置１２０が出力する制御信号の例を説明する図である。例えば第１回路装置１１０は、制御信号であるＤＹ１、ＣＬＹ１、ＥＮＢＹ１、ＮＲＧ１、ＤＸ１、ＣＬＸ１、ＣＬＸＢ１、ＥＮＢＸ１－１、ＥＮＢＸ２－１を電気光学パネル２００に出力する。第２回路装置１２０は、ＥＮＢＸ１－２、ＥＮＢＸ２－２を電気光学パネル２００に出力し、且つ、ＤＹ２、ＣＬＹ２、ＥＮＢＹ２、ＮＲＧ２、ＤＸ２、ＣＬＸ２、ＣＬＸＢ２を電気光学パネル２００に出力しない。

図４に示す例では、第１回路装置１１０によって生成されたＤＹ１、ＣＬＹ１、ＥＮＢＹ１、ＮＲＧ１、ＤＸ１、ＣＬＸ１、ＣＬＸＢ１が、電気光学パネル２００の制御信号であるＤＹ、ＣＬＹ、ＥＮＢＹ、ＮＲＧ、ＤＸ、ＣＬＸ、ＣＬＸＢとして使用される。またイネーブル信号については、第１回路装置１１０のＥＮＢＸ１－１、ＥＮＢＸ２－１と、第２回路装置１２０のＥＮＢＸ１－２、ＥＮＢＸ２－２がそれぞれ用いられる。

図５は、第１回路装置１１０と第２回路装置１２０が出力する画像信号と、電気光学パネル２００に入力される画像信号の関係を説明する図である。なお図５は、画像信号間の関係を示す模式図であって、このような配線を物理的に設ける構成は必須ではない。図６を用いて後述するように、本実施形態の電気光学パネル２００は、例えば６４本のデータ線２３０を１ブロックとして、ブロック単位で画素が駆動されるパネルである。換言すれば、電気光学パネル２００には、６４系統の相展開の画像信号であるＶＩＤ１～ＶＩＤ６４が入力される。また図２及び図３を用いて上述したように、第１回路装置１１０は３２系統の相展開の画像信号であるＶＩＤ１－１～ＶＩＤ３２－１を出力し、第２回路装置１２０は３２系統の相展開の画像信号であるＶＩＤ１－２～ＶＩＤ３２－２を出力する。

図５に示すように、本実施形態の手法では、第１回路装置１１０のＶＩＤ１－１、ＶＩＤ２－１、…、ＶＩＤ３２－１が、それぞれ、ＶＩＤ１、ＶＩＤ３、…、ＶＩＤ６３に対応する。即ち、第１回路装置１１０が出力する第１データ信号群は、６４系統の画像信号のうちの奇数番目の画像信号に対応する。また第２回路装置１２０のＶＩＤ１－２、ＶＩＤ２－２、…、ＶＩＤ３２－２が、それぞれ、ＶＩＤ２、ＶＩＤ４、…、ＶＩＤ６４に対応する。即ち、第２回路装置１２０が出力する第２データ信号群は、６４系統の画像信号のうちの偶数番目の画像信号に対応する。

１．３ 電気光学パネルの駆動手法
図６は、電気光学パネル２００の構成を示す図である。電気光学パネル２００は、データ線駆動回路２１０と、走査線駆動回路２２０を含む。また電気光学パネル２００は、Ｘ方向に延在して走査線駆動回路２２０に接続された複数の走査線２４０と、Ｙ方向に延在してデータ線駆動回路２１０に接続された複数のデータ線２３０とを含む。走査線２４０とデータ線２３０が交差する位置に画素２５０が設けられる。例えば各画素２５０は、画素電極と、対向電極と、当該２つの電極により挟まれた液晶とによって構成される。画素電極は、不図示のＴＦＴ（Thin Film Transistor）を介して走査線２４０及びデータ線２３０に接続されている。具体的には、ＴＦＴのゲートが走査線２４０に接続され、ソースがデータ線２３０に接続され、ドレインが画素電極に接続されている。

本実施形態においては、走査線２４０の本数をｐとし、データ線２３０の本数をｑとする。ｐ、ｑはそれぞれ２以上の整数である。複数の画素２５０は、Ｘ方向及びＹ方向にわたってｐ行×ｑ列のマトリクス状に配列される。また、合計ｑ本のデータ線２３０は、相展開数に相当する６４本を単位として、第１～第ｎデータ線ブロックＢ１～Ｂｎに区分されている。ｎは２以上の整数である。１つのデータ線ブロックに属する６４本のデータ線２３０の各々には、相展開を経た６４個の画像信号であるＶＩＤ１～ＶＩＤ６４が一斉に供給される。即ち本実施形態の電気光学パネル２００は、例えば６４本のデータ線２３０を１ブロックとしてブロック単位で画素が駆動されるが、Ｂ１～Ｂｎのデータ線ブロックとは、この駆動されるブロック単位に対応するデータ線の集合である。なお、図１２を用いて後述するように、第１回路装置１１０から出力される画像信号と、第２回路装置１２０から出力される画像信号との間に位相差が生じる場合もあるため、ＶＩＤ１～ＶＩＤ６４の全ての供給タイミングが厳密に一致するとは限らない。

走査線駆動回路２２０及びデータ線駆動回路２１０は各画素２５０を駆動するための回路である。走査線駆動回路２２０は、複数の走査線２４０の各々を順次に選択する回路である。本実施形態における走査線駆動回路２２０は、例えばｐビットのシフトレジスターを有し、水平走査期間ごとに順次にアクティブレベルとなる走査信号をｐ本の走査線２４０の各々に対して垂直走査期間ごとに出力する。例えば走査線駆動回路２２０は、垂直走査期間の最初に供給される転送開始パルスＤＹを、クロック信号ＣＬＹに従って順次にシフトすることによって、走査信号を出力する。ＣＬＹは、１水平走査期間に相当する周期を有するクロック信号である。

データ線駆動回路２１０は、画像信号線２１５に供給されるＶＩＤ１～ＶＩＤ６４をサンプリングし、サンプリング後の信号を各データ線２３０に供給する回路である。

なお本実施形態における電気光学パネル２００は、複数のデータ線２３０に対する画像信号のサンプリング方向が異なる２つの動作モードを有してもよい。このうち第１の動作モードにおいては、各水平走査期間においてＸ方向の負側に位置するデータ線２３０から正側に位置するデータ線２３０に向かう順番に画像信号がサンプリングされる。第２の動作モードにおいては、各水平走査期間においてＸ方向の正側に位置するデータ線２３０から負側に位置するデータ線２３０に向かう順番に画像信号がサンプリングされる。例えばデータ線駆動回路２１０は、転送開始パルスＤＸのシフト方向が動作モードに応じて切り替えられるシフトレジスター２１１を含む。

図７は、データ線駆動回路２１０の構成を示す図である。データ線駆動回路２１０は、シフトレジスター２１１と、イネーブル回路２１２と、画像信号線２１５と、スイッチ回路２１６とを有する。スイッチ回路２１６は、第１～第ｎスイッチ回路２１６－１～２１６－ｎを含む。以下におけるｉは、１以上ｎ以下の整数である。なお、図７では、データ線駆動回路２１０のうち、データ線ブロックＢ１及びＢ２に関する部分を図示しているが、Ｂ３以降の構成についても同様である。

シフトレジスター２１１は、図９に示されるように、水平走査期間の最初に供給される転送開始パルスＤＸを、クロック信号ＣＬＸと、クロック信号の反転信号ＣＬＸＢに従って順次シフトすることによって、パルス信号ＳＲ＿ＯＵＴ１、ＳＲ＿ＯＵＴ２、…を出力する。なおここでは、１つのパルス信号ＳＲ＿ＯＵＴｊが、隣り合う２つのデータ線ブロックであるＢ（２ｊ－１）とＢ（２ｊ）に用いられる構成を示している。データ線ブロック数がｎの場合、シフトレジスター２１１は、パルス信号としてＳＲ＿ＯＵＴ１～ＳＲ＿ＯＵＴ（ｎ／２）を出力する。即ち、ｊは１以上ｎ／２以下の整数である。換言すれば、図７は、第１～第ｎデータ線ブロックＢ１～ＢｎのうちのＢ１とＢ２を駆動するための駆動ユニットであり、データ線駆動回路２１０は、走査線方向に沿って並んで配置されるｎ／２個の駆動ユニットを含む。例えば２番目の駆動ユニットは、パルス信号ＳＲ＿ＯＵＴ２に基づいて、データ線ブロックＢ３及びＢ４を駆動する。３番目以降の駆動ユニットについても同様である。

イネーブル回路２１２は、パルス信号ＳＲ＿ＯＵＴｊに応じた画像信号のサンプリングの許否を決定するための回路であり、２ｎ個のＡＮＤ回路２１３と、２ｎ個のＯＲ回路２１４を有する。各ＡＮＤ回路２１３の一方の入力端はシフトレジスター２１１の出力端にそれぞれ接続されている。したがって、図７に示す４個のＡＮＤ回路２１３にはパルス信号ＳＲ＿ＯＵＴ１が供給され、次の駆動ユニットに含まれる４個のＡＮＤ回路２１３には、ＳＲ＿ＯＵＴ２が供給される。ＳＲ＿ＯＵＴ３以降についても同様である。また所与のパルス信号ＳＲ＿ＯＵＴｊが供給される４個のＡＮＤ回路２１３の他方の入力端には、それぞれイネーブル信号であるＥＮＢＸ１－１、ＥＮＢＸ１－２、ＥＮＸＢ２－１、ＥＮＢＸ２－２が供給される。

ＥＮＢＸ１－１、ＥＮＢＸ１－２、ＥＮＸＢ２－１、ＥＮＢＸ２－２のいずれかのイネーブル信号と、シフトレジスター２１１から出力されたパルス信号ＳＲ＿ＯＵＴｊとの論理積が各ＡＮＤ回路２１３によって演算される。ＡＮＤ回路２１３の出力は、ＯＲ回路２１４の一端に接続される。ＯＲ回路２１４の他端には、プリチャージ用の制御信号であるＮＲＧが供給される。なお、ここではプリチャージ期間以外の期間を考慮しているため、ＮＲＧはローレベルであり、ＯＲ回路２１４の出力はＡＮＤ回路２１３の出力そのものである。即ち、イネーブル信号とパルス信号ＳＲ＿ＯＵＴｊの論理積が、イネーブル回路２１２の各ＯＲ回路２１４から出力される。

ここで、イネーブル信号であるＥＮＢＸ１－１、ＥＮＢＸ１－２、ＥＮＢＸ２－１、ＥＮＢＸ２－２は、図９に示されるように、パルス信号ＳＲ＿ＯＵＴ１、ＳＲ＿ＯＵＴ２、…の各々に対応するタイミングにパルスを有する。なお、図９のＥＮＢＸ１は、ＥＮＢＸ１－１及びＥＮＢＸ１－２を表す。同様に、図９のＥＮＢＸ２は、ＥＮＢＸ２－１及びＥＮＢＸ２－２を表す。ＥＮＢＸ１－１とＥＮＢＸ１－２の間、ＥＮＢＸ２－１とＥＮＢＸ２－２の間には位相差が発生する可能性があるが、当該位相差については第３の実施形態で後述するものとし、本実施形態では説明を省略する。

図９に示すように、ＥＮＢＸ１－１及びＥＮＢＸ２－１は、パルス幅がパルス信号ＳＲ＿ＯＵＴｊの前側エッジから後側エッジまでの期間に包含され、ＥＮＢＸ１－１及びＥＮＢＸ２－１のパルス幅は、時間的に重複しない。同様に、ＥＮＢＸ１－２及びＥＮＢＸ２－２は、パルス幅がパルス信号ＳＲ＿ＯＵＴｊの前側エッジから後側エッジまでの期間に包含され、ＥＮＢＸ１－２及びＥＮＢＸ２－２のパルス幅は、時間的に重複しない。

イネーブル回路２１２の出力である相選択信号Ｓ１～Ｓｎは、このような波形のＥＮＢＸ１－１、ＥＮＢＸ１－２、ＥＮＸＢ２－１、ＥＮＢＸ２－２のいずれかと、パルス信号ＳＲ＿ＯＵＴｊとの論理積として生成される。結果として、図９に示されるように、相選択信号Ｓ１、Ｓ２、…、Ｓｎがアクティブレベルとなる期間は時間的に重複しない。なお図９のＳ１は、ＥＮＢＸ２－２とＳＲ＿ＯＵＴ１の論理積であるＳ１－２と、ＥＮＢＸ２－１とＳＲ＿ＯＵＴ１の論理積であるＳ１－１を表す。図９のＳ２は、ＥＮＢＸ１－２とＳＲ＿ＯＵＴ１の論理積であるＳ２－２と、ＥＮＢＸ１－１とＳＲ＿ＯＵＴ１の論理積であるＳ２－１を表す。Ｓ３以降についても同様であり、各相選択信号は、第１回路装置１１０に対応する信号と、第２回路装置１２０に対応する信号を含む。

第１～第ｎスイッチ回路２１６－１～２１６－ｎのうちの第ｉスイッチ回路２１６－ｉは、６４本の画像信号線２１５を介して供給されるＶＩＤ１～ＶＩＤ６４を、相選択信号Ｓｉに基づいてサンプリングし、サンプリング結果を各データ線２３０に供給する回路である。第ｉスイッチ回路２１６－ｉは、データ線２３０ごとにスイッチを有する。各スイッチは例えばトランジスターであり、そのドレインがデータ線２３０に接続され、ソースが画像信号線２１５のいずれかに接続されている。またスイッチであるトランジスターのゲートに、相選択信号Ｓｉが供給される。

例えば所与の水平走査期間において、データ線駆動回路２１０のシフトレジスター２１１は、ｎ個のデータ線ブロックＢ１～Ｂｎに対応するパルス信号ＳＲ＿ＯＵＴ１～ＳＲ＿ＯＵＴ（ｎ／２）を順次に出力する。

例えばＳＲ＿ＯＵＴ１がアクティブレベルとなる期間の前半において、ＥＮＢＸ２－１がアクティブレベルとなる。イネーブル回路２１２の出力である相選択信号Ｓ１－１がアクティブレベルとなるため、第１データ線ブロックＢ１のうちの奇数番目のデータ線２３０に対応する３２個のスイッチがオン状態になる。このとき、画像信号線２１５に供給されているＶＩＤ１、ＶＩＤ３、…、ＶＩＤ６３がそれぞれ対応するデータ線２３０にサンプリングされることによって、画素電極に供給される。

同様に、ＳＲ＿ＯＵＴ１がアクティブレベルとなる期間の前半において、ＥＮＢＸ２－２がアクティブレベルとなる。イネーブル回路２１２の出力である相選択信号Ｓ１－２がアクティブレベルとなるため、第１データ線ブロックＢ１のうちの偶数番目のデータ線２３０に対応する３２個のスイッチがオン状態になる。このとき、画像信号線２１５に供給されているＶＩＤ２、ＶＩＤ４、…、ＶＩＤ６４がそれぞれ対応するデータ線２３０にサンプリングされることによって、画素電極に供給される。

またＳＲ＿ＯＵＴ１がアクティブレベルとなる期間の後半において、ＥＮＢＸ１－１がアクティブレベルとなる。イネーブル回路２１２の出力である相選択信号Ｓ２－１がアクティブレベルとなるため、第２データ線ブロックＢ２のうちの奇数番目のデータ線２３０に対応する３２個のスイッチがオン状態になる。このとき、画像信号線２１５に供給されているＶＩＤ１、ＶＩＤ３、…、ＶＩＤ６３がそれぞれ対応するデータ線２３０にサンプリングされることによって、画素電極に供給される。

同様に、ＳＲ＿ＯＵＴ１がアクティブレベルとなる期間の後半において、ＥＮＢＸ１－２がアクティブレベルとなる。イネーブル回路２１２の出力である相選択信号Ｓ２－２がアクティブレベルとなるため、第２データ線ブロックＢ２のうちの偶数番目のデータ線２３０に対応する３２個のスイッチがオン状態になる。このとき、画像信号線２１５に供給されているＶＩＤ２、ＶＩＤ４、…、ＶＩＤ６４がそれぞれ対応するデータ線２３０にサンプリングされることによって、画素電極に供給される。

これ以降も同様であり、１つの水平走査期間において、画像信号のサンプリングがデータ線ブロックＢ１～Ｂｎについて順次実行される結果、ｑ列の総ての画素電極に対して画像信号に応じた電圧が印加される。

図８は、本実施形態の電気光学パネル２００の動作を説明するためのタイミングチャートである。ＤＹは上述したように垂直走査期間の最初に供給される転送開始パルスであり、ＣＬＹは１水平走査期間に対応するクロック信号である。ＥＮＢＹは、イネーブル信号であり、ＥＮＢＹがアクティブレベルである期間において、１行分のデータ信号であるＶＩＤがデータ線２３０に供給される。ＮＲＧは、プリチャージ期間を表すパルス信号であり、ＮＲＳはプリチャージに用いられる信号である。ＮＲＧがアクティブレベルとなる期間において、ＮＲＳがデータ線２３０に供給されることによって、プリチャージが行われる。ＤＸは、水平走査期間の最初に供給される転送開始パルスである。

図９は、水平走査期間における詳細な電気光学パネル２００の動作を説明するためのタイミングチャートである。ＣＬＸはデータ線ブロック単位の駆動に用いられるクロック信号であり、ＣＬＸＢはＣＬＸの反転信号である。上述したように、シフトレジスター２１１は、ＣＬＸ及びＣＬＸＢに基づいてＤＸをシフトすることによって、パルス信号ＳＲ＿ＯＵＴ１～ＳＲ＿ＯＵＴ（ｎ／２）を出力する。

上述したように、図９のＥＮＢＸ２は、ＥＮＢＸ２－１及びＥＮＢＸ２－２を表す。図９のＥＮＢＸ１は、ＥＮＢＸ１－１及びＥＮＢＸ１－２を表す。イネーブル信号の位相差については後述する。

相選択信号Ｓ１は、ＳＲ＿ＯＵＴ１とＥＮＢＸ２－１の論理積である相選択信号Ｓ１－１と、ＳＲ＿ＯＵＴ１とＥＮＢＸ２－２の論理積である相選択信号Ｓ１－２を表す。相選択信号Ｓ２は、ＳＲ＿ＯＵＴ１とＥＮＢＸ１－１の論理積である相選択信号Ｓ２－１と、ＳＲ＿ＯＵＴ１とＥＮＢＸ１－２の論理積である相選択信号Ｓ２－２を表す。相選択信号Ｓ３及び相選択信号Ｓ４は、ＳＲ＿ＯＵＴ２と、ＥＮＢＸ１－１、ＥＮＢＸ１－２、ＥＮＸＢ２－１、ＥＮＢＸ２－２に基づく信号である。これ以降も同様である。

以上で説明したように、本実施形態の電気光学装置１０は、第１～第ｎデータ線ブロックＢ１～Ｂｎを有する電気光学パネル２００と、電気光学パネル２００を駆動する第１回路装置１１０と、電気光学パネル２００を駆動する第２回路装置１２０を含む。図６に示したように、第１～第ｎデータ線ブロックＢ１～Ｂｎは、電気光学パネル２００の走査線方向に沿って、第ｉデータ線ブロックＢｉの隣に第ｉ＋１データ線ブロックＢｉ＋１が位置するように並んで配置される。ｎは２以上の整数であり、ｉは１≦ｉ＜ｎを満たす整数である。走査線方向とは、走査線２４０が延びる方向であり、図６におけるＸ軸に沿った方向である。

ここで、各データ線ブロックは第１データ線群と第２データ線群とを含み、第１回路装置１１０は、相展開駆動の第ｉ相において、第１～第ｎデータ線ブロックＢ１～Ｂｎの第ｉデータ線ブロックＢｉの第１データ線群を駆動する。第２回路装置１２０は、相展開駆動の第ｉ相において、第１～第ｎデータ線ブロックＢ１～Ｂｎの第ｉデータ線ブロックＢｉの第２データ線群を駆動する。即ち、第１データ線群とは、第１回路装置１１０によって駆動されるデータ線２３０の集合であって、第１回路装置１１０が出力する相展開後の画像信号が供給されるデータ線である。本実施形態では、第１データ線群とは、ＶＩＤ１、ＶＩＤ３、…、ＶＩＤ６３が供給されるデータ線である。第２データ線群とは、第２回路装置１２０によって駆動されるデータ線２３０の集合であって、第２回路装置１２０が出力する相展開後の画像信号が供給されるデータ線である。本実施形態では、第２データ線群とは、ＶＩＤ２、ＶＩＤ４、…、ＶＩＤ６４が供給されるデータ線である。なお前述のように、本実施形態の電気光学装置１０に設けられる回路装置の個数は３個以上であってもよく、例えば第３回路装置を設けた場合には、各データ線ブロックは、第１データ線群及び第２データ線群に加えて、第３回路装置により駆動される第３データ線群を含むことになる。

本実施形態の手法によれば、相展開用の回路装置を複数用いて１つの電気光学パネル２００を駆動する構成において、１つのデータ線ブロックのうちの第１データ線群が第１回路装置１１０によって駆動され、第２データ線群が第２回路装置１２０によって駆動される。第１～第ｎデータ線ブロックＢ１～Ｂｎは、例えば図６の＋Ｘ方向に沿って、この順に配置される。即ち、電気光学パネル２００の画素領域全体を考慮した場合、第１データ線群は連続しない複数の領域に分散して配置される。同様に、第２データ線群は連続しない複数の領域に分散して配置される。

第１回路装置１１０の出力である画像信号と、第２回路装置１２０の出力である画像信号には、回路装置ごとのバラツキがあるため、出力電圧が微妙に異なる。そのため、例えば－Ｘ方向のｑ／２本のデータ線２３０を第１回路装置１１０が駆動し、＋Ｘ方向のｑ／２本のデータ線２３０を第２回路装置１２０が駆動する場合、回路装置間の出力電圧の違いが視認しやすくなるため表示品質が低下するおそれがある。その点、第１データ線群と第２データ線群がそれぞれ分散配置されることによって、データ信号のバラツキが視認されにくくなり、表示品位が向上する。

より具体的には、図５～図７を用いて上述したように、各データ線ブロックの第１データ線群のデータ線２３０と、第２データ線群のデータ線２３０とが隣り合うように、配置される。例えば、本実施形態における第１データ線群とは、各データ線ブロックのうちの奇数番目のデータ線２３０の集合である。第２データ線群とは、各データ線ブロックのうちの偶数番目のデータ線２３０の集合である。即ち、第１データ線群のデータ線２３０と、第２データ線群のデータ線２３０が交互に配置される。

このようにすれば、第１回路装置１１０によって駆動される第１データ線群と、第２回路装置１２０によって駆動される第２データ線群の分散度合いが高くなるため、データ信号のばらつきをより視認されにくくすることが可能になる。

また図７に示したように、電気光学パネル２００は、第１～第ｎスイッチ回路２１６－１～２１６－ｎを含む。第１～第ｎスイッチ回路２１６－１～２１６－ｎのうちの第ｉスイッチ回路２１６－ｉは、相展開駆動の第ｉ相において、第ｉデータ線ブロックＢｉを選択することによって、第１回路装置１１０の第１データ信号群を第ｉデータ線ブロックの第１データ線群に出力する。また第ｉスイッチ回路２１６－ｉは、相展開駆動の第ｉ相において、第ｉデータ線ブロックＢｉを選択することによって、第２回路装置１２０の第２データ信号群を第ｉデータ線ブロックＢｉの第２データ線群に出力する。例えば図７に示したイネーブル回路２１２は、パルス信号ＳＲ＿ＯＵＴ１に基づいて、相展開駆動の第１相に対応する相選択信号Ｓ１と、第２相に対応する相選択信号Ｓ２を出力する。図７に示す第１スイッチ回路２１６－１は、相展開駆動の第１相において、相選択信号Ｓ１に基づいて、第１データ線ブロックＢ１を選択する。同様に第２スイッチ回路２１６－２は、相展開駆動の第２相において、相選択信号Ｓ２に基づいて、第２データ線ブロックＢ２を選択する。相展開駆動の第３相以降についても同様である。

ここで、第１データ信号群とは、第１回路装置１１０が出力するＶＩＤ１－１～ＶＩＤ３２－１であり、例えば図５に示したように、ＶＩＤ１、ＶＩＤ３、…、ＶＩＤ６３に対応する。第２データ信号群とは、第２回路装置１２０が出力するＶＩＤ１－２～ＶＩＤ３２－２であり、例えば図５に示したように、ＶＩＤ２、ＶＩＤ４、…、ＶＩＤ６４に対応する。

本実施形態の手法によれば、第１～第ｎスイッチ回路２１６－１～２１６－ｎのオン／オフを順次制御することによって、第１データ信号群及び第２データ信号群を適切なタイミングで、適切なデータ線２３０に対して出力することが可能になる。

２．第２の実施形態
第１の実施形態では、第１回路装置１１０が駆動するデータ線２３０と、第２回路装置１２０が駆動するデータ線２３０が交互に配置される例について説明した。ただし、第１データ線群と第２データ線群の配置はこれに限定されない。なお、第１の実施形態と同様の構成については詳細な説明を省略する。

図１０は、第１回路装置１１０と第２回路装置１２０が出力する画像信号と、電気光学パネル２００に入力される画像信号の関係を説明する他の図である。電気光学パネル２００に、６４系統の画像信号であるＶＩＤ１～ＶＩＤ６４が入力される点は第１の実施形態と同様である。また、第１回路装置１１０と第２回路装置１２０が、それぞれ３２系統の画像信号であるＶＩＤ１－１～ＶＩＤ３２－１と、ＶＩＤ１－２～ＶＩＤ３２－２を出力する点も同様である。

図１０に示すように、本実施形態の手法では、第１回路装置１１０のＶＩＤ１－１～ＶＩＤ３２－１が、それぞれＶＩＤ１～ＶＩＤ３２に対応する。第２回路装置１２０のＶＩＤ１－２～ＶＩＤ３２－２が、それぞれＶＩＤ３３～ＶＩＤ６４に対応する。換言すれば、第１回路装置１１０は、各データ線ブロックのうち、Ｘ軸に沿った第１方向の３２本のデータ線２３０を駆動する。第２回路装置１２０は、各データ線ブロックのうち、第１方向の逆方向である第２方向の３２本のデータ線２３０を駆動する。第１方向は、－Ｘ方向であってもよいし、＋Ｘ方向であってもよい。

図１１は、第２の実施形態のデータ線駆動回路２１０の構成を示す図である。データ線駆動回路２１０は、シフトレジスター２１１と、イネーブル回路２１２と、画像信号線２１５と、スイッチ回路２１６とを有する。

シフトレジスター２１１及びイネーブル回路２１２については第１の実施形態と同様である。シフトレジスター２１１は、パルス信号ＳＲ＿ＯＵＴ１～ＳＲ＿ＯＵＴ（ｎ／２）を出力する。イネーブル回路２１２は、パルス信号ＳＲ＿ＯＵＴｊと、ＥＮＢＸ１－１、ＥＮＢＸ１－２、ＥＮＸＢ２－１、ＥＮＢＸ２－２とに基づく相選択信号を出力する。

第１～第ｎスイッチ回路２１６－１～２１６－ｎのうちの第ｉスイッチ回路２１６－ｉは、６４本の画像信号線２１５を介して供給されるＶＩＤ１～ＶＩＤ６４を、相選択信号Ｓｉに基づいてサンプリングし、サンプリング結果を各データ線２３０に供給する。第ｉスイッチ回路２１６－ｉは、データ線２３０ごとにスイッチを有する。

第２の実施形態では、図１１に示すように、ＥＮＢＸ２－１に基づく相選択信号Ｓ１－１が供給されるトランジスターのソースが、ＶＩＤ１～ＶＩＤ３２に対応する画像信号線２１５に接続される。ＥＮＢＸ２－２に基づく相選択信号Ｓ１－２が供給されるトランジスターのソースが、ＶＩＤ３３～ＶＩＤ６４に対応する画像信号線２１５に接続される。

同様に、ＥＮＢＸ１－１に基づく相選択信号Ｓ２－１が供給されるトランジスターのソースが、ＶＩＤ１～ＶＩＤ３２に対応する画像信号線２１５に接続される。ＥＮＢＸ１－２に基づく相選択信号Ｓ２－２が供給されるトランジスターのソースが、ＶＩＤ３３～ＶＩＤ６４に対応する画像信号線２１５に接続される。

例えばＳＲ＿ＯＵＴ１がアクティブレベルとなる期間の前半において、ＥＮＢＸ２－１がアクティブレベルとなる。イネーブル回路２１２の出力である相選択信号Ｓ１－１がアクティブレベルとなるため、第１データ線ブロックＢ１のうちの１～３２番目のデータ線２３０に対応する３２個のスイッチがオン状態になる。このとき、画像信号線２１５に供給されているＶＩＤ１～ＶＩＤ３２がそれぞれ対応するデータ線２３０にサンプリングされることによって、画素電極に供給される。

同様に、ＳＲ＿ＯＵＴ１がアクティブレベルとなる期間の前半において、ＥＮＢＸ２－２がアクティブレベルとなる。イネーブル回路２１２の出力である相選択信号Ｓ１－２がアクティブレベルとなるため、第１データ線ブロックＢ１のうちの３３～６４番目のデータ線２３０に対応する３２個のスイッチがオン状態になる。このとき、画像信号線２１５に供給されているＶＩＤ３３～ＶＩＤ６４がそれぞれ対応するデータ線２３０にサンプリングされることによって、画素電極に供給される。

またＳＲ＿ＯＵＴ１がアクティブレベルとなる期間の後半において、ＥＮＢＸ１－１がアクティブレベルとなる。イネーブル回路２１２の出力である相選択信号Ｓ２－１がアクティブレベルとなるため、第２データ線ブロックＢ２のうちの１～３２番目のデータ線２３０に対応する３２個のスイッチがオン状態になる。このとき、画像信号線２１５に供給されているＶＩＤ１～ＶＩＤ３２がそれぞれ対応するデータ線２３０にサンプリングされることによって、画素電極に供給される。

同様に、ＳＲ＿ＯＵＴ１がアクティブレベルとなる期間の後半において、ＥＮＢＸ１－２がアクティブレベルとなる。イネーブル回路２１２の出力である相選択信号Ｓ２－２がアクティブレベルとなるため、第２データ線ブロックＢ２のうちの３３～６４番目のデータ線２３０に対応する３２個のスイッチがオン状態になる。このとき、画像信号線２１５に供給されているＶＩＤ３３～ＶＩＤ６４がそれぞれ対応するデータ線２３０にサンプリングされることによって、画素電極に供給される。

これ以降も同様であり、１つの水平走査期間において、画像信号のサンプリングがデータ線ブロックＢ１～Ｂｎについて順次実行される結果、ｑ列の総ての画素電極に対して画像信号に応じた電圧が印加される。

なお第２の実施形態では、第１回路装置１１０の第１映像入力インターフェース１１４は、例えば、電気光学パネル２００の１～３２番目、６５～９６番目、といったように３２本ごとのデータ線２３０に対応するデジタルの画像データが、時系列的に並べられたデータを取得する。第２回路装置１２０の第２映像入力インターフェース１２４は、例えば、電気光学パネル２００の３３～６４番目、９７～１２８番目、といったように３２本ごとのデータ線２３０に対応するデジタルの画像データが、時系列的に並べられたデータを取得する。

本実施形態の手法によれば、第１～第ｎデータ線ブロックＢ１～Ｂｎの各データ線ブロックにおいて、第１データ線群と第２データ線群とが隣り合うように、配置される。例えば１つのデータ線ブロックに６４本のデータ線２３０が含まれる場合、第１データ線群は連続する３２本のデータ線２３０の集合であり、第２データ線群は連続する３２本のデータ線２３０の集合である。

第１の実施形態と第２の実施形態を比較した場合、第１の実施形態はデータ線群の分散度合いが高いため、回路装置間の出力電圧のバラツキが視認されにくくなるという点で有利である。また第２の実施形態は、第１データ線群及び第２データ線群は電気光学パネル２００全体として見れば分散配置されるものの、複数本のデータ線２３０がまとめて配置されるため、配線が容易という点で有利である。

なお、第１の実施形態及び第２の実施形態では、第１データ線群のデータ線２３０と第２データ線群のデータ線２３０が、１本ごと、又は、３２本ごとに配置される例について説明した。ただし、本開示の手法はこれに限定されず、各データ線群のデータ線２３０が、４本ごとや８本ごと等、異なる本数ごとに配置される変形実施が可能である。

３．第３の実施形態
次に第３の実施形態として、タイミング調整回路１３０を含む構成について説明する。なお、第３の実施形態の手法は、第１の実施形態と第２の実施形態のいずれの構成と組み合わされてもよいが、第２の実施形態は相対的に回路装置間のバラツキが目立ちやすいため、本実施形態と組み合わせる意義が大きい。

以上では、第１回路装置１１０と第２回路装置１２０の間のバラツキとして、出力電圧のバラツキについて説明した。ただしバラツキはこれに限定されず、制御信号や画像信号のタイミングも回路装置に応じてバラツキが生じる。

図１２は、電気光学パネル２００の動作を説明するタイミングチャートである。図１２のＶＩＤｘ－１が第１回路装置１１０が出力するＶＩＤ１－１～ＶＩＤ３２－１に対応し、ＶＩＤｘ－２が第２回路装置１２０が出力するＶＩＤ１－２～ＶＩＤ３２－２に対応する。図１２に示すように、第１回路装置１１０がＶＩＤｘ－１を出力するタイミングと、第２回路装置１２０がＶＩＤｘ－２を出力するタイミングには差がある。以下、この差を位相差ｄと表記する。

この際、第１回路装置１１０が出力するイネーブル信号であるＥＮＢＸ１－１と、ＥＮＢＸ２－１を用いて、ＶＩＤｘ－１とＶＩＤｘ－２の両方のサンプリングを行った場合、位相差ｄに起因して、表示品質が低下するおそれがある。ＥＮＢＸ１－１又はＥＮＢＸ２－１がアクティブレベルになる期間と、ＶＩＤｘ－２が出力される期間が適切に対応せず、所望の出力電圧を画素電極に印加できない場合があるためである。

図４を用いて上述したように、第１回路装置１１０がＥＮＢＸ１－１及びＥＮＢＸ２－１を電気光学パネル２００に出力し、第２回路装置１２０がＥＮＢＸ１－２及びＥＮＢＸ２－２を電気光学パネル２００に出力する構成も考えられる。ＥＮＢＸ１－１及びＥＮＢＸ２－１と、ＶＩＤｘ－１は、いずれも第１回路装置１１０の内部同期信号に基づいて生成される信号であるため、ＥＮＢＸ１－１及びＥＮＢＸ２－１は、ＶＩＤｘ－１の出力に適したタイミングの信号であることが期待される。同様に、ＥＮＢＸ１－２及びＥＮＢＸ２－２は、ＶＩＤｘ－２の出力に適したタイミングの信号であることが期待される。そのため図４を用いて上述した構成によって、適切な駆動が可能なようにも思える。ただし、画像信号が電気光学パネル２００に入力される経路と、制御信号が電気光学パネル２００に入力される経路が異なる場合もある。

図１３は、第１回路装置１１０及び第２回路装置１２０が設けられる基板１６０と、電気光学パネル２００の接続を説明する図である。図１３に示すように、電気光学装置１０は、第１フレキシブル基板１７０と、第２フレキシブル基板１８０を含む。基板１６０は、第１フレキシブル基板１７０によって、電気光学パネル２００の所与の一辺に接続される。また基板１６０は、第２フレキシブル基板１８０によって、上記所与の一辺に対向する一辺に接続される。第１回路装置１１０及び第２回路装置１２０から出力される画像信号は、第１フレキシブル基板１７０を介して電気光学パネル２００に入力される。第１回路装置１１０及び第２回路装置１２０から出力される制御信号は、第２フレキシブル基板１８０を介して電気光学パネル２００に入力される。

図１３に示す構成では、制御信号と画像信号とで電気光学パネル２００までの経路が異なるため、制御信号と画像信号のタイミングにずれが生じるおそれがある。よって本実施形態の電気光学装置１０は、図１３に示すようにタイミング調整回路１３０を含んでもよい。タイミング調整回路１３０は、例えば第２フレキシブル基板１８０に設けられる。

図１４は、第１回路装置１１０及び第２回路装置１２０が出力する制御信号と、タイミング調整回路１３０が出力する制御信号の関係を説明する図である。図２及び図３を用いて上述したように、第１回路装置１１０は、ＤＹ１、ＣＬＹ１、ＥＮＢＹ１、ＮＲＧ１、ＤＸ１、ＣＬＸ１、ＣＬＸＢ１、ＥＮＢＸ１－１、ＥＮＢＸ２－１を出力可能である。第２回路装置１２０は、ＤＹ２、ＣＬＹ２、ＥＮＢＹ２、ＮＲＧ２、ＤＸ２、ＣＬＸ２、ＣＬＸＢ２、ＥＮＢＸ１－２、ＥＮＢＸ２－２を出力可能である。

タイミング調整回路１３０は、これらの制御信号に基づいて、ＤＹ、ＣＬＹ、ＥＮＢＹ、ＮＲＧ、ＤＸ、ＣＬＸ、ＣＬＸＢと、イネーブル信号であるＥＮＢＸ１－１、ＥＮＢＸ２－１、ＥＮＢＸ１－２、ＥＮＢＸ２－２を出力する。

図１５は、タイミング調整回路１３０の構成を示す図である。タイミング調整回路１３０は、内部同期信号生成回路１３１と、調整信号生成回路１３２と、制御信号選択回路１３３を含む。

内部同期信号生成回路１３１は、ＣＬＸ１、ＤＹ１、ＤＸ１と、ＣＬＹ２、ＤＹ２、ＤＸ２のいずれか一方に基づいて、タイミング調整回路１３０の内部で用いられる内部同期信号を生成する。内部同期信号は、例えばドットクロック信号、水平同期信号、垂直同期信号等を含む。内部同期信号は、調整信号生成回路１３２に出力される。

調整信号生成回路１３２は、第１回路装置１１０からのＥＮＢＸ１－１、ＥＮＢＸ２－１と、第２回路装置１２０からのＥＮＢＸ１－２、ＥＮＢＸ２－２のタイミング調整を行う。例えば、調整信号生成回路１３２は、遅延回路を含み、上記ドットクロック信号に基づいて設定される遅延量だけＥＮＢＸ１－１を遅延させることによって、遅延信号ＥＮＢＸ１－１ｄｅｌａｙを生成する。同様に調整信号生成回路１３２は、ＥＮＢＸ２－１、ＥＮＢＸ１－２、ＥＮＢＸ２－２のそれぞれに基づいて、遅延信号ＥＮＢＸ２－１ｄｅｌａｙ、ＥＮＢＸ１－２ｄｅｌａｙ、ＥＮＢＸ２－２ｄｅｌａｙを生成する。

制御信号選択回路１３３は、複数の制御信号からいずれかの制御信号を選択する処理を行う。例えば制御信号選択回路１３３は、第１回路装置１１０からの（ＤＹ１、ＣＬＹ１、ＥＮＢＹ１、ＮＲＧ１、ＤＸ１、ＣＬＸ１、ＣＬＸＢ１）と、第２回路装置１２０からの（ＤＹ２、ＣＬＹ２、ＥＮＢＹ２、ＮＲＧ２、ＤＸ２、ＣＬＸ２、ＣＬＸＢ２）のいずれか一方を選択する。制御信号選択回路１３３は、選択した信号を制御信号（ＤＹ、ＣＬＹ、ＥＮＢＹ、ＮＲＧ、ＤＸ、ＣＬＸ、ＣＬＸＢ）として、電気光学パネル２００に出力する。

また制御信号選択回路１３３は、第１回路装置１１０からのＥＮＢＸ１－１と、遅延信号ＥＮＢＸ１－１ｄｅｌａｙのいずれか一方を選択し、選択した信号をイネーブル信号であるＥＮＢＸ１－１として電気光学パネル２００に出力する。その他のイネーブル信号についても同様であり、制御信号選択回路１３３は、ＥＮＢＸ２－１とＥＮＢＸ２－１ｄｅｌａｙの一方をＥＮＢＸ２－１として出力し、ＥＮＢＸ１－２とＥＮＢＸ１－２ｄｅｌａｙの一方をＥＮＢＸ１－２として出力し、ＥＮＢＸ２－２とＥＮＢＸ２－２ｄｅｌａｙの一方をＥＮＢＸ２－２として出力する。

なお、調整信号生成回路１３２における遅延量や、制御信号選択回路１３３がいずれの信号を選択するかは、例えばレジスター設定等を用いて変更可能である。例えば、第１回路装置１１０と第２回路装置１２０の個体差をあらかじめ測定しておき、測定結果に基づいて遅延量や選択する信号が設定される。ただし、（ＣＬＸ１、ＤＹ１、ＤＸ１）と、（ＣＬＹ２、ＤＹ２、ＤＸ２）の比較処理に基づいて動的に遅延量を変更する等の変形実施が可能である。

また以上では、タイミング調整回路１３０は、第１回路装置１１０からのＥＮＢＸ１－１及びＥＮＢＸ２－１と、第２回路装置１２０からのＥＮＢＸ１－２及びＥＮＢＸ２－２を取得し、それぞれから遅延信号を生成した上で、４つのイネーブル信号を選択、出力する例を説明した。ただし本実施形態の手法はこれに限定されない。例えば、タイミング調整回路１３０は、第２回路装置１２０からのＥＮＢＸ１－２及びＥＮＢＸ２－２の取得を省略してもよい。タイミング調整回路１３０は、ＥＮＢＸ１－１及びＥＮＢＸ２－１を遅延させることによって、ＥＮＢＸ１－２及びＥＮＢＸ２－２を生成、出力してもよい。ＶＩＤｘ－１とＶＩＤｘ－２の位相差ｄは、レジスター設定から既知である、又は、（ＣＬＸ１、ＤＹ１、ＤＸ１）と（ＣＬＹ２、ＤＹ２、ＤＸ２）の比較処理から推定可能である。よって、ＥＮＢＸ１－１及びＥＮＢＸ２－１を位相差ｄに対応する遅延量で遅延させることによって、ＥＮＢＸ１－２及びＥＮＢＸ２－２を生成することが可能である。

また、（ＤＹ１、ＣＬＹ１、ＥＮＢＹ１、ＮＲＧ１、ＤＸ１、ＣＬＸ１、ＣＬＸＢ１）と、（ＤＹ２、ＣＬＹ２、ＥＮＢＹ２、ＮＲＧ２、ＤＸ２、ＣＬＸ２、ＣＬＸＢ２）は、いずれか一方が固定的に選択されてもよいがこれには限定されない。例えば制御信号選択回路１３３は、所与の第１期間において（ＤＹ１、ＣＬＹ１、ＥＮＢＹ１、ＮＲＧ１、ＤＸ１、ＣＬＸ１、ＣＬＸＢ１）を選択し、第１期間とは異なる第２期間において（ＤＹ２、ＣＬＹ２、ＥＮＢＹ２、ＮＲＧ２、ＤＸ２、ＣＬＸ２、ＣＬＸＢ２）を選択してもよい。このように、制御信号の選択を時系列的にローテンションさせることによって、回路装置の個体差による影響をより抑制することが可能になる。

以上のように、本実施形態の電気光学装置１０は、タイミング調整回路１３０を含む。第１回路装置１１０は、図２に示すように、第１制御信号群を生成して出力する第１制御信号生成回路１１２を含む。第２回路装置１２０は、図３に示すように、第２制御信号群を生成して出力する第２制御信号生成回路１２２を含む。

第１制御信号群は、第１～第ｎスイッチ回路２１６－１～２１６－ｎのオン期間を決める第１イネーブル信号を含む。第２制御信号群は、第１～第ｎスイッチ回路２１６－１～２１６－ｎのオン期間を決める第２イネーブル信号を含む。第１イネーブル信号は、例えばＥＮＢＸ１－１及びＥＮＢＸ２－１である。第２イネーブル信号は、例えばＥＮＢＸ１－２及びＥＮＢＸ２－２である。

そしてタイミング調整回路１３０は、第１イネーブル信号と第２イネーブル信号のタイミング調整を行う。このようにすれば、第１ネーブル信号のタイミングをＶＩＤｘ－１に合わせること、及び、第２イネーブル信号のタイミングをＶＩＤｘ－２に合わせることが可能になる。即ち、第１回路装置１１０と第２回路装置１２０とで画像信号のタイミングにバラツキが生じる場合であっても、当該バラツキに応じてイネーブル信号を調整することが可能になる。タイミング差に起因する立ち上がり波形の変化等を抑制できるため、回路装置のバラツキに起因する表示品質の低下を抑制できる。

また電気光学パネル２００は、前記第１～第ｎスイッチ回路２１６－１～２１６－ｎのオンオフを制御する制御回路を含む。制御回路は、例えば図７又は図１０のイネーブル回路２１２に対応する。また制御回路は、シフトレジスター２１１を含んでもよい。

制御回路は、相展開駆動の第ｉ相において、第１イネーブル信号がアクティブのとき、第ｉデータ線ブロックＢｉの第１データ線群を第ｉスイッチ回路２１６－ｉに選択させる。また制御回路は、第２イネーブル信号がアクティブのとき、第ｉデータ線ブロックＢｉの第２データ線群を第ｉスイッチ回路２１６－ｉに選択させる。例えば相展開駆動の第１相では、ＥＮＢＸ２－１がアクティブのきに、第１スイッチ回路２１６－１が、第１データ線ブロックＢ１の第１データ線群を選択する。同様に相展開駆動の第１相では、ＥＮＢＸ２－２がアクティブのきに、第１スイッチ回路２１６－１が、第１データ線ブロックＢ１の第２データ線群を選択する。第２相以降も同様である。

このようにすれば、第１イネーブル信号であるＥＮＢＸ１－１、ＥＮＢＸ２－１と、第２イネーブル信号であるＥＮＢＸ１－２、ＥＮＢＸ２－２を用いることによって、適切タイミングで適切なデータ線２３０を選択することが可能になる。特に本実施形態では、第１イネーブル信号及び第２イネーブル信号のタイミング調整が行われるため、データ線２３０が選択されるタイミングと、画像信号が出力されるタイミングを対応させることが可能である。

またタイミング調整回路１３０は、第１イネーブル信号を遅延させることによって第１遅延信号を生成し、第２イネーブル信号を遅延させることによって第２遅延信号を生成してもよい。タイミング調整回路１３０は、第１イネーブル信号と第１遅延信号のうち、選択された信号を電気光学パネル２００に出力する。タイミング調整回路１３０は、第２イネーブル信号と第２遅延信号のうち、選択された信号を電気光学パネル２００に出力する。このようにすれば、遅延回路を用いてイネーブル信号のタイミング調整を行うことが可能になる。

またタイミング調整回路１３０は、第１制御信号群と第２制御信号群のタイミング調整を行い、タイミング調整後の第１制御信号群と第２制御信号群を電気光学パネル２００に出力してもよい。このようにすれば、複数の回路装置の個体差による影響を、制御信号のタイミング調整によって抑制することが可能になる。結果として、電気光学パネル２００における表示品質の向上が可能になる。この際、第１制御信号群と第２制御信号群のいずれか一方を基準として他方が調整されてもよいし、両方の信号群が相互に調整されてもよい。

また図１３に示すように、電気光学装置１０は、第１回路装置１１０及び第２回路装置１２０と、電気光学パネル２００とを接続するフレキシブル基板を含んでもよい。タイミング調整回路１３０は、例えば当該フレキシブル基板に設けられる。図１３の例であれば、ここでのフレキシブル基板は、第２フレキシブル基板１８０である。

このようにすれば、第１回路装置１１０及び第２回路装置１２０と電気光学パネル２００との接続にフレキシブル基板を用いることが可能になる。また、フレキシブル基板上にタイミング調整回路１３０を設けることによって、当該タイミング調整回路１３０の位置が基板１６０よりも電気光学パネル２００に近い位置となる。タイミング調整後の制御信号の信号経路長が短くなるため、誤差の発生を抑制できる。

４．電子機器
また本実施形態の手法は、上述した電気光学装置１０を含む電子機器３００に適用できる。図１６は、電気光学装置１０を含む電子機器３００の構成例である。電子機器３００は、処理装置３１０、表示コントローラー３２０、電気光学装置１０、記憶部３３０、通信部３４０、操作部３６０を含む。電気光学装置１０は、上述したように、第１回路装置１１０、第２回路装置１２０及び電気光学パネル２００を含む。

記憶部３３０は記憶装置又はメモリーとも呼ぶ。通信部３４０は通信回路又は通信装置とも呼ぶ。操作部３６０は操作装置とも呼ぶ。電子機器３００の具体例としては、例えばプロジェクターやヘッドマウントディスプレイ、携帯情報端末、車載装置、携帯型ゲーム端末、情報処理装置等の、表示装置を搭載する種々の電子機器を想定できる。車載装置は、例えばメーターパネル、カーナビゲーションシステム等である。

操作部３６０は、ユーザーからの種々の操作を受け付けるユーザーインターフェースである。例えば、ボタンやマウスやキーボード、電気光学パネル２００に装着されたタッチパネル等である。通信部３４０は、画像データや制御データの入出力を行うデータインターフェースである。通信部３４０は、例えば無線ＬＡＮや近距離無線通信等の無線通信インターフェース、或いは有線ＬＡＮやＵＳＢ（Universal Serial Bus）等の有線通信インターフェースである。記憶部３３０は、例えば通信部３４０から入力されたデータを記憶したり、或いは、処理装置３１０のワーキングメモリーとして機能したりする。記憶部３３０は、例えばＲＡＭやＲＯＭ等のメモリー、或いはＨＤＤ（hard disk drive）等の磁気記憶装置、或いはＣＤドライブ、ＤＶＤドライブ等の光学記憶装置等である。表示コントローラー３２０は、通信部３４０から入力された或いは記憶部３３０に記憶された画像データを処理して電気光学装置１０に転送する。電気光学装置１０の第１回路装置１１０及び第２回路装置１２０は、表示コントローラー３２０から転送された画像データに基づいて電気光学パネル２００に画像を表示させる。処理装置３１０は、電子機器３００の制御処理及び、種々の信号処理等を行う。処理装置３１０は、例えばＣＰＵ（Central Processing Unit）やＭＰＵ（Micro-processing unit）等のプロセッサー、或いはＡＳＩＣ等である。なお電子機器３００がプロジェクターである場合、電子機器３００は更に光源と光学系とを含んでもよい。

なお、上記のように本実施形態について詳細に説明したが、本実施形態の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また第１回路装置、第２回路装置、電気光学装置、電子機器等の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０…電気光学装置、１１０…第１回路装置、１１１…第１内部同期信号生成回路、１１２…第１制御信号生成回路、１１３…第１パネル用電圧生成回路、１１４…第１映像入力インターフェース、１１５…第１データ変換回路、１１６…第１パネル出力形態変換回路、１２０…第２回路装置、１２１…第２内部同期信号生成回路、１２２…第２制御信号生成回路、１２３…第２パネル用電圧生成回路、１２４…第２映像入力インターフェース、１２５…第２データ変換回路、１２６…第２パネル出力形態変換回路、１３０…タイミング調整回路、１３１…内部同期信号生成回路、１３２…調整信号生成回路、１３３…制御信号選択回路、１６０…基板、１７０…フレキシブル基板、１８０…フレキシブル基板、２００…電気光学パネル、２１０…データ線駆動回路、２１１…シフトレジスター、２１２…イネーブル回路、２１３…ＡＮＤ回路、２１４…ＯＲ回路、２１５…画像信号線、２１６…スイッチ回路、２２０…走査線駆動回路、２３０…データ線、２４０…走査線、２５０…画素、３００…電子機器、３１０…処理装置、３２０…表示コントローラー、３３０…記憶部、３４０…通信部、３６０…操作部、Ｂ１-Ｂｎ…データ線ブロック、Ｓ１-Ｓｎ…相選択信号、ＳＲ＿ＯＵＴ１-ＳＲ＿ＯＵＴ（ｎ／２）…パルス信号、ＶＩＤ１-ＶＩＤ６４…画像信号、ＶＩＤ１－１-ＶＩＤ３２－１…画像信号、ＶＩＤ１－２-ＶＩＤ３２－２…画像信号

Claims (10)

1. 各データ線ブロックが第１データ線群と第２データ線群とを含む第１～第ｎ（ｎは２以上の整数）データ線ブロックを有する電気光学パネルと、
   前記電気光学パネルを駆動する第１回路装置と、
   前記電気光学パネルを駆動する第２回路装置と、
   を含み、
   前記第１～第ｎデータ線ブロックは、前記電気光学パネルの走査線方向に沿って、第ｉ（ｉは１≦ｉ＜ｎを満たす整数）データ線ブロックの隣に第ｉ＋１データ線ブロックが位置するように並んで配置され、
   前記第１回路装置は、
   相展開駆動の第ｉ相において、前記第１～第ｎデータ線ブロックの前記第ｉデータ線ブロックの前記第１データ線群を駆動し、
   前記第２回路装置は、
   前記相展開駆動の前記第ｉ相において、前記第１～第ｎデータ線ブロックの前記第ｉデータ線ブロックの前記第２データ線群を駆動することを特徴とする電気光学装置。
2. 請求項１に記載の電気光学装置において、
   前記各データ線ブロックの前記第１データ線群のデータ線と、前記第２データ線群の前記データ線とが前記走査線方向に沿って交互に配置されることを特徴とする電気光学装置。
3. 請求項１に記載の電気光学装置において、
   前記各データ線ブロックがｍ（ｍは２以上の整数）本のデータ線を含むとき、前記第１データ線群は前記走査線方向に沿って連続して配置されるｍ／２本の前記データ線の集合であり、前記第２データ線群は前記走査線方向に沿って連続して配置されるｍ／２本の前記データ線の集合であることを特徴とする電気光学装置。
4. 請求項１乃至３のいずれか一項に記載の電気光学装置において、
   前記電気光学パネルは、
   第１～第ｎスイッチ回路を含み、
   前記第１～第ｎスイッチ回路の第ｉスイッチ回路は、
   前記相展開駆動の前記第ｉ相において、前記第ｉデータ線ブロックを選択し、前記第１回路装置の第１データ信号群を前記第ｉデータ線ブロックの前記第１データ線群に出力し、前記第２回路装置の第２データ信号群を前記第ｉデータ線ブロックの前記第２データ線群に出力することを特徴とする電気光学装置。
5. 請求項４に記載の電気光学装置において、
   タイミング調整回路を含み、
   前記第１回路装置は、
   第１制御信号群を生成して出力する第１制御信号生成回路を含み、
   前記第２回路装置は、
   第２制御信号群を生成して出力する第２制御信号生成回路を含み、
   前記第１制御信号群は、前記第１～第ｎスイッチ回路のオン期間を決める第１イネーブル信号を含み、
   前記第２制御信号群は、前記第１～第ｎスイッチ回路の前記オン期間を決める第２イネーブル信号を含み、
   前記タイミング調整回路は、
   前記第１イネーブル信号と前記第２イネーブル信号のタイミング調整を行うことを特徴とする電気光学装置。
6. 請求項５に記載の電気光学装置において、
   前記電気光学パネルは、
   前記第１～第ｎスイッチ回路のオンオフを制御する制御回路を含み、
   前記制御回路は、
   前記相展開駆動の前記第ｉ相において、前記第１イネーブル信号がアクティブのとき、前記第ｉデータ線ブロックの前記第１データ線群を前記第ｉスイッチ回路に選択させ、前記第２イネーブル信号がアクティブのとき、前記第ｉデータ線ブロックの前記第２データ線群を前記第ｉスイッチ回路に選択させることを特徴とする電気光学装置。
7. 請求項５又は６に記載の電気光学装置において、
   前記タイミング調整回路は、
   前記第１イネーブル信号を遅延させることによって第１遅延信号を生成し、前記第２イネーブル信号を遅延させることによって第２遅延信号を生成し、
   前記第１イネーブル信号と前記第１遅延信号のいずれか、及び、前記第２イネーブル信号と前記第２遅延信号のいずれかを、前記電気光学パネルに出力することを特徴とする電気光学装置。
8. 請求項１乃至４のいずれか一項に記載の電気光学装置において、
   タイミング調整回路を含み、
   前記第１回路装置は、
   第１制御信号群を生成して出力する第１制御信号生成回路を含み、
   前記第２回路装置は、
   第２制御信号群を生成して出力する第２制御信号生成回路を含み、
   前記タイミング調整回路は、
   前記第１制御信号群と前記第２制御信号群のタイミング調整を行い、前記タイミング調整後の前記第１制御信号群と前記第２制御信号群を前記電気光学パネルに出力することを特徴とする電気光学装置。
9. 請求項５乃至８のいずれか一項に記載の電気光学装置において、
   前記第１回路装置及び前記第２回路装置と、前記電気光学パネルとを接続するフレキシブル基板を含み、
   前記タイミング調整回路は、
   前記フレキシブル基板に設けられることを特徴とする電気光学装置。
10. 請求項１乃至９のいずれか一項に記載の電気光学装置を含むことを特徴とする電子機器。

Images