JP2021533620A

JP2021533620A - ハイブリッド端子を備えた超音波トランスデューサの統合のためのシステムおよび方法

Info

Publication number: JP2021533620A
Application number: JP2021504786A
Authority: JP
Inventors: クォン，ヘソン; バーカムショー，ブライアン; アッカラジュ，サンディープ
Original assignee: エコーイメージング，インク．
Priority date: 2018-08-01
Filing date: 2019-07-31
Publication date: 2021-12-02
Also published as: EP3830877A1; EP3830877A4; IL280494A; CN112805843B; JP2023171875A; CA3108024A1; US20210151661A1; KR20210036389A; WO2020028580A1; CN112805843A

Abstract

本明細書には、ハイブリッド端子を備えた超音波トランスデューサシステムが開示され、該超音波トランスデューサシステムは、基板と膜を含む超音波トランスデューサ要素；電気回路；および超音波トランスデューサ要素および電気回路に接続された1つ以上の端子を含み、ここで１つ以上の端子は、規則のセットを使用して幾何学的に設計され；規則のセットまたは規則の第2のセット、あるいは両方に基づいて、膜に対して配置される。【選択図】図１Ｂ

Description

関連出願の相互参照
本出願は、２０１８年８月１日に出願された、米国仮出願第６２／７１３，２７２号の利益を主張し、本明細書で全体として参照により組み込まれる。

超音波トランスデューサは、一般にダイアフラム、ダイアフラムの裏張りを形成する基板、およびトランスデューサとの信号通信を可能にするためにダイアフラムを接続する端子を含む。

マイクロマシン超音波トランスデューサ（ＭＵＴ）アレイは、電気エネルギー領域および音響エネルギー領域の間の変換におけるその効率により超音波分野に莫大な機会を提供する。

回路、例えば、特定用途向け集積回路（ＡＳＩＣ）と統合されたＭＵＴチップは、ＭＵＴとＡＳＩＣとの間で信号を送受信するように構成された電気的端子を特徴とする。さらに、電気的端子はＭＵＴの動態を既定するのに二次的でも重要な役割を果たすことができる。なぜなら、それらはＭＵＴの重大な境界条件（例えば、ＭＵＴがＭＵＴアレイにどのように取り付けられるか、ＭＵＴアレイがどのようにＡＳＩＣに固定されるか、およびＭＵＴがどのように送受信メディアに接続されるか等の機械的境界条件）に影響する機械的ばねとして働くからである。それ故に、電気的端子のみを使用するＭＵＴとＡＳＩＣとの統合は、ＭＵＴを不安定にし、ＭＵＴの動的性能を減少させる可能性がある。

本開示は、ハイブリッド端子を使用してＡＳＩＣへのＭＵＴの統合を可能にするシステムおよび方法を含む。本明細書のハイブリッド端子は、ＭＵＴの圧力出力の大きさ、表面速度および超音波周波数帯域幅等のＭＵＴ動態を増大させるために、電気的接続と同様に非電気的接続、例えば機械的接続の両方を可能にする場合がある。本明細書のシステムと方法は、ＭＵＴの動的性能を著しく向上させることができる。そのようなシステムおよび方法は、（１）ＭＵＴに追加の機械的端子を加えること、（２）（機械的および／または電気的）端子を配置させること、および（３）（機械的および／または電気的）端子の寸法および形状を変更することのうちの１つ以上を利用する可能性がある。

一態様では、本明細書にはハイブリッド端子を備えた超音波トランスデューサシステムが開示され、該超音波トランスデューサシステムは、基板と膜を含む超音波トランスデューサ要素；電気回路；および超音波トランスデューサ要素および電気回路に接続された１つ以上の端子を含み、ここで１つ以上の端子は、規則のセットを使用して幾何学的に設計され；規則のセットまたは規則の第２のセット、あるいは両方に基づいて、膜に対して配置される。いくつかの実施形態では、超音波トランスデューサ要素はマイクロマシン超音波トランスデューサ（ＭＵＴ）要素である。いくつかの実施形態では、超音波トランスデューサ要素は圧電マイクロマシン超音波トランスデューサ（ｐＭＵＴ）要素である。いくつかの実施形態では、超音波トランスデューサシステムは、第２の基板および第２の膜を含む第２の超音波トランスデューサ要素；第２の電気回路；および第２の超音波トランスデューサ要素および第２の電気回路に接続された１つ以上の追加の端子をさらに含み、ここで１つ以上の追加の端子は、任意に、規則のセットを使用して幾何学的に設計され、およびここで１つ以上の追加の端子は、規則のセットまたは規則の第２のセットに基づいて、第２の膜に対して配置される。いくつかの実施形態では、第１の超音波トランスデューサ要素および第２の超音波トランスデューサ要素は、複数の追加の超音波トランスデューサ要素とアレイを形成する。いくつかの実施形態では、アレイは二次元である。いくつかの実施形態では、アレイは３２×３２、３２×６４、３２×１９４、１２×１２８、２４×１２８、３２×１２８、６４×１２８、６４×３２、または６４×１９４である。いくつかの実施形態では、電気回路は特定用途向け集積回路（ＡＳＩＣ）である。いくつかの実施形態では、１つ以上の端子は、ハイブリッド端子でない少なくとも１つの端子を含む。いくつかの実施形態では、１つ以上の端子は、電気的端子のみまたは機械的端子のみである。いくつかの実施形態では、１つ以上の端子はハイブリッド端子である。いくつかの実施形態では、１つ以上の端子は、少なくとも１つの電気的端子および１つの機械的端子を含む。いくつかの実施形態では、１つ以上の端子は、電気的および機械的の両方である少なくとも１つの端子を含む。いくつかの実施形態では、規則のセットは、直径の範囲、高さの範囲、アスペクト比の範囲、および１つ以上の端子の１つ以上の形状のうちの１つ以上を含む。いくつかの実施形態では、直径の範囲は、約５μｍ〜約１００μｍである。いくつかの実施形態では、高さの範囲は、約０μｍ〜約３００μｍである。いくつかの実施形態では、高さと有効径のアスペクト比は、約６０：１未満である。いくつかの実施形態では、１つ以上の形状は、円筒形状、環状形状、立方形状、直方体形状および長方形状のうちからである。いくつかの実施形態では、規則の第２のセットは、１つ以上の端子の膜への間隔の範囲、超音波トランスデューサ要素内の電気的端子の最小数、超音波トランスデューサ要素内の電気的端子の最大数、超音波トランスデューサ要素内の機械的端子の最小数、超音波トランスデューサ要素内の機械的端子の最大数、超音波トランスデューサ要素内のハイブリッド端子の最小数、超音波トランスデューサ要素内のハイブリッド端子の最大数のうちの１つ以上を含む。いくつかの実施形態では、間隔の範囲は、少なくとも約５μｍである。前記電気的端子の最小数は２つである、請求項１９に記載の超音波トランスデューサシステム。いくつかの実施形態では、電気的端子の最大数は４つである。いくつかの実施形態では、機械的端子の最小数は２つである。いくつかの実施形態では、機械的端子の最小数は単一端子である。いくつかの実施形態では、機械的端子の最大数は１０である。いくつかの実施形態では、規則の第２のセットは、１つ以上の端子を膜の軸のまわりで対称的であるように配置することおよび、１つ以上の端子を、膜を囲むように配置すること、またはそれらの組み合わせを含む。

別の態様では、本明細書にはハイブリッド端子を使用して、超音波トランスデューサシステムの性能を改善する方法が開示され、該方法は、超音波トランスデューサシステムを得る工程であって、超音波トランスデューサシステムは、基板と膜を含む超音波トランスデューサ要素；超音波トランスデューサ要素に接続された電気回路を含む工程；および１つ以上の端子を得る工程であって、１つ以上の端子は規則のセットを使用して、任意に幾何学的に設計された工程；１つ以上の端子を超音波トランスデューサ要素に加える工程であって、規則のセットまたは規則の第２のセットに基づいて膜に対して１つ以上の端子を配置すること、および超音波トランスデューサ要素および電気回路に１つ以上の端子を接続することを含む工程を含む。

さらに別の態様では、本明細書にはハイブリッド端子を使用して、超音波トランスデューサシステムの性能を改善する方法が開示され、該方法は、超音波トランスデューサシステムを得る工程であって、超音波トランスデューサシステムは、基板と膜を含む超音波トランスデューサ要素；超音波トランスデューサ要素に接続された電気回路を含む工程；１つ以上の端子を得る工程であって、１つ以上の端子は規則のセットを使用して、任意に幾何学的に設計された工程；および１つ以上の端子を超音波トランスデューサシステムに加える工程であって、規則のセットまたは規則の第２のセットに基づいて膜に対して１つ以上の端子を配置すること；超音波トランスデューサ要素および電気回路に１つ以上の端子を接続することを含む工程を含む。いくつかの実施形態では、超音波トランスデューサ要素はマイクロマシン超音波トランスデューサ（ＭＵＴ）要素である。いくつかの実施形態では、超音波トランスデューサ要素は圧電マイクロマシン超音波トランスデューサ（ｐＭＵＴ）要素である。いくつかの実施形態では、超音波トランスデューサシステムは、第２の基板および第２の膜を含む第２の超音波トランスデューサ要素；第２の電気回路；および第２の超音波トランスデューサ要素および第２の電気回路に接続された１つ以上の追加の端子をさらに含み、ここで１つ以上の追加の端子は、任意に、規則のセットを使用して幾何学的に設計され、およびここでつ以上の追加の端子は、規則のセットまたは規則の第２のセットに基づいて、第２の膜に対して配置される。いくつかの実施形態では、第１の超音波トランスデューサ要素および第２の超音波トランスデューサ要素は、複数の追加の超音波トランスデューサ要素とアレイを形成する。いくつかの実施形態では、アレイは二次元である。いくつかの実施形態では、アレイは３２×３２、３２×６４、３２×１９４、１２×１２８、２４×１２８、３２×１２８、６４×１２８、６４×３２、または６４×１９４である。いくつかの実施形態では、電気回路はＡＳＩＣである。いくつかの実施形態では、１つ以上の端子は、ハイブリッド端子でない少なくとも１つの端子を含む。１つ以上の端子は、電気的端子のみまたは機械的端子のみである、請求項３４に記載の方法。いくつかの実施形態では、１つ以上の端子はハイブリッド端子である。いくつかの実施形態では、１つ以上の端子は、少なくとも１つの電気的端子および１つの機械的端子を含む。いくつかの実施形態では、１つ以上の端子は、少なくとも１つの電気的および機械的両方である端子を含む。いくつかの実施形態では、規則のセットは、直径の範囲、高さの範囲、アスペクト比の範囲、および１つ以上の端子の形状のうちの１つ以上を含む。いくつかの実施形態では、直径の範囲は、約５μｍ〜約１００μｍである。いくつかの実施形態では、高さの範囲は、約０μｍ〜約３００μｍである。いくつかの実施形態では、アスペクト比は、約６０：１未満である。いくつかの実施形態では、形状は円筒形状、環状形状および長方形状から選択された１つ以上のものである。いくつかの実施形態では、規則の第２のセットは、１つ以上の端子の膜への間隔の範囲、超音波トランスデューサ要素内の電気的端子の最小数、超音波トランスデューサ要素内の電気的端子の最大数、超音波トランスデューサ要素内の機械的端子の最小数、超音波トランスデューサ要素内の機械的端子の最大数、超音波トランスデューサ要素内のハイブリッド端子の最小数、超音波トランスデューサ要素内のハイブリッド端子の最大数のうちの１つ以上を含む。いくつかの実施形態では、間隔の範囲は、少なくとも約５μｍである。いくつかの実施形態では、電気的端子の最小数は２つである。いくつかの実施形態では、電気的端子の最大数は４つである。いくつかの実施形態では、機械的端子の最小数は２つである。いくつかの実施形態では、機械的端子の最小数は単一端子である。いくつかの実施形態では、機械的端子の最大数は１０である。いくつかの実施形態では、規則の第２のセットは、１つ以上の端子を膜の軸のまわりで対称的であるように配置すること；１つ以上の端子を、膜を囲むように配置すること、またはそれらの組み合わせを含む。

本開示のさらなる態様および利点は、以下の詳細な説明から当業者にすぐ明白になるであろう。本説明は本開示の例示となる実施形態のみが示されて記述される。理解されるように、本開示はその他および異なる実施形態が可能であり、その一部の詳細は、全てが本開示から逸脱することなく、様々な明白な点で変形が可能である。従って、図面および説明は本質的に例示としてみなされ、限定的なものとして見なされるべきではない。

特許または出願ファイルは、カラーで作成された少なくとも１つの図面を含む。カラー図面を備えた本特許または本特許出願公報のコピーは、問い合わせ及び必要な料金の支払い次第に当局により提供される。本主題の特徴および利点のよりよい理解は、例示となる実施形態を示す以下の詳細な説明と添付図面を参照することで得られるであろう。
図１Ａは、電子的端子（１０２）において非対称性を有する電気的端子を使用して統合されたＭＵＴとＡＳＩＣシステムの典型的な実施形態の断面図を示す（ＡＳＩＣダイ（１０４）は、明確性を目的として、この図から取り除かれている）。図１Ｂは、電子的端子（１０２）において非対称性を有する電気的端子を使用して統合されたＭＵＴとＡＳＩＣシステムの典型的な実施形態のレイアウトを示す（ＡＳＩＣダイ（１０４）は、明確性を目的として、この図から取り除かれている）。図２は、対称的な境界条件のための追加端子を備えたハイブリッド端子を使用して、統合されたＭＵＴとＡＳＩＣシステムの典型的な実施形態のレイアウトを示す。図３は、非対称的な端子を備えた図１ＢのＭＵＴアレイにおいて中央のＭＵＴ膜の典型的な動的応答、および対称的なハイブリッド端子を備えた図２のＭＵＴアレイにおいて中央のＭＵＴ膜の典型的な動的応答を示す。図４は、本明細書の統合されたＭＵＴとＡＳＩＣシステムの円筒形状の電気的端子および／または機械的端子の典型的な幾何学的媒介変数を示す。図５は、直径６０μｍおよび３つの異なる高さ：６μｍ、１６μｍおよび４０μｍの端子を備えた図２に示されるようなハイブリッド端子が配置された統合されたＭＵＴとＡＳＩＣシステムの典型的な性能を示す。図６は、３つの異なる高さ：６μｍ、１６μｍおよび４０μｍにおいて直径５０μｍ（左）および直径４０μｍ（右）の端子を備えた図２に示されるようなハイブリッド端子が配置された統合されたＭＵＴとＡＳＩＣシステムの典型的な性能を示す。図７は、追加ハイブリッド端子を備えた図１Ｂのハイブリッド端子を使用して統合されたＭＵＴとＡＳＩＣシステムの典型的な実施形態のレイアウトを示す。図８は、追加ハイブリッド端子を備えた図１Ｂのハイブリッド端子を使用して統合されたＭＵＴとＡＳＩＣシステムの典型的な実施形態のレイアウトを示す。

いくつかの実施形態では、本明細書のトランスデューサは、あるエネルギー領域における物理的変動を別の領域における物理的変動に変換する装置である。マイクロマシン超音波トランスデューサ（ＭＵＴ）は、例えば、電気的変動をダイアフラムの機械的振動に変換する。ダイアフラムのこれらの振動は、ダイアフラムに隣接する任意の気体、液体または固体中の圧力波を及ぼす。逆に、隣接した媒体の圧力波は、ダイアフラムの機械的振動を引き起こす可能性がある。ダイアフラムの振動は、次にＭＵＴの電極上の電気的変動を及ぼす可能性があり、それを感知することができる。圧電ＭＵＴ（ｐＭＵＴ）については、圧電フィルムを横切った電場は、ダイアフラム上の重圧を変更し、それはダイアフラムを動かし、その後に圧力波を発生させる可能性がある。圧力波をメディアからｐＭＵＴ上に衝突することは、次にダイアフラムを振動させ、圧電フィルムに重圧を作り、それはｐＭＵＴの電極の電荷の変化を引き起こす可能性がある。

とある実施形態では、本明細書には、２つのエネルギー領域のうちの１つが電気領域である電気トランスデューサが開示される。いくつかの実施形態では、本明細書には、電気トランスデューサである超音波トランスデューサが開示される。例えば、ｐＭＵＴ（圧電ＭＵＴ）が間で変換するエネルギー領域のうちの１つが電気領域であり、一方で別の領域が機械的、例えば機械的圧力である場合、ｐＭＵＴは電気トランスデューサである。

本開示は、電気トランスデューサの動的挙動を変更する方法を含む。いくつかの実施形態では、本明細書の方法は、電気トランスデューサ、超音波トランスデューサ、ＭＵＴトランスデューサ、ｐＭＵＴトランスデューサまたはその他のタイプのトランスデューサに適用可能である。いくつかの実施形態では、本明細書の方法は、容量型、ピエゾ抵抗型、熱の、光学の、放射性のトランスデューサを含むが、これらに限定されない、ｐＭＵＴ以外の電気トランスデューサに適用可能である。ピエゾ抵抗型圧力トランスデューサは、例えば、ピエゾ抵抗結果によって機械的圧力変動を電気抵抗変動の変化に変換する。抵抗変動が電気領域にあるので、ピエゾ抵抗型圧力トランスデューサは電気トランスデューサとして見なされる。

特定の定義
別段の定義がない限り、本明細書で使用される専門用語のすべては、本発明の技術分野の当業者によって一般に理解されているのと同一の意味である。

本明細書で使用されるように、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が他に明白に示していない限り、同様に複数形を含む。別段の主張がない限り、本明細書で「または」の任意の言及は「および／または」を包含するように意図される。

本明細書で使用されるように、用語「約」は、主張の値に約１０％、５％または１％、それ以上に近い値に指す。

本明細書のシステムおよび方法は、ＭＵＴの動的性能および信頼性を保証するために、ＡＳＩＣへ／から信号を送信／受信するための電気的端子と同様に非電気的端子（例えば、機械的端子）両方を特徴とするＡＳＩＣと統合されたＭＵＴを含む。いくつかの実施形態では、従来のチップ設計の端子配置と異なり、端子は、膜が約１ＭＨｚから約１０ＭＨｚまでの高周波帯で振動するＭＵＴの機械的に敏感な膜部分に接近して位置することができる。その結果、端子設計（例えば、端子の種類、位置、形状、サイズ等）は、ＭＵＴの動的性能および信頼性を保証するために非常に重要になり得る。いくつかの実施形態では、本明細書のシステムおよび方法は、電気接続および熱サイクル信頼性を単に満たすのではなく、ＭＵＴの機械的性能（例えば、膜の表面速度、圧力出力の大きさ、およびＭＵＴの超音波周波数帯域幅）を向上させるように端子を配置することを含む。

いくつかの実施形態では、本明細書の端子は、取り付けられている要素を接続する。いくつかの実施形態では、端子によって設けられるそのような接続は電気的または非電気的である。いくつかの実施形態では、そのような接続は機械的である。いくつかの実施形態では、そのような接続は機械的のみである。いくつかの実施形態では、本明細書の端子は、その位置に基づいて、トランスデューサの機械的作動に同じレベルで影響を及ぼすまたは及ぼさない可能性があるが、機械的である。いくつかの実施形態では、本明細書の端子は、ハイブリッドで、例えば電気的および非電気的の両方である。いくつかの実施形態では、本明細書のそのようなハイブリッド端子は機械的および電気的接触を可能にする。いくつかの実施形態では、機械的端子は電気的端子として電気信号を送信するために使用され、それにより、ハイブリッド端子にすることができる。いくつかの実施形態では、ハイブリッド端子は同時にまたは異なる時点にて１つより多くのタイプの接続を可能にするように構成されてもよい。例えば、とある端子が機械的および電気的接続を同時に可能にするように構成されてもよい一方、別の端子が所定のしきい値条件が満たされた（例えば、位置しきい値）場合、機械的接続なしで電気的接続を可能にするように構成されてもよい。

いくつかの実施形態では、ハイブリッド端子アレイは、一次元、二次元または三次元に配置された１より多くのタイプの端子を含む。いくつかの実施形態では、ハイブリッド端子アレイは、一次元、二次元または三次元に配置された１つ以上のハイブリッド端子を含む。いくつかの実施形態では、本明細書の端子は、任意の異なる２つのタイプの接続（例えば、電気的および機械的）を提供するハイブリッド端子である。いくつかの実施形態では、本明細書の端子は、電気的のみ（例えば、トランスデューサの機械的操作に対する機械的影響がなく、または最小限である）および／または機械的のみ端子である。

従来のＭＵＴと回路、例えばＡＳＩＣ、の統合システムでは、電気的端子は一般に単純な形状であり、典型的にセットされた直径および高さを有するおよその円筒形状である。従来のＭＵＴとＡＳＩＣの統合システムでは、ダイ上の電気的端子の位置は、典型的にＭＵＴとＡＳＩＣの電気的ルーティングにより規定される。電気的端子がＭＵＴの性能を考慮することなく熱サイクル信頼性を達成するように設計される（例えば、サイズ、形状、位置等）ことが多いため、従来の統合システムにデメリットが存在する場合がある。

いくつかの実施形態では、本明細書のＭＵＴは、ＭＵＴトランスデューサ（ここではトランスデューサ要素として交換可能）のＭＵＴアレイであり、各々のＭＵＴトランスデューサは基板、ダイアフラム（ここでは「膜」として交換可能）、および／または圧電要素を備えている。いくつかの実施形態では、アレイは二次元にある。ＭＵＴアレイでは、各々のＭＵＴトランスデューサはピクセルとして作動する。いくつかの実施形態では、アレイのサイズは変更可能で、様々な適用にカスタマイズされてもよい。限定されない典型的なアレイのサイズは、３２×３２、３２×６４、３２×１９４、１２×１２８、２４×１２８、３２×１２８、６４×１２８、６４×３２、または６４×１９４（行×列、または列×行）である。

いくつかの実施形態では、本明細書の各々のピクセルのサイズは変更可能で、様々な適用にカスタマイズされてもよい。いくつかの実施形態では、本明細書の各々のピクセルは、約１０μｍ〜約１０００μｍ、または１０μｍ〜１０００μｍの範囲内にある幅（ｘ軸）および／または高さ（ｚ軸）を含む。いくつかの実施形態では、本明細書の各々のピクセルは、約２０μｍ〜約６００μｍ、約３０μｍ〜約５００μｍ、約４０〜約４００μｍ、約５０〜約３００μｍ、または約５０μｍ〜約２５０μｍの範囲内にある幅（ｘ軸）を含む。いくつかの実施形態のでは、本明細書の各々のピクセルは、約１０μｍ〜約１０００μｍ、約２０μｍ〜約９５０μｍ、約３０〜約９００μｍ、約４０〜約８５０μｍ、または約５０μｍ〜約８００μｍの範囲内にある高さを含む。いくつかの実施形態では、ピクセルは、３Ｄスペースにおいてｘ、ｙ、ｚおよび／またはその他の軸のまわりで非対称的または対称的であってもよい。いくつかの実施形態では、ピクセルは、傾角方向により高く、方位角方向により狭いのである。

いくつかの実施形態では、本明細書の電気的端子、機械的な端子、および／または、ハイブリッド端子、１つ以上の膜に隣接している。いくつかの実施形態では、電気的端子（１０２）またはハイブリッド端子（１０５）／（１０６）から膜（１０１）までの最大または最小の距離は、０μｍ、１μｍ、２μｍ、３μｍ、４μｍ、５μｍ、６μｍ、７μｍ、８μｍ、９μｍまたは１０μｍ以上である。いくつかの実施形態では、電気的端子またはハイブリッド端子から膜までの最大または最小の距離は、２００μｍ、１８０μｍ、１６０μｍ、１４０μｍ、１２０μｍ、１００μｍ、９０μｍ、８０μｍ、７０μｍ、６０μｍ、５０μｍ、４０μｍ、３０μｍ、２０μｍ、１０μｍ未満、またはそれ以下である。いくつかの実施形態では、電気的端子またはハイブリッド端子から膜までの最大または最小の距離は、約１０μｍ〜約１００μｍ、または１０μｍ〜１００μｍの範囲内にある。いくつかの実施形態では、電気的端子またはハイブリッド端子から膜までの最大または最小の距離は、約５μｍ〜約１５０μｍ、または５μｍ〜１５０μｍの範囲内にある。

図１Ａ−図１Ｂを参照すると、特定の実施形態では、ＭＵＴとＡＳＩＣの統合システムは、複数の端子（１０２）によるＡＳＩＣダイ（１０４）に取り付けられるまたは接続されるＭＵＴダイ（１００）を含む。いくつかの実施形態では、本明細書のＡＳＩＣダイ（１０４）はプリント回路板（ＰＣＢ）等の他の回路要素であってもよい。統合システムの断面図（図１ＢのＢ−Ｂ’から）およびレイアウト（図１ＡのＡ−Ａ’から）は、図１Ａおよび図１Ｂのそれぞれに示される。本実施形態では、ＭＵＴダイは、膜（１０１）のアレイを含むトランスデューサのアレイを含む。そのような膜アレイの配置（例えば、列またはカラム当たりの膜の数、隣接した膜の間の隙間等）は変更可能で、図１Ｂは、アレイの非限定的で典型的な配置を示す。本実施形態では、端子は電気的端子である。いくつかの実施形態では、端子（１０２）は機械的端子等の追加の端子を設けるように構成されてもよい。本実施形態では、電気的端子（１０２）の１つ以上は、機械的に敏感なＭＵＴ膜（１０１）に隣接している（例えば、最大の距離が約１０μｍ〜約１００μｍの範囲内にある）。いくつかの実施形態では、１つ以上の電気的端子（１０２）は、ＭＵＴとＡＳＩＣとの間の臨界インターフェース（ｃｒｉｔｉｃａｌｉｎｔｅｒｆａｃｅ）を形成するように構成されている。いくつかの実施形態では、１つ以上の電気的端子（１０２）、および／または機械的端子は、ＭＵＴ動態または性能のための重要な境界条件として作動するように構成されている。

端子の配置および／または追加の端子の追加
いくつかの実施形態では、追加の端子は、例えば、図１Ａ−図１Ｂに示された、従来の端子配置に加えられる。いくつかの実施形態では、追加された端子の各々は、電気的端子、機械的端子またはハイブリッド端子であり得る。いくつかの実施形態では、既存のおよび／または追加の端子（例えば機械的端子）の位置は、統合されたＭＵＴとＡＳＩＣシステムの熱的安定性、構造剛性および／または動的性能を向上させるために設計されている。

図２を参照すると、特定の実施形態では、追加の端子は、図１Ｂに示された既存の端子の非対称的な配置に加えられる。本実施形態では、機械的端子（１０５）は、従来の電気的端子（１０２）の配置に加えられ、および統合されたＭＵＴとＡＳＩＣシステムは、端子の対称的なレイアウトを含み、ｘ−ｙ平面において、任意にｘ軸、ｙ軸またはｘ−ｙ平面内の任意の他の軸のまわりで、ハイブリッド端子の対称的なアレイを形成する。いくつかの実施形態では、対称的なアレイは、端子の同一の幾何学的形状の対称的な配置を含むが、その端子は、例えば、図２に示されるように異なるタイプであってもよい。いくつかの実施形態では、対称的なアレイは、端子の対称的な配置を含む。

図３は、図２の対称的なハイブリッド端子の配置に比べて図１Ｂの非対称的な端子の配置の周波数に対する表面速度を示す。図３に示されるように、図２の対称的な端子の配置は、図１Ｂの非対称的な端子の配置より最大の表面速度をはるかに高くする。いくつかの実施形態では、ＭＵＴの利点は、他のタイプの超音波トランスデューサより高い、膜の最大の表面速度を提供するために構成可能であるという点である。いくつかの実施形態では、膜の最大の表面速度は、ＭＵＴによって達成可能な最大圧力出力と直接関連している。ゆえに、ＭＵＴによってより高い最大の表面速度を供給することは有利であって、非常に望ましい。図３を参照すると、図２の対称的なハイブリッド端子の配置／アレイは、桁違いに高い膜の最大の表面速度を達成し得る。図２に示される同様の実施形態では、機械的端子は、膜の表面速度等のＭＵＴ動態を向上させる追加的な機械的支持を提供し得る。例えば、機械的端子は、一次周波数を上または下へ変更させたり、一次周波数に関連する高調波周波数を移動させたりすることができ、それにより機器の知覚帯域幅に影響する。別の例示として、端子は機械的減衰を増大または減少させる可能性があり、それによりトランスデューサの帯域幅に一次モード形状および高調波モード形状のために直接影響する。

いくつかの実施形態では、最大の表面速度は変更可能であり、特定の適用に依存し得る。いくつかの実施形態では、最大の表面速度は、約０．０１ｍ／秒〜約１００ｍ／秒の範囲内にある。いくつかの実施形態では、最大の表面速度は、約０．１ｍ／秒〜約１０ｍ／秒の範囲内にある。いくつかの実施形態では、最大の表面速度は、約２ｍｍ／秒〜約１００ｍ／秒の範囲内にある。いくつかの実施形態では、最大の表面速度は、約５ｍｍ／秒〜約８０ｍ／秒の範囲内にある。いくつかの実施形態では、最大の表面速度は、約５ｍｍ／秒〜約６０ｍ／秒の範囲内にある。いくつかの実施形態では、最大の表面速度は、約６ｍｍ／秒〜約５０ｍ／秒の範囲内にある。いくつかの実施形態では、最大の表面速度は、約６ｍｍ／秒〜約４０ｍ／秒の範囲内にある。いくつかの実施形態では、最大の表面速度は、約６ｍｍ／秒〜約３０ｍ／秒の範囲内にある。いくつかの実施形態では、最大の表面速度は、約８ｍｍ／秒〜約３０ｍ／秒の範囲内にある。いくつかの実施形態では、最大の表面速度は、約８ｍｍ／秒〜約２０ｍ／秒の範囲内にある。いくつかの実施形態では、最大の表面速度は、約８ｍｍ／秒〜約１５ｍ／秒の範囲内にある。いくつかの実施形態では、最大の表面速度は、約１０ｍｍ／秒〜約１０ｍ／秒の範囲内にある。

いくつかの実施形態では、本明細書の統合されたＭＵＴとＡＳＩＣシステムは、図２に示されるものと異なる対称的なハイブリッド端子アレイを含む。そのような異なる対称的なハイブリッド端子アレイは、従来の端子アレイよりもＭＵＴ動態を改善するように構成される。いくつかの実施形態では、対称的なハイブリッド端子アレイは、ＭＵＴダイ（１００）のｘ−ｙ平面内のｘ軸、ｙ軸または任意の他の軸のまわりで対称的である。いくつかの実施形態では、本明細書の対称的なハイブリッド端子アレイは、個々のＭＵＴ膜（１０１）のｘ−ｙ平面内のｘ軸、ｙ軸または任意の他の軸のまわりで対称的に配置される端子を含む。いくつかの実施形態では、本明細書の対称性は、端子のサイズ、形状、タイプ、位置、またはそれらの組み合わせを含む。例えば、ＭＵＴ膜に対して対称的に配置した２つの異なる端子（例えば、１つがハイブリッド、１つが電気的）は、そのような２つの端子の対称的な配置と見なされてもよい。

いくつかの実施形態では、本明細書のシステムおよび方法は、任意の数の膜を備えたＭＵＴアレイを含む。いくつかの実施形態では、ＭＵＴアレイにおける膜の総数は、１〜１５，０００の範囲内にある。いくつかの実施形態では、ＭＵＴアレイにおける膜の数は、２５０〜４，２００の範囲内にある。

いくつかの実施形態では、本明細書のシステムおよび方法は、任意の数の端子またはハイブリッド端子を備えたＭＵＴアレイを含む。いくつかの実施形態では、ＭＵＴアレイにおける端子またはハイブリッド端子の数は、２〜１２０，０００の範囲内にある。いくつかの実施形態では、ＭＵＴアレイにおける端子またはハイブリッド端子の数は、２５０〜８，５００の範囲内にある。

ハイブリッド端子の設計
いくつかの実施形態では、ハイブリッド端子の配置は本明細書のシステムおよび方法の唯一のパラメーターではない。端子自体は、ＭＵＴ性能をさらに最適化するために設計することができる。典型的に、端子材料は統合技術によってセットされることができ、そのように固定される。前述のとおり、図４に示されるように、端子が典型的に円筒形状の場合、端子の高さ（ｚ軸に沿った）および直径（ｘ−ｙ平面）は、最適化のためのパラメーターになり得る。

いくつかの実施形態では、ＭＵＴ性能は、規則の第１のセット、規則の第２のセットまたはそれらの組み合わせを使用して所与のＭＵＴ設計および統合スキームのために改善されるまたは最適化されることができる。規則の第１のセットは、各々の端子用に、直径の範囲、高さの範囲、断面積の範囲、アスペクト比の範囲、１つ以上の端子の形状、および１つ以上の端子の断面図の形状を含む場合がある。規則の第２のセットは、各々の端子のために、１つ以上の端子の膜への間隔の範囲、超音波トランスデューサ要素内の電気的端子の最小数、超音波トランスデューサ要素内の電気的端子の最大数、超音波トランスデューサ要素内の機械的端子の最小数、超音波トランスデューサ要素内の機械的端子の最大数、超音波トランスデューサ要素内のハイブリッド端子の最小数、超音波トランスデューサ要素内のハイブリッド端子の最大数、超音波トランスデューサ要素との最大接触面積、超音波トランスデューサ要素との最小接触面積のうちの１つ以上を設けてもよい。ゆえに、１つ以上のそのような規則の利用は、ＭＵＴ性能を最適化に役立つ場合がある。例えば、端子の形状は円筒形状として与えられ得る、統合構想はハイブリッド端子を介して設けられ得る。規則の第１のセットおよび／または第２のセットの他の規則もＭＵＴ性能を最適化させる端子の特徴を画定するために手動で、実験的に、自動的に、または機械学習アルゴリズムを使用して選択されることができる。

図５は、図２で示されたハイブリッド端子の構成のＭＵＴ膜（１０１）の動的性能を示す。本特定の実施形態では、６０μｍの同一の端子直径については、３つの異なる高さの最も高い高さ、すなわち４０μｍの端子は、６μｍおよび１６μｍの高さの端子と比較して最高の性能を有する。端子直径が５０μｍに調節される場合、最高の端子の高さは、図６（左）で示されるように、１６μｍである。４０μｍの端子直径については、最高の端子の高さは、図６（右）でのような６μｍである。

いくつかの実施形態では、本明細書の端子は、最適化されたＭＵＴ性能を達成するために円筒形状以外の形状になり得る。３次元の端子形状の非限定的な例示は、球体、ピラミッド、野球、紡錘形状（スピンドル）、立方体、直平行六面体、四面体、円錐、六角形のプリズム、三角形のプリズおよびドーナツ形状の一部または全体を含む。ｘ−ｙ平面に沿った端子形状の非限定的な例示は、円、環、扇型、楕円形、三角形、正方形、長方形、台形、長斜方形および多角形の一部または全体を含む。

いくつかの実施形態では、本明細書の端子は、変更可能で、異なる適用にカスタマイズすることができる（ｚ軸に沿った）高さを含む。いくつかの実施形態では、本明細書の端子は、約０μｍ〜３００μｍの範囲内の（ｚ軸に沿った）高さを含む。いくつかの実施形態では、本明細書の端子は、約０μｍ〜２５０μｍの範囲内の高さを含む。いくつかの実施形態では、本明細書の端子は、約０μｍ〜２００μｍの範囲内の高さを含む。いくつかの実施形態では、本明細書の端子は、約０μｍ〜１００μｍの範囲内の高さを含む。いくつかの実施形態では、本明細書の端子は、約１μｍ〜１００μｍの範囲内の高さを含む。いくつかの実施形態では、本明細書の端子は、約１μｍ〜８０μｍの範囲内の高さを含む。いくつかの実施形態では、本明細書の端子は、約２μｍ〜８０μｍの範囲内の高さを含む。いくつかの実施形態では、本明細書の端子は、約２μｍ〜６０μｍの範囲内の高さを含む。いくつかの実施形態では、本明細書の端子は、約３μｍ〜６０μｍの範囲内の高さを含む。いくつかの実施形態では、本明細書の端子は、約３μｍ〜５０μｍの範囲内の高さを含む。

いくつかの実施形態では、本明細書の端子は、変更可能で、異なる適用にカスタマイズすることができる（ｘ−ｙ平面内の）直径を含む。いくつかの実施形態では、本明細書の端子は、約０μｍ〜３００μｍの範囲内の（ｘ−ｙ平面内の）直径を含む。いくつかの実施形態では、本明細書の端子は、約０μｍ〜２５０μｍの範囲内の直径を含む。いくつかの実施形態では、本明細書の端子は、約４μｍ〜１２０μｍの範囲内の直径を含む。いくつかの実施形態では、本明細書の端子は、約５μｍ〜１００μｍの範囲内の直径を含む。いくつかの実施形態では、本明細書の端子は、約１０μｍ〜９０μｍの範囲内の直径を含む。いくつかの実施形態では、本明細書の端子は、約１５μｍ〜８０μｍの範囲内の直径を含む。いくつかの実施形態では、本明細書の端子は、約２０μｍ〜８０μｍの範囲内の直径を含む。いくつかの実施形態では、本明細書の端子は、約２５μｍ〜７５μｍの範囲内の直径を含む。いくつかの実施形態では、本明細書の端子は、約２５μｍ〜７０μｍの範囲内の直径を含む。いくつかの実施形態では、本明細書の端子は、約３０μｍ〜６０μｍの範囲内の直径を含む。

いくつかの実施形態では、本明細書の端子は、変更可能で、異なる適用にカスタマイズすることができるアスペクト比（つまり、高さ：直径）を含む。アスペクト比の非限定的な例示は、６：１未満、５：１未満、４：１未満、３：１未満、または２：１未満を含むがそれらに限定されない。いくつかの実施形態では、アスペクト比は１：１未満である。いくつかの実施形態では、アスペクト比は０．９：１未満である。いくつかの実施形態では、アスペクト比は０．８：１未満である。いくつかの実施形態では、アスペクト比は０．７：１未満である。いくつかの実施形態では、アスペクト比は０．６：１未満である。いくつかの実施形態では、アスペクト比は０．５：１未満である。いくつかの実施形態では、アスペクト比は０．４：１未満である。いくつかの実施形態では、アスペクト比は０．３：１未満である。いくつかの実施形態では、アスペクト比は１．２：１未満である。いくつかの実施形態では、アスペクト比は０．２：１未満である。いくつかの実施形態では、アスペクト比は０．８：１未満である。いくつかの実施形態では、アスペクト比は１．５：１未満である。

いくつかの実施形態では、本明細書の端子はｘ−ｙ平面内の接触面積を含む。いくつかの実施形態では、接触面積は本明細書のトランスデューサ要素および／または回路と接触する。いくつかの実施形態では、接触面積はｚ軸に垂直な断面である。いくつかの実施形態では、接触面積は、３０μｍ〜６０μｍの範囲内の直径の円に同等である。

いくつかの実施形態では、接触面積は、１０μｍ〜１００μｍの範囲内の直径の円に同等である。いくつかの実施形態では、接触面積は、２０μｍ〜８０μｍの範囲内の直径の円に同等である。いくつかの実施形態では、接触面積は、３０μｍ〜５０μｍの範囲内の直径の円に同等である。いくつかの実施形態では、接触面積は、４０μｍ〜６０μｍの範囲内の直径の円に同等である。

いくつかの実施形態では、本明細書の各々のピクセルは、１つ以上の電気的、機械的、および／またはハイブリッド端子を含む。いくつかの実施形態では、各々のピクセルは、１〜５、１〜４、１〜３または１〜２の電気的端子を含む。いくつかの実施形態では、各々のピクセルは、１〜１０、１〜８、１〜６、または１〜５、１〜４、１〜３、あるいは１〜２の機械的な端子を含む。いくつかの実施形態では、各々のピクセルは、１〜１０、１〜８、１〜６、または１〜５、１〜４、１〜３、あるいは１〜２のハイブリッド端子を含む。

ハイブリッド端子の形成
いくつかの実施形態では、ハイブリッド端子は同一のレイアウト形状を有しなくてもよい。代わりに、いくつかの実施形態では、ハイブリッド端子は、ＭＵＴ性能の向上を促進する様々な形状を有してもよい。例示として、図７は、より長い（例えばｘ軸に沿って）、細い（例えばｙ軸に沿って）、追加の長方形の端子（１０６）を示す。端子（１０６）は、ハイブリッド端子または機械的端子であり得る。本実施形態では、そのような長方形の端子は、大規模な固定境界条件を提供し、それによってＭＵＴ性能が改善される。別の例示として、ＭＵＴアレイ（１００）の膜（１０１）の１つ以上は、図８で示された環状のハイブリッド端子（１０７）によって少なくとも部分的に包囲される場合がある。これらの実施形態では、環状の端子および長方形状の端子はハイブリッドである。いくつかの実施形態では、環状の端子および長方形状の端子は電気的および／または機械的である。

ある実施形態および実施例が先の記述において提供されているが、本発明の主題は、具体的に開示された実施形態を越えて、他の代替的な実施形態および／または用途、ならびにそれらの修飾物および等価物にも及ぶ。ゆえに、本明細書に添付される特許請求の範囲は、後述の特定の実施形態のいずれにも限定されるものではない。例えば、本明細書に開示される任意の方法またはプロセスでは、この方法またはプロセスの作用または動作は任意の適切な順序で行われてもよいが、開示された任意の適切な順序に必ずしも限定されるわけではない。ある実施形態を理解するのに有用となる場合があるように、様々な動作が複数の個別の動作として記載されてもよい。しかし、記載の順序は、これらの動作が順序に依存することを示唆ものと解釈されるべきではない。加えて、本明細書に記載される構造、システム、および／または装置は、一体型コンポーネント、または別個のコンポーネントとして具体化されてもよい。

様々な実施形態を比較するために、これら実施形態の特定の態様と利点を記載する。必ずしもこのような態様または利点がすべて、任意の特定の実施形態により達成されるわけではない。ゆえに、例えば様々な実施形態は、本明細書で教示または示唆されるような他の態様または利点を必ずしも達成することなく、本明細書に教示されるような１つの利点あるいはその集合を達成または最適化するように実行されてもよい。

本明細書で使用されるように、Ａおよび／またはＢは、ＡまたはＢ、およびＡとＢなどの組み合わせのうち１つ以上を包含する。用語「第１」、「第２」、「第３」などは、様々な要素、構成要素、領域、および／またはセクションを記述するために使用されてもよいことが理解される。これらの要素、構成要素、領域、および／またはセクションは先の用語により制限されるべきではない。これら用語は単に、１つの要素、構成要素、領域、またはセクションを、別の要素、構成要素、領域、またはセクションと区別するために使用されるものである。ゆえに、後述の第１の要素、構成要素、領域、またはセクションは、本開示の教示から逸脱することなく第２の要素、構成要素、領域、またはセクションと称される場合がある。

本明細書で使用される用語は、特定の実施形態のみを記載するためのものであり、本開示を制限するようには意図されていない。本明細書で使用されるように、単数形「ａ、「ａｎ」、および「ｔｈｅ」は、文脈が他に明白に示していない限り、同様に複数形を含むように意図される。用語「含む（ｃｏｍｐｒｉｓｅｓ）」および／代替的に「含むこと（ｃｏｍｐｒｉｓｉｎｇ）」、または「含む（ｉｎｃｌｕｄｅｓ）」および／代替的に「含むこと（ｉｎｃｌｕｄｉｎｇ）」は、本明細書で使用されるとき、明示された特徴、領域、整数、工程、操作、要素、および／または構成要素の存在を特定するものであるが、１つ以上の他の特徴、領域、整数、工程、操作、要素、構成要素、および／またはそれらの集まりの存在または追加を妨げないことが、さらに理解される。

本明細書および特許請求の範囲で使用されるように、特に明記されていない限り、用語「約」および「およそ」、または「実質的に」は、実施形態に応じて数値の＋／−０．１％、＋／−１％、＋／−２％、＋／−３％、＋／−４％、＋／−５％、＋／−６％、＋／−７％、＋／−８％、＋／−９％、＋／−１０％、＋／−１１％、＋／−１２％、＋／−１４％、＋／−１５％、または＋／−２０％、およびそれらの増分の変動を指す。非限定的な例として、約１００メートルは、実施形態に応じて９５〜１０５メートル（１００メートルの＋／−５％）、９０〜１１０メートル（１００メートルの＋／−１０％）、または８５〜１１５メートル（１００メートルの＋／−１５％）の範囲を表す。

本発明の好ましい実施形態がここに示されて記載された一方、そのような実施形態が例示のみとして提供されることは当業者に明白であろう。本発明が明細書に提供された特定の例示により制限される意図がない。本発明は上記明細書に関連して記載されているが、ここに実施形態の説明および図面は、限定的なものとして解釈されるべきではない。当業者には、本発明から逸脱することなく多数の変形、変更および代替が、見出されるであろう。さらに、本発明の全ての態様は、様々な条件および変数に影響される、ここに述べられた特定の描写、構成または相対的比率に限定されないことが理解されるであろう。ここに記載されている本発明を実施において、本発明の実施形態の様々な代替案が活用されてもよいことが理解されるであろう。したがって、本発明はさらに任意のそのような代替案、修正、変形または等価物にも及ぶと企図されるであろう。以下の請求項は、本発明の範囲を確定し、本請求項の範囲内の方法、および構造、またそれらの等価物がそれによって包含されることが意図的である。

Claims

ハイブリッド端子を備えた超音波トランスデューサシステムであって、
ａ）基板と膜を含む超音波トランスデューサ要素；
ｂ）電気回路；および
ｃ）超音波トランスデューサ要素および電気回路に接続された１つ以上の端子を含み、ここで１つ以上の端子は、規則のセットを使用して幾何学的に設計され；規則のセットまたは規則の第２のセット、あるいは両方に基づいて、膜に対して配置された、超音波トランスデューサシステム。
前記超音波トランスデューサ要素は、マイクロマシン超音波トランスデューサ（ＭＵＴ）要素である、請求項１に記載の超音波トランスデューサシステム。
前記超音波トランスデューサ要素は、圧電マイクロマシン超音波トランスデューサ（ｐＭＵＴ）要素である、請求項１に記載の超音波トランスデューサシステム。
ａ）第２の基板および第２の膜を含む第２の超音波トランスデューサ要素；
ｂ）第２の電気回路；および
ｃ）前記第２の超音波トランスデューサ要素および前記第２の電気回路に接続された１つ以上の追加の端子をさらに含み、ここで１つ以上の追加の端子は、任意に、前記規則のセットを使用して幾何学的に設計され、およびここで１つ以上の追加の端子は、前記規則のセットまたは前記規則の第２のセットに基づいて、前記第２の膜に対して配置される、請求項１に記載の超音波トランスデューサシステム。
前記第１の超音波トランスデューサ要素および前記第２の超音波トランスデューサ要素は、複数の追加の超音波トランスデューサ要素とアレイを形成する、請求項４に記載の超音波トランスデューサシステム。
前記アレイは、二次元である、請求項５に記載の超音波トランスデューサシステム。
前記アレイは、３２×３２、３２×６４、３２×１９４、１２×１２８、２４×１２８、３２×１２８、６４×１２８、６４×３２、または６４×１９４である、請求項５に記載の超音波トランスデューサシステム。
前記電気回路は、特定用途向け集積回路（ＡＳＩＣ）である、請求項１に記載の超音波トランスデューサシステム。
前記１つ以上の端子は、ハイブリッド端子でない少なくとも１つの端子を含む、請求項１に記載の超音波トランスデューサシステム。
前記１つ以上の端子は、電気的端子のみまたは機械的端子のみである、請求項９に記載の超音波トランスデューサシステム。
前記１つ以上の端子は、ハイブリッド端子である、請求項１に記載の超音波トランスデューサシステム。
前記１つ以上の端子は、少なくとも１つの電気的端子および１つの機械的端子を含む、請求項１１に記載の超音波トランスデューサシステム。
前記１つ以上の端子は、電気的および機械的の両方である少なくとも１つの端子を含む、請求項１１に記載の超音波トランスデューサシステム。
前記規則のセットは、直径の範囲、高さの範囲、アスペクト比の範囲、および１つ以上の端子の１つ以上の形状のうちの１つ以上を含む、請求項１に記載の超音波トランスデューサシステム。
前記直径の範囲は、約５μｍ〜約１００μｍである、請求項１４に記載の超音波トランスデューサシステム。
前記高さの範囲は、約０μｍ〜約３００μｍである、請求項１４に記載の超音波トランスデューサシステム。
高さと有効径のアスペクト比は約６０：１未満である、請求項１４に記載の超音波トランスデューサシステム。
前記１つ以上の形状は、円筒形状、環状形状、立方形状、直方体形状および長方形状のうちからである、請求項１４に記載の超音波トランスデューサシステム。
前記規則の第２のセットは、１つ以上の端子の膜への間隔の範囲、超音波トランスデューサ要素内の電気的端子の最小数、超音波トランスデューサ要素内の電気的端子の最大数、超音波トランスデューサ要素内の機械的端子の最小数、超音波トランスデューサ要素内の機械的端子の最大数、超音波トランスデューサ要素内のハイブリッド端子の最小数、超音波トランスデューサ要素内のハイブリッド端子の最大数のうちの１つ以上を含む、請求項１に記載の超音波トランスデューサシステム。
前記間隔の範囲は、少なくとも約５μｍである、請求項１９に記載の超音波トランスデューサシステム。
前記電気的端子の最小数は２つである、請求項１９に記載の超音波トランスデューサシステム。
前記電気的端子の最大数は４つである、請求項１９に記載の超音波トランスデューサシステム。
前記機械的端子の最小数は２つである、請求項１９に記載の超音波トランスデューサシステム。
前記機械的端子の最大数は１０である、請求項１９に記載の超音波トランスデューサシステム。
前記規則の第２のセットは、
ａ）１つ以上の端子を膜の軸のまわりで対称的であるように配置すること；および
ｂ）１つ以上の端子を、膜を囲むように配置すること、またはそれらの組み合わせを含む、請求項１９に記載の超音波トランスデューサシステム。
ハイブリッド端子を使用して、超音波トランスデューサシステムの性能を改善する方法であって、
ａ）超音波トランスデューサシステムを得る工程であって、超音波トランスデューサシステムは、
基板と膜を含む超音波トランスデューサ要素；および
超音波トランスデューサ要素に接続された電気回路を含む、工程；
ｂ）１つ以上の端子を得る工程であって、１つ以上の端子は規則のセットを使用して、任意に幾何学的に設計された、工程；および
ｃ）１つ以上の端子を超音波トランスデューサシステムに加える工程であって、
規則のセットまたは規則の第２のセットに基づいて膜に対して１つ以上の端子を配置すること；
超音波トランスデューサ要素および電気回路に１つ以上の端子を接続することを含む工程を含む、方法。
前記超音波トランスデューサ要素は、マイクロマシン超音波トランスデューサ（ＭＵＴ）要素である、請求項２６に記載の方法。
前記超音波トランスデューサ要素は、圧電マイクロマシン超音波トランスデューサ（ｐＭＵＴ）要素である、請求項２６に記載の方法。
前記超音波トランスデューサシステムは、第２の基板および第２の膜を含む第２の超音波トランスデューサ要素と；第２の電気回路と；および第２の超音波トランスデューサ要素および第２の電気回路に接続された１つ以上の追加の端子をさらに含み、ここで１つ以上の追加の端子は、任意に、規則のセットを使用して幾何学的に設計され、およびここでつ以上の追加の端子は、規則のセットまたは規則の第２のセットに基づいて、第２の膜に対して配置される、請求項２６に記載の方法。
前記第１の超音波トランスデューサ要素および前記第２の超音波トランスデューサ要素は、複数の追加の超音波トランスデューサ要素とアレイを形成する、請求項２９に記載の方法。
前記アレイは、二次元である、請求項３０に記載の方法。
前記アレイは、３２×３２、３２×６４、３２×１９４、１２×１２８、２４×１２８、３２×１２８、６４×１２８、６４×３２、または６４×１９４である、請求項３０に記載の方法。
前記電気回路はＡＳＩＣである、請求項２６に記載の方法。
前記１つ以上の端子は、ハイブリッド端子でない少なくとも１つの端子を含む、請求項２６に記載の方法。
前記１つ以上の端子は、電気的端子のみまたは機械的端子のみである、請求項３４に記載の方法。
前記１つ以上の端子は、ハイブリッド端子である、請求項２６に記載の方法。
前記１つ以上の端子は、少なくとも１つの電気的端子および１つの機械的端子を含む、請求項３６に記載の方法。
前記１つ以上の端子は、電気的および機械的の両方である少なくとも１つの端子を含む、請求項３６に記載の方法。
前記規則のセットは、直径の範囲、高さの範囲、アスペクト比の範囲、および１つ以上の端子の形状のうちの１つ以上を含む、請求項２６に記載の方法。
前記直径の範囲は、約５μｍ〜約１００μｍである、請求項３９に記載の方法。
前記高さの範囲は、約０μｍ〜約３００μｍである、請求項３９に記載の方法。
高さと有効径のアスペクト比は約６０：１未満である、請求項３９に記載の方法。
前記形状は、円筒形状、環状形状および長方形状から選択された１つ以上のものである、請求項３９に記載の方法。
前記規則の第２のセットは、１つ以上の端子の膜への間隔の範囲、超音波トランスデューサ要素内の電気的端子の最小数、超音波トランスデューサ要素内の電気的端子の最大数、超音波トランスデューサ要素内の機械的端子の最小数、超音波トランスデューサ要素内の機械的端子の最大数、超音波トランスデューサ要素内のハイブリッド端子の最小数、超音波トランスデューサ要素内のハイブリッド端子の最大数のうちの１つ以上を含む、請求項２６に記載の方法。
前記間隔の範囲は、少なくとも約５μｍである、請求項４４に記載の方法。
前記電気的端子の最小数は２つである、請求項４４に記載の方法。
前記電気的端子の最大数は４つである、請求項４４に記載の方法。
前記機械的端子の最小数は２つである、請求項４４に記載の方法。
前記機械的端子の最大数は１０である、請求項４４に記載の方法。
前記規則の第２のセットは、
ａ）１つ以上の端子を膜の軸のまわりで対称的であるように配置すること；および
ｂ）１つ以上の端子を、膜を囲むように配置すること、またはそれらの組み合わせを含む、請求項４４に記載の方法。