JP2021522740A - バスシステム用の回路および回路を動作させる方法 - Google Patents

Abstract

バスシステム用の回路（１００）が提供される。この回路（１００）は、バス側の２つの接続部（１０６，１０８）の間における電圧の差の絶対値がしきい値よりも大きい第１の状態を検出し、バス側の２つの接続部（１０６，１０８）の間における電圧の差の絶対値がしきいよりも小さい第２の状態を検出し、第１の状態と第２の状態との間の状態遷移の数に応じたビット境界を決定するように構成された検出回路（１０２）と、バス側の２つの接続部（１０６，１０８）の間の抑圧回路をビット境界の前で接続するように構成された抑圧回路（１０４）とを備える。

Description

本発明は、バスシステム用の回路およびバスシステム用の回路を動作させる方法に関する。

バスシステムの不適切な終端または不適切な接続形態に起因してバスシステムのバス電圧が持続的に変動することが、エラー傾向のデータ伝送が生じるときの本質的な要因であることが知られている。この場合、伝送速度の増大に応じたビット時間の短縮が特に問題となる。

電圧の変動を補償するために、ドイツ特許出願公開第１０２０１５２２２３３４号明細書には、データ受信時にバスにおける変動が選択的に抑制されることが開示されている。バス信号のドミナント状態からレセッシブ状態への遷移後に、バス信号の変動が少なくとも所定のしきい値を超えることを監視結果が示した場合、所定のマスキング時間にわたってバス信号の変動をマスキングするためのマスキング素子が設けられている。

従来技術の課題は、請求項１に記載の回路および独立請求項に記載の方法によって解決される。有利な構成が、従属請求項ならびに例示的な実施形態の以下の説明に記載されている。

この説明の第１の態様によれば、バスシステム用の回路が提供される。この回路は、バス側の２つの接続部の間における電圧の差の絶対値がしきい値よりも大きい第１の状態を検出し、バス側の２つの接続部の間における電圧の差の絶対値がしきい値よりも小さい第２の状態を検出し、第１の状態と第２の状態との間の状態遷移の数に応じたビット境界を決定するように構成された検出回路を備える。さらに、この回路は、当該決定されたビット境界の前でバス側の２つの接続部の間に接続可能な抑圧回路を備える。

有利には、抑圧回路は、状態遷移が生じる確率が高い時間窓内で予備的に接続される。抑圧回路の誤ったトリガが防止されるという利点が得られる。有利には、誤って状態遷移として評価されるおそれのある短い信号外乱が遮断される。その結果、通信のロバスト性が向上する。

バスシステムにおける信号伝播時間および遅延を考慮した場合、ビット境界の周辺でのみ差分信号のドミナント状態から始まって、差分信号のドミナントからレセッシブへの状態遷移が想定されるので、ＣＡＮバスシステムを有する回路は特に有利である。

有利な実施形態の特徴は、検出回路が、ビット境界の前に開始してビット境界の後に終了する少なくとも１つの時間窓を決定するように構成されており、抑圧回路が、時間窓の開始時にバス側の２つの接続部間に接続可能であり、時間窓の終了時に遮断可能であるというものである。時間窓の外では、例えば抵抗器を有する抑圧回路の構成の場合に、ＣＡＮバスシステムにおける全抵抗の不必要な低減をもたらさないように抑圧回路の接続が有利に防止される。

有利には、抑圧回路は、特に、決定された時間窓内で第１の状態から第２の状態への状態遷移が生じたときには、バス側の２つの接続部の間における電圧変動の減衰を大きくするように構成されている。

有利な実施形態の特徴は、抑圧回路が、バス側の２つの接続部の間に少なくとも２つの異なるインピーダンス値で接続され、決定された時間窓内で第１の状態から第２の状態への状態遷移が生じたときに、接続された抑圧回路のインピーダンス値を低減するように構成されているというものである。有利には、実際の状態遷移の検出は、既に接続された抑圧回路のインピーダンス値を低減するために利用され、これにより差分信号の想定される変動の十分な減衰が達成される。さらに、状態遷移が生じないときは、バスシステムの全インピーダンスを不必要に大きく低減することが防止される。

有利な実施形態では、抑圧回路は、状態遷移が検出されるまでインピーダンス値を一定に維持するように構成されている。有利には、インピーダンス値が低減される前に、既に始まっている変動をあらかじめ減衰させることができる。これに対して、状態遷移が生じないときには、バスシステムの全インピーダンスが不必要に低減されるということが生じない。

代替的な実施形態は、抑圧回路が、少なくとも状態遷移が検出されるまで、インピーダンス値を時間とともに低減するように構成されていることを特徴とする。特に決定されたビット境界の後に、時間窓内に状態遷移が生じる確率が高くなるので、特にインピーダンス値を一様に低減させることにより、発生した変動を減衰させることを改善することができる。

有利な実施形態は、検出回路が、少なくとも１つの時間窓の外における抑圧回路の接続をブロックするように構成されていることを特徴とする。この接続を能動的にブロックすることによって、誤ったトリガが減少する。

有利な実施形態は、検出回路が、ビット時間の最大２０％、特にビット時間の最大１０％をビット境界の前に開始し、ビット時間の最大５０％、特にビット時間の最大３０％をビット境界の後に終了するように、少なくとも１つの時間窓をビット境界の周辺に位置決めするように構成されていることを特徴とする。ビット境界を中心とした非対称性は、決定されたビット境界の後の方が当該ビット限界の前よりも、状態遷移の発生確率が大きいという事情を考慮したものである。

有利な実施形態は、検出回路が、電圧変動の減衰を大きくする抑圧回路の動作期間をビット時間の５０％未満、特にビット時間の３０％未満に制限するように構成されていることを特徴とする。したがって、有利には、ビット時間のうちのより大きな割合でブロックがなされ、これにより、誤ったトリガの確率が低減される。

有利な実施形態では、回路は、送信入力信号の送信と当該送信入力信号に対応する受信出力信号の受信との間の時間オフセットを決定するように構成された測定回路と、当該決定された時間オフセットに応じて、当該決定された時間窓をシフトさせるように構成された検出回路とを備える。有利には、時間オフセットは、回路およびバスシステムの信号伝播時間を決定するために使用される。時間オフセットは、エッジ変化の発生確率が高くなるように、決定された時間窓をシフトするように使用される。時間窓とこれによる状態遷移の検出とは、有利には、バスシステムの実際の構成に対して動的に適合されるものである。

有利な実施形態は、検出回路が、バス側の２つの接続部の間における電圧の差の絶対値に応じてデータフェーズを決定し、データフェーズ内でのみ時間窓を決定するように構成されていることを特徴とする。有利には、これにより、追加された抑圧回路により調停フェーズが影響を受けることが防止される。したがって、このことは、データフェーズが調停フェーズよりも高いデータレートを有する場合には、特に有利である。データレートが高い場合、抑圧回路を短時間接続することにより減衰が生ずることが有利となる。

有利な実施形態は、検出回路が、バス側の２つの接続部の間における電圧の差の絶対値の変動に応じて調停フェーズおよびデータフェーズを決定し、調停フェーズではデータフェーズよりも大きくなる時間窓を決定するように構成されていることを特徴とする。これにより、時間窓とこれによる抑圧回路の接続とは、調停フェーズおよびデータフェーズにおいて互いに異なる可能性のあるビットレートに適合することとなる。

本明細書の別の態様は、バスシステムの加入局用のトランシーバに関し、このトランシーバは、第１の態様による回路を備える。

本明細書の別の態様は、バスシステム用の回路を動作させる方法に関し、この方法は、バス側の２つの接続部の間における電圧の差の絶対値がしきい値よりも大きい第１の状態を検出するステップと、バス側の２つの接続部の間における電圧の差の絶対値がしきい値よりも小さい第２の状態を検出するステップと、第１の状態と第２の状態との間の状態遷移の数に応じたビット境界を決定するステップと、バス側の２つの接続部間の抑圧回路をビット境界の前で接続するステップとを備える。

回路を示す概略図である。 回路を示す概略図である。 概略的なブロック図である。 概略的な信号のタイムチャートである。 例示的なバスシステムを示す概略図である。

図１は、バスシステム用の回路１００を示す図である。回路１００は、バス側の２つの接続部１０６，１０８の間に互いに並列に配置された検出回路１０２と抑圧回路１０４とを含む。回路１００は、接続部１０６を介して第１のバスラインＣＡＮ＿Ｈに接続されている。回路１００は、接続１０８を介して第２のバスラインＣＡＮ＿Ｌに接続されている。検出回路１０２は、２つの接続部１０６，１０８の間での降下電圧Ｖ＿ＤＩＦＦに応じて少なくとも２つの状態を検出する。例えば、電圧Ｖ＿ＤＩＦＦの絶対値がしきい値よりも大きい場合には第１の状態に到達している。電圧Ｖ＿ＤＩＦＦの絶対値が前記しきい値または別のしきい値よりも小さい場合には、第２の状態に到達している。バスシステムがＣＡＮバス（ＣＡＮ：Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ）である場合、第１の状態は「ドミナント」と呼ばれ、第２の状態は「レセッシブ」と呼ばれる。前述の２つの状態の間の状態遷移に応じて、ビット境界、すなわち、２つの状態間で起こり得る遷移または実際の遷移の時点が決定される。当該決定されたビット境界に応じて時間窓が決定され、この時間窓は、それぞれいずれか１つのビット境界のみを含むものである。前述の時間窓が有効な場合には、信号ＲＳＣ＿ｏｎにより抑圧回路１０４が起動されてもよい。

検出回路１０２は、例えば、ＡＳＩＣ、ＦＰＧＡ、またはディスクリート回路として構成されている。さらに、検出回路１０２は、例えば、ソフトウェアを備えたプロセッサを有し、ソフトウェアによって定められたそれぞれの機能を実行する。もちろん、物理的な回路と、ソフトウェアが実行されるプロセッサとを含む組合せの形態もあり得る。ソフトウェアは、対応するメモリ素子に格納されている。回路１００は、例えば、バスシステムの加入局用のトランシーバの一部である。別の実施形態では、回路１００は、既存のトランシーバに追加される形で構成されている。

抑圧回路１０４は、ドミナントからレセッシブへの遷移時に差動電圧Ｖ＿ＤＩＦＦを低減するために設けられている。概略的な形態では、抑圧回路１０４は、例えば、スイッチ１１０と、このスイッチに対して直列に配置された抵抗器１１２とを備える。この抵抗器１１２は、例えば、異なる抵抗値もしくはインピーダンス値で動作する。もちろん、抑圧回路１０４は、異なる構成とすることもでき、例えば、ドミナントからレセッシブへの遷移時の差動電圧を低減するために、ＭＯＳ−ＦＥＴ、ダイオード、または線形または非線形の挙動を示す他の構成要素を含んでいてもよい。抵抗器１１２は、時間窓内にバス側の２つの接続部１０６，１０８の間に接続される。その結果、抵抗器１１２は、決定された少なくとも１つの時間窓の外では動作せず、すなわち遮断される。したがって、少なくとも１つの時間窓の外では２つの接続部１０６，１０８の間の抵抗器１１２の接続はブロックされる。少なくとも１つの時間窓が終了したときには、抵抗器１１２は、信号ＲＳＣ＿ｏｎに応じて遮断される。

図２は、回路１００を概略的に示す図である。コントローラ回路２０２は送信入力信号ＴｘＤを生成し、回路１００の受信出力信号ＲｘＤを受信する。受信出力信号ＲｘＤは、検出回路１０２の比較器ユニット２０４により電圧Ｖ＿ＤＩＦＦに基づいて検出される。図示の例では、回路１００は、実際のトランシーバの比較器ユニット２０４を使用する。図示しない別の例では、回路１００は、例えば、特に高速に動作する、あるいは他のしきい値を使用する独立した比較器ユニットを備える。プロトコルユニット２０６は、ビット境界が決定されたとして受信出力信号ＲｘＤを解釈する。ビット境界は、規則的な間隔で繰り返される時点であり、周波数およびフェーズによって特徴づけられ、ＣＡＮのビット境界は、例えば、簡略化されたＣＡＮプロトコルコントローラによって受信出力信号ＲｘＤに基づいて決定される。プロトコルユニット２０６は、ビット境界に応じて、当該ビット境界を含む少なくとも１つの時間窓を決定する。特に、時間窓ＲＳＣ＿ｅｎａの始まりが第１の状態（ドミナント）の存在と合致する場合には、各ビット境界についてそれぞれの時間窓ＲＳＣ＿ｅｎａが決定される。

検出ユニット２０８は、第１の状態から第２の状態への電圧Ｖ＿ＤＩＦＦの状態変化が生じているかどうかを受信出力信号ＲｘＤに基づいて検出する。この場合に該当して時間窓ＲＳＣ＿ｅｎａが供給された場合、抑圧回路１０４の抵抗は、生成された信号ＲＳＣ＿ｏｎにより２つの接続部１０６，１０８の間で切り換えられる。これは、時間窓ＲＳＣ＿ｅｎａがイネーブル（有効）である間は、抑圧回路１０４の抵抗を接続する許可があることを意味する。許可が失効したとき、すなわち時間窓ＳＣ＿ｅｎａが終了したときには、接続期間が経過した後、または時間窓ＲＳＣ＿ｅｎａの終了時にその抵抗器が遮断される。

プロトコルユニット２０６は、時間窓ＲＳＣ＿ｅｎａを、例えば、ビット境界を中心として対称的に位置決めする。しかしながら、プロトコルユニット２０６は、好ましくは、時間窓ＲＳＣ＿ｅｎａをビット境界に対して非対称的に位置決めする。ここでの時間窓は、例えば、隣接する２つのビット境界間の期間であるビット時間の最大２０％、特に最大１０％だけ各ビット境界の前に開始するものである。時間窓の非対称的な位置決めでは、時間窓ＲＳＣ＿ｅｎａは、ビット時間の最大５０％、特にビット時間の最大３０％だけ関連するビット境界の後に終了することが含まれる。特に、時間窓ＲＳＣ＿ｅｎａは最大で１つのビット境界を含む。抵抗器の動作所要時間は、ビット時間の５０％、特にビット時間の３０％に制限されるが、ビット時間の少なくとも１０％を含む。例えば、時間窓ＲＳＣ＿ｅｎａは、ビット時間の２０％だけビット境界の前で開始され、ビット時間の５０％だけビット境界の後に終了されるか、またはビット時間の１０％だけビット境界の前で開始され、ビット時間の３０％だけビット境界の後に終了される。

プロトコルユニット２０６は送信入力信号ＴｘＤを処理して、送信入力信号ＴｘＤのエッジ変化の有無を検出する。エッジ変化が生じ、これらのエッジ変化が、受信出力信号ＲｘＤを介して追跡されるバスの状態に適合するときには、回路１００の送信状態ｍｏｄｅＴｘが決定される。これは、コントローラ回路２０２がメッセージを送信することを意味する。送信入力信号ＴｘＤは検出ユニット２０８に供給され、送信状態ｍｏｄｅＴｘが生じたとき、かつ、駆動動作状態から非駆動動作状態への送信回路２１２の状態遷移が生じたときに（この状態遷移は、例えば、ＣＡＮにおいては送信入力信号ＴｘＤの０から１へのエッジ変化によって認識される）、信号ＲＳＣ＿ｏｎにより抑圧回路１０４の抵抗器を２つの接続部１０６，１０８の間に接続する。送信状態ｍｏｄｅＴｘが生じたとき、検出ユニット２０８は、時間窓ＲＳＣ＿ｅｎａ内における受信出力信号ＲｘＤの状態変化を無視する。したがって、接続時の抵抗器の二重トリガが防止される。受信出力信号ＲｘＤと送信入力信号ＴｘＤとを組み合わせて評価すると、バスの状態変化に対して常に高速応答するという利点がある。

測定回路２１４は、受信出力信号ＲｘＤおよび送信入力信号ＴｘＤの両方を受信し、第１の時間オフセットＴｚおよび第２の時間オフセットＴｏを決定する。第１の時間オフセットＴｚは、比較器ユニット２０４を用いてバスに生じたバス状態を電圧Ｖ＿ＤＩＦＦの形態で検出してプロトコルユニット２０６に転送するための期間に相当する。第２の時間オフセットＴｏは、コントローラ回路２０２によって供給される送信入力信号ＴｘＤの変化で開始し、当該変化に対してバス信号１０６，１０８が応答する時点で終了する期間に相当する。時間オフセットＴｚ，Ｔｏは、例えば、送信入力信号ＴｘＤのエッジ変化が受信出力信号ＲｘＤに現れるまで当該エッジ変化の所要時間を測定することにより決定される。そして、時間オフセットＴｚ，Ｔｏは、例えば、当該所要時間を１／２にすることで導出される。

あるいは、測定の代わりに、測定ユニットは、時間オフセットＴｚ，Ｔｏを推定することもできる。これのために、測定ユニットは、例えば、時間オフセットＴｚ，Ｔｏについて温度に関連付けられた最小値および最大値を記憶し、温度信号に応じて補間により時間オフセットＴｚ，Ｔｏの値を決定する。このための入力信号ＴｘＤ，ＲｘＤは不要である。

さらに検出ユニット２０８は時間オフセットＴｏも処理し、信号ｍｏｄｅ＿Ｔｘが設定されているときに時間オフセットＴｏの値に応じて信号ＲＳＣ＿ｏｎを遅延させる。これにより、送信回路２１２がバスを実際にもはや能動的に駆動しない場合にようやく抑圧回路１０４が動作することが保証される。言い換えれば、個々の回路部分の所要時間差を考慮して結果の改善を達成する。

プロトコルユニット２０６は、使用されるプロトコルに基づいて受信出力信号ＲｘＤを解釈し、電圧Ｖ＿ＤＩＦＦに応じてデータフェーズの有無を決定し、データフェーズが存在する場合にのみ、時間窓ＲＳＣ＿ｅｎａを検出ユニット２０８に通知する。さらに、例えば、調停フェーズとデータフェーズとが区別され、データフェーズのための少なくとも１つの時間窓が、調停フェーズのための少なくとも１つの時間窓よりも短くなるように選択される。

図３は、検出回路１０２を動作させるための概略的なブロック図３００を示す。ブロック３０２では第１の状態Ｚｄが検出される。ブロック３０４では第２の状態Ｚｒが検出される。ブロック３０６は、供給された状態Ｚｄ，Ｚｒに基づいて、状態遷移の数を決定し、状態遷移と同期される。これによりビット境界ｔＢが決定され、ビット境界ｔＢは、例えば、クロック信号の形態で出力される。ブロック３０８は、決定されたいずれか１つのビット境界ｔＢを含む時間窓ＲＳＣ＿ｅｎａを決定し、当該決定された時間窓の始めに第１の状態Ｚｄが生じている場合には時間窓ＲＳＣ＿ｅｎａを出力する。ブロック３１２は、時間窓ＲＳＣの開始時に抵抗器を接続し、時間窓ＲＳＣの終了時に遮断する。

オプションとしてのブロック３１０は、第１の状態Ｚｄから第２の状態Ｚｒへの状態遷移ｄ＿ｒを検出する。オプションとして検出された状態遷移ｄ＿ｒが時間窓ＲＳＣ＿ｅｎａ内にあるときは、ブロック３１２は、時間窓ＲＳＣ＿ｅｎａ内に、回路のバス側の２つの接続部間の抵抗器のより強い接続、すなわち、より小さい抵抗器を接続することを決定する。

図４は、概略的な信号のタイムチャートを示す図である。電圧Ｖ＿ＤＩＦＦの第２の状態（レセッシブレベル）から第１の状態（ドミナントレベル）への遷移と、逆へ戻る方向の遷移とが示されている。第１の状態から第２の状態へ戻るときに、好ましくない変動Ｓが生じることがある。このような変動を減衰させるためには、抑圧回路の抵抗器は、時間窓ＲＳＣ＿ｅｎａ内に接続期間Ｔにわたって、プロセス４０２に例示されるようにバス側の２つの接続部間で切り換えられる。接続期間Ｔの外では、状態遷移として誤って解釈されるおそれのある電圧Ｖ＿ＤＩＦＦの外乱ｄｉｓｔによって抵抗器の接続が生ずることはない。

あるいは、プロセス４０４に例示されるように、受信出力信号ＲｘＤの立ち上がりエッジが時点ｔＲで検出されたときは、抵抗器の抵抗値は、第１の抵抗値から当該第１の抵抗値よりも小さい第２の抵抗値に変更される。接続期間Ｔ内に受信出力信号の立ち上がりエッジが生じないときは、抵抗値は第１の抵抗値のままである。

あるいは、プロセス４０６に例示されるように、抵抗値は時間とともに低減するので、接続値が増大する。この増大の間に、受信出力信号ＲｘＤの立ち上がりエッジが時点ｔＲで検出されたときは、抵抗器の抵抗値は、第１の抵抗値よりも小さい第２の抵抗値に低減される。接続期間Ｔ内に受信出力信号の立ち上がりエッジが生じないときには、抵抗値はさらに低減される。抵抗値が時間とともに低減することは、段階的に低減すること、または、連続的に、特に線形に低減することを含み得る。

隣接する２つのビット境界ｔＢ，ｔＢの間のビット時間Ｔｂも示されている。さらに、受信入力信号ＲｘＤの立ち上がりエッジの検出とビット境界ｔＢの決定との間にある時間オフセットＴｚが示されている。

図５は、２つの加入局５０２，５０４を含むバスシステムの構成例を示す図である。それぞれの加入局５０２，５０４は、第１の接続部１０６を介して第１のバスラインＣＡＮ＿Ｈに接続され、第２の接続１０８を介して第２のバスラインＣＡＮ＿Ｌに接続された回路１００，１００をそれぞれ含む。バスラインＣＡＮ＿Ｈ，ＣＡＮ＿Ｌは、終端部でそれぞれの終端抵抗Ｒ１，Ｒ２を介して互いに接続されている。バス側の接続部１０６，１０８間の抑圧回路を動作／非動作にすることにより、加入局５０２，５０４のそれぞれの回路１００は、ドミナントからレセッシブに状態変化する場合に変動を減衰させ、したがって低減させるという効果を有する。例示的な実施形態によれば、バスシステム５００は、ＩＳ０ １１８９８などのＣＡＮ規格にしたがって動作する。しかしながら、回路１００およびこの回路の動作は、他のバスシステムに容易に転用することができる。さらに他のバス接続形態もあり得る。

Claims (14)

1. バスシステム用の回路（１００）であって、
   バス側の２つの接続部（１０６，１０８）の間における電圧の差の絶対値がしきい値よりも大きい第１の状態を検出し、前記バス側の２つの接続部（１０６，１０８）の間における電圧の差の絶対値がしきいよりも小さい第２の状態を検出し、前記第１の状態と前記第２の状態との間の状態遷移の数に応じたビット境界を決定するように構成された検出回路（１０２）と、
   当該決定されたビット境界の前で前記バス側の２つの接続部（１０６，１０８）の間に接続可能な抑圧回路（１０４）と
   を備える回路（１００）。
2. 請求項１に記載の回路（１００）であって、前記検出回路は、前記ビット境界の前に開始して当該ビット境界の後に終了する少なくとも１つの時間窓を決定するように構成されており、前記抑圧回路（１０４）は、前記時間窓の開始時に前記バス側の２つの接続部（１０６，１０８）の間に接続可能であり、前記時間窓の終了時に遮断可能である、回路（１００）。
3. 請求項１または２に記載の回路（１００）であって、前記抑圧回路（１０３）は、特に当該決定された時間窓内に前記第１の状態から前記第２の状態への状態遷移が生じたときに、前記バス側の２つの接続部（１０６，１０８）の間における電圧変動の減衰を大きくするように構成されている、回路（１００）。
4. 請求項１から３までのいずれか１項に記載の回路（１００）であって、前記抑圧回路（１０４）は、前記バス側の２つの接続部（１０６，１０８）の間で少なくとも２つの異なるインピーダンス値で切り換えられ、特に当該決定された時間窓内で前記第１の状態から前記第２の状態への状態遷移が生じたときに前記抑圧回路（１０４）のインピーダンス値を低減するように構成されている、回路（１００）。
5. 請求項４に記載の回路（１００）であって、前記状態遷移が検出されるまで前記インピーダンス値を一定に維持するように構成された前記抑圧回路（１０４）を備える回路（１００）。
6. 請求項４に記載の回路（１００）であって、少なくとも前記状態遷移が検出されるまで前記インピーダンス値を時間とともに低減するように構成された前記抑圧回路（１０４）を備える回路（１００）。
7. 請求項２から６までのいずれか１項に記載の回路（１００）であって、前記検出回路（１０２）は、前記少なくとも１つの時間窓の外における前記抑圧回路（１０４）の接続をブロックするように構成されている、回路（１００）。
8. 請求項１から７までのいずれか１項に記載の回路（１００）であって、前記検出回路（１０２）は、前記ビット時間の最大２０％、特に前記ビット時間の最大１０％だけ前記ビット境界の前で開始し、前記ビット時間の最大５０％、特に前記ビット時間の最大３０％だけ前記ビット境界の後で終了するように少なくとも１つの時間窓を前記ビット境界の周辺に位置決めするように構成されている、回路（１００）。
9. 請求項２から８までのいずれか１項に記載の回路（１００）であって、前記検出回路（１０２）は、電圧変動を減衰させる前記抑圧回路の動作期間を前記ビット時間の５０％未満、特に前記ビット時間の３０％未満に制限するように構成されている、回路（１００）。
10. 請求項１から９までのいずれか１項に記載の回路（１００）であって、
    送信入力信号（ＴｘＤ）の送信と該送信入力信号（ＴｘＤ）に対応する受信出力信号（ＲｘＤ）の受信との間の時間オフセットを決定するように構成された測定回路（２１４）と、
    当該決定された時間オフセットに応じて、当該決定された時間窓をシフトさせるように構成された検出回路（１０２）と
    を備える回路（１００）。
11. 請求項１から１０までのいずれか１項に記載の回路（１００）であって、前記検出回路（１０２）は、前記バス側の２つの前記接続部（１０６，１０８）の間における電圧の差の絶対値に基づいてデータフェーズを決定し、前記データフェーズ内でのみ前記時間窓を決定するように構成されている、回路（１００）。
12. 請求項１から１１までのいずれか１項に記載の回路（１００）であって、前記検出回路（１０２）は、前記バス側の２つの接続部の間における電圧の差の絶対値の変動に応じて調停フェーズおよびデータフェーズを決定し、前記調停フェーズでは前記データフェーズよりも大きくなる前記時間窓を決定するように構成されている、回路（１００）。
13. バスシステムの加入局用のトランシーバであって、請求項１から１２までのいずれかに記載の回路（１００）を備えるトランシーバ。
14. バスシステム用の回路（１００）を動作させる方法であって、
    バス側の２つの接続部（１０６，１０８）の間における電圧の差の絶対値がしきい値よりも大きい第１の状態を検出するステップ（３０２）と、
    前記バス側の２つの接続部（１０６，１０８）の間における電圧の差の絶対値がしきい値よりも小さい第２の状態を検出するステップ（３０４）と、
    前記第１の状態と前記第２の状態との間の状態遷移の数に応じたビット境界を決定するステップ（３０６）と、
    前記バス側の２つの接続部間の抑圧回路（１０４）を前記ビット境界の前で接続するステップ（３１２）と
    を備える方法。

Images