JP2021508878A - フラッシュメモリコントローラ、ｓｄカードデバイス、フラッシュメモリコントローラで使用される方法、およびｓｄカードデバイスに結合されたホストデバイス - Google Patents

フラッシュメモリコントローラ、ｓｄカードデバイス、フラッシュメモリコントローラで使用される方法、およびｓｄカードデバイスに結合されたホストデバイス Download PDF

Info

Publication number
JP2021508878A
JP2021508878A JP2020535174A JP2020535174A JP2021508878A JP 2021508878 A JP2021508878 A JP 2021508878A JP 2020535174 A JP2020535174 A JP 2020535174A JP 2020535174 A JP2020535174 A JP 2020535174A JP 2021508878 A JP2021508878 A JP 2021508878A
Authority
JP
Japan
Prior art keywords
command
memory card
external signal
signal port
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020535174A
Other languages
English (en)
Inventor
チャオ クイ シェ
チャオ クイ シェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of JP2021508878A publication Critical patent/JP2021508878A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/08—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers from or to individual record carriers, e.g. punched card, memory card, integrated circuit [IC] card or smart card
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1004—Compatibility, e.g. with legacy hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1056—Simplification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Storage Device Security (AREA)

Abstract

フラッシュメモリコントローラは、第１のコマンドと第１の部分アドレスパラメータを受信し、第２のコマンドと第２の部分アドレスパラメータを受信し、第１の部分アドレスパラメータと第２の部分アドレスパラメータとを組み合わせて完全なアドレスパラメータを取得し、完全なアドレスパラメータおよび第２のコマンドのコマンドタイプに応じて、フラッシュメモリ上で対応する動作を実行するように構成された処理回路を含む。

Description

関連出願の相互参照
本出願は、２０１７年１２月２８日に提出された米国仮出願第６２／６１０，９３７号および２０１８年１月２２日に提出された米国仮出願第６２／６１９，９３０号の優先権を主張するものであり、参照により全体が本明細書に組み込まれる。
本発明は、メモリカード通信方式に関し、より詳細には、フラッシュメモリコントローラ、メモリカード、フラッシュメモリコントローラで使用される方法、およびメモリカードに接続されたホストデバイスに関する。
一般的に言えば、フラッシュメモリとホストデバイスとの間で現在開発されている通信方式は、多くて３２ビット長の論理アドレス空間のアドレス指定をサポートする程度である。ホストデバイスはコマンドを送信し、最大３２ビット長論理アドレスを示すだけのアドレスパラメータを伝送する。これにより、フラッシュメモリの最大容量が２ＴＢ（兆バイト）に制限され、従来のセキュアデジタル（ＳＤ）メモリカードは、通常、２ＴＢの最大容量をホストデバイスに報告するように構成されている。
しかしながら、例えば、技術やアプリケーションの開発・進展に伴い、携帯電話の動画記録機能の画質に対する要求はますます高まっており、将来のアプリケーションでは、フラッシュメモリの最大容量を２ＴＢに制限するだけでは十分ではない可能性が非常に高くなる。したがって、最大容量が２ＴＢを超えるフラッシュメモリの場合、ＳＤメモリカードが２ＴＢを超える最大容量をホストデバイスに報告できるようにし、また、３２ビット長を超える論理アドレス空間のアドレス指定機能をサポートできるようにするために、新しい通信方式を提供する必要がある。
したがって、本発明の目的の１つは、フラッシュメモリコントローラ、メモリカードデバイス、フラッシュメモリコントローラで利用される方法、およびメモリカードデバイスに接続されるホストデバイスを提供することであり、該メモリカードデバイスは、メモリカードデバイスに２ＴＢを超える容量をホストデバイスに報告させる新しい通信方式をサポートでき、また、３２ビット長を超える論理アドレス空間のアドレス指定機能もサポートできる。提供されるソリューションは、現在開発されているフラッシュメモリ通信方式と互換性がある。即ち、この提供されるソリューションは、メモリカードデバイスに２ＴＢ未満の容量をホストデバイスに報告させるだけでなく、３２ビット長論理アドレス空間のアドレス指定機能をサポートできる。
本発明の実施形態によると、セキュアデジタル（ＳＤ）メモリカードで使用されるフラッシュメモリコントローラが開示される。フラッシュメモリコントローラは、ＳＤメモリカードの内部バスを介してＳＤメモリカード内のフラッシュメモリに結合するように構成される。フラッシュメモリコントローラは、ＳＤメモリカードの少なくとも１つの第１の外部信号ポートとホストデバイスの少なくとも１つの第２の外部信号ポートとを介して、ホストデバイスのＳＤメモリカード駆動回路に接続するように構成される。フラッシュメモリコントローラは、ホストデバイスによってＳＤメモリカード駆動回路から送信される第１のコマンドおよび第１の部分アドレスパラメータを受信し、該第１のコマンドおよび該第１の部分アドレスパラメータが、少なくとも１つの第２の外部信号ポートとＳＤメモリカードの少なくとも１つの第１の外部信号ポートのＳＤモードのＣＭＤピンとを介して順次伝送され、ホストデバイスによってＳＤメモリカード駆動回路から送信される第２のコマンドおよび第２の部分アドレスパラメータを受信し、該第２のコマンドおよび該第２の部分アドレスパラメータが、少なくとも１つの第２の外部信号ポートとＳＤメモリカードの少なくとも１つの第１の外部信号ポートのＳＤモードのＣＭＤピンとを介して順次伝送され、第１の部分アドレスパラメータおよび第２の部分アドレスパラメータに応じて組み合わせて完全なアドレスパラメータを取得し、完全なアドレスパラメータおよび第２のコマンドのコマンドタイプに応じて内部バスを介してＳＤメモリカードのフラッシュメモリ上で該コマンドタイプに対応する処理動作を実行するために使用される処理回路を備える。第１のコマンドは、ＣＭＤ２２、ＣＭＤ３１、ＣＭＤ３９、ＣＭＤ４１、およびＣＭＤ５１のいずれかのコマンドである。第２のコマンドのコマンドタイプは、ＣＭＤ１７の単一データユニットの読取り、ＣＭＤ２４の単一データユニットの書込み、ＣＭＤ１８の複数データユニットの読取り、ＣＭＤ２５の複数データユニットの書込み、ＣＭＤ４４またはＣＭＤ４５のコマンドキュータスク割当て、およびＣＭＤ３２、ＣＭＤ３３、またはＣＭＤ３８のブロック消去で構成される。第１の部分アドレスパラメータは完全なアドレスパラメータの最上位ビットの一部であり、第２の部分アドレスパラメータは完全なアドレスパラメータの最下位ビットの一部である。少なくとも１つの第１の外部信号ポートのＳＤモードのＣＭＤピンで開始ビット「０」および伝送ビット「１」を受信すると、処理回路は、ホストデバイスが、特定のコマンドのコマンドコンテンツをＳＤメモリカード駆動回路からＳＤメモリカードへ送信しているかどうか、および伝送ビット「１」を受信した後、特定のコマンドのコマンドコンテンツの複数のビットによって構成されるコマンドタイプとアドレスパラメータの情報を受信するために使用されているかどうかを判断するように構成される。
実施形態によれば、ＳＤメモリカードが開示される。ＳＤメモリカードは、上記のフラッシュメモリとフラッシュメモリコントローラとを備える。
実施形態によれば、ＳＤメモリカードのフラッシュメモリコントローラで使用される方法が開示される。フラッシュメモリコントローラは、ＳＤメモリカードの内部バスを介してＳＤメモリカード内のフラッシュメモリに結合するように構成され、フラッシュメモリコントローラは、ＳＤメモリカードの少なくとも１つの第１の外部信号ポートとホストデバイスの少なくとも１つの第２の外部信号ポートとを介して、ホストデバイスのＳＤメモリカード駆動回路に接続するように構成される。本方法は、ホストデバイスによってＳＤメモリカード駆動回路から送信される第１のコマンドおよび第１の部分アドレスパラメータを受信するステップであって、該第１のコマンドおよび該第１の部分アドレスパラメータが、少なくとも１つの第２の外部信号ポートとＳＤメモリカードの少なくとも１つの第１の外部信号ポートのＳＤモードのＣＭＤピンとを介して順次伝送されるステップと、ホストデバイスによってＳＤメモリカード駆動回路から送信される第２のコマンドおよび第２の部分アドレスパラメータを受信するステップであって、該第２のコマンドおよび該第２の部分アドレスパラメータが、少なくとも１つの第２の外部信号ポートとＳＤメモリカードの少なくとも１つの第１の外部信号ポートのＳＤモードのＣＭＤピンとを介して順次伝送されるステップと、第１の部分アドレスパラメータおよび第２の部分アドレスパラメータに応じて組み合わせて完全なアドレスパラメータを取得するステップと、該完全なアドレスパラメータおよび第２のコマンドのコマンドタイプに応じて内部バスを介してＳＤメモリカードのフラッシュメモリ上で該コマンドタイプに対応する処理動作を実行するステップとを含む。第１のコマンドは、ＣＭＤ２２、ＣＭＤ３１、ＣＭＤ３９、ＣＭＤ４１、およびＣＭＤ５１のいずれかのコマンドである。第２のコマンドのコマンドタイプは、ＣＭＤ１７の単一データユニットの読取り、ＣＭＤ２４の単一データユニットの書込み、ＣＭＤ１８の複数データユニットの読取り、ＣＭＤ２５の複数データユニットの書込み、ＣＭＤ４４またはＣＭＤ４５のコマンドキュータスク割当て、およびＣＭＤ３２、ＣＭＤ３３、またはＣＭＤ３８のブロック消去で構成される。第１の部分アドレスパラメータは完全なアドレスパラメータの最上位ビットの一部であり、第２の部分アドレスパラメータは完全なアドレスパラメータの最下位ビットの一部である。本方法は、少なくとも１つの第１の外部信号ポートのＳＤモードのＣＭＤピンで開始ビット「０」と伝送ビット「１」を受信した場合、ホストデバイスが特定のコマンドのコマンドコンテンツをＳＤメモリカード駆動回路からＳＤメモリカードへ送信しているかどうかを判断するステップと、伝送ビット「１」を受信した後、特定コマンドのコマンドコンテンツの複数のビットによって構成されるコマンドタイプとアドレスパラメータの情報を受信するステップとをさらに含む。
実施形態によれば、ＳＤメモリカードにアクセスし、ホストデバイスのＳＤメモリカード駆動回路を介してＳＤメモリカード内のフラッシュメモリおよびフラッシュメモリコントローラに結合するように構成されたホストデバイスと、ホストデバイスの少なくとも１つの第２の外部信号ポートと、ＳＤメモリカードの少なくとも１つの第１の外部信号ポートと、ＳＤメモリカードの内部バスとが開示される。ホストデバイスは、ＳＤメモリカード駆動回路とプロセッサで構成されている。プロセッサは、ＳＤメモリカード駆動回路に結合され、ＳＤメモリカード駆動回路を制御して第１のコマンドおよび第１の部分アドレスパラメータをＳＤメモリカードへ送信し、該第１のコマンドおよび該第１の部分アドレスパラメータが、少なくとも１つの第２の外部信号ポートとＳＤメモリカードの少なくとも１つの第１の外部信号ポートのＳＤモードのＣＭＤピンとを介して、フラッシュメモリコントローラへ順次伝送され、ＳＤメモリカード駆動回路を制御して第２のコマンドおよび第２の部分アドレスパラメータをＳＤメモリカードへ送信し、該第２のコマンドおよび該第２の部分アドレスパラメータが、少なくとも１つの第２の外部信号ポートとＳＤメモリカードの少なくとも１つの第１の外部信号ポートのＳＤモードのＣＭＤピンとを介して、フラッシュメモリコントローラへ順次伝送され、ＳＤメモリカード駆動回路を制御して第１の部分アドレスパラメータおよび第２の部分アドレスパラメータを送信し、フラッシュメモリコントローラに、該第１の部分アドレスパラメータおよび該第２の部分アドレスパラメータに応じて組み合わせて完全なアドレスパラメータを取得させ、フラッシュメモリコントローラに、該完全なアドレスパラメータおよび第２のコマンドのコマンドタイプに応じて内部バスを介してフラッシュメモリ上で該コマンドタイプに対応する処理動作を実行させるように構成される。第１のコマンドは、ＣＭＤ２２、ＣＭＤ３１、ＣＭＤ３９、ＣＭＤ４１、およびＣＭＤ５１のいずれかのコマンドである。第２のコマンドのコマンドタイプは、ＣＭＤ１７の単一データユニット読取り、ＣＭＤ２４の単一データユニット書込み、ＣＭＤ１８の複数データユニット読取り、ＣＭＤ２５の複数データユニット書込み、ＣＭＤ４４またはＣＭＤ４５のコマンドキュータスク割当て、およびＣＭＤ３２、ＣＭＤ３３、またはＣＭＤ３８のデータユニット消去を含む。第１の部分アドレスパラメータは完全なアドレスパラメータの最上位ビットの一部であり、第２の部分アドレスパラメータは完全なアドレスパラメータの最下位ビットの一部である。ＳＤメモリカード駆動回路は、少なくとも１つの第１の外部信号ポートのＳＤモードのＣＭＤピンを介して、開始ビット「０」および伝送ビット「１」をＳＤメモリカードに順次送信し、フラッシュメモリコントローラに、少なくとも１つの第１の外部信号ポートのＳＤモードのＣＭＤピンを介して開始ビット「０」と伝送ビット「１」を受信して、ホストデバイスが特定のコマンドのコマンドコンテンツをＳＤメモリカード駆動回路からＳＤメモリカードへ送信しているかどうかを判断させ、フラッシュメモリコントローラに、伝送ビット「１」を受信した後、特定のコマンドのコマンドコンテンツの複数のビットによって構成されるコマンドタイプとアドレスパラメータの情報を受信させるように構成される。
本発明のこれらおよび他の目的は、様々な図および図面に示される好ましい実施形態の以下の詳細な説明を読んだ後、当業者には疑いなく明らかになるであろう。
本発明の実施形態によるメモリカードデバイスおよび電子デバイス、例えば、ホストデバイスなどを示すブロック図である。
本発明の実施形態による最大容量通信のためのホストデバイスとＳＤメモリカードとの間の特定の通信インタフェースを介したデータ通信の一例の図である。
本発明の実施形態による表示装置にフラッシュメモリの最大容量の計算結果を表示するホストデバイスのプロセッサの一例の図である。
異なるビット長論理アドレスを有するデータユニットを書き込むためにＳＤメモリカードへ異なるコマンドを送信するホストデバイスの図である。
本発明の一実施形態による異なるビット長を有する論理アドレスに基づいてデータユニット読取り動作を実行するためにＳＤメモリカードに異なるコマンドを送信するホストデバイスを示す図である。
本発明の実施形態による指定データの読取りおよび書込み長に基づいて読取りおよび書込み動作を実行するために、ＳＤメモリカード１００に異なるコマンドを送信するホストデバイスを示す図である。
本発明の実施形態によるコマンドキュータスク割り当てのブロック消去動作およびブロック転送動作を実行するために、ＳＤメモリカードに異なるコマンドを送信するホストデバイスを示す図である。
本発明の実施形態によるＳＤメモリカードのコマンド伝送フォーマットの一例を示す図である。
本発明の実施形態によるＳＤメモリカードにデータを書き込むために、コマンドＣＭＤ２２と書込みコマンドＣＭＤ２４を送信するホストデバイスのコマンド伝送フォーマットの一例を示す図である。
本発明の実施形態によるＳＤメモリカードの動作の状態図である。
本発明の実施形態による、メモリカードデバイス１００およびホストデバイスなどの電子デバイス１０５を示すブロック図である図１を参照する。メモリカードデバイス１００は、例えば、ホストデバイス１０５のメモリカード駆動回路１０５１に接続されることになるＵＳＢインタフェース（限定されない）などの通信インタフェースから成る少なくとも１つの第１の外部信号ポートを介して、ホストデバイス１０５の少なくとも１つの第２の外部信号ポートに接続される。メモリカードデバイス１００は、フラッシュメモリ１１０（１つ以上のフラッシュメモリチップを含む）およびフラッシュメモリコントローラ１２０を備える。フラッシュメモリコントローラ１２０は、少なくとも１つの第１の外部信号ポートに接続され、フラッシュメモリコントローラ１２０とフラッシュメモリ１１０との間のデータ伝送／通信は、内部バスを介して転送される。ホストデバイス１０５は、メモリカード駆動回路１０５１、表示装置１０５２、およびプロセッサ１０５３を備える。コントローラ１２０は、少なくとも処理回路１２０１およびレジスタ１１５を備える。メモリカードデバイス１００は、例えば、ＳＤＨＣカード、ＳＤＸＣカード、ＳＤＵＣカード、ＰＣＩｅ ＳＤカード、ＮＶＭｅ ＳＤカードなどのＳＤメモリカードである。メモリカード駆動回路１０５１は、例えば、ＳＤメモリカード駆動回路である。メモリカードデバイス１００は、ＳＤメモリカードに限定されないことに注意すべきである。他の実施形態では、メモリカードデバイス１００は、他の異なるタイプのメモリカードであり得る。ホストデバイス１０５のプロセッサ１０５３は、ＳＤメモリカード駆動回路１０５１と、少なくとも１つの第２の外部信号ポートと、少なくとも１つの第１の外部信号ポートとを介して、コントローラ１２０の処理回路１２０１と、例えば、制御コマンドの送信および受信など通信する。また、メモリカードコントローラ１２０は、内部バスを介してフラッシュメモリ１１０上で処理動作を行う。
メモリカードデバイス１００に電源が投入されると、コントローラ１２０は、内部バスを介してフラッシュメモリ１１０から基本特性情報を読み取り、レジスタ１１５にその情報を格納するように構成される。例えば、基本特性情報とはカード固有データ（ＣＳＤ）である。コントローラ１２０の処理回路１２０１は、フラッシュメモリ１１０の特性を検出およびチェックし、基本特性情報をレジスタ１１５に書き込むことができる。
初期化中にホストデバイス１０５がＳＤメモリカード１００と通信する場合、プロセッサ１０５３は、ホストデバイス１０５のレジスタ（図１には図示せず）にコマンドを書き込むように構成され、その後、ＳＤメモリカード駆動回路１０５１は、レジスタからこのようなコマンドを読み取り、少なくとも１つの第２の外部信号ポートと少なくとも１つの第１の外部信号ポートとを介して、要求コマンドをＳＤメモリカード１００のコントローラ１２０へ順次送信し、ＳＤメモリカード１００にホストデバイス１０５へ情報を報告するように要求する。例えば、ホストデバイス１０５は、要求コマンドＣＭＤ９をＳＤメモリカード１００へ送信して、カード１００にＣＳＤを報告するように要求する。ＳＤメモリカード１００のコントローラ１２０は、要求コマンドＣＭＤ９を受信した後、レジスタ１１５に格納されているＣＳＤをホストデバイス１０５に出力して報告する。コントローラ１２０は、レジスタ１１５からＣＳＤを取得し、次いで、少なくとも１つの第１の外部信号ポートと、少なくとも１つの第２の外部信号ポートと、ＳＤメモリカード駆動回路１０５１とを介して、ＣＳＤをホストデバイス１０５のプロセッサ１０５３へ順次送信する。プロセッサ１０５３は、ＣＳＤに基づいてフラッシュメモリ１１０の情報を計算および／または取得することができる。実際には、ＳＤメモリカード駆動回路１０５１は、対応するドライバソフトと連動して、コマンド伝送および情報伝送の機能を果たすることに注意すべきである。
ＣＳＤ情報はメモリカード製造業者によって生成され、カード初期化デバイスを使用して特定のカード初期化プログラムをロードし、製造業者がＳＤメモリカードデバイスを生成するときにＣＳＤを生成する。カード初期化プログラムは、例えば、ＳＤメモリコントローラ製造業者から提供される。例えば、メモリカード製造業者がフラッシュメモリの種類を決定し、対応するコントローラを選択した後、ＳＤメモリコントローラ製造業者は自身が提供する特定のカード初期化プログラムを使用してフラッシュメモリを初期化する。メモリカード製造業者がＳＤカードの最大容量を決定し、フラッシュメモリ用データを焼くように、最大容量に対応するＣＳＤ情報をフラッシュメモリに永久的に書き込むように準備される。
例えば、フラッシュメモリは最大容量３００ＴＢをサポートできる。メモリカード製造業者が最大容量わずか２ＴＢのＳＤメモリカードを生成する場合、メモリカード製造業者は、フラッシュメモリに永久的に書き込むべきＣＳＤ情報のうち所定のフィールドにおいて対応する情報をマークするように準備できる。代替的に、メモリカード製造業者が最大容量わずか３００ＴＢのＳＤメモリカードを生成する場合、メモリカード製造業者は、所定のフィールドで対応する情報をマークすることに加えて、フラッシュメモリに永久的に書き込むべきＣＳＤ情報のうち他の予約済みフィールド／アイドルフィールドに追加の容量情報を更にマークするように準備できる。したがって、永久的に書き込まれた上記の情報を参照することにより、このようなＳＤメモリカードに接続されることになるホストデバイスは、このようなＳＤメモリカードが最大３００ＴＢの容量をサポートすることを把握することができる。
第１の実施形態では、大量生産用のＳＤメモリカード１００を生成する場合、メモリカード製造業者のカード初期化デバイスによって、ＳＤメモリカード１００のＣＳＤ内の乗数パラメータをマークするように準備することができ、ここで該乗数パラメータはフラッシュメモリ１１０の最大容量を計算するために使用される。コントローラ１２０がレジスタ１１５に格納されたＣＳＤをホストデバイス１０５に報告した後、ホストデバイス１０５のプロセッサ１０５３は、メモリカード製造業者がマークした基本容量および追加容量情報の対応する情報をＣＳＤから取得することができるため、ＳＤメモリカード１００の最大容量（すなわち、フラッシュメモリ１１０の最大容量）を計算して取得することができる。これにより、ホストデバイス１０５に報告されるフラッシュメモリ１１０の最大容量の上限を可能な限り拡大することができ、従来のフラッシュメモリの最大容量２ＴＢに限定されない。
ＣＳＤの例をとると、ＣＳＤは、１２８ビットのデータ構造［１２７：０］を含んでもよい。このフラッシュメモリのバージョン情報を記録するために［１２７：１２６］などの２ビットが使用されてもよい。Ｃ＿ｓｉｚｅフィールド［６９：４８］などの２２ビットは、フラッシュメモリの容量を記録するために使用される。本実施形態では、Ｃ＿ｓｉｚｅフィールドを基本容量とし、基本容量の最大値が３２ビット長論理アドレス空間の上限に対応する。
ただし、２２ビット（即ち、Ｃ＿ｓｉｚｅフィールド［６９：４８］）は最大で２ＴＢの容量を示し、２ＴＢを超える容量を示すことはできない。したがって、これは適切ではない。
上記の問題を解決するために、本発明の提供される方法は、ＣＳＤ内の他のＮビットを使用してフラッシュメモリの最大容量の乗数パラメータを示すことである。例えば、乗数パラメータは２のＮ乗、即ち、２Ｎ、Ｎは、例えば、５である。Ｎビットは、ＣＳＤの予約済み／アイドルビットとして元々使用されている５ビット、例えば、［７５：７０］を使用して実現でき、フラッシュメモリの最大容量の乗数パラメータを示す。以下の説明の５ビットは、容量表示／インジケータ／マークビットまたは先頭ビットとして定義される。５ビットは、０〜３１の値の範囲を示すために使用できる。したがって、乗数パラメータの範囲は、２の０乗から２の３１乗、即ち、２０〜２３１までの範囲である。例えば、５ビットは「０００００」から「１１１１１」までで、０から３２までの値の範囲を示す。この５ビットを使用して３２の値を示す場合、５ビットをＣ＿ｓｉｚｅフィールド（最大２Ｔｂの基本容量を示すことができる）と共に使用して、６４ビット長アドレス空間のアドレス指定をサポートする最大容量を示すことができる。更に、他の実施形態では、ＣＳＤ内の６つのアイドルビット、例えば、［７５：７０］は、容量表示ビットとして使用してもよい。例えば、６ビットは「００００００」から「１０００００」までで、０〜３２までの値の範囲を示す。６ビットを使用して３２の値を示す場合、６ビットをＣ＿ｓｉｚｅフィールド（最大２Ｔｂの基本容量を示すことができる）と共に使用して、６４ビット長アドレス空間のアドレス指定をサポートする最大容量を示すことができる。Ｎの値は限定を意味するものではないことに注意すべきである。また、乗数パラメータは２Ｎに限定されない。他の実施形態では、乗数パラメータを、４のＮ乗など、別の異なる整数のＮ乗として構成してもよい。
本発明の実施形態による最大容量通信のためのホストデバイス１０５とＳＤメモリカード１００との間の特定の通信インタフェースを介したデータ通信の一例の図である図２を参照する。図２に示すように、ホストデバイス１０５は要求コマンドＣＭＤ９をＳＤメモリカード１００へ送信し、ＳＤメモリカード１００はＣＳＤをホストデバイス１０５へ報告するが、ＣＳＤのバージョンを示すために２ビットが使用され、上記の容量表示用の５ビットは、Ｃ＿ｓｉｚｅフィールドの前に構成される５ビットであり得る。しかしながら、これは制限を意図したものではない。
メモリカード製造業者のカード初期化デバイスは、フラッシュメモリ１１０の最大容量が、３２ビット長アドレス空間のアドレス指定に対応する特定の容量、例えば、最大容量２ＴＢなどの容量を超えるかどうかに応じて、ＣＳＤのバージョンを設定できる。例えば、フラッシュメモリ１１０の最大容量が２ＴＢ以下の場合、メモリカード製造業者は、このようなＣＳＤのバージョンを旧バージョンとして設定してこのフラッシュメモリが最大２ＴＢの容量をサポートすることを示し、ＳＤメモリカード１００を既存の従来のホストデバイスと互換性があるようにする。これにより、新バージョンの機能を備えたＳＤメモリカードを旧バージョンとして構成して、旧バージョンのドライバソフトのみを搭載したホストデバイスと互換性を持たせることができる。更に、ホストデバイスにインストールされている旧バージョンのドライバソフトを新バージョンに更新できる。フラッシュメモリ１１０の最大容量が２ＴＢを超える場合、メモリカード製造業者のカード初期化デバイスは、ＣＳＤのバージョンを新バージョンとして設定し、このフラッシュメモリが２ＴＢを超える容量をサポートできることを示すように構成する。
したがって、コントローラ１２０から報告されたＣＳＤを受信すると、ホストデバイス１０５のプロセッサ１０５３は、ＣＳＤのバージョンをチェックすることによって、このフラッシュメモリ１１０の最大容量が３２ビット長アドレス空間の最大容量２ＴＢを超えるかどうかを事前に判断できる。バージョンが旧バージョンである場合、プロセッサ１０５３は、Ｃ＿ｓｉｚｅフィールドの２２ビットによって示される値に応じて、このフラッシュメモリ１１０の最大容量を決定するように構成される。バージョンが新バージョンである場合、プロセッサ１０５３は、Ｃ＿ｓｉｚｅフィールドの２２ビットを参照することに加えて、上記の容量指示の５ビットによって指摘される乗数パラメータに基づいて最大容量を計算するように構成される。
上記の通り、ホストデバイス１０５がＣＳＤを受信すると、プロセッサ１０５３は、Ｃ＿ｓｉｚｅフィールドの２２ビットによって表される値および上記の容量指示の５ビットによって表される値を参照して、フラッシュメモリ１１０の最大容量を計算することができる。即ち、最大容量をホストデバイス１０５に直接通知する代わりに、ＳＤメモリカード１００は、ＣＳＤのデータ構造内にフラッシュメモリの容量の乗数をマークして、プロセッサ１０５３自体がフラッシュメモリ１１０の最大容量を計算するように構成される。例えば、次の表を参照してください。次の表は、ＣＳＤ内の情報の複数の例を示す。
上記の通り、Ｃ＿ｓｉｚｅフィールドは、フラッシュメモリの基本容量の情報を示すために配置されている。例えば、Ｃ＿ｓｉｚｅフィールドの値を使用して、最大２ＴＢの容量を示すことができる。一実施形態では、フラッシュメモリが最大容量１．５ＴＢを有することを示すために、メモリカード製造業者のカード初期化デバイスは、Ｃ＿ｓｉｚｅフィールドのビットによって表される値を１．５ＴＢに対応するように設定し、Ｎビットによって表される値をゼロに設定する、即ち、乗数パラメータが２０＝１として設定されるように構成することができる。したがって、ＣＳＤを受信した後、ホストデバイス１０５のプロセッサ１０５３は、フラッシュメモリ１１０の最大容量が１．５ＴＢに等しいことを計算して取得することができる。
別の実施形態では、フラッシュメモリが最大容量３ＴＢを有することを示すために、メモリカード製造業者のカード初期化デバイスは、Ｃ＿ｓｉｚｅフィールドのビットによって表される値を１．５ＴＢに対応するように設定し、Ｎビットによって表される値を１に設定する、即ち、乗数パラメータが２１＝２として設定されるように構成することができる。したがって、ＣＳＤを受信した後、ホストデバイス１０５のプロセッサ１０５３は、フラッシュメモリ１１０の最大容量が３ＴＢに等しいことを計算して取得することができる。
別の実施形態では、フラッシュメモリが最大容量２ＴＢを有することを示すために、メモリカード製造業者のカード初期化デバイスは、Ｃ＿ｓｉｚｅフィールドのビットによって表される値を２ＴＢに対応するように設定し、Ｎビットによって表される値をゼロに設定する、即ち、乗数パラメータが２０＝１として設定されるように構成することができる。したがって、ＣＳＤを受信した後、ホストデバイス１０５のプロセッサ１０５３は、フラッシュメモリ１１０の最大容量が２ＴＢに等しいことを計算して取得することができる。
更に、他の実施形態では、メモリカード製造業者のカード初期化デバイスは、Ｃ＿ｓｉｚｅフィールドのビットによって表される値を１ＴＢに対応するように設定し、Ｎビットによって表される値を１に設定する、即ち、乗数パラメータが２１＝２に設定されるように構成することができる。したがって、ＣＳＤを受信した後、プロセッサ１０５３は、フラッシュメモリ１１０の最大容量が２ＴＢに等しいことを計算することができる。すなわち、メモリカード製造業者のカード初期化デバイスは、様々な設定およびマークを使用して同じ容量サイズを示すように構成することができる。
一実施形態では、フラッシュメモリが最大容量４ＴＢを有することを示すために、メモリカード製造業者のカード初期化デバイスは、Ｃ＿ｓｉｚｅフィールドのビットによって表される値を２ＴＢに対応するように設定し、Ｎビットによって表される値を１として設定する、即ち、乗数パラメータが２１＝２として設定されるように構成することができる。したがって、ＣＳＤを受信した後、ホストデバイス１０５のプロセッサ１０５３は、フラッシュメモリ１１０の最大容量が４ＴＢに等しいことを計算して取得することができる。
一実施形態では、フラッシュメモリが最大容量１６ＥＢを有することを示すために、メモリカード製造業者のカード初期化デバイスは、Ｃ＿ｓｉｚｅフィールドのビットによって表される値を２ＴＢに対応するように設定し、Ｎビットによって表される値を２３として設定する、即ち、乗数パラメータが２の２３乗、２２３として設定されるように構成することができる。したがって、ＣＳＤを受信した後、ホストデバイス１０５のプロセッサ１０５３は、フラッシュメモリ１１０の最大容量が１６ＥＢに等しいことを計算して取得することができる。
更に、フラッシュメモリの最大容量が２．５ＴＢであることを示すために、メモリカードメーカーのカード初期化デバイスは、Ｃ＿ｓｉｚｅフィールドのビットによって表される値を１．２５ＴＢに対応するように設定し、Ｎビットによって表される値を１として設定する、即ち、乗数パラメータが２１＝２として構成することができる。したがって、ＣＳＤを受信した後、ホストデバイス１０５のプロセッサ１０５３は、フラッシュメモリ１１０の最大容量が２．５ＴＢに等しいことを計算して取得することができる。
他の例では、フラッシュメモリの最大容量が３ＴＢであることを示すために、メモリカード製造業者のカード初期化デバイスは、Ｃ＿ｓｉｚｅフィールドのビットによって表される値を１．５ＴＢに対応するように設定し、Ｎビットによって表される値を１として設定する、即ち、乗数パラメータが２１＝２として設定されるように構成することができる。したがって、ＣＳＤを受信した後、ホストデバイス１０５のプロセッサ１０５３は、フラッシュメモリ１１０の最大容量が３ＴＢに等しいことを計算して取得することができる。
更に、フラッシュメモリの最大容量が３０ＴＢであることを示すために、メモリカード製造業者のカード初期化デバイスは、Ｃ＿ｓｉｚｅフィールドのビットによって表される値を１．８７５ＴＢに対応するように設定し、Ｎビットによって表される値を４として設定する、即ち、乗数パラメータが２４＝１６として設定されるように構成することができる。したがって、ＣＳＤを受信した後、ホストデバイス１０５のプロセッサ１０５３は、フラッシュメモリ１１０の最大容量が３０ＴＢに等しいことを計算して取得することができる。
更に、フラッシュメモリの最大容量が３００ＴＢであることを示すために、メモリカード製造業者のカード初期化デバイスは、Ｃ＿ｓｉｚｅフィールドのビットで表される値を１．１７１８７５ＴＢに対応するように設定し、Ｎビットによって表される値を８として設定する、即ち、乗数パラメータが２８として設定されるように構成することができる。したがって、ＣＳＤを受信した後、ホストデバイス１０５のプロセッサ１０５３は、フラッシュメモリ１１０の最大容量が３００ＴＢに等しいことを計算して取得することができる。
更に、フラッシュメモリの最大容量が３０００ＴＢであることを示すために、メモリカード製造業者のカード初期化デバイスは、Ｃ＿ｓｉｚｅフィールドのビットで表される値を１．４６４８４３７５ＴＢに対応するように設定し、Ｎビットによって表される値を１１として設定する、即ち、乗数パラメータが２１１として設定されるように構成することができる。したがって、ＣＳＤを受信した後、ホストデバイス１０５のプロセッサ１０５３は、フラッシュメモリ１１０の最大容量が３０００ＴＢに等しいことを計算して取得することができる。
本発明の提供される方法は、ＣＳＤ内のＮ個の容量表示ビットのフィールドを使用して容量の乗数パラメータ（２Ｎ）の値を示し、フラッシュメモリの最大容量の上限の表示を大幅に拡張するように構成される。フラッシュメモリの最大容量が最大２ＴＢであることを示すためにＣ＿ｓｉｚｅフィールドのみを採用する従来の方法と比較して、提供される方法は、フラッシュメモリの最大容量の上限の表示を拡張することができるし、整数のＮ乗に等しい乗数パラメータを使用して、実装に多くのビットが使用されないようにすることもできる。例えば、容量表示の５ビットを使用して乗数パラメータを示し、２２ビットのＣ＿ｓｉｚｅフィールドを使用することで、フラッシュメモリの最大容量が１６ＥＢ、つまり最大容量の上限であることを示すことができる。
また、ホストデバイス１０５のプロセッサ１０５３は、ＣＳＤを受信すると、フラッシュメモリ１１０の最大容量を計算して取得し、計算結果を表示装置１０５２に表示して、フラッシュメモリ１１０の最大容量をユーザに知らせることができる。図３を参照してください。図３は、本発明の実施形態による、フラッシュメモリ１１０の最大容量の計算結果を表示装置１０５２に表示するホストデバイス１０５のプロセッサ１０５３の一例の図である。表示装置１０５２は、フラッシュメモリ１１０の最大容量が４６５ＴＢに等しい（すなわち、２ＴＢを超える）、使用済み容量領域が１０３ＴＢに等しい、および利用可能な容量領域が３６２ＴＢに等しいことを表示することができる。上記の値および表示内容は、単に例示の目的で使用されており、本発明の限定を意味するものではないことに注意すべきである。
更に、他の実施形態では、ホストデバイス１０５がフラッシュメモリ１１０の最大容量を取得するために計算する場合、プロセッサ１０５３はＳＤメモリカード駆動回路１０５１を制御して、最大容量に応じて少なくとも１つの第２の外部信号ポートと少なくとも１つの第１の外部信号ポートとを介して、異なるビット長論理アドレスをＳＤメモリカード１００のコントローラ１２０へ順次送信し、ＳＤメモリカード１００のコントローラ１２０に論理アドレスを物理アドレスに変換させ、次いで該物理アドレスに応じて内部バスを介してフラッシュメモリ１１０上で対応する処理動作を実行するように構成される。例えば、この実施形態では、最大容量が２ＴＢより大きくない場合、ホストデバイス１０５は、ＳＤメモリカード駆動回路１０５１を制御して、少なくとも１つの第２の外部信号ポートと少なくとも１つの第１の外部信号ポートとを介して、３２ビット長論理アドレスをＳＤメモリカード１００のコントローラ１２０へ順次送信するように構成されるが、３２ビット長論理アドレスが２ＴＢの論理容量空間サイズのアドレス指定をサポートする。代わりに、最大容量が２ＴＢより大きい場合、ホストデバイス１０５は、ＳＤメモリカード駆動回路１０５１を制御して、少なくとも１つの第２の外部信号ポートと少なくとも１つの第１の外部信号ポートとを介して、より長いビット長の論理アドレスをＳＤメモリカード１００のコントローラ１２０へ順次送信するように構成されるが、より長いビット長の論理アドレスは３２ビット長より長いビット長を有し、２ＴＢを超える論理容量スペースサイズのアドレス指定をサポートできる。例えば、より長いビット長とは、３８ビット長または６４ビット長であり、フラッシュメモリ１１０の最大容量に依存する。
３２ビット長論理アドレス空間と、３８ビット長または６４ビット長の論理アドレス空間などより長いビット長の論理アドレス空間とのアドレス指定互換性により、提供される本発明の方法では、他のピンまたは接続ポートを更に実装することは必要ではないし要求されもしない。提供される方法は、３２ビット長論理アドレス空間に適用される同じピンまたは接続ポートを使用して、より長いビット長論理アドレス空間のアドレス指定を実行するように構成される。ホストデバイス１０５は、３２ビット長論理アドレス空間に適用されるものと同じピンまたは接続ポートを介して、即ち、少なくとも１つの第２の外部信号ポートと少なくとも１つの第１の外部信号ポートとを介して、より長いビット長の論理アドレスの情報を含む様々な異なるコマンドをＳＤメモリカード１００へ送信するように構成することができる。
以下の実施形態では、ホストデバイス１０５の駆動回路１０５１は、第１のコマンドを送信し、最大３２ビット長アドレスパラメータを含むことができる第１の部分アドレスパラメータを伝送し、次いで、第２のコマンドを送信し、最大で別の３２ビット長アドレスパラメータを含むことのできる第２の部分アドレスパラメータを伝送するように構成され、ＳＤメモリカード１００のコントローラ１２０が、第１の部分アドレスパラメータおよび第２の部分アドレスパラメータを受信した後、組み合わせてより長いビット長アドレスパラメータ（３２ビット長アドレスよりも長いアドレス）を取得できるようにする。例えば、コントローラ１２０は、２つの３２ビット長アドレスを組み合わせて完全な６４ビット長アドレスパラメータを取得し、次いで、第２のコマンドのコマンドタイプに応じてコマンドキュータスク割当て、データユニットの読取り／書込み、またはデータユニットの消去などの動作を実行できる。なお、第１のコマンドは、ＳＤメモリカードの仕様で規定されている予約コマンド、例えば、コマンドＣＭＤ２２、ＣＭＤ３１、ＣＭＤ３９、ＣＭＤ４１、ＣＭＤ５１などのいずれかのコマンドを用いて実行できることに注意すべきである。更に、第１の部分アドレスパラメータおよび第２の部分アドレスパラメータは、３２ビット長アドレスに限定されない。ホストデバイス１０５のプロセッサ１０５３は、フラッシュメモリ１１０の実際の最大容量に応じて、第１の部分アドレスパラメータと第２の部分アドレスパラメータとによって構成される合計ビット長を決定することができる。例えば、最大容量が１２８ＴＢの場合、合計ビット長は３８ビット長として決定でき、例えば、第１の部分アドレスパラメータは６ビット長を示し、第２の部分アドレスパラメータは３２ビット長を示す。しかしながら、これは制限を意図したものではない。第１の部分アドレスパラメータおよび第２の部分アドレスパラメータは、可変であり得る。また、上記のデータユニットとは、ストレージページのデータ量やストレージブロックのデータ量を意味し、これは限界を意味するものではない。
ホストデバイス１０５が異なるコマンドをＳＤメモリカード１００へ送信して、異なるビット長論理アドレスでデータユニットを書き込む図である図４を参照する。図４に示すように、３２ビット長論理アドレスを含む書込みコマンドをＳＤメモリカード１００へ送信する場合、例えば、ホストデバイス１０５は、ＳＤメモリカード駆動回路１０５１を制御して、少なくとも１つの第２の外部信号ポートと少なくとも１つの第１の外部信号ポートとを介して、コマンドＣＭＤ２４を送信し、データユニットの論理アドレスなど３２ビット長アドレスパラメータをＳＤメモリカード１００のコントローラ１２０へ順次伝送し、次いで、上記と同じ経路を介して、データユニットをＳＤメモリカード１００のコントローラ１２０へ送信するので、コントローラ１２０は、書込みコマンドおよびデータユニットを受信した後、内部バスを介して３２ビット長論理アドレスに対応するデータユニットをフラッシュメモリ１１０に書き込む。
書込みコマンドおよび６４ビット長論理アドレスなどより長いビット長のアドレスをＳＤメモリカード１００へ送信する場合、例えば、ホストデバイス１０５は、ＳＤメモリカード駆動回路１０５１を制御して、少なくとも１つの第２の外部信号ポートと少なくとも１つの第１の外部信号ポートとを介して、例えば、第１のコマンドＣＭＤ２２（ただし、これに限定されない）など特定のコマンドを送信し、６４ビット長論理アドレスの３２の最上位ビット（第１の３２ビット長論理アドレスと見なすことができる）など第１の部分アドレスパラメータをＳＤメモリカード１００のコントローラ１２０へ順次伝送する。次いで、ＳＤメモリカード駆動回路１０５１は、少なくとも１つの第２の外部信号ポートと少なくとも１つの第１の外部信号ポートとを介して、コマンドＣＭＤ２４をＳＤメモリカード１００のコントローラ１２０へ送信し、６４ビット長論理アドレス（第２の３２ビット長論理アドレスと見なすことができる）の３２の最下位ビットなどの第２の部分アドレスパラメータをＳＤメモリカード１００のコントローラ１２０へ順次伝送する。次いで、駆動回路１０５１は、上記と同一の経路を介して、データユニットをコントローラ１２０へ送信するので、コントローラ１２０は、上記の２つのコマンドおよびそのようなデータユニットを受信した後、内部バスを介して、６４ビット長論理アドレスに対応するデータユニットをフラッシュメモリ１１０に書き込むことができる。
更に、別の実施形態では、ホストデバイス１０５は、コマンドＣＭＤ２２を送信する前に同じ信号経路を介してコマンドＣＭＤ２０をＳＤメモリカード１００へ送信し、ビデオスピードクラスデータ書込みを示すように構成することができる。
以下の実施形態では、ホストデバイス１０５からＳＤメモリカード１００のコントローラ１２０へコマンドを送信する動作は、上記の信号経路と同一の信号経路を使用することに注意すべきである。代わりに、コントローラ１２０からホストデバイス１０５へデータを送信する動作の場合、データは、少なくとも１つの第１の外部信号ポートと少なくとも１つの第２の外部信号ポートとを介して順次伝送される。説明は簡潔にするために詳述されていない。
複数データユニットを書き込む場合、例えば、３２ビット長論理アドレスを含む複数データユニット書込みコマンドをＳＤメモリカード１００へ送信するとき、例えば、ホストデバイス１０５は、ＳＤメモリカード駆動回路１０５１を制御してコマンドＣＭＤ２５をＳＤメモリカード１００へ送信し、論理アドレスなどの３２ビット長アドレスパラメータをＳＤメモリカード１００へ伝送し、次いで、複数データユニットをＳＤメモリカード１００へ送信して、３２ビット長論理アドレスに関連付けられた複数データユニットを書き込むが、ここで３２ビット長論理アドレスは複数データユニット用の書込み開始論理アドレスであってもよい。
更に、６４ビット長論理アドレスおよび複数データユニットの書込みコマンドをＳＤメモリカード１００へ送信する場合、例えば、ホストデバイス１０５は、ＳＤメモリカード駆動回路１０５１を制御して６４ビット長論理アドレスの３２の最上位ビットなど第１の部分アドレスパラメータを含む第１のコマンドＣＭＤ２２等の特定のコマンドをＳＤメモリカード１００へ送信し、次いで、６４ビット長論理アドレスの３２の最下位ビットなど第２の部分アドレスパラメータを含むコマンドＣＭＤ２５をＳＤメモリカード１００へ送信し、次いで、複数データユニットをＳＤメモリカード１００へ送信し、第１の部分アドレスパラメータと第２の部分アドレスパラメータとを組み合わせて形成できる６４ビット長アドレスパラメータであって、また上記の複数データユニット用の書込み開始論理アドレスであってもよい、６４ビット長論理アドレスに関連付けられた複数データユニットを書き込む。
したがって、処理回路１２０１は、コマンドＣＭＤ２２などの特定のコマンドを受信したときに第１の部分アドレスパラメータを取得し、次にコマンドＣＭＤ２４またはＣＭＤ２５を受信したときに第２の部分アドレスパラメータを取得し、次いで、第１の部分アドレスパラメータと第２の部分アドレスパラメータとを組み合わせて６４ビット長アドレスパラメータを取得し、そして、コマンドＣＭＤ２４またはＣＭＤ２５のコマンドタイプに応じて、後続の動作が単一データユニットの書込み動作か複数データユニットの書込み動作であるかを判断でき、したがって、６４ビット長論理アドレスに基づく単一データユニット書込み動作または複数データユニット書込み動作を実行することができる。代わりに、コントローラ１２０の処理回路１２０１がコマンドＣＭＤ２４またはＣＭＤ２５から伝送された第２の部分アドレスパラメータだけ受信する一方、特定のコマンドＣＭＤ２２および対応する第１の部分アドレスパラメータが受信されない場合、コントローラ１２０の処理回路１２０１は、第１の部分アドレスパラメータがゼロに等しいことを判断するように構成され、ホストデバイス１０５は、３２ビット長論理アドレスを有する１つまたは複数データユニットを書き込むように構成される。
本発明の一実施形態による、ホストデバイス１０５が異なるコマンドをＳＤメモリカード１００へ送信して、異なるビット長を有する論理アドレスに基づいてデータユニット読取り動作を実行することを示す図である図５を参照する。図５に示すように、読取りコマンドに関連付けられた３２ビット長論理アドレスをＳＤメモリカード１００へ送信する場合、例えば、ホストデバイス１０５は、ＳＤメモリカード駆動回路１０５１を用いて、コマンドＣＭＤ１７と単一データユニットの論理アドレスなど３２ビット長アドレスパラメータとをＳＤメモリカード１００へ送信し、次いで、ＳＤメモリカード１００から単一データユニットを読み取る。読取りコマンドに関連付けられた６４ビット長論理アドレスをＳＤメモリカード１００へ送信する場合、例えば、ホストデバイス１０５は、ＳＤメモリカード駆動回路１０５１を用いて、第１のコマンドＣＭＤ２２などの特定のコマンドと６４ビット長論理アドレスの３２の最上位ビットなど第１の部分アドレスパラメータとをＳＤメモリカード１００へ送信し、次いで、コマンドＣＭＤ１７と６４ビット長論理アドレスの３２の最下位ビットなどの第２の部分アドレスパラメータとをＳＤメモリカード１００へ送信し、そして、６４ビット長論理アドレスに対応する単一データユニットをＳＤメモリカード１００から読み取る。
複数データユニットの読取り動作の場合、（複数データユニットを読取るために）読取りコマンドに関連付けられた３２ビット長論理アドレスをＳＤメモリカード１００へ送信するとき、例えば、ホストデバイス１０５は、ＳＤメモリカード駆動回路１０５１を用いて、コマンドＣＭＤ１８と単一データユニットの論理アドレスなど３２ビット長アドレスパラメータとをＳＤメモリカード１００へ送信し、次いで、ＳＤメモリカード１００から複数データユニットを読み取るが、ここで３２ビット長アドレスパラメータは複数データユニットの読取り開始論理アドレスであってもよい。
更に、（複数データユニットを読み取るために）読取りコマンドに関連付けられた６４ビット長論理アドレスをＳＤメモリカード１００へ送信する場合、例えば、ホストデバイス１０５は、ＳＤメモリカード駆動回路１０５１を用いて、第１のコマンドＣＭＤ２２などの特定のコマンドと６４ビット長論理アドレスの３２の最上位ビットなどの第１の部分アドレスパラメータとをＳＤメモリカード１００へ送信し、次いで、コマンドＣＭＤ１８と６４ビット長論理アドレスの最下位３２ビットなどの第２の部分アドレスパラメータとをＳＤメモリカード１００へ送信し、そして、複数データユニットをＳＤメモリカード１００から読み取るが、ここで第１の部分アドレスパラメータおよび第２の部分アドレスパラメータによって構成される６４ビット長アドレスパラメータは、複数データユニットの読取り開始論理アドレスであってもよい。
したがって、コントローラ１２０の処理回路１２０１は、ＣＭＤ２２などの特定のコマンドを受信したときに第１の部分アドレスパラメータを取得でき、次いで、コマンドＣＭＤ１７またはＣＭＤ１８を受信したときに第２の部分アドレスパラメータを取得できる。処理回路１２０１は、第１の部分アドレスパラメータと第２の部分アドレスパラメータとを組み合わせて６４ビット長アドレスパラメータを取得でき、次いで、コマンドＣＭＤ１７またはＣＭＤ１８のコマンドタイプに応じて、読取りコマンドが単一データユニットまたは複数データユニットに関連付けられていることを認識できる。したがって、処理回路１２０１は、６４ビット長論理アドレスに基づいて、１つまたは複数のデータユニットに関連する読取り動作を正しく実行することができる。
代わりに、コントローラ１２０の処理回路１２０１がコマンドＣＭＤ１７またはＣＭＤ１８および対応する第２の部分アドレスパラメータを受信する一方で、特定のコマンドＣＭＤ２２および対応する第１の部分アドレスパラメータが受信されない場合、コントローラ１２０の処理回路１２０１が第１の部分アドレスパラメータがゼロに等しいことを判断するように構成され、３２ビット長論理アドレスに基づいてホストデバイス１０５が１つ以上のデータユニットを読み取るように構成されていることを決定する。
更に、ホストデバイス１０５は、第１のコマンドＣＭＤ２２を送信する前に、データの書込み／読取りの長さを示すコマンドＣＭＤ２３を送信するように構成されてもよい。本発明の実施形態による指定データの読取り長さおよび書込み長さに基づいて、ホストデバイス１０５が異なるコマンドをＳＤメモリカード１００へ送信して読取りおよび書込み動作を実行することを示す図である図６を参照する。図６に示すように、例えば、ホストデバイス１０５は、コマンドＣＭＤ２３を送信し、ＳＤメモリカード駆動回路１０５１を用いて指定データ長パラメータをＳＤメモリカード１００へ送信し、次いで、コマンドＣＭＤ２５と単一データユニットの論理アドレスなど３２ビット長アドレスパラメータをＳＤメモリカード１００へ送信し、次いで、指定データ長パラメータに対応する複数データユニットをＳＤメモリカード１００へ送信して、３２ビット長論理アドレスに対応する指定データ長パラメータの複数データユニットを書き込む。３２ビット長論理アドレスは、指定データ長パラメータの複数データユニットの開始アドレスである。
更に、例えば、ホストデバイス１００は、ＳＤメモリカード駆動回路１０５１を用いてコマンドＣＭＤ２３と指定データ長パラメータをＳＤメモリカード１００へ送信し、次いで、第１のコマンドＣＭＤ２２（これに限定されない）などの特定のコマンドと、６４ビット長論理アドレスの３２の最上位ビットなどの第１の部分アドレスパラメータを送信し、次いで、コマンドＣＭＤ２５および６４ビット長論理アドレスの３２の最下位ビットなど第２の部分アドレスパラメータをＳＤメモリカード１００へ送信し、そして、指定データ長パラメータに対応する複数データユニットをＳＤメモリカード１００へ送信し、６４ビット長論理アドレスに対応する指定データ長パラメータに対応する複数データユニットを書き込む。６４ビット長論理アドレスは、指定データ長パラメータの複数データユニットの開始アドレスであり、第１の部分アドレスパラメータと第２の部分アドレスパラメータとを組み合わせることによって得ることができる。
更に、データを読み取る場合、例えば、ホストデバイス１０５は、ＳＤメモリカード駆動回路１０５１を用いて、表示コマンドＣＭＤ２３と指定読取りデータ長パラメータをＳＤメモリカード１００へ送信し、次いで、コマンドＣＭＤ１８と単一データユニットの論理アドレスなど３２ビット長アドレスパラメータをＳＤメモリカード１００へ送信し、次いで、指定読取データ長パラメータに対応する複数データユニットをＳＤメモリカード１００から読み取る。３２ビット長アドレスパラメータは、指定読取りデータ長パラメータに対応する複数データユニットの開始アドレスである。
更に、例えば、ホストデバイス１０５は、コマンドＣＭＤ２３を送信し、ＳＤメモリカード駆動回路１０５１を用いて指定読取りデータ長パラメータをＳＤメモリカード１００へ伝送し、次いで、第１のコマンドＣＭＤ２２（ただし、これに限定されない）などの特定のコマンドを送信し、６４ビット長論理アドレスの３２の最上位ビットなどの第１の部分アドレスパラメータを伝送し、次いで、コマンドＣＭＤ２５と６４ビット長論理アドレスの３２の最下位ビットなどの第２の部分アドレスパラメータをＳＤメモリカード１００へ送信し、そしてＳＤメモリカード１００から、指定読取りデータ長パラメータに対応する複数データユニットを読み取る。６４ビット長アドレスパラメータは、指定読取データ長パラメータに対応する複数データユニットの開始アドレスであり、第１の部分アドレスパラメータと第２の部分アドレスパラメータとを組み合わせることによって得ることができる。
更に、上記の動作は、コマンドキュータスク割当てのブロック消去とブロック転送の実施形態に適用することができる。本発明の実施形態による、ホストデバイス１０５が異なるコマンドをＳＤメモリカード１００へ送信して、コマンドキュータスク割当てのブロック消去動作およびブロック転送動作を実行することを示す図である図７を参照する。図７に示すように、例えば、ホストデバイス１０５は、コマンドＣＭＤ３２を送信し、ＳＤメモリカード駆動回路１０５１を用いて３２ビット長指定消去開始アドレスパラメータをＳＤメモリカード１００へ伝送し、その後、コマンドＣＭＤ３３を送信し、３２ビット長指定消去終了アドレスパラメータをＳＤメモリカード１００へ伝送し、そしてコマンドＣＭＤ３８をＳＤメモリカード１００へ送信して、ブロック消去動作を実行する。したがって、コントローラ１２０の処理回路１２０１がコマンドＣＭＤ３２、３２ビット長指定消去開始アドレスパラメータ、コマンドＣＭＤ３３、３２ビット長指定消去終了アドレスパラメータ、およびコマンドＣＭＤ３８を順次受信すると、コントローラ１２０の処理回路１２０１は、消去されるべき指定アドレスセグメントのブロックコンテンツ上でブロック消去動作を相応に実行することができる。
更に、例えば、ホストデバイス１０５は、ＳＤメモリカード駆動回路１０５１を使用して、第１のコマンドＣＭＤ２２（ただし、これに限定されない）などの特定のコマンドを送信し、６４ビット長論理アドレスの３２の最上位ビットなど第１の部分アドレスパラメータをＳＤメモリカード１００へ伝送し、次いで、コマンドＣＭＤ３２を送信し、６４ビット長論理アドレスの３２の最下位ビットなど第２の部分アドレスパラメータをＳＤメモリカード１００へ伝送する。上記の第１の部分アドレスパラメータと第２の部分アドレスパラメータとを組み合わせて、６４ビット長指定消去開始アドレスパラメータを得ることができる。次に、ホストデバイス１０５は、ＳＤメモリカード駆動回路１０５１を使用して、特定のコマンドＣＭＤ２２を送信し、６４ビット長論理アドレスの３２の最上位ビットなど別の第１の部分アドレスパラメータを伝送し、次いで、コマンドＣＭＤ３３を送信し、６４ビット長論理アドレスの３２の最下位ビットなど別の第２の部分アドレスパラメータをＳＤメモリカード１００へ伝送する。上記の別の第１の部分アドレスパラメータと別の第２の部分アドレスパラメータとを組み合わせて、６４ビット長指定消去終了アドレスパラメータを得ることができる。ホストデバイス１０５は、最後に、コマンドＣＭＤ３８をＳＤメモリカード１００へ送信して、ブロック消去動作を実行する。したがって、上記のコマンドおよび対応するパラメータを順次受信する場合、コントローラ１２０の処理回路２１０１は、部分アドレスパラメータを組み合わせて、６４ビット長指定消去開始アドレスパラメータおよび６４ビット長指定消去終了パラメータを取得することができ、したがって、指定消去パラメータで示される６４ビット長アドレスセグメントのデータコンテンツ上でブロック消去動作を実行する。
更に、ホストデバイス１０５は、コマンドキュータスク割当てのデータユニットの転送では、ホストデバイス１０５は、例えば、ＳＤメモリカード駆動回路１０５１を用いて、第１の転送コマンドＣＭＤ４４を送信し、データの読取り／書込み、優先度、タスクＩＤ、データユニット総数に関する転送パラメータ情報をＳＤメモリカード１００へ伝送し、そして、第２の転送コマンドＣＭＤ４５を送信し、タスクＩＤに対応する３２ビット長指定データユニット開始アドレスパラメータをＳＤメモリカード１００へ伝送する。したがって、上記のコマンドおよび対応するパラメータを順次受信すると、コントローラ１２０の処理回路１２０１は、３２ビット長開始アドレスに基づいてデータユニット転送動作を実行することができる。
更に、６４ビット長アドレスのデータユニット転送では、例えば、ホストデバイス１０５は、ＳＤメモリカード駆動回路１０５１を用いて、コマンドＣＭＤ４４を送信し、データの読取り／書込み、優先度、タスクＩＤ、およびデータユニット総数に関するパラメータをＳＤメモリカード１００へ伝送し、次に、第１のコマンドＣＭＤ２２（限定されない）などの特定のコマンドを送信し、タスクＩＤに対応する第１の部分アドレスパラメータ、例えば、６４ビット長論理アドレスの３２の最上位ビットをＳＤメモリカード１００へ、次に第２の転送コマンドＣＭＤ４５へ伝送し、タスクＩＤに対応する第２の部分アドレスパラメータ、例えば、６４ビット長論理アドレスの３２の最下位ビットをＳＤメモリカード１００へ伝送する。したがって、上記のコマンドおよび対応するパラメータを順次受信する場合、コントローラ１２０の処理回路１２０１は、組み合わせて６４ビット長開始アドレスを取得し、その後、６４ビット長開始アドレスに基づいてデータユニット転送動作を実行することができる。
本発明の実施形態によれば、コントローラ１２０の処理回路１２０１は、第１の部分アドレスパラメータおよび第２の部分アドレスパラメータを受信した後、組み合わせてより長いビット長アドレスパラメータを取得するように構成される。例えば、処理回路１２０１は、２つの３２ビット長部分アドレスパラメータを組み合わせて完全な６４ビット長アドレスパラメータを取得し、次いで、対応するコマンドタイプに応じて、コマンドキュータスク割当て、データユニットの読取り／書込み、および消去などの対応する動作を実行することができる。言い換えると、本発明の提供される方法は、第１のコマンドを送信して、第１の部分アドレスパラメータをＳＤメモリカードへ伝送し、次いで、第２のコマンドを送信し、第２の部分アドレスパラメータをＳＤメモリカードへ伝送し、ＳＤメモリカードのコントローラ１２０の処理回路１２０１が、第１および第２の部分アドレスパラメータを参照して、６４ビット長アドレスパラメータなどのより長いビット長アドレスパラメータを取得し、コマンドキュータスク割当て、データユニットの読取り／書込み、または消去の動作を実行できるようにする。更に、第１の部分アドレスパラメータは上位ビットアドレスパラメータであり得て、第２の部分アドレスパラメータは下位ビットアドレスパラメータであり得る。また、第１の部分アドレスパラメータは下位ビットアドレスパラメータであり得て、第２の部分アドレスパラメータは上位ビットアドレスパラメータであり得る。これらの変更は全て、本発明の範囲に含まれる。更に、上記の特定のコマンドは、ＳＤメモリカード仕様で規定されている予約コマンドなどの第１のコマンドであり得て、コマンドＣＭＤ２２に限定されないが、第１のコマンドは、他のコマンドＣＭＤ３１、ＣＭＤ３９、ＣＭＤ４１、およびＣＭＤ５１のいずれかであり得る。
また、本発明の提供される方法では、追加のピンまたはポートを更に実装する必要がない。より長いビット長のアドレス空間のアドレス指定を実施するためには、３２ビット長アドレス空間のアドレス指定と互換性のある元のピンまたはポートのみが必要である。次の表は、本発明の実施形態における、特定のＳＤメモリカードのＳＤモードのピン番号、名前、タイプ、および対応する説明の一例を示す。
「Ｓ」は電源、「Ｉ」は入力、「Ｏ」はプッシュプル駆動出力、「ＰＰ」はプッシュプル駆動入出力を意味する。上記のコマンドはＣＭＤピンを介して伝送され、データはＤＡＴ０、ＤＡＴ１、ＤＡＴ２、およびＣＤ／ＤＡＴ３のピンを介して伝送される。
図８を参照してください。図８は、本発明の実施形態によるＳＤメモリカードのコマンド伝送フォーマットの一例を示す図である。図８に示すように、上記の各コマンドは、例えば、このようなコマンド伝送フォーマットに基づいて、ＣＭＤピンを介して伝送される。例えば、第２の信号ポートと第１の信号ポートとを介してホストデバイス１０５の駆動回路１０５１からＳＤメモリカード１００へ伝送されるときの第１のコマンド、読取りコマンド、および書込みコマンドの各コマンドには、順次送信される開始ビット「０」、伝送ビット「１」、コマンドコンテンツ、ＣＲＣパリティチェックコード、および終了ビット「１」が含まれ、ここで、コマンドコンテンツは、複数のビットによって構成されるコマンドタイプ（例えば、第１の、読取り、または書込み）と、順次伝送される上記の３２ビット長部分アドレスパラメータなどのアドレス情報またはパラメータで構成される。例えば、ＣＲＣパリティチェックコードは、７ビットで構成されるチェックサムである。例えば、コマンド伝送フォーマットのビット長は合計４８ビットである。したがって、内部バスを介して第１の信号ポートのＣＭＤピンで開始ビット「０」および伝送ビット「１」を順次受信すると、コントローラ１２０は、ホストデバイス１０５がコマンドをＳＤメモリカード１００に伝送していることを検出できる。コントローラ１２０は、コマンドの伝送フォーマットに応じて、コマンドタイプの情報およびアドレスパラメータの情報を順次受信して取得し、ＣＲＣパリティチェックコードを用いて、伝送されたコマンドのビット情報にエラーが発生していないかを確認できる。最後に、終了ビット「１」を検出すると、コントローラ１２０は、伝送されたコマンドの終了位置を知ることができる。
図９を参照してください。図９は、本発明の実施形態によるＳＤメモリカード１００にデータを書き込むためのコマンドＣＭＤ２２および書込みコマンドＣＭＤ２４を送信するホストデバイス１０５のコマンド送信フォーマットの一例を示す図である。例えば、図９に示されるように、ホストデバイス１０５は、例えば、０ｘ０５０５＿０５０５＿０Ａ０Ａ＿０Ａ０Ａ（ただし、これに限定されない）などの６４ビット長アドレスでデータを書き込むように構成される。ホストデバイス１０５は、コマンドＣＭＤ２２を送信する場合、開始ビット「０」、送信ビット「１」、コマンドＣＭＤ２２のコマンドコンテンツ、コマンドＣＭＤ２２のＣＲＣパリティチェックコード、対応する終了ビット「１」を順次送信する。次に、ホストデバイス１０５は、別の開始ビット「０」、別の送信ビット「１」、コマンドＣＭＤ２４のコマンドコンテンツ、コマンドＣＭＤ２４のＣＲＣパリティチェックコード、および対応する終了ビット「１」を送信し、次に、書き込まれるべきデータを送信する。コマンドＣＭＤ２２のコマンドコンテンツには、ＣＭＤ２２のコマンドタイプ、例えば、０ｘ１６の情報と、６４ビット長アドレスの３２の最上位ビット、例えば、０ｘ０５０５＿０５０５が含まれる。コマンドＣＭＤ２４のコマンドコンテンツは、ＣＭＤ２４のコマンドタイプ、例えば、０ｘ１８の情報と、６４ビット長アドレスの３２の最下位ビット、例えば、０ｘ０Ａ０Ａ＿０Ａ０Ａが含まれる。２つのコマンドのコマンドタイプの情報および対応するアドレス情報／パラメータを受信した後、コントローラ１２０の処理回路１２０１は、組み合わせて６４ビット長アドレスを取得し、ホストデバイス１０５が要求した実行すべき動作は書込みコマンド動作であると決定できる。コマンドＣＭＤ２２およびＣＭＤ２４は、コマンドタイプの情報および対応するアドレス情報を説明するための単なる例として使用されていることに注意すべきである。これらの例は、本発明を限定することを意味するものではない。
更に、本発明の教示に基づいて、当業者は、別の実施形態では、コマンドＣＭＤ２２のコマンドコンテンツには、０ｘ０Ａ０Ａ＿０Ａ０Ａ ０５０５＿０５０５（ただし、これに限定されない）など、６４ビット長アドレスの３２の最下位ビットを表すアドレス情報（例えば、０ｘ０５０５＿０５０５）が含まれ、また、ホストデバイス１０５がこのような６４ビット長アドレスに基づいてデータ書込みを実行する場合、書き込みコマンドＣＭＤ２４のコマンドコンテンツには、０ｘ０Ａ０Ａ＿０Ａ０Ａ ０５０５＿０５０５（ただし、これに限定されない）などの６４ビット長アドレスの３２の最上位ビットを表すアドレス情報（例えば、０ｘ０Ａ０Ａ＿０Ａ０Ａ）が含まれるということを理解することができるであろう。即ち、ホストデバイス１０５がコマンドＣＭＤ２２、ＣＭＤ２４を順次送信するという条件下では、コマンドＣＭＤ２２、ＣＭＤ２４をそれぞれ用いて、６４ビット長アドレスの一部と他の部分を送信することができる。また、フラッシュメモリコントローラ１２０が６４ビット長アドレスの一部および別の部分を受信する場合、コントローラ１２０は、ホストデバイス１０５とコントローラ１２０との間のコマンド通信プロトコルに応じて、正しく組み合わせて完全な６４ビット長アドレスを取得することもできる。これらの変更は全て、本発明の範囲に含まれる。
図１０は、本発明の実施形態によるＳＤメモリカード１００の動作の状態図である。図１０に示すように、状態図は状態１２００から始まると仮定する。状態１２００はデータ転送状態である。この状態では、ＳＤメモリカード１００はまだ１つのアクセスコマンドも受信していない。すなわち、ＳＤメモリカード１００は、６４ビット長論理アドレスのうち、最上位３２ビットと最下位３２ビットをまだ受信していない。状態１２００で、ＳＤメモリカード１００がコマンドＣＭＤ１７、ＣＭＤ１８、ＣＭＤ２４、またはＣＭＤ２５を受信する場合、これは、ＳＤメモリカード１００が単に３２ビット長アドレスパラメータを受信することを示す。ＳＤメモリカード１００がコマンドＣＭＤ１７、ＣＭＤ１８、ＣＭＤ２４、またはＣＭＤ２５によって搬送される６４ビット長論理アドレスの最下位３２ビットを受信する。次に、ＳＤメモリカード１００が状態１２０４に移行する。状態１２０４は、下位ビットアドレスパラメータを取得する状態である。その後、ＳＤメモリカード１００が状態１２０４から状態１２５０に移行する。状態１２５０は、実行または拒否の状態である。例えば、状態１２５０で、ＳＤメモリカード１００が、コマンドＣＭＤ１７、ＣＭＤ１８、ＣＭＤ２４、またはＣＭＤ２５によって搬送される６４ビット長論理アドレスの最下位３２ビットを単に受信する場合、最下位３２ビットは、対応する実行動作用の３２ビット長アドレスと見なされる。この状況では、ＳＤメモリカード１００のコントローラ１２０が、３２ビット長アドレスに基づいて、フラッシュメモリ１１０上で読取り／書込み動作を実行するように構成される。コマンドを実行できない場合（例えば、コマンドのアドレスが範囲外である、またはコマンドが書込みコマンドであるが、決定されたアドレスが読取り専用領域に関連付けられているために書き込みできないなど）、ＳＤメモリカード１００が実行動作を拒否する。そして、ＳＤメモリカード１００が状態１２５０から状態１２００に切り替わる。
状態１２００でコマンドＣＭＤ２２を受信する場合、これは、ＳＤメモリカード１００がコマンドＣＭＤ２２によって搬送される６４ビット長論理アドレスの最上位３２ビットを受信することを示す。そして、ＳＤメモリカード１００が上位ビットアドレスパラメータを取得する状態１２０２に移行する。状態１２０２でコマンドＣＭＤ２２を再び受信する場合、ＳＤメモリカード１００が、最後に受信したコマンドＣＭＤ２２に従って、６４ビット長論理アドレスの最上位３２ビットを更新するように構成される。状態１２０２でＳＤメモリカード１００がコマンドＣＭＤ１７、ＣＭＤ１８、ＣＭＤ２４、またはＣＭＤ２５を受信すると、ＳＤメモリカード１００が状態１２０４に移行する。これは、ＳＤメモリカード１００が、コマンドＣＭＤ１７、ＣＭＤ１８、ＣＭＤ２４、またはＣＭＤ２５によって搬送される６４ビット長論理アドレスの最下位３２ビットを受信することを示す。この状況では、状態１２５０に移行すると、ＳＤメモリカード１００のコントローラ１２０が、６４ビット長論理アドレスに基づいて、フラッシュメモリ１１０上でデータ読取り／書込み動作を実行するように構成される。状態１２０２でコマンドＣＭＤ３２を受信すると、ＳＤメモリカード１００が状態１２１２に移行する。
状態１２０２で、コマンドＣＭＤ２２、ＣＭＤ１７、ＣＭＤ１８、ＣＭＤ２４、ＣＭＤ２５、およびＣＭＤ３２とは異なる他のコマンドを受信すると、ＳＤメモリカード１００が状態１２６０に移行する。状態１２６０に移行すると、ＳＤメモリカード１００がデータ転送状態１２００に戻るように構成される。
状態１２００でコマンドＣＭＤ２３を受信する場合、ＳＤメモリカード１００が指定読取り書込みデータ長のコマンドを受信することを示す。ＳＤメモリカード１００が、上位ビットアドレスパラメータがゼロの状態である状態１２２２に移行する。即ち、６４ビット長論理アドレスの上位３２ビットは受信されない。状態１２２２でコマンドＣＭＤ２３を繰り返し受信する場合、ＳＤメモリカード１００が状態１２２２を維持する。状態１２２２でコマンドＣＭＤ２２を受信する場合、これは、ＳＤメモリカード１００が、コマンドＣＭＤ２２によって搬送される６４ビット長論理アドレスの最上位３２ビットを現在受信していることを示す。次いで、ＳＤメモリカード１００が状態１２２３に移行する。
状態１２２３は、上位ビットアドレスパラメータを取得する状態である。状態１２２３でコマンドＣＭＤ２３を再度受信する場合、これは以前に受信したコマンドＣＭＤ２２が失敗したことを示す。ＳＤメモリカード１００が状態１２２３から状態１２２２に切り替わる。状態１２２３で他のコマンドを受信する場合、ＳＤメモリカード１００が状態１２６０に移行する。状態１２６０に移行すると、ＳＤメモリカード１００がデータ転送状態１２００に戻るように構成される。状態１２２３でコマンドＣＭＤ１８／２５を受信する場合、これは、ＳＤメモリカード１００が、コマンドＣＭＤ１８／２５によって搬送される６４ビット長論理アドレスの最下位３２ビットを現在受信していることを示す。この状況では、ＳＤメモリカード１００が下位ビットアドレスパラメータを取得する状態１２２４に切り替わる。次いで、ＳＤメモリカード１００が状態１２２４から状態１２５０に移行する。ＳＤメモリカード１００が６４ビット長論理アドレスの最上位３２ビットおよび最下位３２ビットを受信する場合、状態１２５０にあるコントローラ１２０が、６４ビット長論理アドレスに基づいて、フラッシュメモリ１１０上で指定データ長の読取り／書込み動作を実行するように構成される。
状態１２２２でＳＤメモリカード１００がコマンドＣＭＤ１８／２５を受信する場合、これは、ＳＤメモリカード１００が単に３２ビット長アドレスを受信し、その後、状態１２２４に移行することを示す。そして、ＳＤメモリカード１００が状態１２２４から状態１２５０に切り替わる。状態１２５０で、コントローラ１２０が、３２ビット長論理アドレスに基づいて、フラッシュメモリ１１０上で指定データ長の読取り／書込み動作を実行するように構成される。
状態１２００でコマンドＣＭＤ３２を受信する場合、これはＳＤメモリカード１００がコマンドＣＭＤ３２によって搬送される３２ビットアドレスパラメータを受信することを示す（３２ビットアドレスパラメータは、３２ビット長論理開始アドレス、または６４ビット長論理開始アドレスの最下位３２ビットを意味する場合がある）。この状況では、ＳＤメモリカード１００が論理開始アドレスの３２ビットを取得する状態１２１２に移行する。そして、ＳＤメモリカード１００がアドレス情報待ちの状態である状態１２１４に移行する。
状態１２１４でコマンドＣＭＤ３３を受信する場合、これは、ＳＤメモリカード１００がコマンドＣＭＤ３３によって搬送される３２ビットアドレスパラメータを受信することを示す（３２ビットアドレスパラメータは、３２ビット長論理終了アドレスまたは６４ビット長論理終了アドレスの最下位３２ビットを意味する場合がある）。この状態では、ＳＤメモリカード１００が論理終了アドレスの３２ビットを取得する状態１２１６に移行する。その後、コマンドＣＭＤ３８を受信すると、ＳＤメモリカード１００が実行動作を行う状態１２１８に移行する。したがって、ＳＤメモリカード１００が状態１２１２、１２１４、１２１６、および１２１８を順次通過すると、次に、コントローラ１２０が、３２ビット長論理開始アドレスおよび３２ビット長論理終了アドレスに基づいて、フラッシュメモリ１１０上で消去動作を実行するように構成される。
状態１２１４でコマンドＣＭＤ２２を受信する場合、これは、ＳＤメモリカード１００がコマンドＣＭＤ２２によって搬送される３２ビット長アドレスパラメータを受信することを示す。ＳＤメモリカード１００が状態１２１２から状態１２１４に切り替わったので、コントローラ１２０は状態１２１４で受信されたコマンドＣＭＤ２２が６４ビット長論理終了アドレスの最上位３２ビットを搬送すると判断することができ、次いで、ＳＤメモリカード１００が６４ビット長論理終了アドレスの最上位３２ビットを取得する状態１２１５に移行する。状態１２１５でコマンドＣＭＤ２２を再び受信する場合、これは、ホストデバイス１０５が６４ビット長論理終了アドレスの最上位３２ビットを更新したいことを示している。新しいコマンドＣＭＤ２２を受信した後、ＳＤメモリカード１００が６４ビット長論理終了アドレスの最上位３２ビットを更新するように構成される。
状態１２１５でコマンドＣＭＤ３３を受信する場合、これは、ＳＤメモリカード１００がコマンドＣＭＤ３３によって搬送される３２ビット長アドレスパラメータを受信することを示し（３２ビット長アドレスパラメータは、６４ビット長論理終了アドレスの最下位３２ビットである）、次いで、この状況では、論理終了アドレスの３２ビットを取得する状態１２１６に移行する。その後、コマンドＣＭＤ３８を受信すると、ＳＤメモリカード１００が実行動作を取得する状態１２１８に移行する。したがって、ＳＤメモリカード１００が状態１２０２、１２１２、１２１４、１２１５、１２１６、および１２１８を順次通過する場合、コントローラ１２０が、６４ビット長論理開始アドレスおよび６４ビット長論理終了アドレスに応じて、フラッシュメモリ１１０上でデータ消去動作を実行するように構成される。
なお、状態１２０２、１２２２、１２２３、１２１４、１２１５、および１２１６のいずれかにおいて、予期しないコマンド（上記コマンドとは異なる他のコマンド）を受信する場合、ＳＤメモリカード１００は、状態１２６０に切り替わるように構成され、次いでデータ転送状態１２００に戻る。
当業者は、本開示の教示を保持しながら、デバイスおよび方法に関する多くの修正および変更を行うことができることを容易に理解するであろう。したがって、上記の開示は、添付の特許請求の範囲の境界によってのみ限定されると解釈されるべきである。
メモリカード製造業者のカード初期化デバイスは、フラッシュメモリ１１０の最大容量が、３２ビット長アドレス空間のアドレス指定に対応する特定の容量、例えば、最大容量２ＴＢなどの容量を超えるかどうかに応じて、ＣＳＤのバージョンを設定できる。例えば、フラッシュメモリ１１０の最大容量が２ＴＢ以下の場合、メモリカード製造業者のカード初期化デバイスは、このようなＣＳＤのバージョンを旧バージョンとして設定してこのフラッシュメモリが最大２ＴＢの容量をサポートすることを示し、ＳＤメモリカード１００を既存の従来のホストデバイスと互換性があるようにする。これにより、新バージョンの機能を備えたＳＤメモリカードを旧バージョンとして構成して、旧バージョンのドライバソフトのみを搭載したホストデバイスと互換性を持たせることができる。更に、ホストデバイスにインストールされている旧バージョンのドライバソフトを新バージョンに更新できる。フラッシュメモリ１１０の最大容量が２ＴＢを超える場合、メモリカード製造業者のカード初期化デバイスは、ＣＳＤのバージョンを新バージョンとして設定し、このフラッシュメモリが２ＴＢを超える容量をサポートできることを示すように構成する。
更に、例えば、ホストデバイス１０５は、ＳＤメモリカード駆動回路１０５１を用いてコマンドＣＭＤ２３と指定データ長パラメータをＳＤメモリカード１００へ送信し、次いで、第１のコマンドＣＭＤ２２（これに限定されない）などの特定のコマンドと、６４ビット長論理アドレスの３２の最上位ビットなどの第１の部分アドレスパラメータを送信し、次いで、コマンドＣＭＤ２５および６４ビット長論理アドレスの３２の最下位ビットなど第２の部分アドレスパラメータをＳＤメモリカード１００へ送信し、そして、指定データ長パラメータに対応する複数データユニットをＳＤメモリカード１００へ送信し、６４ビット長論理アドレスに対応する指定データ長パラメータに対応する複数データユニットを書き込む。６４ビット長論理アドレスは、指定データ長パラメータの複数データユニットの開始アドレスであり、第１の部分アドレスパラメータと第２の部分アドレスパラメータとを組み合わせることによって得ることができる。

Claims (16)

  1. セキュアデジタル（ＳＤ）メモリカードの内部バスを介して該ＳＤメモリカード内のフラッシュメモリに結合するように構成され、該ＳＤメモリカードの少なくとも１つの第１の外部信号ポートとホストデバイスの少なくとも１つの第２の外部信号ポートとを介して、該ホストデバイスのＳＤメモリカード駆動回路に接続するように構成された、該ＳＤメモリカードで使用されるフラッシュメモリコントローラであって、
    前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される第１のコマンドおよび第１の部分アドレスパラメータを受信し、該第１のコマンドおよび該第１の部分アドレスパラメータが、前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートのＳＤモードのＣＭＤピンとを介して順次伝送され、
    前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される第２のコマンドおよび第２の部分アドレスパラメータを受信し、該第２のコマンドおよび該第２の部分アドレスパラメータが、前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して順次伝送され、
    前記第１の部分アドレスパラメータおよび前記第２の部分アドレスパラメータに応じて組み合わせて完全なアドレスパラメータを取得し、
    該完全なアドレスパラメータおよび前記第２のコマンドのコマンドタイプに応じて、前記内部バスを介して前記ＳＤメモリカードの前記フラッシュメモリ上で該コマンドタイプに対応する処理動作を実行する
    ように使用される処理回路を備え、
    前記第１のコマンドはコマンドＣＭＤ２２、ＣＭＤ３１、ＣＭＤ３９、ＣＭＤ４１、およびＣＭＤ５１のいずれかであり、前記第２のコマンドのコマンドタイプはＣＭＤ１７の単一データユニット読取り、ＣＭＤ２４の単一データユニット書込み、ＣＭＤ１８の複数データユニット読取り、ＣＭＤ２５の複数データユニット書込み、ＣＭＤ４４またはＣＭＤ４５のコマンドキュータスク割当て、およびＣＭＤ３２、ＣＭＤ３３、またはＣＭＤ３８のブロック消去を含み、前記第１の部分アドレスパラメータは前記完全なアドレスパラメータの最上位ビットの一部であり、前記第２の部分アドレスパラメータは完全なアドレスパラメータの最下位ビットの一部であり、前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンで開始ビット「０」および伝送ビット「１」を受信すると、前記処理回路は前記ホストデバイスが特定のコマンドのコマンドコンテンツを前記ＳＤメモリカード駆動回路から前記ＳＤメモリカードへ送信しているかどうかを判断するように構成され、前記送信ビット「１」を受信した後、前記特定のコマンドの前記コマンドコンテンツの複数のビットによって構成されるコマンドタイプおよびアドレスパラメータの情報を受信するために使用される、
    フラッシュメモリコントローラ。
  2. 前記処理回路は、
    前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される前記第１のコマンドおよび第１の３２ビット長論理アドレスを受信し、前記第１のコマンドおよび該第１の３２ビット長論理アドレスが前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して順次伝送され、
    前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される書込みコマンドＣＭＤ２４またはＣＭＤ２５および第２の３２ビット長論理アドレスを受信し、該書込みコマンドＣＭＤ２４またはＣＭＤ２５および該第２の３２ビット長論理アドレスが、前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して順次伝送され、
    前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される６４ビット長論理アドレスに対応する少なくとも１つのデータユニットを受信し、該少なくとも１つのデータユニットが前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの複数のデータラインピンを介して伝送され、
    前記第１の３２ビット長論理アドレスと前記第２の３２ビット長論理アドレスに応じて組み合わせて前記６４ビット長論理アドレスを取得し、
    前記６４ビット長論理アドレスおよび前記書込みコマンドに応じて、前記内部バスを介して前記少なくとも１つのデータユニットを前記フラッシュメモリに書き込む
    ために使用される、
    請求項１に記載のフラッシュメモリコントローラ。
  3. 前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して、前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される第１のコマンドおよび前記第１の３２ビット長論理アドレスを受信する前に、前記処理回路が前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される表示コマンドおよび指定書込みデータ長パラメータを受信するように構成され、該表示コマンドおよび該指定書込みデータ長パラメータが、前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して順次伝送される、
    請求項２に記載のフラッシュメモリコントローラ。
  4. 前記処理回路は、
    前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される前記第１のコマンドと第１の３２ビット長論理アドレスとを受信し、前記第１のコマンドと該第１の３２ビット長論理アドレスが前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して順次伝送され、
    前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される読取りコマンドＣＭＤ１７またはＣＭＤ１８と第２の３２ビット長論理アドレスとを受信し、該読取りコマンドＣＭＤ１７またはＣＭＤ１８と該第２の３２ビット長論理アドレスが、前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して順次伝送され、
    前記第１の３２ビット長論理アドレスおよび前記第２の３２ビット長論理アドレスに応じて組み合わせて前記６４ビット長論理アドレスを取得する
    ために使用され、
    前記処理回路は、前記６４ビット長論理アドレスおよび前記読取りコマンドＣＭＤ１７またはＣＭＤ１８に応じて前記内部バスを介して前記フラッシュメモリから伝送される少なくとも１つのデータユニットを取得し、次いで前記少なくとも１つのデータユニットを前記ホストデバイスへ伝送するように構成されており、前記少なくとも１つのデータユニットが、前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの複数のデータラインピンと前記少なくとも１つの第２の外部信号ポートとを介して前記ＳＤメモリカード駆動回路へ順次伝送される、
    請求項１に記載のフラッシュメモリコントローラ。
  5. 前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して、前記ホストデバイスによって前記ＳＤメモリカード駆動回路から順次送信される前記第１のコマンドおよび前記第１の３２ビット長論理アドレスを受信する前に、前記処理回路は、前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される表示コマンドおよび指定読取りデータ長パラメータを受信するように構成され、該表示コマンドおよび該指定読取りデータ長パラメータが、前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して順次伝送される、
    請求項４に記載のフラッシュメモリコントローラ。
  6. 前記処理回路は、
    前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される前記第１のコマンドと第１の３２ビット長論理アドレスを受信し、前記第１のコマンドと該第１の３２ビット長論理アドレスが、前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して順次伝送され、
    前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される消去コマンドＣＭＤ３２またはＣＭＤ３３および第２の３２ビット長論理アドレスを受信し、該消去コマンドＣＭＤ３２またはＣＭＤ３３および該第２の３２ビット長論理アドレスが、前記少なくとも１つの第２の外部信号ポートと前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して順次伝送され、
    前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される消去コマンドＣＭＤ３８を受信し、
    前記第１の３２ビット長論理アドレスおよび前記第２の３２ビット長論理アドレスに応じて組み合わせて６４ビット長論理アドレスの指定消去開始アドレスパラメータを取得し、
    前記６４ビット長論理アドレスおよび前記消去コマンドＣＭＤ３２、ＣＭＤ３３、またはＣＭＤ３８に応じて、前記内部バスを介して、前記フラッシュメモリ内の前記６４ビット長論理アドレスによって示される指定消去セグメントに対応する少なくとも１つのブロック上で消去動作を実行する
    ために使用される、
    請求項１に記載のフラッシュメモリコントローラ。
  7. 前記処理回路は、
    前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される第１の転送コマンドＣＭＤ４４および少なくとも１つの転送パラメータを受信し、該第１の転送コマンドＣＭＤ４４および該少なくとも１つの転送パラメータが、前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して順次伝送され、
    前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される前記第１のコマンドおよび第１の３２ビット長論理アドレスを受信し、前記第１のコマンドおよび該第１の３２ビット長論理アドレスが、前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して順次伝送され、
    前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される第２の転送コマンドＣＭＤ４５および第２の３２ビット長論理アドレスを受信し、該第２の転送コマンドＣＭＤ４５および該第２の３２ビット長論理アドレスが前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して順次伝送され、
    前記第１の３２ビット長論理アドレスおよび前記第２の３２ビット長論理アドレスに応じて組み合わせて６４ビット長論理アドレスの指定転送開始アドレスパラメータを取得し、
    前記６４ビット長論理アドレスおよび前記少なくとも１つの転送パラメータに応じて、内部バスを介して前記指定転送開始アドレスパラメータによって示されるアドレスから前記フラッシュメモリの対応するデータを転送する
    ために使用される、
    請求項１に記載のフラッシュメモリコントローラ。
  8. ＳＤメモリカードであって、
    フラッシュメモリと、
    請求項１に記載の前記フラッシュメモリコントローラと、を備える、
    ＳＤメモリカード。
  9. ＳＤメモリカードのフラッシュメモリコントローラで使用され、該フラッシュメモリコントローラが、該ＳＤメモリカードの内部バスを介して該ＳＤメモリカード内のフラッシュメモリに結合するように構成され、また、該ＳＤメモリカードの少なくとも１つの第１の外部信号ポートとホストデバイスの少なくとも１つの第２の外部信号ポートとを介して、該ホストデバイスのＳＤメモリカード駆動回路に接続するように構成される方法であって、
    前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される第１のコマンドおよび第１の部分アドレスパラメータを受信するステップであって、該第１のコマンドおよび該第１の部分アドレスパラメータが、前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートのＳＤモードのＣＭＤピンとを介して順次伝送されるステップと、
    前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される第２のコマンドおよび第２の部分アドレスパラメータを受信するステップであって、該第２のコマンドおよび該第２の部分アドレスパラメータが、前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して順次伝送されるステップと、
    前記第１の部分アドレスパラメータおよび前記第２の部分アドレスパラメータに応じて組み合わせて完全なアドレスパラメータを取得するステップと、
    前記完全なアドレスパラメータおよび前記第２のコマンドのコマンドタイプに応じて、前記内部バスを介して前記ＳＤメモリカードの前記フラッシュメモリ上で該コマンドタイプに対応する処理動作を実行するステップとを含み、
    前記第１のコマンドはコマンドＣＭＤ２２、ＣＭＤ３１、ＣＭＤ３９、ＣＭＤ４１、およびＣＭＤ５１のいずれかであり、前記第２のコマンドの前記コマンドタイプはＣＭＤ１７の単一データユニット読取り、ＣＭＤ２４の単一データユニット書込み、ＣＭＤ１８の複数データユニット読取り、ＣＭＤ２５の複数データユニット書込み、ＣＭＤ４４またはＣＭＤ４５のコマンドキュータスク割当て、およびＣＭＤ３２、ＣＭＤ３３、またはＣＭＤ３８のブロック消去を含み、前記第１の部分アドレスパラメータは前記完全なアドレスパラメータの最上位ビットの一部であり、前記第２の部分アドレスパラメータは前記完全なアドレスパラメータの最下位ビットの一部であり、前記方法は、
    前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンで開始ビット「０」と伝送ビット「１」とを受信した場合、前記ホストデバイスが特定のコマンドのコマンドコンテンツを前記ＳＤメモリカード駆動回路から前記ＳＤメモリカードへ送信しているかどうかを判断するステップと、
    伝送ビット「１」を受信した後、前記特定のコマンドの前記コマンドコンテンツの複数のビットによって構成されるコマンドタイプとアドレスパラメータの情報を受信するステップと、をさらに含む、
    方法。
  10. 前記第１の部分アドレスパラメータは第１の３２ビット長論理アドレスであり、前記第２のコマンドは書込みコマンドＣＭＤ２４またはＣＭＤ２５であり、前記第２の部分アドレスパラメータは第２の３２ビット長論理アドレスであり、
    前記方法は、
    前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される６４ビット長論理アドレスに対応する少なくとも１つのデータユニットを受信するステップであって、該少なくとも１つのデータユニットが、前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの複数のデータラインピンとを介して伝送されるステップと、
    前記第１の３２ビット長論理アドレスおよび前記第２の３２ビット長論理アドレスに応じて組み合わせて前記６４ビット長論理アドレスを取得するステップと、
    前記６４ビット長論理アドレスおよび前記書込みコマンドに応じて、前記内部バスを介して前記少なくとも１つのデータユニットを前記フラッシュメモリに書き込むステップと、を含む、
    請求項９に記載の方法。
  11. 前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して、前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される前記第１のコマンドおよび前記第１の３２ビット長論理アドレスを受信する前に、前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される、表示コマンドと指定書込みデータ長パラメータを受信するステップであって、該表示コマンドと該指定書込みデータ長パラメータが、前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンを介して順次伝送されるステップをさらに含む、
    請求項１０に記載の方法。
  12. 前記第１の部分アドレスパラメータは第１の３２ビット長論理アドレスであり、前記第２のコマンドは読取りコマンドＣＭＤ１７またはＣＭＤ１８であり、前記第２の部分アドレスパラメータは第２の３２ビット長論理アドレスであり、
    前記方法は、
    前記第１の３２ビット長論理アドレスおよび前記第２の３２ビット長論理アドレスに応じて組み合わせて前記６４ビット長論理アドレスを取得するステップと、
    前記６４ビット長論理アドレスおよび読取りコマンドＣＭＤ１７またはＣＭＤ１８に応じて、前記内部バスを介して前記フラッシュメモリから伝送される少なくとも１つのデータユニットを取得するステップと、
    前記少なくとも１つのデータユニットを前記ホストデバイスへ伝送するステップであって、前記少なくとも１つのデータユニットは、前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの複数のデータラインピンと前記少なくとも１つの第２の外部信号ポートとを介して、前記ＳＤメモリカード駆動回路へ順次伝送されるステップと、をさらに含む、
    請求項９に記載の方法。
  13. 前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して、前記ホストデバイスによって前記ＳＤメモリカード駆動回路から順次送信される前記第１のコマンドおよび前記第１の３２ビット長論理アドレスを受信する前に、前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される表示コマンドおよび指定書込みデータ長パラメータを受信するステップであって、該表示コマンドおよび該指定書込みデータ長パラメータが、前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して順次伝送されるステップをさらに含む、
    請求項１２に記載の方法。
  14. 前記第１の部分アドレスパラメータは第１の３２ビット長論理アドレスであり、前記第２のコマンドは消去コマンドＣＭＤ３２、ＣＭＤ３３、またはＣＭＤ３８であり、前記第２の部分アドレスパラメータは第２の３２ビット長論理アドレスであり、
    前記方法は、
    前記第１の３２ビット長論理アドレスおよび前記第２の３２ビット長論理アドレスに応じて組み合わせて６４ビット長論理アドレスの指定消去開始アドレスパラメータを取得するステップと、
    前記６４ビット長論理アドレスおよび前記消去コマンドＣＭＤ３２、ＣＭＤ３３、またはＣＭＤ３８に応じて、前記内部バスを介して前記フラッシュメモリ内の前記６４ビット長論理アドレスによって示される指定消去セグメントに対応する少なくとも１つのブロック上で消去動作を実行するステップと、をさらに含む、
    請求項９に記載の方法。
  15. 前記第１の部分アドレスパラメータは第１の３２ビット長論理アドレスであり、前記第２のコマンドは第２の転送コマンドＣＭＤ４５であり、前記第２の部分アドレスパラメータは第２の３２ビット長論理アドレスであり、
    前記方法は、
    前記ホストデバイスによって前記ＳＤメモリカード駆動回路から送信される第１の転送コマンドＣＭＤ４４および少なくとも１つの転送パラメータを受信するステップであって、該第１の転送コマンドＣＭＤ４４および該少なくとも１つの転送パラメータが、前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して順次送信されるステップと、
    前記第１の３２ビット長論理アドレスおよび前記第２の３２ビット長論理アドレスに応じて組み合わせて６４ビット長論理アドレスの指定転送開始アドレスパラメータを取得するステップと、
    前記６４ビット長論理アドレスおよび前記少なくとも１つの転送パラメータに応じて、前記内部バスを介して前記指定転送開始アドレスパラメータによって示されるアドレスから前記フラッシュメモリの対応するデータを転送するステップと、をさらに含む、
    請求項９に記載の方法。
  16. ＳＤメモリカードにアクセスするためのホストデバイスであって、該ホストデバイスは、該ホストデバイスのＳＤメモリカード駆動回路と、該ホストデバイスの少なくとも１つの第２の外部信号ポートと、該ＳＤメモリカードの少なくとも１つの第１の外部信号ポートと、該ＳＤメモリカードの内部バスとを介して、該ＳＤメモリカード内のフラッシュメモリおよびフラッシュメモリコントローラに結合するように構成され、
    前記ホストデバイスは、
    ＳＤメモリカード駆動回路と、
    前記ＳＤメモリカード駆動回路に結合されるプロセッサであって、
    前記ＳＤメモリカード駆動回路を制御して第１のコマンドおよび第１の部分アドレスパラメータを前記ＳＤメモリカードへ送信し、該第１のコマンドおよび該第１の部分アドレスパラメータが、前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートのＳＤモードのＣＭＤピンとを介して、前記フラッシュメモリコントローラへ順次伝送され、
    前記ＳＤメモリカード駆動回路を制御して第２のコマンドおよび第２の部分アドレスパラメータを前記ＳＤメモリカードへ送信し、該第２のコマンドおよび該第２の部分アドレスパラメータが、前記少なくとも１つの第２の外部信号ポートと前記ＳＤメモリカードの前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンとを介して、前記フラッシュメモリコントローラへ順次伝送され、
    前記ＳＤメモリカード駆動回路を制御して、前記第１の部分アドレスパラメータおよび前記第２の部分アドレスパラメータを送信し、前記フラッシュメモリコントローラに、前記第１の部分アドレスパラメータおよび前記第２の部分アドレスパラメータに応じて組み合わせて完全なアドレスパラメータを取得させ、
    前記フラッシュメモリコントローラに、該完全なアドレスパラメータおよび前記第２のコマンドのコマンドタイプに応じて、前記内部バスを介して前記フラッシュメモリ上で該コマンドタイプに対応する処理動作を実行させる
    ように構成されたプロセッサとを備え、
    前記第１のコマンドはコマンドＣＭＤ２２、ＣＭＤ３１、ＣＭＤ３９、ＣＭＤ４１、およびＣＭＤ５１のいずれかであり、前記第２のコマンドの前記コマンドタイプは、少なくとも、ＣＭＤ１７の単一データユニット読取り、ＣＭＤ２４の単一データユニット書込み、ＣＭＤ１８の複数データユニット読取り、ＣＭＤ２５の複数データユニット書込み、ＣＭＤ４４またはＣＭＤ４５のコマンドキュータスク割当て、およびＣＭＤ３２、ＣＭＤ３３、またはＣＭＤ３８のデータユニット消去を含み、前記第１の部分アドレスパラメータは前記完全なアドレスパラメータの最上位ビットの一部であり、前記第２の部分アドレスパラメータは前記完全なアドレスパラメータの最下位ビットの一部であり、前記ＳＤメモリカード駆動回路は、前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンを介して、開始ビット「０」および伝送ビット「１」を前記ＳＤメモリカードに順次送信し、前記フラッシュメモリコントローラに、前記少なくとも１つの第１の外部信号ポートの前記ＳＤモードの前記ＣＭＤピンを介して、前記開始ビット「０」と前記伝送ビット「１」を受信し、前記ホストデバイスが特定のコマンドのコマンドコンテンツを前記ＳＤメモリカード駆動回路から前記ＳＤメモリカードへ送信しているかどうかを判断させ、前記フラッシュメモリコントローラに、前記伝送ビット「１」を受信した後、前記特定のコマンドの前記コマンドコンテンツの複数のビットによって構成されるコマンドタイプとアドレスパラメータの情報を受信させるように構成される、
    ホストデバイス。
JP2020535174A 2017-12-28 2018-12-28 フラッシュメモリコントローラ、ｓｄカードデバイス、フラッシュメモリコントローラで使用される方法、およびｓｄカードデバイスに結合されたホストデバイス Pending JP2021508878A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762610937P 2017-12-28 2017-12-28
US62/610,937 2017-12-28
US201862619930P 2018-01-22 2018-01-22
US62/619,930 2018-01-22
PCT/CN2018/124809 WO2019129194A1 (en) 2017-12-28 2018-12-28 Flash memory controller, sd card device, method used in flash memory controller, and host device coupled to sd card device

Publications (1)

Publication Number Publication Date
JP2021508878A true JP2021508878A (ja) 2021-03-11

Family

ID=67058286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020535174A Pending JP2021508878A (ja) 2017-12-28 2018-12-28 フラッシュメモリコントローラ、ｓｄカードデバイス、フラッシュメモリコントローラで使用される方法、およびｓｄカードデバイスに結合されたホストデバイス

Country Status (7)

Country Link
US (5) US10853239B2 (ja)
EP (1) EP3732575A4 (ja)
JP (1) JP2021508878A (ja)
KR (1) KR20200095526A (ja)
CN (2) CN110046104B (ja)
TW (5) TWI709858B (ja)
WO (2) WO2019129194A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11392470B2 (en) * 2019-05-15 2022-07-19 Dell Products L.P. Information handling system to allow system boot when an amount of installed memory exceeds processor limit
US11500901B2 (en) * 2019-06-28 2022-11-15 Nxp B.V. Apparatuses and methods involving synchronization using data in the data/address field of a communications protocol
CN111309482B (zh) * 2020-02-20 2023-08-15 浙江亿邦通信科技有限公司 基于哈希算法的区块链任务分配系统、装置及可存储介质
US11249847B2 (en) * 2020-04-09 2022-02-15 Micron Technology, Inc. Targeted command/address parity low lift
US12067233B2 (en) * 2022-07-14 2024-08-20 Samsung Electronics Co., Ltd. Method and system for tuning a memory device for high-speed transitions

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04112251A (ja) * 1990-08-31 1992-04-14 Nec Ic Microcomput Syst Ltd マイクロコンピュータ
JPH09231070A (ja) * 1995-12-20 1997-09-05 Seiko Epson Corp 情報処理回路、半導体集積回路装置、マイクロコンピュータ、電子機器
JP2005258804A (ja) * 2004-03-11 2005-09-22 Toshiba Corp メモリカード装置およびメモリカード制御方法
JP2008521080A (ja) * 2004-11-17 2008-06-19 ノキア コーポレイション マルチメディア・カード・インターフェース方法、コンピュータ・プログラム及び装置
US20090235025A1 (en) * 2007-09-28 2009-09-17 Atsushi Kondo Memory card capable of reducing power consumption
JP2011107851A (ja) * 2009-11-13 2011-06-02 Toshiba Corp メモリシステム
JP2012212396A (ja) * 2011-03-31 2012-11-01 Toshiba Corp メモリカード及びホスト機器
JP2017513089A (ja) * 2014-02-14 2017-05-25 マイクロン テクノロジー， インク． コマンドキューイング
JP2017157209A (ja) * 2016-03-03 2017-09-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． メモリ装置のデータアドレッシング方法及びメモリ装置並びにメモリモジュール

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7676640B2 (en) * 2000-01-06 2010-03-09 Super Talent Electronics, Inc. Flash memory controller controlling various flash memory cells
US20050204187A1 (en) * 2004-03-11 2005-09-15 Lee Charles C. System and method for managing blocks in flash memory
US6914550B2 (en) * 2003-10-09 2005-07-05 Texas Instruments Incorporated Differential pipelined analog to digital converter with successive approximation register subconverter stages using thermometer coding
TWM253045U (en) * 2003-12-16 2004-12-11 I O Interconnect Inc Removable flash memory portable storage device task
US20080082736A1 (en) * 2004-03-11 2008-04-03 Chow David Q Managing bad blocks in various flash memory cells for electronic data flash card
US7814377B2 (en) 2004-07-09 2010-10-12 Sandisk Corporation Non-volatile memory system with self test capability
US20070119931A1 (en) * 2005-11-25 2007-05-31 C-Media Electronics Inc. Apparatus for reading/writing storage devices
JP5190800B2 (ja) * 2006-02-21 2013-04-24 日本電気株式会社 プログラムの実行制御システム、実行制御方法、実行制御用コンピュータプログラム
KR100783988B1 (ko) 2006-10-31 2007-12-07 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작방법
JP4956143B2 (ja) 2006-11-02 2012-06-20 株式会社東芝 半導体メモリカード、ホスト装置、及びデータ転送方法
US7694099B2 (en) 2007-01-16 2010-04-06 Advanced Risc Mach Ltd Memory controller having an interface for providing a connection to a plurality of memory devices
US7916557B2 (en) * 2007-04-25 2011-03-29 Micron Technology, Inc. NAND interface
CN101681253B (zh) * 2007-05-09 2013-10-16 金士顿科技股份有限公司 安全且可扩充的固态磁盘系统
CN101324867B (zh) * 2007-06-16 2011-07-20 深圳市硅格半导体有限公司 基于半导体存储介质的数据管理装置及管理方法
JP2009104729A (ja) * 2007-10-24 2009-05-14 Toshiba Corp 不揮発性半導体記憶装置
KR100979744B1 (ko) * 2008-06-26 2010-09-02 에스디씨마이크로 주식회사 메모리 주소 확장 기능을 가지는 씨피유 메모리 결합어셈블리
CN101782870B (zh) 2009-01-16 2011-12-14 旺宏电子股份有限公司 存储器装置与其控制方法
CN101650690B (zh) 2009-09-21 2011-03-02 中兴通讯股份有限公司 大容量存储卡的应用方法及移动终端
CN102023927A (zh) * 2009-09-22 2011-04-20 点序科技股份有限公司 闪存控制装置及其存取方法
JP5150591B2 (ja) 2009-09-24 2013-02-20 株式会社東芝 半導体装置及びホスト機器
TWI421871B (zh) * 2009-11-27 2014-01-01 Macronix Int Co Ltd 定址一記憶積體電路之方法與裝置
CN102214482B (zh) 2010-04-07 2013-05-01 中国科学院电子学研究所 高速大容量固态电子记录器
US8713242B2 (en) * 2010-12-30 2014-04-29 Solid State System Co., Ltd. Control method and allocation structure for flash memory device
JP2012204880A (ja) * 2011-03-23 2012-10-22 Toshiba Corp メモリ装置及びその制御方法
TWI471862B (zh) 2011-08-19 2015-02-01 Silicon Motion Inc 快閃記憶體控制器
JP2013191169A (ja) * 2012-03-15 2013-09-26 Toshiba Corp ホスト機器、メモリコントローラ、及びメモリ装置
US9311226B2 (en) * 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
KR101988260B1 (ko) 2012-09-14 2019-06-12 삼성전자주식회사 임베디드 멀티미디어 카드, 및 이의 동작 방법
JP5976608B2 (ja) * 2012-10-30 2016-08-23 株式会社東芝 メモリデバイス
CN103268775A (zh) 2013-05-17 2013-08-28 深圳市江波龙电子有限公司 存储芯片、存储设备及存储芯片使用方法
KR102210961B1 (ko) * 2013-06-12 2021-02-03 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 동적 접근 방법
CN103488436B (zh) 2013-09-25 2017-04-26 华为技术有限公司 内存扩展系统及方法
CN104679592A (zh) 2013-12-02 2015-06-03 北京兆易创新科技股份有限公司 一种微控制单元mcu中资源动态分配的方法和系统
CN103809920B (zh) 2014-02-13 2017-05-17 杭州电子科技大学 一种超大容量固态硬盘的实现方法
US9606738B2 (en) * 2014-03-10 2017-03-28 Kabushiki Kaisha Toshiba Memory system with a bridge part provided between a memory and a controller
JP2016029556A (ja) * 2014-07-15 2016-03-03 株式会社東芝 ホスト機器および拡張性デバイス
US10194809B2 (en) * 2015-08-24 2019-02-05 Verily Life Sciences Llc Integrated electronics for photoplethysmography and electrocardiography
US9418731B1 (en) * 2015-11-06 2016-08-16 Phison Electronics Corp. Memory management method, memory storage device and memory control circuit unit
TWI599880B (zh) * 2016-03-22 2017-09-21 威盛電子股份有限公司 非揮發性記憶體裝置及其操作方法
TWI637264B (zh) 2016-05-20 2018-10-01 慧榮科技股份有限公司 資料儲存裝置之資料頁對齊方法及其查找表的製作方法
TWI592864B (zh) * 2016-06-21 2017-07-21 慧榮科技股份有限公司 資料儲存裝置及其資料維護方法
US10303384B1 (en) 2017-11-28 2019-05-28 Western Digital Technologies, Inc. Task readiness for queued storage tasks
US10866746B2 (en) * 2017-12-28 2020-12-15 Silicon Motion Inc. Memory addressing methods and associated controller, memory device and host
US10705997B2 (en) * 2018-05-16 2020-07-07 Mixd Media Llc. MIXDTAPE—cassette tape replica record/playback device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04112251A (ja) * 1990-08-31 1992-04-14 Nec Ic Microcomput Syst Ltd マイクロコンピュータ
JPH09231070A (ja) * 1995-12-20 1997-09-05 Seiko Epson Corp 情報処理回路、半導体集積回路装置、マイクロコンピュータ、電子機器
JP2005258804A (ja) * 2004-03-11 2005-09-22 Toshiba Corp メモリカード装置およびメモリカード制御方法
JP2008521080A (ja) * 2004-11-17 2008-06-19 ノキア コーポレイション マルチメディア・カード・インターフェース方法、コンピュータ・プログラム及び装置
US20090235025A1 (en) * 2007-09-28 2009-09-17 Atsushi Kondo Memory card capable of reducing power consumption
JP2011107851A (ja) * 2009-11-13 2011-06-02 Toshiba Corp メモリシステム
JP2012212396A (ja) * 2011-03-31 2012-11-01 Toshiba Corp メモリカード及びホスト機器
JP2017513089A (ja) * 2014-02-14 2017-05-25 マイクロン テクノロジー， インク． コマンドキューイング
JP2017157209A (ja) * 2016-03-03 2017-09-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． メモリ装置のデータアドレッシング方法及びメモリ装置並びにメモリモジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赤松 武史, ＴＥＣＨ Ｉ ＥＭＢＥＤＤＥＤ ＳＯＦＴＷＡＲＥ ＳＤカード全種／ＣＦカード／ＮＡＮＤフラッシュ／ＩＤ, vol. 第55巻 第2版, JPN6021042718, 1 December 2014 (2014-12-01), JP, pages 102 - 118, ISSN: 0004793514 *

Also Published As

Publication number Publication date
TWI709858B (zh) 2020-11-11
TW202314512A (zh) 2023-04-01
US20240045798A1 (en) 2024-02-08
WO2019129194A1 (en) 2019-07-04
CN110032336B (zh) 2023-04-07
CN110046104B (zh) 2022-11-15
EP3732575A1 (en) 2020-11-04
US11249893B2 (en) 2022-02-15
US10691589B2 (en) 2020-06-23
CN110032336A (zh) 2019-07-19
TW202030612A (zh) 2020-08-16
TWI692689B (zh) 2020-05-01
TWI792073B (zh) 2023-02-11
CN110046104A (zh) 2019-07-23
US10853239B2 (en) 2020-12-01
US20190205248A1 (en) 2019-07-04
US11829289B2 (en) 2023-11-28
EP3732575A4 (en) 2021-10-27
US20190205068A1 (en) 2019-07-04
US20200293440A1 (en) 2020-09-17
KR20200095526A (ko) 2020-08-10
TW201931127A (zh) 2019-08-01
TW202117545A (zh) 2021-05-01
TWI714487B (zh) 2020-12-21
TW201931125A (zh) 2019-08-01
US20220147445A1 (en) 2022-05-12
WO2019129193A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
JP2021508878A (ja) フラッシュメモリコントローラ、ｓｄカードデバイス、フラッシュメモリコントローラで使用される方法、およびｓｄカードデバイスに結合されたホストデバイス
US20190018615A1 (en) Host for controlling non-volatile memory card, system including the same, and methods operating the host and the system
US11630791B2 (en) Data storage system and method for multiple communication protocols and memory access
US8037228B2 (en) Bridge device with page-access based processor interface
JP5443998B2 (ja) 不揮発性記憶装置、ホスト装置、不揮発性記憶システム、データ記録方法、およびプログラム
US7925819B2 (en) Non-volatile memory storage system and method for reading an expansion read only memory image thereof
TWI704456B (zh) 資料儲存裝置與資料存取方法
CN110058809B (zh) 存储装置及其调试系统
TW202036301A (zh) 用來進行主裝置與記憶裝置之間的存取控制的方法以及設備
CN110874297B (zh) 数据访问方法、装置和主机
KR20080023408A (ko) 공유 메모리를 구비한 장치 및 코드 데이터 전송 방법
TWI817645B (zh) 藉助於相容性管理來進行在預定通訊架構中的記憶體裝置的通訊規範版本控制的方法、記憶體裝置、電子裝置、記憶體裝置的記憶體控制器、以及計算機可讀媒體
CN118192875A (zh) NVMe命令生成的方法及其相关产品

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200813

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220607