JP2021192494A - イメージセンサ - Google Patents

イメージセンサ Download PDF

Info

Publication number
JP2021192494A
JP2021192494A JP2020098935A JP2020098935A JP2021192494A JP 2021192494 A JP2021192494 A JP 2021192494A JP 2020098935 A JP2020098935 A JP 2020098935A JP 2020098935 A JP2020098935 A JP 2020098935A JP 2021192494 A JP2021192494 A JP 2021192494A
Authority
JP
Japan
Prior art keywords
gate
thin film
film transistor
potential
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020098935A
Other languages
English (en)
Other versions
JP2021192494A5 (ja
JP7464447B2 (ja
Inventor
裕之 関根
Hiroyuki Sekine
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
Tianma Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Japan Ltd filed Critical Tianma Japan Ltd
Priority to JP2020098935A priority Critical patent/JP7464447B2/ja
Priority to CN202110613873.XA priority patent/CN113766158A/zh
Priority to US17/339,306 priority patent/US11715745B2/en
Publication of JP2021192494A publication Critical patent/JP2021192494A/ja
Publication of JP2021192494A5 publication Critical patent/JP2021192494A5/ja
Application granted granted Critical
Publication of JP7464447B2 publication Critical patent/JP7464447B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14638Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/709Circuitry for control of the power supply
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/79Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】イメージセンサのSNRを改善する。【解決手段】各画素は、光電変換素子と、チャネルを挟むように形成された第1ゲート及び第2ゲートを含む、第1薄膜トランジスタと、第2薄膜トランジスタと、第3薄膜トランジスタと、を含む。光電変換素子により生成された信号は第1ゲートに与えられる。定電流源は、第1信号線を介して第1薄膜トランジスタに定電流を供給する。第1信号線の電位から一定電圧異なる電位が、第2信号線を介して第2ゲートに与えられる。第2ゲートの容量は第1ゲートの容量より小さい。【選択図】図2

Description

本開示は、イメージセンサに関し、特に薄膜トランジスタを使用するイメージセンサの特性を改善する技術に関する。
イメージセンサの一つとして、Flat Panel Detector(FPD)が知られている。FPDは、例えばX線透視に用いられ、高精細化が進展している。この高精細化により従来のPassive Pixel Sensor(PPS)方式では、画素面積の縮小による信号量の低下によりSignal Noise Ratio(SNR)が低下する。
これを解決する方法の一つとして、結晶シリコン基板上に形成されるComplementary Metal Oxide Semiconductor(CMOS)センサで用いられている、各画素に増幅回路を配置したActive Pixel Sensor(APS)方式がある。
CMOSにおける信号の増幅は、CCD(Charge CoupledDevice)と同じメカニズムで、トランジスタがフォトダイオードの電荷をフローティングディフュージョンアンプに完全に転送することで行われる。
米国特許出願公開第2016/0049523号 米国特許出願公開第2017/0082570号 米国特許出願公開第2017/0214871号
しかし、FPDにおいて使用されるトランジスタは薄膜トランジスタ(Thin Film Transistor:TFT)である。薄膜トランジスタを用いたイメージセンサにおいて、CMOS APSと同様に各画素にアンプを設けても、フォトダイオードの電圧を増幅することはできない。その理由は、CCDと同じ動作(電荷の完全転送)をするデバイス構造を実現できないからである。したがって、薄膜トランジスタを使用するイメージセンサのSNRを改善する技術が望まれる。
本開示の一態様のイメージセンサは、絶縁基板と、前記絶縁基板上の複数の画素と、定電流源と、を含む。前記複数の画素の各画素は、光電変換素子と、チャネルを挟むように形成された第1ゲート及び第2ゲートを含む、第1薄膜トランジスタと、第2薄膜トランジスタと、第3薄膜トランジスタと、を含む。前記光電変換素子により生成された信号は、前記第1ゲートに与えられる。前記定電流源は、第1信号線を介して前記第1薄膜トランジスタに定電流を供給する。前記第1信号線の電位から一定電圧異なる電位が、第2信号線を介して前記第2ゲートに与えらる。前記第2ゲートの容量は、前記第1ゲートの容量より小さい。前記第2薄膜トランジスタのゲートにはリセット制御信号が与えられる。前記第2薄膜トランジスタは、リセット電源線からのリセット電位を、前記光電変換素子に与える。前記第3薄膜トランジスタのゲートに入力される選択信号により、前記第3薄膜トランジスタの導通状態が制御される。前記第3薄膜トランジスタは、前記第1信号線と前記第1薄膜トランジスタとの間に配置され、前記定電流源からの電流は導通状態の前記第3薄膜トランジスタを介して前記第1薄膜トランジスタに流れる。
本開示の一態様によれば、薄膜トランジスタを使用するイメージセンサのSNRを改善できる。
本開示の実施形態に関わるイメージセンサの構成例を示したブロック図である。 一つの画素の回路及び信号検出回路内の一部回路の構成を示した回路図である。 図2に示す回路における信号のタイミングチャートを示し、 増幅トランジスタ及びフォトダイオードのデバイス構造例を模式的に示す断面図である。 増幅トランジスタ及びフォトダイオードのデバイス構造の他の例を模式的に示す断面図である。 本開示の実施形態に関わるイメージセンサの他の構成例を示したブロック図である。 出力回路の構成例を示す。
以下において、本開示のイメージセンサについて図面を参照して詳細に説明する。各図面における各構成要素の大きさや縮尺は、図の視認性を確保するために適宜変更して記載している。また、各図面におけるハッチングは、各構成要素を区別するためのものであり、必ずしも切断面を意味するものではない。
本開示のイメージセンサは、例えば、医療、産業用非破壊検査分野における放射線撮影装置に利用可能である。以下に開示するイメージセンサは、増幅回路が実装された画素と、画素の信号の読み取り回路とを含む。検出される光は任意の周波数を有する電磁波であり、赤外線や可視光のほか、X線を含む。
画素内の増幅回路は、トップゲート(第1ゲート)とボトムゲート(第2ゲート)とを含む増幅薄膜トランジスタを含む。画素に含まれる光電変換素子の信号は、増幅薄膜トランジスタのトップゲート又はボトムゲートの一方に与えられる。読み取り回路は、第1信号線を介して増幅薄膜トランジスタに定電流を与える定電流源を含む。読み取り回路は、さらに、第1信号線の電位と一定電位だけ異なる電位を、増幅薄膜トランジスタの他方のゲートに与える。第1信号線の電位は光電変換素子の信号と、増幅薄膜トランジスタの二つのゲート容量に基づく。二つのゲート容量の設計により、光電変換素子の信号の増幅率を決めることができる。
以下において、本開示の実施形態を具体的に説明する。図1は本開示の実施形態に関わるイメージセンサの構成例を示したブロック図である。本開示のイメージセンサ10は、センサ基板11と制御回路を含む。制御回路は、駆動回路14、信号検出回路16、電源回路17を含む。
センサ基板11は、絶縁性基板(例えばガラス基板)と、絶縁性基板上に画素13が縦横のマトリクス状に配置された画素領域12を含む。本明細書において、検出される光の周波数は限定されない。画素領域12には、検出光である放射線を受けて蛍光を発するシンチレータが配置されている場合がある。
駆動回路14は、画素13による光検出ため、画素13を駆動する。リセット制御線及び選択線のペアが、駆動回路14から画素行それぞれに対して延びており、画素行の画素13は、対応するリセット制御線及び選択線に接続されている。画素行は、図1において横方向に配列されている画素で構成されている。図1において縦方向に配列された画素は、画素列を構成する。
図1の例において、最も上の画素行のリセット制御線及び選択線が、それぞれ符号RST1及びG1で指示されている。また、最も下の画素行のリセット制御線及び選択線が、それぞれ符号RSTn及びGnで指示されている。nは2以上の整数であり、画素行数に一致する。以下において、任意のリセット制御線及び選択線をそれぞれ、符号RSTk及びGkで表す。kは1からnのいずれかの整数である。
リセット制御線RSTkは、リセットする画素行kを選択するためのリセット制御信号を伝送する。選択線Gkは、検出光に応じた画素の信号を読み取る画素行kを選択するための選択信号を伝送する。駆動回路14は、光検出信号を読み取る画素行を選択線G1〜Gnの選択信号により順次選択し、リセットする画素行をリセット制御線RST1〜RSTnのリセット制御信号により順次選択する。
電源回路17は、画素13に対して電源電位を供給する。二つの電源線VR及びVBが、電源回路17から画素領域12に延びている。電源線VB及びVRは、画素領域内で延びており、全ての画素13が電源線VB及びVRに接続されている。電源線VB及びVRは、それぞれ、各画素13に対して一定の電源電位を与える。後述するように、電源線(リセット電源線)VRは、画素13をリセットするリセット電位を供給する。電源線VBは基準電位を与える。
信号検出回路16は、画素13それぞれからの信号を検出する。信号検出回路16は、駆動回路14が選択した画素行の画素から、検出光に応じた信号を同時に読み取る。第1信号線及び第2信号線のペアが、信号検出回路16から画素列それぞれに対して延びており、画素列の画素13は、対応する第1信号線及び第2信号線に接続されている。
最も左の画素列の第1信号線及び第2信号線が、それぞれ符号DD1及びDG1で指示されている。また、最も右の画素列の第1信号線及び第2信号線が、それぞれ符号DDm及びDGmで指示されている。mは2以上の整数であり、画素列数に一致する。以下において、任意の第1信号線及び第2信号線をそれぞれ、符号DDj及びDGjで表す。jは、1からmのいずれかの整数である。後述するように、信号線DD、DGのいずれの電位も、画素13の光電変換素子の検出信号に応じて変化し、画素13の光検出信号の大きさ(光検出量)を表す。
図1の例において、駆動回路14及び信号検出回路16は、センサ基板11とは別の部品として形成されており、例えば、シリコン基板上に実装されている。これら回路は、それぞれ異なるICチップに実装されていてもよく、これら回路の一部又はすべてが同一のICチップに実装されていてもよく、一つの回路が複数のICチップに実装されてもよい。
図2は一つの画素13の回路及び信号検出回路16内の一部回路の構成を示した回路図である。本開示のイメージセンサの一つの画素13は、増幅トランジスタTAMP、リセットトランジスタTR、選択トランジスタTVS、及びフォトダイオードPDを含んでいる。増幅トランジスタTAMP、リセットトランジスタTR、選択トランジスタTVS、及びフォトダイオードPDは、それぞれ、第1薄膜トランジスタ、第2薄膜トランジスタ、第3薄膜トランジスタ、及び光電変換素子の例である。
フォトダイオードPDは、光を電荷に変換する光電変換素子の例であり、受光量に応じた光検出信号を生成する。他の光電変換素子が使用されてもよい。三つのトランジスタTAMP、TR、TVSは、薄膜トランジスタである。任意のタイプの薄膜トランジスタを使用することができ、酸化物半導体薄膜トランジスタはその一例であり、他の例としてポリシリコン薄膜トランジスタを使用してもよい。
増幅トランジスタTAMPは、フォトダイオードPDの一端の電位(光検出信号)を増幅する。本開示の実施形態に係る増幅トランジスタTAMPは、ダブルゲート構造を有している。本明細書において、ダブルゲート構造は、チャネルを挟んで、トップゲートTG及びボトムゲートBGを含む。
図2の例において、フォトダイオードPDのカソードが増幅トランジスタTAMPのトップゲートと、リセットトランジスタTRのソースとに接続され、アノードが基準電位を与える電源線VBに接続されている。リセットトランジスタTRは、フォトダイオードPD及び増幅トランジスタTAMPのトップゲートの電位をリセットする。リセットトランジスタTRのドレインは、リセット電位を与える電源線VRに接続されている。電源線VRのリセット電位は、電源線VBの基準電位より高い。リセットトランジスタTRのゲートは、対応するリセット制御線RSTに接続されている。
増幅トランジスタTAMPのソースは電源線VBに接続され、増幅トランジスタTAMPのドレインは選択トランジスタTVSのソースに接続されている。増幅トランジスタTAMPのボトムゲートは、対応する信号線DGjに接続されている。選択トランジスタTVSのドレインは対応する信号線DDjに接続されている。選択トランジスタTVSのゲートは、対応する選択線Gkに接続されている。選択トランジスタTVSは、画素13の出力を制御する。
図2は、信号検出回路16内の、画素13の光検出信号を読み取る回路を示す。信号検出回路16は、画素列それぞれの読み取り回路を含む。読み取り回路は、定電流源201、ボルテージフォロワ203及び電源Vbsを含む。定電流源201は、電源VPに接続され、信号線DDに定電流Irefを出力する。
信号線DDjは、ボルテージフォロワ203のオペアンプの非反転入力に接続されており、信号線DDjの電位が入力される。オペアンプの出力は反転入力に接続されている。オペアンプの出力はボルテージフォロワの出力であり、電位Voutを出力する。出力電位Voutは、信号線DDjの電位と同一である。
ボルテージフォロワ203の出力と信号線DGjとの間に電源Vbsが接続されている。図2の例において、信号線DGjの電位は、ボルテージフォロワ203の出力電位Voutよりも、電源Vbsの電圧(定電圧)だけ低い。従って、ボルテージフォロワ203の出力電位Voutから所定電圧だけ低い電位が、増幅トランジスタTAMPのボトムゲートBGに与えられる。これにより、増幅トランジスタTAMPに適切に定電流を流すことができる。
図3は、図2に示す回路における信号のタイミングチャートを示し、具体的には、一つ画素の光検出信号を読み取るためのタイミングチャートを示す。図3は、選択線Gkの選択信号、リセット制御線RSTkのリセット信号、信号線DDjの信号、及び信号線DGjの信号の時間変化を示す。
時刻T1において、駆動回路14は、選択線Gkの選択信号を、LowからHighに変化させる。信号線DDjの電位は、フォトダイオードPDの受光量に応じた電位V1まで上昇する。信号検出回路16は、時刻T1から時刻T2の間において、フォトダイオードPDの受光量に応じた信号電位を読み取る。
時刻T2において、駆動回路14は、画素13のリセット制御信号(リセット制御線RSTkの信号)をLowレベルからHighレベルに変化させる。これにより、フォトダイオードPDの電位に対応した、信号線DDの電圧がV1から電位V2に変化する。時刻T3からT4の間に、信号検出回路16は、フォトダイオードPDのリセット後の信号電位V2を読み取る。信号検出回路16は、画素の実際の光検出信号として、(V1−V2)を出力する。
図2に戻って、増幅トランジスタTAMPによる、フォトダイオードPDの電位(光検出信号)の増幅動作を説明する。読み取り回路内のボルテージフォロワ203の出力電位Voutは、増幅トランジスタTAMPにより増幅されたフォトダイオードPDの光検出信号となる。
具体的には、フォトダイオードPDに照射された光量に応じて、フォトダイオードPDの電位Vpdが変化する。電位Vpdは、増幅トランジスタTAMPのトップゲートTGに与えられる。選択線Gkの選択信号により選択トランジスタTVSが導通状態となると、増幅トランジスタTAMPのドレイン電流が電流源の設定電流Irefと等しくなるように、信号線DDjの電位が変化する。
信号線DDjの電位は、ボルテージフォロワ203の非反転入力に入力され、ボルテージフォロワ203の出力に伝達される。ボルテージフォロワ203の出力電位Voutから、電源Vbsの電圧だけ低い電位が、信号線DGjに与えられる。信号線DGjは、増幅トランジスタTAMPのボトムゲートBGに接続されている。
ここで、増幅トランジスタTAMPが飽和領域で動作し、飽和領域でのドレイン電流(ドレインとソースの間のチャネルを流れる電流)が、ドレインソース間電圧にからほぼ独立(∂Id/∂Vds=0)の場合、以下の関係が成り立つ。
Figure 2021192494
上記数式において、Ctgは、増幅トランジスタTAMPのトップゲートTGと半導体膜との間のトップゲート容量である。Cgbは、ボトムゲートBGと半導体膜との間のボトムゲート容量である。Vtgsは、増幅トランジスタTAMPにおけるトップゲートのソースに対する電圧である。α及びα´は定数である。上記数式から、Ctg>Cbgであるならば、フォトダイオードPDの光検出信号電位Vpdの増幅率を1より大きくすることができる。
詳細に説明する。薄膜トランジスタの飽和領域において、ドレイン電流のドレインソース間電圧依存性が無視できる場合の例として、以下に記載のGradual Channel近似に基づく近似式がある。
Figure 2021192494
上記数式(2)を用いて、本開示の実施形態の画素13の動作を説明する。図2に示す増幅トランジスタTAMPの動作では、Ids=Iref、Vgs=Vout−Vbs、Vds=Voutである。Vgsは、ゲートソース間電圧(ソースに対するゲートの電圧)、Vbsは、ここでは、電源Vbsの電圧を示す。ここで、ダブルゲート構造を有する増幅トランジスタTAMPの閾値電圧Vthは、以下の数式で表される。Vth0は、増幅トランジスタTAMPの構造で決まる定数である。
Figure 2021192494
上記数式(2)に、上記の値を代入すると、次の式が得られる。ここで、電源線VBの電位(ソース電位)を0とする。
Figure 2021192494
これをVoutに対して解くと、以下のようになる。
Figure 2021192494
これは数式(1)と同一である。ダブルゲート構造を有する増幅トランジスタTAMPを上述のように飽和領域で動作させることで、フォトダイオードPDの光検出信号を特定の増幅率で増幅することができる。なお、この出力電位VoutとフォトダイオードPDの電位(光検出信号)Vpdとの間の関係係式は、近似式の種類に依存しない。ドレイン電流がドレインソース間電圧に依存しない場合、上記関係式は成立する。この依存性が小さいと、より効果的にフォトダイオードPDの光検出信号を増幅することができる。
図2の例において、三つのトランジスタTAMP、TR、TVSはN型トランジスタであるが、これらの一部又は全てがP型トランジスタであってもよい。図2の例は、フォトダイオードPDのカソードの電位が増幅トランジスタTAMPに与えられるが、アノードの電位が増幅トランジスタに与えられてもよい。
図2の構成例において、増幅トランジスタTAMPのボトムゲートBGにボルテージフォロワの出力から一定電圧低い電位が与えられるが、増幅トランジスタのゲートとの間の電圧の極性は、回路構成に依存する。信号線DDの電位に影響を与えることなく、信号線DDの電位から一定電圧だけ異なる電位を生成するため、ボルテージフォロワと異なる回路構成を利用してもよい。
以下において、画素13のデバイス構造を説明する。図4は、増幅トランジスタTAMP及びフォトダイオードPDのデバイス構造例を模式的に示す断面図である。増幅トランジスタTAMP及びフォトダイオードPDは、絶縁基板401、例えばガラス基板又は樹脂基板上に形成されている。
増幅トランジスタTAMPは、絶縁基板401上に形成されたボトムゲート電極402を含む。ボトムゲート電極402は、例えば、アルミニウムを主成分とする合金材料で形成される。
ボトムゲート絶縁膜403が、ボトムゲート電極402を覆うように、絶縁基板401上及びボトムゲート電極402上に形成されている。ボトムゲート絶縁膜403は、例えば、酸化シリコン膜、窒化シリコン膜又はこれらの積層膜で構成することができる。
島状の半導体膜404が、ボトムゲート絶縁膜403上に形成されている。半導体膜404は、例えば酸化物半導体で形成されている。酸化物半導体の例は、非晶質InGaZnO(a−InGaZnO)や微結晶InGaZnOである。この他、a−InSnZnO、a−InGaZnSnO、ZnO等の酸化物半導体を使用することができる。酸化物半導体は、他の薄膜半導体材料よりも飽和特性の優れたトランジスタを実現できる。
ソース電極405及びドレイン電極406が、半導体膜404の上面の一部に接するように形成されている。ソース電極405及びドレイン電極406の材料として、例えば、チタンやモリブデンを使用することができる。
トップゲート絶縁膜407が、半導体膜404並びにソース電極405及びドレイン電極406を覆うように、形成される。トップゲート絶縁膜407は、例えば、酸化シリコン膜、窒化シリコン膜又はこれらの積層膜で構成することができる。トップゲート電極408は、トップゲート絶縁膜407上に形成されている。トップゲート電極408は、例えば、アルミニウムを主成分とする合金材料で形成される。トップゲート電極408とボトムゲート電極402は、積層方向において半導体膜404を挟むように配置されている。
トップゲート電極408及びトップゲート絶縁膜407上に、層間絶縁膜409が形成されている。層間絶縁膜409は、無機あるいは有機の絶縁膜を用いることができる。層間絶縁膜409上に、フォトダイオードPDのボトム電極410が形成されている。ボトム電極410は、層間絶縁膜409内のビアホールを介して、トップゲート電極408と接触している。ボトム電極410の材料として、例えば、Crを使用することができる。
ボトム電極410上に、N型アモルファスシリコン膜411、真正アモルファスシリコン膜412、P型アモルファスシリコン膜413の順で、積層されている。なお、フォトダイオードのシリコン膜の材料は、特に限定されない。
P型アモルファスシリコン膜413上に、フォトダイオードPDのトップ電極415が形成されている。トップ電極415の材料として透明金属が使用され、例えば、ITOを使用することができる。
トップ電極415上にパッシベーション膜416が形成されている。パッシベーション膜416は絶縁材料で形成され、例えば、酸化シリコン膜、窒化シリコン膜又はこれらの積層膜で構成することができる。
電源線417がパッシベーション膜416上に形成されている。電源線417は、パッシベーション膜416内のビアホールを介して、トップ電極415と接触している。電源線417は、図2における電源線VBに対応する。電源線417は、例えば、アルミニウムを主成分とする合金材料で形成される。第2のパッシベーション膜418が、電源線417及びパッシベーション膜416上に形成されている。パッシベーション膜418は、画素13全体を覆う。パッシベーション膜418は、絶縁材料で形成され、例えば、酸化シリコン膜、窒化シリコン膜又はこれらの積層膜で構成することができる。
図4に示す構成例において、フォトダイオードPDは、増幅トランジスタTAMPよりも上層に形成されている。これにより、フォトダイオードPDは、絶縁基板401の反対側から受光できるため、絶縁基板401による検出光の低下を避け、効率的に光を検出することができる。また、上側のフォトダイオードPDのボトム電極410が、下側の増幅トランジスタTAMPのトップゲート電極408にコンタクトしており、シンプルな構造が実現されている。なお、設計によって、フォトダイオードと増幅トランジスタの位置関係及び接続する電極の関係は、変化し得る。
上述のように、トップゲート電極408と半導体膜404との間のトップゲート容量は、ボトムゲート電極402と半導体膜404との間のボトムゲート容量より、大きい。これにより、フォトダイオードの検出信号の増幅率を1より大きくできる。なお、フォトダイオードPDの端子がボトムゲートに接続されている場合、増幅トランジスタは、ボトムゲート容量が、トップゲート容量より大きくなるように構成される。
図5は、増幅トランジスタTAMP及びフォトダイオードPDのデバイス構造の他の例を模式的に示す断面図である。図4に示す構造例との差異を主に説明する。図5に示す構造例において、一つの共用電極420が、フォトダイオードPDと増幅トランジスタTAMPに共用されている。具体的には、共用電極420は、フォトダイオードPDのボトム電極であり、増幅トランジスタTAMPのトップゲート電極でもある。図4に示す層間絶縁膜409は省略されている。このように、一つ電極がフォトダイオードPDと増幅トランジスタTAMPに共用されることで、センサ基板11の製造プロセスを簡略化できる。
図6は、本開示の実施形態に関わるイメージセンサの他の構成例を示したブロック図である。以下において、図1に示す構成例との相違点を主に説明する。図1に示す構成例における信号検出回路16の一部回路が、出力回路19としてセンサ基板11に形成されている。図6の構成例は、画素列それぞれに対する、出力回路19を含み、そのうちの一つのみが符号19で指示されている。
出力回路19は、図2に示す回路図の定電流源201を含む。出力回路19から、対応する画素列の信号線DDjが延びている。信号検出回路16から、電源VPからの電位を伝送する電源線VPLが延びて、出力回路19それぞれに接続されている。さらに、制御信号線RefBが、信号検出回路16から、延びて、出力回路19それぞれに接続されている。制御信号線RefBは、出力回路19における定電流源の電流量を制御するための信号を伝送する
図7は、出力回路19の構成例を示す。具体的には、出力回路19は、トランジスタTCMを含む。トランジスタTCMのゲートに、制御信号線RefBの制御信号が与えられる。トランジスタTCMのドレインは電源線VPLに接続され、ソースは信号線DDjに接続されている。制御信号線RefBは、所定の定電流がトランジスタTCMを流れるように、一定の電位が与えられる。例えば、トランジスタTCMは、信号検出回路16内のダイオード接続されたトランジスタとカレントミラー回路を構成してもよい。
上述のように、信号検出回路16の定電流源をセンサ基板11上に形成することで、信号検出回路16の構成を簡略化できる。また、トランジスタTCMを酸化物半導体トランジスタ構成することで、その良好な飽和特性により、高性能な定電流源を実現することができる。
上述のように、本開示のイメージセンサでは、高精細化により画素サイズが小さくなっても、高いSNRを維持することが可能である。
以上、本開示の実施形態を説明したが、本開示が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本開示の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。
10 イメージセンサ、11 センサ基板、12 画素領域、13 画素、14 駆動回路、16 信号検出回路、17 電源回路、19 出力回路、201 定電流源、203 ボルテージフォロワ、401 絶縁基板、402 ボトムゲート電極、403 ボトムゲート絶縁膜、404 半導体膜、405 ソース電極、406 ドレイン電極、407 トップゲート絶縁膜、408 トップゲート電極、409 層間絶縁膜、410 ボトム電極、411 N型アモルファスシリコン膜、412 真正アモルファスシリコン膜、413 P型アモルファスシリコン膜、415 トップ電極、416 パッシベーション膜、417 電源線、418 第2のパッシベーション膜、420 共用電極、TAMP 増幅トランジスタ、TVS 選択トランジスタ、TR リセットトランジスタ、BG ボトムゲート、TG トップゲート、PD フォトダイオード、DD1−DDm 信号線、DG1−DGm 信号線、G1−Gn 選択線、RST1−RSTn リセット制御線、Iref 定電流、VB、VPL、VR 電源線、VP、Vbs 電源、Vout 出力電位、TCM トランジスタ、RefB 制御信号線

Claims (6)

  1. イメージセンサであって、
    絶縁基板と、
    前記絶縁基板上の複数の画素と、
    定電流源と、
    を含み、
    前記複数の画素の各画素は、
    光電変換素子と、
    チャネルを挟むように形成された第1ゲート及び第2ゲートを含む、第1薄膜トランジスタと、
    第2薄膜トランジスタと、
    第3薄膜トランジスタと、を含み、
    前記光電変換素子により生成された信号は、前記第1ゲートに与えられ、
    前記定電流源は、第1信号線を介して前記第1薄膜トランジスタに定電流を供給し、
    前記第1信号線の電位から一定電圧異なる電位が、第2信号線を介して前記第2ゲートに与えられ、
    前記第2ゲートの容量は、前記第1ゲートの容量より小さく、
    前記第2薄膜トランジスタのゲートにはリセット制御信号が与えられ、
    前記第2薄膜トランジスタは、リセット電源線からのリセット電位を、前記光電変換素子に与え、
    前記第3薄膜トランジスタのゲートに入力される選択信号により、前記第3薄膜トランジスタの導通状態が制御され、
    前記第3薄膜トランジスタは、前記第1信号線と前記第1薄膜トランジスタとの間に配置され、前記定電流源からの電流は導通状態の前記第3薄膜トランジスタを介して前記第1薄膜トランジスタに流れる、
    イメージセンサ。
  2. 請求項1に記載のイメージセンサであって、
    前記第1ゲートは、前記第2ゲートより上層に形成されており、
    前記光電変換素子は、前記第1薄膜トランジスタより上層に形成されている、
    イメージセンサ。
  3. 請求項2に記載のイメージセンサであって、
    前記光電変換素子は、トップ電極とボトム電極とを含み、
    前記第1ゲートは前記ボトム電極に含まれる、
    イメージセンサ。
  4. 請求項1に記載のイメージセンサであって、
    前記第1薄膜トランジスタは、酸化物半導体トランジスタである、
    イメージセンサ。
  5. 請求項1に記載のイメージセンサであって、
    前記定電流源は、前記絶縁基板上に形成されている、
    イメージセンサ。
  6. イメージセンサの制御方法であって、
    前記イメージセンサは、
    絶縁基板と、
    前記絶縁基板上の複数の画素と、
    を含み、
    前記複数の画素の各画素は、
    光電変換素子と、
    積層方向においてチャネルを挟むように形成された第1ゲート及び第2ゲートを含む、第1薄膜トランジスタと、
    第2薄膜トランジスタと、
    第1信号線と前記第1薄膜トランジスタとの間に配置された第3薄膜トランジスタと、を含み、
    前記第2ゲートの容量は、前記第1ゲートの容量より小さく、
    前記光電変換素子により生成された信号は、前記第1ゲートに与えられ、
    前記制御方法は、
    前記第3薄膜トランジスタのゲートに選択信号を与えて導通状態を制御し、前記第1信号線を介して前記第1薄膜トランジスタに定電流を供給し、
    前記第1信号線の電位から一定電圧異なる電位を、第2信号線を介して前記第2ゲートに与え、
    前記第1信号線の電位に対応する電位を出力し、
    前記第2薄膜トランジスタのゲートにリセット制御信号を与え、
    前記第2薄膜トランジスタを介して、リセット電源線からのリセット電位を、前記光電変換素子に与える、
    制御方法。
JP2020098935A 2020-06-05 2020-06-05 イメージセンサ Active JP7464447B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020098935A JP7464447B2 (ja) 2020-06-05 2020-06-05 イメージセンサ
CN202110613873.XA CN113766158A (zh) 2020-06-05 2021-06-02 图像传感器及控制图像传感器的方法
US17/339,306 US11715745B2 (en) 2020-06-05 2021-06-04 Image sensor and method of controlling image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020098935A JP7464447B2 (ja) 2020-06-05 2020-06-05 イメージセンサ

Publications (3)

Publication Number Publication Date
JP2021192494A true JP2021192494A (ja) 2021-12-16
JP2021192494A5 JP2021192494A5 (ja) 2023-06-06
JP7464447B2 JP7464447B2 (ja) 2024-04-09

Family

ID=78787349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020098935A Active JP7464447B2 (ja) 2020-06-05 2020-06-05 イメージセンサ

Country Status (3)

Country Link
US (1) US11715745B2 (ja)
JP (1) JP7464447B2 (ja)
CN (1) CN113766158A (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5257271B2 (ja) * 2009-06-26 2013-08-07 ソニー株式会社 光電変換装置および光電変換装置の駆動方法、並びに放射線撮像装置および放射線撮像装置の駆動方法
US9190524B2 (en) * 2010-09-09 2015-11-17 Sharp Kabushiki Kaisha Thin film transistor substrate, method for producing the same, and display device
JP5326022B2 (ja) * 2012-04-18 2013-10-30 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP6152729B2 (ja) 2013-03-26 2017-06-28 ソニー株式会社 撮像装置および撮像表示システム
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6459271B2 (ja) * 2014-07-23 2019-01-30 Tianma Japan株式会社 イメージセンサ及びその駆動方法
US9548327B2 (en) 2014-11-10 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device having a selenium containing photoelectric conversion layer
JP6656507B2 (ja) 2015-09-18 2020-03-04 Tianma Japan株式会社 バイオセンサ及び検出装置
JP2017135693A (ja) 2016-01-21 2017-08-03 パナソニックIpマネジメント株式会社 撮像装置
JP6892577B2 (ja) * 2017-04-28 2021-06-23 天馬微電子有限公司 イメージセンサ及びセンサ装置

Also Published As

Publication number Publication date
US11715745B2 (en) 2023-08-01
JP7464447B2 (ja) 2024-04-09
CN113766158A (zh) 2021-12-07
US20210384238A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
CN105282462B (zh) 图像传感器及其驱动方法
US7872218B2 (en) Radiation image pickup apparatus and its control method
US20100148080A1 (en) Imaging apparatus and radiation imaging system
JP4307230B2 (ja) 放射線撮像装置及び放射線撮像方法
US7923696B2 (en) Photoelectric converting apparatus
US8424764B2 (en) Photoelectric conversion device, method for driving photoelectric conversion device, radiation imaging device, and method for driving radiation imaging device
US8969819B2 (en) Radiation image pickup apparatus and method of driving the same
JP6132283B2 (ja) 増幅回路および増幅回路を用いたイメージセンサ
US20130100327A1 (en) Image pickup unit and image pickup display system
US20150256765A1 (en) Charge injection compensation for digital radiographic detectors
CN104078474A (zh) 摄像装置和摄像显示系统
US10136075B2 (en) Compensation circuit for an x-ray detector
US20120080600A1 (en) Detection apparatus and radiation detection system
US11860029B2 (en) Light intensity detection circuit, light intensity detection method and light intensity detection apparatus
CN109244172A (zh) 放射线检测器
CN110956923B (zh) 低温多晶硅平板探测器像素电路及平板探测方法
JP7464447B2 (ja) イメージセンサ
JP5661399B2 (ja) 光センサ、および光センサアレイ
US11022704B2 (en) Light detection device and operating method thereof
KR20200082122A (ko) 디지털 엑스레이 검출장치 및 그의 구동방법
WO2023210664A1 (ja) 光センシング回路およびその駆動方法
JP2012134827A (ja) 放射線画像検出器
JP2013033945A (ja) 検出装置及び検出システム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230529

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240328

R150 Certificate of patent or registration of utility model

Ref document number: 7464447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150