JP2021191062A - スイッチング制御回路、ｌｌｃコンバータ - Google Patents

Abstract

【課題】ＬＬＣコンバータの動作によらず貫通電流を効果的に抑制するスイッチング制御回路を提供する。【解決手段】スイッチング電源回路において、スイッチングを制御する制御ＩＣ４０は、第１還流ダイオードを有する第１スイッチング素子並びに第１スイッチング素子及び第１還流ダイオードと直列に接続された第２還流ダイオードを有する第２スイッチング素子を含むＬＬＣコンバータの第１、第２スイッチング素子のスイッチングを制御する端子ＨＯ、ＬＯと、ＬＬＣコンバータの共振電流に基づいて、第１モード又は第２モードの何れかの動作モードでＬＬＣコンバータが動作するかを判定する判定回路６１と、第１又は第２スイッチング素子に貫通電流が流れないよう、判定された動作モードに基づいて、第１、第２スイッチング素子をスイッチングする駆動信号を出力する駆動信号出力回路６２と、を備える。【選択図】図９

Description

本発明は、スイッチング制御回路及びＬＬＣコンバータに関する。

ＬＬＣコンバータにおいて、スイッチング周波数が容量性負荷領域に入ると、想定していた共振条件から外れること（すなわち、共振外れ）が生じることにより、電源から接地へと貫通電流が流れることがある。（例えば、特許文献１及び特許文献２）

特開２００５−１９８４５６号公報 特開２０１０−００４５９６号公報

ところで、例えば、ＬＬＣコンバータの起動時に流れる貫通電流を抑制する回路はあるが、この回路は、起動後の通常動作時に貫通電流を抑制することができない。

本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的は、ＬＬＣコンバータの動作によらず貫通電流を効果的に抑制するスイッチング制御回路を提供することにある。

前述した課題を解決する本発明にかかるスイッチング制御回路は、第１スイッチング素子と、前記第１スイッチング素子と並列に接続された第１還流ダイオードと、前記第１スイッチング素子および前記第１還流ダイオードと直列に接続された第２スイッチング素子と、前記第２スイッチング素子に並列に接続された第２還流ダイオードとを含むＬＬＣコンバータの前記第１及び第２スイッチング素子のスイッチングを制御するスイッチング制御回路であって、前記ＬＬＣコンバータの共振電流に基づいて、第１モードまたは第２モードの何れかの動作モードで前記ＬＬＣコンバータが動作するかを判定する判定回路と、前記第１スイッチング素子または前記第２スイッチング素子に貫通電流が流れないよう、判定された前記動作モードに基づいて、前記第１スイッチング素子および前記第２スイッチング素子をスイッチングする駆動信号を出力する駆動信号出力回路と、を備える。

前述した課題を解決する本発明にかかるＬＬＣコンバータは、ＬＬＣコンバータであって、第１スイッチング素子と、前記第１スイッチング素子に逆並列に接続される第１還流ダイオードと、第２スイッチング素子と、前記第２スイッチング素子に逆並列に接続される第２還流ダイオードと、前記ＬＬＣコンバータの共振電流に基づいて、第１モードまたは第２モードの何れかの動作モードで前記ＬＬＣコンバータが動作するかを判定する判定回路と、前記第１スイッチング素子または前記第２スイッチング素子に貫通電流が流れないよう、判定された前記動作モードに基づいて、前記第１スイッチング素子および前記第２スイッチング素子をスイッチングする駆動信号を出力する駆動信号出力回路と、を備える。

ＬＬＣコンバータの動作によらず貫通電流を効果的に抑制するスイッチング制御回路を提供することができる。

スイッチング電源回路１０の構成の一例を示す図である。 電源側のＮＭＯＳトランジスタ２２がオンした後、接地側のＮＭＯＳトランジスタ２３がオンする際に流れる貫通電流の一例を示す図である。 接地側のＮＭＯＳトランジスタ２３がオンした後、電源側のＮＭＯＳトランジスタ２２がオンする際に流れる貫通電流の一例を示す図である。 貫通電流が流れる場合の共振電流Ｉｃｒの一例を示す図である。 接地側のＮＭＯＳトランジスタ２３がオンした後、電源側のＮＭＯＳトランジスタ２２がオンする際に流れる貫通電流の一例を示す図である。 正の方向に共振電流Ｉｃｒが流れる際に貫通電流が流れる場合の共振電流Ｉｃｒの一例を示す図である。 電源側のＮＭＯＳトランジスタ２２がオンした後、接地側のＮＭＯＳトランジスタ２３がオンする際に流れる貫通電流の一例を示す図である。 負の方向に共振電流Ｉｃｒが流れる際に貫通電流が流れる場合の共振電流Ｉｃｒの一例を示す図である。 制御ＩＣ４０の一例を示す図である。 タイミング信号出力回路６３がタイミング信号ｔｉｍ１，ｔｉｍ２を生成するタイミングの一例を示す図である。 制御ＩＣ４０の動作の一例を表すフローチャートを示す図である。 スイッチング電源回路１０の起動時の制御ＩＣ４０の動作の一例を示すタイミングチャートを示す図である。 スイッチング電源回路１０が通常動作している場合の制御ＩＣ４０の動作の一例を示すタイミングチャートを示す図である。

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜スイッチング電源回路１０の概要＞＞＞
図１は、本発明の一実施形態であるスイッチング電源回路１０の構成を示す図である。スイッチング電源回路１０は、所定の入力電圧Ｖｉｎから、目的レベルの出力電圧Ｖｏｕｔを負荷１１に生成するＬＬＣコンバータである。

スイッチング電源回路１０は、コンデンサ２０，２１，３２、ＮＭＯＳトランジスタ２２，２３、トランス２４、制御ブロック２５、ダイオード３０，３１、定電圧回路３３、及び発光ダイオード３４を含んで構成される。

コンデンサ２０は、入力電圧Ｖｉｎが印加される電源ラインと、接地電圧ＧＮＤが印加されるグランドラインとの間の電圧を安定化させ、ノイズ等を除去する。なお、入力電圧Ｖｉｎは、所定レベルの直流電圧である。コンデンサ２１は、共振回路を構成する、いわゆる共振用コンデンサである。

ＮＭＯＳトランジスタ２２は、ハイサイド側のパワートランジスタであり、ＮＭＯＳトランジスタ２３は、ローサイド側のパワートランジスタである。

ダイオードＤ１は、ＮＭＯＳトランジスタ２２のボディダイオードであり、ダイオードＤ２は、ＮＭＯＳトランジスタ２３のボディダイオードである。そして、ダイオードＤ１，Ｄ２は、いわゆる還流ダイオードとして動作する。

なお、本実施形態では、スイッチング素子としてＮＭＯＳトランジスタ２２，２３が用いられているが、例えば、ＰＭＯＳトランジスタ、バイポーラトランジスタ、又はＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）であっても良い。バイポーラトランジスタの場合、バイポーラトランジスタには、ＮＭＯＳトランジスタのボディダイオードの代わりに外付けのダイオードを逆並列接続し、還流ダイオードとする。なお、逆並列接続とは入力電圧Ｖｉｎ側がアノード、接地電圧ＧＮＤ側がカソードとなるように、ＮＭＯＳトランジスタ２２又はＮＭＯＳトランジスタ２３に並列接続された形態である。

トランス２４は、１次コイルＬ１、２次コイルＬ２，Ｌ３を備えており、１次コイルＬ１と、２次コイルＬ２，Ｌ３との間は絶縁されている。トランス２４においては、１次側の１次コイルＬ１の両端の電圧の変化に応じて、２次側の２次コイルＬ２，Ｌ３に電圧が発生する。

また、１次コイルＬ１は、一端にＮＭＯＳトランジスタ２２のソースと、ＮＭＯＳトランジスタ２３のドレインが接続され、他端にＮＭＯＳトランジスタ２３のソースがコンデンサ２１を介して接続されている。

したがって、ＮＭＯＳトランジスタ２２，２３のスイッチングが開始されると、２次コイルＬ２，Ｌ３の電圧が変化することとなる。なお、１次コイルＬ１と２次コイルＬ２，Ｌ３とは、同極性で電磁結合されている。

制御ブロック２５は、ＮＭＯＳトランジスタ２２，２３のスイッチングを制御するための回路ブロックであり、詳細は後述する。

ダイオード３０，３１は、２次コイルＬ２，Ｌ３の電圧を整流し、コンデンサ３２は、整流された電圧を平滑化する。この結果、コンデンサ３２には、平滑化された出力電圧Ｖｏｕｔが生成される。なお、出力電圧Ｖｏｕｔは、目的レベルの直流電圧となる。

定電圧回路３３は、一定の直流電圧を生成する回路であり、例えば、シャントレギュレータを用いて構成される。

発光ダイオード３４は、出力電圧Ｖｏｕｔと、定電圧回路３３の出力との差に応じた強度の光を発光する素子であり、後述するフォトトランジスタ５１とともに、フォトカプラを構成する。本実施形態では、出力電圧Ｖｏｕｔのレベルが高くなると、発光ダイオード３４からの光の強度は強くなる。

なお、直列に接続された１次コイルＬ１及びコンデンサ２１がＮＭＯＳトランジスタ２３と並列に接続される形態が説明されたが、直列に接続された１次コイルＬ１及びコンデンサ２１がＮＭＯＳトランジスタ２２と並列に接続されていてもよい。

＜＜＜制御ブロック２５＞＞＞
制御ブロック２５は、制御ＩＣ４０、電流検出回路５０、フォトトランジスタ５１、及びコンデンサ５２を含む。

制御ＩＣ４０は、ＮＭＯＳトランジスタ２２，２３のスイッチングを制御する集積回路であり、端子ＦＢ，ＩＳ，ＨＯ，ＬＯを有する。

端子ＦＢは、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂが発生する端子であり、フォトトランジスタ５１、及びコンデンサ５２が接続される。フォトトランジスタ５１は、発光ダイオード３４からの光の強度に応じた大きさのバイアス電流Ｉ１を、端子ＦＢから接地へと流し、コンデンサ５２は、端子ＦＢと、接地との間のノイズを除去するために設けられる。このため、フォトトランジスタ５１は、シンク電流を生成するトランジスタとして動作する。

端子ＩＳは、コンデンサ２１に流れる共振電流Ｉｃｒを検出する電流検出回路５０により、１次コイルＬ１の共振電流Ｉｃｒの電流値に応じた電圧Ｖｉｓが印加される端子である。なお、電流検出回路５０は、共振電流Ｉｃｒを検出し、共振電流Ｉｃｒの方向及び大きさに応じた電圧Ｖｉｓを出力する。この電流検出回路５０の構成は特に制限されないが、抵抗と容量素子が直列接続された形態が一例となる。端子ＩＳには抵抗と容量素子の接続点が接続される。他の形態として２つの抵抗が直列接続された形態でもよく、端子ＩＳには抵抗同士の接続点が接続される。

端子ＨＯは、ＮＭＯＳトランジスタ２２を駆動する駆動信号Ｖｄｒ１が出力される端子であり、ＮＭＯＳトランジスタ２２のゲートが接続される。

端子ＬＯは、ＮＭＯＳトランジスタ２３を駆動する駆動信号Ｖｄｒ２が出力される端子であり、ＮＭＯＳトランジスタ２３のゲートが接続される。なお、制御ＩＣ４０は、「スイッチング制御回路」に相当する。また、ダイオードＤ１は「第１還流ダイオード」に相当し、ダイオードＤ２は「第２還流ダイオード」に相当する。

＜＜＜スイッチング電源回路１０における貫通電流の説明＞＞＞
ところで、本実施形態のスイッチング電源回路１０では、ＮＭＯＳトランジスタ２２，２３がスイッチングされる際には、ＮＭＯＳトランジスタ２２，２３がともにオフとなるデッドタイムが設定されている。しかしながら、スイッチング電源回路１０において、例えば共振外れが発生した場合に、電源側から接地側へと貫通電流が流れることがある。以下、スイッチング電源回路１０において発生する貫通電流について説明する。

＝＝通常動作時に発生する貫通電流＝＝
図２は、状態（Ａ）電源側のＮＭＯＳトランジスタ２２がオンした後、状態（Ｃ）接地側のＮＭＯＳトランジスタ２３がオンする際に流れる貫通電流の一例を示す図であり、スイッチング電源回路１０のトランス２４、コンデンサ２１、トランス２４の２次側の回路の等価回路１０ａを示す。

等価回路１０ａは、インダクタＬ４，Ｌ５、コンデンサＣ１、２次側の整流回路などを表す交流等価抵抗Ｒ１を含んで構成される。

また、ＮＭＯＳトランジスタ２２，２３は、相補的にオンされる。具体的には、ＮＭＯＳトランジスタ２２がオンされているとき、反対側のＮＭＯＳトランジスタ２３はオフされ、ＮＭＯＳトランジスタ２３がオンされているとき、反対側のＮＭＯＳトランジスタ２２はオフされる。

ここで、ＮＭＯＳトランジスタ２２，２３の接続点（すなわち、ＮＭＯＳトランジスタ２２とＮＭＯＳトランジスタ２３との交点）をノードＮ０とし、インダクタＬ４，Ｌ５の接続点をノードＮ１とする。なお、等価回路１０ａに流れる共振電流ｃｒは、ノードＮ０からノードＮ１（すなわち、１次コイルＬ１とコンデンサ２１で構成される共振回路）の方向へ至る場合を正とする電流である。

状態（Ａ）において、端子ＨＯからハイレベル（以下、“Ｈ”レベルとする）の電圧が出力されると、ＮＭＯＳトランジスタ２２はオンされる。状態（Ａ）において、端子ＬＯからは、ローレベル（以下、“Ｌ”レベルとする）の電圧が出力され、ＮＭＯＳトランジスタ２３はオフされる。

この時、始めに、経路Ｐａで示すように、ＮＭＯＳトランジスタ２２を経由して正の方向の共振電流Ｉｃｒが流れる。その後、インダクタＬ４，Ｌ５、コンデンサＣ１で構成される共振回路の共振動作により、正の方向の共振電流Ｉｃｒは減少する。

正の方向の共振電流Ｉｃｒが減少し、経路Ｐｂで示すように、ＮＭＯＳトランジスタ２２を経由して共振電流Ｉｃｒが負の方向に流れる。

その後、状態（Ｂ）において、端子ＨＯから“Ｌ”レベルの電圧が出力されると、ＮＭＯＳトランジスタ２２はオフされる。そして、経路Ｐｃで示すように共振電流Ｉｃｒは、ダイオードＤ１を介して直流電源Ｖｄｃに流れる方向、すなわち負の方向に流れる。

この結果、例えば、図４に示すように、ＮＭＯＳトランジスタ２２がオフした後のデッドタイムの期間において、共振電流Ｉｃｒは負の値となる。このとき、ＮＭＯＳトランジスタ２２に流れるドレイン電流ＩｄＨも負となり、ダイオードＤ１に共振電流Ｉｃｒが流れている。

なお、図４において、期間ａ，ｂ，ｃは、それぞれ、経路Ｐａ，Ｐｂ，Ｐｃに対応する。そのため、期間ａ，ｂ，ｃは、それぞれ、共振電流Ｉｃｒが流れる際の共振電流Ｉｃｒの電流値の変化を経路Ｐａ，Ｐｂ，Ｐｃごとに分けて示している。

そして、状態（Ｃ）において、端子ＬＯから“Ｈ”レベルの電圧が出力されると、ＮＭＯＳトランジスタ２３はオンされる。ダイオードＤ１に共振電流Ｉｃｒが流れている間に、ＮＭＯＳトランジスタ２３がオンされると、ダイオードＤ１に逆回復電流が流れるため、電源側から接地側へと経路Ｐｄで示すように貫通電流が流れる。

なお、「逆回復電流」とは、順方向バイアス電圧を印加することでダイオードに順方向電流が流れる状態から、バイアス方向が変化し、ダイオードに逆方向バイアス電圧が印加されると、ダイオードに蓄積されたキャリアによって、カソードからアノードの方向に流れる電流を表す。

図３は、状態（Ｄ）接地側のＮＭＯＳトランジスタ２３がオンした後、状態（Ｆ）電源側のＮＭＯＳトランジスタ２２がオンする際に流れる貫通電流の一例を示す図である。等価回路１０ａは、図２の場合と同様であるため、説明を省略する。

状態（Ｄ）において、端子ＬＯから“Ｈ”レベルの電圧が出力されると、ＮＭＯＳトランジスタ２３はオンされる。状態（Ｄ）において、端子ＨＯからは、“Ｌ”レベルの電圧が出力され、ＮＭＯＳトランジスタ２２はオフされる。

この時、始めに、経路Ｐｅで示すように、負の方向の共振電流Ｉｃｒが流れる。その後、インダクタＬ４，Ｌ５、コンデンサＣ１で構成される共振回路の共振動作により、負の方向の共振電流Ｉｃｒは減少する。

負の方向の共振電流Ｉｃｒが減少し、経路Ｐｆで示すように、ＮＭＯＳトランジスタ２３を経由して共振電流Ｉｃｒが正の方向に流れる。

その後、状態（Ｅ）において、端子ＬＯから“Ｌ”レベルの電圧が出力されると、ＮＭＯＳトランジスタ２３はオフされる。そして、経路Ｐｇで示すように共振電流Ｉｃｒは、ダイオードＤ２を介してノードＮ０に流れる方向、すなわち正の方向に流れる。

この結果、例えば、図４に示すように、ＮＭＯＳトランジスタ２３がオフした後のデッドタイムの期間において、共振電流Ｉｃｒは正の値となる。

なお、図４において、期間ｅ，ｆ，ｇは、それぞれ、経路Ｐｅ，Ｐｆ，Ｐｇに対応する。そのため、期間ｅ，ｆ，ｇは、それぞれ、共振電流Ｉｃｒが流れる際の共振電流Ｉｃｒの電流値の変化を経路Ｐｅ，Ｐｆ，Ｐｇごとに分けて示している。

そして、状態（Ｅ）において、ＮＭＯＳトランジスタ２３はオフされているため、経路Ｐｇで示すように、正の方向の共振電流Ｉｃｒは、ダイオードＤ２を介してノードＮ０に流れる。

この時、状態（Ｆ）において、端子ＨＯから“Ｈ”レベルの電圧が出力されると、ＮＭＯＳトランジスタ２２はオンされる。ダイオードＤ２に共振電流Ｉｃｒが流れている間に、ＮＭＯＳトランジスタ２２がオンされると、ダイオードＤ２に逆回復電流が流れるため、電源側から接地側へと経路Ｐｈで示すように貫通電流が流れる。

このように、ＮＭＯＳトランジスタ２２がオンされる際に、正の方向の共振電流Ｉｃｒが流れ、その後、ＮＭＯＳトランジスタ２２がオフされ、負の方向の共振電流ＩｃｒがダイオードＤ１を介して流れる際にＮＭＯＳトランジスタ２３がオンされることにより貫通電流が流れる。

また、ＮＭＯＳトランジスタ２３がオンされる際に、負の方向の共振電流Ｉｃｒが流れ、その後、ＮＭＯＳトランジスタ２３がオフされ、正の方向の共振電流ＩｃｒがダイオードＤ２を介して流れる際にＮＭＯＳトランジスタ２２がオンされることにより貫通電流が流れる。

以下、本実施形態では、スイッチング電源回路１０が、ＮＭＯＳトランジスタ２２がオンした後に正の方向の共振電流Ｉｃｒを流し、ＮＭＯＳトランジスタ２３がオンした後に負の方向の共振電流Ｉｃｒを流す「通常動作」している場合、スイッチング電源回路１０は、「モードＡ」で動作していると称する。

なお、詳細は後述するが、ここで「ＮＭＯＳトランジスタ２２（またはＮＭＯＳトランジスタ２３）がオンした後」とは、ＮＭＯＳトランジスタ２２（またはＮＭＯＳトランジスタ２３）がオンしてから、所定期間経過した後のタイミングである。

＝＝起動時等に発生する貫通電流＝＝
上述した貫通電流は、スイッチング電源回路１０が通常動作をしている場合以外に、例えば、スイッチング電源回路１０の起動時、負荷急変の発生時、または、直流電源Ｖｄｃの急変時等の過渡的な状態により発生することがある。ここで、図５及ぶ図６を参照しつつ、スイッチング電源回路１０の起動時等に発生する貫通電流を説明する。

なお、図５は、状態（Ｉ）接地側のＮＭＯＳトランジスタ２３がオンした後、状態（Ｋ）電源側のＮＭＯＳトランジスタ２２がオンする際に流れる貫通電流の一例を示す図である。等価回路１０ａは、図２、図３の場合と同様であるため、説明を省略する。

図６は、正の方向に共振電流Ｉｃｒが流れる際に貫通電流が流れる場合の共振電流Ｉｃｒの一例を示す図である。スイッチング電源回路１０が起動された直後においては、コンデンサＣ１やスイッチング電源回路１０に生じる寄生容量等は充電されていない。

このため、起動時、例えば、状態（Ｇ）において、端子ＨＯから“Ｈ”レベルの電圧が出力されると、図５のＮＭＯＳトランジスタ２２がオンされ、非常に大きな正の方向の電流が経路Ｐｉで示すように、コンデンサＣ１へと流れることになる。なお、状態（Ｇ）において、端子ＬＯから“Ｌ”レベルの電圧が出力され、ＮＭＯＳトランジスタ２３はオフされている。

このため、状態（Ｈ）において、端子ＨＯから“Ｌ”レベルの電圧が出力され、ＮＭＯＳトランジスタ２２がオフとなった後、共振電流Ｉｃｒは経路Ｐｊで示すようにダイオードＤ２を介して正の方向に流れ続ける。

その後、状態（Ｉ）において、端子ＬＯから“Ｈ”レベルの電圧が出力され、ＮＭＯＳトランジスタ２３はオンされた場合であっても、図６に示すように、共振電流Ｉｃｒは、経路Ｐｋで示すように流れ、正の値を維持する。

そして、共振電流Ｉｃｒが、経路Ｐｋで示すように、ＮＭＯＳトランジスタ２３を介して流れている間に、状態（Ｊ）において、端子ＬＯから“Ｌ”レベルの電圧が出力されると、ＮＭＯＳトランジスタ２３はオフされる。この結果、共振電流Ｉｃｒは、経路Ｐｌで示すように、ダイオードＤ２を介してノードＮ０に流れる。

その後、図６に示すように、状態（Ｋ）において、端子ＨＯから“Ｈ”レベルの電圧が出力されると、ＮＭＯＳトランジスタ２２はオンされる。ダイオードＤ２に共振電流Ｉｃｒが流れている間に、ＮＭＯＳトランジスタ２２がオンされると、ダイオードＤ２に逆回復電流が流れるため、電源側から接地側へと経路Ｐｍで示すように貫通電流が流れる。

なお、図６において、期間ｉ，ｊ，ｋ，ｌは、それぞれ、経路Ｐｉ，Ｐｊ，Ｐｋ，Ｐｌに対応する。そのため、期間ｉ，ｊ，ｋ，ｌは、それぞれ、共振電流Ｉｃｒが流れる際の共振電流Ｉｃｒの電流値の変化を経路Ｐｉ，Ｐｊ，Ｐｋ，Ｐｌごとに分けて示している。

スイッチング電源回路１０が通常動作しない場合（例えば、起動された直後の場合）における貫通電流について上述した。スイッチング電源回路１０が通常動作しない場合には、更に、直流電圧Ｖｄｃが急激に低下したり、負荷１１の状態が変化することにより出力電圧Ｖｏｕｔが目的レベルの直流電圧から急激に上昇したりする場合がある。

以下でこのような場合に流れることがある貫通電流について説明する。
なお、図７は、状態（Ｎ）電源側のＮＭＯＳトランジスタ２２がオンした後、状態（Ｐ）接地側のＮＭＯＳトランジスタ２３がオンする際に流れる貫通電流の一例を示す図である。等価回路１０ａは、図２、図３、図５の場合と同様であるため、説明を省略する。

図８は、負の方向に共振電流Ｉｃｒが流れる際に貫通電流が流れる場合の共振電流Ｉｃｒの一例を示す図である。

ところで、直流電圧Ｖｄｃの急激な低下や、出力電圧Ｖｏｕｔの急激な上昇の直後においては、出力電圧Ｖｏｕｔが直流電圧Ｖｄｃより高くなることがある。このため、例えば、状態（Ｌ）において、端子ＬＯから“Ｈ”レベルの電圧が出力されると、図７のＮＭＯＳトランジスタ２３がオンされ、負の方向の共振電流Ｉｃｒが、経路Ｐｎで示すように、ＮＭＯＳトランジスタ２３へと流れることになる。状態（Ｌ）において、端子ＨＯから“Ｌ”レベルの電圧が出力され、ＮＭＯＳトランジスタ２２は、オフされる。

その後、状態（Ｍ）において、端子ＬＯから“Ｌ”レベルの電圧が出力されると、ＮＭＯＳトランジスタ２３はオフとなった後、共振電流Ｉｃｒは、経路Ｐоで示すように、ダイオードＤ１を介して負の方向に流れ続ける。

このため、状態（Ｎ）において、端子ＨＯから“Ｈ”レベルの電圧が出力され、ＮＭＯＳトランジスタ２２はオンされた場合であっても、共振電流Ｉｃｒは、経路Ｐｐで示すように、ＮＭＯＳトランジスタ２２を介して流れ、負の値を維持する。

その後、状態（О）において、端子ＨＯから“Ｌ”レベルの電圧が出力され、ＮＭＯＳトランジスタ２２がオフされると、共振電流Ｉｃｒは、経路Ｐｑで示すように、ダイオードＤ１を介して流れる。

この時、図８に示すように、状態（Ｐ）において、端子ＬＯから“Ｈ”レベルの電圧が出力されると、ＮＭＯＳトランジスタ２３はオンされる。ダイオードＤ１に共振電流Ｉｃｒが流れている間に、ＮＭＯＳトランジスタ２３がオンされると、ダイオードＤ１に逆回復電流が流れるため、電源側から接地側へと経路Ｐｒで示すように貫通電流が流れる。

なお、図８において、期間ｎ，о，ｐ，ｑは、それぞれ、経路Ｐｎ，Ｐо，Ｐｐ，Ｐｑに対応する。そのため、期間ｎ，о，ｐ，ｑは、それぞれ、共振電流Ｉｃｒが流れる際の共振電流Ｉｃｒの電流値の変化を経路Ｐｎ，Ｐо，Ｐｐ，Ｐｑごとに分けて示している。

このように、スイッチング電源回路１０が起動された直後において、ＮＭＯＳトランジスタ２３がオンされる際に、正の方向の共振電流Ｉｃｒが流れ、その後、ＮＭＯＳトランジスタ２３がオフされ、正の方向の共振電流ＩｃｒがダイオードＤ２を介して流れる際にＮＭＯＳトランジスタ２２がオンされることにより貫通電流が流れる。

また、直流電圧Ｖｄｃの急激な低下や、出力電圧Ｖｏｕｔの急激な上昇により、ＮＭＯＳトランジスタ２２がオンされる際に、負の方向の共振電流Ｉｃｒが流れ、その後、ＮＭＯＳトランジスタ２２がオフされ、負の方向の共振電流ＩｃｒがダイオードＤ１を介して流れる際にＮＭＯＳトランジスタ２３がオンされると、貫通電流が流れる。

上述したように、スイッチング電源回路１０が通常動作（または、モードＡ）で動作している場合、ＮＭＯＳトランジスタ２２がオンした後、正の方向の共振電流Ｉｃｒが流れ、ＮＭＯＳトランジスタ２３がオンした後、負の方向の共振電流Ｉｃｒが流れる。

しかしながら、例えば、スイッチング電源回路１０の起動時、ＮＭＯＳトランジスタ２３がオンした後、負の方向ではなく、正の方向の共振電流Ｉｃｒが流れる。また、スイッチング電源回路１０の負荷や入力の電源電圧Ｖｄｃが急変した場合、ＮＭＯＳトランジスタ２２がオンした後、正の方向ではなく、負の方向の共振電流Ｉｃｒが流れる。

本実施形態では、ＮＭＯＳトランジスタ２２がオンした後に負の方向の共振電流Ｉｃｒが流れている場合、または、ＮＭＯＳトランジスタ２３がオンした後に正の方向の共振電流Ｉｃｒが流れている場合、スイッチング電源回路１０は、「モードＢ」で動作していると称する。

したがって、スイッチング電源回路１０が「モードＢ」で動作している場合、ＮＭＯＳトランジスタ２２がオンされる状態と、ＮＭＯＳトランジスタ２３がオンされる状態と、において、同一の方向に共振電流Ｉｃｒが流れることにより貫通電流が流れる。

＜＜＜制御ＩＣ４０の一例＞＞＞
図９は、制御ＩＣ４０の一例を示す図である。制御ＩＣ４０は、電圧Ｖｉｓ及び電圧Ｖｆｂに基づいて、ＮＭＯＳトランジスタ２２，２３をスイッチングする回路であり、判定回路６１、駆動信号出力回路６２、タイミング信号出力回路６３、駆動回路６４、抵抗６５を含んで構成される。

なお、抵抗６５は、端子ＦＢを電源電圧Ｖｃｃから内部回路（不図示）により生成される電圧Ｖｄｄにプルアップするための抵抗であり、フォトトランジスタ５１のバイアス電流Ｉ１により変化する電圧Ｖｆｂを生成する。

判定回路６１は、タイミング信号出力回路６３（後述）からタイミング信号ｔｉｍ１，ｔｉｍ２が入力される際に、共振電流Ｉｃｒに応じた電圧Ｖｉｓが基準電圧ＶＲＥＦ０に対して高いか低いかに基づいて、スイッチング電源回路１０の動作モードを判定する。判定回路６１は、コンパレータ７１、モード判定回路７２を含んで構成される。

コンパレータ７１は、共振電流Ｉｃｒに応じた電圧Ｖｉｓと、共振電流Ｉｃｒの方向を検出するための基準電圧ＶＲＥＦ０と、を比較し、共振電流Ｉｃｒの方向を示す信号ｔｈ１を出力する。ここで、基準電圧ＶＲＥＦ０のレベルは、共振電流Ｉｃｒがゼロの際の電圧Ｖｉｓのレベルである。

そして、コンパレータ７１は、電圧Ｖｉｓが基準電圧ＶＲＥＦ０より大きい場合、共振電流Ｉｃｒの方向が正であることを示す“Ｈ”レベルの信号ｔｈ１を出力する。一方、コンパレータ７１は、電圧Ｖｉｓが基準電圧ＶＲＥＦ０より小さい場合、共振電流Ｉｃｒの方向が負であることを示す“Ｌ”レベルの信号ｔｈ１を出力する。

モード判定回路７２は、タイミング信号ｔｉｍ１の立ち上がりエッジにおいて、“Ｈ”レベルの信号ｔｈ１が入力されている場合、スイッチング電源回路１０が“モードＡ”で動作すると判定し、“Ｌ”レベルの信号ｔｈ１が入力されている場合、スイッチング電源回路１０が“モードＢ”で動作すると判定する。

一方、モード判定回路７２は、タイミング信号ｔｉｍ２の立ち上がりエッジにおいて、“Ｌ”レベルの信号ｔｈ１が入力されている場合、スイッチング電源回路１０が“モードＡ”で動作すると判定し、“Ｈ”レベルの信号ｔｈ１が入力されている場合、スイッチング電源回路１０が“モードＢ”で動作すると判定する。

また、モード判定回路７２は、スイッチング電源回路１０が“モードＡ”で動作する場合、“Ｈ”レベルの信号ｍｏｄｅを出力し、スイッチング電源回路１０が“モードＢ”で動作する場合、“Ｌ”レベルの信号ｍｏｄｅを出力する。

駆動信号出力回路６２は、信号ｍｏｄｅ、電圧Ｖｉｓ及び電圧Ｖｆｂに基づいて、駆動信号Ｖｄｒｖ１，Ｖｄｒｖ２を出力する回路であり、パルス幅出力回路８１、コンパレータ８２，８３、駆動信号生成回路８４を含んで構成される。

パルス幅出力回路８１は、出力電圧Ｖｏｕｔに応じた電圧Ｖｆｂに基づいて、出力電圧Ｖｏｕｔを目的レベルとするための駆動信号Ｖｄｒｖ１，Ｖｄｒｖ２の“パルス幅Ｔ０”を示す情報を出力する。

本実施形態のパルス幅出力回路８１は、例えば、電圧Ｖｆｂに応じて値が変化するカウント値を、“パルス幅Ｔ０”として出力するカウンタを含む。ただし、パルス幅出力回路８１は、所定の演算処理を実行し、電圧Ｖｆｂに応じた“パルス幅Ｔ０”を示す情報を出力しても良い。

コンパレータ８２は、共振電流Ｉｃｒの方向が正の方向から負の方向へ変わる直前のタイミングを検出する回路である。具体的には、コンパレータ８２は、電圧Ｖｉｓと、ゼロに近い正の方向の共振電流Ｉｃｒに応じた電圧Ｖｉｓを示す基準電圧ＶＲＥＦ１と、を比較し、共振電流Ｉｃｒがゼロに近づくと、“Ｌ”レベルの信号ｔｈ２を出力する。一方、正の方向の共振電流Ｉｃｒに応じた電圧Ｖｉｓが基準電圧ＶＲＥＦ１よりも大きい場合、コンパレータ８２は、“Ｈ”レベルの信号ｔｈ２を出力する。

コンパレータ８３は、共振電流Ｉｃｒが負の方向から正の方向へ変わる直前のタイミングを検出する回路である。具体的には、コンパレータ８３は、電圧Ｖｉｓと、ゼロに近い負の方向の共振電流Ｉｃｒに応じた電圧Ｖｉｓを示す基準電圧ＶＲＥＦ２と、を比較し、共振電流Ｉｃｒがゼロに近づくと、“Ｈ”レベルの信号ｔｈ３を出力する。一方、負の方向の共振電流Ｉｃｒに応じた電圧Ｖｉｓが基準電圧ＶＲＥＦ２よりも小さい場合、コンパレータ８３は、“Ｌ”レベルの信号ｔｈ３を出力する。なお、本実施形態では、基準電圧ＶＲＥＦ０，ＶＲＥＦ１，ＶＲＥＦ２の大小関係は、ＶＲＥＦ１＞ＶＲＥＦ０＞ＶＲＥＦ２であるものとする。

このように、本実施形態では、共振電流Ｉｃｒが正から負の方向へ変化する直前のタイミング時と、負から正の方向へ変化する直前のタイミング時と、を基準電圧ＶＲＥＦ１，ＶＲＥＦ２を用いて検出している。なお、本実施形態では、基準電圧ＶＲＥＦ１の大きさと、基準電圧ＶＲＥＦ２の大きさとを同じであることとするが、異なる大きさであっても良い。また、基準電圧ＶＲＥＦ１，ＶＲＥＦ２は、直流電源Ｖｄｃに応じて変化するものとしてもよい。

駆動信号生成回路８４は、“パルス幅Ｔ０”、信号ｍｏｄｅ、信号ｔｈ２，ｔｈ３に基づいて、駆動信号Ｖｄｒｖ１，Ｖｄｒｖ２を出力する。具体的には、駆動信号生成回路８４は、信号ｍｏｄｅが“モードＡ”を示す場合、“パルス幅Ｔ０”の駆動信号Ｖｄｒｖ１，Ｖｄｒｖ２を出力する。ただし、スイッチング電源回路１０がモードＡで動作し、出力電圧Ｖｏｕｔを目的レベルとする”パルス幅Ｔ０“の駆動信号Ｖｄｒｖ１，Ｖｄｒｖ２を出力し続ける場合において、上述のように、貫通電流が発生することがある。

そこで、駆動信号生成回路８４は、スイッチング電源回路１０がモードＡ動作している際に、貫通電流を防ぐべく、“パルス幅Ｔ０”より短いパルス幅の駆動信号Ｖｄｒｖ１，Ｖｄｒｖ２を生成することがある。

具体的には、駆動信号生成回路８４は、“パルス幅Ｔ０”の駆動信号Ｖｄｒｖ１，Ｖｄｒｖ２を出力している際に、共振電流Ｉｃｒがほぼゼロになる、すなわち、“Ｌ”レベルの信号ｔｈ２及び“Ｈ”レベルの信号ｔｈ３が入力されると、出力している駆動信号のレベルを“Ｌ”レベルに変化させる。なお、駆動信号生成回路８４は、所定のデッドタイムを有し、駆動信号Ｖｄｒｖ１，Ｖｄｒｖ２を相補的に出力する。

また、駆動信号生成回路８４は、信号ｍｏｄｅが“モードＢ”を示す場合、“パルス幅Ｔ０”に基づいて、駆動信号Ｖｄｒｖ１，Ｖｄｒｖ２のうち一方を“Ｈ”レベルとし、“パルス幅Ｔ０”が経過すると、“Ｌ”レベルに変化させる。

ただし、スイッチング電源回路１０がモードＢで動作している際、上述のように、貫通電流が発生する。そこで、駆動信号生成回路８４は、スイッチング電源回路１０がモードＢ動作している際に、貫通電流を防ぐべく、デッドタイムが延長するように、駆動信号Ｖｄｒｖ１，Ｖｄｒｖ２を生成する。

具体的には、駆動信号生成回路８４は、駆動信号Ｖｄｒｖ１が“Ｌ”レベルとなった後、デッドタイム経過後、共振電流Ｉｃｒが正の方向に流れる、すなわち、“Ｈ”レベルの信号ｔｈ２が入力されるまで、“Ｌ”レベルの駆動信号Ｖｄｒｖ２を出力する。一方、駆動信号生成回路８４は、駆動信号Ｖｄｒｖ２が“Ｌ”レベルとなった後、デッドタイム経過後、共振電流Ｉｃｒが負の方向に流れる、すなわち、“Ｌ”レベルの信号ｔｈ３が入力されるまで、“Ｌ”レベルの駆動信号Ｖｄｒｖ１を出力する。

なお、本実施形態では、上述のようにデッドタイムを延長する期間を、信号ｔｈ２，ｔｈ３で決定しているが、信号ｔｈ１が変化するタイミング（例えば、信号ｔｈ１が“Ｈ”レベルから“Ｌ”レベルへ変化するタイミング、又は、信号ｔｈ１が“Ｌ”レベルから“Ｈ”レベルへ変化するタイミング）で決定してもよい。

タイミング信号出力回路６３は、パルス幅出力回路８１からの“パルス幅Ｔ０”に基づいて、駆動信号Ｖｄｒｖ１が“Ｈ”レベルである時、タイミング信号ｔｉｍ１を生成し、駆動信号Ｖｄｒｖ２が“Ｈ”レベルである時、タイミング信号ｔｉｍ２を生成する。タイミング信号ｔｉｍ１,ｔｉｍ２の生成については、後述する。

駆動回路６４は、駆動信号Ｖｄｒｖ１，Ｖｄｒｖ２に基づいて、ＮＭＯＳトランジスタ２２，２３を駆動する。具体的には、駆動回路６４は、“Ｈ”レベルの駆動信号Ｖｄｒｖ１が入力されると、“Ｈ”レベルの信号Ｖｄｒ１を端子ＨＯから出力し、“Ｌ”レベルの駆動信号Ｖｄｒｖ１が入力されると、“Ｌ”レベルの信号Ｖｄｒ１を端子ＨＯから出力する。

また、駆動回路６４は、“Ｈ”レベルの駆動信号Ｖｄｒｖ２が入力されると、“Ｈ”レベルの信号Ｖｄｒ２を端子ＬＯから出力し、“Ｌ”レベルの駆動信号Ｖｄｒｖ２が入力されると、“Ｌ”レベルの信号Ｖｄｒ２を端子ＬＯから出力する。なお、コンパレータ７１は「第１検出回路」に相当する。

＜＜＜タイミング信号ｔｉｍ１,ｔｉｍ２を生成するタイミングの説明＞＞＞
図１０は、タイミング信号出力回路６３がタイミング信号ｔｉｍ１，ｔｉｍ２を生成するタイミングの一例を示す図である。なお、ここでは、スイッチング電源回路１０が通常動作している際の共振電流Ｉｃｒの波形を例示している。

まず、時刻ｔ０において、端子ＨＯから“Ｈ”レベルの信号が出力される。時刻ｔ１において、共振電流Ｉｃｒは、負の方向から正の方向へと変化する。ここで、共振電流Ｉｃｒは、負荷電流Ｉｌｏａｄと、励磁電流Ｉｅｘと、の和であるため、負荷１１の状態が軽負荷状態となるにつれ、負荷電流Ｉｌｏａｄが減少する。そのため、時刻ｔ１の位置は、より遅れる。したがって、スイッチング電源回路１０が通常動作している場合において、時刻ｔ１は、負荷電流Ｉｌｏａｄが流れない場合に最も遅れる。

また、時刻ｔ２において、励磁電流Ｉｅｘが負の方向から正の方向へと変化する。スイッチング周波数は、出力電圧Ｖｏｕｔに応じた電圧Ｖｆｂに基づいて、決定される。そして、ＮＭＯＳトランジスタ２２，２３のオン・デューティ比が５０％とすると、励磁電流Ｉｅｘが負の方向から正の方向へと変化する時刻ｔ２は、“パルス幅Ｔ０”が“Ｈ”レベルになってから１／２Ｔ０の期間が経過した所（パルス幅Ｔ０の中心箇所）となる。

ここで、“パルス幅Ｔ０”のパルス幅Ｔ０の中心箇所で、共振電流Ｉｃｒが負の方向から正の方向へと変化しない場合、スイッチング電源回路１０の起動時等において、コンデンサ２１の電圧の平均値が直流電源Ｖｄｃの１／２以下となっている。したがって、“パルス幅Ｔ０”において、“パルス幅Ｔ０”のパルス幅Ｔ０の中心箇所となる時刻ｔ２にタイミング信号ｔｉｍ１を生成し、共振電流Ｉｃｒの方向を判定することで、“モードＡ”又は“モードＢ”を判定することができる。また、タイミング信号ｔｉｍ１を生成するタイミングは、“パルス幅Ｔ０”の１／２以後（中心以後）であってもよい。

また、タイミング信号ｔｉｍ２はタイミング信号ｔｉｍ１と同様に生成される。以下でタイミング信号ｔｉｍ２を生成するタイミングについて説明する。

時刻ｔ０に対応する時刻ｔ３において、端子ＬＯから“Ｈ”レベルの信号が出力され、時刻ｔ１に対応する時刻ｔ４において、共振電流Ｉｃｒは、正の方向から負の方向へと変化する。そして、時刻ｔ２に対応する時刻ｔ５において、励磁電流Ｉｅｘが正の方向から負の方向へと変化する。

ここで、“パルス幅Ｔ０”において、“パルス幅Ｔ０”のパルス幅Ｔ０の中心箇所となる時刻ｔ５にタイミング信号ｔｉｍ２を生成し、共振電流Ｉｃｒの方向を判定することで、タイミング信号ｔｉｍ１と同様に、“モードＡ”又は“モードＢ”を判定することができる。また、タイミング信号ｔｉｍ２を生成するタイミングは、タイミング信号ｔｉｍ１と同様に、“パルス幅Ｔ０”の１／２以後（中心以後）であってもよい。

なお、ＮＭＯＳトランジスタ２２は「第１スイッチング素子」に対応し、ＮＭＯＳトランジスタ２３は「第２スイッチング素子」に対応する。また、タイミング信号ｔｉｍ１は「第１タイミング信号」に相当し、タイミング信号ｔｉｍ２は「第２タイミング信号」に相当する。また、モードＢは「第１モード」に相当し、モードＡは「第２モード」に相当する。基準電圧ＶＲＥＦ１，ＶＲＥＦ２は、「第１所定値」又は「第２所定値」に相当する。また、タイミング信号ｔｉｍ１が出力されるタイミングは「第１タイミング」に相当し、タイミング信号ｔｉｍ２が出力されるタイミングは「第２タイミング」に相当する。

＜＜＜制御ＩＣ４０の動作のフローチャートの説明＞＞＞
図１１は、制御ＩＣ４０の動作の一例を表すフローチャートを示す図である。
まず、モードＡ又はＢにおける制御ＩＣ４０の動作の概略を示す。スイッチング電源回路１０がモードＡ動作する場合、共振電流Ｉｃｒがゼロに近づいたことをコンパレータ８２，８３が示すと、制御ＩＣ４０は、ＮＭＯＳトランジスタ２２，２３のうちオンされている一方をオフし、デッドタイム経過後、他方をオンする。なお、共振電流Ｉｃｒがゼロに近づいたか否かを検出するために、駆動信号生成回路８４は、信号ｔｈ２が“Ｌ”レベルであり、かつ、信号ｔｈ３が“Ｈ”レベルであるかを判定する。

つぎに、スイッチング電源回路１０がモードＢ動作する場合、“パルス幅Ｔ０”の間、ＮＭＯＳトランジスタ２２，２３のうち一方がオンされた後にデッドタイムが経過した後、共振電流Ｉｃｒがゼロに近づくまでデッドタイムを延長する。そして、共振電流Ｉｃｒがゼロに近づいたことをコンパレータ８２，８３が示すと、制御ＩＣ４０は、他方をオンする。

以下に、上述した動作に関する制御ＩＣ４０の詳細な動作についてフローチャートを用いて説明する。

＝＝モード判定動作＝＝
始めに、パルス幅出力回路８１は、出力電圧Ｖｏｕｔに応じた電圧Ｖｆｂに応じて“パルス幅Ｔ０”を出力する（Ｓ１）。そして、駆動信号生成回路８４は、駆動信号Ｖｄｒｖ１又はＶｄｒｖ２を“Ｈ”レベルにする（Ｓ２）。その後、駆動信号生成回路８４及びタイミング信号出力回路６３は、“Ｈ”レベルにされた“パルス幅Ｔ０”をカウントする（Ｓ３）。

タイミング信号出力回路６３は、駆動信号Ｖｄｒｖ１又はＶｄｒｖ２のパルスの継続時間が“パルス幅Ｔ０”の中心となったか否かを判定する（Ｓ４）。タイミング信号出力回路６３は、パルスの継続時間が“パルス幅Ｔ０”の中心でない場合（Ｓ４：Ｎｏ）、駆動信号Ｖｄｒｖ１又はＶｄｒｖ２のパルスの継続時間が“パルス幅Ｔ０”の中心となったか否かを判定し続ける（Ｓ４）。

パルス幅の継続時間が“パルス幅Ｔ０”の中心となる場合（Ｓ４：Ｙｅｓ）、モード判定回路７２は、タイミング信号ｔｉｍ１の発生時、共振電流Ｉｃｒが正の方向に流れているか、すなわち、コンパレータ７１が“Ｈ”レベルの信号ｔｈ１を出力しているかを判定する（Ｓ５）。またはパルス幅の継続時間が“パルス幅Ｔ０”の中心となる場合（Ｓ４：Ｙｅｓ）、モード判定回路７２は、タイミング信号ｔｉｍ２の発生時、共振電流Ｉｃｒが負の方向に流れているか、すなわち、コンパレータ７１が“Ｌ”レベルの信号ｔｈ１を出力しているかを判定する（Ｓ５）。

モード判定回路７２は、タイミング信号ｔｉｍ１の発生時、共振電流Ｉｃｒが正の方向に流れる、すなわち、信号ｔｈ１が“Ｈ”レベルである場合、スイッチング電源回路１０がモードＡで動作すると判定する（Ｓ５：Ｙｅｓ）。また、モード判定回路７２は、タイミング信号ｔｉｍ２の発生時、共振電流Ｉｃｒが負の方向に流れる、すなわち、信号ｔｈ１が“Ｌ”レベルである場合、スイッチング電源回路１０がモードＡで動作すると判定する（Ｓ５：Ｙｅｓ）。

一方、モード判定回路７２は、タイミング信号ｔｉｍ１の発生時、共振電流Ｉｃｒが負の方向に流れる、すなわち、信号ｔｈ１が“Ｌ”レベルである場合、スイッチング電源回路１０がモードＢで動作すると判定する（Ｓ５：Ｎｏ）。また、モード判定回路７２は、タイミング信号ｔｉｍ２の発生時、共振電流Ｉｃｒが正の方向に流れる、すなわち、信号ｔｈ１が“Ｈ”レベルである場合、スイッチング電源回路１０がモードＢで動作すると判定する（Ｓ５：Ｎｏ）。

＝＝スイッチング電源回路１０がモードＢ動作する場合の動作＝＝
スイッチング電源回路１０がモードＢで動作する場合（Ｓ５：Ｎｏ）、駆動信号生成回路８４は、“パルス幅Ｔ０”をカウント完了したかを判定する（Ｓ１１）。

“パルス幅Ｔ０”をカウント完了していない場合（Ｓ１１：Ｎｏ）、駆動信号生成回路８４は、“パルス幅Ｔ０”をカウント完了したかを判定し続ける（Ｓ１１）。“パルス幅Ｔ０”をカウント完了した場合（Ｓ１１：Ｙｅｓ）、駆動信号生成回路８４は、駆動信号Ｖｄｒｖ１又はＶｄｒｖ２を“Ｌ”レベルにし、デッドタイムのカウントを開始する（Ｓ１２）。

駆動信号生成回路８４は、デッドタイムをカウント完了したかを判定する（Ｓ１３）。デッドタイムをカウント完了していない場合（Ｓ１３：Ｎｏ）、駆動信号生成回路８４は、デッドタイムをカウント完了したかを判定し続ける（Ｓ１３）。

デッドタイムをカウント完了した場合（Ｓ１３：Ｙｅｓ）、駆動信号生成回路８４は、駆動信号Ｖｄｒｖ１が“Ｌ”レベルとなった後、共振電流Ｉｃｒは正の方向に流れるか、すなわち、コンパレータ８２が“Ｈ”レベルの信号ｔｈ２を出力するかを判定する（Ｓ１４）。または、駆動信号生成回路８４は、駆動信号Ｖｄｒｖ２が“Ｌ”レベルとなった後、共振電流Ｉｃｒは負の方向に流れるか、すなわち、コンパレータ８３が“Ｌ”レベルの信号ｔｈ３を出力するかを判定する（Ｓ１４）。

駆動信号Ｖｄｒｖ１が“Ｌ”レベルとなった後、信号ｔｈ２が“Ｌ”レベルである場合、又は駆動信号Ｖｄｒｖ２が“Ｌ”レベルとなった後、信号ｔｈ３が“Ｈ”レベルである場合（Ｓ１４：Ｎｏ）、駆動信号生成回路８４は、デッドタイムを継続する（Ｓ１４）。この時、共振電流Ｉｃｒは、徐々にほぼゼロに近づく。

駆動信号Ｖｄｒｖ１が“Ｌ”レベルとなった後、信号ｔｈ２が“Ｈ”レベルである場合、又は駆動信号Ｖｄｒｖ２が“Ｌ”レベルとなった後、信号ｔｈ３が“Ｌ”レベルである場合（Ｓ１４：Ｙｅｓ）、パルス幅出力回路８１は、出力電圧Ｖｏｕｔに応じた電圧Ｖｆｂに応じて“パルス幅Ｔ０”を出力する（Ｓ１）。この時、共振電流Ｉｃｒは、駆動信号Ｖｄｒｖ１が“Ｌ”レベルとなった後の場合、正の方向に流れており、駆動信号Ｖｄｒｖ２が“Ｌ”レベルとなった後の場合、負の方向に流れている。

このように、駆動信号生成回路８４は、スイッチング電源回路１０がモードＢで動作する場合、負の方向の共振電流Ｉｃｒが増加し、ゼロに近い正の値（基準電圧ＶＲＥＦ１）となると、接地側のＮＭＯＳトランジスタ２３をオンする。このような駆動により、共振電流Ｉｃｒが正となってから接地側のＮＭＯＳトランジスタ２３を駆動することで、確実に貫通電流を防ぐことができる。なお、駆動信号生成回路８４は、スイッチング電源回路１０がモードＢで動作する場合、正の方向の共振電流Ｉｃｒが減少し、ゼロに近い負の値（基準電圧ＶＲＥＦ２）となると、電源側のＮＭＯＳトランジスタ２２をオンする。同じくこのような駆動により、共振電流Ｉｃｒが負となってから電源側のＮＭＯＳトランジスタ２２を駆動することで、確実に貫通電流を防ぐことができる。

このため、スイッチング電源回路１０がモードＢで動作し、負の方向の共振電流Ｉｃｒが増加する場合、「第１所定値」は、共振電流Ｉｃｒの大きさがゼロに近い正の値（基準電圧ＶＲＥＦ１に対応する値）となる。一方、スイッチング電源回路１０がモードＢで動作し、正の方向の共振電流Ｉｃｒが減少する場合、「第１所定値」は、共振電流Ｉｃｒの大きさがゼロに近い負の値（基準電圧ＶＲＥＦ２に対応する値）となる。なお、「第３所定値」は、共振電流Ｉｃｒの電流値がゼロに近い負の値（基準電圧ＶＲＥＦ２に対応する値）となる。

なお、スイッチング電源回路１０がモードＢで動作する場合、「第１所定値」は、共振電流Ｉｃｒの大きさがゼロを示す値（基準電圧ＶＲＥＦ０に対応する値）であっても、同様の効果を得ることができる。

また、「共振電流の大きさ」は、共振電流Ｉｃｒの絶対値に相当し、共振電流Ｉｃｒの絶対値が所定値より小さいか否かに少なくとも基づいて、共振電流Ｉｃｒが正の方向又は負の方向になったかを判定してもよい。

＝＝スイッチング電源回路１０がモードＡ動作する場合の動作＝＝
スイッチング電源回路１０がモードＡで動作する場合（Ｓ５：Ｙｅｓ）、駆動信号生成回路８４は、共振電流Ｉｃｒがほぼゼロになったか、すなわち、コンパレータ８２が“Ｌ”レベルの信号ｔｈ２を出力し、コンパレータ８３が“Ｈ”レベルの信号ｔｈ３を出力しているかを判定する（Ｓ２１）。

なお、本実施形態では、共振電流Ｉｃｒがほぼゼロになったかを判定するために、信号ｔｈ２，ｔｈ３を用いているが、信号ｔｈ１が変化するタイミング（例えば、信号ｔｈ１が“Ｈ”レベルから“Ｌ”レベルへ変化するタイミング、又は、信号ｔｈ１が“Ｌ”レベルから“Ｈ”レベルへ変化するタイミング）で共振電流Ｉｃｒがほぼゼロになったかを判定してもよい。

また、「共振電流の大きさ」は、共振電流Ｉｃｒの絶対値に相当し、共振電流Ｉｃｒの絶対値が所定値より小さいか否かに基づいて、共振電流Ｉｃｒがほぼゼロになったかを判定してもよい。

コンパレータ８２が“Ｈ”レベルの信号ｔｈ２を出力している、又はコンパレータ８３が“Ｌ”レベルの信号ｔｈ３を出力している場合（Ｓ２１：Ｎｏ）、駆動信号生成回路８４は、“パルス幅Ｔ０”をカウント完了したかを判定する（Ｓ２２）。

“パルス幅Ｔ０”をカウント完了しない場合（Ｓ２２：Ｎｏ）、駆動信号生成回路８４は、共振電流Ｉｃｒがほぼゼロになったか、すなわち、コンパレータ８２が“Ｌ”レベルの信号ｔｈ２を出力し、コンパレータ８３が“Ｈ”レベルの信号ｔｈ３を出力しているかを判定する（Ｓ２１）。“パルス幅Ｔ０”をカウント完了した場合（Ｓ２２：Ｙｅｓ）、若しくは、コンパレータ８２が“Ｌ”レベルの信号ｔｈ２を出力し、コンパレータ８３が“Ｈ”レベルの信号ｔｈ３を出力している場合（Ｓ２１：Ｙｅｓ）、駆動信号生成回路８４は、駆動信号Ｖｄｒｖ１又はＶｄｒｖ２を“Ｌ”レベルにし、デッドタイムのカウントを開始する（Ｓ２３）。

このように、駆動信号生成回路８４は、スイッチング電源回路１０がモードＡで動作する場合、正の方向の共振電流Ｉｃｒが減少し、ゼロに近い正の値（基準電圧ＶＲＥＦ１）となると、電源側のＮＭＯＳトランジスタ２２をオフする。なお、駆動信号生成回路８４は、スイッチング電源回路１０がモードＡで動作する場合、負の方向の共振電流Ｉｃｒが増加し、ゼロに近い負の値（基準電圧ＶＲＥＦ２）となると、接地側のＮＭＯＳトランジスタ２３をオフする。

このため、スイッチング電源回路１０がモードＡで動作し、正の方向の共振電流Ｉｃｒが減少する場合、「第２所定値」は、共振電流Ｉｃｒの大きさがゼロに近い正の値（基準電圧ＶＲＥＦ１に対応する値）となる。一方、スイッチング電源回路１０がモードＡで動作し、負の方向の共振電流Ｉｃｒが増加する場合、「第２所定値」は、共振電流Ｉｃｒの大きさがゼロに近い負の値（基準電圧ＶＲＥＦ２に対応する値）となる。なお、「第４所定値」は、共振電流Ｉｃｒの電流値がゼロに近い負の値（基準電圧ＶＲＥＦ２に対応する値）となる。

なお、スイッチング電源回路１０がモードＡで動作する場合、「第２所定値」は、共振電流Ｉｃｒの大きさがゼロを示す値（基準電圧ＶＲＥＦ０に対応する値）であっても、同様の効果を得ることができる。

その後、駆動信号生成回路８４は、デッドタイムのカウントを完了したかを判定する（Ｓ２４）。デッドタイムのカウントを完了していない場合（Ｓ２４：Ｎｏ）、デッドタイムのカウントを完了したかを判定し続ける（Ｓ２４）。デッドタイムのカウントを完了した場合（Ｓ２４：Ｙｅｓ）、パルス幅出力回路８１は、出力電圧Ｖｏｕｔに応じた電圧Ｖｆｂに応じて“パルス幅Ｔ０”を出力する（Ｓ１）。

＜＜＜スイッチング電源回路１０の起動時の動作＞＞＞
図１２は、スイッチング電源回路１０の起動時の制御ＩＣ４０の動作の一例を示すタイミングチャートを示す図である。なお、図１２は、図５及び図６で説明したスイッチング電源回路１０の動作時の貫通電流を抑制するための制御ＩＣ４０の動作について説明するための図である。図７及び図８で説明したスイッチング電源回路１０の動作時の貫通電流を抑制するための制御ＩＣ４０の動作は同様であるためここでは説明を省略する。

コンパレータ７１，８２，８３は、図９において説明したように動作する。したがって、以下では、制御ＩＣ４０の動作を説明するために必要となる、信号ｔｈ１，ｔｈ２，ｔｈ３の変化タイミングに時刻を付し、特定の時刻の信号ｔｈ１，ｔｈ２，ｔｈ３の状態のみに関して説明する。

時刻ｔ１０以前において、まだ、スイッチング電源回路１０は起動しておらず、本実施形態のモード判定回路７２は、初期値としてモードＡを示すｍｏｄｅ信号を出力しているものとする。

スイッチング電源回路１０が起動する時刻ｔ１０において、駆動信号生成回路８４は、“Ｈ”レベルの駆動信号Ｖｄｒｖ１を出力する。

時刻ｔ１１において、タイミング信号出力回路６３は、“Ｈ”レベルの駆動信号Ｖｄｒｖ１が出力されてから“パルス幅Ｔ０”の中心となったことを示すタイミング信号ｔｉｍ１を出力する。この時、コンパレータ７１が“Ｈ”レベルの信号ｔｈ１を出力しており、正の方向の共振電流Ｉｃｒが流れているため、モード判定回路７２は、モードＡを示すｍｏｄｅ信号を出力する。

時刻ｔ１０から“パルス幅Ｔ０”が経過した時刻ｔ１２において、駆動信号生成回路８４は、“Ｌ”レベルの駆動信号Ｖｄｒｖ１を出力する。

時刻ｔ１２からデッドタイムＤＴ１が経過した後の時刻ｔ１３において、駆動信号生成回路８４は、“Ｈ”レベルの駆動信号Ｖｄｒｖ２を出力する。なお、時刻ｔ１３において、デッドタイムＤＴ１は、所定のデッドタイムであり、スイッチング電源回路１０がモードＡ動作することを示す信号ｍｏｄｅに基づいて、延長されることはない。

時刻ｔ１４において、タイミング信号出力回路６３は、“Ｈ”レベルの駆動信号Ｖｄｒｖ２が出力されてから“パルス幅Ｔ０”の中心となったことを示すタイミング信号ｔｉｍ２を出力する。この時、コンパレータ７１が“Ｈ”レベルの信号ｔｈ１を出力しており、正の方向の共振電流Ｉｃｒが流れているため、モード判定回路７２は、モードＢを示すｍｏｄｅ信号を出力する。

時刻ｔ１３から“パルス幅Ｔ０”が経過した時刻ｔ１５において、駆動信号生成回路８４は、“Ｌ”レベルの駆動信号Ｖｄｒｖ２を出力する。

時刻ｔ１５からデッドタイムＤＴ２が経過した後の時刻ｔ１６において、コンパレータ８３が、共振電流Ｉｃｒが負の方向に流れること、すなわち、共振電流Ｉｃｒに応じた電圧Ｖｉｓの大きさが基準電圧ＶＲＥＦ２より小さくなったことを示す“Ｌ”レベルの信号ｔｈ３を出力する。

スイッチング電源回路１０がモードＢ動作することを示す信号ｍｏｄｅと、“Ｌ”レベルの信号ｔｈ３と、に基づいて、駆動信号生成回路８４は、“Ｈ”レベルの駆動信号Ｖｄｒｖ１を出力する。なお、時刻ｔ１６において、デッドタイムＤＴ２は、スイッチング電源回路１０がモードＢ動作することを示す信号ｍｏｄｅに基づいて、延長され、所定のデッドタイムより長い。このため、本実施形態では、図６で説明した貫通電流の発生を防ぐことができる。

＜＜＜スイッチング電源回路１０が通常動作している場合＞＞＞
図１３は、スイッチング電源回路１０が通常動作している場合のタイミングチャートを示す図である。なお、図１３は、図２から図４で説明したスイッチング電源回路１０の動作時の貫通電流を抑制するための制御ＩＣ４０の動作について説明するための図である。なお、図１２の場合と同様に、以下では、制御ＩＣ４０の動作を説明するために必要となる、信号ｔｈ１，ｔｈ２，ｔｈ３の変化タイミングに時刻を付し、特定の時刻の信号ｔｈ１，ｔｈ２，ｔｈ３の状態のみに関して説明する。

時刻ｔ２０以前において、“Ｈ”レベルの駆動信号Ｖｄｒｖ２出力時に負の方向の共振電流Ｉｃｒが流れており、モード判定回路７２は、モードＡを示すｍｏｄｅ信号を出力しているものとする。

時刻ｔ２０において、駆動信号生成回路８４は、“Ｈ”レベルの駆動信号Ｖｄｒｖ１を出力する。

時刻ｔ２１において、タイミング信号出力回路６３は、“Ｈ”レベルの駆動信号Ｖｄｒｖ１が出力されてから“パルス幅Ｔ０”の中心となったことを示すタイミング信号ｔｉｍ１を出力する。この時、コンパレータ７１が“Ｈ”レベルの信号ｔｈ１を出力しており、正の方向の共振電流Ｉｃｒが流れているため、モード判定回路７２は、モードＡを示すｍｏｄｅ信号を出力する。

時刻ｔ２０から“パルス幅Ｔ０”が経過した時刻ｔ２２において、駆動信号生成回路８４は、“Ｌ”レベルの駆動信号Ｖｄｒｖ１を出力する。

時刻ｔ２２から所定のデッドタイムが経過した後の時刻ｔ２３において、駆動信号生成回路８４は、“Ｈ”レベルの駆動信号Ｖｄｒｖ２を出力する。

時刻ｔ２４において、タイミング信号出力回路６３は、“Ｈ”レベルの駆動信号Ｖｄｒｖ２が出力されてから“パルス幅Ｔ０”の中心となったことを示すタイミング信号ｔｉｍ２を出力する。この時、コンパレータ７１が“Ｌ”レベルの信号ｔｈ１を出力しており、負の方向の共振電流Ｉｃｒが流れているため、モード判定回路７２は、モードＡを示すｍｏｄｅ信号を出力する。

時刻ｔ２５において、コンパレータ８３が、共振電流Ｉｃｒがゼロに近づいたこと、すなわち、共振電流Ｉｃｒに応じた電圧Ｖｉｓの大きさが基準電圧ＶＲＥＦ２より大きくなったことを示す“Ｈ”レベルの信号ｔｈ３を出力する。

スイッチング電源回路１０がモードＡ動作することを示す信号ｍｏｄｅと、“Ｈ”レベルの信号ｔｈ３と、に基づいて、駆動信号生成回路８４は、“Ｌ”レベルの駆動信号Ｖｄｒｖ２を出力する。

このように、時刻ｔ２５において、駆動信号Ｖｄｒｖ２のパルス幅は、スイッチング電源回路１０がモードＡ動作することを示す信号ｍｏｄｅに基づいて、短縮される。したがって、駆動信号Ｖｄｒｖ２が“Ｈ”レベルの際、共振電流Ｉｃｒが正の方向に流れることを防ぐことができるため、貫通電流の発生が抑制される。

時刻ｔ２５から所定のデッドタイムが経過した時刻ｔ２６において、駆動信号生成回路８４は、“Ｈ”レベルの駆動信号Ｖｄｒｖ１を出力する。なお、時刻ｔ２６において、駆動信号Ｖｄｒｖ２が短縮された後、短縮された分だけ、“Ｈ”レベルの駆動信号Ｖｄｒｖ１が早く出力されるようになる。

時刻ｔ２７において、タイミング信号出力回路６３は、“Ｈ”レベルの駆動信号Ｖｄｒｖ１が出力されてから“パルス幅Ｔ０”の中心となったことを示すタイミング信号ｔｉｍ１を出力する。この時、コンパレータ７１が“Ｈ”レベルの信号ｔｈ１を出力しており、正の方向の共振電流Ｉｃｒが流れているため、モード判定回路７２は、モードＡを示すｍｏｄｅ信号を出力する。

時刻ｔ２６から“パルス幅Ｔ０”が経過した時刻ｔ２８において、駆動信号生成回路８４は、“Ｌ”レベルの駆動信号Ｖｄｒｖ１を出力する。

時刻ｔ２８から所定のデッドタイムが経過した時刻ｔ２９において、駆動信号生成回路８４は、“Ｈ”レベルの駆動信号Ｖｄｒｖ２を出力する。

＝＝＝まとめ＝＝＝
（１）以上、本実施形態のスイッチング電源回路１０について説明した。判定回路６１は、スイッチング電源回路１０の共振電流Ｉｃｒに基づいて、モードＡまたはモードＢの何れかの動作モードでスイッチング電源回路１０が動作するかを判定する。また、駆動信号出力回路６２は、ＮＭＯＳトランジスタ２２またはＮＭＯＳトランジスタ２３に貫通電流が流れないよう、判定された動作モードに基づいて、ＮＭＯＳトランジスタ２２およびＮＭＯＳトランジスタ２３をスイッチングする駆動信号Ｖｄｒｖ１，Ｖｄｒｖ２を出力する。判定回路６１が、共振電流Ｉｃｒに基づいて、動作モードを判定することで、スイッチング電源回路１０の動作によらず貫通電流を効果的に抑制するスイッチング制御回路を提供することができる。

（２）また、判定回路６１は、ＮＭＯＳトランジスタ２２がオンされる“パルス幅Ｔ０”の所定タイミングにおける共振電流Ｉｃｒに基づいて、動作モードを判定することで、逐次的にスイッチング電源回路１０の動作モードを判定することができる。

（３）また、判定回路６１は、所定タイミングにおける共振電流Ｉｃｒと、ＮＭＯＳトランジスタ２３がオンされる“パルス幅Ｔ０”の２つ目の所定タイミングにおける共振電流Ｉｃｒと、に基づいて、動作モードを判定することで、動作モードの判定を確実に行うことができる。

（４）また、所定タイミングは、ＮＭＯＳトランジスタ２２がオンされる“パルス幅Ｔ０”の中心以後のタイミングとされ、２つ目の所定タイミングは、ＮＭＯＳトランジスタ２３がオンされる“パルス幅Ｔ０”の中心以後のタイミングとされる。これにより、負荷電流Ｉｌｏａｄの変化によらず、共振電流Ｉｃｒが流れる方向を正しく判定することができる。

（５）また、所定タイミングは、ＮＭＯＳトランジスタ２２がオンされる“パルス幅Ｔ０”の中心のタイミングとされ、２つ目の所定タイミングは、ＮＭＯＳトランジスタ２３がオンされる“パルス幅Ｔ０”の中心のタイミングとされる。これにより、共振電流Ｉｃｒが励磁電流Ｉｅｘのみ含む場合であっても、共振電流Ｉｃｒが流れる方向を正しく判定することができる。

（６）また、タイミング信号出力回路６３は、所定タイミングを示すタイミング信号ｔｉｍ１と、２つ目の所定タイミングを示すタイミング信号ｔｉｍ２と、を判定回路６１に出力することで、“パルス幅Ｔ０”に基づいて、タイミング信号ｔｉｍ１,ｔｉｍ２を生成することができる。

（７）また、コンパレータ７１は、共振電流Ｉｃｒの方向を検出し、モード判定回路７２は、所定タイミング又は２つ目の所定タイミングにおいて、共振電流Ｉｃｒの方向に基づいて、スイッチング電源回路１０がモードＡ動作するか、モードＢ動作するかを判定する。これにより、スイッチング電源回路１０が起動する際、または通常動作する際にかかわりなく、貫通電流を抑制できる。

（８）また、駆動信号生成回路８４は、スイッチング電源回路１０がモードＢで動作する場合、ＮＭＯＳトランジスタ２２又は２３のうち一方をオフした後、ＮＭＯＳトランジスタ２２がオフされた後に共振電流Ｉｃｒに応じた電圧Ｖｉｓが基準電圧ＶＲＥＦ１より大きくなるか、ＮＭＯＳトランジスタ２３がオフされた後に基準電圧ＶＲＥＦ２より小さくなると、他方をオンする。また、駆動信号生成回路８４は、スイッチング電源回路１０がモードＡで動作する場合、共振電流Ｉｃｒがほぼゼロになる、すなわち、共振電流Ｉｃｒに応じた電圧Ｖｉｓが基準電圧ＶＲＥＦ１より小さく、かつ、基準電圧ＶＲＥＦ２より大きくなると、ＮＭＯＳトランジスタ２２又は２３のうちオンしている一方をオフする。これにより、スイッチング電源回路１０に流れる貫通電流を抑制できる。

（９）また、駆動信号生成回路８４は、スイッチング電源回路１０がモードＢで動作する場合、前記ＮＭＯＳトランジスタ２３をオフした後、共振電流Ｉｃｒに応じた電圧Ｖｉｓが基準電圧ＶＲＥＦ２より小さくなると、ＮＭＯＳトランジスタ２２をオンし、スイッチング電源回路１０がモードＡで動作する場合、共振電流Ｉｃｒに応じた電圧Ｖｉｓが基準電圧ＶＲＥＦ２より大きくなると、ＮＭＯＳトランジスタ２３をオフする。これにより、スイッチング電源回路１０に流れる貫通電流を抑制できる。

（１０）また、判定回路６１、駆動信号出力回路６２は、ＬＬＣコンバータに用いると好適である。

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。

１０ スイッチング電源回路
１０ａ 等価回路
１１ 負荷
２０，２１，３２，５２，Ｃ１ コンデンサ
２２，２３ ＮＭＯＳトランジスタ
２４ トランス
２５ 制御ブロック
３０，３１ ダイオード
３３ 定電圧回路
３４ 発光ダイオード
５０ 電流検出回路
５１ フォトトランジスタ
６１ 判定回路
６２ 駆動信号出力回路
６３ タイミング信号出力回路
６４ 駆動回路
６５ 抵抗
７１，８２，８３ コンパレータ
７２ モード判定回路
８１ パルス幅出力回路
８４ 駆動信号生成回路
Ｄ１，Ｄ２ ダイオード
ＤＴ１，ＤＴ２ デッドタイム
４０ 制御ＩＣ
Ｌ１，Ｌ２，Ｌ３ コイル
Ｌ４，Ｌ５ インダクタ
Ｎ０，Ｎ１ ノード
Ｒ１ 交流等価抵抗

Claims (10)

1. 第１スイッチング素子と、前記第１スイッチング素子と並列に接続された第１還流ダイオードと、前記第１スイッチング素子および前記第１還流ダイオードと直列に接続された第２スイッチング素子と、前記第２スイッチング素子に並列に接続された第２還流ダイオードとを含むＬＬＣコンバータの前記第１及び第２スイッチング素子のスイッチングを制御するスイッチング制御回路であって、
   前記ＬＬＣコンバータの共振電流に基づいて、第１モードまたは第２モードの何れかの動作モードで前記ＬＬＣコンバータが動作するかを判定する判定回路と、
   前記第１スイッチング素子または前記第２スイッチング素子に貫通電流が流れないよう、判定された前記動作モードに基づいて、前記第１スイッチング素子および前記第２スイッチング素子をスイッチングする駆動信号を出力する駆動信号出力回路と、
   を備える、スイッチング制御回路。
2. 請求項１に記載のスイッチング制御回路であって、
   前記判定回路は、前記第１スイッチング素子がオンされる期間の第１タイミングにおける前記共振電流に基づいて、前記動作モードを判定する、スイッチング制御回路。
3. 請求項２に記載のスイッチング制御回路であって、
   前記判定回路は、前記第１タイミングにおける前記共振電流と、前記第２スイッチング素子がオンされる期間の第２タイミングにおける前記共振電流と、に基づいて、前記動作モードを判定する、スイッチング制御回路。
4. 請求項３に記載のスイッチング制御回路であって、
   前記第１タイミングは、前記第１スイッチング素子がオンされる期間の中心以後のタイミングであり、前記第２タイミングは、前記第２スイッチング素子がオンされる期間の中心以後のタイミングである、スイッチング制御回路。
5. 請求項４に記載のスイッチング制御回路であって、
   前記第１タイミングは、前記第１スイッチング素子がオンされる期間の中心のタイミングであり、前記第２タイミングは、前記第２スイッチング素子がオンされる期間の中心のタイミングである、スイッチング制御回路。
6. 請求項３から請求項５のうちいずれか一項に記載のスイッチング制御回路であって、
   前記第１タイミングを示す第１タイミング信号と、前記第２タイミングを示す第２タイミング信号と、を前記判定回路に出力するタイミング信号出力回路、
   を更に備える、スイッチング制御回路。
7. 請求項３から請求項６のうちいずれか一項に記載のスイッチング制御回路であって、
   前記ＬＬＣコンバータは、前記第２スイッチング素子と並列に接続され、インダクタと容量素子が直列接続され、前記共振電流が流れる共振回路を有し、
   前記判定回路は、
   電源側の前記第１スイッチング素子と接地側の前記第２スイッチング素子との交点から前記共振回路に至るような前記共振電流の方向を正とし、前記共振回路から前記交点に至るような前記共振電流の前記方向を負とした場合に、前記共振電流の前記方向を検出する第１検出回路と、
   前記第１タイミングにおいて、前記方向が負である場合、前記第１モードと判定し、前記方向が正である場合、前記第２モードと判定し、前記第２タイミングにおいて、前記方向が正である場合、前記第１モードと判定し、前記方向が負である場合、前記第２モードと判定するモード判定回路と、
   を備える、スイッチング制御回路。
8. 請求項１から請求項７のうちいずれか一項に記載のスイッチング制御回路であって、
   前記駆動信号出力回路は、
   前記ＬＬＣコンバータが前記第１モードで動作する場合、前記第１スイッチング素子又は前記第２スイッチング素子のうち一方のスイッチング素子をオフした後、前記共振電流の大きさが第１所定値より小さくなると、他方のスイッチング素子をオンし、
   前記ＬＬＣコンバータが前記第２モードで動作する場合、前記共振電流の前記大きさが第２所定値より小さくなると、前記第１スイッチング素子又は前記第２スイッチング素子のうちオンしているスイッチング素子をオフする、
   スイッチング制御回路。
9. 請求項１から請求項７のうちいずれか一項に記載のスイッチング制御回路であって、
   前記駆動信号出力回路は、
   前記ＬＬＣコンバータが前記第１モードで動作する場合、前記第２スイッチング素子をオフした後、前記共振電流の電流値が第３所定値より小さくなると、前記第１スイッチング素子をオンし、
   前記ＬＬＣコンバータが前記第２モードで動作する場合、前記共振電流の前記電流値が第４所定値より大きくなると、前記第２スイッチング素子をオフする、
   スイッチング制御回路。
10. ＬＬＣコンバータであって、
    第１スイッチング素子と、
    前記第１スイッチング素子に逆並列に接続される第１還流ダイオードと、
    第２スイッチング素子と、
    前記第２スイッチング素子に逆並列に接続される第２還流ダイオードと、
    前記ＬＬＣコンバータの共振電流に基づいて、第１モードまたは第２モードの何れかの動作モードで前記ＬＬＣコンバータが動作するかを判定する判定回路と、
    前記第１スイッチング素子または前記第２スイッチング素子に貫通電流が流れないよう、判定された前記動作モードに基づいて、前記第１スイッチング素子および前記第２スイッチング素子をスイッチングする駆動信号を出力する駆動信号出力回路と、
    を備える、ＬＬＣコンバータ。

Images