以下、添付図面に従って本開示の技術に係る撮像装置の実施形態の一例について説明する。
一例として図1に示すように、撮像装置10は、レンズ交換式カメラである。撮像装置10は、撮像装置本体12と、撮像装置本体12に交換可能に装着される交換レンズ14と、を含み、レフレックスミラーが省略されたデジタルカメラである。交換レンズ14は、手動操作により光軸方向に移動可能なフォーカスレンズ16を有する撮像レンズ18を含む。
また、撮像装置本体12には、ハイブリッドファインダー(登録商標)21が設けられている。ここで言うハイブリッドファインダー21とは、例えば光学ビューファインダー(以下、「OVF」という)及び電子ビューファインダー(以下、「EVF」という)が選択的に使用されるファインダーを指す。なお、OVFとは、“optical viewfinder”の略称を指す。また、EVFとは、“electronic viewfinder” の略称を指す。
交換レンズ14は、撮像装置本体12に対して交換可能に装着される。また、交換レンズ14の鏡筒には、マニュアルフォーカスモード時に使用されるフォーカスリング22が設けられている。フォーカスリング22の手動による回転操作に伴ってフォーカスレンズ16は、光軸方向に移動し、被写体距離に応じた合焦位置で後述の撮像素子20(図3参照)に被写体光が結像される。
撮像装置本体12の前面には、ハイブリッドファインダー21に含まれるOVFのファインダー窓24が設けられている。また、撮像装置本体12の前面には、ファインダー切替レバー(ファインダー切替え部)23が設けられている。ファインダー切替レバー23を矢印SW方向に回動させると、OVFで視認可能な光学像とEVFで視認可能な電子像(ライブビュー画像)との間で切り換わるようになっている。
なお、OVFの光軸L2は、交換レンズ14の光軸L1とは異なる光軸である。また、撮像装置本体12の上面には、レリーズボタン25、撮像系のモード、及び再生系のモード等の設定用のダイヤル28が設けられている。
レリーズボタン25は、撮像準備指示部及び撮像指示部として機能し、撮像準備指示状態と撮像指示状態との2段階の押圧操作が検出可能である。撮像準備指示状態とは、例えば待機位置から中間位置(半押し位置)まで押下される状態を指し、撮像指示状態とは、中間位置を超えた最終押下位置(全押し位置)まで押下される状態を指す。なお、以下では、「待機位置から半押し位置まで押下される状態」を「半押し状態」といい、「待機位置から全押し位置まで押下される状態」を「全押し状態」という。
本実施形態に係る撮像装置10では、動作モードとして撮像モードと再生モードとがユーザの指示に応じて選択的に設定される。撮像モードでは、マニュアルフォーカスモードとオートフォーカスモードとがユーザの指示に応じて選択的に設定される。オートフォーカスモードでは、レリーズボタン25が半押し状態にされることにより撮像条件の調整が行われ、その後、引き続き全押し状態にすると露光が行われる。つまり、レリーズボタン25が半押し状態にされることによりAE(Automatic Exposure)機能が働いて露出状態が設定された後、AF(Auto−Focus)機能が働いて合焦制御され、レリーズボタン25を全押し状態にすると撮像が行われる。
一例として図2に示すように、撮像装置本体12の背面には、タッチパネル・ディスプレイ30、十字キー32、メニューキー34、指示ボタン36、及びファインダー接眼部38が設けられている。
タッチパネル・ディスプレイ30は、液晶ディスプレイ(以下、「第1ディスプレイ」という)40及びタッチパネル42(図3参照)を備えている。
第1ディスプレイ40は、画像及び文字情報等を表示する。第1ディスプレイ40は、撮像モード時に連続フレームで撮像されて得られた連続フレーム画像の一例であるライブビュー画像(スルー画像)の表示に用いられる。また、第1ディスプレイ40は、静止画撮像の指示が与えられた場合に単一フレームで撮像されて得られた単一フレーム画像の一例である静止画像の表示にも用いられる。更に、第1ディスプレイ40は、再生モード時の再生画像の表示及び/又はメニュー画面等の表示にも用いられる。
タッチパネル42は、透過型のタッチパネルであり、第1ディスプレイ40の表示領域の表面に重ねられている。タッチパネル42は、例えば、指又はスタイラスペン等の指示体による接触を検知する。タッチパネル42は、検知結果(タッチパネル42に対する指示体による接触の有無)を示す検知結果情報を所定周期(例えば100ミリ秒)で既定の出力先(例えば、後述のCPU52(図3参照))に出力する。検知結果情報は、タッチパネル42が指示体による接触を検知した場合、タッチパネル42上の指示体による接触位置を特定可能な二次元座標(以下、「座標」という)を含み、タッチパネル42が指示体による接触を検知していない場合、座標を含まない。
十字キー32は、1つ又は複数のメニューの選択、ズーム及び/又はコマ送り等の各種の指令信号を出力するマルチファンクションのキーとして機能する。メニューキー34は、第1ディスプレイ40の画面上に1つ又は複数のメニューを表示させる指令を行うためのメニューボタンとしての機能と、選択内容の確定及び実行などを指令する指令ボタンとしての機能とを兼備した操作キーである。指示ボタン36は、選択項目など所望の対象の消去、指定内容の取消し、及び1つ前の操作状態に戻す場合に等に操作される。
撮像装置10は、撮像系の動作モードとして、静止画撮像モードと動画撮像モードとを有する。静止画撮像モードは、撮像装置10により被写体が撮像されて得られた静止画像を記録する動作モードであり、動画撮像モードは、撮像装置10により被写体が撮像されて得られた動画像を記録する動作モードである。
一例として図3に示すように、撮像装置10は、撮像装置本体12に備えられたマウント46(図1も参照)と、マウント46に対応する交換レンズ14側のマウント44と、を含む。交換レンズ14は、マウント46にマウント44が結合されることにより撮像装置本体12に交換可能に装着される。
撮像レンズ18は、スライド機構48及びモータ50を含む。スライド機構48は、フォーカスリング22の操作が行われることでフォーカスレンズ16を光軸L1に沿って移動させる。スライド機構48には光軸L1に沿ってスライド可能にフォーカスレンズ16が取り付けられている。また、スライド機構48にはモータ50が接続されており、スライド機構48は、モータ50の動力を受けてフォーカスレンズ16を光軸L1に沿ってスライドさせる。
モータ50は、マウント44,46を介して撮像装置本体12に接続されており、撮像装置本体12からの命令に従って駆動が制御される。なお、本実施形態では、モータ50の一例として、ステッピングモータを適用している。従って、モータ50は、撮像装置本体12からの命令によりパルス電力に同期して動作する。また、図3に示す例では、モータ50が撮像レンズ18に設けられている例が示されているが、これに限らず、モータ50は撮像装置本体12に設けられていてもよい。
撮像装置10は、被写体を撮像することで得た静止画像及び動画像を記録するデジタルカメラである。撮像装置本体12は、操作部54、外部インタフェース(I/F)63、及び後段回路90を備えている。後段回路90は、撮像素子20から送り出されるデータを受け取る側の回路である。本実施形態では、後段回路90としてIC(Integrated Circuit)が採用されている。ICの一例としては、LSI(Large−Scale Integration)が挙げられる。
撮像装置10は、低速モードと高速モードとの何れかの動作モードで動作する。低速モードとは、後段回路90により低フレームレートで処理が行われる動作モードを指す。本実施形態では、低フレームレートとして、60fps(frames per second)が採用されている。
これに対し、高速モードとは、後段回路90により高フレームレートで処理が行われる動作モードを指す。本実施形態では、高フレームレートとして、240fpsが採用されている。
なお、本実施形態では、低フレームレートとして60fpsが例示され、高フレームレートとして240fpsが例示されているが、本開示の技術はこれに限定されない。低フレームレートが30fpsであり、高フレームレートが120fpsであってもよい。このように、高フレームレートが低フレームレートよりも高ければよい。
後段回路90は、CPU(Central Processing Unit)52、I/F56、一次記憶部58、二次記憶部60、画像処理部62、第1表示制御部64、第2表示制御部66、位置検出部70、及びデバイス制御部74を含む。本実施形態では、CPU52として、単数のCPUを例示しているが、本開示の技術はこれに限定されず、CPU52に代えて複数のCPUを採用してもよい。つまり、CPU52によって実行される各種処理は、1つのプロセッサ、又は、物理的に離れている複数のプロセッサによって実行されるようにしてもよい。
なお、本実施形態では、画像処理部62、第1表示制御部64、第2表示制御部66、位置検出部70、及びデバイス制御部74の各々がASIC(Application Specific Integrated Circuit)によって実現されているが、本開示の技術はこれに限定されるものではない。例えば、ASICに代えてPLD(Programmable Logic Device)及びFPGA(Field−Programmable Gate Array)のうちの少なくとも1つが採用されてもよい。また、ASIC、PLD、及びFPGAのうちの少なくとも1つが採用されてもよい。また、CPU、ROM(Read Only Memory)、及びRAM(Random Access Memory)を含むコンピュータが採用されてもよい。CPUは、単数であってもよいし、複数であってもよい。また、画像処理部62、第1表示制御部64、第2表示制御部66、位置検出部70、及びデバイス制御部74のうちの少なくとも1つが、ハードウェア構成及びソフトウェア構成の組み合わせによって実現されてもよい。
CPU52、I/F56、一次記憶部58、二次記憶部60、画像処理部62、第1表示制御部64、第2表示制御部66、操作部54、外部I/F63、及びタッチパネル42は、バス68を介して相互に接続されている。
CPU52は、撮像装置10の全体を制御する。本実施形態に係る撮像装置10では、オートフォーカスモード時に、CPU52が、撮像によって得られた画像のコントラスト値が最大となるようにモータ50を駆動制御することによって合焦制御を行う。また、オートフォーカスモード時に、CPU52は、撮像によって得られた画像の明るさを示す物理量であるAE情報を算出する。CPU52は、レリーズボタン25が半押し状態とされたときには、AE情報により示される画像の明るさに応じたシャッタスピード及びF値を導出する。そして、導出したシャッタスピード及びF値となるように関係各部を制御することによって露出状態の設定を行う。
一次記憶部58とは、揮発性のメモリを意味し、例えばRAMを指す。二次記憶部60とは、不揮発性のメモリを意味し、例えばフラッシュメモリ又はHDD(Hard Disk Drive)を指す。
操作部54は、後段回路90に対して各種指示を与える際にユーザによって操作されるユーザインタフェースである。操作部54は、レリーズボタン25、ダイヤル28、ファインダー切替レバー23、十字キー32、メニューキー34、及び指示ボタン36を含む。操作部54によって受け付けられた各種指示は操作信号としてCPU52に出力され、CPU52は、操作部54から入力された操作信号に応じた処理を実行する。
位置検出部70は、CPU52に接続されている。位置検出部70は、マウント44,46を介してフォーカスリング22に接続されており、フォーカスリング22の回転角度を検出し、検出結果である回転角度を示す回転角度情報をCPU52に出力する。CPU52は、位置検出部70から入力された回転角度情報に応じた処理を実行する。
撮像モードが設定されると、被写体を示す画像光は、手動操作により移動可能なフォーカスレンズ16を含む撮像レンズ18及びメカニカルシャッタ72を介してカラーの撮像素子20の受光面に結像される。
デバイス制御部74は、CPU52に接続されている。また、デバイス制御部74は、撮像素子20及びメカニカルシャッタ72に接続されている。更に、デバイス制御部74は、マウント44,46を介して撮像レンズ18のモータ50に接続されている。
デバイス制御部74は、CPU52の制御下で、撮像素子20、メカニカルシャッタ72、及びモータ50を制御する。
一例として図4に示すように、ハイブリッドファインダー21は、OVF76及びEVF78を含む。OVF76は、対物レンズ81と接眼レンズ86とを有する逆ガリレオ式ファインダーであり、EVF78は、第2ディスプレイ80、プリズム84、及び接眼レンズ86を有する。
また、対物レンズ81の前方には、液晶シャッタ88が配設されており、液晶シャッタ88は、EVF78を使用する際に、対物レンズ81に光学像が入射しないように遮光する。
プリズム84は、第2ディスプレイ80に表示される電子像又は各種の情報を反射させて接眼レンズ86に導き、且つ、光学像と第2ディスプレイ80に表示される電子像及び/又は各種情報とを合成する。
ここで、ファインダー切替レバー23を図1に示す矢印SW方向に回動させると、回動させる毎にOVF76により光学像を視認することができるOVFモードと、EVF78により電子像を視認することができるEVFモードとが交互に切り替えられる。
第2表示制御部66は、OVFモードの場合、液晶シャッタ88が非遮光状態になるように制御し、接眼部から光学像が視認できるようにする。また、第2表示制御部66は、EVFモードの場合、液晶シャッタ88が遮光状態になるように制御し、接眼部から第2ディスプレイ80に表示される電子像のみが視認できるようにする。
撮像素子20は、本開示の技術に係る「積層型撮像素子」の一例である。撮像素子20は、例えば、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサである。一例として図5に示すように、撮像素子20には、光電変換素子92、処理回路94、及びメモリ96が内蔵されている。撮像素子20では、光電変換素子92に対して処理回路94及びメモリ96が積層されている。なお、メモリ96は、本開示の技術に係る「記憶部」の一例である。
処理回路94は、例えば、LSIであり、メモリ96は、例えば、RAMである。本実施形態では、メモリ96の一例として、DRAMが採用されているが、本開示の技術はこれに限らず、SRAM(Static Random Access Memory)であってもよい。
本実施形態では、処理回路94は、ASICによって実現されているが、本開示の技術はこれに限定されるものではない。例えば、ASICに代えてPLD及びFPGAのうちの少なくとも1つが採用されてもよい。また、ASIC、PLD、及びFPGAのうちの少なくとも1つが採用されてもよい。また、CPU、ROM、及びRAMを含むコンピュータが採用されてもよい。CPUは、単数であってもよいし、複数であってもよい。また、処理回路94は、ハードウェア構成及びソフトウェア構成の組み合わせによって実現されてもよい。
光電変換素子92は、マトリクス状に配置された複数のフォトセンサを有している。本実施形態では、フォトセンサの一例として、フォトダイオードが採用されている。また、複数のフォトセンサの一例としては、“4896×3265”画素分のフォトダイオードが挙げられる。
光電変換素子92は、カラーフィルタを備えており、カラーフィルタは、輝度信号を得るために最も寄与するG(緑)に対応するGフィルタ、R(赤)に対応するRフィルタ、及びB(青)に対応するBフィルタを含む。本実施形態では、光電変換素子92の複数のフォトダイオードに対してGフィルタ、Rフィルタ、及びBフィルタが行方向(水平方向)及び列方向(垂直方向)の各々に既定の周期性で配置されている。そのため、撮像装置10は、R,G,B信号の同時化処理等を行う際に、繰り返しパターンに従って処理を行うことが可能となる。なお、同時化処理とは、単板式のカラー撮像素子のカラーフィルタ配列に対応したモザイク画像から画素毎に全ての色情報を算出する処理を指す。例えば、RGB3色のカラーフィルタからなる撮像素子の場合、同時化処理とは、RGBからなるモザイク画像から画素毎にRGB全ての色情報を算出する処理を意味する。
なお、ここでは、撮像素子20としてCMOSイメージセンサを例示しているが、本開示の技術はこれに限定されず、例えば、光電変換素子92がCCD(Charge Coupled Device)イメージセンサであっても本開示の技術は成立する。
撮像素子20は、いわゆる電子シャッタ機能を有しており、デバイス制御部74の制御下で電子シャッタ機能を働かせることで、光電変換素子92内の各フォトダイオードの電荷蓄積時間を制御する。電荷蓄積時間とは、いわゆるシャッタスピードを指す。
処理回路94は、デバイス制御部74によって制御される。処理回路94は、被写体が光電変換素子92により撮像されることで得られた撮像画像データを読み出す。ここで言う「撮像画像データ」とは、被写体を示す画像データを指す。撮像画像データは、光電変換素子92に蓄積された信号電荷である。処理回路94は、光電変換素子92から読み出した撮像画像データに対してA/D(Analog/Digital)変換を行う。処理回路94は、撮像画像データに対してA/D変換を行うことで得た撮像画像データをメモリ96に記憶する。処理回路94は、メモリ96から撮像画像データを取得し、取得した撮像画像データに基づく画像データである出力用画像データを後段回路90のI/F56に出力する。なお、以下では、説明の便宜上、「撮像画像データに基づく画像データである出力用画像データ」を単に「出力用画像データ」と称する。
撮像画像データは、低解像度画像を示す低解像度画像データと、高解像度画像を示す高解像度画像データとに大別される。高解像度画像は、低解像度画像よりも解像度が高い画像である。本実施形態において、低解像度画像とは、インターレースで読み出した画像を指す。具体的には、低解像度画像とは、垂直1/4間引き画像を指す。高解像度画像とは、間引き無し画像を指す。
垂直1/4間引き画像とは、一例として図10に示すように、垂直方向に画像の水平ラインを3ライン飛ばしで間引きした画像である。図10に示す例では、メモリ96に記憶する撮像画像データとして示されている1フレーム目〜4フレーム目の低解像度画像データの各々により示される各画像が垂直1/4間引き画像を表している。
なお、一例として図10に示す1フレーム目〜4フレーム目の各々の低解像度画像データは、本開示の技術に係る「予め定められた撮像条件で被写体が光電変換素子により撮像された場合よりも画素が間引かれた間引き画像フレーム」の一例である。また、一例として図10に示す1フレーム目〜4フレーム目の低解像度画像データは、本開示の技術に係る「予め定められた撮像条件で被写体が光電変換素子により撮像された場合よりも画素が間引かれ、かつ、互いに異なる箇所の画素が間引かれた複数の間引き画像フレーム」の一例でもある。更に、一例として図10に示す1フレーム目〜4フレーム目の低解像度画像データは、本開示の技術に係る「フレーム毎に異なる箇所の画素が間引かれて得られた複数の間引き画像データ」の一例でもある。また、本実施形態では、光電変換素子92内の全てのフォトダイオードにより被写体が撮像されることが、本開示の技術に係る「予め定められた撮像条件」の一例である。
一例として図10に示すように、低解像度画像データにより示される低解像度画像は、4フレーム分の読み出す周期を1周期とした場合、1周期内で1フレーム毎に垂直方向に水平ラインを1ラインずつずらして間引きされる。
これに対し、間引き無し画像とは、一例として図10に示すように、画素の間引きがされていない画像を指す。図10に示す例では、5フレーム目〜7フレーム目が間引き無し画像を示している。間引き無し画像の一例としては、光電変換素子92内の全てのフォトダイオードにより被写体が撮像されることで得られた画像データにより示される画像を指す。なお、本実施形態において、「全てのフォトダイオード」とは、不具合が生じていない使用可能なフォトダイオードを指す。
出力用画像データは、第1出力用画像を示す第1出力用画像データと第2出力用画像を示す第2出力用画像データとに大別される。第2出力用画像データとは、一例として図10に示すように、4フレーム分の低解像度画像データが合成されることで得られた合成データを指す。これは、第2出力用画像が、4フレーム分の垂直1/4間引き画像が合成されることで得られた合成画像であることを意味する。
これに対し、第1出力用画像データとは、一例として図10に示すように、1フレーム分の高解像度画像データそのものを指す。これは、第1出力用画像が、高解像度画像そのものであることを意味する。
なお、本実施形態では、第1出力用画像データが1フレーム分の高解像度画像データそのものである形態例を挙げているが、本開示の技術はこれに限定されない。例えば、第1出力用画像データは、1フレーム分の高解像度画像データに対して画像処理が施されることで得られた画像データであってもよい。
以下では、説明の便宜上、第1出力用画像と第2出力用画像とを区別して説明する必要がない場合、単に「出力用画像」と称する。
一例として図6に示すように、処理回路94は、光電変換素子駆動回路94A、AD(Analog−to−Digital)変換回路94B、画像処理回路94C、及び出力回路94Dを含み、CPU52の制御下で動作する。光電変換素子駆動回路94Aは、光電変換素子92及びAD変換回路94Bに接続されている。メモリ96は、AD変換回路94B及び画像処理回路94Cに接続されている。画像処理回路94Cは出力回路94Dに接続されている。出力回路94Dは、後段回路90のI/F56に接続されている。
光電変換素子駆動回路94Aは、本開示の技術に係る「読出部」の一例である。光電変換素子駆動回路94Aは、デバイス制御部74の制御下で、光電変換素子92を制御し、光電変換素子92からアナログの撮像画像データを読み出す。AD変換回路94Bは、光電変換素子駆動回路94Aにより読み出された撮像画像データをデジタル化し、デジタル化した撮像画像データをメモリ96に記憶する。
メモリ96は、撮像タイミングが前後する複数フレームの撮像画像データを記憶可能なメモリである。画像処理回路94Cは、メモリ96に記憶された撮像画像データからメモリ96に対するランダムアクセスにより出力用画像データを取得する。画像処理回路94Cは、取得した出力用画像データに対して必要に応じた信号処理を施す。
出力回路94Dは、画像処理回路94Cにより信号処理が施された出力用画像データを第1フレームレートで撮像素子20の外部に出力する。ここで言う「撮像素子20の外部」とは、例えば、後段回路90のI/F56を指す。
なお、撮像素子20では、光電変換素子駆動回路94Aによる読み出し、AD変換回路94Bによるメモリ96への撮像画像データの記憶、及び画像処理回路94Cによる処理は、第2フレームレートで行われるが、本開示の技術はこれに限定されない。
例えば、光電変換素子駆動回路94Aによる読み出し、AD変換回路94Bによるメモリ96への撮像画像データの記憶、及び画像処理回路94Cによる処理のうち、光電変換素子駆動回路94Aによる読み出しが第2フレームレートで行われるようにしてもよい。また、光電変換素子駆動回路94Aによる読み出し、AD変換回路94Bによるメモリ96への撮像画像データの記憶、及び画像処理回路94Cによる処理のうち、光電変換素子駆動回路94Aによる読み出し、及びAD変換回路94Bによるメモリ96への撮像画像データの記憶が第2フレームレートで行われるようにしてもよい。このように、少なくとも光電変換素子駆動回路94Aによる読み出しが第2フレームレートで行われるようにすればよい。
第1フレームレートは、可変なフレームレートである。第2フレームレートは、第1フレームレートよりも高いフレームレートに設定可能とされている。
処理回路94では、第1読み出し方式と第2読み出し方式とが選択的に用いられ、光電変換素子駆動回路94Aは、第1読み出し方式、又は、第1読み出し方式よりも読み出しデータ量が少ない第2読み出し方式で、光電変換素子92から撮像画像データを読み出す。すなわち、一例として表1に示すように、第1読み出し方式では、光電変換素子92から高解像度画像データが読み出され、第2読み出し方式では、光電変換素子92から低解像度画像データが読み出される。
一例として表2に示すように、撮像装置10の動作モードが高速モードの場合に、処理回路94では第1読み出し方式が用いられ、撮像装置10の動作モードが低速モードの場合に、処理回路94では第2読み出し方式が用いられる。
第1読み出し方式の場合、第1フレームレートは、第2フレームレートに相当するフレームレートである。第2読み出し方式の場合、第1フレームレートは、第1読み出し方式の場合に比べ、低いフレームレートである。
なお、本実施形態では、第2読み出し方式での第2フレームレートの一例として、第1読み出し方式の場合のフレームレートに相当するフレームレートが採用されているが、本開示の技術はこれに限定されない。例えば、第1読み出し方式の場合のフレームレートと異なるフレームレートであってもよく、第1読み出し方式が採用されている状態で既定の条件を満足した場合に、第2フレームレートが強制的に変更されるようにしてもよい。ここで言う「既定の条件」の一例としては、第1読み出し方式の場合に、タッチパネル42及び/又は操作部54を介してユーザから第2フレームレートの変更指示が与えられた、との条件が挙げられる。
本実施形態では、一例として表2に示すように、第1読み出し方式の場合、処理回路94により、第1フレームレート及び第2フレームレートが高フレームレート、すなわち、240fpsに設定される。また、本実施形態では、一例として表2に示すように、第2読み出し方式の場合、処理回路94により、第1フレームレートが低フレームレート、すなわち、60fpsに設定され、第2フレームレートが高フレームレート、すなわち、240fpsに設定される。
画像処理回路94Cは、本開示の技術に係る「検出部」の一例である。画像処理回路94Cは、被写体の動きを検出する。処理回路94は、画像処理回路94Cでの検出結果に応じて、第1読み出し方式と第2読み出し方式とを切り替える。
具体的には、画像処理回路94Cは、複数の低解像度画像データ又は複数の高解像度画像データに基づいて、被写体の動きを検出する。処理回路94は、画像処理回路94Cにより被写体の動きが検出された場合に第1読み出し方式を設定し、画像処理回路94Cにより被写体の動きが検出されなかった場合に第2読み出し方式を設定する。
次に、撮像装置10の本開示の技術に係る部分の作用について説明する。
なお、以下では、説明の便宜上、第1ディスプレイ40及び第2ディスプレイ80を区別して説明する必要がない場合は、符号を付さずに「表示装置」と称する。表示装置は、本開示の技術に係る「表示部」の一例である。また、以下では、説明の便宜上、第1表示制御部64及び第2表示制御部66を区別して説明する必要がない場合は、符号を付さずに「表示制御部」と称する。表示制御部は、本開示の技術に係る「制御部」の一例である。また、以下では、説明の便宜上、表示装置に対してライブビュー画像を表示させる場合について説明する。
先ず、処理回路94によって実行される読み出し方式切替処理について図7を参照して説明する。なお、図7に示す読み出し方式切替処理は、処理回路94によって第2フレームレートで行われる。また、以下では、説明の便宜上、メモリ96が4フレーム分の撮像画像データをFIFO方式で記憶可能なメモリであることを前提として説明する。
図7に示す読み出し方式切替処理では、先ず、ステップ100で、処理回路94は、現時点で設定されている読み出し方式が第2読み出し方式であるか否かを判定する。ステップ100において、現時点で設定されている読み出し方式が第2読み出し方式の場合は、判定が肯定されて、読み出し方式切替処理はステップ102へ移行する。ステップ100において、現時点で設定されている読み出し方式が第1読み出し方式の場合は、判定が否定されて、読み出し方式切替処理はステップ116へ移行する。
ステップ102で、光電変換素子駆動回路94Aは、光電変換素子92から低解像度画像データを読み出し、その後、読み出し方式切替処理はステップ104へ移行する。
ステップ104で、AD変換回路94Bは、ステップ102で読み出された低解像度画像データをメモリ96に記憶し、その後、読み出し方式切替処理はステップ106へ移行する。
ステップ106で、画像処理回路94Cは、メモリ96に既定数フレームの低解像度画像データが記憶されているか否かを判定する。ここで、既定数フレームとは、4フレームを指すが、本開示の技術はこれに限定されない。例えば、nを2以上の整数とした場合、低解像度画像として垂直1/n間引き画像が採用されている場合は、既定数フレームは、nフレームである。
ステップ106において、メモリ96に既定数フレームの低解像度画像データが記憶されていない場合は、判定が否定されて、読み出し方式切替処理はステップ102へ移行する。ステップ106において、メモリ96に既定数フレームの低解像度画像データが記憶されている場合は、判定が肯定されて、読み出し方式切替処理はステップ108へ移行する。
ステップ108で、画像処理回路94Cは、メモリ96に記憶されている既定数フレームの低解像度画像データに基づいて被写体の動きを検出し、その後、読み出し方式切替処理はステップ110へ移行する。被写体の動きは、時間的に前後するフレーム間の撮像画像データの差分に基づいて検出される。例えば、差分が閾値よりも大きければ、被写体に動きが有ることが検出され、差分が閾値以下であれば、被写体に動き無ないことが検出される。
上記ステップ102〜ステップ106の処理が実行されることで、一例として図11の上段に示すように、インターレースで読み出された低解像度画像データがメモリ96に記憶される。そして、上記ステップ108の処理が実行されることで、例えば、図11に示すように、5フレーム目〜8フレーム目の低解像度画像データから被写体に動きが有ることが検出される。
これに対し、例えば、図11の下段に示すように、インターレースでの読み出しではなく、60fpsで高解像度画像データが読み出される場合、インターレースでの読み出しの5〜8フレーム目の期間において被写体に動きが有ることは検出することはできない。
なお、被写体の動きの検出は、5フレーム目〜8フレーム目のうち、隣接するフレーム間の低解像度画像データに基づいて行われるようにしてもよいし、1つ飛ばしで隣接するフレーム間、例えば、5フレーム目と7フレーム目との低解像度画像データに基づいて行われるようにしてもよい。
また、本実施形態では、説明の便宜上、ステップ106において判定が肯定された場合、すなわち、4フレーム分の低解像度画像データがメモリ96に記憶された場合にステップ108の処理が実行される場合を例示しているが、本開示の技術はこれに限定されない。本実施形態では、撮像素子20に処理回路94及びメモリ96が内蔵されているので、例えば、図11の上段に示す例において、7フレーム目と8フレーム目の低解像度画像データが読み出されている間に、5フレーム目と6フレーム目とを用いて被写体の動きが検出されるようにしてもよい。
ステップ110で、画像処理回路94Cは、被写体に動きが無いか否かを判定する。ステップ110において、被写体に動きが無い場合は、判定が肯定されて、読み出し方式切替処理はステップ112へ移行する。ステップ110において、被写体に動きが有る場合は、判定が否定されて、読み出し方式切替処理はステップ114へ移行する。
ステップ112で、画像処理回路94Cは、メモリ96から既定数フレームの低解像度画像データを取得し、その後、読み出し方式切替処理はステップ113へ移行する。
ステップ113で、画像処理回路94Cは、ステップ112で取得した既定数フレームの低解像度画像データに基づいて、上述した第2出力用画像データを生成する。そして、画像処理回路94Cは、生成した第2出力用画像データを出力回路94Dに出力し、その後、読み出し方式切替処理はステップ132へ移行する。
ステップ114で、処理回路94は、読み出し方式を第2読み出し方式から第1読み出し方式に移行させ、その後、読み出し方式切替処理はステップ132へ移行する。
なお、読み出し方式の第2読み出し方式から第1読み出し方式への移行に伴って、CPU52は、撮像装置10の動作モードを低速モードから高速モードへと移行させる。逆に、読み出し方式の第1読み出し方式から第2読み出し方式への移行に伴って、CPU52は、撮像装置10の動作モードを高速モードから低速モードへと移行させる。
ステップ116で、光電変換素子駆動回路94Aは、光電変換素子92から高解像度画像データを読み出し、その後、読み出し方式切替処理はステップ118へ移行する。
ステップ118で、AD変換回路94Bは、ステップ116で読み出された高解像度画像データをメモリ96に記憶し、その後、読み出し方式切替処理はステップ120へ移行する。
ステップ120で、画像処理回路94Cは、メモリ96に複数フレームの高解像度画像データが記憶されているか否かを判定する。ここで、複数フレームとは、例えば、撮像期間が前後する2以上のフレームを指す。ステップ120において、メモリ96に複数フレームの高解像度画像データが記憶されていない場合は、判定が否定されて、読み出し方式切替処理はステップ130へ移行する。ステップ120において、メモリ96に複数フレームの高解像度画像データが記憶されている場合は、判定が肯定されて、読み出し方式切替処理はステップ122へ移行する。
ステップ122で、画像処理回路94Cは、メモリ96に記憶されている複数フレームの高解像度画像データに基づいて被写体の動きを検出し、その後、読み出し方式切替処理はステップ124へ移行する。
ステップ124で、画像処理回路94Cは、被写体に動きが無いか否かを判定する。ステップ124において、被写体に動きが無い場合は、判定が肯定されて、読み出し方式切替処理はステップ126へ移行する。ステップ124において、被写体に動きが有る場合は、判定が否定されて、読み出し方式切替処理はステップ130へ移行する。
ステップ126で、画像処理回路94Cは、メモリ96から1フレーム分の高解像度画像データを取得し、その後、読み出し方式切替処理はステップ128へ移行する。本ステップ126の処理が実行されることでメモリ96から取得される1フレーム分の高解像度画像データは、メモリ96に記憶されている複数フレームの高解像度画像データのうち、最も過去に記憶された高解像度画像データである。
ステップ128で、画像処理回路94Cは、上記ステップ126で取得した1フレーム分の高解像度画像データに基づいて、上述した第1出力用画像データを生成する。そして、画像処理回路94Cは、生成した第1出力用画像データを出力回路94Dに出力し、その後、読み出し方式切替処理はステップ129へ移行する。
ステップ129で、処理回路94は、読み出し方式を第1読み出し方式から第2読み出し方式に移行させ、その後、読み出し方式切替処理はステップ132へ移行する。
ステップ130で、画像処理回路94Cは、メモリ96から1フレーム分の高解像度画像データを取得し、その後、読み出し方式切替処理はステップ131へ移行する。
ステップ131で、画像処理回路94Cは、上記ステップ130で取得した1フレーム分の高解像度画像データに基づいて、上述した第1出力用画像データを生成する。そして、画像処理回路94Cは、生成した第1出力用画像データを出力回路94Dに出力し、その後、読み出し方式切替処理はステップ132へ移行する。
ステップ132で、画像処理回路94Cは、読み出し方式切替処理を終了する条件である読み出し方式切替処理終了条件を満足したか否かを判定する。読み出し方式切替処理終了条件としては、例えば、読み出し方式切替処理を終了させる指示がタッチパネル42及び/又は操作部54によって受け付けられたとの条件が挙げられる。また、読み出し方式切替処理終了条件としては、例えば、読み出し方式切替処理が開始されてからレリーズボタン25が押されることなく、予め定められた時間を超えたとの条件が挙げられる。ここで言う「予め定められた時間」とは、例えば、5分を指す。予め定められた時間は、固定値であってもよいし、ユーザから与えられた指示に応じて変更可能な可変値であってもよい。
ステップ132において、読み出し方式切替処理終了条件を満足していない場合は、判定が否定されて、読み出し方式切替処理はステップ100へ移行する。ステップ132において、読み出し方式切替処理終了条件を満足した場合は、判定が肯定されて、画像処理回路94Cは読み出し方式切替処理を終了する。
次に、処理回路94の出力回路94Dによって実行される画像データ出力処理について図8を参照して説明する。
図8に示す画像データ出力処理では、先ず、ステップ150で、出力回路94Dは、画像処理回路94Cから第2出力用画像データが入力されたか否かを判定する。本ステップ150において、画像処理回路94Cから入力される第2出力用画像データは、図7に示す読み出し方式切替処理に含まれるステップ113で出力された第2出力用画像データである。
ステップ150において、画像処理回路94Cから第2出力用画像データが入力された場合は、判定が肯定されて、画像データ出力処理はステップ152へ移行する。ステップ150において、画像処理回路94Cから第2出力用画像データが入力されていない場合は、判定が否定されて、画像データ出力処理はステップ154へ移行する。
ステップ152で、出力回路94Dは、ステップ150で入力された第2出力用画像データを低フレームレートで後段回路90のI/F56に出力し、その後、画像データ出力処理はステップ162へ移行する。
ステップ154で、出力回路94Dは、画像処理回路94Cから第1出力用画像データが入力されたか否かを判定する。本ステップ154において、画像処理回路94Cから入力される第1出力用画像データは、図7に示す読み出し方式切替処理に含まれるステップ129又はステップ131で出力された第1出力用画像データである。
ステップ154において、画像処理回路94Cから第1出力用画像データが入力された場合は、判定が肯定されて、画像データ出力処理はステップ156へ移行する。ステップ154において、画像処理回路94Cから第1出力用画像データが入力されていない場合は、判定が否定されて、画像データ出力処理はステップ158へ移行する。
ステップ156で、出力回路94Dは、ステップ154で取得した第1出力用画像データを高フレームレートで後段回路90のI/F56に出力し、その後、画像データ出力処理はステップ158へ移行する。
ステップ158で、画像処理回路94Cは、画像データ出力処理を終了する条件である画像データ出力処理終了条件を満足したか否かを判定する。画像データ出力処理終了条件は、例えば、上述した読み出し方式切替処理終了条件と同じ条件である。
ステップ158において、画像データ出力処理終了条件を満足していない場合は、判定が否定されて、画像データ出力処理はステップ150へ移行する。ステップ158において、画像データ出力処理終了条件を満足した場合は、判定が肯定されて、出力回路94Dは画像データ出力処理を終了する。
次に、後段回路90の表示制御部によって実行される表示制御処理について図9を参照して説明する。なお、ここでは、説明の便宜上、図8に示す画像データ出力処理が実行されることで出力回路94Dから出力用画像データが後段回路90に出力され、出力用画像データがCPU52及び画像処理部62に入力されたことを前提として説明する。
図9に示す表示制御処理では、ステップ200で、表示制御部は、画像処理部62から出力用画像データが入力されたか否かを判定する。ステップ200において、画像処理部62から出力用画像データが入力されていない場合は、判定が否定されて、表示制御処理はステップ204へ移行する。ステップ200において、画像処理部62から出力用画像データが入力された場合は、判定が肯定されて、表示制御処理はステップ202へ移行する。
ステップ202で、表示制御部は、出力用画像データをグラフィックデータとして表示装置に出力し、その後、表示制御処理はステップ204へ移行する。本ステップ202の処理が実行されることで出力用画像データが表示装置に出力されると、表示装置は、出力用画像データにより示される出力用画像を表示する。例えば、出力用画像データに全体画像データが含まれている場合、表示装置は、全体画像データにより示される全体画像を表示する。ここで言う「全体画像」とは、被写体の全体を示す画像を指す。
ステップ204で、表示制御部は、表示制御処理を終了する条件である表示制御処理終了条件を満足したか否かを判定する。表示制御処理終了条件は、例えば、上述した読み出し方式切替処理終了条件と同じ条件である。
ステップ204において、表示制御処理終了条件を満足していない場合は、判定が否定されて、表示制御処理はステップ200へ移行する。ステップ204において、表示制御処理終了条件を満足した場合は、判定が肯定されて、表示制御部は表示制御処理を終了する。
以上説明したように、撮像装置10では、撮像素子20に処理回路94及びメモリ96が内蔵されている。また、光電変換素子駆動回路94Aにより、撮像画像データが光電変換素子92から読み出される。また、メモリ96には、読み出された撮像画像データが記憶される。また、メモリ96に記憶された撮像画像データに基づく出力用画像データが出力回路94Dにより後段回路90のI/F56に出力される。また、出力用画像データは、出力回路94Dにより第1フレームレートでI/F56に出力される。また、撮像画像データは、光電変換素子駆動回路94Aにより第2フレームレートで光電変換素子92から読み出される。また、撮像画像データは、光電変換素子駆動回路94Aにより、上述した第1読み出し方式、又は、上述した第2読み出し方式で、光電変換素子92から読み出される。そして、画像処理回路94Cにより被写体の動きが検出され、検出結果に応じて、第1読み出し方式と第2読み出し方式とが切り替えられる。第1読み出し方式では、高解像度画像データが読み出され、第2読み出し方式では、低解像度画像データが読み出される。
従って、撮像装置10は、撮像画像データの読み出しのフレームレートのみを変更する場合に比べ、消費電力を低減することができる。
また、撮像装置10では、メモリ96により、撮像タイミングが前後する複数フレームで撮像画像データが記憶可能とされている。
従って、撮像装置10は、メモリ96に同一フレームの撮像画像データが複数記憶される場合に比べ、多種多様な画像処理を実現することができる。
また、撮像装置10では、メモリ96に記憶された複数フレームの撮像画像データに基づいて、画像処理回路94Cにより被写体の動きが検出される。
従って、撮像装置10は、メモリ96に同一フレームの撮像画像データが複数記憶される場合に比べ、画像処理回路94Cによる被写体の動きの高精度な検出を実現することができる。
また、撮像装置10では、第1フレームレートが、第1読み出し方式と第2読み出し方式との切り替えに応じて変更される。
従って、撮像装置10は、第2フレームレートと同じフレームレートを常に第1フレームレートとして使用する場合に比べ、出力用画像データの出力に要する消費電力を低減することができる。
また、撮像装置10では、第2フレームレートは、第1読み出し方式と第2読み出し方式との切り替えに関わらず固定化されている。
従って、撮像装置10は、第2フレームレートが第1読み出し方式と第2読み出し方式との切り替えに応じて変更される場合に比べ、撮像素子20の内部での処理に要する時間を安定させることができる。
また、撮像装置10では、第2読み出し方式で、撮像画像データの1フレームは、予め定められた撮像条件で被写体が光電変換素子92により撮像された場合よりも画素が間引かれた画像フレームである。ここで言う「予め定められた撮像条件で被写体が光電変換素子92により撮像された場合」に得られる撮像画像データは、上記実施形態において「高解像度画像データ」を意味する。また、ここで言う「画素が間引かれた画像フレーム」とは、上記実施形態において「低解像度画像データ」を指す。
従って、撮像装置10は、撮像画像データの1フレームが、画素が間引かれないフレームの場合に比べ、消費電力を低減することができる。
また、撮像装置10では、第2読み出し方式で撮像画像データが読み出される場合、互いに異なる箇所の画素が間引かれた複数の低解像度画像データが撮像画像データとして読み出される。そして、複数の低解像度画像データが合成されることで得られた第2出力用画像データが後段回路90に出力される。
従って、撮像装置10は、出力用画像データとして単一の間引き画像フレームが出力される場合に比べ、出力用画像データにより高画質を実現することができる。
また、撮像装置10では、第2読み出し方式において、光電変換素子92から画素が間引かれた状態で撮像画像データが読み出される。つまり、第2読み出し方式において、光電変換素子92から低解像度画像データが読み出される。
従って、撮像装置10は、画素が間引かれていない撮像画像データが光電変換素子駆動回路94Aによって読み出される場合に比べ、光電変換素子駆動回路94Aによる撮像画像データの読み出しに要する消費電力を低減することができる。
また、撮像装置10では、第2読み出し方式では、フレーム毎に異なる箇所の画素が間引かれて得られた複数の低解像度画像データが読み出され、メモリ96に記憶される。そして、メモリ96に記憶された複数の低解像度画像データに基づいて、画像処理回路94Cにより被写体の動きが検出される。
従って、撮像装置10は、複数の低解像度画像データがメモリ96に記憶される期間と同じ期間に1フレーム分の高解像度画像データがメモリ96に記憶される場合に比べ、被写体の動きを迅速に検出することができる。
また、撮像装置10では、画像処理回路94Cにより被写体の動きが検出された場合に第1読み出し方式とされ、画像処理回路94Cにより被写体の動きが検出されなかった場合に第2読み出し方式とされる。
従って、撮像装置10は、被写体の動きに依らず常に第1読み出し方式を採用する場合に比べ、消費電力を低減することができる。
また、撮像装置10では、撮像素子20に画像処理回路94Cが含まれている。従って、撮像装置10は、撮像素子20の外部に画像処理回路94Cが設けられている場合に比べ、撮像画像データに基づいて被写体の動きを迅速に検出することができる。
また、撮像装置10では、撮像素子20は、光電変換素子92を有し、光電変換素子92にメモリ96が積層された積層型CMOSイメージセンサである。
従って、撮像装置10は、光電変換素子92にメモリ96が積層されていないタイプの撮像素子を用いる場合に比べ、複数フレーム分の画像処理の高速化を図ることができる。
なお、上記実施形態では、光電変換素子92内の全てのフォトダイオードにより被写体が撮像されることで得られた撮像画像データから低解像度画像データを読み出す形態例を挙げて説明したが、本開示の技術はこれに限定されない。例えば、第2読み出し方式では、光電変換素子92に対して画素が間引かれた状態で被写体を撮像させるようにしてもよい。例えば、垂直1/4間引き画像を得ることが可能なフォトダイオードのみを使用して被写体が撮像されるようにしてもよい。これにより、光電変換素子92に対して画素が間引かれていない状態で被写体を撮像させる場合に比べ、光電変換素子92の撮像に要する消費電力を低減することができる。
また、上記実施形態では、本開示の技術に係る「予め定められた撮像条件」の一例として、光電変換素子92内の全てのフォトダイオードにより被写体が撮像されることを例示したが、本開示の技術はこれに限定されない。本開示の技術に係る「予め定められた撮像条件」の他の例としては、表示装置に表示されるライブビュー画像よりも高画質な動画像を、外部I/F63に接続されたメモリカードに記録する動画像記録モードで被写体が撮像されることが挙げられる。
また、上記実施形態では、低解像度画像として垂直1/4間引き画像を例示したが、本開示の技術はこれに限定されない。例えば、垂直1/4間引き画像以外の垂直1/n間引き画像を低解像度画像として採用してもよい。また、水平ラインを垂直方向に間引きした画像ではなく、垂直ラインを水平方向に間引きした画像を低解像度画像として採用してもよい。また、1画素又は数画素の画素群単位で予め定められた規則に応じて間引かれた画像を低解像度画像として採用してもよい。
また、上記実施形態では、高解像度画像として間引き無し画像を採用し、低解像度画像として垂直1/4間引き画像を採用しているが、本開示の技術はこれに限定されない。例えば、高解像度画像として垂直1/4間引き画像を採用し、低解像度画像として垂直1/16間引き画像を採用してもよい。このように、低解像度画像は、高解像度画像よりも間引きの度合いが高い画像であればよい。
また、上記実施形態では、出力用画像データがライブビュー画像の表示に供される場合について説明したが、本開示の技術はこれに限定されない。例えば、出力用画像データは、後段回路90において、CPU52により、二次記憶部60に記憶されるようにしてもよいし、外部I/F63を介して撮像装置10の外部に出力されるようにしてもよい。
上記実施形態では、ASICによって実現される処理回路94を例示したが、上述した読み出し方式切替処理及び画像データ出力処理は、コンピュータによるソフトウェア構成により実現されるようにしてもよい。
この場合、例えば、図12に示すように、上述した読み出し方式切替処理及び画像データ出力処理を撮像素子20に内蔵されたコンピュータ20Aに実行させるためのプログラム600を記憶媒体700に記憶させておく。コンピュータ20Aは、CPU20A1、ROM20A2、及びRAM20A3を備えている。そして、記憶媒体700のプログラム600がコンピュータ20Aにインストールされ、コンピュータ20AのCPU20A1は、プログラム600に従って、上述した読み出し方式切替処理及び画像データ出力処理を実行する。ここでは、CPU20A1として、単数のCPUを例示しているが、本開示の技術はこれに限定されず、CPU20A1に代えて複数のCPUを採用してもよい。つまり、1つのプロセッサ、又は、物理的に離れている複数のプロセッサによって、上述した読み出し方式切替処理及び/又は画像データ出力処理が実行されるようにしてもよい。
なお、記憶媒体700の一例としては、SSD(Solid State Drive)又はUSB(Universal Serial Bus)メモリなどの任意の可搬型の記憶媒体が挙げられる。
また、通信網(図示省略)を介してコンピュータ20Aに接続される他のコンピュータ又はサーバ装置等の記憶部にプログラム600を記憶させておき、プログラム600が撮像装置10等の要求に応じてダウンロードされるようにしてもよい。この場合、ダウンロードされたプログラム600がコンピュータ20Aによって実行される。
また、コンピュータ20Aは、撮像素子20の外部に設けられるようにしてもよい。この場合、コンピュータ20Aがプログラム600に従って処理回路94を制御するようにすればよい。
上記実施形態で説明した各種処理を実行するハードウェア資源としては、次に示す各種のプロセッサを用いることができる。ここで、上記実施形態で説明した各種処理とは、読み出し方式切替処理、画像データ出力処理、及び表示制御処理が挙げられる。プロセッサとしては、例えば、上述したように、ソフトウェア、すなわち、プログラムを実行することで、本開示の技術に係る各種処理を実行するハードウェア資源として機能する汎用的なプロセッサであるCPUが挙げられる。また、プロセッサとしては、例えば、FPGA、PLD、又はASICなどの特定の処理を実行させるために専用に設計された回路構成を有するプロセッサである専用電気回路が挙げられる。何れのプロセッサにもメモリが内蔵又は接続されており、何れのプロセッサもメモリを使用することで各種処理を実行する。
本開示の技術に係る各種処理を実行するハードウェア資源は、これらの各種のプロセッサのうちの1つで構成されてもよいし、同種または異種の2つ以上のプロセッサの組み合わせ(例えば、複数のFPGAの組み合わせ、又はCPUとFPGAとの組み合わせ)で構成されてもよい。また、本開示の技術に係る各種処理を実行するハードウェア資源は1つのプロセッサであってもよい。
1つのプロセッサで構成する例としては、第1に、クライアント及びサーバなどのコンピュータに代表されるように、1つ以上のCPUとソフトウェアの組み合わせで1つのプロセッサを構成し、このプロセッサが、本開示の技術に係る各種処理を実行するハードウェア資源として機能する形態がある。第2に、SoC(System−on−a−chip)などに代表されるように、本開示の技術に係る各種処理を実行する複数のハードウェア資源を含むシステム全体の機能を1つのICチップで実現するプロセッサを使用する形態がある。このように、本開示の技術に係る各種処理は、ハードウェア資源として、上記各種のプロセッサの1つ以上を用いて実現される。
更に、これらの各種のプロセッサのハードウェア的な構造としては、より具体的には、半導体素子などの回路素子を組み合わせた電気回路を用いることができる。
また、上記実施形態では、撮像装置10としてレンズ交換式カメラを例示したが、本開示の技術はこれに限定されない。例えば、図13に示すスマートデバイス900に対して本開示の技術を適用するようにしてもよい。一例として図13に示すスマートデバイス900は、本開示の技術に係る撮像装置の一例である。スマートデバイス900には、上記実施形態で説明した撮像素子20が搭載されている。このように構成されたスマートデバイス900であっても、上記実施形態で説明した撮像装置10と同様の作用及び効果が得られる。なお、スマートデバイス900に限らず、パーソナル・コンピュータ又はウェアラブル端末装置に対しても本開示の技術は適用可能である。
また、上記実施形態では、表示装置として第1ディスプレイ40及び第2ディスプレイ80を例示したが、本開示の技術はこれに限定されない。例えば、撮像装置本体12に対して後付けされた別体のディスプレイを、本開示の技術に係る「表示部」として用いるようにしてもよい。
また、上記実施形態で説明した読み出し方式切替処理、画像データ出力処理、及び表示制御処理はあくまでも一例である。従って、主旨を逸脱しない範囲内において不要なステップを削除したり、新たなステップを追加したり、処理順序を入れ替えたりしてもよいことは言うまでもない。
以上に示した記載内容及び図示内容は、本開示の技術に係る部分についての詳細な説明であり、本開示の技術の一例に過ぎない。例えば、上記の構成、機能、作用、及び効果に関する説明は、本開示の技術に係る部分の構成、機能、作用、及び効果の一例に関する説明である。よって、本開示の技術の主旨を逸脱しない範囲内において、以上に示した記載内容及び図示内容に対して、不要な部分を削除したり、新たな要素を追加したり、置き換えたりしてもよいことは言うまでもない。また、錯綜を回避し、本開示の技術に係る部分の理解を容易にするために、以上に示した記載内容及び図示内容では、本開示の技術の実施を可能にする上で特に説明を要しない技術常識等に関する説明は省略されている。
本明細書において、「A及び/又はB」は、「A及びBのうちの少なくとも1つ」と同義である。つまり、「A及び/又はB」は、Aだけであってもよいし、Bだけであってもよいし、A及びBの組み合わせであってもよい、という意味である。また、本明細書において、3つ以上の事柄を「及び/又は」で結び付けて表現する場合も、「A及び/又はB」と同様の考え方が適用される。
本明細書に記載された全ての文献、特許出願及び技術規格は、個々の文献、特許出願及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。