JP2021166220A - 圧電積層体、圧電積層体の製造方法、および圧電素子 - Google Patents

圧電積層体、圧電積層体の製造方法、および圧電素子 Download PDF

Info

Publication number
JP2021166220A
JP2021166220A JP2020068252A JP2020068252A JP2021166220A JP 2021166220 A JP2021166220 A JP 2021166220A JP 2020068252 A JP2020068252 A JP 2020068252A JP 2020068252 A JP2020068252 A JP 2020068252A JP 2021166220 A JP2021166220 A JP 2021166220A
Authority
JP
Japan
Prior art keywords
film
piezoelectric
input
output
electrode film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020068252A
Other languages
English (en)
Inventor
稔顕 黒田
Toshiaki Kuroda
憲治 柴田
Kenji Shibata
和俊 渡辺
Kazutoshi Watanabe
健司 木村
Kenji Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2020068252A priority Critical patent/JP2021166220A/ja
Priority to EP21785614.5A priority patent/EP4135344A4/en
Priority to PCT/JP2021/006769 priority patent/WO2021205768A1/ja
Priority to US17/917,055 priority patent/US20230276711A2/en
Priority to TW110110572A priority patent/TW202139493A/zh
Publication of JP2021166220A publication Critical patent/JP2021166220A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0611—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements in a pile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0207—Driving circuits
    • B06B1/0223—Driving circuits for generating signals continuous in time
    • B06B1/0238—Driving circuits for generating signals continuous in time of a single frequency, e.g. a sine-wave
    • B06B1/0246—Driving circuits for generating signals continuous in time of a single frequency, e.g. a sine-wave with a feedback signal
    • B06B1/0261—Driving circuits for generating signals continuous in time of a single frequency, e.g. a sine-wave with a feedback signal taken from a transducer or electrode connected to the driving transducer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01H—MEASUREMENT OF MECHANICAL VIBRATIONS OR ULTRASONIC, SONIC OR INFRASONIC WAVES
    • G01H11/00—Measuring mechanical vibrations or ultrasonic, sonic or infrasonic waves by detecting changes in electric or magnetic properties
    • G01H11/06—Measuring mechanical vibrations or ultrasonic, sonic or infrasonic waves by detecting changes in electric or magnetic properties by electric means
    • G01H11/08—Measuring mechanical vibrations or ultrasonic, sonic or infrasonic waves by detecting changes in electric or magnetic properties by electric means using piezoelectric devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/101—Piezoelectric or electrostrictive devices with electrical and mechanical input and output, e.g. having combined actuator and sensor parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0622—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements on one surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】高性能な超音波センサを提供可能な圧電積層体、圧電素子を得る。【解決手段】基板と、基板上に設けられる出力側下部電極膜と、出力側下部電極膜上に設けられ、酸化膜である出力側圧電膜と、出力側圧電膜上に設けられる出力側上部電極膜と、基板上に設けられる入力側下部電極膜と、入力側下部電極膜上に設けられ、窒化膜である入力側圧電膜と、入力側圧電膜上に設けられる入力側上部電極膜と、を備え、出力側下部電極膜と出力側圧電膜と出力側上部電極膜とを備えた積層部により構成される超音波出力部と、入力側下部電極膜と入力側圧電膜と入力側上部電極膜とを備えた積層部により構成される超音波入力部と、が基板を上面から見たときに互いに重ならないように配置されている。【選択図】図１

Description

本発明は、圧電積層体、圧電積層体の製造方法、および圧電素子に関する。
圧電体が、例えばｐ−ＭＵＴ（Piezoelectric Micromachined Ultrasonic Transducer）の超音波センサ等に用いられることがある。圧電体の材料としては、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）系の強誘電体が広く用いられている（例えば特許文献１参照）。また、超音波センサ等に用いられる圧電材料として、ニオブ酸カリウムナトリウム（ＫＮＮ）系の強誘電体、あるいは、窒化アルミニウム（ＡｌＮ）が用いられることもある（例えば特許文献２参照）。近年、圧電体を有する超音波センサにおいて、さらに高性能な超音波センサが要求されている。
特開２０１９−１４６０２０号公報 特開２０１９−１６５３０７号公報
本発明の目的は、高性能な超音波センサを提供可能な圧電積層体等を得ることにある。
本発明の一態様によれば、
基板と、
前記基板上に設けられる出力側下部電極膜と、
前記出力側下部電極膜上に設けられ、酸化膜である出力側圧電膜と、
前記出力側圧電膜上に設けられる出力側上部電極膜と、
前記基板上に設けられる入力側下部電極膜と、
前記入力側下部電極膜上に設けられ、窒化膜である入力側圧電膜と、
前記入力側圧電膜上に設けられる入力側上部電極膜と、を備え、
前記出力側下部電極膜と前記出力側圧電膜と前記出力側上部電極膜とを備えた積層部により構成される超音波出力部と、前記入力側下部電極膜と前記入力側圧電膜と前記入力側上部電極膜とを備えた積層部により構成される超音波入力部と、が前記基板を上面から見たときに互いに重ならないように配置されている圧電積層体、圧電素子、および超音波センサが提供される。
本発明の他の態様によれば、
基板上に出力側下部電極膜および入力側下部電極膜を製膜する工程と、
前記出力側下部電極膜上に、酸化膜である出力側圧電膜を製膜する工程と、
前記出力側圧電膜を保護する保護膜を製膜する工程と、
前記入力側下部電極膜上に、窒化膜である入力側圧電膜を製膜する工程と、
前記保護膜をエッチングにより除去することで、前記出力側圧電膜を露出させる工程と、
前記出力側圧電膜上に出力側上部電極膜を製膜し、前記入力側圧電膜上に入力側上部電極膜を製膜する工程と、を行うことで、
前記出力側下部電極膜と前記出力側圧電膜と前記出力側上部電極膜とを備えた積層部により構成される超音波出力部と、前記入力側下部電極膜と前記入力側圧電膜と前記入力側上部電極膜とを備えた積層部により構成される超音波入力部と、が前記基板を上面から見たときに互いに重ならないように配置されている積層体を作製する工程を有する圧電積層体の製造方法が提供される。
本発明によれば、高性能な超音波センサを提供可能な圧電積層体、圧電素子を得ることが可能となる。
本発明の一実施形態にかかる圧電積層体の断面構造の一例を示す図である。 本発明の一実施形態にかかる圧電積層体の断面構造の変形例を示す図である。 本発明の一実施形態にかかる超音波センサの概略構成の一例を示す図である。 （ａ）は出力側圧電膜を製膜する前の積層体１０ａの断面構造の一例を示す図であり、（ｂ）は出力側圧電膜を製膜した後の積層体１０ｂの断面構造の一例を示す図であり、（ｃ）は出力側圧電膜を所定形状に成形した後の積層体１０ｃの断面構造の一例を示す図であり、（ｄ）は保護膜を製膜した後の積層体１０ｄの断面構造の一例を示す図であり、（ｅ）は入力側圧電膜を製膜した後の積層体１０ｅの断面構造の一例を示す図であり、（ｆ）は保護膜を除去した後の積層体１０ｆの断面構造の一例を示す図である。 本発明の一実施形態の変形例にかかる圧電積層体の断面構造を示す図である。 （ａ）は出力側圧電膜を製膜する前の積層体４０ａの断面構造の一例を示す図であり、（ｂ）は出力側圧電膜を製膜し、所定形状に成形した後の積層体４０ｂの断面構造の一例を示す図であり、（ｃ）は保護膜を製膜した後の積層体４０ｃの断面構造の一例を示す図であり、（ｄ）は入力側下部電極膜を製膜した後の積層体４０ｄの断面構造の一例を示す図であり、（ｅ）は入力側圧電膜を製膜した後の積層体４０ｅの断面構造の一例を示す図であり、（ｆ）は保護膜を除去した後の積層体４０ｆの断面構造の一例を示す図である。 本発明の一実施形態の変形例にかかる圧電積層体の断面構造を示す図である。 本発明の一実施形態の変形例にかかる圧電積層体の断面構造を示す図である。 （ａ）は出力側圧電膜を製膜する前の積層体４２ａの断面構造の一例を示す図であり、（ｂ）は出力側圧電膜を製膜した後の積層体４２ｂの断面構造の一例を示す図であり、（ｃ）は保護膜を製膜した後の積層体４２ｃの断面構造の一例を示す図であり、（ｄ）は入力側圧電膜を製膜した後の積層体４２ｄの断面構造の一例を示す図であり、（ｅ）は保護膜を除去した後の積層体４２ｅの断面構造の一例を示す図である。 本発明の一実施形態の変形例にかかる圧電積層体の断面構造を示す図である。
＜本発明の一実施形態＞
以下、本発明の一実施形態について、図１〜図４を参照しながら説明する。
（１）圧電積層体の構成
図１に示すように、本実施形態にかかる圧電膜を有する積層体（積層基板）１０（以下、圧電積層体１０とも称する）は、基板１と、基板１上に設けられた（製膜された）下部電極膜２と、下部電極膜２上に設けられた（製膜された）出力側圧電膜３Ａと、出力側圧電膜３Ａ上に設けられた（製膜された）出力側上部電極膜４Ａと、下部電極膜２上に設けられた（製膜された）入力側圧電膜３Ｂと、入力側圧電膜３Ｂ上に設けられた（製膜された）入力側上部電極膜４Ｂと、を備えて構成されている。なお、本実施形態では、下部電極膜２が、出力側下部電極膜２Ａとして機能するとともに入力側下部電極膜２Ｂとしても機能する。
基板１としては、熱酸化膜またはＣＶＤ（Chemical Vapor Deposition）酸化膜等の表面酸化膜（ＳｉＯ２膜）１ｂが形成された単結晶シリコン（Ｓｉ）基板１ａ、すなわち、表面酸化膜を有するＳｉ基板を好適に用いることができる。また、基板１としては、図２に示すように、その表面にＳｉＯ２以外の絶縁性材料により形成された絶縁膜１ｄを有するＳｉ基板１ａを用いることもできる。また、基板１としては、表面にＳｉ（１００）面またはＳｉ（１１１）面等が露出したＳｉ基板１ａ、すなわち、表面酸化膜１ｂまたは絶縁膜１ｄを有さないＳｉ基板を用いることもできる。また、基板１としては、ＳＯＩ（Silicon On Insulator）基板、石英ガラス（ＳｉＯ２）基板、ガリウム砒素（ＧａＡｓ）基板、サファイア（Ａｌ２Ｏ３）基板、ステンレス（ＳＵＳ）等の金属材料により形成された金属基板を用いることもできる。単結晶Ｓｉ基板１ａの厚さは例えば３００μｍ以上１０００μｍ以下とすることができ、表面酸化膜１ｂの厚さは例えば１ｎｍ以上４０００ｎｍ以下とすることができる。
下部電極膜２は、例えば、白金（Ｐｔ）を用いて製膜することができる。下部電極膜２は、単結晶膜または多結晶膜（以下、これらをＰｔ膜とも称する）となる。Ｐｔ膜を構成する結晶は、基板１の表面に対して（１１１）面方位に優先配向していることが好ましい。すなわち、下部電極膜（Ｐｔ膜）２の表面（出力側圧電膜３Ａの下地となる面）は、主にＰｔ（１１１）面により構成されていることが好ましい。Ｐｔ膜は、スパッタリング法、蒸着法等の手法を用いて製膜することができる。下部電極膜２は、Ｐｔ以外に、金（Ａｕ）、ルテニウム（Ｒｕ）、またはイリジウム（Ｉｒ）等の各種金属、これらを主成分とする合金、ルテニウム酸ストロンチウム（ＳｒＲｕＯ３、略称：ＳＲＯ）またはニッケル酸ランタン（ＬａＮｉＯ３、略称：ＬＮＯ）等の金属酸化物等を用いて製膜することもできる。また、下部電極膜２は、上記各種金属または金属酸化物等を用いて製膜した単層膜であってもよく、あるいは、Ｐｔ膜とＰｔ膜上に設けられたＬＮＯからなる膜との積層体や、Ｐｔ膜とＰｔ膜上に設けられたＳＲＯからなる膜との積層体等であってもよい。下部電極膜２の厚さは例えば１００ｎｍ以上４００ｎｍ以下とすることができる。
基板１と下部電極膜２との間には、これらの密着性を高めるため、例えば、チタン（Ｔｉ）、タンタル（Ｔａ）、酸化チタン（ＴｉＯ２）、ニッケル（Ｎｉ）、ルテニウム酸化物（ＲｕＯ２）、イリジウム酸化物（ＩｒＯ２）等を主成分とする密着層６が設けられていてもよい。密着層６は、スパッタリング法、蒸着法等の手法を用いて製膜することができる。密着層６の厚さは例えば１ｎｍ以上２００ｎｍ以下とすることができる。
出力側圧電膜３Ａは、酸素（Ｏ）を含み窒素（Ｎ）を含まない膜、すなわち酸化膜で構成されている。なお、ここでいう「Ｎを含まない膜」とは、Ｎを全く含まない膜の他、不可避的不純物として微量のＮを含む膜も含むものとする。出力側圧電膜３Ａは、圧電定数が高い膜であることが好ましい。これにより、後述の電圧印加部１１ａにより所定の電圧が印加された際に出力側圧電膜３Ａを大きく変形させ、後述の出力側振動部を大きく振動させることが可能となる。その結果、後述の超音波出力部から送信される超音波の強度を高めることが可能となり、被験対象物に対する超音波の振動深さ（深度）を深くすることが可能となる。出力側圧電膜３Ａの圧電定数は例えば１００ｐｍ／Ｖ以上、好ましくは１７０ｐｍ／Ｖ以上とすることができる。なお、出力側圧電膜３Ａの圧電定数の上限は特に限定されないが、現在の技術では、その上限は２００ｐｍ／Ｖ程度である。また、出力側圧電膜３Ａは、入力側圧電膜３Ｂよりも高い圧電定数を有していることが好ましい。
出力側圧電膜３Ａは、例えば、ニオブ酸カリウムナトリウム（ＫＮＮ）、すなわち、カリウム（Ｋ）、ナトリウム（Ｎａ）、ニオブ（Ｎｂ）を含み、組成式（Ｋ１−ｘＮａｘ）ｙＮｂＯ３で表されるアルカリニオブ酸化物を用いて製膜することができる。上述の組成式中の係数ｘ［＝Ｎａ／（Ｋ＋Ｎａ）］は、０＜ｘ＜１の範囲内の大きさとする。好ましくは、上述の組成式中の係数ｘは０＜ｘ＜１の範囲内の大きさとし、係数ｙ［＝（Ｋ＋Ｎａ）／Ｎｂ］は、０．７≦ｙ≦１．５０の範囲内の大きさとする。出力側圧電膜３Ａは、ＫＮＮの多結晶膜（以下、ＫＮＮ膜３Ａとも称する）となる。ＫＮＮの結晶構造は、ペロブスカイト構造となる。ＫＮＮ膜３Ａは、スパッタリング法、ＰＬＤ（Pulsed Laser Deposition）法、ゾルゲル法等の手法を用いて製膜することができる。ＫＮＮ膜３Ａの厚さは例えば０．５μｍ以上５μｍ以下とすることができる。
ＫＮＮ膜３Ａを構成する結晶は、基板１の表面（基板１が例えば表面酸化膜１ｂまたは絶縁膜１ｄ等を有するＳｉ基板１ａである場合はＳｉ基板１ａの表面、以下同様）に対して（００１）面方位に優先配向していることが好ましい。すなわち、ＫＮＮ膜３Ａの表面（出力側上部電極膜４Ａの下地となる面）は、主にＫＮＮ（００１）面方位により構成されていることが好ましい。基板１の表面に対して（１１１）面方位に優先配向させたＰｔ膜上にＫＮＮ膜３Ａを直接製膜することで、ＫＮＮ膜３Ａを構成する結晶を、基板１の表面に対して（００１）面方位に優先配向させることが容易となる。例えば、ＫＮＮ膜３Ａを構成する結晶群のうち８０％以上の結晶を基板１の表面に対して（００１）面方位に配向させ、ＫＮＮ膜３Ａの表面のうち８０％以上の領域をＫＮＮ（００１）面とすることが容易となる。
ＫＮＮ膜３Ａを構成する結晶群のうち半数以上の結晶が柱状構造を有していることが好ましい。また、ＫＮＮ膜３Ａを構成する結晶同士の境界、すなわちＫＮＮ膜３Ａに存在する結晶粒界は、ＫＮＮ膜３Ａの厚さ方向に貫いていることが好ましい。例えば、ＫＮＮ膜３Ａでは、その厚さ方向に貫く結晶粒界が、ＫＮＮ膜３Ａの厚さ方向に貫いていない結晶粒界（例えば基板１の平面方向に平行な結晶粒界）よりも多いことが好ましい。
ＫＮＮ膜３Ａは、銅（Ｃｕ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、およびバナジウム（Ｖ）からなる群より選択される少なくとも１つの金属元素（以下、単に「金属元素」とも称する）を含んでいることが好ましい。ＫＮＮ膜３Ａは、ＣｕおよびＭｎのうち少なくともいずれかを含んでいることがより好ましい。ＣｕおよびＭｎのうち少なくともいずれかを含むとは、Ｃｕのみを含み場合、Ｍｎのみを含む場合、ＣｕおよびＭｎの両方を含む場合がある。
ＫＮＮ膜３Ａは、上記金属元素を、ＫＮＮ膜３Ａ中のニオブ（Ｎｂ）の量に対して例えば０．２ａｔ％以上２．０ａｔ％以下の範囲内の濃度で含むことが好ましい。すなわち、ＫＮＮ膜３Ａ中の上記金属元素の濃度は例えば０．２ａｔ％以上２．０ａｔ％以下であることが好ましい。なお、ＫＮＮ膜３Ａ中に、Ｃｕ、Ｍｎ、Ｆｅ、およびＶのうち複数種類の金属元素が含まれている場合の金属元素の濃度は、複数種類の金属元素の合計濃度となる。
ＫＮＮ膜３Ａ中の金属元素の濃度が０．２ａｔ％以上であることで、ＫＮＮ膜３Ａの絶縁性（リーク耐性）を向上させつつ、フッ素系エッチング液に対する耐性（エッチング耐性）を向上させることが可能となる。ＫＮＮ膜３Ａの絶縁性が向上することで、後述の電圧印加部１１ａにより、より高い電圧を印加することができるようになる。結果として、ＫＮＮ膜３Ａの変形量をより大きくすることが可能となる。ＫＮＮ膜３Ａのエッチング耐性が向上することで、すなわち、ＫＮＮ膜３Ａがエッチングされにくいことで、圧電積層体１０の作製プロセスで、ＫＮＮ膜３Ａの圧電性能や品質が低下することを抑制することができる。
ＫＮＮ膜３Ａ中の金属元素の濃度が２．０ａｔ％以下であることで、ＫＮＮ膜３Ａの比誘電率を、超音波発生用の振動子等の用途に好適な大きさとすることができ、後述するように超音波発生用の振動子に適用された際の消費電力の増加等を抑制することが可能となる。
ＫＮＮ膜３Ａは、Ｋ、Ｎａ、Ｎｂ、および上記金属元素以外の副次的な成分を、上記金属元素を所定の範囲内で添加することで得られる効果を損なわない範囲内、例えば５ａｔ％以下の範囲内（副次的な成分を複数種類含む場合は、その合計濃度が５ａｔ％以下となる範囲内）で含んでいてもよい。副次的な成分としては、リチウム（Ｌｉ）、Ｔａ、アンチモン（Ｓｂ）等が例示される。
出力側上部電極膜４Ａ（以下、上部電極膜４Ａとも称する）は、例えば、Ｐｔ、Ａｕ、アルミニウム（Ａｌ）、Ｃｕ等の各種金属またはこれらの合金を用いて製膜することができる。上部電極膜４Ａは、スパッタリング法、蒸着法、メッキ法、金属ペースト法等の手法を用いて製膜することができる。上部電極膜４Ａは、下部電極膜２ＡのようにＫＮＮ膜３Ａの結晶構造に大きな影響を与えるものではない。そのため、上部電極膜４Ａの材料、結晶構造、製膜手法は特に限定されない。なお、ＫＮＮ膜３Ａと上部電極膜４Ａとの間には、これらの密着性を高めるため、例えば、Ｔｉ、Ｔａ、ＴｉＯ２、Ｎｉ、ＲｕＯ２、ＩｒＯ２等を主成分とする密着層が設けられていてもよい。上部電極膜４Ａの厚さは例えば１０ｎｍ以上５０００ｎｍ以下とすることができ、密着層を設ける場合には密着層の厚さは例えば１ｎｍ以上２００ｎｍ以下とすることができる。
入力側圧電膜３Ｂは、窒素（Ｎ）を含み酸素（Ｏ）を含まない膜、すなわち窒化膜で構成されている。なお、ここでいう「Ｏを含まない膜」とは、Ｏを全く含まない膜の他、不可避的不純物として微量のＯを含む膜も含まれるものとする。入力側圧電膜３Ｂは比誘電率が低い膜であることが好ましい。これにより、超音波の受信感度を高めることが可能となる。具体的には、後述の入力側振動部の振動が小さい場合であっても、入力側圧電膜３Ｂを変形させ、その変形により電圧を発生させることが可能となる。入力側圧電膜３Ｂの比誘電率は例えば２５以下、好ましくは１５以下とすることができる。なお、入力側圧電膜３Ｂの比誘電率の下限は特に限定されないが、現在の技術では、その下限は８程度である。また、入力側圧電膜３Ｂは、出力側圧電膜３Ａよりも低い比誘電率を有していることが好ましい。
入力側圧電膜３Ｂは、例えば、アルミニウム（Ａｌ）を含む窒化物、すなわち、窒化アルミニウム（ＡｌＮ）を用いて製膜することができる。入力側圧電膜３Ｂは、ＡｌＮの多結晶膜（以下、ＡｌＮ膜３Ｂとも称する）となる。ＡｌＮ膜３Ｂは、スパッタリング法、ＰＬＤ（Pulsed Laser Deposition）法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法、ＨＶＰＥ（Hydride Vapor Phase Epitaxy）法等の手法を用いて製膜することができる。ＡｌＮ膜３Ｂの厚さは例えば０．３μｍ以上５μｍ以下とすることができる。ＡｌＮ膜３Ｂの厚さは、上記範囲内で、できるだけ厚いことが好ましく、これにより、超音波の受信感度を高めることが可能となる。
ＡｌＮ膜３Ｂを構成する結晶は、基板１の表面に対して（００１）面方位に優先配向していることが好ましい。すなわち、ＡｌＮ膜３Ｂの表面（入力側上部電極膜４Ｂの下地となる面）は、主にＡｌＮ（００１）面により構成されていることが好ましい。基板１の表面に対して（１１１）面方位に優先配向させた下部電極膜２Ｂ上にＡｌＮ膜３Ｂを直接製膜することで、ＡｌＮ膜３Ｂを構成する結晶を、基板１の表面に対して（００１）面方位に優先配向させることが容易となる。例えば、ＡｌＮ膜３Ｂを構成する結晶群のうち８０％以上の結晶を基板１の表面に対して（００１）面方位に配向させ、ＡｌＮ膜３Ｂの表面のうち８０％以上の領域をＡｌＮ（００１）面とすることが容易となる。
ＡｌＮ膜３Ｂを構成する結晶群のうち半数以上の結晶が柱状構造を有していることが好ましい。また、ＡｌＮ膜３Ｂを構成する結晶同士の境界、すなわちＡｌＮ膜３Ｂに存在する結晶粒界は、ＡｌＮ膜３Ｂの厚さ方向に貫いていることが好ましい。例えば、ＡｌＮ膜３Ｂでは、その厚さ方向に貫く結晶粒界が、ＡｌＮ膜３Ｂの厚さ方向に貫いていない結晶粒界（例えば基板１の平面方向に平行な結晶粒界）よりも多いことが好ましい。
ＡｌＮ膜３Ｂは、スカンジウム（Ｓｃ）を含むＡｌＮ膜（Ｓｃ−ＡｌＮ膜）であってもよく、マグネシウム（Ｍｇ）とジルコニウム（Ｚｒ）とを含むＡｌＮ膜（ＭｇＺｒ−ＡｌＮ膜）であってもよく、Ｍｇとハフニウム（Ｈｆ）とを含むＡｌＮ膜（ＭｇＨｆ−ＡｌＮ膜）であってもよい。これにより、ＡｌＮ膜３Ｂの圧電定数を向上させることができ、その結果、超音波の受信感度を確実に高めることが可能となる。
入力側上部電極膜４Ｂ（以下、上部電極膜４Ｂとも称する）は、上述の上部電極膜４Ａと同様の構成とすることができる。すなわち、上部電極膜４Ｂは、例えば、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ等の各種金属またはこれらの合金を用いて製膜することができる。また、上部電極膜４Ｂは、モリブデン（Ｍｏ）、Ｒｕ等の各種金属またはこれらの合金を用いて製膜することもできる。例えば、上部電極膜４Ｂは、スパッタリング法、蒸着法、メッキ法、金属ペースト法等の手法を用いて製膜することができる。上部電極膜４Ｂは、下部電極膜２のようにＡｌＮ膜３Ｂの結晶構造に大きな影響を与えるものではない。そのため、上部電極膜４Ｂの材料、結晶構造、製膜手法は特に限定されない。なお、ＡｌＮ膜３Ｂと上部電極膜４Ｂとの間には、これらの密着性を高めるため、例えば、Ｔｉ、Ｔａ、ＴｉＯ２、Ｎｉ等を主成分とする密着層が設けられていてもよい。上部電極膜４Ｂの厚さは例えば１０ｎｍ以上５０００ｎｍ以下とすることができ、密着層を設ける場合には密着層の厚さは例えば１ｎｍ以上２００ｎｍ以下とすることができる。
下部電極膜２と、ＫＮＮ膜３Ａと、上部電極膜４Ａとを備えた積層部により、超音波出力部（以下、「出力部」とも称する）が構成される。なお、密着層６や、基板１に形成される後述の出力側振動部等を出力部に含めて考えてもよい。出力部とは、超音波を発生させて送信（出力）する部分である。出力部は、下部電極膜２と上部電極膜４Ａとの間に接続される後述の電圧印加部１１ａにより下部電極膜２と上部電極膜４Ａとの間に電界（電圧）を印加することでＫＮＮ膜３Ａが変形し、このＫＮＮ膜３Ａの変形により出力側振動部が振動し、この出力側振動部の振動により生じた超音波を出力するように構成されている。
下部電極膜２と、ＡｌＮ膜３Ｂと、上部電極膜４Ｂとを備えた積層部により、超音波入力部（以下、「入力部」とも称する）が構成される。なお、密着層６や、基板１に形成される後述の入力側振動部等を入力部に含めて考えてもよい。入力部とは、出力部から出力されて被験対象物で反射した超音波を受信（入力）する部分である。入力部は、超音波を受信し、入力側振動部が振動することでＡｌＮ膜３Ｂが変形するように構成されている。このＡｌＮ膜３Ｂの変形により下部電極膜２と上部電極膜４Ｂとの間に電圧が発生する。
出力部および入力部は、基板１（圧電積層体１０）を上面から見たときに互いに重ならないように配置されている。これにより、出力部と入力部とが互いに干渉することを抑制できる。その結果、圧電積層体１０を用いて作製される後述の超音波センサ３０のセンシング精度を高めることができる。ここで、「基板１を上面から見たとき」とは、「ＫＮＮ膜３Ａ、ＡｌＮ膜３Ｂ等が設けられた基板１の主面を垂直方向上方から見たとき」を意味する。なお、ここでいう「垂直方向」とは、出力部から送信される超音波の伝搬方向または入力部で受信する超音波の伝搬方向の少なくともいずれかと一致する方向である。
出力部と入力部との間の距離ｄは、これらが互いに干渉しない（接触しない）距離であって、できるだけ短い距離であることが好ましい。すなわち、出力部および入力部は互いに接していないけれども、これらの間の距離ｄはできるだけ短い方が好ましい。例えば、出力部と入力部との間の距離（最長距離）ｄは５００μｍ以下であることが好ましい。出力部と入力部とは、ＭＥＭＳ製造技術で可能な距離まで近づけられていることがより好ましい。これにより、後述の超音波センサ３０を、高性能にしつつ、出力部および入力部の集積度を高めて小型にすることが可能となる。
（２）圧電素子、超音波センサの構成
図３に、本実施形態にかかる超音波センサ３０の概略構成図を示す。超音波センサ３０は、１つの圧電素子２０と、この圧電素子２０に接続される電圧印加部１１ａおよび電圧検出部１１ｂと、を少なくとも備えている。超音波センサ３０の用途としては、ｐ−ＭＵＴ等が例示される。
圧電素子２０は、出力側圧電膜３Ａおよび入力側圧電膜３Ｂを有する素子を意味し、上述の圧電積層体１０を所定の形状に成形することで得られる。圧電積層体１０を所定の形状に成形する際、例えば、出力部に対応する基板１の位置に出力側振動部を形成し、入力部に対応する基板１の位置に入力側振動部を形成する。圧電積層体１０が有する基板１に例えばメンブレン構造やカンチレバー構造を形成することで、出力側振動部、入力側振動部を形成することができる。図３には、基板１にメンブレン構造が形成されている圧電素子２０を例示している。
出力側振動部および入力側振動部の共振周波数は同一であってもよく、異なっていてもよい。例えば、共振周波数に応じて、出力側振動部の幅を入力側振動部の幅よりも大きくする等、出力側振動部および入力側振動部の幅を、それぞれ異ならせてもよい。また例えば、共振周波数に応じて、出力部に対応する位置の基板１の厚さを入力部に対応する位置の基板１の厚さよりも厚くする等、出力側振動部および入力側振動部を構成する基板１の厚さをそれぞれ異ならせてもよい。
電圧印加部１１ａは、下部電極膜２（出力側下部電極膜２Ａ）と上部電極膜４Ａとの間に電圧を印加するための手段であり、電圧検出部１１ｂは、下部電極膜２（入力側下部電極膜２Ｂ）と上部電極膜４Ｂとの間に発生した電圧を検出するための手段である。電圧印加部１１ａ、電圧検出部１１ｂとしては、公知の種々の手段を用いることができる。
電圧印加部１１ａを、圧電素子２０の下部電極膜２と上部電極膜４Ａとの間に接続することで、上述の出力部を超音波発生用の振動子として機能させることができる。電圧印加部１１ａにより下部電極膜２と上部電極膜４Ａとの間に電圧を印加することで、ＫＮＮ膜３Ａを変形させることができる。この変形動作により、出力側振動部が振動し、この振動により超音波を発生させることができる。
電圧検出部１１ｂを、圧電素子２０の下部電極膜２と上部電極膜４Ｂとの間に接続することで、入力部をセンサとして機能させることができる。入力部が超音波を受信し、入力側振動部が振動することでＡｌＮ膜３Ｂが変形すると、その変形によって下部電極膜２と上部電極膜４Ｂとの間に電圧が発生する。この電圧を電圧検出部１１ｂによって検出することで、入力部が受信した超音波の大きさを測定することができる。
超音波センサ３０は、出力部から被験対象物に向かって超音波を送信し、被験対象物で反射した超音波を入力部で受信するように構成されている。したがって、例えば、電圧検出部１１ｂにより検出される電圧の大きさを複数回検出し、電圧の変化を観察することで、被験対象物の有無の判定を行うことができる。また例えば、電圧印加部１１ａによる電圧印加開始から電圧検出部１１ｂによる電圧検出までの時間を複数回測定し、この時間の変化を観察することで、被験対象物までの距離を知ることができる。
（３）圧電積層体、圧電素子、超音波センサの製造方法
以下では、上述の圧電積層体１０、圧電素子２０、および超音波センサ３０の製造方法について、図４（ａ）〜（ｆ）を参照しながら説明する。
（下部電極膜の製膜）
まず、基板１を用意し、基板１のいずれかの主面上に、例えばスパッタリング法により密着層６（Ｔｉ層）および下部電極膜２（Ｐｔ膜）をこの順に製膜する。これにより、図４（ａ）に示すような積層体１０ａが得られる。なお、いずれかの主面上に、密着層６や下部電極膜２が予め製膜された基板１（すなわち積層体１０ａ）を用意してもよい。
密着層６を形成する際の条件としては、下記の条件が例示される。
温度（基板温度）：１００℃以上５００℃以下、好ましくは２００℃以上４００℃以下
放電パワー：１０００Ｗ以上１５００Ｗ以下、好ましくは１１００Ｗ以上１３００Ｗ以下
雰囲気：アルゴン（Ａｒ）ガス雰囲気
雰囲気圧力：０．１Ｐａ以上０．５Ｐａ以下、好ましくは０．２Ｐａ以上０．４Ｐａ以下
時間：３０秒以上３分以下、好ましくは３０秒以上２分以下
下部電極膜２を製膜する際の条件としては、下記の条件が例示される。スパッタリング製膜時に用いるターゲットとしては、例えばＰｔからなる金属ターゲットを用いることができる。
製膜温度（基板温度）：１００℃以上５００℃以下、好ましくは２００℃以上４００℃以下
放電パワー：１０００Ｗ以上１５００Ｗ以下、好ましくは１１００Ｗ以上１３００Ｗ以下
製膜雰囲気：Ａｒガス雰囲気
雰囲気圧力：０．１Ｐａ以上０．５Ｐａ以下、好ましくは０．２Ｐａ以上０．４Ｐａ以下
製膜時間：３分以上１０分以下、好ましくは４分以上７分以下
（出力側圧電膜の製膜）
下部電極膜２の製膜が完了したら、積層体１０ａ上（下部電極膜２上）にＫＮＮ膜３Ａを例えばスパッタリング法により製膜する。ＫＮＮ膜３Ａの組成比は、例えばスパッタリング製膜時に用いるターゲット材の組成を制御することで調整可能である。ターゲット材は、Ｋ２ＣＯ３粉末、Ｎａ２ＣＯ３粉末、Ｎｂ２Ｏ５粉末、Ｃｕ粉末（又はＣｕＯ粉末、Ｃｕ２Ｏ粉末）、ＭｎＯ粉末等を混合させて焼成すること等により作製することができる。ターゲット材の組成は、Ｋ２ＣＯ３粉末、Ｎａ２ＣＯ３粉末、Ｎｂ２Ｏ５粉末、Ｃｕ粉末（又はＣｕＯ粉末、Ｃｕ２Ｏ粉末）、ＭｎＯ粉末等の混合比率を調整することで制御することができる。
ＫＮＮ膜３Ａを製膜する際の条件としては、下記の条件が例示される。なお、製膜時間は製膜するＫＮＮ膜３Ａの厚さに応じて適宜設定する。
製膜温度（基板温度）：３５０℃超７００℃以下、好ましくは５５０℃以上６５０℃以下
放電パワー：２０００Ｗ以上２４００Ｗ以下、好ましくは２１００Ｗ以上２３００Ｗ以下
製膜雰囲気：Ａｒガス＋酸素（Ｏ２）ガスの混合ガス雰囲気（酸素（Ｏ）含有雰囲気）
雰囲気圧力：０．２Ｐａ以上０．５Ｐａ以下、好ましくは０．２Ｐａ以上０．４Ｐａ以下
Ｏ２ガスに対するＡｒガスの分圧（Ａｒ／Ｏ２分圧比）：３０／１〜２０／１、好ましくは２７／１〜２３／１
製膜速度：０．５μｍ／ｈｒ以上２μｍ／ｈｒ以下、好ましくは０．５μｍ／ｈｒ以上１．５μｍ／ｈｒ以下
これにより、図４（ｂ）に示すような積層体１０ｂが得られる。また、上述の条件下でＫＮＮ膜３Ａを製膜することにより、高品質なＫＮＮ膜３Ａ、例えば圧電定数が１００ｐｍ／Ｖ以上であるＫＮＮ膜３Ａを製膜することができる。
ＫＮＮ膜３Ａの製膜が完了したら、エッチング等によりＫＮＮ膜３Ａを所定形状（所定パターン）に成形する。これにより、図４（ｃ）に示すような積層体１０ｃが得られる。
（保護膜の製膜）
続いて、ＫＮＮ膜３Ａを保護する保護膜１２を製膜する。保護膜１２は、ＫＮＮ膜３Ａを保護する（覆う）ように設ける。
保護膜１２は、ＡｌＮ膜３Ｂの製膜雰囲気（Ｎ含有雰囲気）において還元されることなく、すなわち劣化することなく、ＫＮＮ膜３Ａを保護することができる材料であって、例えばフッ素（Ｆ）を含有するエッチング液を用いたウェットエッチング等により容易に除去することができる材料を用いて製膜することができる。保護膜１２は、例えば、酸化シリコン（ＳｉＯ２）を用いて製膜することができる。保護膜１２は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法、蒸着法等により製膜することができる。保護膜１２の厚さは、ＫＮＮ膜３Ａの表面を連続的に覆うことができる厚さ、すなわち、保護膜１２が連続膜となる厚さとすることができる。なお、以下では、「ＡｌＮ膜３Ｂの製膜雰囲気」を、「Ｎ含有雰囲気」とも称する。
保護膜１２をプラズマＣＶＤ法により製膜する際の条件としては、下記の条件が例示される。
製膜温度（基板温度）：２００℃以上４００℃以下、好ましくは３００℃以上４００℃以下、より好ましくは３５０℃
放電パワー：７０Ｗ以上１５０Ｗ以下、好ましくは７０Ｗ以上１２０Ｗ以下、より好ましくは１００Ｗ
原料：テトラエトキシシラン（略称：ＴＥＯＳ）
製膜雰囲気：Ｏ２ガス雰囲気
雰囲気圧力：５０Ｐａ以上１００Ｐａ以下、好ましくは６０Ｐａ以上７０Ｐａ以下、より好ましくは６７Ｐａ
なお、製膜時間は、製膜する保護膜１２の厚さに応じて適宜設定する。製膜時間は、例えば５分以上１５分以下とすることができる。具体的には、厚さが４００ｎｍである保護膜１２を製膜する場合、製膜時間は１１分とすることができる。
上述の条件下で保護膜１２を製膜することにより、連続膜であってＫＮＮ膜３Ａを覆う保護膜１２を製膜することができる。保護膜１２は、Ｎ含有雰囲気においてＫＮＮ膜３Ａの還元を抑制する膜として作用し、ＫＮＮ膜３Ａを保護する。この保護作用により、ＡｌＮ膜３Ｂの製膜時に、ＫＮＮ膜３ＡがＮ含有雰囲気に曝されることを抑制できる。これにより、ＫＮＮ膜３ＡがＡｌＮ膜３Ｂの製膜中にＮ元素により還元されて劣化すること、すなわち、Ｎ元素によりＫＮＮ膜３Ａ中の酸素が取り去られ、ＫＮＮ膜３Ａが劣化することを抑制することが可能となる。結果として、ＫＮＮ膜３Ａの圧電性能や品質が変わる（例えば絶縁性が低下する）ことを抑制することが可能となる。
保護膜１２の製膜が完了したら、保護膜１２を所定のパターンに成形する。例えば、ＡｌＮ膜３Ｂを製膜することとなる基板１上の位置から保護膜１２をエッチング等により除去する。これにより、図４（ｄ）に示すような積層体１０ｄが得られる。
（入力側圧電膜の製膜）
続いて、ＡｌＮ膜３Ｂを例えばスパッタリング法により製膜する。ターゲット材としては、例えば、Ａｌからなる金属ターゲットを用いることができる。
ＡｌＮ膜３Ｂを製膜する際の条件としては、下記の条件が例示される。なお、製膜時間は製膜するＡｌＮ膜３Ｂの厚さに応じて適宜設定する。
製膜温度（基板温度）：３００℃以上３５０℃以下
放電パワー：６００Ｗ以上９００Ｗ以下、好ましくは７００Ｗ以上８００Ｗ以下
製膜雰囲気：Ａｒガス＋窒素（Ｎ２）ガスの混合ガス雰囲気（Ｎ含有雰囲気）
雰囲気圧力：０．５Ｐａ以上２．０Ｐａ以下、好ましくは０．７Ｐａ以上１．０Ｐａ以下
Ｎ２ガスに対するＡｒガスの分圧（Ａｒ／Ｎ２分圧比）：１／１０〜１／２、好ましくは１／７〜１／３、より好ましくは１／６〜１／４
製膜速度：０．３μｍ／ｈｒ以上２μｍ／ｈｒ以下、好ましくは０．３μｍ／ｈｒ以上１μｍ／ｈｒ以下、より好ましくは０．３μｍ／ｈｒ以上０．５μｍ／ｈｒ以下
なお、製膜雰囲気は、Ａｒガスとアンモニア（ＮＨ３）ガスとの混合ガス雰囲気であってもよい。
これにより、図４（ｅ）に示すような積層体１０ｅが得られる。また、上述の条件下でＡｌＮ膜３Ｂを製膜することにより、高品質なＡｌＮ膜３Ｂ、例えば比誘電率が２５以下であるＡｌＮ膜３Ｂを製膜することができる。なお、上述のように、ＫＮＮ膜３Ａは保護膜１２で覆われていることから、ＫＮＮ膜３ＡがＮ含有雰囲気に存在するＮ元素により還元されることは殆どない。
ＡｌＮ膜３Ｂの製膜が完了したら、例えばフッ素（Ｆ）を含有するエッチング液を用いたウェットエッチングにより、保護膜１２を除去する。これにより、ＫＮＮ膜３Ａが露出する。また、保護膜１２をリフトオフ層として保護膜１２上に形成された不要なＡｌＮ膜３Ｂが除去される。すなわち、ＡｌＮ膜３Ｂが製膜されるべき領域のみに、ＡｌＮ膜３Ｂが残される。その結果、図４（ｆ）に示すような積層体１０ｆが得られる。なお、Ｆを含有するエッチング液としては、例えば、フッ化水素（ＨＦ）を４．３２ｍｏｌ／Ｌ、フッ化アンモニウム（ＮＨ４Ｆ）を１０．６７ｍｏｌ／Ｌの濃度で含むバッファードフッ酸（ＢＨＦ）溶液を用いることができる。
（上部電極膜の製膜）
そして、ＫＮＮ膜３ＡおよびＡｌＮ膜３Ｂ上に、例えばスパッタリング法により上部電極膜４Ａ，４ＢとしてのＰｔ膜をそれぞれ製膜する。上部電極膜４Ａ，４Ｂを製膜する際の条件は、上述の下部電極膜２を製膜する際の条件と同様の条件とすることができる。これにより、図１に示すような圧電積層体１０が得られる。
そして、この圧電積層体１０をエッチング等により所定の形状に成形することで、図３に示すような圧電素子２０が得られ、圧電素子２０に電圧印加部１１ａまたは電圧検出部１１ｂの少なくともいずれかを接続することで、超音波センサ３０が得られる。
（４）本実施形態により得られる効果
本実施形態によれば、以下に示す１つまたは複数の効果が得られる。
（ａ）圧電積層体１０が出力側圧電膜３Ａ（ＫＮＮ膜３Ａ）と入力側圧電膜３Ｂ（ＡｌＮ膜３Ｂ）とを有しており、ＫＮＮ膜３Ａを備えた積層部により構成される出力部とＡｌＮ膜３Ｂを備えた積層部により構成される入力部とが、基板１を上面から見た際に互いに重なっていない。これにより、ＫＮＮ膜３ＡとＡｌＮ膜３Ｂとを、それぞれ独立して駆動させることが可能となる。また、圧電積層体１０では、出力側圧電膜３Ａを圧電定数が比較的高い酸化膜（すなわちＫＮＮ膜３Ａ）で構成し、入力側圧電膜３Ｂを比誘電率が比較的低い窒化膜（すなわちＡｌＮ膜３Ｂ）で構成している。このような圧電積層体１０を用いることで、被験対象物に対する超音波の浸透深さが深く、かつ、分解能が高い（受信感度が高い）超音波センサ３０を得ることが可能となる。すなわち、高性能な超音波センサ３０を得ることが可能となる。
（ｂ）本実施形態によれば、出力部と入力部とを有する圧電積層体１０、圧電積層体１０を加工することで得られる圧電素子２０、および圧電素子２０を用いて作製される超音波センサ３０を、ＭＥＭＳ製造のプロセスにおいて一括で形成することができる。すなわち、高性能な超音波センサ３０を、製造プロセスの複雑化を招くことなく作製することが可能となる。
（ｃ）出力部と入力部とが互いに接していないことで、出力部と入力部とが互いに干渉することを抑制できる。例えば、出力側振動部の振動が入力側振動部に伝わることを抑制できる。これにより、超音波センサ３０のセンシング精度を高めることができる。すなわち、超音波センサ３０をより高性能にすることができる。
（ｄ）圧電積層体１０では、出力部と入力部との間の距離が例えば５００μｍ以下、好ましくは３００μｍ以下である。好ましくは、出力部と入力部とは、ＭＥＭＳ製造技術で可能な距離まで近づけられている。これにより、超音波センサ３０のセンシング精度を高めつつ、出力部および入力部の集積度を高めることができる。すなわち、高性能かつ小型な超音波センサ３０を得ることができる。
（ｅ）ＫＮＮ膜３Ａを製膜した後であってＡｌＮ膜３Ｂを製膜する前に、ＫＮＮ膜３Ａを保護する保護膜１２を設けることにより、ＡｌＮ膜３Ｂの製膜中にＫＮＮ膜３ＡがＮ含有雰囲気に曝されることを抑制できる。これにより、ＫＮＮ膜３Ａが、Ｎ含有雰囲気中のＮ元素により還元されて劣化することを抑制でき、その結果、ＫＮＮ膜３Ａの圧電性能や品質が低下することを抑制できる。すなわち、高品質かつ高性能なＫＮＮ膜３Ａを有するＫＮＮ膜３Ａと、高品質かつ高性能なＡｌＮ膜３Ｂと、を備える圧電積層体１０を得ることができる。例えば、高い圧電定数を有するＫＮＮ膜３Ａと、低い比誘電率を有するＡｌＮ膜３Ｂと、を有する圧電積層体１０を得ることができる。
（ｆ）ＫＮＮ膜３ＡはＣｕ、Ｍｎ、Ｆｅ、およびＶからなる群より選択される少なくとも１つの金属元素を含んでいることから、例えばＢＨＦ溶液等のフッ素系エッチング液に対するＫＮＮ膜３Ａのエッチング耐性を高めることができる。これにより、ＢＨＦ溶液等を用いたウェットエッチングにより保護膜１２を除去する際、ＫＮＮ膜３Ａがエッチングされることを防止することが可能となる。その結果、ＫＮＮ膜３Ａの圧電性能や品質の低下を確実に抑制することが可能となる。なお、ＫＮＮ膜３Ａのエッチング耐性を向上させる効果は、上記金属元素のうちＣｕをＫＮＮ膜３Ａ中に添加した場合に特に高めることができることを本願発明者は確認済みである。
ここで、参考までに、従来の超音波センサについて説明する。従来の超音波センサでは、ＰＺＴ膜等の酸化膜からなる圧電膜を有する圧電素子を用い、超音波の送受信を行っている。しかしながら、このような超音波センサでは、超音波の浸透深さは深いものの、圧電膜の比誘電率が高く、センサの分解能が低い（すなわち、受信感度が低い）という課題がある。一方、従来の超音波センサにおいて、超音波センサの分解能を高くするために、ＡｌＮ膜等の窒化膜からなる圧電膜を有する圧電素子を用い、超音波の送受信を行うことも考えられる。しかしながら、このような超音波センサでは、分解能は高いものの、圧電膜の圧電定数が低く、超音波の浸透深さが浅いという課題がある。このような課題に対し、本実施形態では、酸化膜で構成された出力側圧電膜３Ａ（ＫＮＮ膜３Ａ）と、窒化膜で構成された入力側圧電膜３Ｂ（ＡｌＮ膜３Ｂ）とを有し、ＫＮＮ膜３Ａを含む出力部で超音波の送信を行い、ＡｌＮ膜３Ｂを含む入力部で超音波の受信を行うように構成されている。これにより、本実施形態によれば、超音波の浸透深さが深くかつ分解能が高い高性能な超音波センサ３０等を得ることが可能となる。
また、酸化膜からなる圧電膜を有する超音波送信用の素子と、窒化膜からなる圧電膜を有する超音波受信用の素子と、の少なくとも２つの個別の圧電素子を用意し、これら少なくとも２つの圧電素子を、振動部が形成された基板の振動部上にそれぞれ設けることで超音波センサを構成することも考えられる。しかしながら、このような超音波センサを作製する際、圧電素子を基板上に貼り付ける（接着する）プロセス等が必要となる。このため、超音波センサの製造プロセスが複雑になる場合がある。また、圧電素子を基板上に貼り付けるプロセスでは、隣接する圧電素子間の距離を１ｍｍ程度、最短でも５００μｍ程度にしかできないため、複数の圧電素子の集積度を高めることが難しいという課題もある。これに対し、本実施形態によれば、ＫＮＮ膜３Ａを含む出力部と、ＡｌＮ膜３Ｂを含む入力部とを有する圧電積層体１０（圧電素子２０、超音波センサ３０）を、ＭＥＭＳ製造のプロセスにおいて一括で作製することが可能である。すなわち、本実施形態によれば、製造プロセスの複雑化を招くことなく、超音波の浸透深さが深くかつ分解能が高い高性能な超音波センサ３０を作製することが可能である。また、本実施形態では、ＭＥＭＳ製造のプロセスにおいて一括で圧電積層体１０等を作製することから、出力部と入力部とを、ＭＥＭＳ製造技術で可能な距離まで近づけることが可能となる。このように、本実施形態によれば、高性能かつ小型な超音波センサ３０を、ＭＥＭＳ製造のプロセスにおいて一括で作製することが可能となる。
（５）変形例
本実施形態は、以下の変形例のように変形することができる。なお、以下の変形例の説明において、上述の実施形態と同一の構成要素には、同一の符号を付し、その説明を省略する。
（変形例１）
図５に示すように、出力側下部電極膜２Ａ（以下、下部電極膜２Ａとも称する）と、下部電極膜２Ａ上に設けられた入力側下部電極膜２Ｂ（以下、下部電極膜２Ｂとも称する）とを備えて構成された圧電積層体４０であってもよい。
下部電極膜２Ａは上述の実施形態の下部電極膜２と同様の構成とすることができる。
下部電極膜２Ｂは、例えば、ハフニウム（Ｈｆ）またはモリブデン（Ｍｏ）の少なくともいずれかを用いて製膜することができる。下部電極膜２Ｂは、単結晶膜または多結晶膜となる。下部電極膜２Ｂを構成する結晶は、基板１の表面に対して（１１１）面方位に優先配向していることが好ましい。すなわち、下部電極膜２Ｂの表面（入力側圧電膜３Ｂの下地となる面）は、主にＨｆ（１１１）面またはＭｏ（１１１）面により構成されていることが好ましい。下部電極膜２Ｂは、スパッタリング法、蒸着法等の手法を用いて製膜することができる。下部電極膜２Ｂは、上述の下部電極膜２と同様に構成することもできる。下部電極膜２Ｂは例えばＰｔを用いて製膜することもできる。また、下部電極膜２Ｂは、例えばＡｌ、Ｃｕ、または銀（Ａｇ）を用いて製膜することもできる。下部電極膜２Ｂの厚さは例えば１００ｎｍ以上４００ｎｍ以下とすることができる。なお、図５には示していないが、下部電極膜２Ａと下部電極膜２Ｂとの間には、これらの密着性を高めるため、上述の密着層６と同様の密着層が設けられていてもよい。
本変形例では、下部電極膜２ＡとＫＮＮ膜３Ａと上部電極膜４Ａとを備えた積層部により出力部が構成される。また、下部電極膜２ＢとＡｌＮ膜３Ｂと上部電極膜４Ｂとを備えた積層部により入力部が構成される。なお、ＡｌＮ膜３Ｂの下方に位置する下部電極膜２Ａを入力部に含めて考えてもよい。
図５に示す圧電積層体４０の製造方法について、図６（ａ）〜（ｆ）を参照しながら説明する。
まず、基板１を用意し、基板１のいずれかの主面上に、例えばスパッタリング法により密着層６（Ｔｉ層）および下部電極膜２Ａをこの順に製膜する。密着層６、下部電極膜２Ａを形成する際は、上述の実施形態の密着層６、下部電極膜２を形成する際の条件と同様の条件とすることができる。これにより、図６（ａ）に示すような積層体４０ａが得られる。
続いて、ＫＮＮ膜３Ａを、上述の実施形態と同様の手順、条件により製膜し、ＫＮＮ膜３Ａを所定のパターンに成形する。これにより、図６（ｂ）に示すような積層体４０ｂが得られる。その後、保護膜１２を、上述の実施形態と同様の手順、条件により製膜し、所定のパターンに成形する。これにより、図６（ｃ）に示すような積層体４０ｃが得られる。
そして、下部電極膜２Ｂを例えばスパッタリング法により製膜する。これにより、図６（ｄ）に示すような積層体４０ｄが得られる。本変形例では、図６（ｄ）に示すように、保護膜１２上にも下部電極膜２Ｂが製膜されることとなる。
下部電極膜２Ｂを製膜する際の条件としては、下記の条件が例示される。スパッタリング製膜時に用いるターゲットとしては、例えばＨｆまたはＭｏからなる金属ターゲットを用いることができる。
製膜温度（基板温度）：１００℃以上５００℃以下、好ましくは２００℃以上４００℃以下
放電パワー：１０００Ｗ以上１５００Ｗ以下、好ましくは１１００Ｗ以上１３００Ｗ以下
製膜雰囲気：Ａｒガス雰囲気
雰囲気圧力：０．１Ｐａ以上０．５Ｐａ以下、好ましくは０．２Ｐａ以上０．４Ｐａ以下
製膜時間：３分以上１０分以下、好ましくは４分以上７分以下
そして、ＡｌＮ膜３Ｂを、上述の実施形態と同様の手順、条件により製膜する。これにより、図６（ｅ）に示すような積層体４０ｅが得られる。その後、上述の実施形態と同様の手順、条件により保護膜１２を除去する。これにより、ＫＮＮ膜３Ａが露出する。また、保護膜１２をリフトオフ層として保護膜１２上に形成された不要な下部電極膜２ＢおよびＡｌＮ膜３Ｂも除去される。すなわち、下部電極膜２ＢおよびＡｌＮ膜３Ｂが製膜されるべき領域のみに、下部電極膜２ＢおよびＡｌＮ膜３Ｂが残される。その結果、図６（ｆ）に示すような積層体４０ｆが得られる。その後、上述の実施形態と同様の手順、条件により、上部電極膜４Ａ，４Ｂを製膜する。これにより、図５に示すような圧電積層体４０が得られる。
その他の点は、上述の実施形態と同様の構成、製法とすることができる。本変形例によっても、上述の実施形態と同様の効果を得ることができる。すなわち、本変形例によっても、高性能な超音波センサ３０を得ることができ、また、このような超音波センサ３０をＭＥＭＳ製造のプロセスにおいて一括で作製することができる。
（変形例２）
図７に示すように、下部電極膜２ＡがＫＮＮ膜３Ａに対向する基板１上の位置のみに設けられ、下部電極膜２ＢがＡｌＮ膜３Ｂに対向する基板１上の位置のみに設けられて構成された圧電積層体４１であってもよい。下部電極膜２Ａは下部電極膜２と同様の構成とすることができ、下部電極膜２Ｂは、上述の変形例１と同様の構成とすることができる。
本変形例では、下部電極膜２ＡとＫＮＮ膜３Ａと上部電極膜４Ａとを備えた積層部により出力部が構成される。また、下部電極膜２ＢとＡｌＮ膜３Ｂと上部電極膜４Ｂとを備えた積層部により入力部が構成される。
その他の点は、上述の実施形態や変形例と同様の構成とすることができる。本変形例によっても、上述の実施形態等と同様の効果を得ることができる。すなわち、本変形例によっても、高性能な超音波センサ３０を得ることができ、また、このような超音波センサ３０をＭＥＭＳ製造のプロセスにおいて一括で作製することができる。
また、本変形例によれば、出力部から被験対象物に向かって超音波を送信しつつ、被験対象物で反射した超音波を入力部で受信することも可能となる。これにより、例えば、超音波センサ３０で電圧検出部１１ｂにより検出される電圧の大きさを連続で検出することが可能となる。また例えば、超音波センサ３０で電圧印加部１１ａによる電圧印加開始から電圧検出部１１ｂによる電圧検出までの時間を連続で測定することが可能となる。このように、本変形例によれば、超音波センサ３０における超音波の送受信の自由度を高めることも可能となる。
（変形例３）
図８に示すように、ＡｌＮ膜３ＢがＫＮＮ膜３Ａ上に設けられて構成された圧電積層体４２であってもよい。
本変形例では、下部電極膜２とＫＮＮ膜３Ａと上部電極膜４Ａとを備えた積層部により出力部が構成される。また、下部電極膜２とＡｌＮ膜３Ｂと上部電極膜４Ｂとを備えた積層部により入力部が構成される。なお、ＡｌＮ膜３Ｂの下方に位置するＫＮＮ膜３Ａを入力部に含めて考えてもよい。
図８に示す圧電積層体４２の製造方法について、図９（ａ）〜（ｅ）を参照しながら説明する。
まず、基板１を用意し、基板１のいずれかの主面上に、例えばスパッタリング法により密着層６（Ｔｉ層）および下部電極膜２を、上述の実施形態と同様の手順、条件により、この順に製膜する。これにより、図９（ａ）に示すような積層体４２ａが得られる。
続いて、ＫＮＮ膜３Ａを、上述の実施形態と同様の手順、条件により製膜する。これにより、図９（ｂ）に示すような積層体４２ｂが得られる。その後、保護膜１２を、上述の実施形態と同様の手順、条件によりＫＮＮ膜３Ａ上に製膜する。そして、保護膜１２を所定のパターンに成形する。例えば、ＡｌＮ膜３Ｂを製膜することとなる基板１上の位置、すなわちＫＮＮ膜３Ａ上の位置から保護膜１２をエッチング等により除去する。これにより、図９（ｃ）に示すような積層体４２ｃが得られる。そして、ＡｌＮ膜３Ｂを、上述の実施形態と同様の手順、条件により製膜する。これにより、図９（ｄ）に示すような積層体４２ｄが得られる。その後、上述の実施形態と同様の手順、条件により保護膜１２を除去する。これにより、ＫＮＮ膜３Ａの所定領域が露出する。また、保護膜１２をリフトオフ層として保護膜１２上に形成された不要なＡｌＮ膜３Ｂも除去される。すなわち、ＡｌＮ膜３Ｂが製膜されるべき領域のみにＡｌＮ膜３Ｂが残される。その結果、図９（ｅ）に示すような積層体４２ｅが得られる。その後、上述の実施形態と同様の手順、条件により、上部電極膜４Ａ，４Ｂを製膜する。これにより、図８に示すような圧電積層体４２が得られる。
その他の点は、上述の実施形態や変形例と同様の構成とすることができる。本変形例によっても、上述の実施形態や変形例と同様の効果を得ることができる。すなわち、本変形例によっても、高性能な超音波センサ３０を得ることができ、また、このような超音波センサ３０をＭＥＭＳ製造のプロセスにおいて一括で作製することができる。なお、本変形例のように、ＡｌＮ膜３ＢがＫＮＮ膜３Ａ上に設けられている場合であっても、入力部は入力側振動部の振動を感度よく検知できることを本願発明者等は確認済みである。
本変形例は図８に示す態様に限定されない。例えば、図８に示す下部電極膜２を下部電極膜２Ａとして機能させ、ＫＮＮ膜３ＡとＡｌＮ膜３Ｂとの間に、変形例１と同様の構成の下部電極膜２Ｂが設けられていてもよい。
（変形例４）
上述の実施形態では、ＫＮＮ膜３Ａを製膜した後に、ＡｌＮ膜３Ｂを製膜する例について説明したが、このような態様に限定されない。すなわち、ＡｌＮ膜３Ｂを製膜した後に、ＫＮＮ膜３Ａを製膜してもよい。
本変形例では、ＡｌＮ膜３Ｂを製膜した後ＫＮＮ膜３Ａを製膜する前に、ＡｌＮ膜３Ｂを覆うように保護膜１２を、上述の実施形態と同様の手順、条件により製膜する。そして、ＫＮＮ膜３Ａを製膜することとなる基板１（下部電極膜２）上の位置から保護膜１２をエッチング等により除去する等、保護膜１２を所定のパターンに成形する。それから、ＫＮＮ膜３Ａを上述の実施形態と同様の手順、条件により製膜する。ＫＮＮ膜３Ａの製膜が完了したら、上述の実施形態と同様の手順、条件により保護膜１２を除去する。これにより、ＡｌＮ膜３Ｂが露出するとともに、保護膜１２上に形成された不要なＫＮＮ膜３Ａが除去される。このように、本変形例では、保護膜１２は、不要なＫＮＮ膜３Ａを除去するリフトオフ層として機能する。
その他の点は、上述の実施形態や変形例と同様の構成とすることができる。本変形例によっても、上述の実施形態等と同様の効果を得ることができる。すなわち、本変形例によっても、高性能な超音波センサ３０を得ることができ、また、このような超音波センサ３０をＭＥＭＳ製造のプロセスにおいて一括で作製することができる。
（変形例５）
図１０に示すように、基板１と、基板１上に設けられた下部電極膜２Ｂと、下部電極膜２Ｂ上に設けられた入力側圧電膜（ＡｌＮ膜）３Ｂと、入力側圧電膜３Ｂ上に設けられた出力側下部電極膜２Ａと、出力側下部電極膜２Ａ上に設けられた出力側圧電膜（ＫＮＮ膜）３Ａと、出力側圧電膜３Ａ上に設けられた上部電極膜４Ａと、入力側圧電膜３Ｂ上に設けられた上部電極膜４Ｂとを備えて構成された圧電積層体４３であってもよい。
本変形例では、下部電極膜２ＡとＫＮＮ膜３Ａと上部電極膜４Ａとを備えた積層部により出力部が構成される。なお、ＫＮＮ膜３Ａの下方に位置する下部電極膜２ＢおよびＡｌＮ膜３Ｂを出力部に含めて考えてもよい。また、下部電極膜２ＢとＡｌＮ膜３Ｂと上部電極膜４Ｂとを備えた積層部により入力部が構成される。
その他の点は上述の実施形態や変形例と同様とすることができる。本変形例によっても、上述の実施形態や変形例と同様の効果を得ることができるすなわち、本変形例によっても、高性能な超音波センサ３０を得ることができ、また、このような超音波センサ３０をＭＥＭＳ製造のプロセスにおいて一括で作製することができる。
また、本変形例では、ＡｌＮ膜３Ｂ上に下部電極膜２Ａを設け、下部電極膜２Ａ上にＫＮＮ膜３Ａを設けている。これにより、本変形例においても、ＫＮＮ膜３Ａを、下部電極膜２Ａ上、すなわちＰｔ膜上に直接製膜することから、ＫＮＮ膜３Ａを構成する結晶を（００１）面方位に優先配向させること容易となる。しかしながら、下部電極膜２Ａは設けられていなくてもよい。すなわち、下部電極膜２Ｂを上述の実施形態の下部電極膜２と同様に構成し、下部電極膜２を出力側下部電極膜２Ａとして機能させるとともに、入力側下部電極膜２Ｂとして機能させてもよい。
（変形例６）
基板１として、ＣＭＯＳ等の半導体回路が形成された基板を用いることもできる。ＣＭＯＳ等の回路が形成された基板１上にＫＮＮ膜３Ａを製膜する場合、ＣＭＯＳ等の半導体回路の破壊を抑制する観点から、５００℃未満、より好ましくはＡｌＮ膜３Ｂの製膜温度以上５００℃未満の温度条件下で製膜することが好ましい。ＫＮＮ膜３Ａを５００℃未満の温度条件下で製膜することで、ＫＮＮ膜３Ａの製膜時における基板１に形成された半導体回路の破壊を抑制することが可能となる。ＫＮＮ膜３ＡをＡｌＮ膜３Ｂの製膜温度以上の温度条件下で製膜することで、上述の実施形態等のように、ＫＮＮ膜３Ａを製膜した後にＡｌＮ膜３Ｂを製膜する場合であっても、ＫＮＮ膜３ＡがＡｌＮ膜３Ｂの製膜雰囲気において還元されることを確実に抑制することが可能となる。なお、ＫＮＮ膜３Ａを５００℃未満の低温で製膜した場合であっても、圧電定数が１００ｐｍ／Ｖ以上であるＫＮＮ膜３Ａを得ることができることを本願発明者等は確認済みである。
その他の点は上述の実施形態や変形例と同様とすることができる。本変形例によっても、上述の実施形態等と同様の効果が得られる。すなわち、本変形例によっても、高性能な超音波センサ３０を得ることができ、また、このような超音波センサ３０をＭＥＭＳ製造のプロセスにおいて一括で作製することができる。
（変形例７）
出力部と入力部とは、互いに接していてもよい。また、出力側振動部と入力側振動部とがそれぞれ個別に独立して形成されていることで、出力側振動部と入力側振動部とが互いに干渉することを抑制することができる。本変形例によっても、高性能な超音波センサ３０を得ることができ、また、このような超音波センサ３０をＭＥＭＳ製造のプロセスにおいて一括で作製することができる。ただし、出力部と入力部とが互いに干渉することを確実に抑制し、超音波センサ３０のセンサ性能の低下を確実に抑制する観点から、出力部と入力部とは互いに接していない方が好ましい。
（変形例８）
上述の実施形態では、ＡｌＮ膜３ＢがＡｌＮの多結晶膜である場合について説明したが、ＡｌＮ膜３ＢはＡｌＮの単結晶膜であってもよい。本変形例によっても、上述の実施形態や変形例等と同様の効果を得ることができる。
＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。但し、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
上述の実施形態や変形例では、出力側圧電膜３ＡがＫＮＮ膜である場合について説明したが、これに限定されない。出力側圧電膜３Ａは、上記ＫＮＮの他、チタン酸ジルコン酸鉛（ＰＺＴ）、すなわち、鉛（Ｐｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）を含み、組成式Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３（０＜ｘ＜１）で表される化合物を用いて製膜することもできる。また、出力側圧電膜３Ａは、チタン酸ビスマスナトリウム（ＢＮＴ）、すなわち、ビスマス（Ｂｉ）、Ｎａ、Ｔｉを含み、組成式（Ｂｉ１−ｘＮａｘ）ＴｉＯ３（０＜ｘ＜１）で表される化合物を用いて製膜することもできる。また、出力側圧電膜３Ａは、ビスマスフェライト（ＢＦＯ）、すなわち、組成式ＢｉＦｅＯ３で表される化合物を用いて製膜することもできる。出力側圧電膜３ＡをＰＺＴ、ＢＮＴ、ＢＦＯを用いて製膜した場合であっても、上述の実施形態等と同様の効果を得ることができる。すなわち、高性能な超音波センサ３０を得ることができ、また、このような超音波センサ３０をＭＥＭＳ製造のプロセスにおいて一括で作製することができる。
上述の実施形態や変形例では、入力側圧電膜３ＢがＡｌＮ膜である場合について説明したが、これに限定されない。入力側圧電膜３Ｂは、ＡｌＮ膜と同等の圧電性能を示す他の窒化膜であってもよい。
また、例えば出力側圧電膜３Ａは、ＣｕやＭｎ等の上記金属元素に加えて、あるいは上記金属元素に代えて、上記金属元素と同等の効果を奏する他の金属元素を、所定の濃度で含んでいてもよい。
上述の実施形態では、圧電積層体１０、圧電素子２０を用いて超音波センサ３０を得る場合について説明したが、これに限定されない。圧電積層体１０、圧電素子２０を用いて、インクジェットプリンタ用のヘッド、スキャナー用のＭＥＭＳミラー、角速度センサ、圧カセンサ、加速度センサ等の用途に用いられる圧電デバイスを得てもよい。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
本発明の一態様によれば、
基板と、
前記基板上に設けられる出力側下部電極膜と、
前記出力側下部電極膜上に設けられ、酸化膜である出力側圧電膜と、
前記出力側圧電膜上に設けられる出力側上部電極膜と、
前記基板上に設けられる入力側下部電極膜と、
前記入力側下部電極膜上に設けられ、窒化膜である入力側圧電膜と、
前記入力側圧電膜上に設けられる入力側上部電極膜と、を備え、
前記出力側下部電極膜と前記出力側圧電膜と前記出力側上部電極膜とを備えた積層部により構成される超音波出力部と、前記入力側下部電極膜と前記入力側圧電膜と前記入力側上部電極膜とを備えた積層部により構成される超音波入力部と、が前記基板を上面から見たときに互いに重ならないように配置されている圧電積層体が提供される。
（付記２）
付記１に記載の圧電積層体であって、好ましくは、
前記超音波出力部と前記超音波入力部とは互いに接していない。
（付記３）
付記１または２に記載の圧電積層体であって、好ましくは、
前記出力側圧電膜は前記入力側圧電膜よりも圧電定数が大きく、前記入力側圧電膜は前記出力側圧電膜よりも比誘電率が低い。
（付記４）
付記１〜３のいずれか１項に記載の圧電積層体であって、好ましくは、
前記出力側圧電膜は、ニオブ酸カリウムナトリウム、チタン酸ジルコン酸鉛、チタン酸ビスマスナトリウム、またはビスマスフェライトのいずれかを用いて製膜されている。
（付記５）
付記１〜４のいずれか１項に記載の圧電積層体であって、好ましくは、
前記出力側圧電膜は、ニオブ酸カリウムナトリウムを用いて製膜され、ＣｕおよびＭｎのうち少なくともいずれかを、前記出力側圧電膜中に含まれるニオブの量に対して０．２ａｔ％以上２．０ａｔ％以下の濃度で含んでいる。
（付記６）
付記１〜５のいずれか１項に記載の圧電積層体であって、好ましくは、
前記入力側圧電膜は、窒化アルミニウムを用いて製膜されている。
（付記７）
付記６に記載の圧電積層体であって、好ましくは、
前記入力側圧電膜は、スカンジウム（Ｓｃ）を含むか、マグネシウム（Ｍｇ）とジルコニウム（Ｚｒ）とを含むか、あるいはマグネシウム（Ｍｇ）とハフニウム（Ｈｆ）とを含む。
（付記８）
付記１〜７のいずれか１項に記載の圧電積層体であって、好ましくは、
前記基板には、半導体回路が形成されている。
（付記９）
本発明の他の態様によれば、
基板上に出力側下部電極膜および入力側下部電極膜を製膜する工程と、
前記出力側下部電極膜上に、酸化膜である出力側圧電膜を製膜する工程と、
前記出力側圧電膜を保護する保護膜を製膜する工程と、
前記入力側下部電極膜上に、窒化膜である入力側圧電膜を製膜する工程と、
前記保護膜をエッチングにより除去することで、前記出力側圧電膜を露出させる工程と、
前記出力側圧電膜上に出力側上部電極膜を製膜し、前記入力側圧電膜上に入力側上部電極膜を製膜する工程と、を行うことで、
前記出力側下部電極膜と前記出力側圧電膜と前記出力側上部電極膜とを備えた積層部により構成される超音波出力部と、前記入力側下部電極膜と前記入力側圧電膜と前記入力側上部電極膜とを備えた積層部により構成される超音波入力部と、が前記基板を上面から見たときに互いに重ならないように配置された積層体を作製する工程を有する圧電積層体の製造方法が提供される。
（付記１０）
付記９に記載の方法であって、好ましくは、
前記保護膜は、前記保護膜は、二酸化ケイ素（ＳｉＯ２）からなる膜である。
（付記１１）
付記９または１０に記載の方法であって、好ましくは、
前記基板として、半導体回路が形成された基板を用意し、
前記出力側圧電膜を製膜する工程では、５００℃未満の温度条件下で前記出力側圧電膜を製膜する。好ましくは、前記出力側圧電膜を製膜する工程では、前記入力側圧電膜を製膜する工程における前記入力側圧電膜の製膜温度以上５００℃未満の温度条件下で前記出力側圧電膜を製膜する。
（付記１２）
本発明のさらに他の態様によれば、
付記１〜８のいずれか１項に記載の圧電積層体と、
前記出力側下部電極膜と前記出力側上部電極膜との間に接続される電圧印加手段と、
前記入力側下部電極膜と前記入力側上部電極膜との間に接続される電圧検出手段と、を備え、
前記電圧印加手段により前記出力側下部電極膜と前記出力側上部電極膜との間に所定の電界を印加することで前記出力側圧電膜が変形し、前記出力側圧電膜の変形により生じた超音波が前記超音波出力部から送信され、被験対象物で反射した前記超音波を前記超音波入力部が受信し、前記入力側圧電膜が変形することで前記入力側下部電極膜と前記入力側上部電極膜との間に生じた電圧を前記電圧検出手段により検出する圧電素子、超音波センサが提供される。
（付記１３）
付記１２に記載の素子であって、好ましくは、
前記超音波出力部に対応する前記基板の位置および前記超音波入力部に対応する前記基板の位置には、振動部（例えばメンブレン構造、カンチレバー構造）がそれぞれ形成されている。
１ 基板
２Ａ 出力側下部電極膜
２Ｂ 入力側下部電極膜
３Ａ 出力側圧電膜（ＫＮＮ膜）
３Ｂ 入力側圧電膜（ＡｌＮ膜）
４Ａ 出力側上部電極膜
４Ｂ 入力側上部電極膜
１０，４０〜４３ 圧電積層体

Claims (7)

  1. 基板と、
    前記基板上に設けられる出力側下部電極膜と、
    前記出力側下部電極膜上に設けられ、酸化膜である出力側圧電膜と、
    前記出力側圧電膜上に設けられる出力側上部電極膜と、
    前記基板上に設けられる入力側下部電極膜と、
    前記入力側下部電極膜上に設けられ、窒化膜である入力側圧電膜と、
    前記入力側圧電膜上に設けられる入力側上部電極膜と、を備え、
    前記出力側下部電極膜と前記出力側圧電膜と前記出力側上部電極膜とを備えた積層部により構成される超音波出力部と、前記入力側下部電極膜と前記入力側圧電膜と前記入力側上部電極膜とを備えた積層部により構成される超音波入力部と、が前記基板を上面から見たときに互いに重ならないように配置されている圧電積層体。
  2. 前記超音波出力部と前記超音波入力部とは互いに接していない請求項１に記載の圧電積層体。
  3. 前記出力側圧電膜は、ニオブ酸カリウムナトリウム、チタン酸ジルコン酸鉛、チタン酸ビスマスナトリウム、またはビスマスフェライトのいずれかを用いて製膜されている請求項１または２に記載の圧電積層体。
  4. 前記入力側圧電膜は、窒化アルミニウムを用いて製膜されている請求項１〜３のいずれか１項に記載の圧電積層体。
  5. 基板上に出力側下部電極膜および入力側下部電極膜を製膜する工程と、
    前記出力側下部電極膜上に、酸化膜である出力側圧電膜を製膜する工程と、
    前記出力側圧電膜を保護する保護膜を製膜する工程と、
    前記入力側下部電極膜上に、窒化膜である入力側圧電膜を製膜する工程と、
    前記保護膜をエッチングにより除去することで、前記出力側圧電膜を露出させる工程と、
    前記出力側圧電膜上に出力側上部電極膜を製膜し、前記入力側圧電膜上に入力側上部電極膜を製膜する工程と、を行うことで、
    前記出力側下部電極膜と前記出力側圧電膜と前記出力側上部電極膜とを備えた積層部により構成される超音波出力部と、前記入力側下部電極膜と前記入力側圧電膜と前記入力側上部電極膜とを備えた積層部により構成される超音波入力部と、が前記基板を上面から見たときに互いに重ならないように配置された積層体を作製する工程を有する圧電積層体の製造方法。
  6. 前記保護膜は、二酸化ケイ素からなる膜、ニッケル酸ランタンからなる膜、またはルテニウム酸ストロンチウムからなる膜のいずれかである請求項５に記載の圧電積層体の製造方法。
  7. 請求項１〜６のいずれか１項に記載の圧電積層体と、
    前記出力側下部電極膜と前記出力側上部電極膜との間に接続される電圧印加手段と、
    前記入力側下部電極膜と前記入力側上部電極膜との間に接続される電圧検出手段と、を備え、
    前記電圧印加手段により前記出力側下部電極膜と前記出力側上部電極膜との間に所定の電界を印加することで前記出力側圧電膜が変形し、前記出力側圧電膜の変形により生じた超音波が前記超音波出力部から送信され、被験対象物で反射した前記超音波を前記超音波入力部が受信し、前記入力側圧電膜が変形することで前記入力側下部電極膜と前記入力側上部電極膜との間に生じた電圧を前記電圧検出手段により検出する圧電素子。
JP2020068252A 2020-04-06 2020-04-06 圧電積層体、圧電積層体の製造方法、および圧電素子 Pending JP2021166220A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020068252A JP2021166220A (ja) 2020-04-06 2020-04-06 圧電積層体、圧電積層体の製造方法、および圧電素子
EP21785614.5A EP4135344A4 (en) 2020-04-06 2021-02-24 PIEZOELECTRIC LAMINATE, MANUFACTURING METHOD FOR PIEZOELECTRIC LAMINATE, AND PIEZOELECTRIC ELEMENT
PCT/JP2021/006769 WO2021205768A1 (ja) 2020-04-06 2021-02-24 圧電積層体、圧電積層体の製造方法、および圧電素子
US17/917,055 US20230276711A2 (en) 2020-04-06 2021-02-24 Piezoelectric laminate, production method for piezoelectric laminate, and piezoelectric element
TW110110572A TW202139493A (zh) 2020-04-06 2021-03-24 壓電積層體、壓電積層體的製造方法及壓電元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020068252A JP2021166220A (ja) 2020-04-06 2020-04-06 圧電積層体、圧電積層体の製造方法、および圧電素子

Publications (1)

Publication Number Publication Date
JP2021166220A true JP2021166220A (ja) 2021-10-14

Family

ID=78022232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020068252A Pending JP2021166220A (ja) 2020-04-06 2020-04-06 圧電積層体、圧電積層体の製造方法、および圧電素子

Country Status (5)

Country Link
US (1) US20230276711A2 (ja)
EP (1) EP4135344A4 (ja)
JP (1) JP2021166220A (ja)
TW (1) TW202139493A (ja)
WO (1) WO2021205768A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4255158A1 (en) * 2022-03-30 2023-10-04 Oki Electric Industry Co., Ltd. Piezoelectric film integrated device, manufacturing method thereof, and acoustic oscillation sensor
EP4255157A1 (en) 2022-03-30 2023-10-04 Oki Electric Industry Co., Ltd. Piezoelectric film integrated device, manufacturing method thereof, and acoustic oscillation sensor
EP4255159A1 (en) 2022-03-30 2023-10-04 Oki Electric Industry Co., Ltd. Piezoelectric-body film joint substrate and manufacturing method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117548321A (zh) * 2022-08-05 2024-02-13 天津大学 具有双承载层的微机械超声换能器结构及其制造方法
CN117548320A (zh) * 2022-08-05 2024-02-13 天津大学 基底同侧设置有双pmut的微机械超声换能器结构及其制造方法
CN117548319A (zh) * 2022-08-05 2024-02-13 天津大学 承载层设置有双pmut的微机械超声换能器结构及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6519652B2 (ja) * 2015-04-30 2019-05-29 株式会社村田製作所 圧電デバイス、圧電デバイスアレイおよび圧電トランス
US20200055088A1 (en) * 2017-02-24 2020-02-20 Kyocera Corporation Ultrasonic sensor
JP6899238B2 (ja) * 2017-03-29 2021-07-07 ローム株式会社 圧電素子およびその製造方法
CN107194345B (zh) * 2017-05-18 2020-01-24 上海思立微电子科技有限公司 电子设备、超声波指纹识别装置及其制造方法
WO2019058978A1 (ja) * 2017-09-21 2019-03-28 パナソニックＩｐマネジメント株式会社 圧電トランスデューサ及び圧電モジュール
JP7091699B2 (ja) 2018-02-21 2022-06-28 セイコーエプソン株式会社 超音波センサー、超音波装置、及び超音波センサーの製造方法
JP2019165307A (ja) 2018-03-19 2019-09-26 京セラ株式会社 超音波センサ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4255158A1 (en) * 2022-03-30 2023-10-04 Oki Electric Industry Co., Ltd. Piezoelectric film integrated device, manufacturing method thereof, and acoustic oscillation sensor
EP4255157A1 (en) 2022-03-30 2023-10-04 Oki Electric Industry Co., Ltd. Piezoelectric film integrated device, manufacturing method thereof, and acoustic oscillation sensor
EP4255159A1 (en) 2022-03-30 2023-10-04 Oki Electric Industry Co., Ltd. Piezoelectric-body film joint substrate and manufacturing method thereof

Also Published As

Publication number Publication date
EP4135344A1 (en) 2023-02-15
US20230276711A2 (en) 2023-08-31
TW202139493A (zh) 2021-10-16
US20230142065A1 (en) 2023-05-11
WO2021205768A1 (ja) 2021-10-14
EP4135344A4 (en) 2024-04-24

Similar Documents

Publication Publication Date Title
WO2021205768A1 (ja) 圧電積層体、圧電積層体の製造方法、および圧電素子
US6972510B2 (en) Array of ultrasound transducers
CN102113145B (zh) 压电体薄膜及其制造方法、喷墨头、使用喷墨头形成图像的方法、角速度传感器、使用角速度传感器测定角速度的方法、压电发电元件以及使用了压电发电元件的发电方法
JP6413485B2 (ja) 圧電素子、圧電アクチュエータ、及び圧電センサ、並びにハードディスクドライブ、及びインクジェットプリンタ装置
US20230115136A1 (en) Laminated substrate having piezoelectric film, element having piezoelectric film and method for manufacturing this laminated substrate
JP7269719B2 (ja) 圧電膜およびその製造方法、圧電デバイス、共振器、フィルタ並びにマルチプレクサ
CN105280804B (zh) 压电元件、压电致动器、压电传感器、硬盘驱动器、以及喷墨打印装置
EP1503872B1 (en) Array of membrane ultrasound transducers
US20230135208A1 (en) Piezoelectric laminate, piezoelectric element, and piezoelectric laminate manufacturing method
JP2017117981A (ja) 圧電素子、圧電モジュール、電子機器、及び圧電素子の製造方法
JP6478023B2 (ja) 圧電素子、圧電アクチュエーター装置、液体噴射ヘッド、液体噴射装置及び超音波測定装置
JP6934746B2 (ja) 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法
JP2015204544A (ja) Ｍｅｍｓ素子、ｍｅｍｓ素子の製造方法、及び電子機器
JP7044600B2 (ja) 圧電積層体、圧電積層体の製造方法および圧電デバイス
JP2021027132A (ja) 圧電積層体、圧電素子、および圧電積層体の製造方法
JP7037892B2 (ja) 圧電膜を有する積層基板の製造方法、圧電膜を有する素子の製造方法および圧電膜を有する積層体
EP3540797B1 (en) Piezoelectric laminate, method of manufacturing piezoelectric laminate, and piezoelectric element
WO2022172672A1 (ja) 圧電積層体、圧電素子および圧電積層体の製造方法
JP6758444B2 (ja) 圧電薄膜付き積層基板および圧電薄膜素子
JP7320098B2 (ja) 圧電積層体、圧電積層体の製造方法および圧電デバイス
JP2021027134A (ja) 圧電積層体、圧電積層体の製造方法、および圧電素子
JP2021027133A (ja) 圧電積層体、圧電素子および圧電積層体の製造方法
JP2021002667A (ja) 圧電薄膜付き積層基板および圧電薄膜素子
TW202137590A (zh) 壓電膜、壓電積層體、壓電元件及壓電積層體的製造方法
TW202134184A (zh) 壓電膜、壓電積層體、壓電元件及壓電積層體的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240416