JP7320098B2 - 圧電積層体、圧電積層体の製造方法および圧電デバイス - Google Patents
圧電積層体、圧電積層体の製造方法および圧電デバイス Download PDFInfo
- Publication number
- JP7320098B2 JP7320098B2 JP2022042511A JP2022042511A JP7320098B2 JP 7320098 B2 JP7320098 B2 JP 7320098B2 JP 2022042511 A JP2022042511 A JP 2022042511A JP 2022042511 A JP2022042511 A JP 2022042511A JP 7320098 B2 JP7320098 B2 JP 7320098B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- piezoelectric
- less
- knn
- gpa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
Description
基板と、前記基板上に製膜された圧電膜と、を備え、
前記圧電膜は、組成式(K1-xNax)NbO3(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなり、ヤング率が100GPa未満の膜である圧電積層体およびその関連技術が提供される。
以下、本発明の一実施形態について図面を参照しながら説明する。
本実施形態では、一例として、
基板1を用意する処理(ステップ1)と、
基板1上に下部電極膜(第1電極膜)2を製膜する処理(ステップ2)と、
下部電極膜2上に圧電膜(圧電薄膜)3を製膜する処理(ステップ3)と、
圧電膜3上に上部電極膜(第2電極膜)4を製膜する処理(ステップ4)と、
を行い、図1に例示する圧電膜3を有する積層体(積層基板)10(以下、圧電積層体10とも称する)を形成する。図1に例示するように、本実施形態にかかる圧電積層体10は、基板1と、基板1上に製膜された下部電極膜2と、下部電極膜2上に製膜された圧電膜3と、圧電膜3上に製膜された上部電極膜4と、を備えている。以下、各ステップの詳細について説明する。
本ステップでは、まず、基板1を用意する。基板1としては、熱酸化膜またはCVD(Chemical Vapor Deposition)酸化膜等の表面酸化膜(SiO2膜)1bが形成された単結晶シリコン(Si)基板1a、すなわち、表面酸化膜を有するSi基板を好適に用いることができる。また、基板1としては、図2に示すように、その表面にSiO2以外の絶縁性材料により形成された絶縁膜1dを有するSi基板1aを用いることもできる。また、基板1としては、表面にSi(100)面またはSi(111)面等が露出したSi基板1a、すなわち、表面酸化膜1bまたは絶縁膜1dを有さないSi基板を用いることもできる。また、基板1としては、SOI(Silicon On Insulator)基板、石英ガラス(SiO2)基板、ガリウム砒素(GaAs)基板、サファイア(Al2O3)基板、ステンレス(SUS)等の金属材料により形成された金属基板を用いることもできる。単結晶Si基板1aの厚さは例えば300~1,000μm、表面酸化膜1bの厚さは例えば5~3,000nmとすることができる。
ステップ1が終了したら、基板1上に下部電極膜2を製膜する。下部電極膜2は、例えば、白金(Pt)を用いて製膜することができる。下部電極膜2は、単結晶膜または多結晶膜(以下、これらをPt膜とも称する)となる。Pt膜を構成する結晶は、基板1の表面に対して(111)面方位に優先配向していることが好ましい。すなわち、Pt膜の表面(圧電膜3の下地となる面)は、主にPt(111)面により構成されていることが好ましい。Pt膜は、スパッタリング法、蒸着法等の手法を用いて製膜することができる。下部電極膜2は、Pt以外に、金(Au)、ルテニウム(Ru)、またはイリジウム(Ir)等の各種金属、これらを主成分とする合金、ルテニウム酸ストロンチウム(SrRuO3)またはニッケル酸ランタン(LaNiO3)等の金属酸化物等を用いて製膜することもできる。なお、基板1と下部電極膜2との間には、これらの密着性を高めるため、例えば、チタン(Ti)、タンタル(Ta)、酸化チタン(TiO2)、ニッケル(Ni)等を主成分とする密着層6を設けてもよい。密着層6は、スパッタリング法、蒸着法等の手法を用いて製膜することができる。下部電極膜2の厚さは例えば100~400nm、密着層6の厚さは例えば1~200nmとすることができる。
ステップ2が終了したら、下部電極膜2上に圧電膜3を製膜する。
ステップ3が終了したら、KNN膜3上に、上部電極膜4を製膜する。上部電極膜4は、例えば、Pt、Au、アルミニウム(Al)、Cu等の各種金属、またはこれらの合金を用いて製膜することができる。上部電極膜4は、スパッタリング法、蒸着法、メッキ法、金属ペースト法等の手法を用いて製膜することができる。上部電極膜4は、下部電極膜2のようにKNN膜3の結晶構造に大きな影響を与えるものではない。そのため、上部電極膜4の材料、結晶構造、製膜手法は特に限定されない。なお、KNN膜3と上部電極膜4との間には、これらの密着性を高めるため、例えば、Ti、Ta、TiO2、Ni等を主成分とする密着層を設けてもよい。上部電極膜4の厚さは例えば100~5,000nm、密着層を設ける場合には密着層の厚さは例えば1~200nmとすることができる。
図3に、本実施形態におけるKNN膜3を有するデバイス30(以下、圧電デバイス30とも称する)の概略構成図を示す。圧電デバイス30は、KNN膜3を有する素子20(以下、圧電素子20とも称する)と、圧電素子20に接続される電圧印加部11aまたは電圧検出部11bと、を少なくとも備えている。圧電素子20は、上述の圧電積層体10をエッチング等により所定の形状に成形することで得ることができ、圧電デバイス30は、圧電素子20に電圧印加部11aまたは電圧検出部11bを接続することで得ることができる。電圧印加部11aとは、下部電極膜2と上部電極膜4との間に電圧を印加するための手段であり、電圧検出部11bとは、下部電極膜2と上部電極膜4との間に発生した電圧を検出するための手段である。電圧印加部11a、電圧検出部11bとしては、公知の種々の手段を用いることができる。
本実施形態によれば、以下に示す1つまたは複数の効果が得られる。
圧電定数d31の劣化率(%)={(初期の圧電定数d31)-(10億回駆動後の圧電定数d31)/(初期の圧電定数d31)}×100
以上、本発明の実施形態を具体的に説明した。但し、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
製膜温度:300℃
放電パワー:1,200W
導入ガス:Arガス
Arガス雰囲気の圧力:0.3Pa
製膜時間:1分
製膜温度:300℃
放電パワー:1,200W
導入ガス:Arガス
Arガス雰囲気の圧力:0.3Pa
製膜時間:5分
製膜温度:500℃、600℃、700℃
放電パワー:2,200W
導入ガス:Ar+O2混合ガス
Ar+O2混合ガス雰囲気の圧力:0.3Pa
O2ガスに対するArガスの分圧(Ar/O2分圧比):25/1
製膜速度:1μm/hr
ラマンスペクトルのNbO6のピークに関する評価は、ラマン分光法(ラマン分光装置)を用いて得たラマンスペクトルを用いて行った。ラマンスペクトルを得た際の条件は、下記の通りとした。
波長:532nm
パワー:8mW
対物レンズ:20x(スポットサイズ5μm程度)
温度:室温(~23℃)
以下、本発明の好ましい態様について付記する。
本発明の一態様によれば、
基板と、前記基板上に製膜された圧電膜と、を備え、
前記圧電膜は、組成式(K1-xNax)NbO3(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなり、ヤング率が100GPa未満、好ましくは53GPa以上73GPa以下、より好ましくは53GPa以上68GPa以下の膜である圧電積層体が提供される。
付記1の積層体であって、好ましくは、
前記圧電膜に対してラマン分光分析を行って得られたラマンスペクトルは、617.5~622.5cm-1の範囲内、好ましくは、619.5~622.1cm-1の範囲内にNbO6のピークを有する。
付記1または2の積層体であって、好ましくは、
前記圧電膜は、CuおよびMnからなる群より選択される金属元素を、0.2at%以上2.0at%以下の濃度で含む。
付記3の積層体であって、好ましくは、
前記圧電膜中における前記金属元素の濃度が0.6at%超2.0at%以下である。
付記1~4のいずれかの積層体であって、好ましくは、
前記圧電膜に対して0~300kV/cmのsin波の電界を印加して10億回駆動させたとき、{(10億回駆動前の圧電定数d31)-(10億回駆動後の圧電定数d31)/(10億回駆動前の圧電定数d31)}×100の式から算出される圧電定数d31の劣化率が10%以下である。
付記1~5のいずれかの積層体であって、好ましくは、
前記圧電膜は、前記基板の表面に対して(001)面方位に優先配向してなる。
付記1~6のいずれかの積層体であって、好ましくは、
前記基板と前記圧電膜との間、または、前記圧電膜上の少なくともいずれかに電極膜が製膜されている。
本発明の他の態様によれば、
基板上上に、組成式(K1-xNax)NbO3(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなり、ヤング率が100GPa未満、好ましくは53GPa以上73GPa以下、より好ましくは53GPa以上68GPa以下である圧電膜を製膜する工程を有する圧電積層体の製造方法が提供される。
付記8の方法であって、好ましくは、
前記圧電膜を製膜する工程では、
前記圧電膜として、MnおよびCuからなる群より選択される金属元素を、0.2at%以上2.0at%以下の濃度で含む膜を製膜する。
付記9の方法であって、好ましくは、
前記圧電膜を製膜する工程では、
前記圧電膜として、前記金属元素を0.2at%以上0.6at%以下の濃度で含む膜を、600℃超700℃以下、好ましくは650℃以上680℃以下の条件下で製膜する。
付記9の方法であって、好ましくは、
前記圧電膜を製膜する工程では、
前記圧電膜として、前記金属元素を0.6at%超2.0%以下の濃度で含む膜を、500℃以上700℃以下、好ましくは600℃以上680℃以下、より好ましくは650℃以上680℃以下の条件下で製膜する。
付記8~11のいずれかの方法であって、好ましくは、
前記基板と前記圧電膜との間に電極膜を製膜する工程、または、前記圧電膜上に電極膜を製膜する工程の少なくともいずれかをさらに有する。
本発明のさらに他の態様によれば、
基板と、前記基板上に製膜された第1電極膜と、前記第1電極膜上に製膜され、組成式(K1-xNax)NbO3(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなり、ヤング率が100GPa未満、好ましくは53GPa以上73GPa以下、より好ましくは53GPa以上68GPa以下である圧電膜と、前記圧電膜上に製膜された第2電極膜と、を備える圧電積層体と、
前記第1電極膜と前記第2電極膜との間に接続される電圧印加部および電圧検出部のうち少なくともいずれかと、を備える圧電デバイス(圧電素子)が提供される。
本発明のさらに他の態様によれば、
基板と、前記基板上に製膜され、組成式(K1-xNax)NbO3(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなり、ヤング率が100GPa未満、好ましくは53GPa以上73GPa以下、より好ましくは53GPa以上68GPa以下である圧電膜と、前記圧電膜上に製膜された電極膜(パターン電極)と、を備える圧電積層体と、
前記電極膜(パターン電極)間に接続される電圧印加部および電圧検出部のうち少なくともいずれかと、を備える圧電デバイス(圧電素子)が提供される。
3 圧電膜
10 圧電積層体
Claims (10)
- 基板と、前記基板上に製膜された圧電膜と、を備え、
前記圧電膜は、組成式(K1-xNax)NbO3(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなり、ヤング率が53GPa以上73GPa以下の膜である圧電積層体。 - 前記圧電膜は、CuおよびMnからなる群より選択される金属元素を、0.2at%以上2.0at%以下の濃度で含む請求項1に記載の圧電積層体。
- 前記圧電膜中における前記金属元素の濃度が0.6at%超2.0at%以下である請求項2に記載の圧電積層体。
- 前記圧電膜の厚さが0.5μm~5μmである請求項1~3のいずれか1項に記載の圧電積層体。
- 前記圧電膜に対して0~300kV/cmのsin波の電界を印加して10億回駆動させたとき、{(初期の圧電定数d31)-(10億回駆動後の圧電定数d31)/(初期の圧電定数d31)}×100から算出される圧電定数d31の劣化率が10%以下である請求項1~4のいずれか1項に記載の圧電積層体。
- 基板上に、組成式(K1-xNax)NbO3(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなり、ヤング率が53GPa以上73GPa以下である圧電膜をスパッタリング法、PLD法、及びゾルゲル法のうちいずれかの手法で製膜する工程を有する圧電積層体の製造方法。
- 前記圧電膜を製膜する工程では、
前記圧電膜として、MnおよびCuからなる群より選択される金属元素を0.2at%以上2.0at%以下の濃度で含む膜を製膜する請求項6に記載の圧電積層体の製造方法。 - 前記圧電膜を製膜する工程では、
前記圧電膜として、前記金属元素を0.2at%以上0.6at%以下の濃度で含む膜を、600℃超700℃以下の条件下で製膜する請求項7に記載の圧電積層体の製造方法。 - 前記圧電膜を製膜する工程では、
前記圧電膜として、前記金属元素を0.6at%超2.0at%以下の濃度で含む膜を、500℃以上700℃以下の温度下で製膜する請求項7に記載の圧電積層体の製造方法。 - 基板と、前記基板上に製膜された第1電極膜と、前記第1電極膜上に製膜され、組成式(K1-xNax)NbO3(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなり、ヤング率が53GPa以上73GPa以下である圧電膜と、前記圧電膜上に製膜された第2電極膜と、を備える圧電積層体と、
前記第1電極膜と前記第2電極膜との間に接続される電圧印加部および電圧検出部のうち少なくともいずれかと、を備える圧電デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022042511A JP7320098B2 (ja) | 2018-03-14 | 2022-03-17 | 圧電積層体、圧電積層体の製造方法および圧電デバイス |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018047249A JP7044600B2 (ja) | 2018-03-14 | 2018-03-14 | 圧電積層体、圧電積層体の製造方法および圧電デバイス |
JP2022042511A JP7320098B2 (ja) | 2018-03-14 | 2022-03-17 | 圧電積層体、圧電積層体の製造方法および圧電デバイス |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018047249A Division JP7044600B2 (ja) | 2018-03-14 | 2018-03-14 | 圧電積層体、圧電積層体の製造方法および圧電デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022084768A JP2022084768A (ja) | 2022-06-07 |
JP7320098B2 true JP7320098B2 (ja) | 2023-08-02 |
Family
ID=87469635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022042511A Active JP7320098B2 (ja) | 2018-03-14 | 2022-03-17 | 圧電積層体、圧電積層体の製造方法および圧電デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7320098B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010016018A (ja) | 2008-07-01 | 2010-01-21 | Hitachi Cable Ltd | 圧電薄膜素子 |
JP2010062174A (ja) | 2008-09-01 | 2010-03-18 | Honda Motor Co Ltd | 圧電セラミック材料及びアクチュエータ |
WO2017065133A1 (ja) | 2015-10-16 | 2017-04-20 | 株式会社サイオクス | 圧電薄膜付き積層基板、圧電薄膜素子およびその製造方法 |
WO2017082049A1 (ja) | 2015-11-11 | 2017-05-18 | コニカミノルタ株式会社 | インクジェットヘッドおよびその製造方法、ならびにインクジェット記録装置 |
-
2022
- 2022-03-17 JP JP2022042511A patent/JP7320098B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010016018A (ja) | 2008-07-01 | 2010-01-21 | Hitachi Cable Ltd | 圧電薄膜素子 |
JP2010062174A (ja) | 2008-09-01 | 2010-03-18 | Honda Motor Co Ltd | 圧電セラミック材料及びアクチュエータ |
WO2017065133A1 (ja) | 2015-10-16 | 2017-04-20 | 株式会社サイオクス | 圧電薄膜付き積層基板、圧電薄膜素子およびその製造方法 |
JP2017076730A (ja) | 2015-10-16 | 2017-04-20 | 株式会社サイオクス | 圧電薄膜付き積層基板、圧電薄膜素子およびその製造方法 |
US20180301618A1 (en) | 2015-10-16 | 2018-10-18 | Sciocs Company Limited | Laminated substrate with piezoelectric thin film, piezoelectric thin film element and method for manufacturing this element |
WO2017082049A1 (ja) | 2015-11-11 | 2017-05-18 | コニカミノルタ株式会社 | インクジェットヘッドおよびその製造方法、ならびにインクジェット記録装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2022084768A (ja) | 2022-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210359195A1 (en) | Laminated substrate with piezoelectric thin film, piezoelectric thin film element and method for manufacturing this element | |
US8446074B2 (en) | Piezoelectric thin-film element and piezoelectric thin-film device | |
JP5056914B2 (ja) | 圧電薄膜素子および圧電薄膜デバイス | |
JP7352347B2 (ja) | 圧電積層体、圧電素子および圧電積層体の製造方法 | |
US20230115136A1 (en) | Laminated substrate having piezoelectric film, element having piezoelectric film and method for manufacturing this laminated substrate | |
JP7044600B2 (ja) | 圧電積層体、圧電積層体の製造方法および圧電デバイス | |
JP7320098B2 (ja) | 圧電積層体、圧電積層体の製造方法および圧電デバイス | |
JP5743203B2 (ja) | 圧電膜素子及び圧電膜デバイス | |
JP6502460B2 (ja) | 圧電薄膜付き積層基板および圧電薄膜素子 | |
EP3540797B1 (en) | Piezoelectric laminate, method of manufacturing piezoelectric laminate, and piezoelectric element | |
JP6758444B2 (ja) | 圧電薄膜付き積層基板および圧電薄膜素子 | |
JP6961770B2 (ja) | 圧電薄膜付き積層基板および圧電薄膜素子 | |
JP7022853B2 (ja) | スパッタリングターゲット材、スパッタリングターゲット材の製造方法、および圧電薄膜付き積層基板の製造方法 | |
JP7320091B2 (ja) | 圧電薄膜付き積層基板、圧電薄膜付き積層基板の製造方法、圧電薄膜素子、スパッタリングターゲット材、およびスパッタリングターゲット材の製造方法 | |
US20210005805A1 (en) | Piezoelectric laminate, piezoelectric element and method of manufacturing the piezoelectric laminate | |
JP7319848B2 (ja) | 圧電積層体、圧電素子および圧電積層体の製造方法 | |
JP2021027133A (ja) | 圧電積層体、圧電素子および圧電積層体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230721 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7320098 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |