JP2021158194A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2021158194A
JP2021158194A JP2020056179A JP2020056179A JP2021158194A JP 2021158194 A JP2021158194 A JP 2021158194A JP 2020056179 A JP2020056179 A JP 2020056179A JP 2020056179 A JP2020056179 A JP 2020056179A JP 2021158194 A JP2021158194 A JP 2021158194A
Authority
JP
Japan
Prior art keywords
wafer
modified layer
ring
division line
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020056179A
Other languages
English (en)
Other versions
JP7401372B2 (ja
Inventor
タン シボ
Sibo Tan
タン シボ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2020056179A priority Critical patent/JP7401372B2/ja
Priority to KR1020210028252A priority patent/KR20210120830A/ko
Priority to SG10202102605X priority patent/SG10202102605XA/en
Priority to CN202110306965.3A priority patent/CN113451117A/zh
Priority to TW110110757A priority patent/TW202137307A/zh
Publication of JP2021158194A publication Critical patent/JP2021158194A/ja
Application granted granted Critical
Publication of JP7401372B2 publication Critical patent/JP7401372B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

【課題】ウエーハの外周余剰領域に隣接するデバイスの損傷を防止することができるウエーハの加工方法を提供する。【解決手段】ウエーハの加工方法は、ウエーハ２の表面２ａに保護部材１４を配設する保護部材配設工程と、外周余剰領域１０に沿って第一のリング状改質層２４と第二のリング状改質層２６とを形成するリング状改質層形成工程と、分割予定ライン６に沿って分割予定ライン改質層２８を形成する分割予定ライン改質層形成工程と、ウエーハ２の裏面２ｂを研削して所定の厚みに形成すると共に分割予定ライン改質層２８から分割予定ライン６に伸長するクラック２８´によってウエーハ２を個々のデバイスチップ４６に分割する分割工程とを含む。分割予定ライン改質層形成工程において、分割予定ライン改質層２８の始点２８ａおよび終点２８ｂが第一のリング状改質層２４と第二のリング状改質層２６との間に位置するようにレーザー光線ＬＢの集光点を位置づける。【選択図】図５

Description

本発明は、複数のデバイスが分割予定ラインによって区画されたデバイス領域と、デバイス領域を囲繞する外周余剰領域とが表面に形成されたウエーハを個々のデバイスチップに分割するウエーハの加工方法に関する。
ＩＣ、ＬＳＩ等の複数のデバイスが分割予定ラインによって区画されたデバイス領域と、デバイス領域を囲繞する外周余剰領域とが表面に形成されたウエーハは個々のデバイスチップに分割され、分割されたデバイスチップは携帯電話、パソコン等の電気機器に利用される。
ウエーハを個々のデバイスチップに分割する方法として、ウエーハに対して透過性を有する波長のレーザー光線の集光点を分割予定ラインに対応するウエーハの内部に位置づけてレーザー光線をウエーハに照射し改質層を分割予定ラインに沿って形成し、その後、ウエーハに外力を付与して個々のデバイスチップに分割する技術が提案されている（たとえば特許文献１参照）。
また、ウエーハに外力を付与する方法として、ウエーハの表面に保護部材を配設しウエーハの裏面を研削することでウエーハを所望の厚みに薄くすると共に、改質層からクラックを表面に到達させてウエーハを個々のデバイスチップに分割する技術も提案されている（たとえば特許文献２参照）。
特許第３４０８８０５号公報 特許第４３５８７６２号公報
しかし、ウエーハの外周余剰領域の外周面には面取り加工が施されており、分割予定ラインの延長線上の面取り加工が施された領域には改質層を形成することが困難である。このため、ウエーハの内部に分割予定ラインに沿って改質層を形成した後にウエーハに外力を付与すると、外周余剰領域における面取り加工が施された領域においては改質層が形成されていないことに起因して無秩序にクラックが発生することがあり、これによって外周余剰領域に隣接するデバイスが損傷するという問題がある。
上記事実に鑑みてなされた本発明の課題は、ウエーハの外周余剰領域に隣接するデバイスの損傷を防止することができるウエーハの加工方法を提供することである。
本発明は上記課題を解決するために以下のウエーハの加工方法を提供する。すなわち、複数のデバイスが分割予定ラインによって区画されたデバイス領域と、該デバイス領域を囲繞する外周余剰領域とが表面に形成されたウエーハを個々のデバイスチップに分割するウエーハの加工方法であって、ウエーハの表面に保護部材を配設する保護部材配設工程と、ウエーハに対して透過性を有する波長のレーザー光線の集光点をウエーハの裏面から外周余剰領域に対応するウエーハの内部に位置づけてレーザー光線をウエーハに照射し外周余剰領域に沿って第一のリング状改質層と該第一のリング状改質層を囲繞する第二のリング状改質層とを形成するリング状改質層形成工程と、ウエーハに対して透過性を有する波長のレーザー光線の集光点をウエーハの裏面から分割予定ラインに対応するウエーハの内部に位置づけてレーザー光線をウエーハに照射し分割予定ラインに沿って分割予定ライン改質層を形成する分割予定ライン改質層形成工程と、ウエーハの裏面を研削して所定の厚みに形成すると共に該分割予定ライン改質層から分割予定ラインに伸長するクラックによってウエーハを個々のデバイスチップに分割する分割工程と、を含み、該分割予定ライン改質層形成工程において、該分割予定ライン改質層の始点および終点が該第一のリング状改質層と該第二のリング状改質層との間に位置するようにレーザー光線の集光点を位置づけるウエーハの加工方法を本発明は提供する。
好ましくは、該リング状改質層形成工程において形成する該第一のリング状改質層と該第二のリング状改質層との間隔を３００〜１０００μｍに設定する。
本発明のウエーハの加工方法は、複数のデバイスが分割予定ラインによって区画されたデバイス領域と、該デバイス領域を囲繞する外周余剰領域とが表面に形成されたウエーハを個々のデバイスチップに分割するウエーハの加工方法であって、ウエーハの表面に保護部材を配設する保護部材配設工程と、ウエーハに対して透過性を有する波長のレーザー光線の集光点をウエーハの裏面から外周余剰領域に対応するウエーハの内部に位置づけてレーザー光線をウエーハに照射し外周余剰領域に沿って第一のリング状改質層と該第一のリング状改質層を囲繞する第二のリング状改質層とを形成するリング状改質層形成工程と、ウエーハに対して透過性を有する波長のレーザー光線の集光点をウエーハの裏面から分割予定ラインに対応するウエーハの内部に位置づけてレーザー光線をウエーハに照射し分割予定ラインに沿って分割予定ライン改質層を形成する分割予定ライン改質層形成工程と、ウエーハの裏面を研削して所定の厚みに形成すると共に該分割予定ライン改質層から分割予定ラインに伸長するクラックによってウエーハを個々のデバイスチップに分割する分割工程と、を含み、該分割予定ライン改質層形成工程において、該分割予定ライン改質層の始点および終点が該第一のリング状改質層と該第二のリング状改質層との間に位置するようにレーザー光線の集光点を位置づけるので、分割予定ライン改質層の始点または終点から無秩序にクラックが伸長したとしても、第一のリング状改質層と第二のリング状改質層とによってクラックが遮断されるため、クラックがデバイスに到達することがない。したがって、本発明のウエーハの加工方法によれば、ウエーハの外周余剰領域に隣接するデバイスの損傷を防止することができる。
保護部材配設工程を実施している状態を示す斜視図。 チャックテーブルにウエーハを保持させる状態を示す斜視図。 リング状改質層形成工程を実施している状態を示す斜視図。 （ａ）第一・第二のリング状改質層が形成されたウエーハの斜視図、（ｂ）（ａ）に示すウエーハの断面図。 （ａ）分割予定ライン改質層形成工程を実施している状態を示す斜視図、（ｂ）（ａ）に示すウエーハの平面図、（ｃ）（ｂ）におけるＡ部分の拡大図、（ｄ）（ｂ）におけるＢ部分の拡大図。 （ａ）分割工程を実施している状態を示す斜視図、（ｂ）分割されたウエーハの斜視図、（ｃ）（ｂ）に示すウエーハの平面図。
以下、本発明のウエーハの加工方法の好適実施形態について図面を参照しつつ説明する。
図１には、本発明のウエーハの加工方法によって加工が施されるウエーハ２が示されている。ウエーハ２は、たとえばシリコン等から形成され得る。円板状のウエーハ２の表面２ａは、ＩＣ、ＬＳＩ等の複数のデバイス４が格子状の分割予定ライン６によって区画されたデバイス領域８と、デバイス領域８を囲繞する外周余剰領域１０とが形成されている。図１では、便宜的にデバイス領域８と外周余剰領域１０との境界１２を二点鎖線で示しているが、実際には境界１２を示す線は存在しない。
図示の実施形態のウエーハの加工方法では、図１に示すとおり、まず、ウエーハ２の表面２ａに保護部材１４を配設する保護部材配設工程を実施する。保護部材１４としては、たとえば、ウエーハ２の直径と同一の直径を有する円形の粘着テープを用いることができる。
保護部材配設工程を実施した後、ウエーハ２に対して透過性を有する波長のレーザー光線の集光点をウエーハ２の裏面２ｂから外周余剰領域１０に対応するウエーハ２の内部に位置づけてレーザー光線をウエーハ２に照射し、外周余剰領域１０に沿って第一のリング状改質層と第一のリング状改質層を囲繞する第二のリング状改質層とを形成するリング状改質層形成工程を実施する。
リング状改質層形成工程は、たとえば図２および図３に一部を示すレーザー加工装置１６を用いて実施することができる。レーザー加工装置１６は、ウエーハ２を吸引保持するチャックテーブル１８と、チャックテーブル１８に吸引保持されたウエーハ２にパルスレーザー光線ＬＢを照射する集光器２０と、チャックテーブル１８に吸引保持されたウエーハ２を撮像する撮像手段（図示していない。）とを備える。
図２に示すとおり、チャックテーブル１８の上端には、吸引手段（図示していない。）に接続された多孔質の円形の吸着チャック２２が配置されている。チャックテーブル１８は、吸引手段で吸着チャック２２の上面に吸引力を生成し、吸着チャック２２の上面に載せられたウエーハ２を吸引保持する。
チャックテーブル１８は、吸着チャック２２の径方向中心を通って上下方向に延びる軸線を回転中心として回転自在に構成されていると共に、図２に矢印Ｘで示すＸ軸方向と、Ｘ軸方向に直交するＹ軸方向（図２に矢印Ｙで示す方向）とのそれぞれに進退自在に構成されている。なお、Ｘ軸方向およびＹ軸方向が規定するＸＹ平面は実質上水平である。
集光器２０は、レーザー加工装置１６のレーザー光線発振器（図示していない。）が発振したパルスレーザー光線ＬＢを集光する集光レンズ（図示していない。）を有する。レーザー加工装置１６の撮像手段は、可視光線により被加工物を撮像する通常の撮像素子（ＣＣＤ）と、被加工物に赤外線を照射する赤外線照射手段と、赤外線照射手段により照射された赤外線を捕らえる光学系と、光学系が捕らえた赤外線に対応する電気信号を出力する撮像素子（赤外線ＣＣＤ）とを含む（いずれも図示していない。）。
リング状改質層形成工程では、図２に示すとおり、まず、ウエーハ２の裏面２ｂを上に向けて、チャックテーブル１８の上面でウエーハ２を吸引保持する。この際は、ウエーハ２の径方向中心と吸着チャック２２の径方向中心（チャックテーブル１８の回転中心）とを整合させる。
次いで、レーザー加工装置１６の撮像手段（図示していない。）で上方からウエーハ２を撮像し、撮像手段で撮像したウエーハ２の画像に基づいて、ウエーハ２に対して透過性を有する波長のパルスレーザー光線ＬＢの集光点をウエーハ２の裏面２ｂから外周余剰領域１０に対応するウエーハ２の内部に位置づける。
なお、撮像手段でウエーハ２を撮像した際には、ウエーハ２の裏面２ｂが上を向き、デバイス４や分割予定ライン６が形成されている表面２ａは下を向いているが、上述のとおり、撮像手段は、赤外線照射手段と、赤外線を捕らえる光学系と、赤外線に対応する電気信号を出力する撮像素子（赤外線ＣＣＤ）とを含むので、ウエーハ２の裏面２ｂから透かして表面２ａのデバイス４や分割予定ライン６を撮像することができる。これによって、ウエーハ２の裏面２ｂから外周余剰領域１０に対応するウエーハ２の内部にパルスレーザー光線ＬＢの集光点を位置づけることができる。
次いで、図３に示すとおり、所定の回転速度でチャックテーブル１８を回転させることにより、外周余剰領域１０に沿ってパルスレーザー光線ＬＢの集光点をウエーハ２に対して相対的に移動させながら、パルスレーザー光線ＬＢを集光器２０からウエーハ２に照射する。これによって、外周余剰領域１０に対応するウエーハ２の内部に強度が小さい第一のリング状改質層２４を外周余剰領域１０に沿って形成することができる。
次いで、チャックテーブル１８を移動させ、第一のリング状改質層２４よりも径方向外側にパルスレーザー光線ＬＢの集光点を位置づける。次いで、所定の回転速度でチャックテーブル１８を回転させることにより、外周余剰領域１０に沿ってパルスレーザー光線ＬＢの集光点をウエーハ２に対して相対的に移動させながら、パルスレーザー光線ＬＢを集光器２０からウエーハ２に照射する。これによって、外周余剰領域１０に対応するウエーハ２の内部に強度が小さい第二のリング状改質層２６を外周余剰領域１０に沿って形成することができる。
図４（ａ）および図４（ｂ）を参照することによって理解されるとおり、第二のリング状改質層２６の直径は第一のリング状改質層２４の直径よりも大きく、第二のリング状改質層２６は第一のリング状改質層２４を囲繞している。第一のリング状改質層２４と第二のリング状改質層２６との間隔（ウエーハ２の径方向における間隔）は、たとえば３００〜１０００μｍに設定することができる。
このようなリング状改質層形成工程は、たとえば以下の条件で行うことができる。
ウエーハの直径 ：φ２００ｍｍ
デバイス領域の直径 ：φ１９０ｍｍ
外周余剰領域の範囲 ：φ１９０ｍｍ〜φ２００ｍｍ
第一のリング状改質層の直径：φ１９３ｍｍ
第二のリング状改質層の直径：φ１９４ｍｍ
パルスレーザー光線の波長 ：１３４２ｎｍ
繰り返し周波数 ：９０ｋＨｚ
平均出力 ：０．６Ｗ
チャックテーブルの回転速度：０．５周／秒
リング状改質層形成工程を実施した後、ウエーハ２に対して透過性を有する波長のレーザー光線の集光点をウエーハ２の裏面２ｂから分割予定ライン６に対応するウエーハ２の内部に位置づけてレーザー光線をウエーハ２に照射し分割予定ライン６に沿って分割予定ライン改質層を形成する分割予定ライン改質層形成工程を実施する。分割予定ライン改質層形成工程も、上記レーザー加工装置１６を用いて実施することができる。
分割予定ライン改質層形成工程では、まず、チャックテーブル１８の上面でウエーハ２を吸引保持した状態において、レーザー加工装置１６の撮像手段で撮像したウエーハ２の画像に基づいて、分割予定ライン６をＸ軸方向に整合させると共に、Ｘ軸方向に整合させた分割予定ライン６の上方に集光器２０を位置づける。次いで、ウエーハ２の裏面２ｂから分割予定ライン６に対応するウエーハ２の内部であって、第一のリング状改質層２４と第二のリング状改質層２６との間に、ウエーハ２に対して透過性を有する波長のパルスレーザー光線ＬＢの集光点を位置づける。
次いで、図５（ａ）に示すとおり、所定の送り速度でチャックテーブル１８をＸ軸方向に移動させることにより、分割予定ライン６に沿ってパルスレーザー光線ＬＢの集光点をウエーハ２に対して相対的に移動させながら、パルスレーザー光線ＬＢを集光器２０からウエーハ２に照射する。これによって、分割予定ライン６に沿ってウエーハ２の内部に強度が小さい分割予定ライン改質層２８を形成することができる。分割予定ライン改質層２８を形成する際は、パルスレーザー光線ＬＢの集光点が第一のリング状改質層２４と第二のリング状改質層２６との間に到達したらパルスレーザー光線ＬＢの照射を停止する。
分割予定ライン改質層形成工程においては、図５（ｂ）ないし図５（ｄ）に示すとおり、分割予定ライン改質層２８の始点２８ａおよび終点２８ｂが第一のリング状改質層２４と第二のリング状改質層２６との間に位置するようにレーザー光線ＬＢの集光点を位置づけるのが重要である。
次いで、分割予定ライン６のＹ軸方向の間隔の分だけ、集光器２０に対してチャックテーブル１８を相対的にＹ軸方向に割り出し送りする。そして、レーザー光線ＬＢの照射と割り出し送りとを交互に繰り返すことにより、Ｘ軸方向に整合させた分割予定ライン６のすべてに沿って分割予定ライン改質層２８を形成する。また、チャックテーブル１８を９０度回転させた上で、レーザー光線ＬＢの照射と割り出し送りとを交互に繰り返すことにより、先に分割予定ライン改質層２８を形成した分割予定ライン６と直交する分割予定ライン６のすべてに沿って分割予定ライン改質層２８を形成する。
このような分割予定ライン改質層形成工程は、たとえば以下の条件で行うことができる。
パルスレーザー光線の波長 ：１３４２ｎｍ
繰り返し周波数 ：９０ｋＨｚ
平均出力 ：０．６Ｗ
チャックテーブルの送り速度：５００ｍｍ／ｓ
分割予定ライン改質層形成工程を実施した後、ウエーハ２の裏面２ｂを研削して所定の厚みに形成すると共に分割予定ライン改質層２８から分割予定ライン６に伸長するクラックによってウエーハ２を個々のデバイスチップに分割する分割工程を実施する。
分割工程は、たとえば図６に一部を示す研削装置３０を用いて実施することができる。研削装置３０は、ウエーハ２を吸引保持するチャックテーブル３２と、チャックテーブル３２に吸引保持されたウエーハ２を研削する研削手段３４とを備える。上面においてウエーハ２を吸引保持するチャックテーブル３２は上下方向に延びる軸線を中心として回転自在に構成されている。
研削手段３４は、上下方向に延びるスピンドル３６と、スピンドル３６の下端に固定された円板状のホイールマウント３８とを含む。ホイールマウント３８の下面にはボルト４０によって環状の研削ホイール４２が固定されている。研削ホイール４２の下面の外周縁部には、周方向に間隔をおいて環状に配置された複数の研削砥石４４が固定されている。
図６を参照して説明を続けると、分割工程では、まず、ウエーハ２の裏面２ｂを上に向けて、チャックテーブル３２の上面でウエーハ２を吸引保持する。次いで、上方からみて反時計回りに所定の回転速度（たとえば３００ｒｐｍ）でチャックテーブル３２を回転させる。また、上方からみて反時計回りに所定の回転速度（たとえば６０００ｒｐｍ）でスピンドル３６を回転させる。次いで、スピンドル３６を下降させてウエーハ２の裏面２ｂに研削砥石４４を接触させた後、所定の研削送り速度（たとえば１．０μｍ／ｓ）でスピンドル３６を下降させる。これによって、ウエーハ２の裏面２ｂを研削してウエーハ２を所定の厚みに形成することができる。
ウエーハ２を研削している時には、研削送りによる押圧力がウエーハ２に作用するので、分割予定ライン改質層２８から分割予定ライン６に向かって分割予定ラインクラック２８´がウエーハ２の厚み方向に伸長する。このため、図６（ｂ）および図６（ｃ）に示すとおり、分割予定ラインクラック２８´によってウエーハ２が個々のデバイスチップ４６に分割される。なお、抗折強度を向上させるために分割予定ライン改質層２８を研削によって除去し、分割予定ラインクラック２８´のみを残すのが好ましい。
また、ウエーハ２を研削している時には、分割予定ライン改質層２８の始点２８ａまたは終点２８ｂから無秩序にクラックが伸長するおそれがある。しかしながら、図示の実施形態では、分割予定ライン改質層２８の始点２８ａおよび終点２８ｂが第一のリング状改質層２４と第二のリング状改質層２６との間に位置しており、ウエーハ２を研削している時には第一・第二のリング状改質層２４、２６から第一・第二のリング状クラック２４´、２６´がウエーハ２の厚み方向に伸長するので、始点２８ａおよび終点２８ｂから伸長する無秩序なクラックが第一・第二のリング状改質層２４、２６および第一・第二のリング状クラック２４´、２６´によって遮断され、デバイス４に到達することがない。したがって、図示の実施形態によれば、ウエーハ２の外周余剰領域１０に隣接するデバイス４の損傷を防止することができる。
そして、ウエーハ２を個々のデバイスチップ４６に分割した後、外周が分割予定ラインクラック２８´のみによって規定される矩形状のデバイスチップ４６を次工程に搬送し、図６（ｃ）に灰色で示す部分（第一のリング状クラック２４´（弧状部）を外周に含むチップおよび第一のリング状クラック２４´よりも外側の部分）を破棄する。
以上のとおりであり、図示の実施形態のウエーハの加工方法においては、始点２８ａおよび終点２８ｂから伸長する無秩序なクラックが第一・第二のリング状改質層２４、２６および第一・第二のリング状クラック２４´、２６´によって遮断され、デバイス４に到達することがなく、ウエーハ２の外周余剰領域１０に隣接するデバイス４の損傷を防止することができる。
なお、リング状改質層が１個の場合には、始点２８ａおよび終点２８ｂから伸長する無秩序なクラックによってデバイス４が損傷するのを防止するため、始点２８ａおよび終点２８ｂをリング状改質層の円周上に精密に合わせる必要がある。しかしながら、始点２８ａおよび終点２８ｂをリング状改質層の円周上に精密に合わせることは困難であるため、リング状改質層が１個であると、無秩序なクラックによってデバイス４が損傷するおそれがある。この点、図示の実施形態のウエーハの加工方法では、ウエーハ２の径方向に間隔をおいて第一・第二のリング状改質層２４、２６を形成しているので、始点２８ａおよび終点２８ｂを第一のリング状改質層２４と第二のリング状改質層２６との間に容易に位置づけることができ、無秩序なクラックを第一・第二のリング状改質層２４、２６および第一・第二のリング状クラック２４´、２６´によって遮断することができるので、デバイス４の損傷を確実に防止することができる。
２：ウエーハ
２ａ：ウエーハの表面
２ｂ：ウエーハの裏面
４：デバイス
６：分割予定ライン
８：デバイス領域
１０：外周余剰領域
１４：保護部材
２４：第一のリング状改質層
２６：第二のリング状改質層
２８：分割予定ライン改質層
２８ａ：分割予定ライン改質層の始点
２８ｂ：分割予定ライン改質層の終点
４６：デバイスチップ

Claims (2)

  1. 複数のデバイスが分割予定ラインによって区画されたデバイス領域と、該デバイス領域を囲繞する外周余剰領域とが表面に形成されたウエーハを個々のデバイスチップに分割するウエーハの加工方法であって、
    ウエーハの表面に保護部材を配設する保護部材配設工程と、
    ウエーハに対して透過性を有する波長のレーザー光線の集光点をウエーハの裏面から外周余剰領域に対応するウエーハの内部に位置づけてレーザー光線をウエーハに照射し外周余剰領域に沿って第一のリング状改質層と該第一のリング状改質層を囲繞する第二のリング状改質層とを形成するリング状改質層形成工程と、
    ウエーハに対して透過性を有する波長のレーザー光線の集光点をウエーハの裏面から分割予定ラインに対応するウエーハの内部に位置づけてレーザー光線をウエーハに照射し分割予定ラインに沿って分割予定ライン改質層を形成する分割予定ライン改質層形成工程と、
    ウエーハの裏面を研削して所定の厚みに形成すると共に該分割予定ライン改質層から分割予定ラインに伸長するクラックによってウエーハを個々のデバイスチップに分割する分割工程と、を含み、
    該分割予定ライン改質層形成工程において、該分割予定ライン改質層の始点および終点が該第一のリング状改質層と該第二のリング状改質層との間に位置するようにレーザー光線の集光点を位置づけるウエーハの加工方法。
  2. 該リング状改質層形成工程において形成する該第一のリング状改質層と該第二のリング状改質層との間隔を３００〜１０００μｍに設定する請求項１記載のウエーハの加工方法。
JP2020056179A 2020-03-26 2020-03-26 ウエーハの加工方法 Active JP7401372B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020056179A JP7401372B2 (ja) 2020-03-26 2020-03-26 ウエーハの加工方法
KR1020210028252A KR20210120830A (ko) 2020-03-26 2021-03-03 웨이퍼의 가공 방법
SG10202102605X SG10202102605XA (en) 2020-03-26 2021-03-15 Wafer processing method
CN202110306965.3A CN113451117A (zh) 2020-03-26 2021-03-23 晶片的加工方法
TW110110757A TW202137307A (zh) 2020-03-26 2021-03-25 晶圓之加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020056179A JP7401372B2 (ja) 2020-03-26 2020-03-26 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2021158194A true JP2021158194A (ja) 2021-10-07
JP7401372B2 JP7401372B2 (ja) 2023-12-19

Family

ID=77809185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020056179A Active JP7401372B2 (ja) 2020-03-26 2020-03-26 ウエーハの加工方法

Country Status (5)

Country Link
JP (1) JP7401372B2 (ja)
KR (1) KR20210120830A (ja)
CN (1) CN113451117A (ja)
SG (1) SG10202102605XA (ja)
TW (1) TW202137307A (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
EP3252806B1 (en) 2002-03-12 2019-10-09 Hamamatsu Photonics K.K. Substrate dividing method
JP5134928B2 (ja) 2007-11-30 2013-01-30 浜松ホトニクス株式会社 加工対象物研削方法
JP5054496B2 (ja) 2007-11-30 2012-10-24 浜松ホトニクス株式会社 加工対象物切断方法
US8357996B2 (en) 2009-11-17 2013-01-22 Cree, Inc. Devices with crack stops
JP5988601B2 (ja) 2012-02-13 2016-09-07 株式会社ディスコ 光デバイスウェーハの分割方法

Also Published As

Publication number Publication date
SG10202102605XA (en) 2021-10-28
JP7401372B2 (ja) 2023-12-19
TW202137307A (zh) 2021-10-01
KR20210120830A (ko) 2021-10-07
CN113451117A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
JP6305853B2 (ja) ウエーハの加工方法
TWI574314B (zh) Wafer processing method
KR102519860B1 (ko) 웨이퍼의 가공 방법
JP7193956B2 (ja) ウェーハの加工方法
JP6147982B2 (ja) ウエーハの加工方法
JP2014082296A (ja) 加工方法
US20220402076A1 (en) Processing method
JP5985880B2 (ja) ウエーハの分割方法
JP7027234B2 (ja) ウエーハの加工方法
JP2021158194A (ja) ウエーハの加工方法
JP6808525B2 (ja) ウエーハの加工方法
JP6808526B2 (ja) ウエーハの加工方法
JP7420508B2 (ja) レーザー加工方法
JP7512070B2 (ja) ウエーハの加工方法
JP7473414B2 (ja) ウエーハの加工方法
JP2021174801A (ja) ウエーハの加工方法
JP7436187B2 (ja) ウエーハの加工方法
US11367656B2 (en) Wafer processing method
JP7208062B2 (ja) デバイスチップの形成方法
JP2021068872A (ja) ウエーハの加工方法
JP2023136467A (ja) ウエーハの加工方法
JP2021136298A (ja) ウエーハの加工方法
JP2021168358A (ja) ウエーハの加工方法
JP2021015894A (ja) ウェーハの加工方法
JP2018063986A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230113

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20230824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231207

R150 Certificate of patent or registration of utility model

Ref document number: 7401372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150