JP2021150548A - 半導体製造装置及び半導体装置の製造方法 - Google Patents

半導体製造装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2021150548A
JP2021150548A JP2020050479A JP2020050479A JP2021150548A JP 2021150548 A JP2021150548 A JP 2021150548A JP 2020050479 A JP2020050479 A JP 2020050479A JP 2020050479 A JP2020050479 A JP 2020050479A JP 2021150548 A JP2021150548 A JP 2021150548A
Authority
JP
Japan
Prior art keywords
elastic member
semiconductor
circuit board
jig
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020050479A
Other languages
English (en)
Inventor
龍男 西澤
Tatsuo Nishizawa
龍男 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020050479A priority Critical patent/JP2021150548A/ja
Publication of JP2021150548A publication Critical patent/JP2021150548A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】絶縁回路基板上に複数の半導体チップを焼結材で接合する際に、焼結材を均一な荷重で加圧することができる半導体製造装置を提供する。【解決手段】絶縁回路基板3上に焼結材2で複数の半導体チップ4a,4bを接合する際に、絶縁回路基板3を載置する下治具101と、下治具101上に対向して配置され、開口部が設けられた上治具102と、上治具102の内周面に保持された弾性部材103と、下治具101と弾性部材103の間に配置され、弾性部材103よりも薄い緩衝層105とを備え、複数の半導体チップ4a,4bの上面を弾性部材103により加圧しながら加熱することにより焼結材2を焼結させて、絶縁回路基板3と複数の半導体チップ4a,4bとを接合する。【選択図】図10

Description

本発明は、半導体製造装置及び半導体装置の製造方法に関する。
パワー半導体チップ(以下、単に「半導体チップ」という。)は、電力変換用のスイッチングデバイスとして用いられている。半導体チップのパッケージ構造において、半導体チップと絶縁回路基板の間等の部材間は、はんだ材又は焼結材等の接合材で接合されている。近年は半導体チップの高性能化に伴い、部材間の接合材にも連続耐熱性の高温化や高信頼性化が求められており、はんだと比較して熱伝導と耐久性の高い焼結材を用いる場合が増えている。
部材間を焼結材で接合する際には、焼結材に焼結反応を生じさせることにより接合する。加圧せずに加熱のみでも焼結材に焼結反応を生じさせることは可能であるが、加圧しない場合には気泡が残り、熱伝導及び強度等の特性が低下する。このため、絶縁回路基板上に焼結材を介して半導体チップを搭載し、加圧装置を用いて、金型により半導体チップの上面を加圧しながら加熱することにより、焼結反応を焼結材に生じさせて接合している。この際、接合品質を確保するため、焼結材には均一な荷重を加える必要がある。
特許文献1には、シート材料、特にゴム状材料からなる膨張膜が、流体圧力で加圧され、部材間の存在する高さの違いに関わらず、部材上に略同一の接触圧力を付与することが記載されている。特許文献2には、基板電極の半導体素子の端面との接合部に凸部を形成し、この凸部が外周方向に切り落とし形状を有することが記載されている。半導体素子上に緩衝材が配置され、半導体素子外周の焼結性金属接合材が緩衝材と接触している。特許文献3には、加圧ユニットが、組立体を挟み込んで組立体に圧力及び熱を伝達する一対の伝達部材と、一対の伝達部材を移動可能に連結するガイド部を備えることが記載されている。
特許文献4には、接合材逃がし部を有する接合治具を用い、半導体素子の外周部にはみ出した接合材は、接合材が治具で加圧接合される際に基板の方向に押し出され、余剰接合材吸収部の溝に押し込まれることが記載されている。特許文献5には、半導体チップ及び配線金属に対して、これらを加圧する加圧手段と、これらを加熱する加熱手段と、双方の接合界面から半導体チップの外側へ排出された排出物を所定の厚さに押圧する押圧手段を備えることが記載されている。
特許文献6には、スタンプと、スタンプ上に配置されたソフトパッドと、ソフトパッド上に配置された圧力軸を備える接合装置を用いて、ソフトパッドが圧力軸からの圧力を分散させて、スタンプが半導体チップを加圧して半導体チップを絶縁回路基板に焼結材で接合することが記載されている。特許文献7には、絶縁回路基板上に半導体チップを金属接続層で接続するための装置が、半導体チップ上の緩衝膜と、緩衝膜上に配置されたプランジャーと、プランジャー上に配置されたポリウレタンエラストマーからなる膜と、膜上に配置された圧力パッドを備えることが記載されている。
特表2017−525163号公報 国際公開第2017/195399号 国際公開第2016/157465号 特開2011−216772号公報 特開2015−074001号公報 米国特許出願公開第2012/0312864号明細書 米国特許出願公開第2008/0096311号明細書
絶縁回路基板上に複数の半導体チップを焼結材で接合する際には、加圧装置を用いて、加熱した金型により複数の半導体チップを同時に加圧する。しかしながら、絶縁回路基板が小型化しており、サーボや油圧等による半導体チップの同時個別押しが困難である。また、焼結材を塗布した状態で半導体チップを単独で加圧及び加熱すると、接合前の他の焼結材が加圧されない状態で焼結反応することになる。また、半導体チップ毎に焼結材の塗布と加熱及び加圧を行うと、部材に熱及び応力ストレスがかかり、強度劣化等の品質低下が生じる。
また、部材の寸法バラツキがある多数の半導体チップを加圧する場合には、加圧力がばらつく問題がある。また、半導体チップの周囲にはみ出して露出した焼結材は加圧されないため、気泡が多数残り、電極に接合されていない状態で欠落し易くなる。この結果、製造途中に欠落した焼結材が異物塵埃として飛散し、製造品質が低下する場合がある。
上記問題に鑑み、本発明は、絶縁回路基板上に複数の半導体チップを焼結材で接合する際に、焼結材を均一な荷重で加圧することができる半導体製造装置及び半導体装置の製造方法を提供することを目的とする。
本発明の一態様は、(a)絶縁回路基板上に焼結材で複数の半導体チップを接合する際に、絶縁回路基板を載置する下治具と、(b)下治具上に対向して配置され、開口部が設けられた上治具と、(c)上治具の開口部に保持された第1弾性部材と、(d)下治具と前記第1弾性部材の間に配置され、第1弾性部材よりも薄い緩衝層と、を備え、複数の半導体チップの上面を第1弾性部材により加圧しながら加熱することにより焼結材を焼結させて、絶縁回路基板と複数の半導体チップとを接合する半導体製造装置であることを要旨とする。
本発明の他の態様は、下治具と、下治具上に対向して配置され、開口部が設けられた上治具と、上治具の開口部に保持された第1弾性部材と、下治具と第1弾性部材の間に配置され、第1弾性部材よりも薄い緩衝層とを備える半導体製造装置を用いて、(a)絶縁回路基板上に焼結材で複数の半導体チップを接合する際に、下治具上に絶縁回路基板を載置し、(b)複数の半導体チップの上面を第1弾性部材により加圧し、(c)加圧した状態で加熱することにより焼結材を焼結させて、絶縁回路基板と複数の半導体チップとを接合することを含む半導体装置の製造方法であることを要旨とする。
本発明によれば、絶縁回路基板上に複数の半導体チップを焼結材で接合する際に、焼結材を均一な荷重で加圧することができる半導体製造装置及び半導体装置の製造方法を提供することができる。
本発明の第1実施形態に係る半導体装置の一例を示す断面図である。 第1実施形態に係る半導体装置の他の一例を示す断面図である。 第1実施形態に係る半導体装置の更に他の一例を示す断面図である。 第1実施形態に係る半導体装置の更に他の一例を示す断面図である。 第1実施形態に係る半導体装置の更に他の一例を示す断面図である。 第1実施形態に係る半導体装置の更に他の一例を示す断面図である。 比較例に係る半導体製造装置の加圧前の状態を示す断面図である。 比較例に係る半導体製造装置の加圧中の状態を示す断面図である。 絶縁回路基板の正反り状態を示す断面図である。 絶縁回路基板の負反り状態を示す断面図である。 絶縁回路基板のうねり状態を示す断面図である。 第1実施形態に係る半導体製造装置の加圧前の状態を示す断面図である。 部品面積と部材厚み公差による弾性体厚さと荷重変動率の関係を示すグラフである。 第1実施形態に係る半導体製造装置の加圧中の状態を示す断面図である。 本発明の第2実施形態に係る半導体製造装置の加圧前の状態を示す断面図である。 第2実施形態に係る半導体製造装置の加圧中の状態を示す断面図である。 本発明の第3実施形態に係る半導体製造装置の加圧前の状態を示す断面図である。 第3実施形態に係る半導体製造装置の加圧中の状態を示す断面図である。 本発明の第4実施形態に係る半導体製造装置の加圧前の状態を示す断面図である。 第4実施形態に係る半導体製造装置の加圧中の状態を示す断面図である。
以下、図面を参照して、本発明の第1〜第4実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す第1〜第4実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を90°回転して観察すれば上下は左右に変換して読まれ、180°回転して観察すれば上下は反転して読まれることは勿論である。
(第1実施形態)
<半導体装置>
まず、図1〜図6を参照して、本発明の第1実施形態に係る半導体製造装置及びこれを用いた半導体の製造方法で製造可能な半導体装置(半導体モジュール)の例を説明する。図1に示す半導体装置は、金属板(金属ベース)1と、金属板1上に接合材2aを介して接合された絶縁回路基板3とを備える。金属板1の材料としては、例えば銅(Cu)等の金属が使用可能である。
絶縁回路基板3は、絶縁基板31と、絶縁基板31の下面に配置された第1回路層32と、絶縁基板31の上面に配置された第2回路層33とを備える。絶縁回路基板3は、例えば直接銅接合(DCB)基板や活性ろう付け(AMD)基板等であってもよい。絶縁基板31は、例えば酸化アルミニウム(Al)、窒化アルミニウム(AlN)、窒化珪素(Si)等からなるセラミクス基板、高分子材料等を用いた樹脂絶縁基板で構成されている。第1回路層32及び第2回路層33の材料としては、例えば銅(Cu)やアルミニウム(Al)等の導体箔が使用可能である。
半導体チップ4a,4bとしては、例えば絶縁ゲート型バイポーラトランジスタ(IGBT)、電界効果トランジスタ(FET)、静電誘導(SI)サイリスタ、ゲートターンオフ(GTO)サイリスタ等が採用可能であるが、ここでは半導体チップ4a,4bがFETである場合を例示する。半導体チップ4a,4bは、例えばシリコン(Si)基板で構成してもよく、或いは炭化ケイ素(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga)等のワイドバンドギャップ半導体からなる化合物半導体基板で構成してもよい。
半導体チップ4a,4bは、図示を省略するが、下面側に第1主電極(ドレイン電極)をそれぞれ有し、上面側に、制御電極(ゲート電極)及び第2主電極(ソース電極)をそれぞれ有する。半導体チップ4a,4bの第1主電極は、接合材2b,2cを介して、絶縁回路基板3の第2回路層33に接合されている。半導体チップ4a,4bの第1主電極は同電位となるため、接合材2b,2cで個別に接合する代わりに、共通の接合材で接合してもよい。半導体チップ4a,4bの制御電極及び第2主電極は、ボンディングワイヤ5a,5bを介して絶縁回路基板3の第2回路層33に接続されている。絶縁回路基板3の第2回路層33は、接合材2d,2eを介して外部端子6a,6bに接続されている。
接合材2a〜2eとしては、例えば、はんだや焼結材が使用可能である。はんだとしては、例えば錫(Sn)系のはんだが使用可能である。焼結材としては、例えば、溶媒中に銀(Ag)系又は銅(Cu)系等の金属粒子を含有する金属粒子ペースト(導電性ペースト)が使用可能である。金属粒子は、数nm〜数μm程度の微細な粒径を有する。
金属板1上には、半導体チップ4a,4bの周囲を封止する封止部材7が配置されている。封止部材7としては、例えば耐熱性が高く硬質な熱硬化性樹脂等の樹脂材料が使用可能であり、具体的にはエポキシ樹脂、マレイミド樹脂、シアネート樹脂等が使用可能である。金属板1上には、封止部材7の周囲を囲むように、絶縁材料からなる端子ケース8が配置されている。
図2に示す半導体装置は、図1に示す半導体装置と対比して、半導体チップ4aがボンディングワイヤ5cを介して外部端子6aに接続すると共に、絶縁回路基板3の第2回路層33がボンディングワイヤ5dを介して外部端子6bに接続している点が異なる。図3に示す半導体装置は、図1に示す半導体装置と対比して、絶縁回路基板3の下面側に金属板1を有さず、封止部材7の下面から絶縁回路基板3の第1回路層32が露出している点が異なる。図4に示す半導体装置は、図2に示す半導体装置と対比して、絶縁回路基板3の下面側に金属板1を有さず、封止部材7の下面から絶縁回路基板3の第1回路層32が露出している点が異なる。
図5に示す半導体装置は、図3に示す半導体装置と対比して、半導体チップ4a,4b上に配置されたインプラント基板(9a,9b,9c,10)を備える点が異なる。インプラント基板(9a,9b,9c,10)は、複数のピン9a,9b,9cが挿入されたプリント基板10で構成されている。プリント基板10は、絶縁層11と、絶縁層11の下面に配置された第1配線層12と、絶縁層11の上面に配置された第2配線層13とを備える。
絶縁層11は、例えばアルミナ(Al)、窒化アルミニウム(AlN)、窒化珪素(Si)等を主成分としたセラミクスや樹脂等の絶縁材料で構成されている。絶縁層11は、ガラス繊維とエポキシ樹脂との組み合わせ等からなる樹脂基板であってよい。
第1配線層12及び第2配線層13は、例えば銅(Cu)やアルミニウム(Al)等からなる導体箔で構成されている。第1配線層12及び第2配線層13には、銅(Cu)やニッケル(Ni)、錫(Sn)等のメッキが施されていてもよい。
複数のピン9a,9bは、接合材2f,2gを介して半導体チップ4a,4bに接合されている。複数のピン9cは、接合材2hを介して絶縁回路基板3の第2回路層33に接合されている。複数のピン9a,9b,9cは、銅(Cu)等の金属材料で構成されている。
図6に示す半導体装置は、図5に示す半導体装置と対比して、端子ケース8を有さずに、封止部材7で全体を覆ったフルモールド構造である点が異なる。
図1〜図6に示す半導体装置において、絶縁回路基板3と半導体チップ4a,4bとの接合に用いる接合材2b,2cとしては、上述したように、はんだ又は焼結材が使用可能である。ここで、はんだは、熱伝導率が低く、融点が低く、半導体装置の使用温度でのせん断強度が低下する。例えば錫(Sn)系はんだの熱伝導率は約60W/mkであり、融点は約220℃〜280℃であり、175℃でのせん断強度は約30MPa〜40MPaである。
一方、焼結材は、金属粒子の融点が高いので、150℃〜175℃程度の使用温度でせん断強度が低下しないため、SiCチップやGaNチップ等の更に高い温度でも使用可能となる。例えば銀(Ag)系の焼結材の熱伝導率は約400W/mk、熱膨張係数は約19×10−6/℃、融点は約960℃であり、使用温度での強度が安定する。そこで、第1実施形態においては、絶縁回路基板3と半導体チップ4a,4bとの接合材2b,2cとして焼結材を採用する場合を説明する。
<比較例>
以下において、比較例に係る半導体装置の製造方法を説明する。比較例に係る半導体装置の製造方法では、図7に示すように、絶縁回路基板3上に焼結材2を塗布し、絶縁回路基板3上に焼結材2を介して複数の半導体チップ4a,4bを搭載する。ここでは、共通の焼結材2で絶縁回路基板3と複数の半導体チップ4a,4bとを接合する場合を例示するが、図1〜図6に示した半導体装置のように、個別の接合材(焼結材)2b,2cで絶縁回路基板3と複数の半導体チップ4a,4bのそれぞれとを接合してもよい。
そして、複数の半導体チップ4a,4bを搭載した絶縁回路基板3を、加圧装置(プレス機)の下金型201上に載置する。複数の半導体チップ4a,4b上には、シート状又はフィルム状の緩衝層203が配置され、緩衝層203上にはプレス機の上金型202が下金型201に対向するように配置されている。
図8に示すように、プレス機の上金型202を降下させて、緩衝層203を介して半導体チップ4a,4bの上面を加圧しながら加熱することにより、焼結材2に焼結反応(固相焼結)を発生させて、絶縁回路基板3と半導体チップ4a,4bとを接合する。固相焼結とは、融点以下の温度において粒子全体が融解せずに原子拡散により粒子間に結合が生じ接合する現象をいう。
比較例に係る半導体装置の製造方法では、半導体チップ4a,4bの上面を加圧する際に、焼結材2上に複数の半導体チップ4a,4bが有る部分と無い部分の段差や、互いに異なる高さの複数の半導体チップ4a,4bによる段差等があるため、焼結材2を均一に加圧することが困難である。この結果、焼結材2の厚さや密度にバラツキが生じて、接合品質が不安定となり、半導体装置の短寿命化につながる。
更に、比較例に係る半導体装置の製造方法では、絶縁回路基板3が反りを有する状態で半導体チップ4a,4bの上面を加圧すると、焼結材2の厚さが不均一となり、接合品質が不安定となる場合がある。図9Aは、絶縁回路基板3の正反り状態を示している。絶縁回路基板3の反り量W1は、例えば200μm程度である。図9Bは、絶縁回路基板3の負反り状態を示している。図9Cは、絶縁回路基板3のうねり状態を示している。
更に、比較例に係る半導体装置の製造方法では、半導体チップ4a,4bの周囲にはみだして露出した焼結材2は加圧されない。このため、後工程で焼結材2が欠落(脱落)し易く、欠落した焼結材2により不良が発生する場合がある。
<半導体製造装置>
以下において、第1実施形態に係る半導体製造装置を説明する。第1実施形態に係る半導体製造装置は、図10に示すように、プレス機に取り付けられ、互いに平行に対向する下金型111及び上金型112を備える。なお、第1実施形態に係る半導体製造装置は、下金型111及び上金型112を含まない構成としてもよい。或いは、第1実施形態に係る半導体製造装置は、下金型111及び上金型112を取り付けたプレス機の一部又は全部も含む構成としてもよい。
第1実施形態に係る半導体製造装置には、図10に示すように、絶縁回路基板3上に焼結材2を介して複数の半導体チップ4a,4bが搭載された部品が載置されている。焼結材2は絶縁回路基板3上に塗布して乾燥した状態であり、焼結しておらず、複数の半導体チップ4a,4bと絶縁回路基板3は接合されていない状態である。焼結材2は、複数の半導体チップ4a,4bよりも広い面積で形成されており、複数の半導体チップ4a,4bの周囲からはみ出して露出している。絶縁回路基板3上に搭載される半導体チップの数は特に限定されず、3つ以上であってもよい。
第1実施形態に係る半導体製造装置は、下治具101と、下治具101上に対向するように配置された上治具102を備える。下治具101には凹部101xが設けられている。下治具101の凹部101xに、絶縁回路基板3上に焼結材2を介して複数の半導体チップ4a,4bが搭載された部品が載置される。凹部101xの深さは、絶縁回路基板3の絶縁基板31が凹部101x内に収まるように設定されている。凹部101xの深さは、例えば、絶縁回路基板3の厚さと一致していてもよい。
下治具101は、プレス機の下金型111上に載置される。プレス機には加熱機構(ヒータ)が内蔵されており、加熱機構により下金型111が加熱される。なお、加熱機構の配置位置は特に限定されず、プレス機とは個別に加熱機構が配置されていてもよい。下治具101の凹部101xの周辺の中央部の厚さは例えば1mm以上、10mm以下程度であるが、これに限定されない。下治具101の中央部を囲む外周部101yの高さは、上治具102との位置合わせのために、中央部よりも高く設定されている。下治具101の材料としては、銅(Cu)又はアルミニウム(Al)等の金属や炭素が使用可能である。
上治具102の材料としては、例えば、銅(Cu)又はアルミニウム(Al)等の金属が使用可能である。上治具102は開口部を有する筒状であり、開口部にチップ加圧機構(103,104)を保持する。チップ加圧機構(103,104)は、上治具102の開口部内で上下方向に移動可能である。
チップ加圧機構(103,104)は、弾性部材103と、弾性部材103上に配置された加圧ブロック104を有する。弾性部材103及び加圧ブロック104は、上治具102の開口部の内周面に接して配置されているか、或いは開口部の内周面と1mm以下程度の間隔を有して配置されている。弾性部材103の周囲を上治具102で囲むことにより、弾性部材103への垂直方向の加圧に対して水平方向に伸びて圧力が拡散することを防止することができる。
弾性部材103は、例えば円柱状又は角柱状等の柱状である。弾性部材103としては、例えばシリコン(Si)ゴム等の耐熱ゴムが使用可能である。Siゴムとしては、例えばビニルメチルシリコーンゴム(VMQ)等が挙げられる。また、弾性部材103として、板ばね又はコイルばね等のばねも使用可能である。弾性部材103は、半導体チップ4a,4bの上面を加圧する際に、半導体チップ4a,4b及び焼結材2の形状に合わせて弾性変形し、加圧後は元の形状に戻るため、繰り返し使用することができる。
弾性部材103の下面は、半導体チップ4a,4bの上面を全て覆うように設定されている。弾性部材103の下面は、絶縁回路基板3のの上面を全て覆うように設定されていてもよい。弾性部材103の上下方向(鉛直方向)の厚さT1は30mm以上程度である。弾性部材103の厚さT1は、例えば30mm以上、50mm以下程度であってもよく、50mm以上程度であってもよい。弾性部材103の静的せん断弾性率は、例えば0.3MPa以上、1.63MPa以下程度であり、例えば一般的なSiゴムで0.66MPa程度である。
ここで、弾性体の静的ばね定数Ks[N/m]は、以下の式(1)で表される。

Ks=W/δ=Eap×AL/h …(1)
式(1)において、Wは荷重[N]、δはたわみ量[m]、Eapは見掛けヤング率[MPa]、ALは受圧面積[m]、hは弾性体の高さ[m]、Gは静的せん断弾性率[MPa]である。また、円柱の場合の見掛けヤング率Eap及び角柱の場合の見掛けヤング率Eapは、以下の式(2)及び式(3)でそれぞれ表される。

Eap=G(3+4.94S) …(2)
Eap=G(3+6.58S) …(3)
式(2)及び式(3)において、Sは形状率であり、以下の式(4)で表される。

S=AL/AF …(4)
式(4)において、AFは自由面積[m]であり、荷重を受けた場合に変形可能な部分の総面積である。式(1)を用いて、部品の段差(約1mm)と公差(約150μm)により生じる荷重変動率を1%以内とするために必要な弾性体の厚さは30μm以上と求められる。
図11は、部品面積と部材厚み公差による弾性体(ゴム)厚さと荷重変動率の関係を示す。図11に示すように、部品面積が大きいほど弾性体厚さが必要となる傾向があるが、弾性体厚さが30μm以上であれば、部品の段差(約1mm)と公差(約150μm)により生じる荷重変動率を1%以内に収めることができる。弾性部材103の厚さT1及び弾性部材103の材料は、半導体チップ4a,4b等の種類に応じて適宜選択可能である。
図10に示した加圧ブロック104の材料としては、例えば銅(Cu)又はアルミニウム(Al)等の金属が使用可能である。加圧ブロック104上には、プレス機の上金型112が配置されている。
下治具101と上治具102の間には、緩衝層105が配置されている。緩衝層105は、図8に示した比較例に係る半導体装置の製造方法で用いた緩衝層203に対応する。緩衝層105の厚さは、弾性部材103の厚さT1よりも薄く、例えば50μm以上、500μm以下程度である。緩衝層105は、半導体チップ4a,4b及び焼結材2等の部品が弾性部材103に付着することを防止すると共に、弾性部材103側に付着した塵埃破片等による半導体チップ4a,4b等の部品の破損を防止する機能を有する。緩衝層105は、下治具101及び上治具102の間の断熱機能も有する。即ち、第1実施形態に係る半導体製造装置は下治具101側を加熱する下加熱方式であるため、緩衝層105は、下治具101側から上治具102側への熱の移動を遮断する。
緩衝層105は、半導体チップ4a,4b及び焼結材2等に張り付き難く、破断し難く、柔軟性及び耐熱性の高いフィルム材料又は延性材料で構成されている。緩衝層105としては、例えばポリテトラフルオロエチレン(PTFE)等の樹脂フィルムや、シリコン(Si)フィルム等が使用可能である。緩衝層105は、半導体チップ4a,4bを加圧する際に塑性変形し、加圧後に元の形状には戻らず、繰り返し使用し難く、使用する度に交換する必要がある。なお、焼結材2からガスが発生するため、緩衝層105は半導体チップ4a,4b及び焼結材2の周囲を密閉しないことが好ましい。
<半導体装置の製造方法>
次に、第1実施形態に係る半導体製造装置を用いた半導体装置の製造方法の一例を説明する。
図10に示すように、スクリーン印刷等により、絶縁回路基板3上に焼結材2を塗布して形成する。そして、焼結材2上に半導体チップ4a,4bを搭載する。
半導体チップ4a,4bを搭載した絶縁回路基板3を、プレス機の下金型111及び上金型112の間に配置された下治具101の凹部101xに搭載する。下治具101及び上治具102の間の半導体チップ4a,4bの上方には、緩衝層105が配置される。
次に、図12に示すように、プレス機の上金型112を降下させて、チップ加圧機構(103,104)が半導体チップ4a,4bの上面を押して加圧する。この際、弾性部材103が、半導体チップ4a,4b及び焼結材2等の形状に合わせて弾性変形する。このため、弾性部材103により半導体チップ4a,4bの周囲に露出している焼結材2も加圧され、押し固められる。更に、弾性部材103は、半導体チップ4a,4bの周囲の絶縁回路基板3も加圧することにより、絶縁回路基板3の反りが矯正され、絶縁回路基板3が平坦化される。
半導体チップ4a,4bが加圧された状態で、加熱機構により下治具101が加熱されて、加圧及び加熱により焼結材2に焼結反応を生じさせる。例えば、加圧力が1MPa以上、60MPa以下程度、加熱温度が150℃以上、350℃以下程度、加熱時間が1〜5分程度に設定される。これにより、絶縁回路基板3と半導体チップ4a,4bとが焼結材2を介して接合する。
その後、チップ加圧機構(103,104)及び上治具102を取り外して、絶縁回路基板3上に半導体チップ4a,4bが接合した部品を取り出す。引き続き、図1〜図4に示すように、半導体チップ4a,4bをワイヤボンディングにより外部端子6a,6bと電気的に接続し、封止部材7でモールドする等の通常のプロセスにより、図1〜図4に示した半導体装置を実現可能である。或いは、図5及び図6に示すように、絶縁回路基板3及び半導体チップ4a,4b上にインプラント基板(9a,9b,9c,10)を搭載し、封止部材7でモールドする等の通常のプロセスにより、図5及び図6に示した半導体装置を実現可能である。
第1実施形態に係る半導体製造装置及びこの半導体製造装置を用いた半導体装置の製造方法によれば、弾性部材103が弾性変形しながら半導体チップ4a,4bを加圧することにより、部材寸法のバラツキによる加圧力のバラツキを抑制して、均等に加圧することができる。更に、弾性部材103の厚さT1を30mm以上とすることにより、部材の寸法公差を吸収し、加圧荷重の変動率を1%以内に抑制することができる。
更に、弾性部材103により、半導体チップ4a,4bの周囲に露出している焼結材2も加圧して押し固めることができるので、後工程における絶縁回路基板3からの焼結材2の欠落を防止することができる。
更に、弾性部材103により、半導体チップ4a,4bの周囲の絶縁回路基板3も加圧して絶縁回路基板3の反りを矯正することができ、絶縁回路基板3が平坦化した状態で焼結材2を加圧することができる。よって、焼結材2の厚さを均一化することができ、接合品質を安定させることができる。
更に、下治具101に凹部101xが無く、下治具101上に絶縁回路基板3を載置して加圧した場合には、絶縁回路基板3の外周部に位置する絶縁基板31の突出部(沿面部)が破損する可能性がある。これに対して、下治具101に凹部101xを設けたことにより、絶縁基板31の破損を防止することができる。
(第2実施形態)
本発明の第2実施形態に係る半導体製造装置は、図13に示すように、チップ加圧機構(103a,104a)の幅が、図10に示した第1実施形態に係る半導体製造装置のチップ加圧機構(103,104)の幅よりも狭い点が、図10に示した第1実施形態に係る半導体製造装置の構成と異なる。
チップ加圧機構(103a,104a)は、弾性部材103aと、弾性部材103a上に配置された加圧ブロック104aを備える。弾性部材103aは、図10に示した第1実施形態に係る半導体製造装置の弾性部材103と同様に30mm以上の厚さT1を有し、弾性部材103と同様の材料を使用可能である。加圧ブロック104aは、図10に示した第1実施形態に係る半導体製造装置の加圧ブロック104と同様の材料が使用可能である。
更に、第2実施形態に係る半導体製造装置は、下治具101と上治具102の間に配置された中治具106を備える点が、図10に示した第1実施形態に係る半導体製造装置の構成と異なる。中治具106の材料としては、下治具101及び上治具102と同様の材料が使用可能である。中治具106には、弾性部材103aの位置に対応して、弾性部材103aが上下方向に移動可能な開口部が設けられている。更に、中治具106には、位置決めピン108が配置されている。位置決めピン108は、絶縁回路基板3の上面の第2回路層33が無い部分に対応して配置されている。
更に、第2実施形態に係る半導体製造装置は、下治具101が外周部101yを有さず、下治具101、中治具106及び上治具102を貫通する軸ピン107a,107bを備える点が、図10に示した第1実施形態に係る半導体製造装置の構成と異なる。軸ピン107a,107bにより、下治具101、中治具106及び上治具102の位置合わせが容易となる。
更に、第2実施形態に係る半導体製造装置は、複数の基板加圧機構(103b,104b),(103c,104c)を備える点が、図10に示した第1実施形態に係る半導体製造装置の構成と異なる。複数の基板加圧機構(103b,104b),(103c,104c)は、中治具106の開口部の周辺に対向する位置に配置されている。基板加圧機構(103b,104b)は、弾性部材103bと、弾性部材103b上に配置された加圧ブロック104bを備える。加圧機構(103c,104c)は、弾性部材103cと、弾性部材103c上に配置された加圧ブロック104cを備える。
弾性部材103b,103cの材料は、弾性部材103aと同様の材料が使用可能である。加圧ブロック104b,104cの材料は、加圧ブロック104aと同様の材料が使用可能である。第2実施形態に係る半導体製造装置の他の構成は、図10に示した第1実施形態に係る半導体製造装置の構成と同様であるので、重複した説明を省略する。
第2実施形態に係る半導体製造装置を用いた半導体装置の方法では、図13に示すように、絶縁回路基板3に焼結材2を介して半導体チップ4a,4bを搭載した部品を、プレス機の下金型111及び上金型112の間に配置された下治具101の凹部101xに搭載する。そして、図14に示すように、複数の基板加圧機構(103b,104b),(103c,104c)が中治具106を介して絶縁回路基板3の上面を加圧することにより、絶縁回路基板3の反りを矯正することができる。また、チップ加圧機構(103a,104a)が半導体チップ4a,4bの上面を押して加圧する。この際、弾性部材103aが、半導体チップ4a,4b及び焼結材2等の形状に合わせて弾性変形する。このため、弾性部材103aにより半導体チップ4a,4bの周囲に露出している焼結材2も加圧され、押し固められる。
半導体チップ4a,4bが加圧された状態で、加熱機構により下治具101が加熱されて、加圧及び加熱により焼結材2に焼結反応を生じさせる。第2実施形態に係る半導体製造装置を用いた半導体装置の方法の他の手順は、図12に示した第1実施形態に係る半導体装置の製造方法の手順と同様であるので、重複した説明を省略する。
第2実施形態に係る半導体製造装置及びこの半導体製造装置を用いた半導体装置の製造方法によれば、第1実施形態と同様に、弾性部材103aが変形しながら半導体チップ4a,4bを加圧することにより、部材寸法のバラツキによる加圧力のバラツキを抑制して、均等に加圧することができる。更に、弾性部材103の厚さT1を30mm以上とすることにより、部材の寸法公差を吸収し、加圧荷重の変動率を1%以内に抑制することができる。
更に、弾性部材103aが変形しながら半導体チップ4a,4bの周囲に露出している焼結材2も加圧して押し固めることにより、後工程における絶縁回路基板3からの焼結材2の欠落を防止することができる。
更に、複数の基板加圧機構(103b,104b),(103c,104c)及び中治具106により、半導体チップ4a,4bの周囲の絶縁回路基板3を加圧して絶縁回路基板3の反りを矯正することができ、絶縁回路基板3が平坦化した状態で焼結材2を加圧することができる。よって、焼結材2の厚さを均一化することができ、接合品質を安定させることができる。
(第3実施形態)
本発明の第3実施形態に係る半導体製造装置は、図15に示すように、加圧前の状態で、弾性部材103aが、複数の半導体チップ4a,4bを保持している点が、図13に示した第2実施形態に係る半導体製造装置の構成と異なる。弾性部材103aの下面には、複数の凹部103x,103yが設けられており、複数の凹部103x,103yのそれぞれに複数の半導体チップ4a,4bのそれぞれが配置されている。凹部103x,103yの深さは、半導体チップ4a,4bの厚さに応じて適宜設定可能である。第3実施形態に係る半導体製造装置の他の構成は、図13に示した第2実施形態に係る半導体製造装置の構成と同様であるので、重複した説明を省略する。
第3実施形態に係る半導体製造装置を用いた半導体装置の方法では、図15に示すように、弾性部材103aの下面の複数の凹部103x,103yに、複数の半導体チップ4a,4bを取り付ける。一方、焼結材2を塗布した絶縁回路基板3を、プレス機の下金型111及び上金型112の間に配置された下治具101の凹部101xに搭載する。
そして、図16に示すように、中治具106が、絶縁回路基板3の上面を加圧することにより、絶縁回路基板3の反りを矯正することができる。また、半導体チップ4a,4bを焼結材2に接触させて、弾性部材103aにより加圧しながら加圧する。第3実施形態に係る半導体製造装置を用いた半導体装置の方法の他の手順は、図14に示した第2実施形態に係る半導体装置の製造方法の手順と同様であるので、重複した説明を省略する。
第3実施形態に係る半導体製造装置及びこの半導体製造装置を用いた半導体装置の製造方法によれば、第1及び第2実施形態と同様に、弾性部材103aが半導体チップ4a,4bを加圧することにより、部材寸法のバラツキによる加圧力のバラツキを抑制して、均等に加圧することができる。更に、弾性部材103aの厚さT1を30mm以上とすることにより、部材の寸法公差を吸収し、加圧荷重の変動率を1%以内に抑制することができる。
更に、弾性部材103aにより、半導体チップ4a,4bの周囲に露出している焼結材2も加圧して押し固めることにより、後工程における絶縁回路基板3からの焼結材2の欠落を防止することができる。
更に、中治具106により、半導体チップ4a,4bの周囲の絶縁回路基板3を加圧して絶縁回路基板3の反りを矯正することができ、絶縁回路基板3が平坦化した状態で焼結材2を加圧することができる。よって、焼結材2の厚さを均一化することができ、接合品質を安定させることができる。
(第4実施形態)
本発明の第4実施形態に係る半導体製造装置は、図17に示すように、複数のチップ加圧機構(103d,104d,104e),(103e,104f,104g)を備える点が、図13に示した第2実施形態に係る半導体製造装置の構成と異なる。複数のチップ加圧機構(103d,104d,104e),(103e,104f,104g)は、複数の半導体チップ4a,4bにそれぞれ対応するように配置されている。
チップ加圧機構(103d,104d,104e)は、弾性部材103d及び加圧ブロック(104d,104e)を備える。加圧ブロック(104d,104e)は、弾性部材103dの下に配置された加圧部104dと、加圧部104dの上側で弾性部材103dを貫通する固定部104eを備える。チップ加圧機構(103e,104f,104g)は、弾性部材103e及び加圧ブロック(104f,104g)を備える。加圧ブロック(104f,104g)は、弾性部材103eの下に配置された加圧部104fと、加圧部104fの上側で弾性部材103eを貫通する固定部104gを備える。
加圧ブロック(104d,104e),(104f,104g)の材料は、図13に示した第2実施形態に係る半導体製造装置の加圧ブロック104aと同様の材料が使用可能である。加圧部104d,104fは、半導体チップ4a,4bに直接接して加圧する。
弾性部材103d,103eの厚さT1は30mm以上であり、弾性部材103d,103eの材料は、図13に示した第2実施形態に係る半導体製造装置の弾性部材103aと同様の材料が使用可能である。弾性部材103d,103eは、半導体チップ4a,4bに直接接触せずに、加圧部104d,104fを介して半導体チップ4a,4bを間接的に加圧する。
更に、第4実施形態に係る半導体製造装置は、複数の基板加圧機構(103f,104h,104i),(103g,104j,104k)を備える点が、図13に示した第2実施形態に係る半導体製造装置の構成と異なる。複数の基板加圧機構(103f,104h,104i),(103g,104j,104k)は、中治具106の開口部の周辺に対応する位置に配置されている。
基板加圧機構(103f,104h,104i)は、弾性部材103f及び加圧ブロック(104h,104i)を備える。加圧ブロック(104h,104i)は、弾性部材103fの下に配置された加圧部104hと、加圧部104hの上側で弾性部材103fを貫通する固定部104iを備える。基板加圧機構(103g,104j,104k)は、弾性部材103g及び加圧ブロック(104j,104k)を備える。加圧ブロック(104j,104k)は、弾性部材103gの下に配置された加圧部104jと、加圧部104jの上側で弾性部材103gを貫通する固定部104kを備える。
弾性部材103f,103gの材料は、弾性部材103d,103eと同様の材料が使用可能である。加圧ブロック(104h,104i),(104j,104k)の材料は、加圧ブロック(104d,104e),(104f,104g)と同様の材料が使用可能である。第4実施形態に係る半導体製造装置の他の構成は、図13に示した第2実施形態に係る半導体製造装置の構成と同様であるので、重複した説明を省略する。
第4実施形態に係る半導体製造装置を用いた半導体装置の方法では、図17に示すように、絶縁回路基板3上に焼結材2を塗布し、半導体チップ4a,4bを搭載した部品を、プレス機の下金型111及び上金型112の間に配置された下治具101の凹部101xに搭載する。
そして、図18に示すように、プレス機の上金型112を降下させて、上治具102を加圧することにより、チップ加圧機構(103d,104d,104e),(103e,104f,104g)及び基板加圧機構(103f,104h,104i),(103g,104j,104k)が加圧される。これにより、基板加圧機構(103f,104h,104i),(103g,104j,104k)は、中治具106を介して絶縁回路基板3を加圧することにより、絶縁回路基板3の反りを矯正する。一方、チップ加圧機構(103d,104d,104e),(103e,104f,104g)は、加圧部104d,104fが複数の半導体チップ4a,4bに接して、複数の半導体チップ4a,4bをそれぞれ加圧する。この際、複数の半導体チップ4a,4bが加圧された状態で加熱し、焼結材2を焼結させる。第4実施形態に係る半導体製造装置を用いた半導体装置の方法の他の手順は、図14に示した第2実施形態に係る半導体装置の製造方法の手順と同様であるので、重複した説明を省略する。
第4実施形態に係る半導体製造装置及びこの半導体製造装置を用いた半導体装置の製造方法によれば、第1〜第3実施形態と同様に、チップ加圧機構(103d,104d,104e),(103e,104f,104g)により、弾性部材103d,103eを変形させながら半導体チップ4a,4bを加圧することにより、部材寸法のバラツキによる加圧力のバラツキを抑制して、均等に加圧することができる。更に、弾性部材103a,103bの厚さT1を30mm以上とすることにより、部材の寸法公差を吸収し、加圧荷重の変動率を1%以内に抑制することができる。
更に、複数のチップ加圧機構(103d,104d,104e),(103e,104f,104g)により、弾性部材103d,103eを変形させながら、半導体チップ4a,4bの周囲に露出している焼結材2も加圧して押し固めることにより、後工程における絶縁回路基板3からの焼結材2の欠落を防止することができる。
更に、基板加圧機構(103f,104h,104i),(103g,104j,104k)及び中治具106により、半導体チップ4a,4bの周囲の絶縁回路基板3を加圧して絶縁回路基板3の反りを矯正することができ、絶縁回路基板3が平坦化した状態で焼結材2を加圧することができる。よって、焼結材2の厚さを均一化することができ、接合品質を安定させることができる。
(その他の実施形態)
上記のように、本発明は第1〜第4実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、第1〜第4実施形態に係る半導体装置は、絶縁回路基板3上に焼結材2を介して複数の半導体チップ4a,4bを搭載した部品が1つ載置される場合を例示したが、これに限定されない。例えば、第1〜第4実施形態に係る半導体製造装置と同様の構成をプレス機の下金型111及び上金型112の間に複数個配置し、複数個のそれぞれに部品をそれぞれ載置して加圧及び加熱を行ってもよい。
このように、上記実施形態が開示する技術内容の趣旨を理解すれば、当業者には様々な代替実施形態、実施例及び運用技術が本発明に含まれ得ることが明らかとなろう。また、上記の実施形態及び各変形例において説明される各構成を任意に応用した構成等、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の例示的説明から妥当な、特許請求の範囲に係る発明特定事項によってのみ定められるものである。
1…金属板(金属ベース)
2…焼結材
2a〜2h…接合材
3…絶縁回路基板
4a,4b…半導体チップ
5a〜5d…ボンディングワイヤ
6a,6b…外部端子
7…封止部材
8…端子ケース
9a〜9c…ピン
10…プリント基板
11…絶縁層
12…第1配線層
13…第2配線層
31…絶縁基板
32…第1回路層
33…第2回路層
101…下治具
101x…凹部
101y…外周部
102…上治具
103,103a〜103g…弾性部材
103x,103y…凹部
104,104a〜104c…加圧ブロック
104d,104f,104h,104j…加圧部
104e,104g,104i,104k…固定部
105,203…緩衝層
106…中治具
107a,107b…軸ピン
108…位置決めピン
111,201…下金型
112,202…上金型

Claims (9)

  1. 絶縁回路基板上に焼結材で複数の半導体チップを接合する際に、前記絶縁回路基板を載置する下治具と、
    前記下治具上に対向して配置され、開口部が設けられた上治具と、
    前記上治具の前記開口部に保持された第1弾性部材と、
    前記下治具と前記第1弾性部材の間に配置され、前記第1弾性部材よりも薄い緩衝層と、
    を備え、
    前記複数の半導体チップの上面を前記第1弾性部材により加圧しながら加熱することにより前記焼結材を焼結させて、前記絶縁回路基板と前記複数の半導体チップとを接合することを特徴とする半導体製造装置。
  2. 前記第1弾性部材の厚さが30mm以上であることを特徴とする請求項1に記載の半導体製造装置。
  3. 前記下治具に、前記絶縁回路基板を載置する凹部が設けられていることを特徴とする請求項1又は2に記載の半導体製造装置。
  4. 前記下治具と前記緩衝層との間に配置され、前記第1弾性部材に対応する位置に開口部が設けられた中治具と、
    前記上治具の前記第1弾性部材の周囲に保持された第2弾性部材と、
    を更に備え、
    前記第2弾性部材及び前記中治具が、前記絶縁回路基板の前記半導体チップが搭載された部分の周囲の上面を加圧することを特徴とする請求項1〜3のいずれか1項に記載の半導体製造装置。
  5. 前記下治具、前記中治具及び前記上治具を貫通する軸ピンを更に備えることを特徴とする請求項4に記載の半導体製造装置。
  6. 前記第1弾性部材の下面に複数の凹部が設けられ、
    前記第1弾性部材による加圧前に、前記複数の半導体チップが、前記第1弾性部材の前記複数の凹部に保持されることを特徴とする請求項1〜5のいずれか1項に記載の半導体製造装置。
  7. 前記第1弾性部材が複数に分割され、
    前記複数の第1弾性部材のそれぞれが、前記複数の半導体チップのそれぞれを加圧することを特徴とする請求項1〜5のいずれか1項に記載の半導体製造装置。
  8. 前記複数の第1弾性部材の下面側にそれぞれ配置された複数の加圧ブロックを更に備え、
    前記複数の第1弾性部材のそれぞれが、前記複数の加圧ブロックのそれぞれ介して、前記複数の半導体チップのそれぞれを加圧することを特徴とする請求項6に記載の半導体製造装置。
  9. 下治具と、前記下治具上に対向して配置され、開口部が設けられた上治具と、前記上治具の前記開口部に保持された第1弾性部材と、前記下治具と前記第1弾性部材の間に配置され、前記第1弾性部材よりも薄い緩衝層とを備える半導体製造装置を用いて、
    絶縁回路基板上に焼結材で複数の半導体チップを接合する際に、前記下治具上に前記絶縁回路基板を載置し、
    前記複数の半導体チップの上面を前記第1弾性部材により加圧し、
    前記加圧した状態で加熱することにより前記焼結材を焼結させて、前記絶縁回路基板と前記複数の半導体チップとを接合する
    ことを含むことを特徴とする半導体装置の製造方法。
JP2020050479A 2020-03-23 2020-03-23 半導体製造装置及び半導体装置の製造方法 Pending JP2021150548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020050479A JP2021150548A (ja) 2020-03-23 2020-03-23 半導体製造装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020050479A JP2021150548A (ja) 2020-03-23 2020-03-23 半導体製造装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2021150548A true JP2021150548A (ja) 2021-09-27

Family

ID=77849426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020050479A Pending JP2021150548A (ja) 2020-03-23 2020-03-23 半導体製造装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2021150548A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023171505A1 (ja) * 2022-03-11 2023-09-14 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023171505A1 (ja) * 2022-03-11 2023-09-14 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
CN106971948B (zh) 用于功率电子部件的连接配对件的材料结合连接的装置
US7556190B2 (en) Method and device for mounting electric component
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
CN101335263A (zh) 半导体模块和半导体模块的制造方法
JP2021197447A (ja) 半導体装置
US11495517B2 (en) Packaging method and joint technology for an electronic device
US20210013175A1 (en) Method of assembling a semiconductor power module component and a semiconductor power module with such a module component and manufacturing system therefor
CN111696877B (zh) 用于接合至少两个接合构件的装置和方法
JP2014135411A (ja) 半導体装置および半導体装置の製造方法
CN109216234B (zh) 用于处理半导体衬底的设备和方法
JP3832334B2 (ja) 半導体チップ実装基板およびその製造方法
JP2018110149A (ja) 半導体装置の製造方法
US11071212B2 (en) Semiconductor device manufacturing method
JP5218009B2 (ja) 半導体装置
JP2021150548A (ja) 半導体製造装置及び半導体装置の製造方法
JP2000150743A (ja) 半導体装置用基板及びその製造方法
EP4131356A1 (en) Insulated circuit board manufacturing method
US20220005708A1 (en) Base Plate for a Semiconductor Module Arrangement and Method for Producing a Base Plate
JP7351134B2 (ja) 半導体装置及び半導体装置の製造方法
US20240055391A1 (en) Method for manufacturing semiconductor module
US20240055422A1 (en) Method for manufacturing semiconductor module
JP7135951B2 (ja) 絶縁回路基板の製造方法
US20230343611A1 (en) Semiconductor device manufacturing method and molding press machine
US20230298984A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20240055392A1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240321