JP2021136790A - 制御回路および電源回路 - Google Patents

Abstract

【課題】ランプ抵抗の状態に応じて回路を保護する。【解決手段】電力を出力する出力用トランジスタを制御する制御回路であって、ランプ抵抗が接続されるランプ端子と、ランプ抵抗の抵抗値に応じた傾きを有するランプ波形を生成するランプ波形生成部と、ランプ波形と比較電圧との比較結果に基づいて、出力用トランジスタのオン時間またはオフ時間の少なくとも一方を制御する出力制御部と、ランプ端子に接続されるランプ抵抗の状態を検出する状態検出部とを備え、出力制御部は、ランプ抵抗の状態が予め定められた状態となった場合に、比較結果によらずに出力用トランジスタをオフにする制御回路を提供する。【選択図】図１

Description

本発明は、制御回路および電源回路に関する。

特許文献１には、「三角波信号ＡをＰＷＭコンパレータの非反転入力端子に出力」する構成が開示されている（段落００１０）。特許文献２には、「ＦＢ端子の電圧にもとづいてスイッチングトランジスタＭ１のデューティー比を調整する」構成が開示されている（段落０００９）。
［先行技術文献］
［特許文献］
［特許文献１］特開２００９−１７７９５４号公報
［特許文献２］特開２０１９−５８０７０号公報

三角波等のランプ波形の傾きが変動すると、ランプ波形に基づいて動作する回路が正常に動作できない場合がある。

本発明の第１の態様においては、電力を出力する出力用トランジスタを制御する制御回路を提供する。制御回路は、ランプ抵抗が接続されるランプ端子を備えてよい。制御回路は、ランプ抵抗の抵抗値に応じた傾きを有するランプ波形を生成するランプ波形生成部を備えてよい。制御回路は、ランプ波形と比較電圧との比較結果に基づいて、出力用トランジスタのオン時間またはオフ時間の少なくとも一方を制御する出力制御部を備えてよい。制御回路は、ランプ端子に接続されるランプ抵抗の状態を検出する状態検出部を備えてよい。出力制御部は、状態検出部の出力に基づいて、ランプ抵抗の状態が予め定められた状態となった場合に、比較結果によらずに出力用トランジスタをオフにしてよい。

出力制御部は、ランプ抵抗の抵抗値が許容範囲外となった場合に、出力用トランジスタをオフにしてよい。

状態検出部は、ランプ端子に流れるランプ用電流を検出してよい。

ランプ端子に印加する電圧をクランプするクランプ電源を有してよい。

状態検出部は、ランプ用電流のミラー電流を生成するミラー電流生成部を有してよい。状態検出部は、ミラー電流と、ミラー電流の許容上限値および許容下限値の少なくとも一方を比較する比較部を有してよい。

比較部は、ミラー電流から、許容上限値または許容下限値に対応する参照電流を減じた差分電流を生成する電流減算部を有してよい。比較部は、差分電流に応じた差分電圧と、参照電圧とを比較する電圧比較部を有してよい。

電流減算部において参照電流の電流値が可変であってよい。

ミラー電流生成部において、ランプ用電流の電流値に対する、ミラー電流の電流値の比が可変であってよい。

ミラー電流生成部は、電流減算部において参照電流の電流値を変更した場合に、当該変更に応じて、ランプ用電流の電流値に対するミラー電流の電流値の比を変更してよい。

状態検出部は、ランプ端子に印加される電圧を検出してよい。

本発明の第２の態様においては、電力を出力する出力用トランジスタと、出力用トランジスタを制御する、第１の態様に係る制御回路とを備える電源回路を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

負荷２００に電力を供給する電源回路１０の一例を示す図である。 制御回路１００の動作例を示すタイミングチャートである。 状態検出部１３０の構成例を示す図である。 ミラー電流生成部１４０においてミラー比を調整する構成の一例を示す図である。 電源回路１０の他の構成例を示す図である。 電源回路１０の他の構成例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、負荷２００に電力を供給する電源回路１０の一例を示す図である。電源回路１０は、電力を出力する出力用トランジスタ１４と、出力用トランジスタ１４を制御する制御回路１００を備える。制御回路１００は、出力用トランジスタ１４のオンおよびオフ状態のデューティー比を調整することで、電源回路１０が負荷２００に出力する電力の値を制御する。

制御回路１００は、ランプ端子ＲＴに接続されるランプ抵抗１２の抵抗値に応じた傾きを有するランプ波形を生成する。制御回路１００は、当該ランプ波形と、負荷２００に印加される電圧との比較結果に基づいて、出力用トランジスタ１４のデューティー比を制御してよい。このような動作により、負荷２００に印加する電圧を、所定の値に調整できる。

本例の電源回路１０は、電源２６、インダクタ２４、ダイオード２２、コンデンサ２０、分圧抵抗１６、分圧抵抗１８、および、ランプ抵抗１２を備える。ただし、電源回路１０の構成はこれに限定されない。

電源２６は、直流または交流の電圧および電流を生成する。インダクタ２４は、電源２６と負荷２００との間に設けられる。本明細書では、２つの構成の間の電気的な経路（例えば配線）上に配置されることを、単に２つの構成の間に配置されると称する場合がある。ダイオード２２は、インダクタ２４と負荷２００との間に設けられる。ダイオード２２は、インダクタ２４から負荷２００に向かう方向が順方向となるように配置されている。コンデンサ２０は、ダイオード２２のカソードと、所定の基準電位との間に設けられる。本例の基準電位は接地電位である。

出力用トランジスタ１４は、ダイオード２２のアノードと、基準電位との間に設けられる。出力用トランジスタ１４がオン状態になると、インダクタ２４から接地電位に大きな電流が流れる。出力用トランジスタ１４がオフ状態になると、接地電位に流れていた電流に応じた電流が、ダイオード２２を介してコンデンサ２０および負荷２００に供給される。出力用トランジスタ１４がオンおよびオフを繰り返すことで、電源２６の出力電圧を昇圧して、コンデンサ２０を充電できる。

分圧抵抗１６および分圧抵抗１８は、ダイオード２２のカソードと基準電位との間に直列に配置される。分圧抵抗１６と分圧抵抗１８との接続点の電圧は、負荷２００への出力電圧を分圧した電圧となる。制御回路１００は、当該分圧電圧が印加されるフィードバック端子ＦＢを有してよい。制御回路１００は、フィードバック端子ＦＢに印加される電圧が所定の電圧となるように、出力用トランジスタ１４を制御する。

制御回路１００は、ランプ波形生成部１１０、出力制御部１２０および状態検出部１３０を備える。また、制御回路１００は、ランプ抵抗１２が接続されるランプ端子ＲＴと、出力用トランジスタのゲート端子に接続される出力端子ＯＵＴを備える。

制御回路１００は、半導体チップであってよい。ランプ抵抗１２は、制御回路１００に対して外付けされてよく、内蔵されていてもよい。また、電源２６、インダクタ２４、ダイオード２２、出力用トランジスタ１４およびコンデンサ２０のうち、一つまたは複数の構成が、制御回路１００に内蔵されていてもよい。

ランプ波形生成部１１０は、ランプ抵抗１２の抵抗値に応じた傾きを有するランプ波形を生成する。ランプ波形は、電圧波形であってよく、電流波形であってもよい。本例のランプ波形生成部１１０は、電圧波形であるランプ波形Ｖｒａｍｐを生成する。ランプ波形は、例えば三角波、鋸波等である。ランプ波形は、ランプ抵抗１２の抵抗値に応じた傾きの立ち上がりエッジを有してよく、立ち下がりエッジを有していてもよい。

出力制御部１２０は、ランプ波形と、所定の比較電圧との比較結果に基づいて、出力用トランジスタ１４のオン時間またはオフ時間の少なくとも一方を制御する。比較電圧は、フィードバック端子ＦＢに印加されるフィードバック電圧に応じて生成されてよい。例えば比較電圧は、フィードバック電圧と所定の目標電圧との差分に応じた誤差電圧であってもよい。当該誤差電圧に応じて出力用トランジスタ１４を制御することで、コンデンサ２０の電圧を、当該目標電圧に応じた電圧に制御できる。

状態検出部１３０は、ランプ端子ＲＴに接続されるランプ抵抗１２の状態を検出する。ランプ抵抗１２の状態とは、例えばランプ抵抗１２の抵抗値である。当該抵抗値は、ランプ抵抗１２に流れる電流に基づいて検出してよい。状態検出部１３０は、ランプ抵抗１２の状態として、ランプ端子ＲＴが所定の基準電位に短絡された短絡状態、および、ランプ端子ＲＴにランプ抵抗１２が接続されていない開放状態の少なくとも一方を検出してもよい。短絡状態の場合、ランプ抵抗１２の抵抗値はほぼ０であり、開放状態の場合、ランプ抵抗１２の抵抗値は非常に大きくなる。

出力制御部１２０は、ランプ抵抗１２の状態が予め定められた状態となった場合に、ランプ波形Ｖｒａｍｐと比較電圧との比較結果によらずに、出力用トランジスタ１４をオフ状態に制御する。出力制御部１２０は、状態検出部１３０の出力に基づいて、ランプ抵抗１２の状態を判別する。状態検出部１３０は、ランプ抵抗１２の状態が予め定められた状態となったことを示す保護信号Ｐｒｏｔを、出力制御部１２０に出力してよい。

例えば出力制御部１２０は、ランプ抵抗１２が短絡状態または開放状態となった場合に、出力用トランジスタ１４を強制的にオフ状態にする。ランプ抵抗１２が短絡状態または開放状態となると、ランプ波形Ｖｒａｍｐの傾きが非常に大きく、または、非常に小さくなる。このため、出力用トランジスタ１４を適切に制御できずに、過大な電圧または電流が流れる場合がある。本例では、ランプ抵抗１２の状態に応じて出力用トランジスタ１４をオフ状態に制御するので、過大な電圧または電流の発生を抑制できる。出力制御部１２０は、ランプ抵抗１２に流れるランプ電流の電流値が、所定の許容範囲外となった場合に、出力用トランジスタ１４をオフ状態にしてよい。

状態検出部１３０は、ランプ抵抗１２の状態として、ランプ端子ＲＴに流れるランプ電流Ｉｒａｍｐを検出してよい。状態検出部１３０は、ランプ抵抗１２の状態として、ランプ端子ＲＴに印加される電圧を検出してもよい。状態検出部１３０は、ランプ抵抗１２の状態として、ランプ抵抗１２の抵抗値に関する状態を取得してもよい。状態検出部１３０は、ランプ端子ＲＴに印加される電圧および電流から、ランプ抵抗１２の抵抗値を算出してもよい。出力制御部１２０は、ランプ抵抗１２に印加されるランプ電流、電圧、または、ランプ抵抗１２の抵抗値が、所定の許容範囲外となった場合に、出力用トランジスタ１４をオフ状態にしてよい。

図２は、制御回路１００の動作例を示すタイミングチャートである。図２における縦軸は、各信号の大きさであり、横軸は時間である。本例の出力制御部１２０は、周期的なタイミング（Ｔ０）で、出力用トランジスタ１４をオン状態に制御する。本例では、出力端子ＯＵＴからＨ論理の信号を出力することで、出力用トランジスタ１４をオン状態に制御する。

出力制御部１２０は、ランプ波形Ｖｒａｍｐの電圧値が、フィードバック電圧と目標電圧との差分に応じた誤差電圧Ｖｅより大きくなった場合に、リセット信号ＲＳＴを生成する。出力制御部１２０は、リセット信号ＲＳＴに応じて、出力用トランジスタ１４をオフ状態に制御する。本例では、出力端子ＯＵＴからＬ論理の信号を出力することで、出力用トランジスタ１４をオフ状態に制御する。このような動作により、フィードバック電圧ＦＢに応じて出力用トランジスタ１４のデューティー比を制御できる。

本例の状態検出部１３０は、ランプ抵抗１２の状態として、ランプ抵抗１２の流れるランプ電流Ｉｒａｍｐの電流値を検出する。状態検出部１３０は、ランプ電流Ｉｒａｍｐが、所定の最大値Ｉｍａｘおよび最小値Ｉｍｉｎで規定される許容範囲内にある場合に正常状態と判定し、許容範囲外となった場合に異常状態と判定する。例えば図２に示すように、ランプ抵抗１２が短絡状態となるとランプ電流Ｉｒａｍｐは最大値Ｉｍａｘより大きくなり、ランプ抵抗１２が開放状態となるとランプ電流Ｉｒａｍｐは最小値Ｉｍｉｎより小さくなる。図２の例では、時刻Ｔ１において、ランプ電流Ｉｒａｍｐが許容範囲外となっている。

出力制御部１２０は、ランプ電流Ｉｒａｍｐが許容範囲外となっている場合、出力用トランジスタ１４をオフ状態に制御する。本例では、出力端子ＯＵＴから出力する信号の論理値をＬ論理に固定する。これにより、過電圧および過電流等の発生を抑制できる。

図３は、状態検出部１３０の構成例を示す図である。本例の状態検出部１３０は、ランプ電流生成部１３２、クランプ電源１３４、ミラー電流生成部１４０、および、比較部１５０を有する。

本例のランプ電流生成部１３２は、所定の高電位とランプ端子ＲＴとの間に設けられたＮＭＯＳトランジスタである。ランプ電流生成部１３２のゲート端子には、クランプ電源１３４が生成した一定のクランプ電圧が印加されている。これにより、ランプ電流生成部１３２には、ランプ抵抗１２の抵抗値に応じたランプ電流Ｉｒａｍｐが流れる。

ミラー電流生成部１４０は、ランプ電流Ｉｒａｍｐのミラー電流を生成する。ミラー電流生成部１４０は、ミラー電流を複数生成してよい。ミラー電流生成部１４０は、並列に設けられた複数のトランジスタ１４２、１４４、１４６、１４８を有する。トランジスタ１４２は、ランプ電流生成部１３２と、所定の高電位との間に配置されている。本例のトランジスタ１４２は、ダイオード接続されたＰＭＯＳトランジスタである。トランジスタ１４２には、ランプ電流Ｉｒａｍｐが流れる。

本例のトランジスタ１４４、１４６、１４８は、トランジスタ１４２と並列に配置され、且つ、それぞれのゲート端子がトランジスタ１４２のゲート端子に接続されたＰＭＯＳトランジスタである。これにより、それぞれのトランジスタ１４４、１４６、１４８は、ランプ電流Ｉｒａｍｐに対して所定のミラー比を有するミラー電流が流れる。それぞれのミラー電流のミラー比は同一であってよく、異なっていてもよい。それぞれのトランジスタにおけるミラー比は、それぞれのトランジスタにおけるチャネル面積、飽和電流量等により調整できる。

ミラー電流生成部１４０は、１つのミラー電流を、ランプ電流Ｉｒａｍｐ'として、出力制御部１２０に供給してよい。ランプ電流Ｉｒａｍｐ'のミラー比は１であってよく、１以外であってもよい。本例では、トランジスタ１４４がランプ電流Ｉｒａｍｐ'を生成する。

本例のミラー電流生成部１４０は、ミラー電流Ｉｍ１およびミラー電流Ｉｍ２を生成する。ミラー電流Ｉｍ１およびミラー電流Ｉｍ２のミラー比は、互いに同一であることが好ましい。ミラー電流Ｉｍ１およびミラー電流Ｉｍ２のミラー比は、ランプ電流Ｉｒａｍｐ'のミラー比と同一であってよい。

比較部１５０は、ミラー電流（Ｉｍ１、Ｉｍ２）の電流値と、ミラー電流の許容上限値および許容下限値の少なくとも一方を比較する。本例の比較部１５０は、ミラー電流Ｉｍ１と許容下限値とを比較し、ミラー電流Ｉｍ２と許容上限値とを比較する。

比較部１５０は、ミラー電流から、許容上限値または許容下限値に対応する参照電流を減じる電流減算部を有する。本例の比較部１５０は、電流減算部１５２−１および電流減算部１５２−２を有する。電流減算部１５２−１は、ミラー電流Ｉｍ１から、許容下限値に対応する参照電流Ｉｍｉｎを減じた差分電流ΔＩ１を生成する。電流減算部１５２−２は、ミラー電流Ｉｍ２から、許容上限値に対応する参照電流Ｉｍａｘを減じた差分電流ΔＩ２を生成する。それぞれの電流減算部１５２は、ミラー電流が流れる経路から参照電流を引き込むことで、ミラー電流から参照電流を減じた差分電流を生成してよい。

電流減算部１５２−１は、トランジスタ１４６と基準電位とを接続する配線１７１および配線１７３を有する。配線１７１および配線１７３は、ミラー電流Ｉｍ１が流れる配線が２つに分岐した配線である。配線１７１は参照電流Ｉｍｉｎを引き込む経路である。配線１７１には、参照電流Ｉｍｉｎを引き込む回路が接続されている。当該回路は、電流源１５８、トランジスタ１５４、トランジスタ１５６、トランジスタ１６０、および、トランジスタ１６２を有する。

電流源１５８は、予め設定された直流電流Ｉｂｉａｓ１を生成する。直流電流Ｉｂｉａｓ１は、参照電流Ｉｍｉｎに応じて設定される。トランジスタ１５４は、電流源１５８と、高電位との間に配置され、ダイオード接続されたＰＭＯＳトランジスタである。トランジスタ１５４には、直流電流Ｉｂｉａｓ１が流れる。

トランジスタ１５６は、トランジスタ１５４とミラー接続され、直流電流Ｉｂｉａｓ１のミラー電流を流すＰＭＯＳトランジスタである。トランジスタ１５６のゲート端子は、トランジスタ１５４のゲート端子と接続されている。

トランジスタ１６０は、トランジスタ１５６と基準電位との間に配置され、ダイオード接続されたＮＭＯＳトランジスタである。トランジスタ１６０には、トランジスタ１５６と同一のミラー電流が流れる。トランジスタ１６２は、配線１７１に接続され、トランジスタ１６０とミラー接続されたＮＭＯＳトランジスタである。トランジスタ１６２は、トランジスタ１６０に流れる電流をミラーリングして、参照電流Ｉｍｉｎを生成する。これにより、配線１７１に参照電流Ｉｍｉｎを引き込むことができる。

トランジスタ１７４は、配線１７３に接続され、ダイオード接続されたＮＭＯＳトランジスタである。トランジスタ１７４には、ミラー電流Ｉｍ１から、参照電流Ｉｍｉｎを減じた差分電流ΔＩ１が流れる。これにより、配線１７１および配線１７３の分岐点と、トランジスタ１４６との間のノードの電圧は、差分電流ΔＩ１に応じた差分電圧ΔＶ１となる。

電流減算部１５２−２は、電流減算部１５２−１と同様の構成を有する。本例の電流減算部１５２−２は、配線１７５、配線１７７、トランジスタ１７６、電流源１６８、トランジスタ１６４、トランジスタ１６６、トランジスタ１７０、および、トランジスタ１７２を有する。これらの構成は、電流減算部１５２−１の配線１７１、配線１７３、トランジスタ１７４、電流源１５８、トランジスタ１５４、トランジスタ１５６、トランジスタ１６０、および、トランジスタ１６２と同一の機能および構成を有する。ただし、配線１７５および配線１７７は、ミラー電流Ｉｍ２が流れる配線が２つに分岐した配線である。また、電流源１６８には、参照電流Ｉｍａｘに対応する直流電流Ｉｂｉａｓ２が設定されている。これにより、配線１７５に参照電流Ｉｍａｘを引き込むことができる。配線１７７には、ミラー電流Ｉｍ２から参照電流Ｉｍａｘを減じた差分電流ΔＩ２が流れる。配線１７５および配線１７５の分岐点と、トランジスタ１４８との間のノードの電圧は、差分電流ΔＩ２に応じた差分電圧ΔＶ２となる。

電圧比較部１８０は、差分電圧ΔＶと、所定の参照電圧とを比較する。本例の電圧比較部１８０は、電圧比較回路１８２および電圧比較回路１８４を有する。電圧比較回路１８２は、差分電圧ΔＶ１と、所定の参照電圧Ｖｒ１とを比較する。電圧比較回路１８４は、差分電圧ΔＶ２と、所定の参照電圧Ｖｒ２とを比較する。

電圧比較回路１８２は、差分電圧ΔＶ１が、参照電圧Ｖｒ１より大きい場合に論理値１を出力し、差分電圧ΔＶ１が参照電圧Ｖｒ１以下の場合に論理値０を出力する論理回路であってよい。参照電圧Ｖｒ１は、差分電流ΔＩ１が０Ａのときの、差分電圧ΔＶ１と同一の電圧であってよい。この場合、電圧比較回路１８２は、ミラー電流Ｉｍ１が、参照電流Ｉｍｉｎ以下の場合に論理値０を出力する。参照電圧Ｖｒ１は、所定のオフセット値を有する電圧であってもよい。

電圧比較回路１８４は、差分電圧ΔＶ２が、参照電圧Ｖｒ２より大きい場合に論理値１を出力し、差分電圧ΔＶ２が参照電圧Ｖｒ２以下の場合に論理値０を出力する論理回路であってよい。参照電圧Ｖｒ２は、差分電流ΔＩ２が０Ａのときの、差分電圧ΔＶ２と同一の電圧であってよい。この場合、電圧比較回路１８４は、ミラー電流Ｉｍ２が、参照電流Ｉｍａｘより大きい場合に論理値１を出力する。参照電圧Ｖｒ２は、所定のオフセット値を有する電圧であってもよい。

電圧比較部１８０は、電圧比較回路１８２が論理値０を出力するか、または、電圧比較回路１８４が論理値１を出力するかの少なくとも一方の条件を満たした場合に、保護信号Ｐｒｏｔを出力して、出力用トランジスタ１４をオフ状態に制御する。本例の電圧比較部１８０は、インバータ１９０および論理和回路１９２を有してよい。インバータ１９０は、電圧比較回路１８２の出力論理値を反転させる。論理和回路１９２は、インバータ１９０の出力と、電圧比較回路１８４の出力との論理和を出力する。つまり論理和回路１９２は、電圧比較回路１８２が論理値０を出力するか、または、電圧比較回路１８４が論理値１を出力するかの少なくとも一方の条件を満たした場合に、保護信号Ｐｒｏｔとして論理値１を出力する。

本例の状態検出部１３０によれば、ランプ電流Ｉｒａｍｐが、参照電流ＩｍａｘおよびＩｍｉｎで規定される許容範囲内にあるか否かを判定できる。また、ランプ電流Ｉｒａｍｐのミラー電流を生成するので、ランプ電流Ｉｒａｍｐへの影響を抑制しつつ、ランプ電流Ｉｒａｍｐの状態を検出できる。また、電流減算部１５２において電流を減じてから、電圧比較部１８０で電圧を比較するので、電圧比較部１８０に入力される電圧を小さくできる。

また、電流源１５８、１６８に設定される直流電流を調整することで、参照電流Ｉｍｉｎ、Ｉｍａｘを可変に調整できる。このため、ランプ電流Ｉｒａｍｐの許容範囲を容易に調整できる。つまり、ランプ抵抗１２の抵抗値の許容範囲を容易に調整できる。

また、ミラー電流生成部１４０におけるミラー比は可変であってよい。ミラー比を調整することで、ランプ電流Ｉｒａｍｐ'、ミラー電流Ｉｍ１、Ｉｍ２の各電流の大きさを調整できる。ランプ電流Ｉｒａｍｐ'の電流値を調整することで、ランプ波形の傾きを調整できる。

図４は、ミラー電流生成部１４０においてミラー比を調整する構成の一例を示す図である。本例では、トランジスタ１４４について説明するが、トランジスタ１４６、トランジスタ１４８についても、同様の構成を有してよい。

本例のミラー電流生成部１４０は、複数のトランジスタ１４４と、選択部１４５とを有する。複数のトランジスタ１４４は、互いに並列に設けられており、それぞれがトランジスタ１４２とミラー接続されている。本例では、それぞれのトランジスタ１４４のミラー比が異なる。つまり、それぞれのトランジスタ１４４に流れるランプ電流Ｉｒａｍｐ'の電流値が異なる。

選択部１４５は、いずれかのトランジスタ１４４を選択して、後段の回路（本例ではランプ波形生成部１１０）に接続する。これにより、ランプ電流Ｉｒａｍｐ'のミラー比を調整して、ランプ波形の傾きを調整できる。例えば、出力用トランジスタ１４の動作速度に応じて、ランプ波形の傾きを調整できる。

トランジスタ１４６、トランジスタ１４８のミラー比は、トランジスタ１４４のミラー比と同一の値が選択されてよい。これにより、ランプ電流Ｉｒａｍｐ'を模擬したミラー電流Ｉｍ１、Ｉｍ２を生成できる。

なお、電流減算部１５２は、トランジスタ１４６およびトランジスタ１４８のミラー比を変更した場合に、当該変更に応じて、参照電流Ｉｍｉｎおよび参照電流Ｉｍａｘの大きさを変更してよい。上述したように、電流源１５８の直流電流Ｉｂｉａｓ１および電流源１６８の直流電流Ｉｂｉａｓ２を調整することで、参照電流Ｉｍｉｎおよび参照電流Ｉｍａｘを調整できる。

例えば電流減算部１５２−１は、トランジスタ１４６のミラー比を大きくした場合に直流電流Ｉｂｉａｓ１を大きくし、トランジスタ１４６のミラー比を小さくした場合に直流電流Ｉｂｉａｓ１を小さくする。同様に、電流減算部１５２−２は、トランジスタ１４８のミラー比を大きくした場合に直流電流Ｉｂｉａｓ２を大きくし、トランジスタ１４８のミラー比を小さくした場合に直流電流Ｉｂｉａｓ２を小さくしてよい。このような制御により、ミラー電流Ｉｍの電流値の変更に応じて、参照電流Ｉｍｉｎおよび参照電流Ｉｍａｘを適切に変更できる。

図５は、電源回路１０の他の構成例を示す図である。本例の電源回路１０は、出力電力の力率を改善した回路である。本例において、図１から図４と同一の符号を付した構成は、図１から図４の例と同一の機能および構成を有してよい。本例の電源回路１０は、図１から図４に示した例に対して、インダクタ２５および抵抗２８を有する。インダクタ２５は、インダクタ２４とともにトランスを構成する。インダクタ２５には、インダクタ２４の電流に応じた電流が流れる。抵抗２８は、インダクタ２５を制御回路１００に接続する。制御回路１００は、抵抗２８が接続されるＺＣＤ端子を有する。ＺＣＤ端子には、インダクタ２５に流れる電流と、抵抗２８の抵抗値に応じた電圧が印加される。

本例の制御回路１００は、図１から図４において説明した構成に加えて、比較器１２２、論理和回路１２４およびタイマー１２６を有する。比較器１２２は、ＺＣＤ端子の電圧と、参照電圧Ｖｒｅｆ１とを比較し、比較結果に応じた論理値を出力する。本例の比較器１２２は、インダクタ２４に流れる電流がゼロになった場合に、論理値１を出力する。タイマー１２６は、所定の周期で論理値１を示すパルスを出力する。論理和回路１２４は、比較器１２２およびタイマー１２６の出力の論理和を出力する。

出力制御部１２０は、論理和回路１２４から論理値１が入力された場合に、出力用トランジスタ１４をオン状態に制御する。本例の出力制御部１２０は、論理和回路１２４の出力信号がセット端子に入力されるセットリセットフリップフロップである。ドライバ１３３は、出力制御部１２０が論理値１を出力した場合に出力用トランジスタ１４をオン状態に制御し、出力制御部１２０が論理値０を出力した場合に出力用トランジスタ１４をオフ状態に制御する。

本例の制御回路１００は、誤差増幅器１３８、異常検出部１３６、比較器１２８、および、論理和回路１３１を更に有する。誤差増幅器１３８は、フィードバック電圧ＦＢと、所定の参照電圧Ｖｒｅｆ２との差分に応じた誤差電圧を出力する。制御回路１００には、誤差増幅器１３８の出力における高周波成分を除去するフィルタ３０が接続されるＣＯＭＰ端子を有してよい。

比較器１２８は、ランプ波形生成部１１０が出力するランプ波形Ｖｒａｍｐと、誤差増幅器１３８が出力する誤差電圧とを比較して、比較結果に応じたデューティー比のリセット信号ＲＳＴを出力する。当該リセット信号ＲＳＴは、図２に示した例と同様である。

論理和回路１３１は、リセット信号ＲＳＴと、状態検出部１３０が出力する保護信号Ｐｒｏｔとの論理和を、出力制御部１２０のリセット端子に入力する。つまり、リセット信号ＲＳＴおよび保護信号Ｐｒｏｔの少なくとも一方が論理値１の場合に出力制御部１２０の出力が論理値０となり、出力用トランジスタ１４がオフ状態となる。

本例では、比較器１２２により、インダクタ２４に流れる電流がゼロクロスするタイミングを検出し、当該タイミングで出力用トランジスタ１４をオン状態にする。これにより、いわゆる臨界制御方式によって電流および電圧の位相差を低減して、力率改善制御を行うことができ、低損失・低ノイズ動作が実現できる。

異常検出部１３６は、フィードバック電圧の過大電圧、過少電圧、および、出力用トランジスタ１４に流れる過電流の少なくとも一つの異常状態を検出する。制御回路１００は、出力用トランジスタ１４と、基準電位との間の電位が入力されるＣＳ端子を有してよい。当該電位から、出力用トランジスタ１４に流れる電流を検出できる。異常検出部１３６は、いずれかの異常状態を検出した場合に、論理和回路１３１に論理値１を入力する。これにより、出力制御部１２０の出力がリセットされ、出力用トランジスタ１４をオフ状態に制御できる。これにより、電源回路１０を保護できる。また、状態検出部１３０を設けることで、ランプ抵抗１２の状態に応じても、電源回路１０を保護できる。

図６は、電源回路１０の他の構成例を示す図である。本例の電源回路１０は、ランプ抵抗１２、制御回路１００、出力用トランジスタ１５、インダクタ２４、コンデンサ２０、分圧抵抗１６および分圧抵抗１８を有する。ランプ抵抗１２および制御回路１００は、図１から図４の例と同様である。

本例の出力用トランジスタ１５は、インバータまたはドライバとして機能する。電源回路１０は、互いに相補的に動作する出力用トランジスタ１５−１および出力用トランジスタ１５−２を有する。本例の出力用トランジスタ１５−１および出力用トランジスタ１５−２は、高電位および基準電位の間に直列に配置された、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタである。制御回路１００は、出力用トランジスタ１５−１および出力用トランジスタ１５−２を制御する。

インダクタ２４は、インバータまたはドライバの出力端に接続される。出力端とは、出力用トランジスタ１５−１および出力用トランジスタ１５−２の接続点を指す。コンデンサ２０は、インダクタ２４および負荷２００の接続点と、基準電位との間に設けられる。当該接続点と、基準電位との間には、分圧抵抗１６および分圧抵抗１８が直列に設けられている。分圧抵抗１６および分圧抵抗１８の接続点の電圧が、制御回路１００のフィードバック端子ＦＢに印加される。

制御回路１００は、ランプ抵抗１２に応じて生成したランプ波形と、フィードバック電圧ＦＢとの比較結果に基づいて、出力用トランジスタ１５−１および出力用トランジスタ１５−２を制御する。本例においても、ランプ抵抗１２の状態に基づいて、電源回路１０を保護できる。図１から図６において説明したように、本例の制御回路１００は、ランプ波形に基づいて出力用トランジスタを制御する多様な電源回路に適用できる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

１０・・・電源回路、１２・・・ランプ抵抗、１４、１５・・・出力用トランジスタ、１６・・・分圧抵抗、１８・・・分圧抵抗、２０・・・コンデンサ、２２・・・ダイオード、２４、２５・・・インダクタ、２６・・・電源、２８・・・抵抗、３０・・・フィルタ、１００・・・制御回路、１１０・・・ランプ波形生成部、１２０・・・出力制御部、１２２・・・比較器、１２４・・・論理和回路、１２６・・・タイマー、１２８・・・比較器、１３０・・・状態検出部、１３１・・・論理和回路、１３２・・・ランプ電流生成部、１３３・・・ドライバ、１３４・・・クランプ電源、１３６・・・異常検出部、１３８・・・誤差増幅器、１４０・・・ミラー電流生成部、１４２、１４４、１４６、１４８・・・トランジスタ、１４５・・・選択部、１５０・・・比較部、１５２・・・電流減算部、１５４、１５６、１６０、１６２、１６４、１６６、１７０、１７２、１７４、１７６・・・トランジスタ、１５８、１６８・・・電流源、１７１、１７３、１７５、１７７・・・配線、１８０・・・電圧比較部、１８２、１８４・・・電圧比較回路、１９０・・・インバータ、１９２・・・論理和回路、２００・・・負荷

Claims (11)

1. 電力を出力する出力用トランジスタを制御する制御回路であって、
   ランプ抵抗が接続されるランプ端子と、
   前記ランプ抵抗の抵抗値に応じた傾きを有するランプ波形を生成するランプ波形生成部と、
   前記ランプ波形と比較電圧との比較結果に基づいて、前記出力用トランジスタのオン時間またはオフ時間の少なくとも一方を制御する出力制御部と、
   前記ランプ端子に接続される前記ランプ抵抗の状態を検出する状態検出部と
   を備え、
   前記出力制御部は、前記状態検出部の出力に基づいて、前記ランプ抵抗の状態が予め定められた状態となった場合に、前記比較結果によらずに前記出力用トランジスタをオフにする制御回路。
2. 前記出力制御部は、前記ランプ抵抗の抵抗値が許容範囲外となった場合に、前記出力用トランジスタをオフにする
   請求項１に記載の制御回路。
3. 前記状態検出部は、前記ランプ端子に流れるランプ用電流を検出する
   請求項１または２に記載の制御回路。
4. 前記ランプ端子に印加する電圧をクランプするクランプ電源を有する
   請求項３に記載の制御回路。
5. 前記状態検出部は、
   前記ランプ用電流のミラー電流を生成するミラー電流生成部と、
   前記ミラー電流と、前記ミラー電流の許容上限値および許容下限値の少なくとも一方を比較する比較部と
   を有する請求項３または４に記載の制御回路。
6. 前記比較部は、
   前記ミラー電流から、前記許容上限値または前記許容下限値に対応する参照電流を減じた差分電流を生成する電流減算部と、
   前記差分電流に応じた差分電圧と、参照電圧とを比較する電圧比較部と
   を有する請求項５に記載の制御回路。
7. 前記電流減算部において前記参照電流の電流値が可変である
   請求項６に記載の制御回路。
8. 前記ミラー電流生成部において、前記ランプ用電流の電流値に対する、前記ミラー電流の電流値の比が可変である
   請求項５から７のいずれか一項に記載の制御回路。
9. 前記ミラー電流生成部は、前記電流減算部において前記参照電流の電流値を変更した場合に、当該変更に応じて、前記ランプ用電流の電流値に対する前記ミラー電流の電流値の比を変更する
   請求項７に記載の制御回路。
10. 前記状態検出部は、前記ランプ端子に印加される電圧を検出する
    請求項１または２に記載の制御回路。
11. 電力を出力する出力用トランジスタと、
    前記出力用トランジスタを制御する、請求項１から１０のいずれか一項に記載の制御回路と
    を備える電源回路。

Images