JP2018026950A - スイッチングレギュレータ及び集積回路パッケージ - Google Patents
スイッチングレギュレータ及び集積回路パッケージ Download PDFInfo
- Publication number
- JP2018026950A JP2018026950A JP2016157363A JP2016157363A JP2018026950A JP 2018026950 A JP2018026950 A JP 2018026950A JP 2016157363 A JP2016157363 A JP 2016157363A JP 2016157363 A JP2016157363 A JP 2016157363A JP 2018026950 A JP2018026950 A JP 2018026950A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- external pin
- switching regulator
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 abstract description 12
- 230000000295 complement effect Effects 0.000 abstract description 8
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 65
- 238000010586 diagram Methods 0.000 description 18
- 238000012545 processing Methods 0.000 description 12
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 11
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 10
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 9
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 9
- 238000012546 transfer Methods 0.000 description 7
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 6
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 6
- 230000007704 transition Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 1
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 1
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 1
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 1
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 1
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
OSトランジスタQ11及びQ12の接続ノード電圧である第1のスイッチ電圧VSW1と、MOSトランジスタQ13及びQ14の接続ノード電圧である第2のスイッチ電圧VSW2とは図25Cに示すようになる。
きるものの、フィードフォワード制御回路によって生成される第1の制御信号のデューティが入力電圧に依存する構成であるため、そのデューティによってDC−DCコンバータの伝達関数が線形に変化していると補正が難しいという問題がある。
本明細書中に開示されているスイッチングレギュレータのうち、第1の技術的特徴を備えたスイッチングレギュレータは、入力電圧から出力電圧を生成するスイッチングレギュレータであって、第1端が前記入力電圧の印加端に接続された第1スイッチと、第1端が前記第1スイッチの第2端に接続されて第2端が前記入力電圧よりも低い所定電圧の印加端に接続された第2スイッチと、第1端が前記第1スイッチと前記第2スイッチの接続ノ
ードに接続されたインダクタと、第1端が前記インダクタの第2端に接続されて第2端が前記所定電圧の印加端に接続された第3スイッチと、第1端が前記インダクタと前記第3スイッチの接続ノードに接続されて第2端が前記出力電圧の印加端に接続された第4スイッチと、前記出力電圧に応じて前記第1スイッチ及び前記第2スイッチを相補的にオン/オフさせるための降圧用制御信号を生成する第1制御回路と、昇降圧モード時に前記第3スイッチのオンデューティD(0≦D≦1)を固定値D’(0<D’<1)に固定して前記第3スイッチ及び前記第4スイッチを相補的にオン/オフさせるための昇圧用制御信号を生成する第2制御回路と、を有し、前記第1制御回路は、前記入力電圧に応じた傾きのランプ電圧を生成するランプ電圧生成部を有し、前記ランプ電圧に応じて前記降圧用制御信号を生成する構成(第1−1の構成)である。
レータであって、第1端が前記入力電圧の印加端に接続された第1スイッチと、第1端が前記第1スイッチの第2端に接続されて第2端が前記入力電圧よりも低い所定電圧の印加端に接続された第2スイッチと、第1端が前記第1スイッチと前記第2スイッチの接続ノードに接続されたインダクタと、第1端が前記インダクタの第2端に接続されて第2端が前記所定電圧の印加端に接続された第3スイッチと、第1端が前記インダクタと前記第3スイッチの接続ノードに接続されて第2端が前記出力電圧の印加端に接続された第4スイッチと、前記出力電圧に応じて前記第1スイッチ及び前記第2スイッチを相補的にオン/オフさせるための降圧用制御信号を生成する第1制御回路と、昇降圧モード時に前記第3スイッチのオンデューティを前記出力電圧及び前記入力電圧それぞれと独立して設定して前記第3スイッチ及び前記第4スイッチを相補的にオン/オフさせるための昇圧用制御信号を生成する第2制御回路と、を有し、前記第1制御回路は、前記入力電圧に応じた傾きのランプ電圧を生成するランプ電圧生成部を有し、前記ランプ電圧に応じて前記降圧用制御信号を生成する構成(第1−10の構成)である。
本明細書中に開示されているスイッチングレギュレータのうち、第2の技術的特徴を備えたスイッチングレギュレータは、入力電圧から出力電圧を生成するスイッチングレギュレータであって、第1端が前記入力電圧の印加端に接続された第1スイッチと、第1端が前記第1スイッチの第2端に接続されて第2端が前記入力電圧よりも低い所定電圧の印加端に接続された第2スイッチと、第1端が前記第1スイッチと前記第2スイッチの接続ノードに接続されたインダクタと、第1端が前記インダクタの第2端に接続されて第2端が前記所定電圧の印加端に接続された第3スイッチと、第1端が前記インダクタと前記第3スイッチの接続ノードに接続されて第2端が前記出力電圧の印加端に接続された第4スイッチと、前記出力電圧に応じて前記第1スイッチ及び前記第2スイッチを相補的にオン/オフさせるための降圧用制御信号を生成する第1制御回路と、昇降圧モード時に前記第3スイッチのオンデューティD(0≦D≦1)を固定値D’(0<D’<1)に固定して前記第3スイッチ及び前記第4スイッチを相補的にオン/オフさせるための昇圧用制御信号を生成する第2制御回路と、を有し、前記第1制御回路及び前記第2制御回路は、内部電源電圧に応じた傾きのランプ電圧を生成するランプ電圧生成部を有し、前記第1制御回路は、前記内部電源電圧の第1分圧と前記ランプ電圧とを比較する第1コンパレータを有し、前記第2制御回路は、前記内部電源電圧の第2分圧と前記ランプ電圧とを比較する第2コンパレータを有し、前記第1制御回路は、前記第1コンパレータの出力信号と同一周波数の前記降圧用制御信号を生成し、前記第2制御回路は、前記第2コンパレータの出力信
号を前記昇圧用制御信号とする構成(第2−1の構成)である。
前記第2制御回路は、内部電源電圧に応じた傾きのランプ電圧を生成するランプ電圧生成部を有し、前記第1制御回路は、前記内部電源電圧の第1分圧と前記ランプ電圧とを比較する第1コンパレータを有し、前記第2制御回路は、前記内部電源電圧の第2分圧と前記ランプ電圧とを比較する第2コンパレータを有し、前記第1制御回路は、前記第1コンパレータの出力信号と同一周波数の前記降圧用制御信号を生成し、前記第2制御回路は、前記第2コンパレータの出力信号を前記パルス信号とする構成(第2−7の構成)である。
本明細書中に開示されている集積回路パッケージのうち、第3の技術的特徴を備えた集積回路パッケージは、入力電圧が印加される第1外部ピンと、前記入力電圧よりも低い所定電圧が印加される第2外部ピンと、帰還電圧が印加される第3外部ピンと、第1端が前記第1外部ピンに接続された第1スイッチと、第1端が前記第1スイッチの第2端に接続されて第2端が前記第2外部ピンに接続された第2スイッチと、前記第1スイッチと前記第2スイッチの接続ノードに接続される第4外部ピンと、前記帰還電圧に応じて前記第1スイッチ及び前記第2スイッチを相補的にオン/オフさせるための降圧用制御信号を生成する第1制御回路と、昇降圧モード時にオンデューティD(0≦D≦1)が固定値D’(0<D’<1)に固定されているパルス信号を生成する第2制御回路と、前記昇降圧モード時に前記パルス信号を外部に出力する第5外部ピンと、前記第5外部ピンに接続される外部部品のインピーダンスを判定し、そのインピーダンス判定結果に基づいて前記外部部品が第3スイッチであるか否かを判定する判定部と、を有する構成(第3−1の構成)である。
の出力レベルを不定にし、前記第2制御回路と前記第5外部ピンとの接続点に定電流を供給し、前記第2制御回路と前記第5外部ピンとの接続点の電位に基づいて前記外部部品のインピーダンスを判定する構成(第3−6の構成)であってもよい。
3スイッチ及び前記第4スイッチを格納するサブ集積回路パッケージと、を有するスイッチングレギュレータであって、外部から前記第6外部ピンに供給される信号は、前記サブ集積回路パッケージの温度情報信号である構成(第4−6の構成)であってもよい。
図1は、スイッチングレギュレータの第1実施形態の全体構成例を示す図である。図1に示すスイッチングレギュレータ101は、昇降圧型スイッチングレギュレータであって、降圧用制御回路1と、MOSトランジスタQ1〜Q4と、インダクタL1と、出力コンデンサC1と、出力抵抗R0と、分圧抵抗R1及びR2と、ANDゲート2と、固定デューティ回路3と、NOTゲート4と、を備える。メイン集積回路パッケージMP1は、外部ピンP1〜P5を有し、MOSトランジスタQ1〜Q2、降圧用制御回路1、ANDゲート2、及び固定デューティ回路3を格納する。サブ集積回路パッケージSP1は、外部ピンP11〜P14を有し、MOSトランジスタQ3〜Q4及びNOTゲート4を格納する。
きる。
図2は、降圧用制御回路1の一構成例を示す図である。図2に示す例において降圧用制御回路1は、エラーアンプ11と、基準電圧源12と、抵抗R3と、コンデンサC2と、ランプ回路13と、コンパレータ14と、発振器15と、タイミング制御回路16とによって構成される。
動作モードの切り替え例として、ここでは出力電圧VOUTに対する入力電圧VINの比が閾値TH以上であるときにモード指定信号S1をローレベルとし、出力電圧VOUTに対する入力電圧VINの比が閾値TH未満であるときにモード指定信号S1をハイレベルとする場合について説明する。
ン/オフ制御し、モード指定信号S1がハイレベルであるためMOSトランジスタQ3のオンデューティD(0≦D≦1)が固定値D’(0<D’<1)に固定された状態でMOSトランジスタQ3及びQ4が相補的にオン/オフする。なお、昇降圧モードでは、MOSトランジスタQ3のオンデューティは出力電圧VOUT及び入力電圧VINそれぞれと独立して設定されている。
図4は、ランプ回路13の一構成例を示す図である。図4に示す例においてランプ回路13は、抵抗R4と、MOSトランジスタQ5〜Q9と、コンデンサC3及びC4と、充放電制御部(不図示)とによって構成される。入力電圧VINの印加端から接地端に向かって、抵抗R4、耐圧対策用NDMOS(N-channel Double-diffused MOS)トランジスタであるMOSトランジスタQ5、充電スイッチであるMOSトランジスタQ6、及びコンデンサC3が順に直列に接続される。放電スイッチであるMOSトランジスタQ7がコンデンサC3に並列接続される。また、MOSトランジスタQ6とコンデンサC3の接続
ノードから接地端に向かって、充電スイッチであるMOSトランジスタQ8及びコンデンサC4が順に直列に接続される。放電スイッチであるMOSトランジスタQ9がコンデンサC4に並列接続される。
D’は複数であってもよい。例えば、固定値D’として0.5と0.3とが設定されており、0.5と0.3のいずれかを固定値D’として選択できる場合、ランプ回路13を例えば図7に示す構成にすればよい。
図9は、スイッチングレギュレータの第2実施形態の全体構成例を示す図である。以下、図9に示すスイッチングレギュレータ102について説明するが、上述したスイッチングレギュレータ101と同様の部分については適宜説明を省略する。
図10は、第2実施形態における降圧用制御回路1の一構成例を示す図である。発振器15は、外付け抵抗RCの抵抗値に応じた周波数のクロック信号CLK1を生成する。ランプ回路13は、クロック信号CLK1の周波数(クロック周波数)と同一周波数のランプ電圧VRを生成する。
電圧VDDとして用いることができる。電流I2は電流I1を第1所定倍した電流であり、電流I3は電流I1を第2所定倍した電流である。第1所定倍と第2所定倍とは同じ値であっても異なる値であってもよい。
で電流I1’に変換する。
第3実施形態に係るスイッチングレギュレータは、図1に示す第1実施形態に係るスイッチングレギュレータ101の一例である。第3実施形態に係るスイッチングレギュレータでは、固定デューティ回路3及び発振器15が図13に示す構成となる。
VFREQの0.5倍であり、電圧V3は基準電圧VFREQの0.3倍である。
図15は、スイッチングレギュレータの第4実施形態の全体構成例を示す図である。図15に示すスイッチングレギュレータ103は、上述したスイッチングレギュレータ101に判定回路61を追加した構成である。
図18は、スイッチングレギュレータの第5実施形態の全体構成例を示す図である。図18に示すスイッチングレギュレータ104は、上述したスイッチングレギュレータ101に付加機能部81と、外部ピン82及び83と、信号処理部84とを追加した構成である。
を制御してMOSトランジスタQ1及びQ2のスイッチング動作を停止させ、MOSトランジスタQ1及びQ2をともにオフ状態にする。
ジスタ84Cは、サブ集積回路パッケージSP1内で過熱状態に陥る可能性が高いMOSトランジスタQ4の近傍に配置することが望ましい。なお、図16に示す場合と同様に本実施形態のメイン集積回路パッケージMP1を降圧型スイッチングレギュレータ104の一部品として用いた場合、付加機能部81の動作は不要になる。したがって、例えば、第4実施形態においてメイン集積回路パッケージMP1に搭載した判定回路61を本実施形態においても採用し、判定回路61の判定結果を次のように利用すればよい。判定回路61の判定結果が外部ピンP5にMOSトランジスタQ3が接続されていることを示していれば、付加機能部81を動作させる。一方、判定回路61の判定結果が外部ピンP5にMOSトランジスタQ3が接続されていないことを示していれば、付加機能部81の動作を停止させる。具体的な回路構成例としては、内部電源電圧VDDの印加端と定電流源81Bとの間にスイッチを設け、判定回路61の判定結果に応じて当該スイッチのオン/オフが切り替わる構成を挙げることができる。
定の傾きを有するスロープ電圧又はインダクタL1の情報を反映したスロープ電圧を用いる構成にすることができる。
次に、先に説明した各スイッチングレギュレータの用途例について説明する。図22は、車載機器を搭載した車両の一構成例を示す外観図である。本構成例の車両Xは、バッテリ(不図示)と、バッテリから供給される直流電圧を入力するプライマリスイッチングレギュレータ(不図示)と、プライマリスイッチングレギュレータから出力される直流電圧を入力するセカンダリスイッチングレギュレータ(不図示)と、車載機器X11〜X17と、を搭載している。先に説明した各スイッチングレギュレータは例えばプライマリスイッチングレギュレータに適用することができる。
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、第5実施形態では付加機能の例として、軽負荷モード時の省電力制御と過熱保護機能を挙げたが、他の機能であってもよい。このように、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
2 ANDゲート
3 固定デューティ回路
4、73 NOTゲート
11 エラーアンプ
12、71、72、81D 基準電圧源
13 ランプ回路
14、27、51〜54、69、70、81C コンパレータ
15 発振器
16 タイミング制御回路
21 分圧回路
22、34 電圧電流変換回路
23 カレントミラー回路
31 デューティ変換回路
32 レベルシフタ
33 ローパスフィルタ
36、37、81B スイッチ
38 カウンタ
61 判定回路
63 マスク信号生成回路
67、81B 定電流源
81 付加機能部
81A 軽負荷モード制御部
84 信号処理部
84A NOTゲート
84B ANDゲート
84C バイポーラトランジスタ
101〜104 スイッチングレギュレータ
C1 出力コンデンサ
C2〜C5、26、44 コンデンサ
L1 インダクタ
MP1 メイン集積回路パッケージ
P1〜P7、P11〜P14、82、83、85、86 外部ピン
Q1〜Q11、24、25、42、43、45、64〜66、2A、2B MOSトランジスタ
R0 出力抵抗
R1、R2 分圧抵抗
R3、R4、35、41、46〜50、68 抵抗
RC、62 外付け抵抗
SP1 サブ集積回路パッケージ
X 車両
X11〜X17 車載機器
Claims (10)
- 入力電圧が印加される第1外部ピンと、
前記入力電圧よりも低い所定電圧が印加される第2外部ピンと、
帰還電圧が印加される第3外部ピンと、
第1端が前記第1外部ピンに接続された第1スイッチと、
第1端が前記第1スイッチの第2端に接続されて第2端が前記第2外部ピンに接続された第2スイッチと、
前記第1スイッチと前記第2スイッチの接続ノードに接続される第4外部ピンと、
前記帰還電圧に応じて前記第1スイッチ及び前記第2スイッチを相補的にオン/オフさせるための降圧用制御信号を生成する第1制御回路と、
昇降圧モード時にオンデューティD(0≦D≦1)が固定値D’(0<D’<1)に固定されているパルス信号を生成する第2制御回路と、
前記昇降圧モード時に前記パルス信号を外部に出力する第5外部ピンと、
第6外部ピンと、
前記パルス信号によって制御される第3スイッチ及び第4スイッチの少なくとも一つに関する付加機能を、前記第6外部ピンから外部に出力する信号又は外部から前記第6外部ピンに供給される信号を用いて実現する付加機能部と、
を有することを特徴とする集積回路パッケージ。 - 前記第2外部ピンが前記第5外部ピンと前記第6外部ピンとの間に配置される請求項1に記載の集積回路パッケージ。
- 前記付加機能部は、前記集積回路パッケージを有するスイッチングレギュレータの負荷が軽負荷であるか否を判定する判定部を有し、前記判定部の判定結果を示す信号を前記第6外部ピンから外部に出力する請求項1または請求項2に記載の集積回路パッケージ。
- 請求項3に記載の集積回路パッケージと、
第1端が前記第4外部ピンに接続されたインダクタと、
第1端が前記インダクタの第2端に接続されて第2端が前記所定電圧の印加端に接続された前記第3スイッチと、
第1端が前記インダクタと前記第3スイッチの接続ノードに接続される前記第4スイッチと、
を有するスイッチングレギュレータであって、
前記昇降圧モード時に前記スイッチングレギュレータの負荷が軽負荷である場合に、前記判定部の判定結果を示す信号に基づいて前記第4スイッチがオフ状態に固定されることを特徴とするスイッチングレギュレータ。 - 前記付加機能部は、外部から前記第6外部ピンに供給される信号に基づいて前記第1制御回路及び前記第2制御回路の動作を停止させる請求項1または請求項2に記載の集積回路パッケージ。
- 請求項5に記載の集積回路パッケージと、
前記第3スイッチ及び前記第4スイッチを格納するサブ集積回路パッケージと、
を有するスイッチングレギュレータであって、
外部から前記第6外部ピンに供給される信号は、前記サブ集積回路パッケージの温度情報信号であることを特徴とするスイッチングレギュレータ。 - 前記サブ集積回路パッケージが温度検出部を有し、
前記温度検出部の駆動電流が前記第6外部ピンから前記サブ集積回路パッケージに供給される請求項6に記載のスイッチングレギュレータ。 - 前記温度検出部が前記第4スイッチの近傍に配置される請求項7に記載のスイッチングレギュレータ。
- 請求項1〜3、5のいずれか一項に記載の集積回路パッケージと、
前記第4外部ピンに接続されるインダクタと、
を有することを特徴とするスイッチングレギュレータ。 - 請求項4、6〜9のいずれか一項に記載のスイッチングレギュレータと、
前記スイッチングレギュレータに電力を供給するバッテリと、
を有することを特徴とする車両。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016157363A JP6734732B2 (ja) | 2016-08-10 | 2016-08-10 | スイッチングレギュレータ及び集積回路パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016157363A JP6734732B2 (ja) | 2016-08-10 | 2016-08-10 | スイッチングレギュレータ及び集積回路パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018026950A true JP2018026950A (ja) | 2018-02-15 |
JP6734732B2 JP6734732B2 (ja) | 2020-08-05 |
Family
ID=61194238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016157363A Active JP6734732B2 (ja) | 2016-08-10 | 2016-08-10 | スイッチングレギュレータ及び集積回路パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6734732B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021136790A (ja) * | 2020-02-27 | 2021-09-13 | 富士電機株式会社 | 制御回路および電源回路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20240088788A1 (en) * | 2022-09-08 | 2024-03-14 | Samsung Electronics Co., Ltd. | Switching regulator and power management integrated circuit including the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56101222A (en) * | 1980-01-18 | 1981-08-13 | Nippon Telegr & Teleph Corp <Ntt> | Variable power supply circuit system |
JP2009033878A (ja) * | 2007-07-27 | 2009-02-12 | Renesas Technology Corp | Dc/dcコンバータ |
JP2011135732A (ja) * | 2009-12-25 | 2011-07-07 | Rohm Co Ltd | モータの駆動回路およびそれを用いた位置制御システムならびに電子機器 |
JP2011229214A (ja) * | 2010-04-15 | 2011-11-10 | Fujitsu Semiconductor Ltd | 制御回路及びスイッチング電源の制御方法 |
JP2014075932A (ja) * | 2012-10-05 | 2014-04-24 | Rohm Co Ltd | 電源装置及びこれを用いた電子機器 |
JP2015047040A (ja) * | 2013-08-29 | 2015-03-12 | 株式会社デンソー | スイッチング電源回路 |
-
2016
- 2016-08-10 JP JP2016157363A patent/JP6734732B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56101222A (en) * | 1980-01-18 | 1981-08-13 | Nippon Telegr & Teleph Corp <Ntt> | Variable power supply circuit system |
JP2009033878A (ja) * | 2007-07-27 | 2009-02-12 | Renesas Technology Corp | Dc/dcコンバータ |
JP2011135732A (ja) * | 2009-12-25 | 2011-07-07 | Rohm Co Ltd | モータの駆動回路およびそれを用いた位置制御システムならびに電子機器 |
JP2011229214A (ja) * | 2010-04-15 | 2011-11-10 | Fujitsu Semiconductor Ltd | 制御回路及びスイッチング電源の制御方法 |
JP2014075932A (ja) * | 2012-10-05 | 2014-04-24 | Rohm Co Ltd | 電源装置及びこれを用いた電子機器 |
JP2015047040A (ja) * | 2013-08-29 | 2015-03-12 | 株式会社デンソー | スイッチング電源回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021136790A (ja) * | 2020-02-27 | 2021-09-13 | 富士電機株式会社 | 制御回路および電源回路 |
JP7415658B2 (ja) | 2020-02-27 | 2024-01-17 | 富士電機株式会社 | 制御回路および電源回路 |
US11923771B2 (en) | 2020-02-27 | 2024-03-05 | Fuji Electric Co., Ltd. | Control circuit and power source circuit |
Also Published As
Publication number | Publication date |
---|---|
JP6734732B2 (ja) | 2020-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6603810B2 (ja) | スイッチングレギュレータ及び集積回路パッケージ | |
JP6901238B2 (ja) | スイッチングレギュレータ及び集積回路パッケージ | |
US20240152171A1 (en) | Current mode control type switching power supply device | |
JP6594199B2 (ja) | スイッチングレギュレータ | |
JP6013036B2 (ja) | 電源装置、並びに、これを用いた車載機器及び車両 | |
JP2014003812A (ja) | 電源装置、並びに、これを用いた車載機器及び車両 | |
JP6734732B2 (ja) | スイッチングレギュレータ及び集積回路パッケージ | |
JP6307398B2 (ja) | 電流モード制御型スイッチング電源装置 | |
JP2014003814A (ja) | 電源装置、並びに、これを用いた車載機器及び車両 | |
JP6101439B2 (ja) | 電源装置、並びに、これを用いた車載機器及び車両 | |
JP6744781B2 (ja) | スイッチングレギュレータ及び集積回路パッケージ | |
WO2017002834A1 (ja) | スイッチングレギュレータ及び集積回路パッケージ | |
JP6471251B2 (ja) | 電流モード制御型スイッチング電源装置 | |
JP6449499B2 (ja) | 電流モード制御型スイッチング電源装置 | |
JP6764492B2 (ja) | 電流モード制御型スイッチング電源装置 | |
JP6744746B2 (ja) | スイッチングレギュレータ | |
JP6329047B2 (ja) | 電流モード制御型スイッチング電源装置 | |
JP6449502B2 (ja) | 電流モード制御型スイッチング電源装置 | |
JP6473253B2 (ja) | 電流モード制御型スイッチング電源装置 | |
JP6307400B2 (ja) | 電流モード制御型スイッチング電源装置 | |
JP6307399B2 (ja) | 電流モード制御型スイッチング電源装置 | |
JP2018088827A (ja) | 電流モード制御型スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6734732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |