JP2021136496A - オーディオ回路 - Google Patents

Abstract

【課題】停止時のノイズを抑制した電流セグメント型Ｄ／Ａコンバータを提供する。【解決手段】電流セグメント型Ｄ／Ａコンバータ３００は、ｎビットのデジタルオーディオ信号ＤＩＮをアナログ差動信号に変換する。ｎ個の第１電流源ＣＳ１は、ｎ個の第１ＭＯＳトランジスタＭＰ１に対応し、それぞれが、ｎ個の第１ＭＯＳトランジスタの対応するひとつのドレインと接続される。ｎ個のセレクタＳＥＬは、ｎ個の第１電流源ＣＳ１に対応し、それぞれが、ｎ個の第１電流源ＣＳ１の対応するひとつが生成する電流を、第１電流経路３０２および第２電流経路３０４のうち、デジタルオーディオ信号の対応するビットに応じた一方に供給する。停止回路３１０は、電流セグメント型Ｄ／Ａコンバータ３００の停止信号ＤＡＣ＿ＯＦＦを受けると、ｎ個の第１ＭＯＳトランジスタＭＰ１のゲートソース間電圧ＶＧＳを時間とともに徐々に低下させる。【選択図】図４

Description

本発明は、オーディオ回路に関する。

デジタルオーディオ信号であるＤＳＤ（Direct Stream Digital）信号やΔΣ変調されたビットストリームを、アナログ信号に変換するために、電流セグメント型Ｄ／Ａコンバータが使用される。

図１は、オーディオシステム１の一部の回路図である。デジタル入力信号ＤＩＮは、ＤＳＤ信号やΔΣ変調されたビットストリームであり、全ｎビットのうち、値が１であるビットの個数（あるいは値が０であるビットの個数）が、信号の大きさを表している。

電流セグメント型Ｄ／Ａコンバータ１０は、デジタル入力信号ＤＩＮを、差動電流信号Ｉ_ＯＵＴ＋，Ｉ_ＯＵＴ−に変換する。電流セグメント型Ｄ／Ａコンバータ１０は、ｎ個のスイッチＳＷ１〜ＳＷｎ、ｎ個の電流源ＣＳ１〜ＣＳｎ、ｎ個のセレクタＳＥＬ１〜ＳＥＬｎを備える。

ｎ個の電流源ＣＳ１〜ＣＳｎは、等しい電流Ｉ_０を生成する。ｎ個のセレクタＳＥＬ１〜ＳＥＬｎには、デジタル入力信号ＤＩＮの対応するビットｂ１〜ｂｎが入力されている。各セレクタＳＥＬｉ（１≦ｉ≦ｎ）は、対応するビットｂｉが１のときに、対応する電流源ＣＳｉが生成する電流Ｉ_０を、ＯＵＴ＋側に供給し、対応するビットｂｉが０のときに、対応する電流源ＣＳｉが生成する電流Ｉ_０を、ＯＵＴ−側に供給する。

ｎビットｂ１〜ｂｎのうち、ｋ個が１であるとき、ＯＵＴ＋端子に流れる電流Ｉ_ＯＵＴ＋は、Ｉ_０×ｋとなり、ＯＵＴ−端子に流れる電流Ｉ_ＯＵＴ−は、Ｉ_０×（ｎ−ｋ）となる。

電流セグメント型Ｄ／Ａコンバータ１０の後段には、トランスインピーダンスアンプ（Ｉ／Ｖ変換アンプ）２０，２２が設けられる。トランスインピーダンスアンプ２０，２２は、差動電流信号Ｉ_ＯＵＴ＋，Ｉ_ＯＵＴ−をそれぞれ、電圧信号Ｖ_ＯＵＴ＋，Ｖ_ＯＵＴ−に変換する。
Ｖ_ＯＵＴ＋＝−Ｒ×Ｉ_ＯＵＴ＋
Ｖ_ＯＵＴ−＝−Ｒ×Ｉ_ＯＵＴ−
差動電圧信号Ｖ_ＯＵＴ＋とＶ_ＯＵＴ−の差分Ｖ_ｄｉｆｆが、デジタル入力信号ＤＩＮに応じたアナログ信号となる。

ロジック回路１２は、電流セグメント型Ｄ／Ａコンバータ１０の停止を指示する停止信号ＯＦＦが入力される。ロジック回路１２は、停止信号ＯＦＦがアサートされると、複数のスイッチＳＷ１〜ＳＷｎ、複数の電流源ＣＳ１〜ＣＳｎを一斉にオフする。これにより回路電流が削減される。

図２は、図１の電流セグメント型Ｄ／Ａコンバータ１０の動作波形図である。有信号期間ｔ_０〜ｔ_１の間、デジタル入力信号ＤＩＮのｎビットのうち、値が１であるビットの個数ｋは、時々刻々と変化し、それによって、出力電圧Ｖ_ＯＵＴ＋，Ｖ_ＯＵＴ−が変化する。

無信号期間ｔ_１〜ｔ_２の間、デジタル入力信号ＤＩＮのｎビットには、０と１が同じ個数（ｎ／２）ずつ、含まれる。このとき、差動電圧信号Ｖ_ＯＵＴ＋，Ｖ_ＯＵＴ−は等しくバイアスレベルＶｂに安定化される。
Ｖｂ＝−（ｎ×Ｉ_０／２）×Ｒ

時刻ｔ_２に、停止信号ＯＦＦがアサートされると、ロジック回路１２は、ｎ個の電流源ＣＳ１〜ＣＳｎおよびｎ個のスイッチＳＷ１〜ＳＷｎを一斉にオフする。時刻ｔ_２において、電流源ＣＳ１〜ＣＳｎがオフになることにより、それらが生成するＩ_０が一斉にゼロとなり、Ｉ_ＯＵＴ＋＝Ｉ_ＯＵＴ−＝０となる。したがって出力電圧Ｖ_ＯＵＴ＋，Ｖ_ＯＵＴ−は、バイアスレベルＶｂから０Ｖに上昇する。

特開２０１６−２０８３６１号公報

本発明者は、図１の電流セグメント型Ｄ／Ａコンバータ１０について検討した結果、以下の課題を認識するに至った。図３は、図１の電流セグメント型Ｄ／Ａコンバータ１０の停止時の波形図である。

ここでの停止信号ＯＦＦは、Ｉ^２Ｃ信号であり、時刻ｔ_２が停止信号の受信完了のタイミング、すなわち停止期間の開始時刻を示す。理想的には、電流セグメント型Ｄ／Ａコンバータ１０を停止する際に、差動電圧信号Ｖ_ＯＵＴ＋，Ｖ_ＯＵＴ−が同電位を保ちながら遷移する。このとき差動信号Ｖ_ｄｉｆｆはゼロであるからノイズは発生しない。しかしながら素子ばらつきなどの影響によって、ｎ個の電流Ｉ_０が０となるタイミングにズレが生ずるため、現実的には図３に示すように、停止期間に遷移した直後に、差動電圧信号Ｖ_ｄｉｆｆが非ゼロとなり、ノイズとして出力される。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、停止時のノイズを抑制した電流セグメント型Ｄ／Ａコンバータの提供にある。

本発明のある態様は、オーディオ回路に関する。オーディオ回路は、ｎビットのデジタルオーディオ信号をアナログ差動信号に変換する電流セグメント型Ｄ／Ａコンバータを含む。電流セグメント型Ｄ／Ａコンバータは、ゲート同士、ソース同士が共通に接続されるｎ個（ｎ≧２）の第１ＭＯＳトランジスタと、ｎ個の第１ＭＯＳトランジスタと対応し、それぞれが、ｎ個の第１ＭＯＳトランジスタの対応するひとつのドレインと接続される、ｎ個の第１電流源と、ｎ個の第１電流源に対応し、それぞれが、ｎ個の第１電流源の対応するひとつが生成する電流を、第１電流経路および第２電流経路のうち、デジタルオーディオ信号の対応するビットに応じた一方に供給する、ｎ個のセレクタと、電流セグメント型Ｄ／Ａコンバータの停止信号を受けると、ｎ個の第１ＭＯＳトランジスタのゲートソース間電圧を時間とともに徐々に低下させる停止回路と、を備える。

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。

本発明のある態様によれば、差動出力の電流セグメント型Ｄ／Ａコンバータのノイズ特性を改善できる。

オーディオシステムの一部の回路図である。 図１の電流セグメント型Ｄ／Ａコンバータの動作波形図である。 図１の電流セグメント型Ｄ／Ａコンバータの停止時の波形図である。 実施の形態に係るオーディオＩＣの基本構成を示す回路図である。 図４の電流セグメント型Ｄ／Ａコンバータの動作波形図である。 実施例１に係るオーディオＩＣの回路図である。 図６のオーディオＩＣのノイズの測定結果を示す図である。 オーディオシステムのブロック図である。 変形例１に係るオーディオＩＣの回路図である。

（実施の形態の概要）
本明細書に開示される一実施の形態は、オーディオ回路に関する。オーディオ回路は、ｎビットのデジタルオーディオ信号をアナログ差動信号に変換する電流セグメント型Ｄ／Ａコンバータを含む。電流セグメント型Ｄ／Ａコンバータは、ゲート同士、ソース同士が共通に接続されるｎ個（ｎ≧２）の第１ＭＯＳトランジスタと、ｎ個の第１ＭＯＳトランジスタと対応し、それぞれが、ｎ個の第１ＭＯＳトランジスタの対応するひとつのドレインと接続される、ｎ個の第１電流源と、ｎ個の第１電流源に対応し、それぞれが、ｎ個の第１電流源の対応するひとつが生成する電流を、第１電流経路および第２電流経路のうち、デジタルオーディオ信号の対応するビットに応じた一方に供給する、ｎ個のセレクタと、電流セグメント型Ｄ／Ａコンバータの停止信号を受けると、ｎ個の第１ＭＯＳトランジスタのゲートソース間電圧を時間とともに徐々に低下させる停止回路と、を備える。

この構成では、Ｄ／Ａコンバータの停止時に、ｎ個の第１電流源の動作を維持したまま、先行してｎ個の第１ＭＯＳトランジスタのゲートソース間電圧が徐々に低下し、ｎ個の第１ＭＯＳトランジスタが徐々にオフ状態に近づいていく。そのため第１電流経路と第２電流経路に流れる電流は、バランスした状態で緩やかに減少していくため、ノイズを低減できる。

停止回路は、ｎ個の第１ＭＯＳトランジスタのゲートソース間電圧を低下させた後、ｎ個の第１電流源をオフしてもよい。これにより、Ｄ／Ａコンバータの停止状態における無駄な消費電流を削減できる。またｎ個の第１電流源がオフするタイミングがずれたとしても、それらが生成する電流はゼロとなっているため、ノイズは発生しない。

ｎ個の第１電流源は、ゲート同士が共通に接続されたｎ個の第２ＭＯＳトランジスタを含んでもよい。オーディオ回路は、ｎ個の第１ＭＯＳトランジスタのゲートに第１バイアス電圧を供給し、ｎ個の第２ＭＯＳトランジスタのゲートに第２バイアス電圧を供給するバイアス回路をさらに備えてもよい。

バイアス回路は、第１ＭＯＳトランジスタと同型の第３ＭＯＳトランジスタと、第２ＭＯＳトランジスタと同型であり、ゲートおよびドレインが、第２ＭＯＳトランジスタのゲートと接続され、ソースが第３ＭＯＳトランジスタと接続される第４ＭＯＳトランジスタと、第４ＭＯＳトランジスタのドレインと接続される基準電流源と、を含んでもよい。これにより、ｎ個の第２ＭＯＳトランジスタが、基準電流源が生成する基準電流に比例した電流源として動作する。

バイアス回路は、第１ＭＯＳトランジスタと同型であり、ゲートが、第１ＭＯＳトランジスタのゲートと接続され、ソースが第１ＭＯＳトランジスタのソースと接続される第５ＭＯＳトランジスタと、第２ＭＯＳトランジスタと同型であり、ゲートが、第２ＭＯＳトランジスタのゲートと接続され、ソースが第５ＭＯＳトランジスタのドレインと接続され、ドレインが抵抗と接続される第６ＭＯＳトランジスタと、抵抗の電圧降下が基準電圧に近づくように、第５ＭＯＳトランジスタのゲート電圧を制御するフィードバック回路と、をさらに含んでもよい。第５ＭＯＳトランジスタのゲート電圧が、第１バイアス電圧としてｎ個の第１ＭＯＳトランジスタに供給されてもよい。

第５ＭＯＳトランジスタのゲートソース間には、キャパシタが接続されてもよい。停止回路は、停止信号に応答して、キャパシタを放電する第２電流源を含んでもよい。これにより、ｎ個の第１ＭＯＳトランジスタのゲートソース間電圧を徐々に低下させ、それらを緩やかにターンオフさせることができる。

第２電流源が生成する電流量は、外部から設定可能であってもよい。キャパシタの容量に応じて、電流量を調節することにより、ｎ個の第１ＭＯＳトランジスタのターンオフの速度を最適化できる。

ｎ個の第１電流源をオフするタイミングは、外部のコントローラからの制御信号に応じて生成されてもよい。

ｎ個の第１電流源をオフするタイミングは、停止回路が生成してもよい。

オーディオ回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。

図４は、実施の形態に係るオーディオＩＣ２００の基本構成を示す回路図である。オーディオシステム１００は、オーディオＩＣ２００およびトランスインピーダンスアンプ１０２，１０４を備える。

オーディオＩＣ２００は、電流セグメント型Ｄ／Ａコンバータ３００を備える。電流セグメント型Ｄ／Ａコンバータ３００は、デジタルオーディオ信号ＤＩＮを、差動電流信号Ｉ_ＯＵＴ＋，Ｉ_ＯＵＴ−に変換し、出力端子ＯＵＴ＋，ＯＵＴ−から出力する。デジタルオーディオ信号ＤＩＮはｎビットｂ１〜ｂｎを含むビット列である。

トランスインピーダンスアンプ１０２，１０４はそれぞれ、差動電流信号Ｉ_ＯＵＴ＋，Ｉ_ＯＵＴ−を電圧信号Ｖ_ＯＵＴ＋，Ｖ_ＯＵＴ−に変換する。

電流セグメント型Ｄ／Ａコンバータ３００は、ｎ個の第１ＭＯＳトランジスタＭＰ１＿１〜ＭＰ１＿ｎ、ｎ個の第１電流源ＣＳ１＿１〜ＣＳ１＿ｎ、ｎ個のセレクタＳＥＬ１〜ＳＥＬｎおよび停止回路３１０を備える。

ｎ個の第１ＭＯＳトランジスタＭＰ１＿１〜ＭＰ１＿ｎは、ゲート同士、ソース同士が共通に接続される。本実施の形態においてｎ個の第１ＭＯＳトランジスタＭＰ１は、ＰＭＯＳトランジスタであり、それらのソースは、電源ピンＶＣＣと接続される。また電流セグメント型Ｄ／Ａコンバータ３００の動作中、ｎ個の第１ＭＯＳトランジスタＭＰ１＿１〜ＭＰ１＿ｎのゲート電圧は、図示しないバイアス回路によって、適切な電圧レベルにバイアスされている。

ｎ個の第１電流源ＣＳ１＿１〜ＣＳ１＿ｎは、ｎ個の第１ＭＯＳトランジスタＭＰ１＿１〜ＭＰ１＿ｎに対応する。ｉ番目の第１電流源ＣＳ１＿ｉ（１≦ｉ≦ｎ）は、対応する第１ＭＯＳトランジスタＭＰ１＿ｉのドレインと接続される。ｎ個の第１電流源ＣＳ１＿１〜ＣＳ１＿ｎは、等しい電流Ｉ_０を生成する。

ｎ個のセレクタＳＥＬ１〜ＳＥＬｎは、ｎ個の第１電流源ＣＳ１＿１〜ＣＳ１＿ｎに対応する。ｉ番目のセレクタＳＥＬｉは、ｎ個の第１電流源ＣＳ１＿１〜ＣＳ１＿ｎの対応するひとつＣＳ１＿ｉが生成する電流Ｉ_０を、第１電流経路３０２および第２電流経路３０４のうち、デジタルオーディオ信号ＤＩＮの対応するビットｂｉに応じた一方に供給する。たとえばｂｉ＝１のとき、電流Ｉ_０は第１電流経路３０２に供給され、ｂｉ＝０のとき、電流Ｉ_０は第２電流経路３０４に供給される。

停止回路３１０は、電流セグメント型Ｄ／Ａコンバータ３００の停止信号ＤＡＣ＿ＯＦＦを受けると、ｎ個の第１ＭＯＳトランジスタＭＰ１＿１〜ＭＰ１＿ｎのゲートソース間電圧Ｖ_ＧＳを時間とともに徐々に低下させる。その後、停止回路３１０は、ゲートソース間電圧Ｖ_ＧＳが十分に小さくなった後に（たとえば実質的にゼロとなった後）、ｎ個の第１電流源ＣＳ１＿１〜ＣＳ１＿ｎに対するイネーブル信号ＣＳ＿ＥＮをネゲートして、それらをオフする。

以上がオーディオＩＣ２００の基本構成である。続いてその動作を説明する。図５は、図４の電流セグメント型Ｄ／Ａコンバータ３００の動作波形図である。有信号期間ｔ_０〜ｔ_１の間、デジタル入力信号ＤＩＮのｎビットのうち、値が１であるビットの個数ｋは、時々刻々と変化し、それによって、出力電圧Ｖ_ＯＵＴ＋，Ｖ_ＯＵＴ−が変化する。

無信号期間ｔ_１〜ｔ_２の間、デジタル入力信号ＤＩＮのｎビットには、０と１が同じ個数（ｎ／２）ずつ、含まれる。このとき、差動電圧信号Ｖ_ＯＵＴ＋，Ｖ_ＯＵＴ−は等しくバイアスレベルＶｂに安定化される。
Ｖｂ＝−（ｎ×Ｉ_０／２）×Ｒ

有信号期間ｔ_０〜ｔ_１および無信号期間ｔ_１〜ｔ_２の間、ｎ個の第１ＭＯＳトランジスタＭＰ１＿１〜ＭＰ１＿ｎのゲートソース間電圧Ｖ_ＧＳは、適切な電圧レベルにバイアスされている。

時刻ｔ_２に、停止信号ＤＡＣ＿ＯＦＦがアサートされると、停止回路３１０は、複数の第１ＭＯＳトランジスタＭＰ１＿１〜ＭＰ１＿ｎのゲートソース間電圧Ｖ_ＧＳを徐々に低下させる。ゲートソース間電圧Ｖ_ＧＳが実質的にゼロとなる時刻ｔ_３までの期間を、ターンオフ期間という。

ターンオフ期間の間、差動電圧信号Ｖ_ＯＵＴ＋，Ｖ_ＯＵＴ−は、バイアスレベルＶｂから０Ｖに向かって徐々に増大していく。

そして時刻ｔ３に、イネーブル信号ＣＳ＿ＥＮがネゲートされ、ｎ個の第１電流源ＣＳ１＿１〜ＣＳ１＿ｎがオフとなる。

以上が電流セグメント型Ｄ／Ａコンバータ３００の動作である。この電流セグメント型Ｄ／Ａコンバータ３００によれば、Ｄ／Ａコンバータの停止時の切り替えノイズを抑制することができる。

本発明は、図４の回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。

図６は、実施例１に係るオーディオＩＣ２００Ａの回路図である。ｎ個の第１電流源ＣＳ１＿１〜ＣＳ１＿２は、ゲート同士が共通に接続されたｎ個の第２ＭＯＳトランジスタＭＰ２＿１〜ＭＰ２＿ｎを含む。複数の第１ＭＯＳトランジスタＭＰ１のゲートには、バイアス回路３２０が生成する第１バイアス電圧Ｖｂｐ１が供給され、複数の第２ＭＯＳトランジスタＭＰ２のゲートには、バイアス回路３２０が生成する第２バイアス電圧Ｖｂｐ２が供給される。

バイアス回路３２０は、第３ＭＯＳトランジスタＭＰ３〜第６ＭＯＳトランジスタＭＰ６、基準電流源３２２、フィードバック回路３２４を含む。

第３ＭＯＳトランジスタＭＰ３は、第１ＭＯＳトランジスタＭＰ１と同型であり、ゲートドレイン間が結線される。第４ＭＯＳトランジスタＭＰ４は、第２ＭＯＳトランジスタＭＰ２と同型であり、ゲートおよびドレインが、第２ＭＯＳトランジスタＭＰ２のゲートと接続される。第４ＭＯＳトランジスタＭＰ４のソースは、第３ＭＯＳトランジスタＭＰ３のドレインと接続される。基準電流源３２２は、第４ＭＯＳトランジスタＭＰ４のドレインと接続され、基準電流Ｉ_ＲＥＦを生成する。

第４ＭＯＳトランジスタＭＰ４およびｎ個の第２ＭＯＳトランジスタＭＰ２＿１〜ＭＰ２＿ｎは、カレントミラー回路を形成している。第４ＭＯＳトランジスタＭＰ４のゲート電圧が、第２バイアス電圧Ｖｂｐ２として、ｎ個の第２ＭＯＳトランジスタＭＰ２＿１〜ＭＰ２＿ｎのゲートに供給され、ｎ個の第２ＭＯＳトランジスタＭＰ２＿１〜ＭＰ２＿ｎには、基準電流Ｉ_ＲＥＦに比例する電流Ｉ_０が流れる。

第５ＭＯＳトランジスタＭＰ５は、第１ＭＯＳトランジスタＭＰ１と同型であり、ゲートが、第１ＭＯＳトランジスタＭＰ１のゲートと接続される。また第５ＭＯＳトランジスタＭＰ５およびｎ個の第１ＭＯＳトランジスタＭＰ１＿１〜ＭＰ１＿ｎのソースは、電源ピンＶＣＣと接続される。

第６ＭＯＳトランジスタＭＰ６は、第２ＭＯＳトランジスタＭＰ２と同型である。第６ＭＯＳトランジスタＭＰ６のゲートは、第２ＭＯＳトランジスタＭＰ２のゲートと接続され、そのソースは第５ＭＯＳトランジスタＭＰ５のドレインと接続される。第６ＭＯＳトランジスタＭＰ６のドレインは、抵抗Ｒ１と接続される。フィードバック回路３２４は、抵抗Ｒ１の電圧降下が基準電圧Ｖ_ＢＧに近づくように、ｎ個の第１ＭＯＳトランジスタＭＰ１＿１〜ＭＰ１＿ｎおよび第５ＭＯＳトランジスタＭＰ５のゲート電圧をフィードバック制御する。たとえばフィードバック回路３２４は、オペアンプで構成することができる。第５ＭＯＳトランジスタＭＰ５のゲート電圧が、第１バイアス電圧Ｖｂｐ１として、ｎ個の第１ＭＯＳトランジスタＭＰ１＿１〜ＭＰ１＿ｎのゲートに供給される。

第５ＭＯＳトランジスタＭＰ５のゲートソース間、すなわち、ＶＲＥＦピンとＶＣＣピンの間には、外付けのキャパシタＣ１が接続される。これにより、第１バイアス電圧Ｖｂｐ１が安定化される。

停止回路３１０は、第２電流源３１２およびロジック回路３１４を含む。

第２電流源３１２は、第５ＭＯＳトランジスタＭＰ５のゲートと接続される。ロジック回路３１４は、停止信号ＤＡＣ＿ＯＦＦに応答して第２電流源３１２をイネーブルとする。第２電流源３１２は、第５ＭＯＳトランジスタＭＰ５のゲートにオフ電流Ｉ_ＯＦＦをソースし、キャパシタＣ１を放電する。これにより、第１バイアス電圧Ｖｂｐ１、すなわち第１ＭＯＳトランジスタＭＰ１のゲートソース間電圧Ｖ_ＧＳを一定の傾きで徐変させることができる。

たとえば第２電流源ＣＳ２が生成する電流量は、外部から設定可能としてもよい。たとえば、オーディオＩＣ２００Ａは、Ｉ^２Ｃ（Inter IC）インタフェース回路を備え、所定のレジスタに、電流の設定値を書き込むようにしてもよい。これにより、キャパシタＣ１の容量に応じて、電流Ｉ_ＯＦＦの電流量を設定でき、第１バイアス電圧Ｖｂｐ１の変化速度を設定できる。

ロジック回路３１４は、第２電流源３１２をイネーブルとした後、所定のタイミングで、電流源ＣＳ１のイネーブル信号ＣＳ＿ＥＮをネゲートし、ｎ個の第１電流源ＣＳ１をオフする。ｎ個の第１電流源ＣＳ１をオフする手法は限定されない。たとえば基準電流源３２２を停止してもよいし、第４ＭＯＳトランジスタＭＰ４のゲートソース間をショートしてもよい。

イネーブル信号ＣＳ＿ＥＮをネゲートするタイミングは、ロジック回路３１４が生成してもよい。たとえばロジック回路３１４はタイマー回路を含み、停止信号ＤＡＣ＿ＯＦＦのアサートから所定時間の経過後に、イネーブル信号ＣＳ＿ＥＮをネゲートしてもよい。

あるいは停止回路３１０は、第１ＭＯＳトランジスタＭＰ１のゲートソース間電圧Ｖ_ＧＳを所定のしきい値と比較するコンパレータ（不図示）を含んでもよい。ロジック回路３１４は、ゲートソース間電圧Ｖ_ＧＳがしきい値より小さくなると、イネーブル信号ＣＳ＿ＥＮをネゲートしてもよい。

あるいは、ロジック回路３１４は、ｎ個の第１電流源ＣＳ１をオフするタイミングを、オーディオＩＣ２００Ａの外部から受信してもよい。

図７は、図６のオーディオＩＣ２００Ａのノイズの測定結果を示す図である。図７は、オシロスコープで測定した波形である。時刻ｔ_２は、停止期間の開始タイミングであり、時刻ｔ_３は、電流源のイネーブル信号ＣＳ＿ＥＮがネゲートされるタイミングを示す。

時刻ｔ_０に停止信号ＤＡＣ＿ＯＦＦが発生すると、差動信号Ｖ_ＯＵＴ＋，Ｖ_ＯＵＴ−が実質的に同一の電圧レベルを維持しながら、時間とともに緩やかに増大していく。

図８は、オーディオシステム１００Ｂのブロック図である。オーディオシステム１００Ｂは、２チャンネルのオーディオＩＣ２００Ｂと、トランスインピーダンスアンプ１０２Ｌ，１０４Ｌ，１０２Ｒ，１０４Ｒを備える。

オーディオＩＣ２００Ｂは、２チャンネルの電流セグメント型Ｄ／Ａコンバータ３００Ｌ，３００Ｒに加えて、ＰＣＭ（Pulse-Code Modulation）インタフェース２０２、ＤＳＤインタフェース２０４、オーディオファンクションコントローラ２０８、オーバーサンプリングフィルタ２１０、ΔΣ変調器２１２、制御インタフェース２２０、システムコントローラ２２２、基準電流源２２４を備える。

ＰＣＭインタフェース２０２は、外部の音源から、ＰＣＭフォーマットのオーディオ信号を受信する。オーディオファンクションコントローラ２０８は、ＰＣＭフォーマットのオーディオ信号に対して、さまざまな信号処理を施す。オーバーサンプリングフィルタ２１０は、オーディオファンクションコントローラ２０８の出力をオーバーサンプリングする。ΔΣ変調器２１２は、オーバーサンプリングフィルタ２１０の出力をΔΣ変調する。

ＤＳＤインタフェース２０４は、外部の音源から、ＤＳＤフォーマットのオーディオ信号を受信する。

電流セグメント型Ｄ／Ａコンバータ３００Ｌ，３００Ｒは、ΔΣ変調器２１２またはＤＳＤインタフェース２０４の出力を受け、アナログのオーディオ信号（電流信号）に変換する。Ｄ／Ａコンバータ３００Ｌの出力は、トランスインピーダンスアンプ１０２Ｌ，１０４Ｌによって電圧信号に変換され、Ｄ／Ａコンバータ３００Ｒの出力は、トランスインピーダンスアンプ１０２Ｒ，１０４Ｒによって電圧信号に変換される。

制御インタフェース２２０は、Ｉ^２ＣインタフェースやＳＰＩ（Serial Peripheral Interface）であり、外部のマイコンから、制御信号や設定値を受信する。この制御信号には、上述した電流セグメント型Ｄ／Ａコンバータ３００に対する停止信号ＤＡＣ＿ＯＦＦが含まれる。

システムコントローラ２２２は、制御インタフェース２２０が受信した信号にもとづいて、オーディオＩＣ２００Ｂを制御する。図６のロジック回路３１４は、システムコントローラ２２２の一部として実装してもよい。

オーディオＩＣ２００は、オーディオプレイヤやスマートフォン、デジタルカメラ、ラップトップコンピュータやデスクトップコンピュータ、デジタルビデオカメラなどの電子機器に用いることができる。あるいは、オーディオＩＣ２００は、オーディオコンポーネント機器であるデジタルプレイヤーに使用することができ、あるいは車載オーディオシステムに用いることができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（変形例１）
図４や図６では、電流ソース型の電流セグメント型Ｄ／Ａコンバータ３００を説明したが、電流シンク型で構成してもよい。図９は、変形例１に係るオーディオＩＣ２００Ｃの回路図である。オーディオＩＣ２００Ｃは、電流セグメント型Ｄ／Ａコンバータ３００Ｃを含む。電流セグメント型Ｄ／Ａコンバータ３００Ｃは、ＮＭＯＳトランジスタで構成されており、具体的には、図６のＰＭＯＳトランジスタをＮＭＯＳトランジスタに置換し、天地を反転した構成を有する。

この変形例１では、Ｖ／Ｉ変換回路を、抵抗のみで構成しているが、トランスインピーダンスアンプで構成してもよい。

（変形例２）
実施の形態では、トランスインピーダンスアンプ１０２、１０４がオーディオＩＣ２００の外部に設けられたが、それらはオーディオＩＣ２００に集積化されてもよい。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用の一側面を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００ オーディオシステム
１０２，１０４ トランスインピーダンスアンプ
２００ オーディオＩＣ
２０２ ＰＣＭインタフェース
２０４ ＤＳＤインタフェース
２０８ オーディオファンクションコントローラ
２１０ オーバーサンプリングフィルタ
２１２ ΔΣ変調器
２２０ 制御インタフェース
２２２ システムコントローラ
２２４ 基準電流源
３００ 電流セグメント型Ｄ／Ａコンバータ
３０２ 第１電流経路
３０４ 第２電流経路
３１０ 停止回路
３１２ 第２電流源
３１４ ロジック回路
ＭＰ１ 第１ＭＯＳトランジスタ
３２０ バイアス回路
３２２ 基準電流源
３２４ フィードバック回路
ＣＳ１ 第１電流源
ＣＳ２ 第２電流源
ＳＥＬ セレクタ
ＭＰ１ 第１ＭＯＳトランジスタ
ＭＰ２ 第２ＭＯＳトランジスタ
ＭＰ３ 第３ＭＯＳトランジスタ
ＭＰ４ 第４ＭＯＳトランジスタ
ＭＰ５ 第５ＭＯＳトランジスタ
ＭＰ６ 第６ＭＯＳトランジスタ

Claims (10)

1. ｎビットのデジタルオーディオ信号をアナログ差動信号に変換する電流セグメント型Ｄ／Ａコンバータを含み、
   前記電流セグメント型Ｄ／Ａコンバータは、
   ゲート同士、ソース同士が共通に接続されるｎ個（ｎ≧２）の第１ＭＯＳトランジスタと、
   前記ｎ個の第１ＭＯＳトランジスタに対応し、それぞれが、前記ｎ個の第１ＭＯＳトランジスタの対応するひとつのドレインと接続される、ｎ個の第１電流源と、
   前記ｎ個の第１電流源に対応し、それぞれが、前記ｎ個の第１電流源の対応するひとつが生成する電流を、第１電流経路および第２電流経路のうち、前記デジタルオーディオ信号の対応するビットに応じた一方に供給する、ｎ個のセレクタと、
   前記電流セグメント型Ｄ／Ａコンバータの停止信号を受けると、前記ｎ個の第１ＭＯＳトランジスタのゲートソース間電圧を時間とともに徐々に低下させる停止回路と、
   を備えることを特徴とするオーディオ回路。
2. 前記停止回路は、前記ｎ個の第１ＭＯＳトランジスタのゲートソース間電圧を低下させた後、前記ｎ個の第１電流源をオフすることを特徴とする請求項１に記載のオーディオ回路。
3. 前記ｎ個の第１電流源は、ゲート同士が共通に接続されたｎ個の第２ＭＯＳトランジスタを含み、
   前記電流セグメント型Ｄ／Ａコンバータは、前記ｎ個の第１ＭＯＳトランジスタのゲートに第１バイアス電圧を供給し、前記ｎ個の第２ＭＯＳトランジスタのゲートに第２バイアス電圧を供給するバイアス回路をさらに備えることを特徴とする請求項１または２に記載のオーディオ回路。
4. 前記バイアス回路は、
   前記第１ＭＯＳトランジスタと同型の第３ＭＯＳトランジスタと、
   前記第２ＭＯＳトランジスタと同型であり、ゲートおよびドレインが、前記第２ＭＯＳトランジスタのゲートと接続され、ソースが前記第３ＭＯＳトランジスタと接続される第４ＭＯＳトランジスタと、
   前記第４ＭＯＳトランジスタのドレインと接続される基準電流源と、
   を含み、前記第４ＭＯＳトランジスタのゲート電圧が、前記第２バイアス電圧であることを特徴とする請求項３に記載のオーディオ回路。
5. 前記バイアス回路は、
   前記第１ＭＯＳトランジスタと同型であり、ゲートが、前記第１ＭＯＳトランジスタのゲートと接続され、ソースが前記第１ＭＯＳトランジスタのソースと接続される第５ＭＯＳトランジスタと、
   前記第２ＭＯＳトランジスタと同型であり、ゲートが、前記第２ＭＯＳトランジスタのゲートと接続され、ソースが前記第５ＭＯＳトランジスタのドレインと接続され、ドレインが抵抗と接続される第６ＭＯＳトランジスタと、
   前記抵抗の電圧降下が基準電圧に近づくように前記第５ＭＯＳトランジスタのゲート電圧を制御するフィードバック回路と、
   をさらに含み、前記第５ＭＯＳトランジスタのゲート電圧が前記第１バイアス電圧であることを特徴とする請求項４に記載のオーディオ回路。
6. 前記第５ＭＯＳトランジスタのゲートソース間にはキャパシタが接続され、
   前記停止回路は、前記停止信号に応答して、前記キャパシタを放電する第２電流源を含むことを特徴とする請求項５に記載のオーディオ回路。
7. 前記第２電流源が生成する電流量は、外部から設定可能であることを特徴とする請求項６に記載のオーディオ回路。
8. 前記ｎ個の第１電流源をオフするタイミングは、外部のコントローラからの制御信号に応じて生成されることを特徴とする請求項２に記載のオーディオ回路。
9. 前記ｎ個の第１電流源をオフするタイミングは、前記停止回路が生成することを特徴とする請求項２に記載のオーディオ回路。
10. ひとつの半導体基板に一体集積化されることを特徴とする請求項１から９のいずれかに記載のオーディオ回路。

Images