JP2021132461A - シミュレーションシステム、シミュレーション方法、および、プログラム - Google Patents
シミュレーションシステム、シミュレーション方法、および、プログラム Download PDFInfo
- Publication number
- JP2021132461A JP2021132461A JP2020026384A JP2020026384A JP2021132461A JP 2021132461 A JP2021132461 A JP 2021132461A JP 2020026384 A JP2020026384 A JP 2020026384A JP 2020026384 A JP2020026384 A JP 2020026384A JP 2021132461 A JP2021132461 A JP 2021132461A
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- impedance
- test machine
- circuit
- impedance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 320
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000012360 testing method Methods 0.000 claims abstract description 251
- 238000001514 detection method Methods 0.000 claims abstract description 61
- 238000012546 transfer Methods 0.000 claims description 91
- 238000010586 diagram Methods 0.000 claims description 20
- 230000006870 function Effects 0.000 description 94
- 230000005540 biological transmission Effects 0.000 description 59
- 238000004364 calculation method Methods 0.000 description 55
- 230000008569 process Effects 0.000 description 52
- 238000005259 measurement Methods 0.000 description 16
- 238000012545 processing Methods 0.000 description 13
- 238000004891 communication Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000013016 damping Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
Abstract
Description
特許文献1 特開2014−204503号公報
特許文献2 特開2017−77077号公報
非特許文献1 Wei Ren, et al. "Improve the Stability and the Accuracy of Power Hardware-in the Loop Simulation by Selecting appropriate Interface Algorithms," IEEE Trans. Industry Applications, vol. 44, No. 4, 2008
図1は、本実施形態に係るシミュレーションシステム1を供試機2とともに示す。シミュレーションシステム1は、接続対象回路に接続されるべき供試機2のハードウェアインザループシミュレーションを行うものであり、本実施形態では一例として、接続対象回路をシミュレーションして、供試機2が接続対象回路に接続された場合の動作を試験する。シミュレーションシステム1は、インタフェース回路10と、シミュレーション装置11と、算出装置13と、調整装置14と、設定装置17と、切替装置18とを備えてよい。
供試機2は、シミュレーションシステム1による試験対象の装置である。例えば供試機2は、電力変換装置であってよく、本実施形態では一例として、PCS(Power Conditioning System)、UPS(Uninterruptible Power Supply)またはインバータであってよい。供試機2は、製品の実機であってもよいし、実機と同等の機能を有しながら容量などをスケールダウンしたミニモデルであってもよい。供試機2には、内部インピーダンスZLが存在し得る。供試機2のインピーダンスZLは、抵抗成分RLおよびリアクタンス成分LLを含んでよい。供試機2にはアナログで入出力が行われてよい。
インタフェース回路10は、供試機2に接続される。インタフェース回路10は、供試機2とシミュレーション装置11との間で信号や電力の遣り取りを仲介するパワーアンプであってよい。インタフェース回路10は、二次側インピーダンス素子Rab、電圧源101、電圧測定部102、電流測定部103、ADコンバータ104、105およびDAコンバータ106を有する。
シミュレーション装置11は、インタフェース回路10を介して供試機2に接続される。シミュレーション装置11は、接続対象回路110と、仮想インタフェース回路111と、仮想インタフェース回路111に設けられた位相補償フィルタ1119とを含むシミュレーション対象回路1000をシミュレーションする。シミュレーション対象回路1000は、インタフェース回路10を介して供試機2に接続されてよい。シミュレーション装置11は、少なくとも接続対象回路110および供試機2を含むハードウェアインザループ回路1001を仮想の回路1002(図4、図5参照)としてさらにシミュレーション可能であってよい。シミュレーション装置11にはデジタルで入出力が行われてよい。
接続対象回路110は、供試機2が接続されるべき接続対象回路をシミュレーションしたものである。接続対象回路110は、供試機2の反応を試験するべく、実際の接続対象回路では実現することが難しい故障や事故などの様々な異常状態を生じさせてよい。接続対象回路110は、実際に接続対象回路110と供試機2とが接続された場合に供試機2に交流電圧を供給するべき電圧源1101を有してよい。なお、シミュレーションが行われる場合に、電圧源1101から供試機2に供給されるべき電圧は、インタフェース回路10の電圧源101から供試機2に供給されることとなる。電圧源1101と、接続対象回路110における交流電力の出力端子との間には、内部インピーダンスRs(s)が存在し得る。接続対象回路110が電力系統である場合には、内部インピーダンスRs(s)は、その電力系統の内部のインピーダンスであってよい。
仮想インタフェース回路111は、接続対象回路110と、インタフェース回路10との間を接続する回路であり、インタフェース回路10を介した接続によるシミュレーション誤差を補償する。シミュレーション誤差は、インタフェース回路10の伝達特性に起因して生じてしまうシミュレーション誤差であってよく、例えば供試機2が実際の接続対象回路に接続された場合の挙動に対するシミュレーション誤差であってよい。仮想インタフェース回路111は、本実施形態では一例として減衰インピーダンス方式(DIM)のインタフェース回路である。仮想インタフェース回路111は、電圧源1111、電流源1112および電圧測定部1113に加え、一次側インピーダンス素子Rabs(共通インピーダンスとも称する)と、減衰インピーダンス回路1115とを有する。
位相補償フィルタ1119は、接続対象回路110と供試機2との間で通信される信号の伝達遅れを補償する。なお、接続対象回路110と供試機2との間の伝達遅れには、供試機2から接続対象回路110へ通信される信号(第1信号とも称する)の伝達遅れと、接続対象回路110から供試機2へ通信される信号(第2信号とも称する)の伝達遅れとが含まれる。位相補償フィルタ1119は、第1信号の経路と、第2信号の経路との何れか一方に設けられてよく、本実施形態では一例として第2信号の経路に設けられる。より具体的には、位相補償フィルタ1119は、電圧測定部1113とDAコンバータ106との間の通信経路に設けられてよい。
算出装置13は、供試機2のインピーダンスZLを算出する。算出装置13は、電圧測定部102およびADコンバータ104の何れか一方からの信号と、電流測定部103およびADコンバータ105の何れか一方からの信号とに基づいてインピーダンスを算出してよく、算出結果を調整装置14に供給してよい。なお、本実施形態では一例として、算出装置13は、少なくとも一部がシミュレーション装置11によって仮想インタフェース回路111内に仮想的に実現されており、仮想インタフェース回路111内に図示されている。但し、算出装置13は、接続対象回路110内に仮想的に実現されてもよいし、インタフェース回路10内に物理的に具備されてもよいし、シミュレーション装置11およびインタフェース回路10とは別個の装置として設けられてもよい。後述の調整装置14、設定装置17および切替装置18についても同様である。
調整装置14は、算出された供試機2のインピーダンスZLに基づいて、仮想インタフェース回路111のインピーダンスを調整する。本実施形態では一例として、調整装置14は、減衰インピーダンス回路1115のインピーダンスを調整してよい。
設定装置17は、位相補償フィルタ1119のパラメータを設定する。設定装置17は、供試機2から接続対象回路110への第1信号の伝達遅れと、接続対象回路110から供試機2への第2信号の伝達遅れとを加算してまとめた等価伝達遅れが位相補償フィルタ1119で補償されるように、位相補償フィルタ1119のパラメータを設定してよい。これに代えて/加えて、設定装置17は、接続対象回路110が直接的に供試機2に接続された場合に接続対象回路110で生じさせる信号と、供試機2で生じる信号との関係を表す伝達関数Gorg(s)(図4参照。但しsは複素数の変数)と、接続対象回路110が仮想インタフェース回路111およびインタフェース回路10を介して供試機2に接続された場合に接続対象回路110で生じさせる信号と、供試機2で生じる信号との関係を表す伝達関数GIF(s,p)(図5参照)とを算出し、両者が近似するよう位相補償フィルタ1119のパラメータを設定してよい。
切替装置18は、シミュレーションシステム1の動作モードをオンライン設定モードと、オフライン設定モードと、試験モードとの間で切り替える。切替装置18は、オペレータの操作によって動作モードを切り替えてよく、動作モードの切替信号を算出装置13や設定装置17などに供給してよい。
図2は、算出装置13を示す。算出装置13は、供給部131と、測定部132と、特定部133とを有してよい。なお、図示の簡略化のため、図2では、位相補償フィルタ1119や設定装置17、切替装置18などを省略している。
図3は、設定装置17を位相補償フィルタ1119とともに示す。設定装置17は、取得部171と、算出部172と、設定部173とを有してよい。
図4は、シミュレーションされた供試機2に接続対象回路110が直接的に接続されたソフトウェアによる仮想の回路1002(1)を示す。オフラインシミュレーションでの接続対象回路110とシミュレーションされた供試機2は接続回路115にて接続される。接続回路115は、接続対象回路110の主端子と、供試機2の主端子とを直接的に配線で接続した回路を模擬してよい。接続対象回路110から出力される電圧Vsを入力uとし、供試機2の主端子間に印加される電圧VLを出力yORGとした場合に、出力yORGは、シミュレーション装置11におけるシミュレーションの遅延によって入力uに遅れて追従してよい。この場合に、伝達関数Gorg(s)は、入力uを出力yORGに変換する関数であってよい。
図5は、シミュレーションされた供試機2に接続対象回路110が仮想インタフェース回路111およびインタフェース回路10を介して接続された仮想の回路1002(2)を示す。オフラインシミュレーションでの接続対象回路110とシミュレーションされた供試機2は接続回路116にて接続される。接続回路116は、接続対象回路110の主端子と、シミュレーションされた供試機2の主端子とを仲介する仮想インタフェース回路111およびインタフェース回路10を模擬してよい。接続対象回路110から出力される電圧Vsを入力uとし、シミュレーションされた供試機2の主端子間に印加される電圧Vbackを出力yIFとした場合に、出力yIFは、シミュレーション装置11におけるシミュレーションの遅延によって入力uに遅れて追従してよい。この場合に、伝達関数GIF(s)は、入力uを出力yIFに変換する関数であってよい。なお、シミュレーションされた供試機2のインピーダンスはオンライン設定モードで算出装置13により特定された供試機2のインピーダンスZLであってよく、調整装置14によって調整された減衰インピーダンス回路1115のインピーダンスと等しくてよい。
図6は、シミュレーションシステム1による動作を示す。シミュレーションシステム1は、ステップS1〜S11の処理を行うことにより供試機2のハードウェアインザループシミュレーションを行う。なお、この動作の開始時には、シミュレーションシステムの動作モードが切替装置18によってオンライン設定モードに設定されていてよい。また、本動作において二次側インピーダンス素子Rabおよび一次側インピーダンス素子RabsのインピーダンスZabは0に設定されてよい。
図7は、減衰インピーダンス調整処理を示す。調整装置14および算出装置13は、ステップS21〜S25の処理を行うことにより仮想インタフェース回路111の減衰インピーダンス(本実施形態では一例として減衰インピーダンス回路1115のインピーダンス)を調整する。
但し、式中、V0は基準交流電圧の振幅であり、ω0は基準交流電圧の角周波数である。
但し、式中、I0は電流の振幅であり、θは電圧波形からの遅れ位相である。
但し、式中、R0はインピーダンスZLの抵抗成分であり、R0=V0/I0・cosθから算出される。X0はインピーダンスZLのリアクタンス成分であり、X0=V0/I0sinθから算出される。
図8は、ステップS3での位相補償フィルタ1119の設定処理を示す。設定装置17は、ステップS31〜S35の処理を行うことにより位相補償フィルタ1119のパラメータを設定する。
図9は、ステップS7での位相補償フィルタ1119の設定処理を示す。設定装置17は、ステップS41〜S45の処理を行うことにより位相補償フィルタ1119のパラメータを設定する。
図10は、伝達関数のゲイン特性曲線の例を示す。図中、左側のグラフは伝達関数Gorg(s),GIF(s,p)のゲイン特性曲線の例を示し、中央のグラフはパラメータpの変更前の伝達関数G(s,p)のゲイン特性曲線の例を示し、右側のグラフはパラメータpの変更後の伝達関数G(s,p)のゲイン特性曲線の例を示す。各グラフの縦軸はゲイン(dB)を示し、横軸は周波数を示す。なお、縦軸の0dBは、倍率が1であることを意味する。
図11は、変形例に係るシミュレーションシステム1Aを示す。本実施形態に係るシミュレーションシステム1Aにおいて、図1に示されたシミュレーションシステム1の動作と略同一のものには同一の符号を付け、説明を省略する。
検出装置30は、シミュレーション装置11Aによるシミュレーションが収束する可変インピーダンス素子(本変形例では一例として二次側インピーダンス素子Rab)のインピーダンスの値(収束インピーダンス値とも称する)を検出する。シミュレーションが収束するとは、シミュレーションが発散しないことであってよい。例えば、シミュレーションが収束するとは、インタフェース回路10および仮想インタフェース回路1000によってシミュレーションの発散が引き起こされないこと、別言すれば、インタフェース回路10および仮想インタフェース回路1000に起因するシミュレーションの発散が防止されることであってよい。本実施形態では一例として、シミュレーションが収束するとは、供試機2が実際の接続対象回路に接続されて安定に動作する場合を模擬したシミュレーションが収束することであってよく、供試機2が実際の接続対象回路に接続されて安定に動作しない場合を模擬したシミュレーションは発散してもよい。
停止装置31は、判定部300によりシミュレーションが発散すると判定される場合に当該シミュレーションを停止する。停止装置31がシミュレーション装置11Aの外部に設けられている場合には、停止装置31は、シミュレーションを停止させるための信号をシミュレーション装置11Aや供試機2に供給してよい。例えば、停止装置31は、供試機2の過電流を防止する過電流保護装置であってよい。
設定装置32は、二次側インピーダンス素子Rabのインピーダンスを、検出装置30により検出された収束インピーダンス値に設定する。二次側インピーダンス素子Rabのインピーダンスが変更される場合には、一次側インピーダンス素子Rabsのインピーダンスが自動的に同じ値に変更される。本変形例では一例として、設定装置32が一次側インピーダンス素子Rabsのインピーダンスを二次側インピーダンス素子Rabのインピーダンスに合わせて変更してよい。
切替装置18Aは、シミュレーションシステム1の動作モードを検出モードおよび試験モードの間で切り替える。切替装置18Aは、上述の実施形態におけるオンライン設定モードと、オフライン設定モードと、試験モードとに動作モードをさらに切り替えてもよい。
図12は、シミュレーションシステム1Aによる動作を示す。本変形例においては、ステップS1の処理からステップS11の処理までの間(本変形例では一例としてステップS1,S3の処理の間)にステップS2の処理を行う。
図14は、ハードウェアインザループ回路1001における信号の流れを示す。図14のハードウェアインザループ回路1001においては、シミュレーションされた接続対象回路110から供試機2の側に向かって信号Z1および信号r2が順に伝達され、供試機2から接続対象回路110の側に向かって信号Z11,Z12および信号r11,r12が順に伝達される。
上記の変形例においては、判定部300はシミュレーションが収束するか否かの判定を、ハードウェアインザループ回路1001の一巡伝達関数から導出されるナイキスト線図などに基づいて行うこととして説明したが、他の手法により行ってもよい。例えば、判定部300は、供試機2を用いてシミュレーション装置11Aにより実行されるシミュレーションで得られる信号波形に基づいて判定を行ってよく、一例として次の手法(1)〜(3)を用いて判定を行ってよい。この場合には、シミュレーションで得られる実際の信号波形に基づいて判定が行われるので、シミュレーションが収束するか否かを正しく判定することができる。
判定部300は、試験対象の供試機2を用いたシミュレーションで得られる信号波形の特徴量と、既知の特性を有する他の供試機を用いてシミュレーション装置11Aにより実行されるシミュレーションで得られた基準信号波形の特徴量に基づく閾値との比較結果に基づいて判定を行う。基準信号波形の特徴量に基づく閾値は、検出装置30に具備される記憶部(図示せず)に予め記憶されてよい。既知の特性を有する他の供試機は、校正用供試機2であってよい。波形の特徴量は、波形のピーク値でもよいし、平均値でもよいし、波形の包絡線(一例として複数のピークを結んだ直線)上の点でもよい。基準信号波形の特徴量に基づく閾値は、特徴量に係数(一例として1.2)を乗じた値であってもよいし、特徴量にマージンを加えた値であってもよい。なお、値の比較は判定部300に具備されるコンパレータで行われてよい。後述の手法(2),(3)でも同様である。
判定部300は、試験対象の供試機2を用いたシミュレーションで得られる信号波形の包絡線の傾きが正であるか否かに基づいて判定を行う。一例として、判定部300は、信号波形にいて連続する2つのピーク値を比較し、先のピーク値(P1)よりも後のピーク値(P2)が大きいか否かを判定してよい。判定部300は、P1≧P2の場合にシミュレーションが収束すると判定し、P1<P2の場合にシミュレーションが発散すると判定してよい。
判定部300は、試験対象の供試機2を用いたシミュレーションで得られる信号波形のピーク値と、供試機2(一例として試験対象の供試機2)を用いてシミュレーション装置11Aにより実行されるシミュレーションにおいて得られる電圧信号または電流信号の閾値との比較結果に基づいて判定を行う。閾値は電流または電圧の許容範囲の上限値であってもよいし、上述の基準信号波形のピーク値に係数(一例として1.2)を乗じた値であってもよいし、これらにマージンを加えた値であってもよい。閾値は、検出装置30に具備される記憶部(図示せず)に予め記憶されてよい。
なお、上記の実施形態においては、シミュレーションシステム1は、算出装置13および切替装置18を備えることとして説明したが、これらの何れかを備えないこととしてもよい。例えばシミュレーションシステム1が算出装置13を備えない場合には、シミュレーションシステム1の外部の算出装置13から、供試機2のインピーダンスZLが供給されてよい。
1A シミュレーションシステム
2 供試機
10 インタフェース回路
11 シミュレーション装置
11A シミュレーション装置
13 算出装置
14 調整装置
17 設定装置
18 切替装置
18A 切替装置
30 検出装置
31 停止装置
32 設定装置
101 電圧源
102 電圧測定部
103 電流測定部
104 ADコンバータ
105 ADコンバータ
106 DAコンバータ
110 接続対象回路
111 仮想インタフェース回路
115 接続回路
116 接続回路
131 供給部
132 測定部
133 特定部
171 取得部
172 算出部
173 設定部
300 判定部
1000 シミュレーション対象回路
1001 ハードウェアインザループ回路
1002 仮想の回路
1101 電圧源
1111 電圧源
1112 電流源
1113 電圧測定部
1115 減衰インピーダンス回路
1119 位相補償フィルタ
2200 コンピュータ
2201 DVD−ROM
2210 ホストコントローラ
2212 CPU
2214 RAM
2216 グラフィックコントローラ
2218 ディスプレイデバイス
2220 入/出力コントローラ
2222 通信インタフェース
2224 ハードディスクドライブ
2226 DVD−ROMドライブ
2230 ROM
2240 入/出力チップ
2242 キーボード
Claims (14)
- 接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーションシステムであって、
可変インピーダンス素子を含み前記供試機に接続されるインタフェース回路と、
前記インタフェース回路を介して前記供試機に接続され、前記接続対象回路と、前記可変インピーダンス素子に等しいインピーダンスを持つ仮想インピーダンス素子を含み前記インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と、を含むシミュレーション対象回路をシミュレーションするシミュレーション装置と、
前記シミュレーション装置によるシミュレーションが収束する前記可変インピーダンス素子のインピーダンスの値を検出する検出装置と、
を備えるシミュレーションシステム。 - 前記可変インピーダンス素子のインピーダンスを、前記検出装置により検出されたインピーダンスの値に設定する設定装置をさらに備える、請求項1に記載のシミュレーションシステム。
- 前記検出装置は、前記設定装置が前記可変インピーダンス素子のインピーダンスを変更する毎に前記シミュレーション装置により実行されるシミュレーションが収束するか否かを判定する判定部を有する、請求項2に記載のシミュレーションシステム。
- 前記判定部によりシミュレーションが発散すると判定される場合に当該シミュレーションを停止する停止装置をさらに備える、請求項3に記載のシミュレーションシステム。
- 前記検出装置は、前記シミュレーション装置によるシミュレーションが収束する前記可変インピーダンス素子の最小のインピーダンスを検出する、請求項3または4に記載のシミュレーションシステム。
- 前記検出装置は、前記設定装置に前記可変インピーダンス素子のインピーダンスを第1インピーダンスから順次、小さくさせて前記最小のインピーダンスを検出する、請求項5に記載のシミュレーションシステム。
- 前記判定部は、前記供試機を用いて前記シミュレーション装置により実行されるシミュレーションで得られる信号波形に基づいて判定を行う、請求項3から6のいずれか一項に記載のシミュレーションシステム。
- 前記検出装置は、既知の特性を有する他の供試機を用いて前記シミュレーション装置により実行されるシミュレーションで得られた基準信号波形の特徴量に基づく閾値を記憶する記憶部を有し、
前記判定部は、前記信号波形の特徴量と、前記基準信号波形の特徴量に基づく閾値との比較結果に基づいて判定を行う、請求項7に記載のシミュレーションシステム。 - 前記検出装置は、前記供試機を用いて前記シミュレーション装置により実行されるシミュレーションにおいて得られる電圧信号または電流信号の閾値を記憶する記憶部を有し、
前記判定部は、前記信号波形のピーク値と、前記閾値との比較結果に基づいて判定を行う、請求項7に記載のシミュレーションシステム。 - 前記判定部は、前記信号波形の包絡線の傾きが正であるか否かに基づいて判定を行う、請求項7に記載のシミュレーションシステム。
- 前記判定部は、前記インタフェース回路および前記仮想インタフェース回路を介して前記供試機と、シミュレーションされた前記接続対象回路とが接続された回路の一巡伝達関数から導出されるナイキスト線図またはボード線図に基づいて判定を行う、請求項3から7のいずれか一項に記載のシミュレーションシステム。
- 前記シミュレーション装置によるシミュレーションが収束する前記可変インピーダンス素子のインピーダンスを検出する検出モードと、前記検出モードにより検出されたインピーダンスに前記可変インピーダンス素子が設定された状態で前記シミュレーション装置により前記供試機を試験する試験モードと、の間で当該シミュレーションシステムの動作モードを切り替える切替装置をさらに備える、請求項1から11のいずれか一項に記載のシミュレーションシステム。
- 接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーション方法であって、
可変インピーダンス素子を含むインタフェース回路を介して前記供試機に接続され、前記接続対象回路と、前記可変インピーダンス素子に等しいインピーダンスを持つ仮想インピーダンス素子を含み前記インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と、を含むシミュレーション対象回路をシミュレーションするシミュレーション段階と、
前記シミュレーション段階によるシミュレーションが収束する前記可変インピーダンス素子のインピーダンスの値を検出する検出段階と、
を備えるシミュレーション方法。 - コンピュータに、
接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーション装置であって、可変インピーダンス素子を含むインタフェース回路を介して前記供試機に接続され、前記接続対象回路と、前記可変インピーダンス素子に等しいインピーダンスを持つ仮想インピーダンス素子を含み前記インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と、を含むシミュレーション対象回路をシミュレーションするシミュレーション装置と、
前記シミュレーション装置によるシミュレーションが収束する前記可変インピーダンス素子のインピーダンスの値を検出する検出装置と、
を実現させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020026384A JP7415643B2 (ja) | 2020-02-19 | 2020-02-19 | シミュレーションシステム、シミュレーション方法、および、プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020026384A JP7415643B2 (ja) | 2020-02-19 | 2020-02-19 | シミュレーションシステム、シミュレーション方法、および、プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021132461A true JP2021132461A (ja) | 2021-09-09 |
JP7415643B2 JP7415643B2 (ja) | 2024-01-17 |
Family
ID=77551349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020026384A Active JP7415643B2 (ja) | 2020-02-19 | 2020-02-19 | シミュレーションシステム、シミュレーション方法、および、プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7415643B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115542227A (zh) * | 2022-10-25 | 2022-12-30 | 浙江华电器材检测研究院有限公司 | 真型试验的软件仿真校验方法、系统、装置、介质 |
JP7487618B2 (ja) | 2020-08-31 | 2024-05-21 | 富士電機株式会社 | シミュレーションシステム、シミュレーション方法、および、プログラム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000270475A (ja) | 1999-03-15 | 2000-09-29 | Hitachi Ltd | 電力系統解析装置 |
JP3992665B2 (ja) | 2003-07-25 | 2007-10-17 | 東京電力株式会社 | 三相交流負荷模擬装置 |
JP6204046B2 (ja) | 2013-04-02 | 2017-09-27 | 株式会社ダイヘン | シミュレータ、シミュレーションシステム、シミュレーション方法、および、プログラム |
JP6591854B2 (ja) | 2015-10-14 | 2019-10-16 | 株式会社ダイヘン | シミュレータ、シミュレーションシステム、シミュレーション方法、および、プログラム |
JP2021093890A (ja) | 2019-12-12 | 2021-06-17 | 富士電機株式会社 | シミュレーションシステム、シミュレーション方法、および、プログラム |
-
2020
- 2020-02-19 JP JP2020026384A patent/JP7415643B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7487618B2 (ja) | 2020-08-31 | 2024-05-21 | 富士電機株式会社 | シミュレーションシステム、シミュレーション方法、および、プログラム |
CN115542227A (zh) * | 2022-10-25 | 2022-12-30 | 浙江华电器材检测研究院有限公司 | 真型试验的软件仿真校验方法、系统、装置、介质 |
Also Published As
Publication number | Publication date |
---|---|
JP7415643B2 (ja) | 2024-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7948778B2 (en) | Self-testing power supply apparatus, methods and computer program products | |
US7581120B1 (en) | System and method for providing multi-point calibration of an adaptive voltage scaling system | |
CN103268144B (zh) | 电源监控装置及过流保护方法 | |
US10333347B2 (en) | Method and control device for controlling an electrical grid | |
KR101489542B1 (ko) | 레거시 테스트 시스템의 동작 에뮬레이팅 | |
JP7415643B2 (ja) | シミュレーションシステム、シミュレーション方法、および、プログラム | |
US20200379424A1 (en) | Systems and methods for enhanced power system model validation | |
US8952671B2 (en) | Power supply apparatus for testing apparatus | |
US8203347B2 (en) | Device, method, and program for determining element, recording medium, and measurement device | |
KR20070073975A (ko) | 피시험 디바이스에 대한 파워 소스로써의 파라미터 측정유닛의 사용 | |
EP2555419A2 (en) | Generator regulating system and method with dual controllers | |
US20230076636A1 (en) | Automated verification of integrated circuits | |
JP2021093890A (ja) | シミュレーションシステム、シミュレーション方法、および、プログラム | |
WO2020096560A1 (en) | Power system measurement based model calibration with enhanced optimization | |
JP7487618B2 (ja) | シミュレーションシステム、シミュレーション方法、および、プログラム | |
JP6858271B2 (ja) | 電力系統の安定性解析装置、安定化装置および方法 | |
JP2012244866A (ja) | 電源装置 | |
CN115864502A (zh) | 交直流电力系统小信号稳定性分析与致稳设计方法及装置 | |
CN111220906A (zh) | 涉及线性模拟电路的误差检测和校正的设备和方法 | |
JP5943277B2 (ja) | 燃料電池系のインピーダンス演算方法、およびそのインピーダンス演算方法を実行するインピーダンス演算器を備える燃料電池車両 | |
US10467358B2 (en) | Simulation apparatus and operating method thereof | |
US11016452B2 (en) | Interface for power systems | |
JP6719077B2 (ja) | 電力供給システム、その配線抵抗測定方法 | |
US11923703B2 (en) | Power source current balancing system and method | |
CN110826176B (zh) | 静止无功补偿器的机电暂态模型参数的校核方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200918 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7415643 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |