JP2021125525A - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP2021125525A
JP2021125525A JP2020017171A JP2020017171A JP2021125525A JP 2021125525 A JP2021125525 A JP 2021125525A JP 2020017171 A JP2020017171 A JP 2020017171A JP 2020017171 A JP2020017171 A JP 2020017171A JP 2021125525 A JP2021125525 A JP 2021125525A
Authority
JP
Japan
Prior art keywords
metal layer
metal
layer
semiconductor package
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020017171A
Other languages
English (en)
Inventor
昭仁 澤登
Akihito Sawanobori
昭仁 澤登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020017171A priority Critical patent/JP2021125525A/ja
Priority to TW109123027A priority patent/TWI746047B/zh
Priority to CN202010723278.7A priority patent/CN113224037B/zh
Priority to US17/016,594 priority patent/US11749646B2/en
Publication of JP2021125525A publication Critical patent/JP2021125525A/ja
Priority to US18/353,343 priority patent/US20230361084A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45616—Lead (Pb) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】電磁シールドとしての金属膜を確実に保護し、その露出を抑制することができる半導体パッケージおよびその製造方法を提供する。
【解決手段】本実施形態による半導体パッケージは、基板を備える。半導体チップは、基板上に設けられている。樹脂層は、基板上において半導体チップを被覆する。金属膜は、樹脂層の表面および側面を被覆する。金属膜は、第１〜第４金属層を備える積層膜である。第１金属層は、樹脂層を被覆する。第２金属層は、第１金属層と異なる材料からなる。第３金属層は、第２金属層を構成する第１金属材料と、該第１金属材料とは異なる第２金属材料との合金からなる。第４金属層は、第２または第３金属層を被覆する。
【選択図】図３

Description

本実施形態は、半導体パッケージおよびその製造方法に関する。
半導体装置から発生するＥＭＩ(Electro Magnetic Interference)を抑制するために、半導体パッケージの表面に電磁シールドとして金属膜が形成されることがある。このような金属膜は、保護膜で被覆されているが、半導体装置の特性検査等において保護膜が削られて、金属膜が露出してしまうことがある。金属膜が露出すると、半導体パッケージの信頼性に悪影響を与え、また、外観検査において不良となる場合がある。
特開２０１８−１７０４１６号公報（米国特許公開第２０１８／０２８６８１７号） 特開２００７−２４３１２２号公報 米国特許第７９８９９２８号
電磁シールドとしての金属膜を保護し、その露出を抑制することができる半導体パッケージおよびその製造方法を提供する。
本実施形態による半導体パッケージは、基板を備える。半導体チップは、基板上に設けられている。樹脂層は、基板上において半導体チップを被覆する。金属膜は、樹脂層の表面および側面を被覆する。金属膜は、第１〜第４金属層を備える積層膜である。第１金属層は、樹脂層を被覆する。第２金属層は、第１金属層と異なる材料からなる。第３金属層は、第２金属層を構成する第１金属材料と、該第１金属材料とは異なる第２金属材料との合金からなる。第４金属層は、第２または第３金属層を被覆する。
第１実施形態による半導体パッケージの構成の一例を示す断面図。 図１の枠Ａ２の構成をより詳細に示す断面図。 金属膜のより詳細な構成を示す断面図。 第１実施形態による半導体パッケージの製造方法の一例を示すフロー図。 第１実施形態による半導体パッケージの製造方法の一例を示すフロー図。 第２実施形態による金属膜のより詳細な構成を示す断面図。 第３実施形態による金属膜のより詳細な構成を示す断面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、配線基板の上下方向は、半導体チップを搭載する面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態による半導体パッケージの構成の一例を示す断面図である。半導体パッケージ１００ｃは、その内部に半導体チップ３０、５０を樹脂材料で封止している。半導体チップ３０、５０は、例えば、ＮＡＮＤ型フラッシュメモリのメモリチップまたはメモリチップを制御するコントローラチップ等でよい。
配線基板１０は、第１面１０Ａと、第１面１０Ａに対して反対側にある第２面１０Ｂと、第１面１０Ａと第２面１０Ｂとの間にある側面１０Ｃとを有する。配線基板１０の内部には、配線層１３〜１６（図２参照）および配線層間を絶縁する層間絶縁膜１７（図２参照）が設けられている。層間絶縁膜１７は、ガラスエポキシ樹脂またはセラミックス等でよい。即ち、配線基板１０は、例えば、ガラスエポキシ樹脂を用いたプリント基板やインタポーザ等でよい。
配線基板１０の第１面１０Ａ上には、半導体チップ３０、５０が積層されている。半導体チップ３０は、接着層２０によって配線基板１０の第１面１０Ａ上に接着されている。半導体チップ５０は、接着層４０によって半導体チップ３０上に接着されている。接着層２０、４０は、例えば、ＮＣＰ（Non Conductive Past）、ＤＡＦ（Die Attach Film）のようにペースト状またはフィルム状の樹脂でよい。尚、積層される半導体チップの数は、２よりも多くてもよく、２よりも少なくてもよい。
配線基板１０は、その内部配線のいずれかに電気的に接続されたパッド１２を有する。半導体チップ３０は、その表面に形成された半導体素子のいずれかに電気的に接続されたパッド３２を有する。半導体チップ５０は、その表面に形成された半導体素子のいずれかに電気的に接続されたパッド５２を有する。パッド１２、３２、５２は、例えば、ボンディングワイヤ６０によって接続されている。配線基板１０のパッド１２以外の第１面１０Ａは、図示しないソルダレジスト等の絶縁膜で被覆されている。
樹脂層７０は、配線基板１０上において半導体チップ３０、５０およびボンディングワイヤ６０を封止し、保護している。また、樹脂層７０は、配線基板１０の側面１０Ｃには設けられていない。
金属膜９０が樹脂層７０の表面および側面を被覆している。金属膜９０は、配線基板１０の側面１０Ｃまで被覆しており、側面１０Ｃにおいて配線基板１０の配線の一部と電気的に接続される。
図２は、図１の枠Ａ２の構成をより詳細に示す断面図である。配線基板１０は、配線層の一部として、配線層１３〜１６を含む。配線層１６が第２面１０Ｂ側に設けられている。配線層１６の上方に配線層１５が設けられている。配線層１５の上方に配線層１３、１４が設けられている。配線基板１０は、さらに他の配線層を含んでよい。配線層１３〜１６の間には、層間絶縁膜１７が設けられており、配線層１３〜１６を互いに電気的に絶縁している。尚、配線層１３は、パッド１２に接続され、あるいは、パッド１２として機能してもよい。配線層１６も第２面１０Ｂ側においてパッドとして機能してもよい。
配線基板１０の側面１０Ｃでは一部の配線層１４、１５が層間絶縁膜１７から露出されている。層間絶縁膜１７から露出された配線層１４、１５は、例えば、所定電圧（例えば、グランド）に接続されている。金属膜９０は、配線基板１０の側面１０Ｃを被覆しており、配線層１４、１５に電気的に接続されている。よって、金属膜９０は、配線層１４、１５を介して接地される。これにより、金属膜９０は、電磁シールドとしての機能を果たすことができる。
図３は、金属膜９０のより詳細な構成を示す断面図である。尚、図３には、半導体パッケージ１００ｃの上部のみ示している。樹脂層７０の表面および側面に被覆された金属膜９０は、複数の金属層９１〜９４の積層膜として構成されている。
金属層９１は、樹脂層７０の表面および側面を被覆している。金属層９１には、例えば、ステンレス、ニッケルまたはチタンを含む金属材料が用いられる。金属層９１の膜厚は、例えば、約１００ｎｍ〜３００ｎｍである。
金属層９２は、金属層９１上に設けられており、金属層９１を介して樹脂層７０の表面および側面を被覆している。金属層９２は、金属層９１、９３および９４とは異なる材料であり、金属層９１、９３および９４よりも低抵抗な金属材料である。金属層９２には、例えば、銅、ニッケルまたはチタン等の金属材料が用いられる。
金属層９３は、金属層９２上に設けられており、金属層９１、９２を介して樹脂層７０の表面および側面を被覆している。金属層９３は、金属層９２を構成する金属材料と、該金属材料とは異なる他の金属材料との合金からなる。金属層９３には、例えば、銅、ニッケルまたはチタンをベース材料として、アルミニウム（Ａｌ），コバルト（Ｃｏ），クロム（Ｃｒ），ゲルマニウム（Ｇｅ），インジウム（Ｉｎ），マグネシウム（Ｍｇ），マンガン（Ｍｎ），ニッケル（Ｎｉ），シリコン（Ｓｉ），スズ（Ｓｎ），チタン（Ｔｉ），亜鉛（Ｚｎ），モリブデン（Ｍｏ），鉄（Ｆｅ）のいずれか少なくとも１つの付加材料を含めた合金が用いられる。ただし、ベース材料がニッケルの場合には、付加材料は、ニッケル以外の材料にする。また、ベース材料がチタンの場合には、付加材料は、チタン以外の材料にする。金属層９３に含まれる付加材料は、１〜２０原子パーセント（ａｔ．％）でよい。これにより、金属層９３は、金属層９２の金属材料をベース材料として、他の金属材料を付加材料とした合金にすることができる。このように、金属層９３を金属層９２の金属材料をベースとした合金にすることによって、金属層９２と金属層９３との密着性が向上し、金属層９３が金属層９２から剥がれにくくなる。
また、金属層９３をこのような合金材料とすることによって、金属層９３の結晶の粒径は、金属層９２の結晶の粒径よりも小さくなる。例えば、金属層９３の粒径は、０．１０μｍ未満であり、金属膜９２の粒径は、０．１０μｍ以上である。金属層９３の粒径を小さくするこすることによって、金属層９３上に成膜される金属層９４の結晶の粒径も小さくなる。最外層の金属層９４の粒径が小さいことによって、金属層９３と金属層９４との密着性が向上し、金属層９４が金属層９３から剥がれ難くなる。即ち、金属層９４が金属層９３をより確実に保護することができる。金属層９２、９３の合計の膜厚は、例えば、約０．４５μｍ〜２．５μｍである。
このように、金属層９２の金属材料をベースとした粒径の小さい金属層９３を、金属層９２と金属層９４との間に介在させることによって、金属層９２〜９４の密着性が改善される。これにより、金属層９４の外側からスクラッチされても、金属層９２が露出され難くなる。
また、金属層９２は１５０度以上の高温で成膜され、結晶の粒径が金属層９３のそれよりも大きくなっている。金属層９２の粒径が金属層９３のそれより大きいことによって、金属層９２の抵抗値は、金属層９３の抵抗値より低くなる。従って、金属層９２が図２の配線層１４，１５に電気的に接続されることによって、電磁シールドの効果を向上させることができる。尚、金属層９２の抵抗値は、金属層９１、９３、９４のいずれの抵抗値よりも低い。金属層９２は、配線基板１０の配線層１４，１５に直接接続してもよく、金属層９１を介して接続してもよい。
金属層９４は、金属層９３上に設けられており、金属層９１〜９３を介して樹脂層７０の表面および側面を被覆している。金属層９４は、金属層９３上を被覆しており、半導体パッケージ１００ｃの最外層になる。金属層９４には、例えば、ステンレス、ニッケルまたはチタンを含む金属材料が用いられる。金属層９４は、金属層９１と同一材料でよい。金属層９４の膜厚は、例えば、約１００ｎｍ〜３００ｎｍである。
もし、合金からなる金属層９３が設けられていない場合、金属膜９２の粒径が大きいので、金属層９４の粒径も大きくなり、金属膜９２と金属膜９４との密着性が悪くなる。この場合、スクラッチによって、金属膜９２が露出されやすくなる。
これに対し、本実施形態によれば、樹脂層７０を被覆する金属膜９０は、金属層９１〜９４の積層膜となっている。金属層９１と金属層９４との間には、複数の金属層９２、９３の積層膜が設けられており、金属層９３は、金属層９２の金属材料と他の金属材料との合金となっている。これにより、金属層９３、９４の粒径が金属層９２の粒径より小さくなり、金属層９２〜９４の密着性を向上させることができる。
また、金属層９２の粒径は金属層９３の粒径より大きいので、金属層９２の抵抗値が金属層９３の抵抗値よりも低くなる。これにより、電磁シールドの効果が向上する。その結果、本実施形態による半導体パッケージ１００ｃは、電磁シールドの機能を向上させつつ、金属層９２を確実に保護してその露出を抑制することができる。
次に、本実施形態による半導体パッケージ１００ｃの製造方法について説明する。
図４Ａおよび図４Ｂは、第１実施形態による半導体パッケージの製造方法の一例を示すフロー図である。
図４ＡのステップＳ１において、図１の配線基板１０の第１面１０Ａ上に接着層２０を介して半導体チップ３０が設けられる。半導体チップ３０上に、接着層４０を介して半導体チップ５０が設けられる。このとき、複数の配線基板１０は、まだ連結された状態であり、各半導体パッケージごとに個片化されていない。
次に、配線基板１０をプラズマ洗浄した後、配線基板１０のパッド１２、半導体チップ３０のパッド３２、および、半導体チップ５０のパッド５２をボンディングワイヤ６０で接続する。ボンディングワイヤ６０は、例えば、Ａｕワイヤ、Ｃｕワイヤ、Ａｇワイヤ、ＰｄコートしたＣｕワイヤ等の金属ワイヤである。
尚、半導体チップ３０、５０は、第１面１０Ａに対して略垂直方向に積層しているが、半導体チップは、第１面１０Ａ上に横並びに配置してもよい。
次に、ステップＳ２において、樹脂層７０を配線基板１０上に設け、半導体チップ３０、５０、ボンディングワイヤ６０を封止する。樹脂層７０は、熱硬化樹脂であり、例えば、エポキシ樹脂またはアクリル樹脂でよい。樹脂層７０は、図示しない無機フィラーを含有する樹脂材料であってもよい。無機フィラーは、例えば、シリカ、つまり酸化シリコンである。無機フィラーは、シリカに加えて、例えば、水酸化アルミニウム、炭酸カルシウム、酸化アルミニウム、窒化ホウ素、酸化チタン、チタン酸バリウムなどを添加してもよい。
ステップＳ３において、ブレードを用いて各半導体パッケージ単位に配線基板１０を個片化する。
ステップＳ４において、個片化された半導体パッケージの樹脂層７０の上面にマーキングを行う。マーキングは、製品名や製造者、ロット番号等を、レーザマーカを用いて刻印（engraving）する。
ステップＳ５において、配線基板１０は、オーブンに入れられ、ベーク処理される。ベーク処理は、例えば、１００度から２６０度の間の温度で処理される。ベーク処理により、樹脂層７０に含まれる水分を蒸発させ、後述する金属膜９０の密着性を向上させることができる。また、はんだの融点温度以下、例えば、２６０度以下のベーク処理により、ボンディング部分、配線、トランジスタ等の信頼性の劣化を抑制する。
ステップＳ６において、複数の配線基板１０を、図示しないトレイ上に積載する。次に、ステップＳ７において、複数の配線基板１０は、トレイに載置された状態で、大気圧より圧力が低い減圧チャンバへ搬入される。複数の配線基板１０は、例えば、１５０度から２６０度の間の温度でベーク処理される。
次に、配線基板１０は、エッチングチャンバへ搬送される。ステップＳ８において、樹脂層７０は、エッチングチャンバにおいてエッチングされる。樹脂層７０は、例えば、アルゴン（Ａｒ）と窒素（Ｎ）を含んだプラズマを用いて、エッチング（スパッタエッチング）される。アルゴンと窒素の流量の比は、例えば３：７〜７：３とすることができる。この範囲から外れると、樹脂層７０と金属膜９０との密着性が低下する場合がある。このエッチングにより、無機フィラーに対して樹脂層７５が選択的に１〜１００ｎｍ程度エッチングされる。無機フィラーは金属膜９０との密着性が高いので、無機フィラーを露出させることによって樹脂層７０と金属膜９０との密着性が向上する。
次に、配線基板１０は、成膜チャンバへ導入される。ステップＳ９において、金属膜９０が、樹脂層７０の上面および側面と、配線基板１０の側面１０Ｃに形成される。金属膜９０は、例えば、スパッタ法を用いて、複数の配線基板１０をトレイに載置した状態で形成される。
上述のとおり、金属膜９０は、金属層９１〜９４の積層膜である。金属層９１〜９４は、同一の減圧チャンバ内において、スパッタの材料ソースを変更しながら連続して成膜する。図４Ｂに示すように、まず、金属層９１を樹脂層７０上に成膜する（Ｓ９１）。例えば、金属層９１としてステンレスを用いる場合には、ステンレスのソースを用いてスパッタを行う。ステンレス膜の膜厚は、例えば、１００ｎｍ〜３００ｎｍである。次に、金属層９２を金属層９１上に成膜する（Ｓ９２）。例えば、金属層９２として銅を用いる場合には、銅のソースを用いてスパッタを行う。このとき、成膜温度は、１５０度以上、好ましくは、２００℃以上である。これより、金属層９２の銅の粒径は、１５０度未満の低温で成膜された銅の粒径よりも大きくなる。従って、金属層９２は、比較的低抵抗となる。
もし、１５０度以上の温度に対して耐性を有しない樹脂テープ上に配線基板１０を載せてスパッタを行う場合、当然、１５０度未満の温度で金属膜９０を成膜する必要がある。従って、金属膜９０の粒径は小さくなり、抵抗値が比較的高くなってしまう。
これに対し、本実施形態では、樹脂テープよりも高温に耐性を有するトレイに配線基板１０を搭載してスパッタ処理を行っている。従って、金属層９２を１５０度以上、好ましくは、２００℃の高温で成膜することができ、その粒径を大きくすることができる。その結果、金属層９２は、比較的低抵抗となる。
次に、金属層９３を金属層９２上に成膜する。例えば、金属層９３として銅合金を用いる場合には、銅合金のソースを用いてスパッタを行う。このとき、温度は、１５０度未満でよい。これより、金属層９３の銅合金の粒径は比較的小さくなる。これにより、金属層９３と金属層９２との密着性が向上する。また、金属層９３は、粒径が小さいので、比較的平坦な表面を有することができる。尚、金属層９２、９３の総膜厚は、例えば、０．４５μｍ〜２．５μｍである。
次に、金属層９４を金属層９３上に成膜する。例えば、金属層９４としてステンレスを用いる場合には、ステンレスのソースを用いてスパッタを行う。ステンレス膜の膜厚は、例えば、１００ｎｍ〜３００ｎｍである。このとき、下地の金属層９３に従って、金属層９４も、比較的平坦かつ粒径の小さな膜となる。これにより、金属層９４と金属層９３との密着性が向上する。
尚、金属層９１〜９４は、ＣＶＤ（Chemical Vapor Deposition）法、真空蒸着法、イオンプレーティング法により形成されても構わない。
以上の製造方法により、第１実施形態による半導体パッケージ１００ｃが完成する。
本実施形態によれば、金属層９２は比較的高温で成膜され、金属層９２の粒径は比較的大きくなる。よって、金属層９２の抵抗値は低くなり、電磁シールドとしての機能を向上させることができる。一方、金属層９２を被覆する金属層９３、９４の粒径は金属層９２の粒径より小さい。これにより、金属層９２〜９４の密着性が向上する。
（第２実施形態）
図５は、第２実施形態による金属膜９０のより詳細な構成を示す断面図である。第２実施形態では、金属層９２、９３の位置関係が逆となっている。即ち、金属層９３が金属層９１上に設けられ、金属層９２が金属層９３上に設けられている。金属層９４は、金属層９２上に設けられている。第２実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。
金属層９３は、金属層９１上に設けられており、金属層９１を介して樹脂層７０の表面および側面を被覆している。金属層９３の材料は、第１実施形態の金属層９３のそれと同様の合金からなる。従って、金属層９３、９２の密着性は向上する。
金属層９２は、金属層９３上に成膜される。従って、金属層９２の粒径は、第１実施形態の金属層９２よりも小さくなる場合がある。この場合、金属層９２上に形成される金属層９４の粒径も小さくなり、金属層９２と金属層９４との密着性は向上する。金属層９２の材料は、第１実施形態の金属層９２の材料と同様でよい。
金属層９４は、金属層９２上に設けられ、金属層９２を被覆する。金属層９４の材料は、第１実施形態の金属層９４と同じでよい。
第２実施形態によれば、金属層９１と金属層９４との間において、金属層９２、９３の位置関係が逆になっているものの、金属層９２〜９４の密着性は向上する。
また、金属層９２の粒径は、第１実施形態のそれよりも小さい。しかし、金属層９２として充分に抵抗値の低い材料を用いることによって、金属層９２の抵抗値を低く抑えることができる。これにより、電磁シールドの効果を維持することができる。その結果、第２実施形態は、第１実施形態と同様の効果を得ることができる。
尚、第２実施形態による金属膜９０は、第１実施形態による金属膜９０の金属層９２、９３の成膜順序を逆にすればよい。
（第３実施形態）
図６は、第３実施形態による金属膜９０のより詳細な構成を示す断面図である。第３実施形態は、金属層９５が金属層９１と金属層９２との間に設けられている点で第１実施形態と異なる。第３実施形態のその他の構成は、第１実施形態と同様でよい。
金属層９５は、金属層９１上に設けられている。金属層９５は、金属層９１を介して樹脂層７０の上面および側面を被覆するように設けられている。金属層９５には、例えば、金属層９２の金属材料と、該金属材料とは異なる金属材料との合金が用いられる。金属層９５には、例えば、銅、ニッケルまたはチタンをベース材料として、アルミニウム（Ａｌ），コバルト（Ｃｏ），クロム（Ｃｒ），ゲルマニウム（Ｇｅ），インジウム（Ｉｎ），マグネシウム（Ｍｇ），マンガン（Ｍｎ），ニッケル（Ｎｉ），シリコン（Ｓｉ），スズ（Ｓｎ），チタン（Ｔｉ），亜鉛（Ｚｎ），モリブデン（Ｍｏ），鉄（Ｆｅ）のいずれか少なくとも１つの付加材料を含めた合金が用いられる。ただし、ベース材料がニッケルの場合には、付加材料は、ニッケル以外の材料にする。また、ベース材料がチタンの場合には、付加材料は、チタン以外の材料にする。金属層９５は、金属層９３と同一材料であってもよいが、異なる材料であってもよい。第３実施形態は、第１および第２実施形態の組み合わせと言ってもよい。
このように、第３実施形態では、金属膜９０は、５層の積層構造となっており、金属層９１と金属層９４との間に３層の金属層９５、９２、９３が設けられている。これにより、金属層９２〜９５の密着性が向上し、金属膜９０のスクラッチに対する耐性が向上する。また、第３実施形態は、第１および第２実施形態の効果を得ることができる。
尚、第３実施形態による金属膜９０は、第１実施形態による金属層９２の成膜の前に、金属層９１上に、金属層９３の成膜と同じ条件で金属層９５を成膜すればよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１００ｃ 半導体パッケージ、１０ 配線基板、２０，４０ 接着層、３０，５０ 半導体チップ、１２，３２，５２ パッド、６０ ボンディングワイヤ、７０ 樹脂層、９０ 金属膜、９１〜９４ 金属層、１３〜１６ 配線層、１７ 絶縁層

Claims (9)

  1. 基板と、
    前記基板上に設けられた半導体チップと、
    前記基板上において前記半導体チップを被覆する樹脂層と、
    前記樹脂層の表面および側面を被覆する金属膜とを備え、
    前記金属膜は、
    前記樹脂層を被覆する第１金属層と、
    前記第１金属層と異なる材料からなる第２金属層と、
    前記第２金属層を構成する第１金属材料と、該第１金属材料とは異なる第２金属材料との合金からなる第３金属層と、
    前記第２または第３金属層を被覆する第４金属層とを含む積層膜である、半導体パッケージ。
  2. 前記第２金属層は、前記第１金属層上に設けられ、
    前記第３金属層は、前記第２金属層上に設けられ、
    前記第４金属層は、前記第３金属層上に設けられている、請求項１に記載の半導体パッケージ。
  3. 前記第３金属層は、前記第１金属層上に設けられ、
    前記第２金属層は、前記第３金属層上に設けられ、
    前記第４金属層は、前記第２金属層上に設けられている、請求項１に記載の半導体パッケージ。
  4. 前記第１金属層上に設けられ、前記第１金属材料と、該第１金属材料とは異なる第３金属材料との合金からなる第５金属層をさらに備え、
    前記第２金属層は、前記第５金属層上に設けられ、
    前記第３金属層は、前記第２金属層上に設けられ、
    前記第４金属層は、前記第３金属層上に設けられている、請求項１に記載の半導体パッケージ。
  5. 前記第２金属層の粒径は、前記第３金属層の粒径よりも大きい、請求項１から請求項４のいずれか一項に記載の半導体パッケージ。
  6. 前記第２金属層の抵抗値は、前記第１、第３および第４金属層の抵抗値よりも低い、請求項１から請求項５のいずれか一項に記載の半導体パッケージ。
  7. 少なくとも前記第２金属層は、前記基板の側面に設けられ、前記基板の配線の一部に接続されている、請求項１から請求項６のいずれか一項に記載の半導体パッケージ。
  8. 前記第１金属層は、ステンレス、ニッケルまたはチタンを含む金属材料であり、
    前記第２金属層は、銅、ニッケルまたはチタンを含む金属材料であり、
    前記第３金属層は、銅、ニッケルまたはチタンをベース材料として、アルミニウム（Ａｌ），コバルト（Ｃｏ），クロム（Ｃｒ），ゲルマニウム（Ｇｅ），インジウム（Ｉｎ），マグネシウム（Ｍｇ），マンガン（Ｍｎ），ニッケル（Ｎｉ），シリコン（Ｓｉ），スズ（Ｓｎ），チタン（Ｔｉ），亜鉛（Ｚｎ），モリブデン（Ｍｏ），鉄（Ｆｅ）のいずれか少なくとも１つの付加材料（ただし、前記ベース材料がニッケルの場合、前記付加材料からニッケルを除く、前記ベース材料がチタンの場合、前記付加材料からチタンを除く）を含めた合金である、請求項１から請求項７のいずれか一項に記載の半導体パッケージ。
  9. 基板上に半導体チップを搭載し、
    前記半導体チップを樹脂層で被覆し、
    前記樹脂層の表面および側面を第１金属層で被覆し、
    前記第１金属層と異なる材料からなる第２金属層を１５０度以上の温度で成膜し、
    前記第２金属層を構成する第１金属材料と、該第１金属材料とは異なる第２金属材料との合金からなる第３金属層を成膜し、
    前記第２または第３金属層を第４金属層で被覆することを具備する、半導体パッケージの製造方法。
JP2020017171A 2020-02-04 2020-02-04 半導体パッケージおよびその製造方法 Pending JP2021125525A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020017171A JP2021125525A (ja) 2020-02-04 2020-02-04 半導体パッケージおよびその製造方法
TW109123027A TWI746047B (zh) 2020-02-04 2020-07-08 半導體封裝及其製造方法
CN202010723278.7A CN113224037B (zh) 2020-02-04 2020-07-24 半导体封装体及其制造方法
US17/016,594 US11749646B2 (en) 2020-02-04 2020-09-10 Semiconductor package and manufacturing method thereof
US18/353,343 US20230361084A1 (en) 2020-02-04 2023-07-17 Semiconductor package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020017171A JP2021125525A (ja) 2020-02-04 2020-02-04 半導体パッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2021125525A true JP2021125525A (ja) 2021-08-30

Family

ID=77085807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020017171A Pending JP2021125525A (ja) 2020-02-04 2020-02-04 半導体パッケージおよびその製造方法

Country Status (4)

Country Link
US (2) US11749646B2 (ja)
JP (1) JP2021125525A (ja)
CN (1) CN113224037B (ja)
TW (1) TWI746047B (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1810068A (zh) * 2003-06-19 2006-07-26 波零公司 印刷电路板的emi吸收屏蔽
JP2007243122A (ja) 2006-03-06 2007-09-20 Be-Spputer Co Ltd スパッタリング法によるシールド膜の成膜方法及び成膜されたシールド膜
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US9269673B1 (en) * 2014-10-22 2016-02-23 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
JP6418605B2 (ja) * 2015-07-31 2018-11-07 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
JP6777423B2 (ja) * 2016-04-28 2020-10-28 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． 電子部品モジュールおよびその製造方法
JP6621708B2 (ja) * 2016-05-26 2019-12-18 新光電気工業株式会社 半導体装置、半導体装置の製造方法
JP6571124B2 (ja) 2017-03-30 2019-09-04 太陽誘電株式会社 電子部品モジュールの製造方法

Also Published As

Publication number Publication date
CN113224037A (zh) 2021-08-06
TW202131462A (zh) 2021-08-16
US20210242138A1 (en) 2021-08-05
CN113224037B (zh) 2023-12-01
TWI746047B (zh) 2021-11-11
US20230361084A1 (en) 2023-11-09
US11749646B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
US9786611B2 (en) Method for manufacturing a semiconductor package
TWI660467B (zh) 半導體裝置及形成其之方法
US5461545A (en) Process and device for hermetic encapsulation of electronic components
TWI579934B (zh) 半導體裝置之製造方法及半導體裝置
TWI601250B (zh) 用於製造半導體封裝元件之半導體結構及其製造方法
US20090151982A1 (en) Metal-ceramic composite substrate and method of its manufacture
US20060006517A1 (en) Multi-chip package having heat dissipating path
JPS5940560A (ja) 多層回路装置
US20080315414A1 (en) Electronic device manufacturing method and electronic device
TW201642434A (zh) 半導體裝置封裝及其製造方法
TW201419430A (zh) 半導體封裝件之製法
TWI624014B (zh) 半導體裝置及其製造方法
JP2021125525A (ja) 半導体パッケージおよびその製造方法
US11804449B2 (en) Semiconductor device and manufacturing method thereof
US8508041B2 (en) Bonding method for three-dimensional integrated circuit and three-dimensional integrated circuit thereof
WO2021248537A1 (zh) 基板及其制备方法、显示面板
CN116761453A (zh) 覆晶薄膜、显示装置及制备方法
CN111883508A (zh) 覆晶封装基板及其制法