JP2021118572A - 整流回路、および電子時計 - Google Patents

Abstract

【課題】電力変換効率が高く、小型で製造効率が良い整流回路を提供すること。【解決手段】整流回路は、第２入力端子にゲートが接続された第１トランジスタと、第１トランジスタに並列に接続されて制御信号により断続される第２トランジスタとで構成された第１スイッチと、第１入力端子にゲートが接続された第３トランジスタと、第３トランジスタに並列に接続されて制御信号により断続される第４トランジスタとで構成された第２スイッチと、を有し、第２出力端子と第１入力端子との間に、第１ダイオード、および第２ダイオードが、この順番で直列接続され、第１ダイオードはダイオード接続された第５トランジスタから構成され、第２ダイオードはダイオード接続された第６トランジスタで構成されており、第６トランジスタ８２のチャネル幅／チャネル長比が、第５トランジスタ８１のチャネル幅／チャネル長比よりも大きい。【選択図】図３

Description

本発明は、整流回路、および当該整流回路を備えた電子時計に関する。

回転錘や、ゼンマイ等を動力源とした発電機により発電した電力を、コンデンサ等の蓄電器に充電して駆動電力とすることで、電池交換を不要とし、取扱い性や環境に配慮した電子時計や機器が知られている。当該電子時計が腕時計である場合、発電機のサイズが限られ、起電力が小さくなってしまうため、電力ロスが少なく、電力変換効率が高い整流回路が必要となる。

この点に鑑み、例えば、特許文献１の発明者等は、電子制御式機械時計の整流回路を提案している。当該整流回路は、ＶＳＳ端子と、交流入力端子の一方との間に直列接続された２個のダイオードを備えている。当該文献の記載の通り、ＶＳＳ端子側の第１のダイオードには、逆リーク電流が小さいシリコンダイオードを採用し、交流入力端子側の第２のダイオードには、順方向電圧の降下電圧が小さいショットキーバリアダイオードを用いることで、電力変換効率を高めていた。

特開２０００−２０１４８３号公報

しかしながら、特許文献１の整流回路には、製造効率、および回路サイズの観点において改善の余地があった。詳しくは、整流回路の一部は１チップのＩＣ(Integrated Circuit)に集積できるが、２つのダイオードは単体素子となってしまうため、実装工程、および部品コストが増えてしまう。また、実装基板の大きさや、実装高さなどの回路サイズも大きくなってしまい、電子時計のサイズにも影響を及ぼす恐れがあった。
よって、電力変換効率が高く、小型で製造効率が良い整流回路、および電子時計を提供することを課題とする。

本願に係る整流回路は、第１入力端子および第２入力端子と、第１出力端子および第２出力端子と、前記第１入力端子と前記第１出力端子との間を断続する第１スイッチと、前記第２入力端子と前記第１出力端子との間を断続する第２スイッチと、を有し、前記第１スイッチは、前記第２入力端子にゲートが接続された第１トランジスタと、前記第１トランジスタに並列に接続されて制御信号により断続される第２トランジスタとで構成され、前記第２スイッチは、前記第１入力端子にゲートが接続された第３トランジスタと、前記第３トランジスタに並列に接続されて前記制御信号により断続される第４トランジスタとで構成され、前記第２出力端子と前記第１入力端子との間に、第１ダイオードおよび第２ダイオードが直列接続され、前記第１ダイオードのアノードは前記第２出力端子に接続されており、前記第１ダイオードはダイオード接続された第５トランジスタから構成され、前記第２ダイオードはダイオード接続された第６トランジスタで構成されており、前記第６トランジスタのチャネル幅／チャネル長比が、前記第５トランジスタのチャネル幅／チャネル長比よりも大きい。

本願に係る整流回路は、第１入力端子および第２入力端子と、第１出力端子および第２出力端子と、前記第１入力端子と前記第１出力端子との間を断続する第１スイッチと、前記第２入力端子と前記第１出力端子との間を断続する第２スイッチと、を有し、前記第１スイッチは、前記第２入力端子にゲートが接続された第１トランジスタと、前記第１トランジスタに並列に接続されて制御信号により断続される第２トランジスタとで構成され、前記第２スイッチは、前記第１入力端子にゲートが接続された第３トランジスタと、前記第３トランジスタに並列に接続されて前記制御信号により断続される第４トランジスタとで構成され、前記第２出力端子と前記第１入力端子との間に、第１ダイオードおよび第２ダイオードが直列接続され、前記第１ダイオードのアノードは前記第２出力端子に接続されており、前記第１ダイオードはダイオード接続された第５トランジスタから構成され、前記第２ダイオードはダイオード接続された第６トランジスタで構成されており、前記第６トランジスタのしきい値電圧は、前記第５トランジスタのしきい値電圧よりも低い。

実施形態１の電子時計の外観図。 電子時計のブロック構成図。 整流回路、ブレーキ回路を含む回路図。 第１、第２ダイオードの順方向電圧を示すグラフ図。 第１、第２ダイオードの逆方向電流を示すグラフ図。 実施形態２の整流回路を含む周辺回路の回路図。

実施形態１
＊＊＊電子時計の概要＊＊＊
図１は、実施形態１の電子時計の外観図である。図２は、当該電子時計の機能ブロック図である。
本実施形態の電子時計２００は、機械式時計に用いられるゼンマイ５を動力源として指針部１４を駆動するとともに、水晶振動子４８を含む回転制御部５８により時刻を制御する電子制御式機械時計である。

電子時計２００は、ゼンマイ５、増速輪列７、指針部１４、発電機２０、回転制御部５８、整流回路１５０、電源回路２２などから構成されている。
ゼンマイ５は、機械式時計に用いられるゼンマイであり、りゅうず７０で巻き上げられる。
増速輪列７は、複数の歯車からなる増速輪列であり、ゼンマイ５のトルクを増速輪列７に連結された指針部１４、および発電機２０に伝達する。
指針部１４は、秒針１４ａ、分針１４ｂ、時針１４ｃから構成されている。また、カレンダ表示部７２を備えていても良い。

発電機２０は、ロータ、ステータ、コイルブロック（いずれも図示せず）などから構成されており、増速輪列７を介してゼンマイ５によって駆動され、誘起電力を発生して電気的エネルギーを供給する。発電機２０からの交流出力は、整流回路１５０を通して昇圧、および整流され、電源回路２２に充電される。
発電機２０は、ブレーキ回路１２０（図３）を備えており、調速機としても機能する。なお、ブレーキ回路１２０については後述する。

回転制御部５８は、ブレーキ回路１２０の制御回路であり、発振回路５１、分周回路５２、回転検出回路５３、制動制御回路５５などから構成されている。
発振回路５１は、時間標準源である水晶振動子４８を用いて源発振信号（３２７６８Ｈｚ）を生成し、分周回路５２に出力する。

分周回路５２は、例えば、１２段のフリップフロップからなる分周回路であり、発振回路５１からの源発振信号を所定の周期に分周する。
回転検出回路５３は、波形整形回路、モノマルチバイブレータ（いずれも図示せず）などから構成されている。波形整形回路は、アンプ、コンパレータなどから構成されており、発電機２０から入力される交流信号の正弦波を矩形波に変換する。
モノマルチバイブレータは、所定の周期以下のパルスだけを通過させるバンドパス・フィルターとして機能し、ノイズを除去した回転検出信号ＦＧ１を出力する。

制動制御回路５５は、アップダウンカウンター、同期回路、チョッパ信号発生部（いずれも図示せず）などから構成されている。
アップダウンカウンターには、回転検出回路５３の回転検出信号ＦＧ１、および分周回路５２からの基準信号ｆｓがそれぞれ入力されており、基準信号ｆｓ、および回転検出信号ＦＧ１の計数と、その差の算出とが同時に行えるようになっている。
同期回路は、フリップフロップや、ＡＮＤゲートなどから構成されており、発振回路５１の分周信号を利用して、回転検出信号ＦＧ１を基準信号ｆｓ（８Ｈｚ）に同期させるとともに、これらの各信号パルスが重なって出力されないように調整する。
チョッパ信号発生部は、論理回路で構成されており、発振回路５１の分周信号を利用して、チョッパ信号ＣＨを発電機２０（調速機）に出力する。なお、好適例において、チョッパ信号ＣＨは、デューティ比の異なる３種類の信号としている。

電源回路２２は、電源用のコンデンサである。電源回路２２が充電した電力を用いて、回転制御部５８を含む電子時計２００の電子回路を駆動する。

図３は、整流回路、およびブレーキ回路を含む周辺回路図である。
ブレーキ回路１２０は、第１スイッチ１２１、および第２スイッチ１２２などから構成されている。第１スイッチ１２１、および第２スイッチ１２２は、この２つのスイッチを同時にオンすることにより、発電機２０で発電された交流信号（交流電流）が入力される第１入力端子ＭＧ１、第２入力端子ＭＧ２を短絡等によって閉ループ状態にし、ショートブレーキを掛ける。なお、第１入力端子ＭＧ１を節点ｄ、第２入力端子ＭＧ２を節点ｆともいう。

第１スイッチ１２１は、第２入力端子ＭＧ２にゲート端子が接続された第１トランジスタ１２６と、回転制御部５８からの制御信号としてのチョッパ信号ＣＨがゲート端子に入力される第２トランジスタ１２７とが、並列に電気的に接続して構成されている。第１トランジスタ１２６、および第２トランジスタ１２７のドレイン端子は第１入力端子ＭＧ１に接続され、ソース端子は整流回路１５０の第１出力端子１０６に接続されている。なお、整流回路１５０については、後述する。また、第１トランジスタ１２６のソース端子と、第２トランジスタ１２７のソース端子との接合点を節点ｅとしている。

第２スイッチ１２２は、第１入力端子ＭＧ１にゲート端子が接続された第３トランジスタ１２８と、回転制御部５８からの制御信号としてのチョッパ信号ＣＨがゲート端子に入力される第４トランジスタ１２９とが、並列に電気的に接続して構成されている。第３トランジスタ１２８、および第４トランジスタ１２９のドレイン端子は第２入力端子ＭＧ２に接続され、ソース端子は整流回路１５０の第１出力端子１０６に接続されている。また、第３トランジスタ１２８のソース端子と、第４トランジスタ１２９のソース端子との接合点を節点ｇとしている。
好適例において、第１トランジスタ１２６から第４トランジスタ１２９は、いずれもＰチャネルの電界効果型トランジスタを用いている。

このような構成のブレーキ回路１２０では、チョッパ信号ＣＨがＬレベルとなっている間は、第２トランジスタ１２７、第４トランジスタ１２９はオン状態に維持され、発電機２０がショートされてブレーキが掛かる。なお、ブレーキ制御を、デューティ比の異なる３種類のチョッパ信号を用いて行うことで、ブレーキの制動トルクの強弱を調整することが可能となり、効率的なブレーキ制御を行うことができる。
一方、チョッパ信号ＣＨがＨレベルとなっている間は、第２トランジスタ１２７、第４トランジスタ１２９はオフ状態に維持され、発電機２０にはブレーキが掛からない。このように、チョッパ信号ＣＨにより、発電機２０をチョッピング制御している。

また、第１トランジスタ１２６は、第２入力端子ＭＧ２の極性が「−」の時にオンされ、第３トランジスタ１２８は、第１入力端子ＭＧ１の極性が「−」の時にオンされる。つまり、第１トランジスタ１２６、第３トランジスタ１２８は、発電機２０の第１入力端子ＭＧ１、第２入力端子ＭＧ２のうち、極性「−」の端子に接続された一方のトランジスタがオンされ、他方はオフされるように構成されている。これにより、整流用のスイッチとしての機能も担い、整流回路１５０の一部を構成している。

＊＊＊整流回路の構成＊＊＊
整流回路１５０は、整流用スイッチとしても機能する第１スイッチ１２１、第２スイッチ１２２に加えて、第１ダイオード１２４、第２ダイオード１２５、コンデンサ１２３などから構成されている。また、整流回路１５０からの直流電力の極性「＋」側（ＶＤＤ）の出力端子を第１出力端子１０６、極性「−」側（ＶＳＳ）の出力端子を第２出力端子１０７としている。第１出力端子１０６と第２出力端子１０７との間には、コンデンサからなる電源回路２２が接続されている。なお、第１出力端子１０６を節点ａ、第２出力端子１０７を節点ｂともいう。

第１ダイオード１２４は、アノード端子が第２出力端子１０７に接続されており、カソード端子は第２ダイオード１２５のアノード端子に接続されている。第２ダイオード１２５のカソード端子は、第１入力端子ＭＧ１に接続されている。つまり、第２出力端子１０７と第１入力端子ＭＧ１との間に、第１ダイオード１２４、第２ダイオード１２５が、この順番で直列接続されている。また、第１ダイオード１２４と、第２ダイオード１２５との接合点を節点ｃとしている。好適例において、第１ダイオード１２４、第２ダイオード１２５は、ダイオード接続したトランジスタを用いているが、詳しくは、後述する。
コンデンサ１２３は、昇圧用のコンデンサであり、一端は節点ｃに接続され、他端は第２入力端子ＭＧ２に接続されている。

このようなブレーキ回路１２０、および整流回路１５０により、簡易同期型昇圧チョッパ整流回路が構成され、発電機２０で発電した電荷が電源回路２２に充電される。詳しくは、第１入力端子ＭＧ１の極性が「−」で、第２入力端子ＭＧ２の極性が「＋」の時には、第１トランジスタ１２６がオフされ、第３トランジスタ１２８がオンされる。これにより、発電機２０で発生した誘起電圧の電荷は、図３の「節点ｆ→節点ｃ→節点ｄ→節点ｆ」の回路により、例えば０．１μＦの昇圧用のコンデンサ１２３に充電されるとともに、「節点ｆ→節点ｇ→節点e→節点ａ→節点ｂ→節点ｃ→節点ｄ」の回路により、電源回路２２に充電される。なお、好適例における電源回路２２の容量は、１０μＦとしている。

一方、第１入力端子ＭＧ１の極性が「＋」で第２入力端子ＭＧ２の極性が「−」に切り替わると、第１トランジスタ１２６がオンされ、第３トランジスタ１２８がオフされる。これにより、「コンデンサ１２３→節点ｆ→節点ｄ→節点ｅ→節点ａ→節点ｂ→節点ｃ→コンデンサ１２３」の回路により、発電機２０で発生した誘起電圧と、コンデンサ１２３の充電電圧とが加えられた電圧で電源回路２２が充電される。
なお、各々の状態で、チョッパ信号ＣＨにより発電機２０の両端が短絡して、開放されると、コイルの両端に高電圧が誘起され、この高い充電電圧により電源回路２２が充電されるため、充電効率が向上する。

＊＊＊第１ダイオード、第２ダイオードの詳細な説明＊＊＊
前述の通り、第１ダイオード１２４、第２ダイオード１２５は、ダイオード接続したトランジスタを用いている。詳しくは、第１ダイオード１２４は、Ｎチャネルの電界効果型トランジスタである第５トランジスタ８１のゲート端子とソース端子とを接続することで、ダイオードとしている。同様に、第２ダイオード１２５は、Ｎチャネルの電界効果型トランジスタである第６トランジスタ８２のゲート端子とソース端子とを接続することで、ダイオードとしている。

ここで、ダイオード接続したトランジスタを用いて、第１ダイオード１２４、第２ダイオード１２５を構成している理由は、ブレーキ回路１２０、および整流回路１５０を１チップのＩＣ（Integrated Circuit）に集積するためである。詳しくは、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）プロセスを用いて、図３における発電機２０、電源回路２２、コンデンサ１２３を除く、ブレーキ回路１２０、および整流回路１５０を１チップのＩＣに集積している。つまり、当該ＩＣが搭載された基板に、発電機２０、電源回路２２、およびコンデンサ１２３を実装することで、図３に示す簡易同期型昇圧チョッパ整流回路を構成できる。

このような整流回路１５０において、充電効率を高めるためには、第１ダイオード１２４では逆方向電流が小さいことが望ましく、第２ダイオード１２５では順方向電圧が小さいことが望ましい。
このため、第１ダイオード１２４となる第５トランジスタ８１と、第２ダイオード１２５となる第６トランジスタ８２とで、チャネル幅Ｗとチャネル長Ｌとの比であるＷ／Ｌ比を変えている。詳しくは、第６トランジスタ８２のＷ／Ｌ比を、第５トランジスタ８１のＷ／Ｌ比よりも大きくしている。好適例において、第５トランジスタ８１のチャネル幅Ｗを５６０μｍ、チャネル長Ｌを０．８μｍとする。そして、第６トランジスタ８２のチャネル幅Ｗを１６８０μｍ、チャネル長Ｌを０．８μｍとする。これにより、第６トランジスタ８２のＷ／Ｌ比＝２１００は、第５トランジスタ８１のＷ／Ｌ比＝７００の３倍となる。なお、この比率に限定するものではなく、第６トランジスタ８２のＷ／Ｌ比が、第５トランジスタ８１のＷ／Ｌ比よりも大きければ良い。

図４Ａは、第１ダイオード１２４、第２ダイオード１２５の順方向電圧を示すグラフ図であり、図４Ｂは逆方向電流を示すグラフである。図４Ａにおいて、横軸はトランジスタのしきい値電圧Ｖｔｈ（Ｖ）を示し、縦軸は順方向電圧Ｖｆ（Ｖ）を示している。なお、順方向電圧Ｖｆは、１ｍＡの電流が流れる電圧と定義している。当該グラフに示すように、しきい値電圧Ｖｔｈと、順方向電圧Ｖｆとは略比例関係となる。
例えば、しきい値電圧Ｖｔｈが０．６Ｖの時において、第１ダイオード１２４の順方向電圧Ｖｆは約０．４８Ｖであるのに対して、第２ダイオード１２５の順方向電圧Ｖｆは約０．４３Ｖとなっている。つまり、Ｗ／Ｌ比が大きい第６トランジスタ８２による第２ダイオード１２５は、第１ダイオード１２４よりも、順方向電圧が約０．５Ｖ小さくなる。なお、従来技術で用いられていたショットキーダイオードの順方向電圧Ｖｆは０．３〜０．５Ｖであり、略同等の値となる。

図４Ｂにおいて、横軸はトランジスタのしきい値電圧Ｖｔｈ（Ｖ）を示し、縦軸は逆方向電流Ｉｒ（ｎＡ）を示している。当該グラフに示すように、しきい値電圧Ｖｔｈと、逆方向電流Ｉｒとは略反比例関係となる。
しきい値電圧Ｖｔｈが０．６Ｖの時において、第２ダイオード１２５の逆方向電流Ｉｒは約０．２ｎＡであるのに対して、第１ダイオード１２４の逆方向電流Ｉｒは０．０５ｎＡ以下となっており、従来技術のシリコンダイオードの逆方向電流と略同等の値が得られる。なお、しきい値電圧Ｖｔｈ＝０．６Ｖは、好適例における設計標準値である。

上記では、第５トランジスタ８１と、第６トランジスタ８２とでＷ／Ｌ比を変えて、集積回路に作り込む事例について説明したが、これに限定するものではなく、電気回路として、第６トランジスタ８２のＷ／Ｌ比が、第５トランジスタ８１のＷ／Ｌ比よりも大きくなれば良い。例えば、ＩＣに同一サイズのｎ型ＭＯＳトランジスタを複数個形成しておき、それらを所定の数、並列接続することにより、Ｗ／Ｌ比を変える構成であっても良い。詳しくは、ＩＣに、チャネル幅Ｗが４０μｍで、チャネル長Ｌを０．８μｍとした素子トランジスタを５６個造り込む。第５トランジスタ８１は、素子トランジスタを１４個、並列接続することにより、チャネル幅Ｗを５６０μｍとすることができる。同様に、第６トランジスタ８２は、素子トランジスタを４２個、並列接続することにより、チャネル幅Ｗを１６８０μｍとすることができる。なお、素子トランジスタの数は、５６個に限定するものではなく、Ｗ／Ｌ比を変えるために必要な数を造り込めば良い。

以上述べたように、第１ダイオード１２４はダイオード接続された第５トランジスタ８１から構成され、第２ダイオード１２５はダイオード接続された第６トランジスタ８２で構成されている。そして、第６トランジスタ８２のＷ／Ｌ比が、第５トランジスタ８１のチャネルＷ／Ｌ比よりも大きくなっている。

この構成によれば、Ｗ／Ｌ比が大きい第６トランジスタ８２による第２ダイオード１２５は順方向電圧が小さくなり、Ｗ／Ｌ比が小さい第５トランジスタ８１による第１ダイオード１２４は逆方向電流が小さくなる。よって、発電機２０による起電圧のロスを少なくできるため、電力変換効率を高めることができる。さらに、第１ダイオード１２４、第２ダイオード１２５をトランジスタのダイオード接続で構成することにより、第１トランジスタ１２６から第６トランジスタ８２を１つの集積回路に集積することができる。よって、従来技術では単体素子であった２つのダイオードを、１つのＩＣに集積することができるため、実装工程が少なくなり、製造効率が向上する。また、部品コストも低減できる。さらに、実装基板サイズや、実装高さなどの回路サイズも小さくできる。
従って、電力変換効率が高く、小型で製造効率が良い整流回路１５０を提供することができる。

また、整流回路１５０は、節点ｃと第２入力端子ＭＧ２との間に接続された昇圧用のコンデンサ１２３、および第１出力端子１０６と、第２出力端子１０７との間に接続されたコンデンサからなる電源回路２２を、さらに有している。これにより、発電機２０で発生した誘起電圧に、コンデンサ１２３の電圧が加わるため、昇圧された電圧で電源回路２２が充電される。
従って、昇圧回路を備えた、高効率な倍電圧型の整流回路１５０を提供することができる。

また、電子時計２００は、第１入力端子ＭＧ１と第２入力端子ＭＧ２との間に接続され、交流信号を出力する発電機２０と、整流回路１５０と、整流回路１５０で整流された直流電力を蓄える電源回路２２と、電源回路２２の直流電力により駆動され、制御信号としてのチョッパ信号ＣＨを出力する回転制御部５８と、回転制御部５８により制御され、時刻を表示する指針部１４とを備えている。
従って、小型で、電力変換効率が高い電子時計２００を提供することができる。

実施形態２
＊＊＊第１ダイオード、第２ダイオードの異なる構成＊＊＊
図５は、本実施形態に係る整流回路、およびブレーキ回路を含む周辺回路図であり、図３に対応している。
本実施形態の整流回路１５１は、実施形態１の第１ダイオード１２４、第２ダイオード１２５とは異なる第１ダイオード１３４、第２ダイオード１３５を備えている。第１ダイオード１３４、第２ダイオード１３５は、実施形態１の第１ダイオード１２４、第２ダイオード１２５と同等な電気特性を有しているが、その製造方法が実施形態１と異なる。この点以外は、実施形態１の整流回路１５０と同じである。

第１ダイオード１３４、第２ダイオード１３５は、ダイオード接続したトランジスタを用いている。詳しくは、第１ダイオード１３４は、Ｎチャネルの電界効果型トランジスタである第５トランジスタ９１のゲート端子とソース端子とを接続することで、ダイオードとしている。同様に、第２ダイオード１３５は、Ｎチャネルの電界効果型トランジスタである第６トランジスタ９２のゲート端子とソース端子とを接続することで、ダイオードとしている。

ここで、第５トランジスタ９１、および、第６トランジスタ９２のチャネル幅、チャネル長は同一とし、第６トランジスタ９２のチャネル幅／チャネル長比は実施形態１の第６トランジスタ８２のチャネル幅／チャネル長比より小さくしているが、製造プロセスにおいて、第６トランジスタ９２にはチャネルドープを追加することにより、第５トランジスタ９１よりも、しきい値電圧Ｖｔｈを低くしている。詳しくは、第６トランジスタ９２では、リンなどのｎ型の不純物をチャネルドープすることにより、しきい値電圧Ｖｔｈを実施形態１の第６トランジスタ８２より低くし、順方向電圧を実施形態１の第６トランジスタ８２と同等の値としている。なお、第５トランジスタ９１では追加のチャネルドープを行わない。

例えば、第５トランジスタ９１、および、第６トランジスタ９２のチャネル幅Ｗを５６０μｍ、チャネル長Ｌを０．８μｍで、同一の設定とし、選択的に第６トランジスタ９２にはチャネルドープを追加する。なお、この寸法に限定するものではなく、両トランジスタのチャネル幅、チャネル長が同一であれば良い。これにより、第６トランジスタ９２による第２ダイオード１３５は、実施形態１の第２ダイオード１２５と同等な電気的特性となる。また、第５トランジスタ９１による第１ダイオード１３４は、実施形態１の第１ダイオード１２４と同等な電気的特性を有している。よって、第１ダイオード１３４、第２ダイオード１３５における順方向電圧および逆方向電流の関係性は、図４Ａ、図４Ｂの第１ダイオード１２４、第２ダイオード１２５の関係性と同等となる。

なお、ＩＣにおけるｎ型ＭＯＳトランジスタの構成は、Ｗ／Ｌ比が同一の第５トランジスタ９１と、第６トランジスタ９２とを１つずつ作り込んで、第６トランジスタ９２に選択的にチャネルドープを追加することであっても良いし、Ｗ／Ｌ比が同一の複数の素子トランジスタを所定の数造り込む構成であっても良い。後者の場合、第６トランジスタ９２を構成する複数の素子トランジスタに対して、選択的に追加のチャネルドープを行えば良い。

以上述べたように、第６トランジスタ９２のしきい値電圧は、第５トランジスタ９１のしきい値電圧よりも低くなっている。詳しくは、第５トランジスタ９１、第６トランジスタ９２のチャネル幅／チャネル長（Ｗ／Ｌ）比は同一であるが、第６トランジスタ９２は追加チャネルドープにより、しきい値電圧を低くしている。
しきい値電圧と順方向電圧とは略比例関係にあるため、第５トランジスタ９１よりも、しきい値電圧が低い第６トランジスタ９２による第２ダイオード１３５は順方向電圧が小さくなる。また、しきい値電圧と逆方向電流との関係は図４Ｂと同様となり、第５トランジスタ９１による第１ダイオード１３４（１２４）は、第６トランジスタ９２による第２ダイオード１３５（１２５）よりも、逆方向電流が小さくなる。よって、発電機２０による起電圧のロスを少なくできるため、電力変換効率を高めることができる。

また、整流回路１５１は、第１ダイオード１３４、第２ダイオード１３５の製造方法以外は、実施形態１の整流回路１５０と同様の構成である。
よって、電力変換効率が高く、小型で製造効率が良い整流回路１５１を提供することができる。従って、小型で、電力変換効率が高い電子時計２００を提供することができる。

実施形態３
＊＊＊その他の応用例＊＊＊
上記実施形態では、ゼンマイ５を動力源とした電子時計２００に整流回路１５０，１５１を適用した事例で説明したが、この構成に限定するものではない。例えば、発電機などから出力された交流信号を直流信号に整流する必要がある各種電子機器や、計時装置などに、整流回路１５０，１５１を適用しても良い。これらの構成であっても、上記実施形態と同様の作用効果を得ることができる。特に、小型の発電機を組み込んだ腕時計や、携帯型の電子機器、計時装置に適している。発電機を駆動する機械的エネルギー源としては、ゼンマイに限らず、ゴム、スプリング、重錘、圧縮空気などの流体等でも良い。これらの構成であっても、上記実施形態と同様の作用効果を得ることができる。

また、ゼンマイなどの動力源からの機械的エネルギーを発電機に伝達する機械的エネルギー伝達手段としては、上記実施形態のような輪列（歯車）に限らず、摩擦車、ベルト（タイミングベルト等）及びプーリー、チェーン、スプロケットホイール、ラック及びピニオン、カムなどを利用したものでも良い。さらに、発電機としては、ロータを回転させて電磁変換により発電する発電機に限らず、圧電素子（ピエゾ素子）に応力を加えて発電するピエゾ発電機や、静電誘導現象を利用した発電機等の他の形式の発電機を用いても良い。これらの構成であっても、上記実施形態と同様の作用効果を得ることができる。
また、時刻表示装置としては、指針部１４に限らず、円板、円環状や円弧形状のものを用いてもよい。さらに、液晶パネル等を用いたデジタル表示式の時刻表示装置を用いても良い。

５…ゼンマイ、７…増速輪列、１４…指針部、２０…発電機、２２…電源回路、４８…水晶振動子、５１…発振回路、５３…回転検出回路、５５…制動制御回路、５８…回転制御部、８１…第５トランジスタ、８２…第６トランジスタ、９１…第５トランジスタ、９２…第６トランジスタ、１０６…第１出力端子、１０７…第２出力端子、１２０…ブレーキ回路、１２１…第１スイッチ、１２２…第２スイッチ、１２３…コンデンサ、１２４…第１ダイオード、１２５…第２ダイオード、１２６…第１トランジスタ、１２７…第２トランジスタ、１２８…第３トランジスタ、１２９…第４トランジスタ、１３４…第１ダイオード、１３５…第２ダイオード、１５０…整流回路、１５１…整流回路、２００…電子時計、ＣＨ…チョッパ信号、ＭＧ１…第１入力端子、ＭＧ２…第２入力端子。

Claims (6)

1. 第１入力端子および第２入力端子と、第１出力端子および第２出力端子と、前記第１入力端子と前記第１出力端子との間を断続する第１スイッチと、前記第２入力端子と前記第１出力端子との間を断続する第２スイッチと、を有し、
   前記第１スイッチは、前記第２入力端子にゲートが接続された第１トランジスタと、前記第１トランジスタに並列に接続されて制御信号により断続される第２トランジスタとで構成され、
   前記第２スイッチは、前記第１入力端子にゲートが接続された第３トランジスタと、前記第３トランジスタに並列に接続されて前記制御信号により断続される第４トランジスタとで構成され、
   前記第２出力端子と前記第１入力端子との間に、第１ダイオードおよび第２ダイオードが直列接続され、
   前記第１ダイオードのアノードは前記第２出力端子に接続されており、
   前記第１ダイオードはダイオード接続された第５トランジスタから構成され、前記第２ダイオードはダイオード接続された第６トランジスタで構成されており、
   前記第６トランジスタのチャネル幅／チャネル長比が、前記第５トランジスタのチャネル幅／チャネル長比よりも大きい、整流回路。
2. 第１入力端子および第２入力端子と、第１出力端子および第２出力端子と、前記第１入力端子と前記第１出力端子との間を断続する第１スイッチと、前記第２入力端子と前記第１出力端子との間を断続する第２スイッチと、を有し、
   前記第１スイッチは、前記第２入力端子にゲートが接続された第１トランジスタと、前記第１トランジスタに並列に接続されて制御信号により断続される第２トランジスタとで構成され、
   前記第２スイッチは、前記第１入力端子にゲートが接続された第３トランジスタと、前記第３トランジスタに並列に接続されて前記制御信号により断続される第４トランジスタとで構成され、
   前記第２出力端子と前記第１入力端子との間に、第１ダイオードおよび第２ダイオードが直列接続され、
   前記第１ダイオードのアノードは前記第２出力端子に接続されており、
   前記第１ダイオードはダイオード接続された第５トランジスタから構成され、前記第２ダイオードはダイオード接続された第６トランジスタで構成されており、
   前記第６トランジスタのしきい値電圧は、前記第５トランジスタのしきい値電圧よりも低い、整流回路。
3. 前記第５トランジスタおよび前記第６トランジスタのチャネル幅／チャネル長比は同一であり、前記第６トランジスタはチャネルドープによりしきい値電圧を低くした、請求項２に記載の整流回路。
4. 前記第１トランジスタから前記第６トランジスタは、ＣＭＯＳ回路を用いた１つの集積回路に集積される、請求項１〜３のいずれか一項に記載の整流回路。
5. 前記第１ダイオードと前記第２ダイオードとの節点と、前記第２入力端子との間に接続された昇圧用のコンデンサと、
   前記第１出力端子と前記第２出力端子との間に接続された電源用のコンデンサとを、さらに有する、請求項１〜４のいずれか一項に記載の整流回路。
6. 請求項１〜５のいずれかに記載の整流回路と、
   前記第１入力端子と前記第２入力端子との間に接続され、交流信号を出力する発電機と、
   前記整流回路で整流された直流電力を蓄える電源回路と、
   前記電源回路の直流電力により駆動され、前記制御信号を出力する回転制御部と、
   前記回転制御部により制御され、時刻を表示する指針部とを備える、電子時計。

Images