JP2021112121A - Ｚｖｓを備えたｄｃバランサ回路 - Google Patents

Ｚｖｓを備えたｄｃバランサ回路 Download PDF

Info

Publication number
JP2021112121A
JP2021112121A JP2021000284A JP2021000284A JP2021112121A JP 2021112121 A JP2021112121 A JP 2021112121A JP 2021000284 A JP2021000284 A JP 2021000284A JP 2021000284 A JP2021000284 A JP 2021000284A JP 2021112121 A JP2021112121 A JP 2021112121A
Authority
JP
Japan
Prior art keywords
switch
node
voltage
controller
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021000284A
Other languages
English (en)
Other versions
JP2021112121A5 (ja
Inventor
アイリック ミラン
Ilic Milan
アイリック ミラン
ゴヴィンダラヤン ラメシュ
Govindarajan Ramesh
ゴヴィンダラヤン ラメシュ
トン リー サン
Sang Dong Lee
トン リー サン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SolarEdge Technologies Ltd
Original Assignee
SolarEdge Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SolarEdge Technologies Ltd filed Critical SolarEdge Technologies Ltd
Publication of JP2021112121A publication Critical patent/JP2021112121A/ja
Publication of JP2021112121A5 publication Critical patent/JP2021112121A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/083—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the ignition at the zero crossing of the voltage or the current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】スイッチング損失を低減し、スイッチトキャパシタコンバータ（ＳＣＣ）の効率を高めるためのＳＣＣスイッチを制御する方法を提供する。【解決手段】ＳＣＣ１００は、コントローラ１０１によって制御される直列に接続された４つのスイッチＳ１〜Ｓ４及びコンデンサに結合されたインダクタを備える共振回路を備える。ＳＣＣは、ゼロ電圧条件のもとでコンバータスイッチを切り替えること及び／又はゼロ電流条件のもとでコンバータスイッチを切り替えることができる。【選択図】図１Ａ

Description

スイッチトキャパシタ回路は、電源スイッチと少なくとも１つのコンデンサとを含み、出力電圧調整電力コンバータを実装するために使用されることができる。多くの場合、スイッチ状態が反転すると、スイッチの両端に電圧が印加されたりおよび／またはスイッチに電流が流れたりするため、スイッチングは、大きな損失を発生することがある。スイッチを高周波で動作させると、損失が大きくなることがある。
以下の概要は、特定の特徴の簡略化された概要を提示する。この概要は、広範な大要ではなく、主要または重要な要素を特定することを意図したものではない。
スイッチトキャパシタコンバータ（ＳＣＣ）のシステム、装置、および方法について説明する。ＳＣＣは、インダクタを含む共振回路を含むことができる。ＳＣＣは、複数のモードで動作可能であるように構成されることができる。例えば、いくつかの特徴によれば、ＳＣＣは、入力端子または出力端子として使用されることができる端子を含むことができる。いくつかの構成では、入力電圧は、出力電圧に変換されることができる（例えば、入力電圧の約２倍である出力電圧、または入力電圧の約半分である出力電圧）。
本明細書の本開示の態様は、コンバータの動作に関連するスイッチング損失を低減し、ＳＣＣの効率を高めるためのＳＣＣスイッチを制御する方法（例えば、変調方法）をさらに含む。いくつかの態様によれば、制御方法を使用して、ゼロ電圧条件下またはゼロ電流条件下でコンバータスイッチを切り替えることができる。
これらのおよび他の特徴および利点が、以下により詳細に記載される。
本明細書に組み込まれ、その一部を構成する添付の図面は、本発明の実施形態を例示し、詳細な説明とともに、本発明の原理を説明および例示するのに役立つ。図面は、図示された実施形態の様々な特徴を図式的に示すことを意図している。図面は、実際の実施形態の全ての特徴または描写された要素の相対的寸法を描写することを意図しておらず、必ずしも一定の縮尺で描かれているわけではない。
本発明は、一例として、添付の図面を参照して本明細書に記載される。
図１Ａは、本明細書の開示の様々な態様にかかる第１の例示的な回路を示している。 図１Ｂは、本明細書の開示の様々な態様にかかる第２の例示的な回路を示している。 図１Ｃは、本明細書の開示の様々な態様にかかる第３の例示的な回路を示している。 図１Ｄは、本明細書の開示の様々な態様にかかる他の例示的な回路を示している。 図１Ｅは、本明細書の開示の様々な態様にかかる例示的なシステムを示している。 図２Ａは、本明細書の開示の様々な態様にかかる回路内の電流の流れを示している。 図２Ｂは、本明細書の開示の様々な態様にかかる、回路内の電流の流れに対応するフローチャートを示している。 図３は、本明細書の開示の様々な態様にかかる、回路を制御するコントローラの例示的な信号チャートを示している。 図４は、本明細書の開示の様々な態様にかかる回路を示している。 図５は、本明細書の開示の様々な態様にかかる回路内の電流の流れを示している。 図６は、本明細書の開示の様々な態様にかかる回路の動作を示している。 図７は、本明細書の開示の様々な態様にかかる回路内の電流の流れを示している。 図８は、本明細書の開示の様々な態様にかかる回路の動作を示している。 図９は、本明細書の開示の様々な態様にかかる例示的な信号チャートを示している。
本明細書の開示の態様は、例えば、コンバータの動作に関連するスイッチング損失を低減するため、および／またはＳＣＣの効率を高めるためのＳＣＣスイッチを制御する方法（例えば、変調方法）をさらに含む。いくつかの態様によれば、制御方法を使用して、ゼロ電圧条件下またはゼロ電流条件下でコンバータスイッチを切り替えることができる。いくつかの特徴は、添付の図面において、限定としてではなく、例として示されている。図面において、同様の数字は類似の要素を指す。いくつかの図は、複製可能であり、および／または同じ、類似の、または相互接続されたシステムの異なる態様を描写することができる（例えば、図１Ａまたは図１Ｃの１つ以上の部分は、図１Ｄの複製とすることができる）。
ここで、本明細書の開示にかかる例示的な回路１００を示す図１Ａを参照する。回路１００は、４つのスイッチＳ１、Ｓ２、Ｓ３、およびＳ４を備える。スイッチＳ１、Ｓ２、Ｓ３、およびＳ４は、直列に接続されることができ、それぞれは、バイパス装置（例えば、ダイオード）に並列に結合されることができる。例えば、第１のスイッチＳ１は、第１のバイパス装置Ｄ１に並列に結合されることができ、第２のスイッチＳ２は、第２のバイパス装置Ｄ２に並列に結合されることができ、第３のスイッチＳ３は、第３のバイパス装置Ｄ３に並列に結合されることができ、および／または、第４のスイッチＳ４は、第４のバイパス装置Ｄ４に並列に結合されることができる。４つのスイッチは、一緒に単一のスイッチを形成するトランジスタまたはトランジスタのグループとすることができる。トランジスタは、金属酸化物シリコン電界効果トランジスタ（ＭＯＳＦＥＴ）、接合ゲート電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、双方向スイッチ、逆並列スイッチ（例えば、図１Ｃに示されるように）、および／または回路内でスイッチングする任意の適切な手段を備えることができる。バイパス装置は、バイパス装置のそれぞれのスイッチとは別の１つ以上の要素を備えることができる。バイパス装置の要素の例は、大信号ダイオード、ショットキーダイオード、トンネルダイオード、ＰＩＮダイオード、および／または回路内で一方向の電流を可能にする任意の適切な手段を含む。バイパス装置は、内蔵のボディダイオードを備えることができる（例えば、それぞれがＭＯＳＦＥＴの寄生ダイオードとすることができる）。
４つのスイッチは、ノードＡとノードＣとの間に直列に接続されることができ、ノードＤは、直列接続の中点である。スイッチＳ１は、ノードＡ（例えば、スイッチＳ１がＭＯＳＦＥＴである場合など、スイッチＳ１のドレイン端子における）およびスイッチＳ２（例えば、スイッチＳ１がＭＯＳＦＥＴである場合、スイッチＳ１のソース端子における）に結合されることができる。スイッチＳ２は、スイッチＳ１（例えば、スイッチＳ２がＭＯＳＦＥＴである場合など、スイッチＳ２のドレイン端子における）およびノードＤ（例えば、スイッチＳ２がＭＯＳＦＥＴである場合、スイッチＳ２のソース端子における）に結合されることができる。スイッチＳ３は、ノードＤ（例えば、スイッチＳ３がＭＯＳＦＥＴである場合など、スイッチＳ３のドレイン端子における）およびスイッチＳ４（例えば、スイッチＳ３がＭＯＳＦＥＴである場合、スイッチＳ３のソース端子における）に結合されることができる。スイッチＳ４は、スイッチＳ３（例えば、スイッチＳ４がＭＯＳＦＥＴである場合など、スイッチＳ４のドレイン端子における）およびノードＣ（例えば、スイッチＳ４がＭＯＳＦＥＴである場合、スイッチＳ４のソース端子における）に結合されることができる。異なるスイッチ間の接続は、所与のスイッチＳ１、Ｓ２、Ｓ３、およびＳ４のタイプに依存することができる。例えば、スイッチＳ１、Ｓ２、Ｓ３、およびＳ４間の接続は、所与のスイッチのドレイン端子、ソース端子、およびボディダイオードの配置に依存することができる。一例として、スイッチＳ１、Ｓ２、Ｓ３、およびＳ４の全ては、Ｎ型ＭＯＳＦＥＴまたはＰ型ＭＯＳＦＥＴのいずれかとすることができ、これらは全て、別のスイッチの１つのドレイン端子に接続されている１つのスイッチの１つのソース端子に直列に接続されることができる。別の例として、スイッチＳ１、Ｓ２、Ｓ３、およびＳ４は、異なるスイッチ間の適切な接続配置を有する、異なるタイプのスイッチ、例えば、いくつかのＮ型ＭＯＳＦＥＴおよびいくつかのＰ型ＭＯＳＦＥＴの組み合わせを含むことができる。
スイッチＳ１、Ｓ２、Ｓ３、およびＳ４は、コントローラ１０１によって制御されることができる。コントローラ１０１は、スイッチのタイプに応じて、一方向または双方向において、スイッチをオンにする（例えば、電流がスイッチを通って流れることを可能にする）またはオフにする（例えば、電流がスイッチを通って流れるのを防ぐ）ように制御することができる。スイッチＳ１、Ｓ２、Ｓ３、およびＳ４がＭＯＳＦＥＴである例では、コントローラ１０１は、各ＭＯＳＦＥＴのゲートに結合されることができる。コントローラ１０１とＭＯＳＦＥＴのゲートとの間の結合は、ゲート−ソース間電圧を生成して、ＭＯＳＦＥＴをオンまたはオフに制御することができる。結合は、直接的な場合もあれば、スイッチＳ１、Ｓ２、Ｓ３、およびＳ４のゲートへの信号を増幅するゲートドライバを介する場合もある。コントローラ１０１は、デジタルコントローラ、アナログコントローラ、アナログ制御回路、デジタル信号プロセッサ（ＤＳＰ）コントローラ、マイクロコントローラユニット（ＭＣＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、マイクロプロセッサ、メモリ実行命令（例えば、マイクロプロセッサと組み合わせて）、および／またはコンピュータソフトウェア（例えば、汎用プロセッサ上で実行される）とすることができる。
回路１００は、共振回路を備えることができる。共振回路は、コンデンサに結合されたインダクタを備えることができ、
Figure 2021112121
の共振周波数で発振することができる。ここで、Ｌはインダクタのインダクタンスであり、Ｃはコンデンサの静電容量である。回路の共振回路１００は、巻線ＬＲとパワーバンクＣＲを備え、非限定的な例により、インダクタおよびコンデンサとして示されており、
Figure 2021112121
の周波数で共振するように構成されている。パワーバンクＣＲは、スイッチＳ２およびＳ３に並列に接続されることができる。巻線ＬＲは、ノードＤとノードＢとの間に接続されることができる。パワーバンクＣＲは、電圧差を形成および／または維持するための任意の適切な装置とすることができる。巻線ＬＲは、コイル、チョーク、インダクタ、リアクタの任意の数の巻線、または磁場上にエネルギを蓄積する任意の適切な手段とすることができる。パワーバンクＣ１およびＣ２は、ここではコンデンサとして示される非限定的な例によって、それぞれ、ノードＡとＢとの間およびノードＢとＣとの間の電圧差を保持することができる。共振回路の共振は、パワーバンク（例えば、パワーバンクＣ１、Ｃ２、およびＣＲ）によって形成された電場に電力を蓄積し、蓄積された電力を巻線（例えば、巻線ＬＲ）によって形成された磁場に転送し、共振状態間で連続的に前後に遷移する回路によって発生することができる。
ノードＡ、Ｂ、およびＣは、入力端子、出力端子、またはその双方として使用されることができる。ノードのうちの２つは、入力電圧を受け取るための入力端子として使用されることができる。例えば、入力端子の第１のサブセットは、３つのノードＡ、Ｂ、およびＣのうちの２つを備えることができる。回路は、３つのノードのうちの２つの第２のサブセットの両端に出力電圧を供給するように動作されることができる（例えば、出力端子として使用されるノードの第２のサブセットにより）。
端子の第１のサブセットおよび端子の第２のサブセットは、部分的に重複することができる（例えば、少なくとも１つの端子を共有することができる）。さらに、回路１００の動作は、交換可能とすることができ、電力の双方向変換を可能にする。例えば、第１のサブセットは、入力端子として使用されることができ、第２のサブセットは、出力端子として使用されることができる（例えば、回路は、電力を端子の第１のサブセットから端子の第２のサブセットに変換するように動作されることができる）。別の例では、第１のサブセットは、出力端子として使用されることができ、第２のサブセットは、入力端子として使用されることができる（例えば、回路は、端子の第２のサブセットから端子の第１のサブセットに電力を変換するように動作されることができる）。
ここで図１Ｂを参照すると、回路１１１は、回路１００と同様の構造を有することができるが、共振回路の巻線ＬＲおよび共振回路のパワーバンクＣＲが互いに直列に接続されている。この例では、ノードＢは、ノードＤに直接接続されることができる。
ここで図１Ｃを参照すると、回路１０２は、図１Ａの回路１００と同様または同じ構造を有することができるが、スイッチＳ５〜Ｓ８の追加は、スイッチＳ１〜Ｓ４（図１ＡのスイッチＳ１〜Ｓ４とすることができる）に直列に接続されており、対応するバイパスダイオードの各対が突き合わせてまたは背中合わせに接続されるように、各対の直列接続されたスイッチを配向することにより、双方向スイッチを形成する。交流電圧入力の場合に使用するために、双方向スイッチを備えることができる。スイッチは、さらなる制御と自由度を可能にするだけでなく、スイッチを横切る逆電流の不要な流れを防ぐことができる。
入力端子および出力端子（例えば、図１Ａ、図１Ｂ、または図１Ｃの入力端子および出力端子）は、図１Ｄに示されることができるような様々な配置で構成されることができる。入力端子は、電源１０３に結合され、出力端子は、負荷１０４に結合され、これはシステムを形成することができる。第１の配置１００Ａは、入力端子として使用するように構成されたノードＡおよびＢの第１のサブセットと、出力端子として使用するように構成されたノードＡおよびＣの第２のサブセットとを備える。第２の配置１００Ｂは、入力端子として使用するように構成されたノードＢおよびＣの第１のサブセットと、出力端子として使用するように構成されたノードＡおよびＣの第２のサブセットとを備える。第３の配置１００Ｃは、入力端子として使用するように構成されたノードＡおよびＢの第１のサブセットと、出力端子として使用するように構成されたノードＢおよびＣの第２のサブセットとを備える。第４の配置１００Ｄは、入力端子として使用するように構成されたノードＢおよびＣの第１のサブセットと、出力端子として使用するように構成されたノードＡおよびＢの第２のサブセットとを備える。第５の配置１００Ｅは、入力端子として使用するように構成されたノードＡおよびＣの第１のサブセットと、出力端子として使用するように構成されたノードＡおよびＢの第２のサブセットとを備える。第６の配置１００Ｆは、入力端子として使用するように構成されたノードＡおよびＣの第１のサブセットと、出力端子として使用するように構成されたノードＢおよびＣの第２のサブセットとを備える。
第１の配置１００Ａおよび第２の配置１００Ｂは、実質的に同じ方法で動作することができる。第３の配置１００Ｃおよび第４の配置１００Ｄは、実質的に同じ方法で動作することができる。第５の配置１００Ｅおよび第６の配置１００Ｆは、実質的に同じ方法で動作することができる。
図１Ａに戻ると、回路１００の動作は、Ｃ２の両端の電圧をＣ１の両端の電圧に追従させるか、またはＣ１の両端の電圧をＣ２の両端の電圧に追従させるように、スイッチのスイッチングを介した共振回路の制御された共振を含むことができる。Ｃ１を超える電圧とＣ２を超える電圧との間に続く電圧は、例えば、おおよそ１対１の電圧比に比例することができる。１対１の比の例では、回路１００は、電圧ダブラとして機能することができ、ノードＡおよびＢ、および／またはノードＢおよびＣは、入力端子として使用され、ノードＡおよびＣは、出力端子として使用される。例えば、入力端子ノードＡおよびＢが約４００Ｖの電圧差を有する場合、出力端子ノードＡおよびＣは、約８００Ｖの電圧差を出力することができる。１対１の比の例では、回路１００は、電圧半体として機能することができ、ノードＡおよびＣは入力端子として使用され、ノードＡおよびＢまたはノードＢおよびＣは出力端子として使用される。例えば、入力端子ノードＡおよびＣが約８００Ｖの電圧差を有する場合、出力端子ノードＡおよびＢは、約４００Ｖの電圧差を受け取ることができる。１対１の電圧比の例では、回路１００は、電圧アイソレータとして機能することができ、それぞれ、ノードＡ、ＢまたはノードＢ、Ｃは入力端子として使用され、ノードＢ、ＣまたはノードＡ、Ｂは出力端子として使用される。例えば、入力端子ノードＡおよびＢが出力端子ノードＢおよびＣよりも約４００Ｖの電圧差を有する場合、約４００Ｖの電圧差を受け取ることができる。
ここで、回路１００（または本明細書に示される他の回路）の入力および出力の例を示している図１Ｅを参照する。回路１００は、他の構成要素に結合されて、システムを形成することができる。太陽光発電（ＰＶ）システム１０５Ａは、電源１０３などの発電機とすることができる。ＰＶシステム１０５Ａは、１つ以上のＰＶストリングのＰＶファームを備えることができ、各ストリングは、１つ以上のＰＶセルまたはＰＶパネル１０６を含むことができる。各ＰＶセルまたはパネルは、ＤＣ／ＤＣコンバータ１０７に結合されることができる。ＤＣ／ＤＣコンバータ１０７は、ブーストコンバータ、バックコンバータ、バックブーストコンバータ、および／またはＤＣをＤＣに変換する任意の適切な手段とすることができる。ＤＣ／ＤＣコンバータ１０７は、最大電力点追従（ＭＰＰＴ）機能および／または要素を含むことができる。ＰＶストリングは、さらに、１つ以上のＰＶパネル１０６の電圧とインバータまたは変圧器１０５Ｂを組み合わせてＰＶパネル１０６から電圧を受け取るコンバイナボックスに結合されることができる。インバータまたは変圧器１０５Ｂは、無停電電源装置（ＵＰＳ）をさらに備えることができる。ＰＶシステム１０５Ａは、例示的なＰＶシステムであり、図示された構造に限定されない。回路１００は、ＰＶシステム１０５Ａの任意の部分に結合されることができる。例えば、回路１００のＰＶパネルは、ＤＣ／ＤＣコンバータに結合されることができる。別の例では、回路１００のＤＣ／ＤＣコンバータは、ＰＶストリングに結合されることができる。別の例では、回路１００のＤＣ／ＤＣコンバータは、ジャンクションまたはコンバイナボックスに結合されることができる。別の例では、回路１００のＤＣ／ＤＣコンバータは、ＰＶストリングまたはジャンクションまたはコンバイナボックスからインバータまたは変圧器１０５Ｂに結合されることができる。別の例では、回路１００のＤＣ／ＤＣコンバータは、ＰＶストリングまたはジャンクションまたはコンバイナボックスからＵＰＳに結合されることができる。別の例では、回路１００のＤＣ／ＤＣコンバータは、ＵＰＳからインバータまたは変圧器１０５Ｂに結合されることができる。
別の例示的なシステムは、バッテリ１０５Ｃである。回路は、（例えば、システムがバッテリ１０５Ｃである場合）出力端子を介してバッテリを充電するか、入力端子を介してバッテリを放電するか、または双方の組み合わせと組み合わせて使用されることができる。別の例示的なシステム１０５Ｄは、インダクタまたは変圧器とすることができる。回路１００または回路１０２は、システム１０５Ｄの端部に結合され、ＡＣ電圧を受け取ることができる。回路１００または回路１０２は、タップを備えたインバータの端部に配置されることができる。インバータは、３レベル中性点クランプインバータ（ＮＰＣインバータ）とすることができる。回路１００または回路１０２を使用して、中間点タップを２つの等しい電圧値側にバランスさせることができる。システム１０５Ｄは、回路１００または回路１０２がインバータまたは変圧器の出力を半分にして、等しい比率の２つの半分の電圧を生成することができる単相システムを模倣することができる。これは、米国の家庭や米国の電力網など、単相３線式で動作する電気システムとの互換性が向上するという利点を有することができる。
ここで、コントローラ１０１によって回路１００の制御された周期的スイッチング状態の例を示している図２Ａおよび図２Ｂを参照する。状態から状態へのスイッチングは、ソフトスイッチに向けることができる。ソフトスイッチングは、スイッチング損失が少ないという利点を有することができる。ソフトスイッチングは、ゼロ電流スイッチング（ＺＣＳ）、ゼロ電圧スイッチング（ＺＶＳ）、またはその双方を含むことができる。ＺＣＳは、スイッチをオンまたはオフにする前に、スイッチを流れる電流をゼロまたはゼロに近付けることで実現されることができる。追加的または代替的に、ＺＶＳは、スイッチがオンまたはオフになる前に、スイッチの両端の電圧がゼロ（またはゼロに近い）にされることによって実現されることができる。回路１００は、１つ以上のスイッチング遷移においてソフトスイッチングを使用することができ、スイッチング遷移の大部分をソフトスイッチすることができる。
スイッチング周波数、またはｆＳＷは、１つ以上の状態が切り替わる速度を指すことができる。スイッチング周波数ｆＳＷは、共振周波数ｆＲ（Ｈｚ）よりも高い値であっても、または低い値であってもよい。共振周波数ｆＲおよびスイッチング周波数ｆＳＷは、双方とも、（Ｈｚで）近接して近くすることができ、例えば、互いに１５ＫＨｚ、１０ＫＨｚ、または５ＫＨｚよりも離れなくすることができる。例えば、共振周波数ｆＲが５０ＫＨｚである場合、スイッチング周波数ｆＳＷは、４０ＫＨｚ〜６０ＫＨｚ（例えば、１０ＫＨｚの範囲の例では４５ＫＨｚ）とすることができる。回路１００は、開ループフィードバックシステムにおいてスイッチング周波数ｆＳＷによって動作されることができ、プロセス出力から独立することができる。
制御された周期的スイッチング状態を構成する周期的状態は、２００Ａ、２０１Ａ、２０２Ａ、２０３Ａ、２００Ｂ、２０１Ｂ、２０２Ｂ、２０３Ｂである。Ａ状態およびＢ状態は、形態が類似することができる（例えば、状態２００Ａは、状態２００Ｂに類似することができるなど）。正方向または負方向の電流の流れは、特定の方向に限定されるものではなく、電流の極性が互いに逆であることを示す。スイッチのオフおよび／またはオンは、能動的および／または受動的に行うことができ、信号ありまたは信号なしで行うことができる。共振回路は、正および負の方向に電流を前後に振動および／または反転することができる。状態２００Ａでは、スイッチＳ１およびＳ３は「オン」であり、スイッチＳ２およびＳ４は「オフ」であり、巻線電流ＩＬＲは、正の方向に流れている。スイッチＳ１は、ＺＣＳのもとにオンになる前に、最初は並列バイパス装置に流れる電流を有することができる。状態２０１Ａでは、スイッチＳ１およびＳ３は「オン」であり、スイッチＳ２およびＳ４は「オフ」であり、巻線電流ＩＬＲは、反転して負の方向に流れることができる。巻線電流ＩＬＲは、共振回路の発振により反転することができる。状態２０２Ａでは、スイッチＳ１およびＳ２は「オン」であり、スイッチＳ３およびＳ４は「オフ」であり、巻線電流ＩＬＲは、負の方向に流れている。電流の大きさが小さい場合（例えば、ＺＣＳに近い場合）、スイッチＳ３をオフにすることができる。電流は、スイッチＳ２がオンになる前に、スイッチＳ２の並列バイパス装置を流れ始め、ＺＶＳのもとにオンになることができる。状態２０３Ａでは、スイッチＳ１およびＳ２は「オン」であり、スイッチＳ３およびＳ４は「オフ」であり、巻線電流ＩＬＲは、反転して正の方向に流れることができる。スイッチＳ１は、並列バイパス装置を流れる電流によってオンになり、ＺＶＳおよび／またはＺＣＳにおいてまたはその近くでスイッチがオフになることができる。巻線電流ＩＬＲは、共振回路の発振により反転することができる。状態２００Ｂでは、スイッチＳ２およびＳ４は「オン」であり、スイッチＳ１およびＳ３は「オフ」であり、巻線電流ＩＬＲは、正の方向に流れている。スイッチＳ４は、最初は並列バイパス装置に電流が流れることができ、ＺＣＳのもとにオンになることができる。状態２０１Ｂでは、スイッチＳ２およびＳ４は「オン」であり、スイッチＳ１およびＳ３は「オフ」であり、巻線電流ＩＬＲは、反転して負の方向に流れることができる。巻線電流ＩＬＲは、共振回路の発振により反転することができる。状態２０２Ｂでは、スイッチＳ１およびＳ２は「オン」であり、スイッチＳ３およびＳ４は「オフ」であり、巻線電流ＩＬＲは、負の方向に流れることができる。電流の大きさが小さい場合（例えば、ＺＣＳに近い場合）、スイッチＳ４をオフにすることができる。電流は、スイッチＳ１がオンになる前に、スイッチＳ１の並列バイパス装置を流れ始め、ＺＶＳのもとにオンになることができる。状態２０３Ｂでは、スイッチＳ１およびＳ２は「オン」であり、スイッチＳ３およびＳ４は「オフ」であり、巻線電流ＩＬＲは、反転して正の方向に流れることができる。スイッチＳ２は、電流が並列バイパス装置を通って流れている間にオフにすることができ、ＺＶＳおよび／またはＺＣＳまたはその近くにおいてオフになることができる。巻線電流ＩＬＲは、共振回路の発振により反転することができる。状態２０３Ｂの後、周期的に次の状態が状態２００Ａに戻り、サイクルが繰り返される。いくつかの例では、状態２００Ａおよび状態２０１Ａは、正弦波の一部とすることができる。状態２０２Ａは、線形とすることができる。状態２０２Ｂは、一部が線形で一部が正弦波とすることができる。同様に、状態２００Ｂおよび状態２０１Ｂは、正弦波の一部とすることができる。状態２０２Ｂは、線形とすることができる。状態２０３Ｂは、一部が線形で一部が正弦波とすることができる。
ここで、コントローラ１０１によってスイッチに送信される制御信号の例を示している図３を参照する。遅延のセット３００Ａ、３０１Ａ、および３０２Ａと、３００Ｂ、３０１Ｂ、および３０２Ｂとが存在する。遅延セットＡおよび遅延セットＢは、互いに類似していてもよく、同様の所望の効果（例えば、遅延３００Ａは、遅延３００Ｂと類似することができるなど）を有することができる。セットＡの遅延３００Ａ、３０１Ａ、および３０２Ａ、ならびにセットＢの遅延３００Ｂ、３０１Ｂ、および３０２Ｂは、ＺＶＳおよび／またはＺＣＳを達成するためのものであり、スイッチのスイッチング特性に基づくことができ、効率を高め、スイッチングのオーバーシュートを低減するという利点を有することができる。遅延３００Ａおよび遅延３００Ｂは、スイッチがオンになる前に並列バイパス装置が導通することを可能にすることができる。遅延３００Ａおよび遅延３００Ｂは、閉路スイッチのターンオフ特性に基づくことができる。遅延３００Ａに関する一例では、スイッチＳ３の過渡現象が消散する間、制御信号に遅延が存在することができる。消散後、制御信号は、スイッチＳ２にオンを指示することができる。遅延３００Ａおよび遅延３００Ｂは、新たにオンになったスイッチでＺＶＳを可能にすることができる。遅延３０１Ａおよび遅延３０１Ｂは、閉路スイッチのターンオフ時間によって決定ざれることができ、および／または巻線電流がゼロまたはゼロに近いレベルに低下するようにタイミングを合わせることができる。遅延３０１Ａおよび遅延３０１Ｂの長さは、スイッチの逆回復およびターンオフ特性の関数とすることができる（例えば、ＺＣＳまたはほぼＺＣＳを達成することができる）。例えば、１つのターンオフ特性は、遅延３０１ＡのスイッチＳ１のターンオフ時間とすることができる。別の例では、１つのターンオフ特性は、遅延３０１ＢのスイッチＳ２のターンオフ時間とすることができる。遅延３０２Ａおよび遅延３０２Ｂは、オンにされるスイッチの並列バイパス装置に対応する導通時間によって決定されることができる。例えば、並列バイパス装置が導通している間にスイッチをオンにすると、導通損失を低減することができるため、有利とすることができる。遅延３０２Ａおよび遅延３０２Ｂを低減することは、伝導損失を低減することができるが、場合によっては、遅延が小さすぎると、進行中の（例えば、オンになっている）スイッチにおいて高い過電圧オーバーシュートが生じる可能性があるため、遅延を特定の閾値までにのみ低減することが有利とすることができる。例えば、遅延３０２ＡのためにスイッチＳ１に進む前にスイッチＳ４の導通時間を考慮に入れること、または遅延３０２ＢのためにスイッチＳ２に進む前にスイッチＳ３の導通時間を考慮することが有利とすることができる。
以下は、上述した説明および図と重複するか、または補足することができる説明および図を含むことができる。
この文書では、共振スイッチトキャパシタコンバータのソフトスイッチング変調アプローチについて詳述する。共振スイッチトキャパシタの例示的なトポロジーが図４に示されている。提案された変調アプローチは、いくつかの利点を有することができる。最初のいくつかのスイッチは、ゼロ電圧スイッチング（ＺＶＳ）またはゼロ電流スイッチング（ＺＣＳ）遷移を有し、これは、高効率のコンバータ動作につながる。第２に、コンバータは、（インダクタおよびコンデンサによって形成される共振回路の周波数ｆＲと比較して）低いスイッチング周波数ｆＳＷで動作することができ、これは、設計の実装を簡素化し、スイッチング損失をさらに低減することができる（ｆＳＷ＜ｆＲ）。
図５は、提案された変調アプローチのもとでの例示的な共振インダクタ波形を示している。図５は、共振インダクタ（ＬＲ）（例えば、図４に示されるような共振インダクタ）における電流の例示的な波形を示している。動作モードは、図５において、「０ａ」、「１」、「２」、「３」、および「０ｂ」として注釈が付けられている。図５は、様々なスイッチング装置間のソフトスイッチング遷移とともに、いくつかの動作モード中に電流を担持するスイッチング装置を示している。図５は、［Ｓ１、Ｓ３］共振から［Ｓ２、Ｓ４］共振に遷移するコンバータの例を示している。
波形は、以下のように図５に注釈が付けられたモード間で遷移することができる。モード「０ａ」の間、共振インダクタおよびコンデンサは共振することができる。スイッチＳ１およびＳ３はオンのままとすることができ、電流は正とすることができる。スイッチＳ２およびＳ４はオフになっている。モード「１」の間、共振サイクルが続くと共振電流が負になることができる。同じスイッチＳ１およびＳ３は引き続き導通することができる。スイッチＳ２およびＳ４はオフのままとなることができる。モード「２」の間、スイッチＳ３はオフになることができる。電流はゼロ以外とすることができるが、大きさは小さくすることができる。したがって、スイッチング動作は、ＺＣＳスイッチングと見なすことができる。電流は、スイッチＳ１を流れ続けることができ、スイッチＳ２のボディダイオードを通過することができる。ここで、スイッチＳ２ゲートは、ＺＶＳスイッチングのもとにオンになることができる。電流は、その方向を変えることができ、ＶＩＮの正の電圧を見ると上昇し始めることができる。モード「３」の間、電流が上昇すると、電流はその極性を反転させて正になることができる。スイッチＳ１ゲートは、ＺＶＳのもとでモード「２」とモード「３」との間でオフになることができる（例えば、ＺＣＳに近いスイッチング動作）。しかしながら、スイッチＳ１は、ダイオードの逆回復プロセスとその出力コンデンサの充電プロセスにより、導通し続けることができる。モード「０ｂ」の間、スイッチＳ１はオフになり、電圧をブロックし始めると、スイッチＳ４のボディダイオードが電流を引き継いで導通し始めることができる。第２の共振サイクルは、共振電流がスイッチＳ２およびＳ４を通って流れる場合に開始することができる。ここで、スイッチＳ４ゲートはオンになることができる。ＳＣＣが図５に示されているモード間で遷移することができる方法の一例が図６において与えられることができる。図６は、［Ｓ１、Ｓ３］共振と［Ｓ２、Ｓ４］共振との間の遷移中のＺＶＳおよびＺＣＳプロセスの例を示す例示的なスイッチング回路を示している。
次のセクションでは、［Ｓ２、Ｓ４］共振から［Ｓ１、Ｓ３］共振への別の例示的な遷移の概要を説明する。図７は、例示的なアプローチを示している。図７は、共振インダクタ（ＬＲ）（例えば、図４に示されるような共振インダクタ）における電流の例示的な波形を示している。
波形は、以下のように図７に注釈が付けられたモード間で遷移することができる。モード「０ｂ」の間、共振インダクタおよびコンデンサは共振することができる。スイッチＳ２およびＳ４はオン（導通）になることができ、電流は正とすることができる。スイッチＳ１およびＳ３はオフになることができる。モード「４」の間、共振サイクルが続くと共振電流が負になることができる。同じスイッチＳ２およびＳ４は引き続き導通することができる。スイッチＳ１およびＳ３は、なおもオフになることができる。モード「５」の間、スイッチＳ４はオフになることができる。電流はゼロ以外とすることができるが、大きさは小さくすることができる。したがって、スイッチング動作は、ＺＣＳスイッチングと見なすことができる。電流は、スイッチＳ２を流れ続けることができ、スイッチＳ１のボディダイオードを通過することができる。ここで、スイッチＳ１ゲートは、ＺＶＳスイッチングのもとにオンになることができる。電流は、その方向を変えることができ、ＶＩＮの正の電圧を見ると上昇し始めることができる。モード「６」の間、（例えば、電流が上昇すると）電流はその極性を反転させて正になることができる。スイッチＳ２ゲートは、ＺＶＳおよびＺＣＳに近いスイッチング動作のもとでモード「５」とモード「６」との間でオフになることができる。しかしながら、スイッチＳ２は、ダイオードの逆回復プロセスとその出力コンデンサの充電プロセスにより、導通し続けることができる。モード「０ａ」の間、（例えば、スイッチＳ２はオフになり、電圧をブロックし始めると）スイッチＳ３のボディダイオードが電流を引き継いで導通し始めることができる。第２の共振サイクルが開始することができる（例えば、共振電流がスイッチＳ１およびＳ３を通って流れることができる）。ここで、スイッチＳ３ゲートはオンになることができる。ＳＣＣが図７に示されているモード間で遷移することができる方法の一例が図８において与えられることができる。図８は、［Ｓ２、Ｓ４］共振と［Ｓ１、Ｓ３］共振との間の遷移中のＺＶＳおよびＺＣＳプロセスを示す例示的なスイッチング回路を示している。
図９は、４つのスイッチＳ１〜Ｓ４の例示的なゲート信号を示している。図９は、ＺＶＳおよびＺＣＳスイッチング動作のためのスイッチング装置のための例示的なゲート駆動信号を示している。遅延「ａ」、「ｂ」、および「ｃ」は、効率を高め、スイッチングのオーバーシュートを低減するように、スイッチのスイッチング特性に基づいて決定されることができる。ゲート信号の遅延は、「ａ」、「ｂ」、および「ｃ」で表される。［Ｓ１、Ｓ３］共振から［Ｓ２、Ｓ４］共振への遷移を考慮すると、遅延「ａ」、「ｂ」、および「ｃ」は、以下のように決定されることができる。スイッチＳ３のターンオフ中に、負のインダクタ電流がモード「１」からモード「２」に移行することができる。電流は、スイッチＳ３からスイッチＳ２に転送することができる。遅延「ａ」については、スイッチＳ２のボディダイオードが導通を開始した後、スイッチＳ２がオンになることができる。遅延間隔は、スイッチＳ３のターンオフ特性と負の電流の大きさに基づいて決定されることができる。遅延「ｂ」に関して、遅延間隔「ｂ」は、スイッチＳ１のターンオフ時間を決定することができる。この間隔は、スイッチＳ１が導通を停止したときにインダクタ電流がゼロに近いことを確認するためにタイミングを合わせることができる。遅延長は、スイッチＳ１の逆回復およびターンオフ特性の関数とすることができる。遅延「ｃ」に関して、遅延「ｃ」は、スイッチＳ４のボディダイオードの導通時間を決定することができる。導通損失は、例えば、スイッチＳ４がボディダイオードとして導通している間にオンにされたときに低減されることができる。したがって、遅延を最小限に抑えて伝導損失を減らすことができる。他方では、場合によっては、遅延を閾値よりも上に保つことが有利とすることができ、これは、スイッチＳ１における過電圧オーバーシュートを低減することができる（例えば、電荷移動がＳ１とスイッチＳ４との間で起こるとき）。
実施例が上述されているが、それらの実施例の特徴および／またはステップは、任意の所望の様式で組み合わせ、分割し、省略し、再配設し、修正し、および／または増強することができる。例えば、図１Ｃに示されるコントローラ１０１は、図２Ａおよび／または図２Ｂに記載されるような動作を引き起こすことができる。別の例では、図１Ｃの回路は、図１Ｅに示されるように、電源および／または負荷と組み合わせることができる。そのような変更、修正、および改良は、本明細書で明示的に述べられていないが、本明細書の一部であることが意図されており、本開示の趣旨および範囲内にあることが意図されている。したがって、前述の説明は、例示に過ぎず、限定的ではない。
条項
Ａ１．第１のノード（Ａ）、第２のノード（Ｂ）、第３のノード（Ｃ）、および第４のノード（Ｄ）と、第１のスイッチおよび第２のスイッチが、第１のノードと第２のノードとの間で直列に結合され、第３のスイッチおよび第４のスイッチが、第２のノードと第３のノードとの間に結合され、第１のスイッチ、第２のスイッチ、第３のスイッチ、および第４のスイッチのそれぞれが、それぞれのバイパス装置（Ｄ１、Ｄ２、Ｄ３、Ｄ４）に並列に結合される、第１のスイッチ（Ｓ１）、第２のスイッチ（Ｓ２）、第３のスイッチ（Ｓ３）、および第４のスイッチ（Ｓ４）と、共振周波数（ｆＲ）において共振するように構成された回路であって、巻線（ＬＲ）およびパワーバンク（ＣＲ）を備え、巻線が第２のノードと第４のノードとの間に結合され、パワーバンクが第１の端部と第２の端部とを備え、第１の端部が第１のスイッチと第２のスイッチとの間に結合され、第２の端部が第３のスイッチと第４のスイッチとの間に結合される、回路と、第１のスイッチ、第２のスイッチ、第３のスイッチ、および第４のスイッチを周期的且つ順序付けられた方法で切り替えるように構成されたコントローラと、を備える、装置。
Ａ２．コントローラが、第１、第２、第３および第４のスイッチの動作期間において、順次、（ｉ）第１のスイッチおよび第３のスイッチをオンにし、第２のスイッチおよび第４のスイッチをオフにし、（ｉｉ）第３のスイッチをオフにして第２のスイッチをオンにし、（ｉｉｉ）第１のスイッチをオフにして第４のスイッチをオンにし、（ｉｖ）第４のスイッチをオフにして第１のスイッチをオンにし、（ｖ）第２のスイッチをオフにして第３のスイッチをオンにするように構成される、条項Ａ１に記載の装置。
Ａ３．第１のノード、第３のノード、または第４のノードのうちの２つのノードが入力ノードとして使用するように構成され、第１のノード、第３のノード、または第４のノードのうちの２つが出力ノードとして使用するように構成される、条項Ａ１に記載の装置。
Ａ４．第１のノード、第３のノード、または第４のノードのうちの１つが、入力ノードおよび出力ノードの双方として使用するために複製される、条項Ａ３に記載の装置。
Ａ５．第１のノードおよび第４のノードが入力端子として使用するように構成され、第１のノードおよび第３のノードが出力端子として使用するように構成され、コントローラが、入力端子間の電圧の約２倍になるように出力端子間の電圧を制御するように構成される、条項Ａ３に記載の装置。
Ａ６．第４のノードおよび第３のノードが入力端子として使用するように構成され、第１のノードおよび第３のノードが出力端子として使用するように構成され、コントローラが、入力端子間の電圧の約２倍になるように出力端子間の電圧を制御するように構成される、条項Ａ３に記載の装置。
Ａ７．第１のノードおよび第４のノードが入力端子として使用するように構成され、第４のノードおよび第３のノードが出力端子として使用するように構成され、コントローラが、入力端子間の電圧とほぼ同じになるように出力端子間の電圧を制御するように構成される、条項Ａ３に記載の装置。
Ａ８．第４のノードおよび第３のノードが入力端子として使用するように構成され、第１のノードおよび第４のノードが出力端子として使用するように構成され、コントローラが、入力端子間の電圧とほぼ同じになるように出力端子間の電圧を制御するように構成される、条項Ａ３に記載の装置。
Ａ９．第１のノードおよび第３のノードが入力端子として使用するように構成され、第１のノードおよび第４のノードが出力端子として使用するように構成され、コントローラが、入力端子間の電圧の約半分になるように出力端子間の電圧を制御するように構成される、条項Ａ３に記載の装置。
Ａ１０．第１のノードおよび第３のノードが入力端子として使用するように構成され、第４のノードおよび第３のノードが出力端子として使用するように構成され、コントローラが、入力端子間の電圧の約半分になるように出力端子間の電圧を制御するように構成される、条項Ａ３に記載の装置。
Ａ１１．コントローラが、ソフトスイッチング条件のもとで第１、第２、第３、および第４のスイッチを切り替えるように構成される、条項Ａ１に記載の装置。
Ａ１２．コントローラが、スイッチ遷移の大部分の間、ソフトスイッチング条件のもとで第１、第２、第３、および第４のスイッチを切り替えるように構成される、条項Ａ１１に記載の装置。
Ａ１３．ソフトスイッチングがゼロ電圧スイッチングを含む、条項Ａ１１に記載の装置。
Ａ１４．ソフトスイッチングがゼロ電流スイッチングを含む、条項Ａ１１に記載の装置。
Ａ１５．コントローラが、スイッチに並列なバイパス装置が導通しているときにゼロ電圧スイッチングおよびゼロ電流スイッチングのうちの少なくとも一方により、第１、第２、第３、または第４のスイッチからスイッチを切り替えるように構成される、条項Ａ１３およびＡ１４に記載の装置。
Ａ１６．第１のノードから第４のノードに結合された第２のパワーバンクと、第４のノードから第３のノードに結合された第３のパワーバンクとをさらに備える、条項Ａ１に記載の装置。
Ａ１７．コントローラが、開ループフィードバックを使用して動作するように構成される、条項Ａ１に記載の装置。
Ａ１８．共振周波数およびコントローラの制御信号の周波数（ｆＳＷ）が１０ＫＨｚを超えて異ならない、条項Ａ１に記載の装置。
Ａ１９．制御信号の周波数（ｆＳＷ）が共振周波数よりも低い、条項Ａ１に記載の装置。
Ａ２０．コントローラが、スイッチ遷移間に１つ以上の信号遅延を有するようにさらに構成される、条項Ａ１〜Ａ１９に記載のシステム。
Ａ２１．１つ以上の遅延が、少なくとも１つのスイッチのスイッチング特性の１つに基づいている、条項Ａ２０に記載のシステム。
Ａ２２．１つ以上の遅延が、スイッチがオンになる前にスイッチの並列バイパス装置が導通することを可能にすることができる、条項Ａ２０に記載のシステム。
Ａ２３．１つ以上の遅延が、過渡現象が少なくとも１つのスイッチにおいて消散するのを待つ制御信号に基づいている、条項Ａ２０に記載のシステム。
Ａ２４．１つ以上の遅延が、オンにされたスイッチのソフトスイッチングを可能にすることができる、条項Ａ２０に記載のシステム。
Ａ２５．１つ以上の遅延が、ゼロまたはゼロに近いレベルに低下するように巻線電流にタイミングを合わせることができる、条項Ａ２０に記載のシステム。
Ａ２６．１つ以上の遅延が、少なくとも１つのスイッチの逆回復の関数とすることができる、条項Ａ２０に記載のシステム。
Ａ２７．１つ以上の遅延が、オンにされるスイッチの並列バイパス装置の導通時間によって決定されることができる、条項Ａ２０に記載のシステム。
Ａ２８．伝導損失を低減するために１つ以上の遅延が最小化されることができる、条項Ａ２０に記載のシステム。
Ａ２９．１つ以上の遅延が、オンにされる進行中のスイッチにおける高い過電圧オーバーシュートを回避するのに十分に大きい、条項Ａ２０に記載のシステム。
Ａ３０．回路が無停電電源装置として使用される、条項Ａ１〜２９に記載のシステム。
Ａ３１．コントローラを使用して、第１のノード（Ａ）、第２のノード（Ｂ）、第３のノード（Ｃ）および第４のノード（Ｄ）と、第１のスイッチおよび第２のスイッチが、第１のノードと第２のノードとの間に直列に結合され、第３のスイッチおよび第４のスイッチが、第２のノードと第３のノードとの間に結合され、第１のスイッチ、第２のスイッチ、第３のスイッチおよび第４のスイッチのそれぞれが、それぞれのバイパス装置（Ｄ１、Ｄ２、Ｄ３、Ｄ４）に並列に結合される、第１のスイッチ（Ｓ１）、第２のスイッチ（Ｓ２）、第３のスイッチ（Ｓ３）および第４のスイッチ（Ｓ４）と、を備える共振回路を制御することと、共振周波数（ｆＲ）において、巻線（ＬＲ）およびパワーバンク（ＣＲ）によって共振回路を共振させることと、コントローラによって、（ｉ）第１のスイッチおよび第３のスイッチをオンにし、（ｉｉ）第３のスイッチをオフにして第２のスイッチをオンにし、（ｉｉｉ）第１のスイッチをオフにして第４のスイッチをオンにし、（ｉｖ）第４のスイッチをオフにして第１のスイッチをオンにし、（ｖ）第２のスイッチをオフにして第３のスイッチをオンにするという順序で周期的且つ順序付けられた方法で第１、第２、第３、および第４のスイッチを切り替えることを決定することと、を備える、方法。
Ａ３２．第１のノード、第３のノード、および第４のノードのうちの２つのノードを入力ノードとして使用するために構成し、第１のノード、第３のノード、および第４のノードのうちの２つを出力ノードとして使用するために構成することをさらに備える、条項Ａ３１の方法。
Ａ３３．入力ノードおよび出力ノードの双方として使用するために、第１のノード、第３のノード、および第４のノードのうちの１つを複製することをさらに備える、条項Ａ３２の方法。
Ａ３４．出力端子間の電圧を制御することにより、入力端子と出力端子との間の電圧を２倍にすることをさらに備え、第１のノードおよび第４のノードが入力端子として使用するように構成され、第１のノードおよび第３のノードが出力端子として使用するように構成される、条項Ａ３２に記載の方法。
Ａ３５．出力端子間の電圧を制御することにより、入力端子と出力端子との間の電圧を２倍にすることをさらに備え、第４のノードおよび第３のノードが入力端子として使用するように構成され、第１のノードおよび第３のノードが出力端子として使用するように構成される、条項Ａ３２に記載の方法。
Ａ３６．出力端子間の電圧を制御することにより、入力端子と出力端子との間の同様の電圧のミラーリングを行うことをさらに備え、第１のノードおよび第４のノードが入力端子として使用するように構成され、第４のノードおよび第３のノードが出力端子として使用するように構成される、条項Ａ３２に記載の方法。
Ａ３７．出力端子間の電圧を制御することにより、入力端子と出力端子との間の同様の電圧のミラーリングを行うことをさらに備え、第４のノードおよび第３のノードが入力端子として使用するように構成され、第１のノードおよび第４のノードが出力端子として使用するように構成される、条項Ａ３２に記載の方法。
Ａ３８．出力端子間の電圧を制御することにより、入力端子と出力端子との間の電圧を半分にすることをさらに備え、第１のノードおよび第３のノードが入力端子として使用するように構成され、第１のノードおよび第４のノードが出力端子として使用するように構成される、条項Ａ３２に記載の方法。
Ａ３９．出力端子間の電圧を制御することにより、入力端子と出力端子との間の電圧を半分にすることをさらに備え、第１のノードおよび第３のノードが入力端子として使用するように構成され、第４のノードおよび第３のノードが出力端子として使用するように構成される、条項Ａ３２に記載の方法。
Ａ４０．切り替えを決定することが、ソフトスイッチング条件のもとで第１、第２、第３、および第４のスイッチを切り替えるように決定することを備える、条項Ａ３１に記載の方法。
Ａ４１．切り替えを決定することが、スイッチ遷移の大部分の間、ソフトスイッチング条件のもとで第１、第２、第３、および第４のスイッチを切り替えるように決定することを備える、条項Ａ４０に記載の方法。
Ａ４２．ソフトスイッチングがゼロ電圧スイッチングを含む、条項Ａ４０に記載の方法。
Ａ４３．ソフトスイッチングがゼロ電流スイッチングを含む、条項Ａ４０に記載の方法。
Ａ４４．切り替えを決定することが、バイパス装置が導通しているときにスイッチに並列なバイパス装置によるバイパス中にゼロ電圧スイッチングおよびゼロ電流スイッチングのうちの少なくとも一方により、スイッチを第１、第２、第３、または第４のスイッチから切り替えるように決定することを備える、条項Ａ４２およびＡ４３に記載の方法。
Ａ４５．第１のノードから第４のノードに結合された第２のパワーバンクと、第４のノードから第３のノードに結合された第３のパワーバンクとをさらに備える、条項Ａ３１に記載の方法。
Ａ４６．開ループフィードバックをコントローラによって制御することをさらに備える、条項Ａ３１の方法。
Ａ４７．互いに１０ＫＨｚの範囲内にある共振周波数およびコントローラの制御信号の周波数（ｆＳＷ）をさらに備える、条項Ａ３１に記載の方法。
Ａ４８．共振周波数よりも低い制御信号の周波数をさらに備える、条項Ａ３１に記載の方法。
Ａ４９．スイッチ遷移間の少なくとも１つの信号遅延をコントローラによって制御することをさらに備える、条項Ａ３１〜Ａ４８に記載のシステム。
Ａ５０．１つ以上の遅延が、少なくとも１つのスイッチのスイッチング特性の１つに基づいている、条項Ａ４９に記載のシステム。
Ａ５１．１つ以上の遅延が、スイッチがオンになる前にスイッチの並列バイパス装置が導通することを可能にすることができる、条項Ａ４９に記載のシステム。
Ａ５２．１つ以上の遅延が、過渡現象が少なくとも１つのスイッチにおいて消散するのを待つ制御信号に基づいている、条項Ａ４９に記載のシステム。
Ａ５３．１つ以上の遅延が、オンにされたスイッチのソフトスイッチングを可能にすることができる、条項Ａ４９に記載のシステム。
Ａ５４．１つ以上の遅延が、ゼロまたはゼロに近いレベルに低下するように巻線電流にタイミングを合わせることができる、条項Ａ４９に記載のシステム。
Ａ５５．１つ以上の遅延が、少なくとも１つのスイッチの逆回復の関数とすることができる、条項Ａ４９に記載のシステム。
Ａ５６．１つ以上の遅延が、オンにされるスイッチの並列バイパス装置の導通時間によって決定されることができる、条項Ａ４９に記載のシステム。
Ａ５７．伝導損失を低減するために１つ以上の遅延が最小化されることができる、条項Ａ４９に記載のシステム。
Ａ５８．１つ以上の遅延が、オンにされる進行中のスイッチにおける高い過電圧オーバーシュートを回避するのに十分に大きい、条項Ａ４９に記載のシステム。
Ａ５９．回路が無停電電源装置として使用される、条項Ａ３１〜Ａ５８に記載のシステム。
Ａ６０．第１のノード（Ａ）、第２のノード（Ｂ）、第３のノード（Ｃ）、および第４のノード（Ｄ）と、第１のスイッチおよび第２のスイッチが、第１のノードと第２のノードとの間で直列に結合され、第３のスイッチおよび第４のスイッチが、第２のノードと第３のノードとの間に結合され、第１のスイッチ、第２のスイッチ、第３のスイッチ、および第４のスイッチのそれぞれが、それぞれのバイパス装置（Ｄ１、Ｄ２、Ｄ３、Ｄ４）に並列に結合される、第１のスイッチ（Ｓ１）、第２のスイッチ（Ｓ２）、第３のスイッチ（Ｓ３）、および第４のスイッチ（Ｓ４）と、共振周波数（ｆＲ）において共振するように構成された回路であって、巻線（ＬＲ）およびパワーバンク（ＣＲ）を備え、巻線が第２のノードと第４のノードとの間に結合され、パワーバンクが第１の端部と第２の端部とを備え、第１の端部が第１のスイッチと第２のスイッチとの間に結合され、第２の端部が第３のスイッチと第４のスイッチとの間に結合される、回路と、第１のスイッチ、第２のスイッチ、第３のスイッチ、および第４のスイッチを周期的且つ順序付けられた方法で切り替えるように構成されたコントローラと、第１、第２、第３、および第４のノードの第１のサブセットに接続された電源と、第１、第２、第３、および第４のノードの第２のサブセットに接続された負荷と、を備える回路を備える、システム。
Ａ６１．第１のノードおよび第４のノードが電源に結合され、第１のノードおよび第３のノードが負荷に結合され、コントローラが、入力端子間の電圧の約２倍になるように出力端子間の電圧を制御するように構成される、条項Ａ６１に記載のシステム。
Ａ６２．第４のノードおよび第３のノードが電源に結合され、第１のノードおよび第３のノードが負荷に結合され、コントローラが、入力端子間の電圧の約２倍になるように出力端子間の電圧を制御するように構成される、条項Ａ６１に記載のシステム。
Ａ６３．第１のノードおよび第４のノードが電源に結合され、第４のノードおよび第３のノードが負荷に結合され、コントローラが、入力端子間の電圧とほぼ同じになるように出力端子間の電圧を制御するように構成される、条項Ａ６１に記載のシステム。
Ａ６４．第４のノードおよび第３のノードが電源に結合され、第１のノードおよび第４のノードが負荷に結合され、コントローラが、入力端子間の電圧とほぼ同じになるように出力端子間の電圧を制御するように構成される、条項Ａ６１に記載のシステム。
Ａ６５．第１のノードおよび第３のノードが電源に結合され、第１のノードおよび第４のノードが負荷に結合され、コントローラが、入力端子間の電圧の約半分になるように出力端子間の電圧を制御するように構成される、条項Ａ６１に記載のシステム。
Ａ６６．第１のノードおよび第３のノードが電源に結合され、第４のノードおよび第３のノードが負荷に結合され、コントローラが、入力端子間の電圧の約半分になるように出力端子間の電圧を制御するように構成される、条項Ａ６１に記載のシステム。
Ａ６７．電源が太陽電池である、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ６８．電源が太陽電池のストリングである、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ６９．電源がコンバイナボックスである、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ７０．電源がジャンクションボックスである、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ７１．電源が無停電電源装置（ＵＰＳ）である、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ７２．電源がバッテリである、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ７３．電源が最大電力点追従（ＭＰＰＴ）回路である、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ７４．電源が直流（ＤＣ）電力コンバータである、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ７５．負荷が太陽電池である、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ７６．負荷が太陽電池のストリングである、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ７７．負荷がコンバイナボックスである、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ７８．負荷がジャンクションボックスである、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ７９．負荷が無停電電源装置（ＵＰＳ）である、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ８０．負荷が最大電力点追従（ＭＰＰＴ）回路である、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ８１．負荷がバッテリである、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ８２．負荷がインバータである、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ８３．負荷が変圧器である、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ８４．負荷が交流（ＡＣ）電力コンバータである、条項Ａ６１〜Ａ６６に記載のシステム。
Ａ８５．コントローラが、スイッチ遷移間に１つ以上の信号遅延を有するようにさらに構成される、条項Ａ６１〜Ａ８４に記載のシステム。
Ａ８６．１つ以上の遅延が、少なくとも１つのスイッチのスイッチング特性の１つに基づいている、条項Ａ８５に記載のシステム。
Ａ８７．１つ以上の遅延が、スイッチがオンになる前にスイッチの並列バイパス装置が導通することを可能にすることができる、条項Ａ８５に記載のシステム。
Ａ８８．１つ以上の遅延が、過渡現象が少なくとも１つのスイッチにおいて消散するのを待つ制御信号に基づいている、条項Ａ８５に記載のシステム。
Ａ８９．１つ以上の遅延が、オンにされたスイッチのソフトスイッチングを可能にすることができる、条項Ａ８５に記載のシステム。
Ａ９０．１つ以上の遅延が、ゼロまたはゼロに近いレベルに低下するように巻線電流にタイミングを合わせることができる、条項Ａ８５に記載のシステム。
Ａ９１．１つ以上の遅延が、少なくとも１つのスイッチの逆回復の関数とすることができる、条項Ａ８５に記載のシステム。
Ａ９２．１つ以上の遅延が、オンにされるスイッチの並列バイパス装置の導通時間によって決定されることができる、条項Ａ８５に記載のシステム。
Ａ９３．伝導損失を低減するために１つ以上の遅延が最小化されることができる、条項Ａ８５に記載のシステム。
Ａ９４．１つ以上の遅延が、オンにされる進行中のスイッチにおける高い過電圧オーバーシュートを回避するのに十分に大きい、条項Ａ８５に記載のシステム。
Ａ９５．回路が無停電電源装置（ＵＰＳ）として使用される、条項Ａ６１〜Ａ９４に記載のシステム。
Ａ９６．ストリング電圧が調整された電圧レベルに保たれる、条項Ａ６８に記載のシステム。

Claims (15)

  1. 第１のノード（Ａ）、第２のノード（Ｄ）、第３のノード（Ｃ）および第４のノード（Ｂ）と、
    第１のスイッチおよび第２のスイッチが、前記第１のノード（Ａ）と前記第２のノード（Ｄ）との間で直列に結合され、第３のスイッチおよび第４のスイッチが、前記第２のノード（Ｄ）と前記第３のノード（Ｃ）との間で直列に結合され、前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、および前記第４のスイッチのそれぞれが、それぞれのバイパス装置（Ｄ１、Ｄ２、Ｄ３、Ｄ４）に並列に結合される、第１のスイッチ（Ｓ１）、第２のスイッチ（Ｓ２）、第３のスイッチ（Ｓ３）、および第４のスイッチ（Ｓ４）と、
    共振周波数（ｆＲ）において共振するように構成された回路であって、インダクタ（ＬＲ）およびコンデンサ（ＣＲ）を備え、
    前記インダクタが、前記第２のノード（Ｄ）と前記第４のノード（Ｂ）との間に結合され、
    前記コンデンサが、第１の端部と第２の端部とを備え、前記第１の端部が前記第１のスイッチと前記第２のスイッチとの間に結合され、前記第２の端部が前記第３のスイッチと前記第４のスイッチとの間に結合される、回路と、
    前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、および前記第４のスイッチを周期的且つ順序付けられた方法で切り替えるように構成されたコントローラと、を備える、装置。
  2. 前記コントローラが、前記第１、第２、第３、および第４のスイッチの動作期間において、順次、
    ｉ）前記第１のスイッチをオンにして前記第３のスイッチをオンにし、前記第２のスイッチをオフにして前記第４のスイッチをオフにし、
    ｉｉ）前記第３のスイッチをオフにし、
    ｉｉｉ）前記第２のスイッチをオンにし、
    ｉｖ）前記第１のスイッチをオフにし、
    ｖ）前記第４のスイッチをオンにし、
    ｖｉ）前記第４のスイッチをオフにし、
    ｖｉｉ）前記第１のスイッチをオンにし、
    ｖｉｉｉ）前記第２のスイッチをオフにし、
    ｉｘ）前記第３のスイッチをオンにするように構成される、請求項１に記載の装置。
  3. 前記第１のノード（Ａ）、前記第３のノード（Ｃ）、または前記第４のノード（Ｂ）のうちの２つのノードが、入力ノードとして使用するように構成され、前記第１のノード（Ａ）、前記第３のノード（Ｃ）、または前記第４のノード（Ｂ）のうちの２つが、出力ノードとして使用するように構成される、請求項１または請求項２に記載の装置。
  4. 前記第１のノード（Ａ）、前記第３のノード（Ｃ）、または前記第４のノード（Ｂ）のうちの１つが、入力ノードおよび出力ノードの双方として使用するために複製される、請求項３に記載の装置。
  5. 前記第１のノード（Ａ）および前記第４のノード（Ｂ）が、入力端子として使用するように構成され、前記第１のノード（Ａ）および前記第３のノード（Ｃ）が、出力端子として使用するように構成され、前記コントローラが、前記入力端子間の電圧の約２倍になるように前記出力端子間の電圧を制御するように構成される、請求項３に記載の装置。
  6. 前記第１のノード（Ａ）および前記第４のノード（Ｂ）が、入力端子として使用するように構成され、前記第４のノード（Ｂ）および前記第３のノード（Ｃ）が、出力端子として使用するように構成され、前記コントローラが、前記入力端子間の電圧とほぼ同じになるように前記出力端子間の電圧を制御するように構成される、請求項３に記載の装置。
  7. 前記第１のノード（Ａ）および前記第３のノード（Ｃ）が、入力端子として使用するように構成され、前記第１のノード（Ａ）および前記第４のノード（Ｂ）が、出力端子として使用するように構成され、前記コントローラが、前記入力端子間の電圧の約半分になるように前記出力端子間の電圧を制御するように構成される、請求項３に記載の装置。
  8. 前記コントローラが、ソフトスイッチング条件のもとで前記第１、第２、第３、および第４のスイッチを切り替えるように構成される、先行する請求項のいずれか一項に記載の装置。
  9. 前記ソフトスイッチング条件が、ゼロ電圧スイッチングまたはゼロ電流スイッチングを含む、請求項８に記載の装置。
  10. 前記コントローラが、スイッチに並列なそれぞれのバイパス装置が導通しているときにゼロ電圧スイッチングおよびゼロ電流スイッチングのうちの少なくとも一方により、前記スイッチを前記第１、第２、第３、または第４のスイッチから切り替えるように構成される、請求項１〜９のいずれか一項に記載の装置。
  11. 前記第１のノード（Ａ）と前記第４のノード（Ｂ）との間に結合された第２のコンデンサと、前記第４のノード（Ｂ）と前記第３のノード（Ｃ）との間に結合された第３のコンデンサとをさらに備える、請求項１〜１０のいずれか一項に記載の装置。
  12. 前記共振周波数および前記コントローラの制御信号の周波数が、約１０ＫＨｚを超えて異ならない、請求項１〜１１のいずれか一項に記載の装置。
  13. 前記コントローラの制御信号の前記周波数が前記共振周波数よりも低い、請求項１２に記載の装置。
  14. 前記コントローラが、スイッチ遷移間に１つ以上の信号遅延を有するようにさらに構成される、請求項１〜１３のいずれか一項に記載の装置。
  15. 前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、および前記第４のスイッチが周期的且つ順序付けられた方法で切り替えられる、請求項１〜１４のいずれか一項に記載の装置を制御する方法。
JP2021000284A 2019-12-31 2021-01-04 Ｚｖｓを備えたｄｃバランサ回路 Pending JP2021112121A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962955627P 2019-12-31 2019-12-31
US62/955,627 2019-12-31

Publications (2)

Publication Number Publication Date
JP2021112121A true JP2021112121A (ja) 2021-08-02
JP2021112121A5 JP2021112121A5 (ja) 2023-12-15

Family

ID=74004086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021000284A Pending JP2021112121A (ja) 2019-12-31 2021-01-04 Ｚｖｓを備えたｄｃバランサ回路

Country Status (4)

Country Link
US (3) US11437929B2 (ja)
EP (1) EP3846329A1 (ja)
JP (1) JP2021112121A (ja)
CN (1) CN113131773A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502597B2 (en) * 2020-01-08 2022-11-15 Infineon Technologies Austria Ag Startup of a voltage converter
US20230080527A1 (en) * 2021-09-14 2023-03-16 Collins ART Ireland Three-level boost converters
CN114285277B (zh) * 2021-12-08 2024-03-26 华为数字能源技术有限公司 双向直流变换器及其控制方法
TWI822432B (zh) * 2022-04-13 2023-11-11 立錡科技股份有限公司 功率轉換器及其控制方法
TWI826090B (zh) * 2022-04-19 2023-12-11 立錡科技股份有限公司 功率轉換器及其控制方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6349044B1 (en) * 1999-09-09 2002-02-19 Virginia Tech Intellectual Properties, Inc. Zero voltage zero current three level dc-dc converter
FR2834143B1 (fr) * 2001-12-20 2004-02-27 Thales Sa Hacheur serie a commutation synchrone
US20090033293A1 (en) * 2007-08-01 2009-02-05 Intersil Americas Inc. Voltage converter with combined capacitive voltage divider, buck converter and battery charger
US8212537B2 (en) * 2009-07-23 2012-07-03 International Business Machines Corporation Integratable efficient switching down converter
WO2014024184A1 (en) * 2012-08-05 2014-02-13 Ben-Gurion University Of The Negev Research & Development Authority A high efficiency resonant switched capacitor converter with continuous conversion ratio
US9077255B2 (en) * 2013-01-11 2015-07-07 Futurewei Technologies, Inc. Resonant converters and methods
US9419522B1 (en) * 2013-02-13 2016-08-16 University Of Maryland ZVS DC/DC converter for converting voltage between a battery and a DC link in a hybrid energy storage system and method thereof
CN105247775B (zh) * 2013-07-08 2017-12-26 株式会社村田制作所 电力变换电路、电力输送系统以及电力变换系统
WO2016011380A1 (en) * 2014-07-17 2016-01-21 The Trustees Of Dartmouth College System and method for two-phase interleaved dc-dc converters
US9467065B2 (en) * 2014-12-30 2016-10-11 General Electric Company Method and apparatus for controlling a multilevel soft switching power converter
CN105991021B (zh) * 2015-02-02 2020-07-07 山特电子（深圳）有限公司 双向dc-dc变换器
CN107431435B (zh) * 2015-02-27 2020-09-15 香港大学 功率转换器和功率转换方法
US9780663B2 (en) * 2015-03-02 2017-10-03 Empower Semiconductor, Inc. Resonant rectified discontinuous switching regulator with inductor preflux
US9300210B1 (en) * 2015-03-02 2016-03-29 Empower Semiconductor Resonant rectified discontinuous switching regulator
US10833584B2 (en) * 2015-11-12 2020-11-10 Empower Semiconductor, Inc. Boot-strapping systems and techniques for circuits
US9871467B2 (en) * 2016-05-19 2018-01-16 Abb Schweiz Ag Resonant converters including flying capacitors
EP3485560B1 (en) * 2016-07-15 2022-05-04 Analog Devices International Unlimited Company Balancing techniques and circuits for charge pumps
EP3577753A1 (en) 2017-01-31 2019-12-11 Vestas Wind Systems A/S Dc-dc converter and dc-dc conversion method
WO2018159437A1 (ja) * 2017-03-01 2018-09-07 株式会社村田製作所 Ｄｃ－ｄｃコンバータ
US20180309372A1 (en) * 2017-04-21 2018-10-25 Infineon Technologies Austria Ag System and method for a switched mode converter
US10833594B2 (en) * 2017-05-19 2020-11-10 Infineon Technologies Austria Ag System and method of controlling a power converter having an LC tank coupled between a switching network and a transformer winding
KR102105149B1 (ko) * 2017-05-26 2020-04-28 주식회사 솔루엠 Llc 공진형 컨버터 및 전자장치
US10075080B1 (en) * 2017-07-18 2018-09-11 Texas Instruments Incorporated Three-level converter using an auxiliary switched capacitor circuit
CN109391161A (zh) * 2017-08-10 2019-02-26 台达电子企业管理（上海）有限公司 电力电子变换单元及系统
JPWO2019069654A1 (ja) * 2017-10-06 2020-06-18 パナソニックＩｐマネジメント株式会社 電力変換装置
EP3735738B1 (en) * 2018-01-23 2023-08-09 Huawei Digital Power Technologies Co., Ltd. Power converter
US10873260B2 (en) * 2018-03-12 2020-12-22 Analog Devices International Unlimited Company Zero-voltage switching hybrid switched-capacitor converter
CN108880311B (zh) * 2018-07-05 2020-08-25 华为技术有限公司 一种多电平逆变器的箝位调制方法、装置及逆变器
CN108964477A (zh) * 2018-09-19 2018-12-07 矽力杰半导体技术(杭州)有限公司 谐振型开关变换器
CN108964478B (zh) * 2018-09-19 2023-10-27 矽力杰半导体技术(杭州)有限公司 谐振型开关变换器
US20200119635A1 (en) * 2018-10-11 2020-04-16 Amir Rahimi Resonant switched capacitor dc/dc converter
US10944321B2 (en) * 2018-11-20 2021-03-09 Richtek Technology Corporation Multi-level switching power converter, and controller circuit and control method thereof
US10811962B2 (en) * 2018-11-20 2020-10-20 Richtek Technology Corporation Multi-level switching power converter, and controller circuit and control method thereof
US10381951B1 (en) * 2018-11-30 2019-08-13 The Florida International University Board Of Trustees Family of modular quasi-resonant inverters
EP3896835B1 (en) 2018-12-13 2024-02-28 Mitsubishi Electric Corporation Power conversion device
CN111446860B (zh) * 2019-01-16 2021-09-21 台达电子企业管理（上海）有限公司 直流/直流变换器及其控制方法
CN111446861B (zh) * 2019-01-16 2021-02-26 台达电子企业管理（上海）有限公司 直流/直流变换器及其控制方法
US10778108B2 (en) * 2019-02-15 2020-09-15 Apple Inc. Frequency doubling resonant converter
US11356017B2 (en) * 2019-04-08 2022-06-07 The Regents Of The University Of California Li-ion-compatible fully-integrated hybrid converter
US11770073B2 (en) * 2019-04-26 2023-09-26 Texas Instruments Incorporated Methods and apparatus for regulated hybrid converters
WO2020236155A1 (en) * 2019-05-21 2020-11-26 Huawei Technologies Co., Ltd. Boost converter and control method
US11025172B2 (en) * 2019-08-26 2021-06-01 Delta Electronics, Inc. Three-level modulation for wide output voltage range isolated DC/DC converters
WO2020112207A2 (en) * 2019-09-11 2020-06-04 Futurewei Technologies, Inc. Switched-capacitor power conversion system and control method
US11228256B2 (en) * 2019-11-19 2022-01-18 Infineon Technologies Ag Multilevel power converter and control method
US11527951B2 (en) * 2019-12-20 2022-12-13 Qualcomm Incorporated Reverse X2 mode charge pump soft start
JP7306316B2 (ja) * 2020-04-28 2023-07-11 Tdk株式会社 スイッチング電源装置および電力供給システム
US20220321008A1 (en) * 2021-03-30 2022-10-06 Samsung Electronics Co., Ltd. Dc/dc converter using partial resonance and control method thereof

Also Published As

Publication number Publication date
CN113131773A (zh) 2021-07-16
US20220360196A1 (en) 2022-11-10
US11437929B2 (en) 2022-09-06
US20240162836A1 (en) 2024-05-16
US20210203222A1 (en) 2021-07-01
US11923786B2 (en) 2024-03-05
EP3846329A1 (en) 2021-07-07

Similar Documents

Publication Publication Date Title
JP2021112121A (ja) Ｚｖｓを備えたｄｃバランサ回路
Zhao et al. Analysis, design, and experimentation of an isolated ZVT boost converter with coupled inductors
Prasanna et al. Analysis, design, and experimental results of a novel soft-switching snubberless current-fed half-bridge front-end converter-based PV inverter
Chen et al. A natural bidirectional input-series–output-parallel LLC-DCX converter with automatic power sharing and power limitation capability for li-ion battery formation and grading system
US20190341855A1 (en) Power conversion circuit for photovoltaic power generation with high efficiency over wide input voltage range
WO2013120363A1 (zh) 逆变器电路及逆变器电路的控制方法
Leu et al. A novel current-fed boost converter with ripple reduction for high-voltage conversion applications
CN110957922A (zh) 单级式高频隔离型双向直流变换器和并网储能系统
Alhamroun et al. Comparison of two and four switches inverter feeding series resonant converter
Gao et al. A single-stage single-phase isolated AC-DC converter based on LLC resonant unit and T-type three-level unit for battery charging applications
CN211127589U (zh) 单级式高频隔离型双向直流变换器和并网储能系统
CN111490692A (zh) 一种新型谐振极型软开关逆变器
Zhan et al. A high step-up bidirectional isolated dual-active-bridge converter with three-level voltage-doubler rectifier for energy storage applications
Tian et al. Improved Dual Active Bridge DC-DC Converter with Symmetric Bipolar Output by Utilizing a Switched-Capacitor Circuit for Bipolar DC Distribution System
Bhattacharjee et al. A generalized modulation scheme for soft switched dual active bridge converter with wide voltage and power ranges
Chen Three-port ZVS converter with PWM plus secondary-side phase-shifted for photovoltaic-storage hybrid systems
Li et al. A SEPIC Flyback DC-DC Converter with GaN Switching Device
Abdullah et al. Design and implementation of bi-directional converter with internet of things control based reading
Barbosa et al. Single-stage single-phase AC/DC converter with high frequency isolation feasible to microgeneration
Lu et al. A novel control strategy based on modified gating scheme for a dual-active-bridge converter
CN116613986B (zh) 一种准z源llc谐振变换器及其控制方法
Ren et al. Selection of Bidirectional DC-DC Topology for DC Microgrid Energy Storage Systems
Matsui et al. Analysis and improvement of bilateral chopper having current resonant soft-switch
Xiao et al. Full-bridge transformerless PV grid-connected inverters
Wu et al. Study on an improved DC-DC converter based on ZVZCS PWM three-level

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231206