JP2021086852A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2021086852A
JP2021086852A JP2019212427A JP2019212427A JP2021086852A JP 2021086852 A JP2021086852 A JP 2021086852A JP 2019212427 A JP2019212427 A JP 2019212427A JP 2019212427 A JP2019212427 A JP 2019212427A JP 2021086852 A JP2021086852 A JP 2021086852A
Authority
JP
Japan
Prior art keywords
layer
gan
region
aln
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019212427A
Other languages
English (en)
Inventor
成輝 吉田
Shigeki Yoshida
成輝 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2019212427A priority Critical patent/JP2021086852A/ja
Priority to CN202011285736.XA priority patent/CN112837999A/zh
Priority to US16/953,920 priority patent/US20210159328A1/en
Publication of JP2021086852A publication Critical patent/JP2021086852A/ja
Priority to US18/063,361 priority patent/US20230105888A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】オーミック電極とチャネル領域との間のアクセス抵抗のばらつきを抑制できる半導体装置の製造方法及び半導体装置を提供する。【解決手段】半導体装置の製造方法は、ＡｌＧａＮ層又はＩｎＡｌＮ層、ＡｌＮ層、及びＧａＮ層を基板上に順に成長する第１工程と、ＡｌＧａＮ層又はＩｎＡｌＮ層、ＡｌＮ層、及びＧａＮ層を含む半導体層に対して基板とは反対側の表面からドライエッチングを行うことにより、半導体層に凹部を形成する第２工程と、凹部内にＧａＮ領域を成長する第３工程と、ＧａＮ領域上にオーミック電極を形成する第４工程と、を備え、第２工程では、凹部がＡｌＮ層に達することに応じてドライエッチングをストップさせる。【選択図】図２

Description

本開示は、半導体装置の製造方法及び半導体装置に関する。
特許文献１は、窒化物半導体装置の製造方法を開示する。この製造方法では、ｎ型窒化物層とｐ型窒化物層とを窒化物基板上に順に成長する。そして、ｐ型窒化物層上にＡｌＮマスクを形成し、ＡｌＮマスクの開口を介してこれら窒化物層を水素雰囲気下でエッチングすることにより、ｎ型窒化物層に達するキャビティを形成する。その後、キャビティ内で窒化物材料を再成長し、該窒化物材料上に電極を形成する。
特許文献２は、半導体素子の製造方法を開示する。この製造方法では、ＧａＮバッファ層、ＭｇドープＧａＮ層、ＡｌＧａＮ層、及びｎ型ＧａＮコンタクト層を含む半導体層をサファイヤ基板上に成長する。その後、半導体層上に多結晶ダイヤモンド基板を接合して積層体を形成する。その後、積層体を熱処理炉に投入し、水素雰囲気下でのエッチングによりＭｇドープＧａＮ層の位置にて積層体を分離する。
米国特許出願公開第２０１４／０４５３０６号明細書 特開２００３−１０１１４９号公報
半導体装置において、窒化物半導体層に凹部を形成したのち窒化物半導体領域を選択的に再成長して該凹部を埋め込む場合がある。例えば、窒化物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）において、ＧａＮチャネル層とＧａＮチャネル層上に設けられたＡｌＧａＮバリア層（電子供給層）とを含む窒化物半導体層に、ＧａＮチャネル層に達する凹部を形成し、高濃度の窒化物半導体領域（例えばｎ型ＧａＮ領域）を該凹部内に成長し、この領域上にオーミック電極（ソース電極又はドレイン電極）を形成することがある。このようなＨＥＭＴでは、窒化物半導体領域が、ＧａＮチャネル層とＡｌＧａＮバリア層との界面付近に生じるチャネル領域と直接接するので、窒化物半導体領域を通じてオーミック電極とチャネル領域との間のアクセス抵抗を低減できる。
上記の凹部の形成には、例えば、塩素系ガスを用いた反応性イオンエッチング（ＲＩＥ）が用いられる。しかし、塩素プラズマに対するＧａＮチャネル層とＡｌＧａＮバリア層とのエッチング選択比は十分でなく、エッチング深さ（凹部の深さ）にばらつきが生じやすい。このようにエッチング深さがばらつくと、オーミック電極とチャネル領域との間のアクセス抵抗にばらつきが生じてしまう。
本開示は、上記課題に鑑みてなされたものであり、オーミック電極とチャネル領域との間のアクセス抵抗のばらつきを抑制できる半導体装置の製造方法及び半導体装置を提供することを目的とする。
本開示の半導体装置の製造方法は、ＡｌＧａＮ層又はＩｎＡｌＮ層、ＡｌＮ層、及びＧａＮ層を基板上に順に成長する第１工程と、ＡｌＧａＮ層又はＩｎＡｌＮ層、ＡｌＮ層、及びＧａＮ層を含む半導体層に対して基板とは反対側の表面からドライエッチングを行うことにより、半導体層に凹部を形成する第２工程と、凹部内にＧａＮ領域を成長する第３工程と、ＧａＮ領域上にオーミック電極を形成する第４工程と、を備え、第２工程では、凹部がＡｌＮ層に達することに応じてドライエッチングをストップさせる。
本開示の半導体装置は、基板と、基板上に設けられたＡｌＧａＮ層又はＩｎＡｌＮ層と、ＡｌＧａＮ層又はＩｎＡｌＮ層上に設けられたＡｌＮ層と、ＡｌＮ層上に設けられたＧａＮ層と、ＡｌＮ層上においてＧａＮ層の一部を挟む位置に設けられ、ＡｌＮ層の表面上に形成される一対のＧａＮ領域と、一対のＧａＮ領域上にそれぞれ設けられ、一対のＧａＮ領域のそれぞれとオーミック接触を成す一対のオーミック電極と、ＧａＮ層上において一対のオーミック電極の間に設けられたゲート電極と、を備える。
本開示の半導体装置は、基板と、基板上に設けられたバリア層と、バリア層に設けられたストッパー層と、ストッパー層上に設けられたチャネル層と、ストッパー層上においてチャネル層の一部を挟む位置に設けられ、チャネル層に隣接するソース領域及びドレイン領域と、ソース領域及びドレイン領域上にそれぞれ設けられ、ソース領域及びドレイン領域のそれぞれとオーミック接触を成すソース電極及びドレイン電極と、チャネル層上においてソース電極及びドレイン電極の間に設けられたゲート電極と、を備え、バリア層は、ＡｌＧａＮ層又はＩｎＡｌＮ層であり、ストッパー層は、ＡｌＮ層であり、チャネル層は、ＧａＮ層であり、ソース領域及びドレイン領域は、ＧａＮ領域であり、チャネル層とソース領域及びドレイン領域とは、ストッパー層表面に形成される。
本開示の半導体装置の製造方法及び半導体装置によれば、オーミック電極とチャネル領域との間のアクセス抵抗のばらつきを抑制できる。
図１は、半導体装置の例として、高移動度トランジスタ（ＨＥＭＴ）の構成を示す断面図である。 図２（ａ）、図２（ｂ）、図２（ｃ）、及び図２（ｄ）のそれぞれは、図１に示すＨＥＭＴの各製造工程を示す断面図である。 図３（ａ）は、第１比較例に係るＨＥＭＴの構成を示す断面図である。図３（ｂ）は、第２比較例に係るＨＥＭＴの構成を示す断面図である。 図４（ａ）、図４（ｂ）、図４（ｃ）、及び図４（ｄ）のそれぞれは、図３（ｂ）に示すＨＥＭＴの各製造工程を示す断面図である。 図５は、第３比較例に係るＨＥＭＴの構成を示す断面図である。 図６（ａ）は、図１に示すＨＥＭＴのゲート電極の直下部分におけるバンド図である。図６（ｂ）は、ＡｌＮ層を備えないＨＥＭＴのゲート電極の直下部分におけるバンド図である。
本開示の一実施形態に係る半導体装置の製造方法及び半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、本実施形態に係る半導体装置の例として、高移動度トランジスタ（ＨＥＭＴ）１の構成を示す断面図である。ＨＥＭＴ１は、いわゆる逆ＨＥＭＴとしての構造を有する。具体的には、ＨＥＭＴ１は、基板２と、基板２上に設けられた半導体層１０と、半導体層１０上に設けられたゲート電極３１、ソース電極３２、及びドレイン電極３３と、ゲート電極３１及び半導体層１０の間に設けられたＳｉＮ層４１と、ＳｉＮ層４１上に設けられゲート電極３１を覆う絶縁層４２とを備えている。なお、逆ＨＥＭＴの用途としては、Ｅ−ｂａｎｄ用若しくはＷ−ｂａｎｄ用といった、高周波での使用が考えられる。特に、Ｅ−ｂａｎｄは携帯電話の局間通信等への応用が期待される。
基板２は、例えばＧａＮ系半導体の成長用基板であり、一例では半絶縁性のＳｉＣ基板である。基板２がＳｉＣ基板である場合、基板２の表面２ａは炭素（Ｃ）極性面である。基板２の表面２ａが炭素面である場合、半導体層１０は、窒素（Ｎ）極性面を成長面として結晶成長することができる。なお、基板２は結晶成長用の基板でなくてもよく、その場合、別の基板上に成長した半導体層１０から該基板を取り除き、半導体層１０に基板２を接合してもよい。その場合、基板２としては様々な材質の半絶縁性基板が用いられ、例えばＳｉ基板、ＳｉＣ基板、ＡｌＮ基板、焼結体等が用いられ得る。
半導体層１０は、窒化物半導体（特にＧａＮ系半導体）を主に含んで構成されている。例えば、半導体層１０は、基板２側から順に設けられた、バッファ層１１、ＡｌＧａＮバリア層１２（又はＩｎＡｌＮバリア層）、ＡｌＮ層１３、及びＧａＮチャネル層１４を含んでいる。バッファ層１１は、基板２上にエピタキシャル成長した層であり、例えばＧａＮ層である。ＳｉＣ基板の炭素面上において、バッファ層１１は、Ｎ極性面を成長面として結晶成長する。従って、バッファ層１１の基板２側とは反対側の表面はＮ極性面となり、バッファ層１１の基板２側の裏面はガリウム（Ｇａ）極性面となる。バッファ層１１の厚さは、例えば３００ｎｍ以上且つ１０００ｎｍ以下の範囲内であり、一実施例では５００ｎｍである。なお、基板２が結晶成長用の基板ではなく接合された基板である場合には、バッファ層１１を省いてもよい。
ＡｌＧａＮバリア層１２は、バッファ層１１上にエピタキシャル成長したＡｌＧａＮ層であり、バリア層（電子供給層）として機能する。ＡｌＧａＮバリア層１２のバンドギャップは、後述するＧａＮチャネル層１４のバンドギャップよりも大きい。ＡｌＧａＮバリア層１２は、バッファ層１１と接する裏面１２ａを有し、裏面１２ａはＧａ極性面である。また、ＡｌＧａＮバリア層１２は、バッファ層１１とは反対側（すなわち基板２とは反対側）の表面１２ｂを有し、表面１２ｂはＮ極性面である。ＡｌＧａＮバリア層１２の厚さは、例えば２０ｎｍ以上且つ４０ｎｍ以下の範囲内であり、一実施例では３０ｎｍである。また、ＡｌＧａＮバリア層１２がＡｌｘＧａ１−ｘＮ層である場合、そのＡｌ組成ｘは例えば０．１５以上且つ０．３５以下であり、一実施例では０．２５である。ＡｌＧａＮバリア層１２の導電型は、例えばｎ型又はアンドープ（ｉ型）である。なお、ＡｌＧａＮバリア層１２に代えて、ＩｎＡｌＮバリア層が用いられてもよい。
ＡｌＮ層１３は、ＡｌＧａＮバリア層１２上にエピタキシャル成長した層であり、ＡｌＧａＮバリア層１２とＧａＮチャネル層１４との間に設けられている。ＡｌＮ層１３は、半導体層１０をエッチングするときに、ＧａＮチャネル層１４に対するエッチングストップ層として機能する。すなわち、ＡｌＮ層１３は、ＧａＮチャネル層１４と比べて、高いエッチング耐性を有する。ＡｌＮ層１３は、ＡｌＧａＮバリア層１２の表面１２ｂと接する裏面１３ａを有し、裏面１３ａはＧａ極性面である。また、ＡｌＮ層１３は、ＡｌＧａＮバリア層１２とは反対側（すなわち基板２とは反対側）の表面１３ｂを有し、表面１３ｂはＮ極性面である。ＡｌＮ層１３の厚さは、例えば０．３ｎｍ以上且つ２．０ｎｍ以下の範囲内であり、一実施例では０．５ｎｍである。
ＧａＮチャネル層１４は、ＡｌＮ層１３を介してＡｌＧａＮバリア層１２上に設けられている。ＧａＮチャネル層１４は、ＡｌＮ層１３上にエピタキシャル成長したＧａＮ層であり、チャネル層として機能する。ＧａＮチャネル層１４のバンドギャップは、ＡｌＧａＮバリア層１２のバンドギャップよりも小さい。ＧａＮチャネル層１４は、ＡｌＮ層１３の表面１３ｂと接する裏面１４ａを有し、裏面１４ａはＧａ極性面である。また、ＧａＮチャネル層１４は、ＡｌＧａＮバリア層１２とは反対側（すなわち基板２とは反対側）の表面１４ｂを有し、表面１４ｂはＮ極性面である。表面１４ｂは、半導体層１０における基板２とは反対側の表面１０ａを構成する。ＧａＮチャネル層１４の厚さは、例えば５ｎｍ以上且つ１５ｎｍ以下の範囲内であり、一実施例では９ｎｍである。ＧａＮチャネル層１４とＡｌＧａＮバリア層１２との間にはそれらの格子定数の相違から歪が生じ、この歪が両者の界面にピエゾ電荷を誘起する。これにより、ＧａＮチャネル層１４内におけるＡｌＧａＮバリア層１２側の領域に２次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）が生じ、チャネル領域１４ｃが形成される。ＧａＮチャネル層１４の導電型は、例えばｎ型又はアンドープ（ｉ型）である。
ＨＥＭＴ１は、一対のＧａＮ領域２２（ソース領域及びドレイン領域）を更に備える。一対のＧａＮ領域２２は、半導体層１０に埋め込まれ、基板２の表面２ａに沿った一方向に並んで設けられている。具体的には、各ＧａＮ領域２２は、ＡｌＮ層１３の表面１３ｂ上に設けられ、当該一方向においてＧａＮチャネル層１４の一部を挟む位置に並んで設けられている。一対のＧａＮ領域２２は、半導体層１０に形成された一対の凹部２１（リセス）を埋め込んでいる。一対の凹部２１は、半導体層１０の表面１０ａ（すなわちＧａＮチャネル層１４の表面１４ｂ）からＧａＮチャネル層１４を貫通してＡｌＮ層１３の表面１３ｂに達している。従って、各凹部２１の底面は表面１３ｂにより構成される。各凹部２１に埋め込まれる各ＧａＮ領域２２は、表面１３ｂに接しており、ＧａＮチャネル層１４内のチャネル領域１４ｃに接している。各凹部２１は、半導体層１０に対するエッチングによって形成される。
ＧａＮ領域２２は、ＡｌＮ層１３の表面１３ｂ上にエピタキシャル成長した領域である。ＧａＮ領域２２は、該ＧａＮ領域２２上のソース電極３２又はドレイン電極３３と、チャネル領域１４ｃとの間の抵抗値の低減のために設けられている。ＧａＮ領域２２は、例えば１×１０18ｃｍ-3以上且つ１×１０20ｃｍ-3以下の範囲内の高い濃度にドープされたｎ型のＧａＮ層である。ＧａＮ領域２２の不純物濃度は、ＧａＮチャネル層１４の不純物濃度、及びＡｌＧａＮバリア層１２の不純物濃度のそれぞれよりも高い。ＧａＮ領域２２は、ＡｌＮ層１３とは反対側（すなわち基板２とは反対側）の表面２２ａを有している。表面２２ａは、基板２の表面２ａを基準として、半導体層１０の表面１０ａよりも高い位置に設けられている。すなわち、ＧａＮ領域２２は、ＧａＮチャネル層１４の厚さよりも厚く、ＧａＮチャネル層１４の表面１４ｂから突出している。
ソース電極３２は、一方のＧａＮ領域２２（ソース領域）の表面２２ａ上に設けられており、ドレイン電極３３は、他方のＧａＮ領域２２（ドレイン領域）の表面２２ａ上に設けられている。ソース電極３２は、一方のＧａＮ領域２２とオーミック接触を成し、ドレイン電極３３は、他方のＧａＮ領域２２とオーミック接触を成す。オーミック電極であるソース電極３２及びドレイン電極３３は、例えばＴｉ（チタン）層又はＴａ（タンタル）と、Ａｌ（アルミニウム）層との積層構造を合金化して成る。ソース電極３２及びドレイン電極３３は、Ａｌ層の上に他のＴｉ層（又はＴａ層）を更に積層化した上で合金化してもよい。
ＳｉＮ層４１は、半導体層１０の表面１０ａ上に設けられている。ＳｉＮ層４１は、表面１０ａに接しており、表面１０ａを覆っている。ＳｉＮ層４１は、一対の開口４１ａを有している。各開口４１ａは、各凹部２１に対応しており、各開口４１ａ内には、各ＧａＮ領域２２が設けられている。本実施形態では、基板２の表面２ａを基準として、各ＧａＮ領域２２の表面２２ａは、ＳｉＮ層４１における基板２とは反対側の表面よりも高く、各ＧａＮ領域２２は、ＳｉＮ層４１の当該表面から突出している。
ゲート電極３１は、ＳｉＮ層４１を介して半導体層１０の表面１０ａ上に設けられており、基板２の表面２ａに沿った一方向においてソース電極３２とドレイン電極３３との間に配置されている。ゲート電極３１は、例えばＮｉ（ニッケル）層とＰｄ（パラジウム）層とＡｕ（金）層との積層構造を有する。なお、ＳｉＮ層４１はゲート電極３１の位置に開口を有してもよく、ゲート電極３１は、当該開口を介して表面１０ａに接触してもよい。
絶縁層４２は、ゲート電極３１及び半導体層１０を覆う保護層である。絶縁層４２は、Ｓｉを含む絶縁性材料からなり、一例ではＳｉＮ層、ＳｉＯ２層、又はＳｉＯＮ層である。絶縁層４２は、一対の開口４２ａを有している。一方の開口４２ａからはソース電極３２が露出し、他方の開口４２ａからはドレイン電極３３が露出する。一方の開口４２ａにはソース電極３２と接続される配線（不図示）が設けられ、他方の開口４２ａにはドレイン電極３３と接続される配線（不図示）が設けられる。
続いて、図２を参照して、ＨＥＭＴ１の製造方法の一例について説明する。図２（ａ）、図２（ｂ）、図２（ｃ）、及び図２（ｄ）のそれぞれは、ＨＥＭＴ１の各製造工程を示す断面図である。図２（ａ）に示すように、例えば有機金属気相成長法（ＭＯＣＶＤ法）を用いて、基板２の表面２ａ上に半導体層１０を成長する（本実施形態における第１工程）。具体的には、まず、基板２の表面２ａ上にバッファ層１１を成長する。バッファ層１１の原料ガスは、例えばＴＭＧ（トリメチルガリウム）及びＮＨ３（アンモニア）である。バッファ層１１の成長温度は、例えば１０５０℃である。
次に、バッファ層１１上にＡｌＧａＮバリア層１２を成長する。ＡｌＧａＮバリア層１２の原料ガスは、例えばＴＭＡ（トリメチルアルミニウム）、ＴＭＧ及びＮＨ３である。ＡｌＧａＮバリア層１２の成長温度は、例えば１０５０℃である。次に、ＡｌＧａＮバリア層１２上にＡｌＮ層１３を成長する。ＡｌＮ層１３の原料ガスは、例えばＴＭＡ及びＮＨ３である。ＡｌＮ層１３の成長温度は、例えば１１００℃である。次に、ＡｌＮ層１３上にＧａＮチャネル層１４を成長する。ＧａＮチャネル層１４の原料ガスは、例えばＴＭＧ及びＮＨ３である。ＧａＮチャネル層１４の成長温度は、例えば１０５０℃である。
続いて、半導体層１０の表面１０ａに接するＳｉＮ層４１を、減圧ＣＶＤ法及びプラズマＣＶＤの少なくとも一方を用いて成膜する。減圧ＣＶＤ法を用いる場合、成膜温度は例えば６００℃以上且つ８５０℃以下の範囲内であり、成膜圧力は例えば１０Ｐａ以上且つ５０Ｐａ以下の範囲内である。減圧ＣＶＤ法により形成されるＳｉＮ層４１は、プラズマＣＶＤにより形成される場合と比較して緻密な固い膜となる。減圧ＣＶＤ法により形成する時の原料ガスは、例えばＮＨ３及びＳｉＨ２Ｃｌ２（ジクロロシラン）である。
続いて、開口Ｍａを有するマスクＭをＳｉＮ層４１上に形成する。このとき、マスクＭの開口Ｍａを、一対の凹部２１（図１参照）に対応する領域に形成する。従って、開口Ｍａの平面形状は、凹部２１の平面形状と一致する。マスクＭをＳｉＮ層４１上に形成した後、マスクＭの開口Ｍａを通じてＳｉＮ層４１に対してエッチングを行う。エッチングは、例えばフッ素系ガスを用いた反応性イオンエッチング（ＲＩＥ）である。このエッチングにより、図２（ｂ）に示すように、半導体層１０の表面１０ａを露出させる開口４１ａがＳｉＮ層４１に形成される。
続いて、図２（ｃ）に示すように、マスクＭの開口Ｍａを介するエッチングによって、半導体層１０に凹部２１を形成する（本実施形態における第２工程）。本工程では、半導体層１０に対するエッチングを、Ｈ２（水素）及びＮＨ３を含む混合雰囲気中にて行う。この混合雰囲気の温度は、例えば９００℃以上である。混合雰囲気の温度は、例えば９５０℃以上且つ１０５０℃以下の範囲内であってもよく、一実施例では１０００℃である。混合雰囲気の温度が９００℃以上であることによって、半導体層１０に対してＨ２によるエッチングが進行する。このような混合雰囲気を用いたエッチングは、エッチング用の炉内のみならず、半導体層１０の成長炉（例えばＭＯＣＶＤ炉）内においても行うことができる。本工程では、半導体層１０に対するエッチングを成長炉内にて行う。
エッチングが行われる成長炉内には、混合雰囲気中のＨ２及びＮＨ３が所定の流量にて供給される。Ｈ２の流量（Ｆ１）に対するＮＨ３の流量（Ｆ２）の比（Ｆ２／Ｆ１）は、例えば０．８以上且つ１．２以下の範囲内である。或いは、比（Ｆ２／Ｆ１）は、０．９以上且つ１．１以下の範囲内であってもよい。一実施例では、Ｈ２の流量（Ｆ１）は１０９１０ｓｃｃｍであり、ＮＨ３の流量（Ｆ２）は９０９０ｓｃｃｍであり、比（Ｆ２／Ｆ１）は１．２である。
Ｈ２は、ＡｌＮ層１３とＧａＮチャネル層１４との間にエッチング選択性を有しており、ＧａＮチャネル層１４は十分にエッチングされるが、ＡｌＮ層１３のエッチングは抑制される。すなわち、半導体層１０に対するエッチングは、ＡｌＮ層１３の表面１３ｂに達することに応じてストップされる。なお、ＧａＮチャネル層１４のエッチングのレートは、例えば０．１ｎｍ／ｓｅｃである。本工程では、Ｈ２によるエッチングによって、開口Ｍａから露出するＧａＮチャネル層１４を除去する。これにより、凹部２１は、ＧａＮチャネル層１４を貫通してＡｌＮ層１３の表面１３ｂに達する。
続いて、図２（ｄ）に示すように、凹部２１内にＧａＮ領域２２を再成長する（本実施形態における第３工程）。本工程では、ＧａＮ領域２２の再成長を、凹部２１のエッチングを行った成長炉内で行う。従って、本実施形態では、エッチングにより凹部２１を形成する工程と、ＧａＮ領域２２を再成長する工程とを連続して行う。すなわち、エッチングにより凹部２１を形成した後、作製途中のＨＥＭＴ１を成長炉内から取り出すことなく、凹部２１内にＧａＮ領域２２を再成長する。本工程では、例えば、スパッタ、ＭＯＣＶＤ、又はＭＢＥ等の方法を用いて、ＧａＮ領域２２を凹部２１の底面上（すなわち、ＡｌＮ層１３の表面１３ｂ上）にエピタキシャル成長する。このとき、成長炉内の雰囲気を例えば８００℃の温度に設定する。なお、ｎ型ドーパントは例えばＳｉであり、その場合、ドーピング源はＳｉＨ４（シラン）とする。
また、本工程では、エッチングにより凹部２１を形成する工程で用いたマスクＭと同一のマスクＭを用いる。従って、本工程では、ＳｉＮ層４１上にマスクＭを残した状態で、凹部２１内にＧａＮ領域２２を再成長する。このとき、ＧａＮ領域２２は、凹部２１内だけでなく、凹部２１の周辺のマスクＭ上にも堆積するので、マスクＭ上には非晶質のＧａＮ（堆積物）が形成される。次に、例えばアルカリ系エッチャントを用いて、マスクＭ及びマスクＭ上に形成された堆積物をともに除去する。アルカリ系エッチャントは、例えば、ＮａＯＨ（水酸化ナトリウム）又はＫＯＨ（水酸化カリウム）を含むことができる。
続いて、図１に示されるソース電極３２及びドレイン電極３３を、それぞれのＧａＮ領域２２の表面２２ａ上に形成する（本実施形態における第４工程）。本工程では、まず、ソース電極３２及びドレイン電極３３を構成する複数の金属層（例えば、Ｔａ／Ａｌ／ＴａもしくはＴｉ／Ａｌ／Ｔｉ）を順に蒸着して積層構造を形成する。その後、この積層構造を熱処理して合金化（アロイ）を行う。熱処理の温度は例えば５００℃以上且つ６００℃以下の範囲内である。次に、ソース電極３２とドレイン電極３３との間のＳｉＮ層４１上にゲート電極３１を形成する。この工程では、ゲート電極３１を構成する複数の金属層（例えば、Ｎｉ／Ｐａ／Ａｕ）を順に蒸着して積層構造を形成する。
続いて、例えばプラズマＣＶＤ法によりＳｉＮ層４１上に絶縁層４２を形成し、絶縁層４２によってゲート電極３１を覆う。その後、例えばフッ素系ガスを用いたＲＩＥにより絶縁層４２に一対の開口４２ａを形成し、ソース電極３２及びドレイン電極３３をそれぞれの開口４２ａから露出させる。以上の工程を経て、図１に示すＨＥＭＴ１が作製される。この後、必要に応じて、ソース電極３２上及びドレイン電極３３上に、ソース配線及びドレイン配線をそれぞれ形成する。
以上の構成を備える本実施形態に係るＨＥＭＴ１の製造方法及びＨＥＭＴ１によって得られる効果について、比較例が有する課題とともに説明する。図３（ａ）は、第１比較例に係るＨＥＭＴ１００の構成を示す断面図である。ＨＥＭＴ１００は、本実施形態に係るＨＥＭＴ１とは異なり、通常のＨＥＭＴとしての構造を有する。すなわち、ＨＥＭＴ１００は、ＨＥＭＴ１の半導体層１０に代えて半導体層１１０を備えており、半導体層１１０は、基板２の表面２ａ上に順に設けられたＧａＮチャネル層１１１、ＡｌＧａＮバリア層１１２、及びキャップ層１１３を有する。このように、半導体層１１０では、ＧａＮチャネル層１１１がＡｌＧａＮバリア層１１２の下に設けられている。そして、ＧａＮチャネル層１１１とＡｌＧａＮバリア層１１２との界面近傍におけるＧａＮチャネル層１１１側に２ＤＥＧが生じ、チャネル領域１１１ａが形成されている。
図３（ｂ）は、第２比較例に係るＨＥＭＴ２００の構成を示す断面図である。第２比較例に係るＨＥＭＴ２００は、本実施形態に係るＨＥＭＴ１と同じ逆ＨＥＭＴとしての構造を有する。図３（ｂ）に示すように、ＨＥＭＴ２００の半導体層２１０では、ＧａＮチャネル層１４がＡｌＧａＮバリア層１２上に設けられており、ＧａＮチャネル層１４とＡｌＧａＮバリア層１２との界面近傍におけるＧａＮチャネル層１４側に２ＤＥＧが生じ、チャネル領域１４ｃが形成されている。ＨＥＭＴ２００の構造によれば、ＡｌＧａＮバリア層１２を介することなくオーミック電極（ソース電極３２又はドレイン電極３３）とチャネル領域１４ｃとの導電経路を確保できるので、オーミック電極とチャネル領域１４ｃと間のアクセス抵抗を低減することができる。
これらＨＥＭＴ１００及び２００は、本実施形態に係るＨＥＭＴ１とは異なり、エッチングストップ層として機能するＡｌＮ層１３を備えていない。ここで、ＡｌＮ層１３を備えていないＨＥＭＴ１００及び２００に共通する課題について、ＨＥＭＴ２００を代表して以下に説明する。図４（ａ）、図４（ｂ）、図４（ｃ）、及び図４（ｄ）のそれぞれは、ＨＥＭＴ２００の課題を説明するための図であり、ＨＥＭＴ２００の各製造工程を示している。ＨＥＭＴ２００を製造する際、まず、図４（ａ）に示すように、バッファ層１１と、ＡｌＧａＮバリア層１２と、ＧａＮチャネル層１４とを基板２の表面２ａ上に順に成長する。次に、図４（ｂ）に示すように、マスクＭを用いてＳｉＮ層４１に開口４１ａを形成する。
続いて、図４（ｃ）に示すように、マスクＭの開口Ｍａを介するエッチングによって、半導体層２１０に凹部２１を形成する。このエッチングはドライエッチングであり、一例ではＲＩＥである。エッチングガスは例えば塩素系のガスである。エッチングは、エッチング用の炉内において行われる。次に、エッチング用の炉からＨＥＭＴ２００を取り出して成長炉に移し、図４（ｄ）に示すように、凹部２１内にＧａＮ領域２２を再成長する。作製途中のＨＥＭＴ２００を成長炉に移すときに、凹部２１を通じて露出する半導体層、すなわち凹部２１の内面に、大気曝露による酸化及び汚染が生じる。このため、凹部２１にＧａＮ領域２２を再成長する前に、凹部２１の内面に生じる酸化膜及び汚染を、例えばＨＦ（フッ酸水溶液）を用いて除去する。その後、ＨＥＭＴ１の製造工程と同じ製造工程を経て、図３（ｂ）に示すＨＥＭＴ２００が作製される。
以上のＨＥＭＴ２００の製造工程のうち、エッチングにより凹部２１を形成する工程では、上述したように、塩素系のガスを用いたＲＩＥによって凹部２１を形成する。しかし、塩素プラズマに対するＡｌＧａＮバリア層１２とＧａＮチャネル層１４とのエッチング選択比は十分でないので、エッチング深さ（凹部２１の深さ）にばらつきが生じやすい。図４（ｃ）に示す例のように凹部２１がＡｌＧａＮバリア層１２まで達することもあれば、凹部２１がＡｌＧａＮバリア層１２にまで達しないこともある。このようにエッチング深さがばらつくと、ＧａＮ領域２２上のオーミック電極とチャネル領域１４ｃとの間のアクセス抵抗にばらつきが生じてしまう。
エッチング深さのばらつきを抑制するために、エッチングストップ層としてＡｌＮ層を半導体層に介在させた構造が考えられる。図５は、第３比較例に係るＨＥＭＴ３００の構成を示す断面図である。第３比較例に係るＨＥＭＴ３００は、第１比較例に係るＨＥＭＴ１００にＡｌＮ層１１４を介在させた構造を有している。図５に示すように、ＨＥＭＴ３００の半導体層３１０は、ＧａＮチャネル層１１１とＡｌＧａＮバリア層１１２との間にＡｌＮ層１１４を有している。ＨＥＭＴ３００の構造によれば、塩素プラズマに対するＡｌＮ層１１４とＡｌＧａＮバリア層１１２とのエッチング選択比を十分に確保することができるので、エッチング深さをＡｌＮ層１１４の深さに安定させることができると考えられる。
しかし、ＨＥＭＴ３００の構造では、ＡｌＮ層１１４のエッチングストップ層としての機能が発揮されないことがある。ＨＥＭＴ３００の半導体層３１０を形成する際、基板２の表面２ａ上に、ＧａＮチャネル層１１１と、ＡｌＮ層１１４と、キャップ層１１３とを順に成長する。このとき、ＡｌＮ層１１４は、ＡｌＮ層１１４の下のＧａＮチャネル層１１１よりも高温（例えば１２００℃）下で成長することが望ましい。しかし、ＧａＮチャネル層１１１の熱耐性は、ＡｌＮ層１１４の熱耐性よりも低い。更に、ＨＥＭＴ３００は通常のＨＥＭＴの構造を有しているので、半導体層３１０の各層の成長面が、低い熱耐性を有するＧａ極性面となる。よって、成長炉内をこのような高温に設定すると、ＧａＮチャネル層１１１のＧａ極性面が高温に耐えられずに熱分解しやすくなる。ＧａＮチャネル層１１１のＧａ極性面が熱分解すると、ＡｌＮ層１１４はＡｌＧａＮ層に変換され、ＡｌＮ層１１４がエッチングストップ層としての機能を発揮できなくなる虞がある。
更に、ＨＥＭＴ３００の構造では、ＲＩＥを行う際に、ＡｌＮ層１１４の表面１１４ａが、凹部２１を通じて露出する。この表面１１４ａからは、ＡｌＮ層１１４のＮ原子が脱離する。このＮ原子の脱離によって、凹部２１内にて成長するＧａＮ領域２２の結晶性が低下する可能性がある。ＧａＮ領域２２の結晶性が低下すると、ＧａＮ領域２２の表面２２ａとオーミック電極とのコンタクト抵抗が増大し、チャネル領域１１１ａとオーミック電極との間のアクセス抵抗が増大する懸念がある。
上記の課題に対し、本実施形態に係るＨＥＭＴ１は、図１に示すように、エッチングストップ層としてＡｌＮ層１３を有する逆ＨＥＭＴの構造を有する。逆ＨＥＭＴの構造を有するＨＥＭＴ１では、ＧａＮチャネル層１４がＡｌＮ層１３を介してＡｌＧａＮバリア層１２上に設けられている。ＡｌＮ層１３の下のＡｌＧａＮバリア層１２は、ＧａＮチャネル層１４よりも高い熱耐性を有する。このため、半導体層１０を成長する成長炉内を高温にしても、ＡｌＧａＮバリア層１２は、ＧａＮチャネル層１４と比べて熱分解されにくい。更に、逆ＨＥＭＴの構造を有するＨＥＭＴ１では、半導体層１０の各層の成長面は、Ｇａ極性面よりも高い熱耐性を有するＮ極性面となる。従って、ＨＥＭＴ１によれば、ＡｌＮ層１３の下のＡｌＧａＮバリア層１２の熱分解が抑えられ、ＡｌＮ層１３がＡｌＧａＮ層に変換される事態を抑制できる。すなわち、ＡｌＮ層１３のエッチングストップ層としての機能をより確実に発揮させることができる。
そして、凹部２１を形成するエッチングは、Ｈ２を含む雰囲気中で行われる。この雰囲気が９００℃以上の温度に設定されることによって、半導体層１０に対してＨ２によるエッチングが進行し、半導体層１０の表面１０ａからＧａＮチャネル層１４を貫通してＡｌＮ層１３に達する凹部２１が半導体層１０に形成される。ＡｌＮ層１３は、ＧａＮチャネル層１４と比べて、高いエッチング耐性を有するので、ＡｌＮ層１３とＧａＮチャネル層１４とのエッチング選択比を十分に確保できる。従って、ＡｌＮ層１３をエッチングストップ層として利用でき、エッチング深さ（すなわち凹部２１の深さ）をＡｌＮ層１３の深さに安定させることができる。これにより、ＧａＮ領域２２上に形成されるオーミック電極と、チャネル領域１４ｃとの間のアクセス抵抗のばらつきを抑制できる。
ここで、図６（ａ）及び図６（ｂ）を参照して、デバイスとしてのＨＥＭＴ１におけるＡｌＮ層１３の機能について説明する。図６（ａ）は、ＨＥＭＴ１のゲート電極３１の直下部分における、伝導帯エネルギのフェルミ準位からの差（バンド図）を概略的に示している。図６（ｂ）は、ＡｌＮ層１３を備えないＨＥＭＴ１のゲート電極３１の直下部分におけるバンド図を概略的に示している。図６（ａ）及び図６（ｂ）において、横軸は半導体層１０の表面１０ａからの深さを示し、縦軸は伝導帯の下端準位Ｅｃとフェルミ準位Ｅｆとの差を示している。また、図６（ａ）及び図６（ｂ）における範囲Ｄ１１，Ｄ１２，Ｄ１３，及びＤ１４は、それぞれバッファ層１１、ＡｌＧａＮバリア層１２、ＡｌＮ層１３、及びＧａＮチャネル層１４の存在範囲を表している。また、図６（ａ）及び図６（ｂ）には、ＧａＮチャネル層１４に発生する２ＤＥＧの分布が併せて示されている。
図６（ａ）を参照すると、ＡｌＮ層１３（範囲Ｄ１３）を備えるＨＥＭＴ１では、ＧａＮチャネル層１４（範囲Ｄ１４）からＡｌＮ層１３に向けてバンドが顕著に上昇していることが分かる。ＡｌＮ層１３を備えるＨＥＭＴ１では、ＡｌＮ層１３を備えないＨＥＭＴ１（図６（ｂ）参照）と比べて、ＧａＮチャネル層１４に発生する２ＤＥＧの量が増加している。このように２ＤＥＧの量が増える要因として、例えば、ＡｌＮ層１３の自発分極がＡｌＧａＮバリア層１２（範囲Ｄ１２）の自発分極よりも大きいことが挙げられる。その他の要因として、ＡｌＮ層１３とＧａＮチャネル層１４との間の格子定数差が、ＡｌＧａＮバリア層１２とＧａＮチャネル層１４との間の格子定数差よりも大きいことに起因して、ＡｌＮ層１３のピエゾ分極がＡｌＧａＮバリア層１２のピエゾ分極よりも大きくなることが挙げられる。更に、ＨＥＭＴ１はＡｌＮ層１３を備えることによって、ＧａＮチャネル層１４とＡｌＧａＮバリア層１２との間の障壁（エネルギー）の高さが高くなるため、ＡｌＧａＮバリア層１２への２ＤＥＧの浸み出しを抑制することができる。ＡｌＧａＮバリア層１２では、ＡｌとＧａとの２種類のＩＩＩ族原子が結晶中に存在するので、結晶の構造が均一になっていないことに起因して合金散乱が発生しやすい。これに対し、ＡｌＮ層１３では、このような合金散乱が発生しない。そこで、ＡｌＮ層１３がＡｌＧａＮバリア層１２上に設けられ、更に、上述したようにＡｌＧａＮバリア層１２への２ＤＥＧの浸み出しが抑制されることで、２ＤＥＧがＡｌＧａＮバリア層１２による合金散乱の影響を受け難くなる。これにより、２ＤＥＧの移動度が向上する。このような機能が期待できることから、ＡｌＮ層１３はストッパー層とも称することができる。
また、本実施形態のように、マスクＭの開口Ｍａを通じてエッチングを行うことによって凹部２１を半導体層１０に形成した後、そのマスクＭの開口Ｍａを通じて凹部２１内にＧａＮ領域２２を成長してもよい。これにより、エッチングによる凹部２１の形成と、凹部２１内でのＧａＮ領域２２の成長とを、同一のマスクＭを用いて行うことができるので、ＨＥＭＴ１の製造工程を簡易にすることができる。また、このように同一のマスクＭを用いることにより、エッチングによる凹部２１の形成と、凹部２１内でのＧａＮ領域２２の成長とで互いに異なるマスクを用いた場合と比べて、凹部２１内にＧａＮ領域２２を成長する工程における凹部２１に対するマスクの位置ずれを回避できる。これにより、凹部２１内にてＧａＮ領域２２が精度良く成長することができる。
また、本実施形態のように、半導体層１０に対するエッチングを、Ｈ２及びＮＨ３を含む混合雰囲気中で行い、その混合雰囲気を、９００℃以上の温度に設定してもよい。混合雰囲気中に、Ｎ原子とＨ原子とに分離しやすいＮＨ３が含まれていることで、混合雰囲気中にＮ原子を存在させることができる。このＮ原子の存在により、凹部２１を通じて露出するＡｌＮ層１３の表面１３ｂからのＮ原子の脱離を抑制できる。これにより、ＡｌＮ層１３の表面１３ｂの結晶性を良好にでき、その表面１３ｂ上に成長するＧａＮ領域２２の結晶性を向上できる。その結果、オーミック電極とＧａＮ領域２２とのコンタクト抵抗を低減できる。すなわち、オーミック電極とチャネル領域１４ｃとの間のアクセス抵抗を低減できる。
また、本実施形態のように、エッチングが行われる混合雰囲気を、９５０℃以上且つ１０５０℃以下の温度に設定してもよい。混合雰囲気の温度が１０５０℃以下に設定されることにより、凹部２１を通じて露出するＡｌＮ層１３の表面１３ｂからのＮ原子の脱離が促進されることを抑制できる。また、混合雰囲気の温度が９５０℃以上に設定されることにより、Ｈ２によるエッチングのレートの低下を抑制できる。
また、本実施形態のように、エッチングにより凹部２１を形成する工程では、混合雰囲気中におけるＨ２の流量（Ｆ１）に対するＮＨ３の流量（Ｆ２）の比（Ｆ２／Ｆ１）を、０．８以上且つ１．２以下としてもよい。これにより、ＡｌＮ層１３の表面１３ｂからのＮ原子の脱離を抑制しつつ、Ｈ２によるエッチングのレートを十分に得ることができる。
また、本実施形態のように、エッチングにより凹部２１を形成する工程と、凹部２１にＧａＮ領域２２を成長する工程とを、同一の成長炉内において連続して行ってもよい。このエッチングは、上述したように、エッチング用の炉内に限らず、半導体層１０の成長用の成長炉内においても行うことができる。このため、エッチングにより凹部２１を形成する工程と、凹部２１にＧａＮ領域２２を成長する工程とを同一の成長炉内において続けて行うことができる。つまり、凹部２１を半導体層１０に形成した後、作製途中のＨＥＭＴ１を炉外に取り出すことなく、凹部２１内にＧａＮ領域２２を成長することができるので、凹部２１を通じて露出する半導体層１０、すなわち凹部２１の内面が大気中に曝されることを回避できる。これにより、凹部２１の内面に、大気曝露による酸化及び汚染が生じてしまうことを抑制できる。その結果、凹部２１の内面に形成され得る酸化膜及び汚染を除去する工程が不要となるので、ＨＥＭＴ１の製造工程を簡易にすることができる。
また、本実施形態のように、凹部２１にＧａＮ領域２２を成長する工程では、ＧａＮ領域２２にｎ型不純物をドープしてもよい。これにより、ＧａＮ領域２２上に形成されるオーミック電極とチャネル領域１４ｃとの間のアクセス抵抗の増大を抑制できる。
本実施形態に係るＨＥＭＴ１は、上述したように逆ＨＥＭＴの構造を有するので、ＡｌＮ層１３がＡｌＧａＮ層に変換されにくく、ＡｌＮ層１３のエッチングストップ層としての機能をより確実に発揮させることができる。そして、エッチングにより凹部２１を形成する際に、ＡｌＮ層１３をエッチングストップ層として利用できるので、エッチング深さ（すなわち凹部２１の深さ）をＡｌＮ層１３の深さに安定させることができる。これにより、ＧａＮ領域２２上に設けられるオーミック電極とチャネル領域１４ｃとの間のアクセス抵抗のばらつきを抑制できる。
また、本実施形態のように、ＡｌＧａＮバリア層１２の表面１２ｂ、ＡｌＮ層１３の表面１３ｂ、及びＧａＮチャネル層１４の表面１４ｂのそれぞれは、Ｎ極性面であってもよい。これにより、Ｎ極性面を成長面として各層を成長することができ、ＧａＮチャネル層１４がＡｌＧａＮバリア層１２上に設けられる逆ＨＥＭＴの構造を好適に実現できる。更に、上述したように、Ｎ極性面は、Ｇａ極性面と比べて熱分解しにくいので、ＡｌＧａＮバリア層１２の熱分解によりＡｌＮ層１３がＡｌＧａＮ層に変換されてしまう事態を更に抑制できる。これにより、ＡｌＮ層１３のエッチングストップ層としての機能をより確実に発揮させることができる。その結果、オーミック電極とチャネル領域１４ｃとの間のアクセス抵抗のばらつきをより確実に抑制できる。
本開示による半導体装置の製造方法及び半導体装置は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した実施形態では、凹部のエッチングを行うときの混合雰囲気は、Ｈ２及びＮＨ３に加えて、他の原料を含んでいてもよい。また、エッチングにより凹部を形成する工程と、凹部にＧａＮ領域を成長する工程とを互いに異なる炉内でそれぞれ行ってもよい。また、凹部にＧａＮ領域を成長する工程において用いられるマスクは、エッチングにより凹部を形成する工程において用いられるマスクとは異なっていてもよい。また、上記実施形態ではＨＥＭＴに本開示を適用している。しかし、本開示は、ＨＥＭＴ以外のトランジスタに適用されてもよく、トランジスタ以外の半導体装置（特に、窒化物半導体装置）に適用されてもよい。
１…ＨＥＭＴ、２…基板、１０…半導体層、１０ａ，１２ｂ，１３ｂ，１４ｂ…表面、１１…バッファ層、１２…ＡｌＧａＮバリア層（ＡｌＧａＮ層）、１３…ＡｌＮ層、１４…ＧａＮチャネル層（ＧａＮ層）、２１…凹部、２２…ＧａＮ領域、３１…ゲート電極、３２…ソース電極（オーミック電極）、３３…ドレイン電極（オーミック電極）、Ｍ…マスク、Ｍａ…開口。

Claims (10)

  1. ＡｌＧａＮ層又はＩｎＡｌＮ層、ＡｌＮ層、及びＧａＮ層を基板上に順に成長する第１工程と、
    前記ＡｌＧａＮ層又は前記ＩｎＡｌＮ層、前記ＡｌＮ層、及び前記ＧａＮ層を含む半導体層に対して前記基板とは反対側の表面からドライエッチングを行うことにより、前記半導体層に凹部を形成する第２工程と、
    前記凹部内にＧａＮ領域を成長する第３工程と、
    前記ＧａＮ領域上にオーミック電極を形成する第４工程と、
    を備え、
    前記第２工程では、前記凹部が前記ＡｌＮ層に達することに応じて前記ドライエッチングをストップさせる、半導体装置の製造方法。
  2. 前記第１工程の後且つ前記第２工程の前に、前記凹部に対応する開口を有するマスクを前記半導体層の前記表面上に形成する工程を更に備え、
    前記第２工程では、
    前記マスクの前記開口を通じて前記半導体層に対して前記ドライエッチングを行うことにより、前記凹部を前記半導体層に形成し、
    前記第３工程では、
    前記マスクの前記開口を通じて露出する前記凹部内に前記ＧａＮ領域を成長する、請求項１に記載の半導体装置の製造方法。
  3. 前記第２工程では、
    前記半導体層に対する前記ドライエッチングを、水素（Ｈ２）及びアンモニア（ＮＨ３）を含む混合雰囲気中で行い、
    前記混合雰囲気を、９００℃以上の温度に設定する、請求項１又は請求項２に記載の半導体装置の製造方法。
  4. 前記第２工程では、
    前記混合雰囲気を、９５０℃以上且つ１０５０℃以下の温度に設定する、請求項３に記載の半導体装置の製造方法。
  5. 前記第２工程では、
    前記混合雰囲気中における前記水素の流量（Ｆ１）に対する前記アンモニアの流量（Ｆ２）の比（Ｆ２／Ｆ１）を、０．８以上且つ１．２以下とする、請求項３又は請求項４に記載の半導体装置の製造方法。
  6. 前記第２工程及び前記第３工程を、同一炉内において連続して行う、請求項１又は請求項２に記載の半導体装置の製造方法。
  7. 前記第３工程では、
    前記ＧａＮ領域に、ｎ型不純物をドープする、請求項１から請求項６のいずれか一項に記載の半導体装置の製造方法。
  8. 基板と、
    前記基板上に設けられたＡｌＧａＮ層又はＩｎＡｌＮ層と、
    前記ＡｌＧａＮ層又は前記ＩｎＡｌＮ層上に設けられたＡｌＮ層と、
    前記ＡｌＮ層上に設けられたＧａＮ層と、
    前記ＡｌＮ層上において前記ＧａＮ層の一部を挟む位置に設けられ、前記ＡｌＮ層の表面上に形成される一対のＧａＮ領域と、
    前記一対のＧａＮ領域上にそれぞれ設けられ、前記一対のＧａＮ領域のそれぞれとオーミック接触を成す一対のオーミック電極と、
    前記ＧａＮ層上において前記一対のオーミック電極の間に設けられたゲート電極と、
    を備える、半導体装置。
  9. 前記ＡｌＧａＮ層又は前記ＩｎＡｌＮ層、前記ＡｌＮ層、及び前記ＧａＮ層のそれぞれの前記基板とは反対側の表面は、Ｎ極性面である、請求項８に記載の半導体装置。
  10. 基板と、
    前記基板上に設けられたバリア層と、
    前記バリア層に設けられたストッパー層と、
    前記ストッパー層上に設けられたチャネル層と、
    前記ストッパー層上において前記チャネル層の一部を挟む位置に設けられ、前記チャネル層に隣接するソース領域及びドレイン領域と、
    前記ソース領域及びドレイン領域上にそれぞれ設けられ、前記ソース領域及びドレイン領域のそれぞれとオーミック接触を成すソース電極及びドレイン電極と、
    前記チャネル層上において前記ソース電極及びドレイン電極の間に設けられたゲート電極と、
    を備え、
    前記バリア層は、ＡｌＧａＮ層又はＩｎＡｌＮ層であり、
    前記ストッパー層は、ＡｌＮ層であり、
    前記チャネル層は、ＧａＮ層であり、
    前記ソース領域及びドレイン領域は、ＧａＮ領域であり、
    前記チャネル層と前記ソース領域及びドレイン領域とは、前記ストッパー層表面に形成される、半導体装置。
JP2019212427A 2019-11-25 2019-11-25 半導体装置の製造方法及び半導体装置 Pending JP2021086852A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019212427A JP2021086852A (ja) 2019-11-25 2019-11-25 半導体装置の製造方法及び半導体装置
CN202011285736.XA CN112837999A (zh) 2019-11-25 2020-11-17 制造半导体器件的方法和半导体器件
US16/953,920 US20210159328A1 (en) 2019-11-25 2020-11-20 Method of manufacturing semiconductor device and semiconductor device
US18/063,361 US20230105888A1 (en) 2019-11-25 2022-12-08 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019212427A JP2021086852A (ja) 2019-11-25 2019-11-25 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2021086852A true JP2021086852A (ja) 2021-06-03

Family

ID=75923097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019212427A Pending JP2021086852A (ja) 2019-11-25 2019-11-25 半導体装置の製造方法及び半導体装置

Country Status (3)

Country Link
US (2) US20210159328A1 (ja)
JP (1) JP2021086852A (ja)
CN (1) CN112837999A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202344724A (zh) * 2022-05-05 2023-11-16 環球晶圓股份有限公司 磊晶結構及其製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878245B2 (en) * 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
US9018056B2 (en) * 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
JP6493523B2 (ja) * 2015-05-08 2019-04-03 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6575304B2 (ja) * 2015-10-30 2019-09-18 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
CN111916351A (zh) * 2019-05-10 2020-11-10 中国科学院苏州纳米技术与纳米仿生研究所 半导体器件及其制备方法

Also Published As

Publication number Publication date
CN112837999A (zh) 2021-05-25
US20210159328A1 (en) 2021-05-27
US20230105888A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US8198653B2 (en) Compound semiconductor device and manufacturing method of the same
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
JP5495257B2 (ja) Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
KR101365302B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US8330187B2 (en) GaN-based field effect transistor
US8653563B2 (en) Semiconductor device
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
JP2011044647A (ja) Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
JP5367429B2 (ja) ＧａＮ系電界効果トランジスタ
US20230105888A1 (en) Method of manufacturing semiconductor device and semiconductor device
JP6880406B2 (ja) 化合物半導体装置及びその製造方法
JP7074282B2 (ja) 高電子移動度トランジスタ
CN212182338U (zh) 半导体结构
JP5648307B2 (ja) 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法
US20240128352A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP7069486B2 (ja) 高電子移動度トランジスタ
US20220328321A1 (en) Multilayer semiconductor structure, semiconductor device, and method for manufacturing multilayer semiconductor structure
US20240128326A1 (en) Semiconductor device and method for manufacturing semiconductor device
TWI798728B (zh) 半導體結構及其製造方法
US20230036388A1 (en) Method of manufacturing semiconductor device
US11876120B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN116417512A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230711

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240109