JP2021063003A - 誘電体単層薄膜、それを含むキャパシタ及び半導体素子、並びにその製造方法 - Google Patents

誘電体単層薄膜、それを含むキャパシタ及び半導体素子、並びにその製造方法 Download PDF

Info

Publication number
JP2021063003A
JP2021063003A JP2020171173A JP2020171173A JP2021063003A JP 2021063003 A JP2021063003 A JP 2021063003A JP 2020171173 A JP2020171173 A JP 2020171173A JP 2020171173 A JP2020171173 A JP 2020171173A JP 2021063003 A JP2021063003 A JP 2021063003A
Authority
JP
Japan
Prior art keywords
thin film
layer thin
dielectric
chemical formula
dielectric single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020171173A
Other languages
English (en)
Inventor
ヒュンジュン・キム
Hyungjun Kim
貴章 谷口
Takaaki Taniguchi
貴章 谷口
佐々木 高義
Takayoshi Sasaki
高義 佐々木
実 長田
Minoru Osada
実 長田
チャン・クァク
Chan Kwak
ヨンナム・クォン
Youngnam Kwon
チャンソ・イ
Changsoo Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Samsung Electronics Co Ltd
Original Assignee
National Institute for Materials Science
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science, Samsung Electronics Co Ltd filed Critical National Institute for Materials Science
Publication of JP2021063003A publication Critical patent/JP2021063003A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/7687Thin films associated with contacts of capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/10Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances metallic oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Abstract

【課題】誘電体単層薄膜、それを含むキャパシタ及び半導体素子、並びにその製造方法を提供する。【解決手段】下記化学式1によって表示され、ペロブスカイト型結晶構造を有する酸化物を含み、該酸化物は、水素と化学結合された表面を有する誘電体単層薄膜、それを含むキャパシタ及び半導体素子とその製造方法が提示される:(化学式1)A2Bn−3CnO3n+1化学式1で、Aは、二価元素であり、Bは、一価元素であり、Cは、五価元素であり、nは、3ないし8の数である。【選択図】図1

Description

本発明は、誘電体単層薄膜、それを含むキャパシタ及び半導体素子、並びにその製造方法に関する。
最近、電子機器の高機能化、高効率化、小型化及び軽量化の動きが急激に進行するにつれ、電子部品の小型化及び高性能化が迅速に進められており、高信頼性を要求する電子部品の採用も急増している。
前記電子部品として、キャパシタがある。最近、キャパシタの誘電体としては、ペロブスカイト(perovskite)系二次元ナノシートが知られている。ところで、そのような二次元ナノシートは、製造過程において、表面吸着された有機物によって誘電率が低下し、それに対する改善が要求される。
本発明が解決しようとする課題は、改善された比誘電率特性を有する誘電体単層薄膜を提供することである。
本発明が解決しようとする課題は、また、前記誘電体単層薄膜を含むキャパシタを提供することである。
本発明が解決しようとする課題は、また、前記誘電体単層薄膜を含む半導体素子を提供することである。
本発明が解決しようとする課題は、また、前記誘電体単層薄膜の製造方法を提供することである。
一側面により、
下記化学式1によって表示され、ペロブスカイト型結晶構造(perovskite type crystal structure)を有する酸化物を含み、前記酸化物は、水素と化学結合された表面を有する誘電体単層薄膜が提供される。
(化学式1)
n−33n+1
化学式1で、Aは、二価元素であり、
Bは、一価元素であり、
Cは、五価元素であり、
nは、3ないし8の数である。
他の一側面により、
第1電極と、第2電極と、前記第1電極と前記第2電極との間に配置される前記誘電体単層薄膜と、を含むキャパシタが提供される。
さらに他の一側面により、
前述のところによる誘電体単層薄膜を含む半導体素子が提供される。
さらに他の一側面により、
化学式1によって表示され、ペロブスカイト型結晶構造を有する酸化物を含む誘電体単層薄膜を製造する段階と、
前記誘電体単層薄膜に対するUV(ultraviolet)処理及び反応性ガス処理を施す段階と、を含み、下記化学式1によって表示され、ペロブスカイト型結晶構造を有する酸化物を含み、前記酸化物は、水素と化学結合された表面を有する誘電体単層薄膜を製造する誘電体単層薄膜の製造方法が提供される。
(化学式1)
n−33n+1
化学式1で、Aは、二価元素であり、Bは、一価元素であり、Cは、五価元素であり、
nは、3ないし8の数である。
前記反応性ガスは、オゾン(O)、酸素(O)、二酸化窒素(NO)、酸化二窒素(NO)、水蒸気、空気、過酸化水素、メタン、エタン、プロパン、ブタン、ペンタン、ヘキサン、ヘプタン、オクタン、硫化水素、またはその組み合わせである。
前記化学式1によって表示され、ペロブスカイト型結晶構造を有する酸化物を含む誘電体単層薄膜を製造する段階は、前記化学式1によって表示され、ペロブスカイト型結晶構造を有する酸化物を含む二次元ナノシート単層膜を得る段階と、前記二次元ナノシート単層膜を利用し、誘電体単層薄膜を形成する段階と、を含む。
前記二次元ナノシート単層膜を形成する段階は、下記化学式4の層状型セラミックス材料のプロトン交換反応を実施し、層状プロトン交換セラミックス材料を得る段階と、
該層状プロトン交換セラミックス材料に層間挿入物質を挿入し、ナノシートに剥離する段階と、を含む。
(化学式4)
D[An−33n+1
化学式4で、Aは、二価元素であり、Bは、一価元素であり、Cは、五価元素であり、
nは、3ないし8の数であり、Dは、Li、Na、K、Rb、Cs、またはその組み合わせである。
前記化学式1によって表示され、ペロブスカイト型結晶構造を有する酸化物を含む誘電体単層薄膜を製造する段階は、化学気相蒸着工程、有機金属化学気相蒸着工程、液状エピタキシ工程、ゾル・ゲル工程、スパッタリング工程、パルスレーザ蒸着工程、またはその組み合わせによって実施することができる。
本発明にによれば、一具現例による誘電体単層薄膜を採用することにより、キャパシタの容量、及び半導体素子の性能が向上する。
一具現例による誘電体単層薄膜を採用したキャパシタの製造過程を示した図面である。 一具現例によるキャパシタの模式図である。 一具現例によるキャパシタの模式図である。 一具現例によるキャパシタの模式図である。 一具現例によるキャパシタの模式図である。 一具現例による金属・絶縁体・金属(MIM:metal−insulator−metal)キャパシタの構造を示した断面図である。 一具現例によるトレンチキャパシタ型DRAM(trench capacitor type dynamic random access memory)の構造を示した図面である。 トランジスタの構造を示した図面である。 実施例1により、基板上に形成された誘電体単層薄膜の構造を示した透過電子顕微鏡(TEM)写真である。 実施例1によって得られた誘電体単層薄膜のX線回折(XRD:X−ray diffraction)スペクトルである。 実施例1によって製造されたキャパシタにおける漏れ電流密度を示したグラフである。 実施例2によって製造されたキャパシタにおける漏れ電流密度を示したグラフである。 実施例3によって製造されたキャパシタにおける漏れ電流密度を示したグラフである。 実施例1ないし3のキャパシタの漏れ電流密度を示したグラフである。 実施例1及び比較例1の誘電体単層薄膜に対する赤外線(IR:infraed)分光スペクトルである。 比較例4ないし比較例6によって製造された多層薄膜における、有機物含量による比誘電率変化を示したグラフである。 比較例2による二次元ナノシート薄膜の液体クロマトグラフィ・質量分析結果を示したグラフである。
以下、例示的な具現例による、誘電体単層薄膜、それを含むキャパシタ及び半導体素子、並びに前記誘電体単層薄膜の製造方法について、さらに詳細に説明する。
下記化学式1によって表示され、ペロブスカイト型結晶構造(perovskite type crystal structure)を有する酸化物を含み、前記酸化物は、水素と化学結合された表面を有する誘電体単層薄膜が提供される。
(化学式1)
n−33n+1
化学式1で、
Aは、二価元素であり、
Bは、一価元素であり、
Cは、五価元素であり、
nは、3ないし8の数であり、例えば、3、4、5、6、7または8である。
前記化学式1でAは、例えば、Ca、Sr、Ba、またはその組み合わせであり、Bは、Na、K、Rb、Cs、またはその組み合わせである。そして、化学式1でCは、V、Nb、Ta、またはその組み合わせである。
前記誘電体単層薄膜は、単分子層であり、その厚みが5nm以下、0.5nmないし5nm、0.5nmないし3.2nm、1.5nmないし3.2nm、例えば、1.5ないし3nmである。該誘電体単層薄膜の厚みは、バルクセラミックス材料の合成及びその剥離段階において、合成条件及び剥離条件によっても異なる。
該誘電体単層薄膜の横サイズは、10nmないし1,000μm、例えば、100nmないし500μmである。本明細書において、該横サイズは、該誘電体単層薄膜の長軸長を示す。
該誘電体単層薄膜の厚み及び横サイズを確認する方法は、特別に制限されるものではないが、例えば、電子走査顕微鏡(SEM)などを通じて確認可能である。
半導体メモリ素子の集積度向上により、サイズは、小さくなりながら、高キャパシタンスを有するキャパシタが要求される。特に、高キャパシタンスは、誘電膜の誘電率に比例する。従って、キャパシタ誘電膜についての研究が活発に進められている。
キャパシタ誘電膜として使用される誘電体多層薄膜は、二次元ナノシートを積層して製造されるが、そのように製造された誘電体多層薄膜は、薄膜表面及び層間に存在する有機物によって誘電率が低下し、それに対する改善が要求される。そのような問題点を改善するために、誘電体多層薄膜にUV(ultraviolet))処理または熱処理を施す方法が提案された。
ところが、前述の方法によって実施する場合、誘電体多層薄膜に層間残留有機物が相変らず残存し、誘電率改善効果が満足すべきレベルに至ることができなかった。
本発明者らは、前述の問題点を解決するために、二次元ナノシート単層膜を得て、そこにUV処理及び反応性ガス処理を施し、二次元ナノシート単層膜の表面を水素で表面改質し、誘電率特性が改善された誘電体単層薄膜に係わる発明を完成した。このように、二次元ナノシート単層膜の表面が水素で表面改質されるならば、二次元ナノシート単層膜の表面が、水素と化学結合された構造を有する誘電体単層薄膜が得られ、該誘電体単層薄膜が、高い比誘電率を有することにより、それを含むキャパシタ容量が増加される。
誘電体を使用するキャパシタの容量は、下記数式1によって表示される:
Figure 2021063003
前記数式1で、εは、真空透磁率(permittivity of vacuum)、εは、比誘電率、Aは、キャパシタ面積、dは、誘電体厚である。
数式1に示されているように、キャパシタ容量は、電極面積、及び誘電体の比誘電率に比例し、誘電体厚に反比例する。真空透磁率εは、理想的な物理定数である。キャパシタの電極面積及び誘電体厚以外に、比誘電率を増大させることにより、キャパシタ容量増加が可能である。
一具現例による誘電体単層薄膜は、誘電率特性に優れ、そのような誘電体単層薄膜を利用すれば、容量が増加されたキャパシタを製造することができる。
一具現例による誘電体単層薄膜の比誘電率は、100KHzにおいて、400以上、450以上、500以上、例えば、500ないし1,000である。該誘電体単層薄膜が高い比誘電率を有することにより、前記誘電体単層薄膜を含むキャパシタ容量が増加される。
また、一具現例による誘電体単層薄膜は、誘電損失(dielectric loss)を低くすることにより、キャパシタの漏れ電流を少なくすることができる。
前記化学式1によって表示される酸化物は、極性空間群(polar space group)またはPbnm空間群以外の非極性空間群(non−polar space group)に属するペロブスカイト型結晶構造を有することにより、向上された誘電特性が提供される。化学式1によって表示される酸化物が属する極性空間群は、Pc21n空間群を含み、前記非極性空間群は、Pcmn空間群、P4/mbm空間群、Pm−3m空間群及び/またはCmcm空間群を含む。また、化学式1によって表示される酸化物は、正方晶系対称(tetragonal symmetry)を有する、P4空間群、P4空間群、P4/m空間群、P422空間群、P4mm空間群、P4−m2空間群、P4−2m空間群及び/またはP4/mmm空間群を含む。前記酸化物がそのような空間群に属することにより、比誘電率が向上する。
本明細書において、「二次元ナノシート単層膜」は、ペロブスカイト型結晶構造を有し、単位セル(unit cell)厚が5nm以下の単層によってなる薄膜を意味する。前記単位セルは、厚みが約0.5nmであるペロブスカイトユニット(perovskite unit)を1個以上含み、前記単位セルは、例えば、2個ないし10個、例えば、3個ないし6個のユニットを含みうる。一具現例によれば、3個ないし6個のユニットを含む単位セルは、その厚みが1.5ないし3.2nmである。
前記化学式1によって表示される酸化物は、例えば、下記化学式2によって表示される化合物でもある:
(化学式2)
SrNan−3Nb3n+1
化学式2で、nは、3、4、5、6、7または8である。
一具現例による化学式1によって表示される酸化物は、例えば、SrNb10、SrNaNb13、SrNaNb16、SrNaTa13、SrNaTa16、SrKNb13、SrNb16、SrRbNb13、SrRbNb16、CaNb10、CaNaNb13、CaNaNb16、CaKNb13、CaNb16、CaRbNb13、CaRbNb16、CaTa10、CaNaTa13、CaNaTa16、CaKTa13、CaTa16、CaRbTa13、CaRbTa16、BaNb10、BaNaNb13、BaNaNb16、BaKNb13、BaNb16、BaRbNb13、BaRbNb16、BaTa10、BaNaTa13、BaNaTa16、BaKTa13、BaTa16、BaRbTa13、BaRbTa16、またはその組み合わせである。
前記酸化物は、複数の一次粒子(primary particle)、すなわち、結晶子(crystallite)の凝集体(agglomerate)である。該凝集体は、複数の一次粒子、及びそれら間に配置される粒界(grain boundary)を含む。該一次粒子は、Pc21n空間群に属するペロブスカイト単結晶(single crystal)を含む。該一次粒子は、単結晶でもあり、多結晶(polycrystal)でもある。
前記酸化物の一次粒子の平均粒径は、例えば、0.1μmないし20μm、0.5μmないし20μm、1μmないし20μm、1μmないし10μm、2μmないし9μm、3μmないし8μm、4μmないし8μm、または4μmないし7μmである。該一次粒子の平均粒径が過度に小さければ、過焼結により、異常粒成長(abnormal grain growth)が生じてしまい、該一次粒子の平均粒径が過度に大きければ、高集積化された素子に適用し難くもなる。該一次粒子の平均粒径は、例えば、SEM(scanning electron microscope)イメージに見られる一次粒子の直径をそれぞれ測定した後、それらを算術平均して求めることができるが、必ずしもそのような方法に限定されるものではなく、当該技術分野において、一次粒子の平均粒径を求める方法であるならば、いずれも可能である。一次粒子の直径として、球形一次粒子の直径は、例えば、一次粒子の直径であり、非球形一次粒子の直径は、例えば、一次粒子の両端間の距離の最大値である。
他の側面により、第1電極と、第2電極と、前記第1電極と前記第2電極との間に配置される一具現例による誘電体単層薄膜と、を含むキャパシタが提供される。
前記キャパシタは、例えば、金属・絶縁体・金属(MIM:metal−insulator−metal)キャパシタを挙げることができる。
図1を参照し、一具現例による誘電体単層薄膜を利用した金属・絶縁体・金属(MIM)キャパシタの製造方法について説明する。
まず、下記化学式1によって表示され、ペロブスカイト型結晶構造を有する酸化物を含む単層の二次元ナノシートを得る。単層の二次元ナノシートは、図1に示されているように、二次元ナノシート10の表面に、有機分子11が結合された構造を有する。
(化学式1)
n−33n+1
化学式1で、Aは、二価元素であり、Bは、一価元素であり、Cは、五価元素であり、nは、3ないし8の数である。
有機分子11は、例えば、二次元ナノシート製造過程において、層間挿入物質に起因した物質であり、例えば、トリブチルアンモニウム陽イオン(TBA)のような陽イオン性有機物を挙げることができる。
次に、前記単層の二次元ナノシート10を利用し、誘電体単層薄膜を形成する。前記単層の二次元ナノシート10は、層状構造のセラミックス材料のプロトン置換工程及び剥離工程を経て得た剥離構造体(exfoliated structure)である。
該誘電体単層薄膜は、前記単層の二次元ナノシート10を含むナノシート組成物を得て、それを伝導性基板12上部にコーティングして形成することができる。前記伝導性基板12は、伝導性物質、絶縁物質及び/または半導体物質を含む。
ナノシート組成物のコーティング方法としては、例えば、LB(Langmuir−Blodgett)法、LBL(layer−by−layer)法、スピンコーティング、スリットコーティング、バーコーティングまたはディップコーティングを利用することができる。前記単層の二次元ナノシートを含むナノシート組成物は、電極上に、溶液工程によってコーティングされ、誘電体単層薄膜を形成することができる。該誘電体単層薄膜の形成時、LB法、LBL法、スピンコーティング、スリットコーティング、バーコーティングまたはディップコーティングによってもコーティングされるが、それらに限定されるものではない。
一例として、該二次元ナノシート単層膜は、LB法によっても形成される。
前記単層の二次元ナノシートは、下記化学式4の層状型セラミックス材料のプロトン交換反応を実施し、層状プロトン交換セラミックス材料を得る段階と、該層状プロトン交換セラミックス材料に層間挿入物質を挿入し、インターカレーションされた層状セラミックス材料として得ることができ、あるいは単層のナノシートに剥離する段階と、を経ても製造される。
(化学式4)
D[An−33n+1
化学式4で、Aは、二価元素であり、Bは、一価元素であり、Cは、五価元素であり、nは、3ないし8の数であり、Dは、Li、Na、K、Rb、Cs、またはその組み合わせである。
前記層間挿入物質は、セラミック材料の剥離を助けるために層状プロトン交換セラミックス材料の層間に挿入される物質である。該層間挿入物質は、例えば、トリブチルアンモニウム陽イオン(TBA)などのC−C20アルキルアルモニウム化合物である。
前記層状型セラミックス材料のプロトン交換反応は、層状構造のセラミックス材料を、塩酸、硝酸、硫酸のような酸性溶液で酸交換処理を施し、アルカリ金属及び/またはアルカリ土類金属の少なくとも一部が、水素イオン及び/またはヒドロニウムイオン(H)で交換された層状プロトン交換セラミックス材料を得ることができる。前記酸性溶液の濃度、処理温度及び処理時間は、特別に限定されるものではなく、適切に選択される。
前記単層ナノシートは、単結晶のセラミックスナノシートでもあり、溶媒上に安定して分散され、コロイド形態で存在することができる。該溶媒は、例えば、高誘電率溶媒でもあり、例えば、水、アルコール、アセトニトリル、ジメチルスルホキシド、ジメチルホルムアミド、プロピレンカーボネート、またはそれらの組み合わせでもあるが、それらに限定されるものではない。アルコールは、例えば、メタノール、エタノール及び/またはプロパノールを有することができる。
−C20アルキルアルモニウム化合物は、例えば、テトラメチルアンモニウムヒドロキシドのようなテトラメチルアンモニウム化合物、テトラエチルアンモニウムヒドロキシドのようなテトラエチルアンモニウム化合物、テトラプロピルアンモニウムヒドロキシドのようなテトラプロピルアンモニウム化合物、テトラブチルアンモニウムヒドロキシドのようなテトラブチルアンモニウム化合物、及び/またはベンジルメチルアンモニウムヒドロキシドのようなベンジルアルキルアンモニウム化合物でもあるが、それらに限定されるものではない。
−C20アルキルアンモニウム化合物は、水溶液形態でも提供され、アルキルアンモニウム水溶液の濃度は、層状プロトン交換セラミックス材料の水素イオン(H)及び/またはヒドロニウムイオン(H)を基準に、約0.01ないし20mol%でもあるが、それに限定されるものではない。インターカレーション処理の温度及び時間は、特別に制限されるものではなく、例えば、約25℃ないし80℃で、約1日ないし5日間遂行されうるが、それらに限定されるものではない。効果的な剥離のために、遠心分離、超音波、またはそれらの組み合わせを追加して遂行することができる。
前記層状型セラミックス材料は、KSrNb10、KSrNaNb13、KSrNaNb16、KSrNaTa13、KSrNaTa16、KSrKNb13、KSrNb16、KSrRbNb13、KSrRbNb16、KCaNb10、KCaNaNb13、KCaNaNb16、KCaKNb13、KCaNb16、KCaRbNb13、KCaRbNb16、KCaTa10、KCaNaTa13、KCaNaTa16、KCaKTa13、KCaTa16、KCaRbTa13、KCaRbTa16、KBaNb10、KBaNaNb13、KBaNaNb16、KBaKNb13、KBaNb16、KBaRbNb13、KBaRbNb16、KBaTa10、KBaNaTa13、KBaNaTa16、KBaKTa13、KBaTa16、KBaRbTa13、KBaRbTa16またはその組み合わせである。
前記二次元ナノシート10としては、前述のところのように、化学式1の酸化物を利用することができ、下記反応式1において、化学式1の酸化物のうち一つであるSrNb10を使用したものである。
前記誘電体単層薄膜表面は、トリブチルアンモニウム陽イオン(TBA)などの陽イオン性有機物が結合された状態を有する。そのような誘電体単層薄膜上部に、UV処理及び反応性ガス(例えば、オゾン(ozone))処理を施し、二次元ナノシート表面に吸着された陽イオン有機物が除去され、該二次元ナノシート表面に水素分子が結合された形態で表面改質される(反応式1参照)。図1に示されているように、二次元ナノシート10の表面には、水素が化学結合された構造を有する。
Figure 2021063003
前記UV処理時及び反応性ガス処理時、反応性ガスとして、オゾン(O)、酸素、メタン、エタン、プロパン、ブタン、ペンタン、ヘキサン、ヘプタン、オクタン、硫化水素、またはその組み合わせを使用する。
該反応性ガスは、例えば、酸化剤を利用することができる。該酸化剤としては、オゾン、酸素、またはその組み合わせを使用することができる。
一具現例によれば、誘電体単層薄膜上部に酸素を供給した後、UVを照射すれば、酸素がオゾンに変化される。
該UVの波長は、例えば、250ないし400nm波長であり、UV照射時、パワーが200ないし400W、例えば、250ないし350WであるUVランプを利用する。該UVの照射時間は、UV波長範囲、パワーなどによっても異なり、例えば、1ないし60時間、例えば、5ないし60時間、例えば、9ないし60時間、例えば、12ないし60時間、例えば、12ないし24時間である。UVランプのパワー及び照射時間が前記範囲であるとき、二次元ナノシート単層薄膜の表面に存在する有機物除去効率が高く、誘電率が改善される。図1に示されているように、前記結果物上部に上部電極13を積層すれば、金属・絶縁体・金属(MIM)キャパシタが製造される。
一具現例による誘電体単層薄膜の製造方法について説明すれば、次の通りである。
一具現例による誘電体単層薄膜は、化学式1によって表示され、ペロブスカイト型結晶構造を有する酸化物を含む誘電体単層薄膜を製造する段階と、
前記誘電体単層薄膜に対するUV処理及び反応性ガス処理を施す段階と、を経て製造され得る。
前記化学式1によって表示され、ペロブスカイト型結晶構造を有する酸化物を含む誘電体単層薄膜を製造する段階は、前記化学式1によって表示され、ペロブスカイト型結晶構造を有する酸化物を含む二次元ナノシート単層膜を得る段階と、前記二次元ナノシート単層膜を利用し、誘電体単層薄膜を形成する段階と、を含んでもよい。そのような誘電体単層薄膜を利用する過程についてさらに詳細に説明する。
前記二次元ナノシート単層膜を形成する段階は、前記化学式4の層状型セラミックス材料のプロトン交換反応を実施し、層状プロトン交換セラミックス材料を得る段階と、該層状プロトン交換セラミックス材料に層間挿入物質を挿入し、ナノシートに剥離する段階と、を含む。
他の一具現例によれば、該誘電体単層薄膜製造のためには、前記化学式1によって表示され、ペロブスカイト型結晶構造を有する酸化物を含む誘電体単層薄膜を製造する。前記誘電体単層薄膜は、例えば、化学気相蒸着工程、有機金属化学気相蒸着工程、液状エピタキシ工程、ゾル・ゲル工程、スパッタリング工程、パルスレーザ蒸着工程、またはその組み合わせによって実施し、次に、前記誘電体単層薄膜の表面改質を実施する。ここで、前記誘電体単層薄膜に対する表面改質は、誘電体単層薄膜のUV処理及び反応性ガス処理を施す段階である。
一具現例による誘電体単層薄膜は、赤外線分光法によって求められる波数2,800ないし3,200cm−1領域において、C−H吸収ピークが存在せず、3,250ないし3,800cm−1領域において、O−H吸収ピークが観察される。そのように、C−H吸収ピークが存在しないのは、誘電体単層薄膜表面において、有機物が除去されたことによるものであるが、O−H吸収ピークは現れ得る。
誘電体が含む酸化物のバンドギャップ(bandgap)は、3eV以上、例えば、4eV以上である。該酸化物のバンドギャップが過度に小さければ、誘電体の比抵抗が低下し、キャパシタ抵抗が低減する。該酸化物のバンドギャップが過度に大きければ、誘電体と電極とのマッチングが困難である。
一具現例による誘電体単層薄膜において、液体クロマトグラフィによって求められる炭素含量は、1%以下、例えば、0.5%以下である。そのように、該誘電体単層薄膜においては、有機物が実質的に除去され、炭素含量が非常に少ない。
一具現例によるキャパシタは、前述の誘電体単層薄膜を含み、キャパシタ容量が増大し、漏れ電流が減少する。キャパシタの種類は、特別に限定されるものではない。該キャパシタは、例えば、メモリセルに含まれるキャパシタ素子、積層セラミックスコンデンサに使用される積層型キャパシタなどである。
図2Aは、前述の誘電体単層薄膜を含むキャパシタの1つの構造である。該構造においては、絶縁性基材100、第1電極13−A、誘電体単層薄膜10−A及び第2電極13−Bを含む。第1電極13−Aと第2電極13−Bは、それぞれ下部電極、上部電極として作用する。第1電極13−Aと第2電極13−Bは、電気的に接続されず、第1電極13−Aと第2電極13−Bとの間に前述の誘電体単層薄膜10−Aが配置される。
図2Bないし図2Dは、前述の誘電体単層薄膜を含むキャパシタの他の構造の例である。図2Bにおいては、絶縁性基材100上の第1電極13−Aを覆い包むように、誘電体単層薄膜10−Aが配置され、誘電体単層薄膜10−Aを覆い包むように、第2電極13−Bが配置される。図2Cにおいては、絶縁性基材100上に、第1電極13−A、第2電極13−Bが配置され、それらの間に、誘電体単層薄膜10−Aが配置される。図2Dにおいては、絶縁性基材100上の第1電極13−Aの一部を覆い包むように、誘電体単層薄膜10−Aが配置され、誘電体単層薄膜10−Aの他の一部を覆い包むように、第2電極13−Bが配置される。誘電体単層薄膜10−Aは、改善された誘電特性を示す。該誘電特性は、電界の印加によって発生した分極が、電界を0にしても維持され、また、分極方向が電界印加によって反転される(すなわち、分極反転)性質を有する。
誘電体単層薄膜10−Aは、例えば、化学気相蒸着工程、有機金属化学気相蒸着工程、液状エピタキシ工程、ゾル・ゲル工程、スパッタリング工程、パルスレーザ蒸着工程などを利用して形成される。
第1電極13−A及び第2電極13−Bは、それぞれ、例えば、ストロンチウム・ルテニウム酸化物(SrRuO)、イリジウム・ルテニウム酸化物(SrIrO)、カルシウム・ルテニウム酸化物(CaRuO)、カルシウム・ニッケル酸化物(CaNiO)、バリウム・ルテニウム酸化物(BaRuO)、バリウム・ストロンチウム・ルテニウム酸化物((Ba,Sr)RuO)、イリジウム(Ir)、イリジウム・ルテニウム合金(IrRu)、イリジウム酸化物(IrO)、チタン・アルミニウム窒化物(TiAlN)、チタン酸化物(TiO)、ルテニウム(Ru)、白金(Pt)、ジルコニウム酸化物(ZrO)、スズ酸化物(SnO)、インジウム・スズ酸化物(ITO)などを含むが、それらに限定されるものではなく、当該技術分野において、電極材料として使用するものであるならば、いずれも可能である。それらは、単独または互いに組み合わせされて使用される。
第1電極13−A及び第2電極13−Bは、金属、金属酸化物、金属窒化物、金属酸窒化物または金属合金を、電子ビーム蒸着工程、化学気相蒸着工程、スパッタリング工程、原子層積層工程、パルスレーザ蒸着工程などで蒸着して形成する。第1電極13−A及び第2電極13−Bは、単層構造または多層構造である。
代案としては、第1電極13−A及び第2電極13−Bは、導電材料を含む電極ペーストをコーティングして乾燥させることによって得られたコーティング膜を熱処理して形成される。
該コーティング法は、真空プロセスや高温プロセスを使用しないので、簡単に第1電極13−A及び第2電極13−Bの製造が可能である。
該電極ペーストは、導電材料粒子、有機成分及び溶媒を含む。
該導電材料は、一般的に、電極として使用されうる材料であるならば、いずれも可能である。該導電材料は、例えば、酸化スズ、酸化インジウム、酸化インジウムスズ(ITO)のような導電性金属酸化物;白金、金、銀、銅、鉄、スズ、亜鉛、アルミニウム、インジウム、クロム、リチウム、ナトリウム、カリウム、セシウム、カルシウム、マグネシウム、パラジウム、モリブデン、非晶質シリコンやポリシリコンなどの金属や、それらの合金;ヨード化銅、硫化銅のような無機導電性物質;ポリチオフェン、ポリピロール、ポリアニリン、ポリエチレンジオキシチオフェンと、ポリスチレンスルホン酸との錯体;ヨードなどのドーピングで導電率を向上させた導電性重合体;炭素材料などである。そのような導電材料は、単独で使用してもよいが、複数の材料を積層または混合して使用することが可能である。
該導電材料は、例えば、金属粒子である。該金属粒子を使用することにより、キャパシタの曲折耐性が向上され、電圧を反復印加しても、抗電界が増大しない。導電膜表面に凹凸が形成され、その凹凸上に誘電体単層薄膜が配置されることによって発生するアンカ効果により、電極と誘電体単層薄膜との密着性が向上する。該金属粒子は、例えば、金、銀、銅、白金、鉛、スズ、ニッケル、アルミニウム、タングステン、モリブデン、酸化ルテニウム、クロム、チタン、カーボンまたはインジウムのうち少なくとも1種を含む金属粒子である。
他の一具現例による半導体素子は、前述の誘電体単層薄膜を含む。該半導体素子が前述の誘電体単層薄膜を含むことにより、優秀な物性を提供する。
該半導体素子は、例えば、メモリ素子である。
図3Aは、他の一具現例による金属・絶縁体・金属(MIM)キャパシタの構造を図示する。
半導体基板201上に、層間絶縁膜203が積層されており、その上部に、半導体基板201を露出させるコンタクトホールを充填するコンタクトプラグ205が形成されている。前記コンタクトプラグ205を有する基板上に、モールド絶縁膜213が形成され、前記モールド絶縁膜213は、図3Aに図示されているように、前記コンタクトプラグ205を有する基板上に、下部モールド絶縁膜207、エッチング阻止膜209及び上部モールド絶縁膜211が順に積層された構造を有する。前記エッチング阻止膜209は、図3Aに図示された位置に限定されるものではなく、前記コンタクトプラグ205及び層間絶縁膜203の上部面上に直接形成されてもよい。それとは異なり、前記モールド絶縁膜213は、前記下部モールド絶縁膜207と上部モールド絶縁膜211との二重層(double layered)モールド絶縁膜としても形成され、単一モールド絶縁膜(single mold insulating layer)としても形成される。前記下部モールド絶縁膜207及び上部モールド絶縁膜211は、前記エッチング阻止膜209に対し、エッチング選択比を有することが望ましい。例えば、前記下部モールド絶縁膜207及び上部モールド絶縁膜211がシリコン酸化膜によって形成される場合、前記エッチング阻止膜209は、シリコン窒化膜によっても形成される。前記モールド絶縁膜213をパターニングし、前記コンタクトプラグ205の上部表面、及びそれと隣接した前記層間絶縁膜上部表面を露出させるストレージノードホール215を形成する。
前記ストレージノードホール215を有する半導体基板全面上に、下部電極用導電膜を形成する。前記下部電極用導電膜は、段差塗布性に優れ、後続の誘電膜を形成する工程中において、変形が少なく、耐酸化性(oxidation resistant property)を有する導電膜によって形成する。例えば、前記下部電極用導電膜は、チタン窒化膜(TiN)、チタンシリコン窒化膜(TiSiN)、チタンアルミニウム窒化膜(TiAlN)、タンタル窒化膜(TaN)、タンタルシリコン窒化膜(TaSiN)、タンタルアルミニウム窒化膜(TaAlN)及びタングステン窒化膜(WN)からなる群のうちから選択された少なくとも1つの金属窒化膜によっても形成される。
前記下部絶縁膜上に、バッファ絶縁膜が形成されており、前記ストレージノードホール215内に、孤立した下部電極217’及びバッファ絶縁膜パターン(図示せず)が形成されている。バッファ絶縁膜パターンは、選択的に除去され、前記下部電極217’の内壁を露出させた構造を有する。そして、下部電極217’を有する半導体基板201の全面上に、下部誘電膜219及び上部誘電膜223が順に積層された誘電膜224が形成されている。前記下部誘電膜219及び上部誘電膜223は、一具現例による誘電体単層薄膜でもある。さらに具体的には、前記上部誘電膜223は、前記下部誘電膜219に比べ、高い比誘電率を有する高誘電膜によって形成される。それに加え、前記下部誘電膜219は、前記上部誘電膜223に比べ、大きいエネルギーバンドギャップを有する誘電膜によって形成される。前記上部誘電膜223上には、上部電極225が形成され、前記上部電極225は、前記下部電極217’より大きい仕事関数(work function)を有する金属膜によって形成することができる。
前記上部電極225は、Ru膜、Pt膜及びIr膜からなる群から選択された少なくとも1つの貴金属膜によっても形成される。例えば、前記上部誘電膜223は、Ta膜、TiO膜、ドープTiO膜及びSTO膜からなる群のうちから選択された少なくとも1つの膜によって形成することができ、前記下部誘電膜219は、HfO膜、ZrO膜、Al膜及びLa膜からなる群のうちから選択された少なくとも1つの膜によって形成することができる。
前記下部誘電膜219と前記上部誘電膜223との間に、中間誘電膜221が介在される。前記下部誘電膜219及び前記上部誘電膜223を、結晶質または非晶質の誘電膜によって形成することができ、前記中間誘電膜221を、結晶質または非晶質の誘電膜によって形成することができる。すなわち、前記下部誘電膜219は、結晶質構造または非晶質構造のHfO膜、ZrO膜、Al膜及びLa膜からなる群のうちから選択された少なくとも1つの膜によっても形成され、前記中間誘電膜221は、一具現例による誘電体単層薄膜でもある。
他の一例によれば、中間誘電膜221は、結晶質構造または非晶質構造のHfO膜、ZrO膜、Al膜、La膜、Ta膜、TiO膜、ドープTiO膜及びSTO膜からなる群のうちから選択された少なくとも1つの膜によっても形成される。また、前記上部誘電膜221は、結晶質構造または非晶質構造のTa膜、TiO膜、ドープTiO膜及びSTO膜からなる群のうちから選択された少なくとも1つの膜によっても形成される。そのように、前記中間誘電膜221を、結晶質構造または非晶質構造の誘電膜によって形成することにより、前記誘電膜224のブレークダウン電圧(breakdown voltage)特性を改善させることができる。例えば、前記下部誘電膜219及び前記上部誘電膜223を結晶質構造の誘電膜によって形成する場合、前記下部誘電膜219及び上部誘電膜223の耐圧(breakdown voltage)は、改善されるが、それらの漏れ電流特性(leakage current characteristic)は、低下してしまう。それにより、非晶質構造の誘電膜である前記中間誘電膜221を、前記下部誘電膜219と前記上部誘電膜223との間に形成することにより、漏れ電流特性及びブレークダウン電圧特性のような電気的特性に優れたキャパシタを提供することができる。
図3Aに示された金属・絶縁体・金属(MIM)キャパシタは、コンケーブ構造またはシリンダ構造を有する。
図3Bは、トレンチキャパシタ型DRAM(trench capacitor type dynamic random access memory)の構造を図示する。
P型半導体基板320上に、フィールド酸化膜321で素子分離領域を形成し、素子分離領域内に、ゲート電極323とソース/ドレイン不純物領域322,322’が形成されている。そして、層間絶縁膜324として、HTO(high temperature oxide)膜が形成され、トレンチバッファ層で、トレンチが形成されていない部分をキャッピング(capping)させた後、ソース領域322のうち一部をオープンさせてコンタクト部が形成される。
前記層間絶縁膜324の側壁にトレンチが形成され、トレンチの側壁全体にわたり、側壁酸化膜325が形成されている。前記側壁酸化膜325は、トレンチ形成のためのエッチング時、半導体基板に加えられた損傷を補償し、またシリコン基板と、その後形成されるストレージ電極との間の誘電膜として作用する。トレンチ側壁に形成されたソース領域322のうち、ゲート電極323側のソース領域を除いた残り部分のソース領域322の側壁全体が露出された構造を有する。
ソース領域322の側壁部には、不純物注入によって、PNジャンクション332が形成され、ゲート電極の左側には、ソース領域322が形成され、ゲート電極の右側には、ドレイン領域322’が形成される。そして、ソース領域322には、トレンチが形成され、トレンチ側壁のうちゲート側は、ソース領域322と直接当接しており、ソース領域322に不純物を追加して注入し、ジャンクション部332を形成する。
層間絶縁膜324の一部、露出されたソース領域、及びトレンチ内の側壁酸化膜325の表面に、ストレージ電極326として、ポリシリコン層が形成される。このとき、ストレージ電極326は、ゲート電極323側のソース領域322だけではなく、トレンチ上側壁周囲と当接しているソース領域全体にわたって接触するように形成される。また、前述のトレンチ上側壁周囲に形成されているソース領域322は、注入された不純物により、その領域が拡大され、前記ストレージ電極326とさらに明確に接触するようになる。その後、ストレージ電極326の上部表面に沿い、キャパシタ誘電膜として、絶縁膜327を形成し、その上部に、プレート電極328として、ポリシリコン層を形成する工程を遂行することにより、トレンチキャパシタ型DRAMを完成する。前記絶縁膜327として、一具現例による誘電体単層薄膜が利用されうる。
層間絶縁膜324の一部、露出されたソース領域、及びトレンチ内の側壁酸化膜325の表面にストレージ電極326として、ポリシリコン層を形成する。ストレージ電極326は、ゲート電極側のソース領域322だけではなく、トレンチ上側壁周囲と当接しているソース領域全体にわたり、自然に接触するように形成されるので、その接触面積が拡大され、前記ストレージ電極326とさらに明確に接触するだけではなく、そのキャパシタ容量も非常に増大することになる。
図4は、トランジスタの構造を示したものである。
図4を参照し、該トランジスタは、ゲート電極423、ゲート誘電体410、チャネル領域401及びソース/ドレイン領域422を含む。該トランジスタは、例えば、薄膜材料構造、例えば、グラフェン及び/または硫化モリブデン(MoS)を含む薄膜トランジスタでもある。
該トランジスタは、基板(図示せず)上に、成長及び/または形成されうる。該基板は、例えば、半導体基板(例えば、シリコン)、絶縁体(例えば、SiO及び/またはガラス)、シリコンオン絶縁体(SOI)、炭素系材料などでもある。そのように、該基板は、トランジスタの構成要素、例えば、ゲート電極423でもある。
ソース/ドレイン領域422は、伝導性材料を含む。ソース/ドレイン領域422は、例えば、伝導性物質でもある。それぞれのソース/ドレイン領域422を含む伝導性材料は、例えば、伝導性金属酸化物(例えば、酸化スズ、酸化インジウム及び/または酸化インジウムスズ(ITO));金属(例:白金、金、銀、銅、鉄、スズ、亜鉛、アルミニウム、インジウム、クロム、リチウム、ナトリウム、カリウム、セシウム、カルシウム、マグネシウム、パラジウム、モリブデン、非晶質シリコン、ポリシリコン及び/またはその合金);無機伝導性材料(例:ヨード化銅及び/または硫化銅);並びに/または伝導性炭素系材料(例えば、グラフェン、炭素ナノチューブ、ポリチオフェン、ポリピロール、ポリアニリン、ポリエチレンジオキシチオフェン及び/またはポリスチレンスルホン酸の複合体)でもある。
該トランジスタは、チャネル領域401を有することができる。該チャネル領域は、変形されたグラフェン、MoS及び/またはシリコンなどの半導体物質を含んでもよい。チャネル領域401は、ソース/ドレイン領域422の間にあり、ゲート電極423に、電圧及び/または電流が印加されるとき、ソース/ドレイン領域422を電気的に連結することができる。例えば、ソース/ドレイン領域422がグラフェンを含む場合、チャネル領域401は、ソース/ドレイン領域422と同一工程によって形成され、半導体で改質されたグラフェンを含んでもよい。他の具現例において、チャネル領域401は、グラフェンナノリボン間に蒸着されたMoSのような薄膜、及び/または二次元半導体(2−dimensional semiconductor)でもある。
ゲート誘電体410は、ゲート電極423からチャネル領域401を分離させて絶縁させることができる。ゲート電極423は、伝導性物質を含んでもよい。ゲート電極423は、ソース/ドレイン領域422と同一であるか、あるいは異なる伝導性物質を含んでもよい。
ゲート誘電体410は、例示的な実施例による誘電体単層薄膜を含んでもよい。例示的な実施例において、ゲート誘電体410は、結晶構造を含む上部誘電体及び下部誘電体(図示せず)と、非晶質構造を含む中間層(図示せず)とを含んでもよいので、優秀な降伏電圧特性及び漏れ電流特性を有するゲート誘電体を提供する。
該トランジスタがトップゲートトランジスタとして例示されたが、本実施例は、それに制限されるものではなく、本開示の範囲を制限せずに、トランジスタの他構成を含んでもよい。
以下の実施例及び比較例を介し、発明についてさらに詳細に説明される。ただし、該実施例は、発明を例示するためのものであり、それらだけで発明の範囲が限定されるものではない。
(誘電体の製造)
製造例1:KSrNb10及びKSrNaNb13の製造
CO、SrCO及びNbを、1.1:2:3のモル比で混合し、そこに、エタノールとジルコニアボールとを投入した後、常温(25℃)の空気雰囲気で24時間、ボールミリング(ball milling)を実施して混合物を準備した。準備された混合物を、100℃で1日乾燥させ、乾燥粉末を得た。KCO、SrCO及びNbの含量は、KSrNb10を得ることができるように、化学量論的な含量に制御された。
該乾燥粉末をアルミナるつぼに投入し、空気雰囲気の1,200℃で12時間、一次熱処理を施し、KSrNb10を得た。
KSrNb10にNaNbOを、1:1モル比で付加し、そこに、エタノールとジルコニアボールとを投入した後、常温の空気雰囲気で24時間、ボールミリングを実施し、混合物を準備した。準備された混合物を乾燥させ、乾燥粉末を得た。該乾燥粉末をアルミナるつぼに投入し、空気雰囲気の1,300℃で24時間、二次熱処理を施し、KSrNaNb13を得た。得られたものには、KSrNaNb13以外に、KSrNb10も、少量含有されている。
前記結果物にNaNbOを付加し、空気雰囲気の1,300℃で24時間、三次熱処理を施し、目的物であるKSrNaNb13を得た。
KSrNb10及びNaNbOの含量は目的物であるKSrNaNb13を得ることができるように化学量論的な含量に制御された。
製造例2:KSrNaNb16の製造
製造例1によって実施し、KSrNb10を得た。
KSrNb10に、NaNbOを1:2モル比で付加し、そこにエタノールとジルコニアボールとを投入した後、常温の空気雰囲気で24時間、ボールミリングを実施し、混合物を準備した。準備された混合物を乾燥させ、乾燥粉末を得た。該乾燥粉末をアルミナるつぼに投入し、空気雰囲気の1,300℃で24時間、二次熱処理を施し、SrNaNb16を得た。得られたものには、KSrNaNb13が少量含有されている。
前記結果物にNaNbOを付加し、空気雰囲気の1,300℃で24時間、三次熱処理を施し、目的物であるKSrNaNb16を得た。
KSrNb10及びNaNbOの含量は、目的物であるKSrNaNb16を得ることができるように、化学量論的な含量に制御された。
(誘電体単層薄膜及びキャパシタの製造)
図5は、実施例1により、基板に形成された誘電体単層薄膜の構造を示す透過電子顕微鏡(TEM)写真である。
実施例1
製造例1で得られたKSrNb10 5gを、HNO 5M濃度の水溶液200cmに入れて72時間反応させ、カリウムイオン(K)を水素イオン(H)及び/またはヒドロニウムイオン(H)で置換する。次に、蒸溜水を使用して中性化させ、大気中で十分に乾燥させ、オーブンで1日以上十分に乾燥させた。次に、水素置換されたHSrNb10・1.5HO 0.4gをテトラブチルアンモニウムヒドロキシド(TBAOH:tetrabutylammonium hydroxide)溶液に浸し、水素イオン(H)及び/またはヒドロニウムイオン(H)をテトラブチルアンモニウム(TBA)イオンで置換しながら、複数のナノシートに剥離が起こる。このとき、HSrNb10・1.5HOとテトラブチルアンモニウムヒドロキシド(TBAOH)は、1:1のモル比で混合した。剥離は、常温で14日間行い、2,000rpmで30分間、遠心分離を実施した後、上澄み液(2/3)だけ使用し、沈んだ残留物は、捨てた。次に、遠心分離された上澄み液を、メンブレンを使用して透析し、ナノシート溶液を製造した。
SiOとTiOとが積層されたSi基板上に、Pt電極をスパッタリングで200nm厚に形成し、下部電極を形成した。次に、下部電極上に、前述のところで得られたナノシート溶液を、LB方法及びKSV NIMA Langmuir Troughを利用し、基板上昇速度0.5mm/min及び表面圧力12mN/mでコーティングし、二次元ナノシート単層膜を形成した。
前記二次元ナノシート単層膜に、酸素(O)を500sccmで供給し、約365nm波長のUVランプ(パワー:約320W)を約24時間照射し、UV/O処理を施し、水素終端(H−terminated)SrNb10誘電体単層薄膜(厚み:約1.5nm)を製造した。
次に、前記誘電体単層薄膜上部にPt電極を形成し、キャパシタを製造した。
実施例2
KSrNb10の代わりに、製造例1で得られたKSrNaNb13を使用したことを除いては、実施例1と同一方法によって実施し、水素終端SrNaNb13誘電体単層薄膜(厚み:約2.8nm)、及びそれを含むキャパシタを製造した。
実施例3
KSrNb10の代わりに、製造例2で得られたKSrNaNb16を使用したことを除いては、実施例1と同一方法によって実施し、水素終端SrNaNb16誘電体単層薄膜(厚み:約3.2nm)、及びそれを含むキャパシタを製造した。
比較例1
二次元ナノシート単層膜を形成し、UV/0処理を施さないことを除いては、実施例1と同一に実施し、誘電体単層薄膜、及びそれを含むキャパシタを製造した。
比較例2
製造例1で得られたKSrNb10 5gを、HNO 5M濃度の水溶液200mlに入れて72時間反応させ、カリウムイオン(K)を、水素イオン(H)及び/またはヒドロニウムイオン(H)で置換する。次に、蒸溜水を使用して中性化させ、大気中で十分に乾燥させ、オーブンで1日以上十分に乾燥させた。次に、水素置換されたHSrNb10・1.5HO 0.4gをテトラブチルアンモニウムヒドロキシド溶液(TBAOH)に浸し、水素イオン(H)及び/またはヒドロニウムイオン(H)をテトラブチルアンモニウム(TBA)イオンで置換しながら、複数のナノシートに剥離が起こる。このとき、HSrNb10・1.5HOとテトラブチルアンモニウムヒドロキシド(TBAOH)は、1:1のモル比で混合する。剥離は、常温で14日間行い、2,000rpmで30分間、遠心分離を実施した後、上澄み液(2/3)だけ使用し、沈んだ残留物は、捨てた。次に、遠心分離された上澄み液を、メンブレンを使用して透析し、ナノシート溶液を製造した。
SiOとTiOとが積層されたSi基板上に、Pt電極をスパッタリングで200nm厚に形成し、下部電極を形成した。次に、下部電極上に、前述のところで得られたナノシート溶液を、LB法及びKSV NIMA Langmuir Troughを利用し、基板上昇速度0.5mm/min及び表面圧力12mN/mでコーティングし、二次元ナノシート単層膜を形成した。
前記過程によって得られた二次元ナノシート単層膜に、5mol% HNO処理を80℃で6分間施し、誘電体単層薄膜、及びそれを含むキャパシタを製造した。
比較例3
二次元ナノシート単層膜に、5mol% HNO処理を施す代わりに、約365nm波長のUVランプ(パワー:約320W)を24時間照射し、UV処理を施したことを除いては、比較例2と同一方法によって実施し、誘電体単層薄膜、及びそれを含むキャパシタを製造した。
比較例4
製造例1で得られたKSrNb10 5gを、HNO 5M濃度の水溶液200mlに入れて72時間反応させ、カリウムイオン(K)を、水素イオン(H)及び/またはヒドロニウムイオン(H)で置換する。次に、蒸溜水を使用して中性化させ、大気中で十分に乾燥させ、オーブンで1日以上十分に乾燥させた。次に、水素置換されたHSrNb10・1.5HO 0.4gをテトラブチルアンモニウムヒドロキシド溶液(TBAOH)に浸し、水素イオン(H)及び/またはヒドロニウムイオン(H3O)をテトラブチルアンモニウム(TBA)イオンで置換しながら、複数のナノシートに剥離が起こる。このとき、HSrNb10・1.5HOとテトラブチルアンモニウムヒドロキシド(TBAOH)は、1:1のモル比で混合した。剥離は、常温で14日間行い、2,000rpmで30分間、遠心分離を行った後、上澄み液(2/3)だけ使用し、沈んだ残留物は、捨てた。次に、遠心分離された上澄み液を、メンブレンを使用して透析し、ナノシート溶液を製造した。
SiOとTiOとが積層されたSi基板上に、Pt電極をスパッタリングで200nm厚に形成し、下部電極を形成した。次に、下部電極上に、前述のところで得られたナノシート溶液を、LB方法及びKSV NIMA Langmuir Troughを利用し、基板上昇速度0.5mm/min及び表面圧力12mN/mで一次コーティングした後、同じ方法で反復コーティングを介し、10〜20層の誘電体多層薄膜を製造した。
次に、前記誘電体多層薄膜上部にPt電極を形成し、キャパシタを製造した。
比較例5
比較例2によって得られた二次元ナノシート多層薄膜に、酸素(O)を500sccmで供給し、約365nm波長のUVランプ(パワー:約320W)を約24時間照射し、UV/O処理を施し、SrNb10誘電体多層薄膜を約20nm厚に製造した。
次に、前記誘電体多層薄膜上部にPt電極を形成し、キャパシタを製造した。
比較例6
比較例2によって得られた二次元ナノシート多層薄膜に、酸素(O)を500sccmで供給し、約365nm波長のUVランプ(パワー:約320W)を約24時間照射し、UV/O処理を施した後、400℃で12時間熱処理を施し、SrNb10誘電体多層薄膜を約25nm厚に製造した。
次に、前記誘電体多層薄膜上部にPt電極を形成し、キャパシタを製造した。
評価例1:X線回折分析
実施例1によって製造されたKSrNb10誘電体単層薄膜のX線回折分析(XRD)を測定し、その結果を図6に示した。XRDスペクトル測定には、Cu Kα放射線(radiation)を使用し、XRD分析時、Bruker社のD8 Discoverを利用した。
実施例1の誘電体単層薄膜は、図5に示されているように、ペロブスカイト結晶構造を有するSrNb10単一相(single phase)を含むということを確認した。
また、結晶構造分析を介し、実施例1ないし4で製造された酸化物が、極性空間群に属するPc21n空間群に属する構造を有するということを確認した。
評価例2:比誘電率
実施例1ないし実施例3、比較例1及び比較例2によって得られたキャパシタに対し、原子顕微鏡(AFM:atomic force microscope)装置(Bruker社のIcon)及びP−E計測装置(Radiant Technologies社のPrecision Multiferroic II)を使用し、100Hzないし100kHzの周波数範囲について常温で比誘電率を測定した。
Figure 2021063003
表1から分かるように、実施例1ないし3の酸化物は、高い比誘電率を有するが、比較例1の酸化物は、300未満の比誘電率を示し、比較例2の酸化物は、有機物を除去するために、硝酸処理を施した場合であり、このとき、比誘電率は、260以下と低く示された。
評価例3:バンドギャップ評価
実施例1ないし3によって製造された誘電体単層薄膜に対し、UV−Vis吸収スペクトルを測定した後、それをαhν=A(hν−Eg)1/2を使用し、(αhν)及びhνに係わるグラフに変換し、図7Aないし図7Cに示した。図7Aないし図7CのUV−Vis吸収スペクトルを変換したグラフにおいて、傾きを外挿(extrapolation)してバンドギャップを求め、その結果は、下記表2の通りである。前記変換式において、Aは、吸収度(absorbance)、αは、吸収係数(absorption coefficient)、hνは、光エネルギー(photon energy)、Egは、バンドギャップ(ban dgap)である。
Figure 2021063003
表2、及び図7Aないし図7Cに示されているように、実施例1ないし3で製造された誘電体単層薄膜のバンドギャップは、約4.0eV以上であった。従って、実施例1ないし3の誘電体単層薄膜が4.0eV以上のバンドギャップを有するので、キャパシタの誘電層使用に適する。
評価例4:漏れ電流
実施例1ないし3によって製造されたキャパシタにおいて、上部電極と下部電極との間に、1V未満の電圧が印加されたときの漏れ電流密度を調査し、その結果を図8に示した。
前記漏れ電流密度は、誘電層を介して流れる電流密度である。図8を参照し、実施例1ないし3のキャパシタは、低い漏れ電流密度を有するということが分かった。
また、実施例4のキャパシタは、実施例1のキャパシタと同一の漏れ電流密度特性を示した。
評価例5:赤外線分光スペクトル
実施例1及び比較例1によって得られた誘電体単層薄膜に対する赤外線分光分析(IR)を実施した。該赤外線分光分析は、Varian Technology社のVarian 670−620を利用した。
該赤外線分光分析スペクトルは、図9に示した。
図9を参照し、比較例1の誘電体単層薄膜は、波数1,000ないし4,000cm−1範囲において、C−H結合及びO−H結合に起因するピークが観察された。
それに比べて、実施例1の誘電体単層薄膜は、C−H結合に起因するピークが観察されておらず、3,250ないし3,800cm−1領域において、O−H結合に起因するピークが上昇した結果を示した。そのような結果は、UV−オゾン雰囲気下におけるTBA有機物の分解後、陰極性表面を有するSrNb10ナノシートの電荷中性(charge neutrality)を維持するために、Hが結合された状態において、表面が改質されたことによるものである。
評価例6:比誘電率
比較例4ないし比較例6によって製造された多層薄膜における、有機物含量による比誘電率変化を調査した。有機物含量による比誘電率変化は、後述する評価例7のクロマトグラフィ及びE4980A Precision LCR Meter(Keysight)を利用し、比誘電率を評価した。前記評価結果を図10に示し、図10において、(1)は、比較例4において、多層薄膜にUV/O処理を施す以前の状態に係わるものであり、(2)は、比較例5において、多層薄膜にUV/O処理を施した後に係わるものであり、(3)は、比較例6により、多層薄膜に対するUV/O処理及び熱処理を経た後の状態に係わるものである。
図10を参照し、比較例5の多層薄膜は、UV/O処理を施した後、比較例4のUV/O処理を施す以前と比較し、有機物である炭素の含量が減ったが、比誘電率変化は、微々たるものであった。また、比較例6の多層薄膜は、UV/O処理及び熱処理後、炭素含量が低減し、比誘電率が高くなった。しかし、比較例4ないし6の多層薄膜は、実施例1ないし4の誘電体単層薄膜と比較し、比誘電率特性が低下する結果を示している。
評価例7:液体クロマトグラフィ・質量分析(LC−MS)
実施例1によって製造された誘電体単層薄膜において、UV照射時間による液体クロマトグラフィを実施した。液体クロマトグラフィとしては、Shimazu社のLCMS−IT−TOFを利用した。
UVを照射する以前のSrNb10単分子層薄膜表面のトリブチルアンモニウム陽イオン(TBA)有機物の含量に対し、UVを24時間照射した後、SrNb10誘電体単層薄膜表面の炭素含量、すなわち、トリブチルアンモニウム陽イオン(TBA)有機物の含量を調査した。
該液体クロマトグラフィ分析結果、有機物の含量変化を調査した結果、UVを照射する以前の有機物含量を基準にして大きく減り、最終的に得られた誘電体単層薄膜において、炭素含量が1重量%未満であることが分かった。
また、比較例2によって実施した二次元ナノシート単層膜の液体クロマトグラフィ・質量分析(LC−MS)を実施した。ここで、該液体クロマトグラフィ・質量分析時、Shimazu社のLCMS−IT−TOFを利用した。該液体クロマトグラフィは、溶媒5M−HNOを利用し、SrNb10薄膜サンプルを24時間、酸処理した後、Heプラズマを照射し、10分間、質量分析(mass spectrometry)を行った。前記液体クロマトグラフィを利用した質量分析結果は、図11に示されている通りである。
TBAが結合されたSrNb10薄膜を、5mol% HNOで硝酸処理した後、液体クロマトグラフィを実施した結果、図11から分かるように、初期259.5g/molの分子量を有するTBA((CNOH)が変形された形態のジエチルヘプチルメチルアンモニウム(diethyl−heptyl−methylazanium)(C1228、分子量:186.4g/mol)が検出された。それにより、酸処理を介する有機物を除去する方法を利用しては、実施例1のように、二次元ナノシート単層膜表面からTBAを完全に除去した形態のHSrNb10単分子層薄膜でありながら、二次元ナノシート表面に水素が化学結合された構造を得難いということが分かった。
以上、添付図面を参照しながら、非常に適する実施形態について詳細に説明したが、本発明はそれらに限定されるものではない。本発明が属する技術分野における当業者であるならば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例を導出することができるということは明らかであり、それらについても、本発明の技術的範囲に属すると理解されるということは、言うまでもない。
本開示の範囲または思想を外れずに、開示された具現例の構造について、多様な修正及び変形がなされうるということは、当該技術分野の当業者に明白であろう。前述の観点において、本開示は、特許請求の範囲、及びその等価物の範囲内にある本開示の修正及び変形を包括するものであると意図される。
10 二次元ナノシート
10−A 誘電体単層薄膜
11 有機分子
12 伝送性基板
13 上部電極
13−A 第1電極
13−B 第2電極
100 絶縁性基材

Claims (22)

  1. 下記化学式1によって表示され、ペロブスカイト型結晶構造を有する酸化物を含み、前記酸化物は、水素と化学結合された表面を有する誘電体単層薄膜:
    (化学式1)
    n−33n+1
    化学式1で、Aは、二価元素であり、
    Bは、一価元素であり、
    Cは、五価元素であり、
    nは、3ないし8の数である。
  2. 前記化学式1でAは、Ca、Sr、Ba、またはその組み合わせである、請求項1に記載の誘電体単層薄膜。
  3. 前記化学式1でBは、Na、K、Rb、Cs、またはその組み合わせである、請求項1または2に記載の誘電体単層薄膜。
  4. 前記化学式1でCは、V、Nb、Ta、またはその組み合わせである、請求項1から3のいずれか一項に記載の誘電体単層薄膜。
  5. 前記酸化物が下記化学式2によって表示される化合物である、請求項1から4のいずれか一項に記載の誘電体単層薄膜:
    (化学式2)
    SrNan−3Nb3n+1
    化学式2で、nは、3、4、5または6である。
  6. 前記誘電体単層薄膜の厚みが5nm以下である、請求項1から5のいずれか一項に記載の誘電体単層薄膜。
  7. 前記化学式1によって表示される酸化物がSrNb10、SrNaNb13、SrNaNb16、SrNaTa13、SrNaTa16、SrKNb13、SrNb16、SrRbNb13、SrRbNb16、CaNb10、CaNaNb13、CaNaNb16、CaKNb13、CaNb16、CaRbNb13、CaRbNb16、CaTa10、CaNaTa13、CaNaTa16、CaKTa13、CaTa16、CaRbTa13、CaRbTa16、BaNb10、BaNaNb13、BaNaNb16、BaKNb13、BaNb16、BaRbNb13、BaRbNb16、BaTa10、BaNaTa13、BaNaTa16、BaKTa13、BaTa16、BaRbTa13、BaRbTa16、またはその組み合わせである、請求項1に記載の誘電体単層薄膜。
  8. 前記誘電体単層薄膜は、100KHzで400以上の比誘電率を有する、請求項1から7のいずれか一項に記載の誘電体単層薄膜。
  9. 前記水素と化学結合された表面を有する酸化物のバンドギャップが3eV以上である、請求項1から8のいずれか一項に記載の誘電体単層薄膜。
  10. 前記水素と化学結合された表面を有する酸化物に対し、赤外線分光法によって求められる波数2,800ないし3,200cm−1領域において、C−H吸収ピークが存在せず、3,250ないし3,800cm−1領域において、O−H吸収ピークが観察される、請求項1から9のいずれか一項に記載の誘電体単層薄膜。
  11. 前記水素と化学結合された表面を有する酸化物に対し、液体クロマトグラフィによって求められる炭素含量が1%以下である、請求項1から10のいずれか一項に記載の誘電体単層薄膜。
  12. 第1電極と、
    第2電極と、
    前記第1電極と前記第2電極との間に配置される請求項1ないし11のうちいずれか1項に記載の誘電体単層薄膜と、を含むキャパシタ。
  13. 請求項1ないし11のうちいずれか1項に記載の誘電体単層薄膜を含む半導体素子。
  14. 化学式1によって表示され、ペロブスカイト型結晶構造を有する酸化物を含む誘電体単層薄膜を製造する段階と、
    前記誘電体単層薄膜に対するUV(ultraviolet)処理及び反応性ガス処理を施す段階と、を含み、
    下記化学式1によって表示され、ペロブスカイト型結晶構造を有する酸化物を含み、前記酸化物は、水素と化学結合された表面を有する誘電体単層薄膜を製造する誘電体単層薄膜の製造方法:
    (化学式1)
    n−33n+1
    化学式1で、Aは、二価元素であり、Bは、一価元素であり、Cは、五価元素であり、
    nは、3ないし8の数である。
  15. 前記反応性ガスは、オゾン(O)、酸素(O)、二酸化窒素(NO)、酸化二窒素(NO)、水蒸気、空気、過酸化水素、メタン、エタン、プロパン、ブタン、ペンタン、ヘキサン、ヘプタン、オクタン、硫化水素、またはその組み合わせである、請求項14に記載の誘電体単層薄膜の製造方法。
  16. 前記反応性ガスは、オゾン(O)、酸素(O)、またはその組み合わせが使用される、請求項14に記載の誘電体単層薄膜の製造方法。
  17. 前記化学式1によって表示され、ペロブスカイト型結晶構造を有する酸化物を含む誘電体単層薄膜を製造する段階が、
    前記化学式1によって表示され、ペロブスカイト型結晶構造を有する酸化物を含む二次元ナノシート単層膜を得る段階と、
    前記二次元ナノシート単層膜を利用し、誘電体単層薄膜を形成する段階と、を含む、請求項14から16のいずれか一項に記載の誘電体単層薄膜の製造方法。
  18. 前記二次元ナノシート単層膜を形成する段階が、
    下記化学式4の層状型セラミックス材料のプロトン交換反応を実施し、層状プロトン交換セラミックス材料を得る段階と、
    該層状プロトン交換セラミックス材料に層間挿入物質を挿入し、ナノシートに剥離する段階と、を含む、請求項17に記載の誘電体単層薄膜の製造方法。
    (化学式4)
    D[An−33n+1
    化学式4で、Aは、二価元素であり、Bは、一価元素であり、Cは、五価元素であり、
    nは、3ないし8の数であり、Dは、Li、Na、K、Rb、Cs、またはその組み合わせである。
  19. 前記層間挿入物質がC−C20アルキルアルモニウム化合物である、請求項18に記載の誘電体単層薄膜の製造方法。
  20. 前記化学式4の層状型セラミックス材料が、KSrNb10、KSrNaNb13、KSrNaNb16、KSrNaTa13、KSrNaTa16、KSrKNb13、KSrNb16、KSrRbNb13、KSrRbNb16、KCaNb10、KCaNaNb13、KCaNaNb16、KCaKNb13、KCaNb16、KCaRbNb13、KCaRbNb16、KCaTa10、KCaNaTa13、KCaNaTa16、KCaKTa13、KCaTa16、KCaRbTa13、KCaRbTa16、KBaNb10、KBaNaNb13、KBaNaNb16、KBaKNb13、KBaNb16、KBaRbNb13、KBaRbNb16、KBaTa10、KBaNaTa13、KBaNaTa16、KBaKTa13、KBaTa16、KBaRbTa13、KBaRbTa16、またはその組み合わせである、請求項18または19に記載の誘電体単層薄膜の製造方法。
  21. 前記UV処理及び反応性ガス処理時、UVのパワーは、200ないし400W、UV照射時間は、1ないし60時間実施する、請求項14から20のいずれか一項に記載の誘電体単層薄膜の製造方法。
  22. 前記化学式1によって表示され、ペロブスカイト型結晶構造を有する酸化物を含む誘電体単層薄膜を製造する段階が、
    化学気相蒸着工程、有機金属化学気相蒸着工程、液状エピタキシ工程、ゾル・ゲル工程、スパッタリング工程またはパルスレーザ蒸着工程によって実施する、請求項14から21のいずれか一項に記載の誘電体単層薄膜の製造方法。
JP2020171173A 2019-10-10 2020-10-09 誘電体単層薄膜、それを含むキャパシタ及び半導体素子、並びにその製造方法 Pending JP2021063003A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0125673 2019-10-10
KR1020190125673A KR20210042745A (ko) 2019-10-10 2019-10-10 유전체 단층 박막, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법

Publications (1)

Publication Number Publication Date
JP2021063003A true JP2021063003A (ja) 2021-04-22

Family

ID=75383024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020171173A Pending JP2021063003A (ja) 2019-10-10 2020-10-09 誘電体単層薄膜、それを含むキャパシタ及び半導体素子、並びにその製造方法

Country Status (3)

Country Link
US (1) US11763989B2 (ja)
JP (1) JP2021063003A (ja)
KR (1) KR20210042745A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7392015B2 (ja) 2021-05-07 2023-12-05 コリア・インスティテュート・オブ・サイエンス・アンド・テクノロジー 誘電分散のないニオブ酸カルシウムリチウム誘電体組成物及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220071682A (ko) * 2020-11-24 2022-05-31 삼성전자주식회사 유전체 박막, 이를 포함하는 커패시터 및 유전체 박막의 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197651B1 (en) 1999-08-30 2001-03-06 Taiwan Semiconductor Manufacturing Company Structure and method for forming a capacitor dielectric using yttrium barium copper oxide
JP3952124B2 (ja) 2000-08-30 2007-08-01 日本電気株式会社 金属酸化物誘電体膜及びその製造方法
JP4956736B2 (ja) 2004-02-19 2012-06-20 独立行政法人産業技術総合研究所 単分子膜形成方法
KR100590592B1 (ko) 2004-08-20 2006-06-19 삼성전자주식회사 누설 전류를 감소시킨 유전체층을 포함하는 캐패시터 및그 제조 방법
WO2008078652A1 (ja) * 2006-12-25 2008-07-03 National Institute For Materials Science 誘電体素子とその製造方法
KR20130061176A (ko) * 2010-10-13 2013-06-10 도쿠리츠교세이호징 붓시쯔 자이료 겐큐키코 초격자 구조를 갖는 강유전체 박막과 그 제조방법, 및 강유전체 소자와 그 제조방법
JP5885150B2 (ja) * 2011-05-19 2016-03-15 国立研究開発法人物質・材料研究機構 高誘電性ナノシート積層体、高誘電性ナノシート積層体、高誘電体素子、および高誘電体薄膜素子の製造方法
KR20170016145A (ko) 2015-08-03 2017-02-13 삼성전자주식회사 도전체 제조 방법, 이로부터 제조된 도전체, 및 이를 포함하는 전자 소자
KR102325821B1 (ko) 2017-03-31 2021-11-11 삼성전자주식회사 2차원 페로브스카이트 소재, 이를 포함하는 유전체 및 적층형 커패시터
KR102469184B1 (ko) 2017-10-27 2022-11-18 삼성전자주식회사 세라믹 전자 부품 및 그 제조 방법과 전자장치
KR102469185B1 (ko) 2017-10-27 2022-11-18 삼성전자주식회사 세라믹 전자 부품 및 그 제조 방법과 전자장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7392015B2 (ja) 2021-05-07 2023-12-05 コリア・インスティテュート・オブ・サイエンス・アンド・テクノロジー 誘電分散のないニオブ酸カルシウムリチウム誘電体組成物及びその製造方法

Also Published As

Publication number Publication date
US11763989B2 (en) 2023-09-19
KR20210042745A (ko) 2021-04-20
US20210110975A1 (en) 2021-04-15

Similar Documents

Publication Publication Date Title
KR101575667B1 (ko) 유전체 막과 유전체 소자 및 그 제조 방법
Huang et al. High K capacitors and OFET gate dielectrics from self‐assembled BaTiO3 and (Ba, Sr) TiO3 nanocrystals in the superparaelectric limit
EP1391429B1 (en) Bismuth titanium silicon oxide, bismuth titanium silicon oxide thin film, and method for forming the thin film
JP5294201B2 (ja) 誘電体素子とその製造方法
JP2021063003A (ja) 誘電体単層薄膜、それを含むキャパシタ及び半導体素子、並びにその製造方法
KR20090074258A (ko) 고 유전률을 갖는 구조물을 형성하는 방법 및 고 유전률을 갖는 구조물
KR20010031913A (ko) 유전체 소자와 그 제조 방법
JP2006060230A (ja) 3次元半導体キャパシタおよびその製造方法
JPWO2007094244A1 (ja) ナノ超薄膜誘電体とその製造方法及びナノ超薄膜誘電体素子
JP6033594B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN110246689B (zh) 陶瓷电介质及其制造方法和陶瓷电子组件及电子设备
Yim et al. Defect-controlled, scalable layer-by-layer assembly of high-k perovskite oxide nanosheets for all two-dimensional nanoelectronics
US20050042836A1 (en) Capacitor for semiconductor device, manufacturing method thereof, and electronic device employing the same
Zakaria et al. Mesostructured HfO2/Al2O3 composite thin films with reduced leakage current for ion-conducting devices
Bhanu et al. Crystalline phase dependent electrical properties of Mg incorporated tetragonal phase stabilized ZrO2 high-κ dielectric layer in Si based MOS capacitors
US11024462B2 (en) Ceramic electronic component and method of manufacturing the same and electronic device
KR101116166B1 (ko) 반도체 소자의 커패시터 및 그 제조 방법
Menou et al. Seed Layer and Multistack Approaches to Reduce Leakage in SrTiO3-Based Metal–Insulator–Metal Capacitors Using TiN Bottom Electrode
JP2008053318A (ja) 絶縁膜形成方法および半導体装置の製造方法
Yim et al. Advances in dielectric performance of atomically engineered Sr1. 8Bi0. 2Nb3O10 perovskite nanosheet thin films
Chakraborti et al. Oxide composition studies of electrochemically grown tantalum oxide on sintered tantalum using XPS depth-profiling and co-relation with leakage properties
Keerthana et al. TeO2: A Prospective High‐k Dielectric
Thiruramanathan et al. Improvement in dielectric properties of CaCu 3 Ti 4 O 12 thin film over Pt (111)/Ti/SiO 2/Si substrate by spin coating method
Osada et al. New dielectric nanomaterials fabricated from nanosheet technique
CN1285617A (zh) 铁电薄膜的制造方法、铁电电容器、铁电存储器及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230721