JP2021051647A - 電子機器 - Google Patents

Abstract

【課題】通常動作時における消費電力を削減することができる電子機器を提供する。【解決手段】出力電圧Ｖｏが一定の電圧になるように制御する電源装置２０を備えた電子機器であって、出力電圧Ｖｏを電源とし、予め設定された特定処理で活性化している否かを通知する状態信号を出力するＳｏＣ１１と、状態信号に基づいて、ＳｏＣ１１が活性化している場合の出力電圧ＶｏよりもＳｏＣ１１が活性化していない場合の出力電圧Ｖｏを低く調整する電圧調整部３０とを備えている。ＳｏＣ１１が活性化している場合の出力電圧Ｖｏは、配線パターンに流れる電流による電圧ドロップが発生してもＳｏＣ１１における推奨動作電圧の下限電圧Ｖｍｉｎを下回らない第１電圧Ｖａに設定され、ＳｏＣ１１が活性化していない場合の出力電圧Ｖｏは、第１電圧Ｖａよりも低く下限電圧Ｖｍｉｎよりも高い第２電圧Ｖｂに設定されている。【選択図】図１

Description

本発明は、画像形成装置（複写機、複合機）等の電子機器に関する。

画像形成装置等の電子機器では、スリープモードを設け、装置を制御するＣＰＵ、ＬＳＩ、マイコン等の集積回路におけるスリープモード時の消費電力を通常動作時に比べて削減することが実施されている。

例えば、スリープ時に電源電圧をＣＰＵの動作保証電圧の下限まで落とし、かつＲＯＭなどには電源供給を止めてスリープ時の電力を削減する技術が提案されている（例えば、特許文献１参照）。また、電源装置にＣＰＵへ供給するための５Ｖ、３．３Ｖの２つの電源を準備し、通常時は５Ｖを供給し、スリープ時は３．３Ｖにスイッチで切り替えて消費電力を低減する技術も提案されている（例えば、特許文献２参照）。

特開２００７−１４０９０８号公報 特開平６−２５５２１３号公報

しかしながら、従来技術は、スリープモード時の電力削減には効果があるものの、通常動作時での電力削減は考慮されていない。一般的に、集積回路に供給する通常動作時の電源電圧は、配線パターンによる電圧ドロップを考慮して高めに設定しておく必要がある。そして、集積回路は、高い電源電圧だと消費電力は増大し、低い電源電圧だと消費電力は減少する。従って、電圧ドロップを考慮した高めの電源電圧によって消費電力が増加してしまう。

本発明は、上記問題点を鑑みてなされたものであり、その目的とするところは、通常動作時における消費電力を削減することができる電子機器を提供することを目的とする。

本発明の電子機器は、出力電圧が一定の電圧になるように制御する電源装置を備えた電子機器であって、前記出力電圧を電源とし、予め設定された特定処理で活性化している否かを通知する状態信号を出力する集積回路と、前記状態信号に基づいて、前記集積回路が活性化している場合の前記出力電圧よりも前記集積回路が活性化していない場合の前記出力電圧を低く調整する電圧調整部と、を具備することを特徴とする。

本発明によれば、通常動作時における出力電圧Ｖｏを調整することができ、通常動作時における消費電力を削減することができるという効果を奏する。

本発明に係る画像形成装置の第１の実施の形態の概略構成を示すブロック図である。 図１に示す電源装置及び電圧調整部の構成を示すブロック図である。 図１に示す電圧調整部による電圧調整動作を説明するフローチャートである。 本発明に係る画像形成装置の第２の実施の形態の概略構成を示すブロック図である。

以下、図を参照して本発明の実施の形態を詳細に説明する。なお、以下の実施形態において、同様の機能を示す構成には、同一の符号を付してある。

（第１の実施の形態）
第１の実施の形態の電子機器は、例えば、複写機、複合機等の画像形成装置であり、装置を制御するＳｏＣ（System on a Chip）１１、ＲＯＭ（Read Only Memory）１２、ＲＡＭ（Random Access Memory）１３等の集積回路１０と、出力電圧Ｖｏを集積回路１０に電源として供給する電源装置２０と、電源装置２０の出力電圧Ｖｏを調整する電圧調整部３０と、分圧回路４０とを備えている。集積回路１０、電源装置２０、電圧調整部３０及び分圧回路４０は、制御基板上に実装される。

電源装置２０は、ＤＣＤＣコンバータ等の一般的な電源回路である。電源装置２０は、出力端子ＯＵＴと、フィードバック（ＦＢ）端子とを備え、出力端子ＯＵＴから出力電圧Ｖｏを出力し、分圧回路４０で分圧した出力電圧Ｖｏをフィードバック（ＦＢ）電圧としてＦＢ端子によって受け付け、出力電圧Ｖｏが一定の電圧になるように制御する機能を有している。分圧回路４０は、電源装置２０の出力端子ＯＵＴと接地端子との間に直列に接続された抵抗Ｒ１及び抵抗Ｒ２からなり、抵抗Ｒ１と抵抗Ｒ２との接続点が電源装置２０のＦＢ端子に接続されている。

集積回路１０のＳｏＣ１１は、電源装置２０から出力電圧Ｖｏが電源として入力されている通電状態において、活性化しているか否かを通知する状態信号を電圧調整部３０に出力する機能を有している。ＳｏＣ１１は、起動時や印刷処理等の予め設定された特定処理の実行時に状態信号をＨｉレベルにして活性化を電圧調整部３０に通知し、起動後の特定処理の非実行時に状態信号をＬｏｗレベルにして不活性化を電圧調整部３０に通知する。

電圧調整部３０は、ＳｏＣ１１からの状態信号に応じて、電源装置２０のＦＢ端子に入力されるＦＢ電圧の制御を行って、出力電圧Ｖｏの調整を行う。電圧調整部３０は、ＳｏＣ１１の活性化（状態信号がＨｉレベル）が通知されると、出力電圧Ｖｏを高い第１電圧Ｖａに設定し、ＳｏＣ１１の不活性化（状態信号がＬｏｗレベル）が通知されると、出力電圧Ｖｏを第１電圧Ｖａよりも低い第２電圧Ｖｂに設定する。

電源装置２０からの出力電圧Ｖｏで動作する集積回路１０の各デバイスにおけるそれぞれ推奨動作電圧の下限の中で最も高い電圧を下限電圧Ｖ_ｍｉｎとすると、第１電圧Ｖａは、配線パターンに流れる電流による電圧ドロップを考慮し、電圧ドロップが発生しても下限電圧Ｖ_ｍｉｎを下回らない値に設定されている。また、第２電圧Ｖｂは、第１電圧Ｖａよりも低く、下限電圧Ｖ_ｍｉｎよりも高い値に設定されている。なお、電源装置２０からの出力電圧Ｖｏで動作する集積回路１０の各デバイスにおけるそれぞれ推奨動作電圧の上限の中で最も低い電圧を上限電圧Ｖ_ｍａｘとした場合、第１電圧Ｖａを上限電圧Ｖ_ｍａｘに、第２電圧Ｖｂを下限電圧Ｖ_ｍｉｎにそれぞれ設定すると好適である。

次に、電源装置２０及び電圧調整部３０の具体的な回路構成について図２を参照して詳細に説明する。

電源装置２０は、スイッチング素子を内蔵した電源ＩＣ２１と、リアクトルＬ１とコンデンサーＣ１とで構成された平滑回路とを備えている。電源装置２０は、電源ＩＣ２１からのスイッチング出力を平滑回路で平滑して出力端子ＯＵＴから出力電圧Ｖｏとして出力する。電源ＩＣ２１の内部では、ＦＢ端子に入力されるＦＢ電圧と内部の基準電圧とが同じになるようにスイッチング出力を調整する。

電圧調整部３０は、抵抗Ｒ３、抵抗Ｒ４、コンデンサーＣ２、スイッチ素子ＦＥＴ１を備えている。直列に接続された抵抗Ｒ３、抵抗Ｒ４及びスイッチ素子ＦＥＴ１が、分圧回路４０を構成する下側の抵抗Ｒ２と並列に接続されている。コンデンサーＣ２は、抵抗Ｒ３と抵抗Ｒ４との接続点と、接地端子との間に接続されている。

スイッチ素子ＦＥＴ１は、ＳｏＣ１１からの状態信号によってオンオフ制御される。スイッチ素子ＦＥＴ１は、状態信号がＨｉレベル（ＳｏＣ１１が活性化）である場合、オン（導通）され、状態信号がＬｏｗレベル（ＳｏＣ１１が不活性化）である場合、オフ（非導通）される。

次に、図３を参照して、電圧調整部３０による電圧調整動作について詳細に説明する。
電子機器の図示しない電源スイッチがオン操作されると（ステップＳ１０１）、電源装置２０は、出力電圧Ｖｏの生成を開始する（ステップＳ１０２）。この起動時において、集積回路１０のＳｏＣ１１は、動作を開始していないため、状態信号はＬｏｗレベルとなる（ステップＳ１０３）。従って、スイッチ素子ＦＥＴ１がオフ状態となって電圧調整部３０（抵抗Ｒ３、抵抗Ｒ４及びスイッチ素子ＦＥＴ１の直列回路）には電流が流れないため、出力電圧Ｖｏを分圧回路４０（抵抗Ｒ１と抵抗Ｒ２）で分圧したＦＢ電圧がＦＢ端子に印加され、出力電圧Ｖｏは、第２電圧Ｖｂに設定される（ステップＳ１０４）。なお、電圧調整部３０のコンデンサーＣ２には、コンデンサーＣ２と抵抗Ｒ１、Ｒ３の時定数で電荷が充電されることになる。また、第２電圧Ｖｂは、ＳｏＣ１１が不活性化時の電圧であり、ＳｏＣ１１が活性化時の第１電圧Ｖａよりも低い値に設定されている。

ＳｏＣ１１は、出力電圧Ｖｏが第２電圧Ｖｂに設定された状態で動作を開始すると、印刷処理等の予め設定された特定処理の実行指示があるか否かを判断する（ステップＳ１０５）。なお、複数のジョブが待機している状態である場合、ステップＳ１０５において、ＳｏＣ１１は、次のジョブが特定処理であるか否かを判断すると良い。

ステップＳ１０５で特定処理の実行指示がない場合、ＳｏＣ１１は、ステップＳ１０３の状態を維持、すなわち状態信号をＬｏｗレベルに維持して不活性化を電圧調整部３０に通知し、ステップＳ１０４で出力電圧Ｖｏを第２電圧Ｖｂに維持する。

ステップＳ１０５で特定処理の実行指示がある場合、ＳｏＣ１１は、特定処理の実行に先立ち、状態信号をＨｉレベルに切り換えて活性化を電圧調整部３０に通知する（ステップＳ１０６）。これにより、スイッチ素子ＦＥＴ１がオフ状態からオン状態となって電圧調整部３０（抵抗Ｒ３、抵抗Ｒ４及びスイッチ素子ＦＥＴ１の直列回路）に電流が流れることで、分圧回路４０による分圧比が変更され、分圧回路４０の抵抗Ｒ１と、分圧回路４０の抵抗Ｒ２と抵抗Ｒ３、Ｒ４の並列回路とで出力電圧Ｖｏを分圧したＦＢ電圧がＦＢ端子に印加される。従って、スイッチ素子ＦＥＴ１がオフ状態の場合と比較すると、ＦＢ端子に印加されるＦＢ電圧は相対的に低くなるため、電源装置２０は、そのＦＢ電圧を内部の基準電圧と同じになるように、スイッチング出力を調整して出力電圧Ｖｏを上げて、第２電圧Ｖｂよりも高い第１電圧Ｖａに切り換えて設定する（ステップＳ１０７）。

なお、スイッチ素子ＦＥＴ１がオフ状態からオン状態に切り替わるとき、コンデンサーＣ２と抵抗Ｒ４の時定数でコンデンサーＣ２に蓄えられた電荷が放電され、ＦＢ端子に印加されるＦＢ電圧の時間変化が調整される。

出力電圧Ｖｏが第１電圧Ｖａに設定された状態で、ＳｏＣ１１は、特定処理の実行完了を待機する（ステップＳ１０８）。

ステップＳ１０８で特定処理の実行が完了した場合、ＳｏＣ１１は、ステップＳ１０３に至り、状態信号をＬｏｗレベルに切り換えて不活性化を電圧調整部３０に通知する。これにより、スイッチ素子ＦＥＴ１がオン状態からオフ状態となって電圧調整部３０（抵抗Ｒ３、抵抗Ｒ４及びスイッチ素子ＦＥＴ１の直列回路）に電流が流れなくなり、ステップＳ１０４で出力電圧Ｖｏを分圧回路４０で分圧したＦＢ電圧がＦＢ端子に印加される。

なお、スイッチ素子ＦＥＴ１がオン状態からオフ状態に切り替わるとき、コンデンサーＣ２と抵抗Ｒ１、Ｒ３の時定数でコンデンサーＣ２に電荷が充電され、ＦＢ端子に印加されるＦＢ電圧の時間変化が調整される。

以上説明したように、第１の実施の形態によれば、出力電圧Ｖｏが一定の電圧になるように制御する電源装置２０を備えた電子機器（画像形成装置）であって、出力電圧Ｖｏを電源とし、予め設定された特定処理で活性化している否かを通知する状態信号を出力するＳｏＣ１１（集積回路１０）と、状態信号に基づいて、ＳｏＣ１１が活性化している場合の出力電圧ＶｏよりもＳｏＣ１１が活性化していない場合の出力電圧Ｖｏを低く調整する電圧調整部３０とを備えている。
この構成により、通常動作時における出力電圧Ｖｏを調整することができ、通常動作時における消費電力を削減することができる。

さらに、第１の実施の形態は、ＳｏＣ１１が活性化している場合の出力電圧Ｖｏは、配線パターンに流れる電流による電圧ドロップが発生してもＳｏＣ１１における推奨動作電圧の下限電圧Ｖ_ｍｉｎを下回らず、かつ推奨動作電圧の上限電圧Ｖ_ｍａｘを上回らない第１電圧Ｖａに設定され、ＳｏＣ１１が活性化していない場合の出力電圧Ｖｏは、第１電圧Ｖａよりも低く下限電圧Ｖ_ｍｉｎよりも高い第２電圧Ｖｂに設定されている。
この構成により、通常動作時における消費電力を効果的に削減することができる。また、不活性となっている場合（活性化されていない場合）でも、ＳｏＣ１１はデバイスとしては動作状態のため、ジョブなどの処理のインプットがあった場合でも高いレスポンスで対応することができる。

さらに、第１の実施の形態は、分圧した出力電圧ＶｏをＦＢ電圧として電源装置２０に印加する分圧回路４０を具備し、電圧調整部３０は、分圧回路４０による分圧比を変更することで出力電圧Ｖｏを調整する。
さらに、第１の実施の形態において、分圧回路４０は、上側抵抗で抵抗Ｒ１と下側抵抗である抵抗Ｒ２とからなる直列回路を備えた抵抗分圧回路であり、電圧調整部３０は、抵抗Ｒ２と並列に接続された、調整用抵抗である抵抗Ｒ３、Ｒ４と状態信号によってオンオフ制御されるスイッチ素子ＦＥＴ１とからなる直列回路を備えている。
この構成により、安価な部品で構成された回路で出力電圧Ｖｏの調整を行うことができる。

さらに、第１の実施の形態において、電圧調整部３０は、ＦＢ電圧の時間変化を調整するコンデンサーＣ２を備えている。
この構成により、電源装置２０のフィードバック制御を円滑に行わせることができる。

（第２の実施の形態）
第２の実施の形態の電子機器は、図４を参照すると、ＳｏＣ１１ａと、電圧調整部３１とが第１の実施の形態と異なっている。

電圧調整部３１は、抵抗Ｒ３、抵抗Ｒ４及びスイッチ素子ＦＥＴ１からなる第１直列回路に加えて、抵抗Ｒ５、抵抗Ｒ６及びスイッチ素子ＦＥＴ２からなる第２直列回路が分圧回路４０を構成する下側の抵抗Ｒ２と並列に接続されている。そして、抵抗Ｒ５と抵抗Ｒ６との接続点と、接地端子との間にコンデンサーＣ３が接続されている。そして、第２直列回路（抵抗Ｒ５、Ｒ６）の抵抗値は、第１直列回路（抵抗Ｒ３、Ｒ４）の抵抗値よりも大きい値に設定されている。

ＳｏＣ１１ａは、電源装置２０から出力電圧Ｖｏが電源として入力されている通電状態において、活性化の程度を通知する第１状態信号及び第２状態信号を電圧調整部３１に出力する機能を有している。ＳｏＣ１１ａは、大電力を必要とする第１特定処理と、第１特定処理よりも少ない電力で済む第２特定処理とに特定処理を分類し、第１特定処理では第１状態信号をＨｉレベル且つ第２状態信号をＬｏｗレベルにして活性化を電圧調整部３１に通知し、第２特定処理では第１状態信号をＬｏｗレベル且つ第２状態信号をＨｉレベルにして活性化を電圧調整部３１に通知する。そして、ＳｏＣ１１ａは、第１特定処理及び第２特定処理のいずれもが非実行時に第１状態信号及び第２状態信号号をＬｏｗレベルにして不活性化を電圧調整部３１に通知する。

スイッチ素子ＦＥＴ１は、ＳｏＣ１１からの第１状態信号によってオンオフ制御され、スイッチ素子ＦＥＴ２は、ＳｏＣ１１からの第２状態信号によってオンオフ制御される。スイッチ素子ＦＥＴ１は、第１状態信号がＨｉレベル（ＳｏＣ１１が第１特定処理で活性化）である場合、オン（導通）され、第１状態信号がＬｏｗレベル（ＳｏＣ１１が第２特定処理で活性化もしくは不活性化）である場合、オフ（非導通）される。スイッチ素子ＦＥＴ２は、第２状態信号がＨｉレベル（ＳｏＣ１１が第２特定処理で活性化）である場合、オン（導通）され、第２状態信号がＬｏｗレベル（ＳｏＣ１１が第１特定処理で活性化もしくは不活性化）である場合、オフ（非導通）される。

これにより、第１特定処理の実行指示がある場合、第１状態信号がＨｉレベルとなり、第２状態信号がＬｏｗレベルとなるため、スイッチ素子ＦＥＴ１がオン（導通）され（スイッチ素子ＦＥＴ２はオフ）、第１の実施の形態と同様に出力電圧Ｖｏが第１電圧Ｖａに設定される。

そして、第２特定処理の実行指示がある場合、第２状態信号がＨｉレベルとなり、第１状態信号がＬｏｗレベルとなるため、スイッチ素子ＦＥＴ２がオン（導通）され（スイッチ素子ＦＥＴ１はオフ）、電圧調整部３１の第２直列回路に電流が流れる。従って、分圧回路４０の抵抗Ｒ１と、分圧回路４０の抵抗Ｒ２と抵抗Ｒ５、Ｒ６の並列回路とで出力電圧Ｖｏを分圧したＦＢ電圧がＦＢ端子に印加される。ここで、第２直列回路（抵抗Ｒ５、Ｒ６）の抵抗値は、第１直列回路（抵抗Ｒ３、Ｒ４）の抵抗値よりも大きい値に設定されているため、ＦＢ端子に印加されるＦＢ電圧は、スイッチ素子ＦＥＴ１、ＦＥＴ２のいずれもがオフ状態の場合と比較すると、相対的に低くなり、スイッチ素子ＦＥＴ１のみがオン状態の場合と比較すると、相対的に高くなる。電源装置２０は、そのＦＢ電圧を内部の基準電圧と同じになるように、スイッチング出力を調整することで、出力電圧Ｖｏが第２電圧Ｖｂよりも高く第１電圧Ｖａよりも低い第３電圧Ｖｃに設定される。

以上説明したように、第２の実施の形態によれば、ＳｏＣ１１ａは、状態信号によって活性化の程度を通知し、電圧調整部３１は、状態信号に基づいて、ＳｏＣ１１の活性化の程度に応じて出力電圧Ｖｏを第１電圧もしくは第３電圧に調整する。
この構成により、ＳｏＣ１１の活性化の程度に応じた出力電圧Ｖｏを調整することができ、通常動作時における消費電力を削減することができる。

なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。例えば、電圧調整部３０、３１をアンプ等で構成し、電圧調整部によってＦＢ電圧を変更することで、出力電圧Ｖｏを調整するようにしても良い。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。

１０ 集積回路
１１、１１ａ ＳｏＣ
１２ ＲＯＭ
１３ ＲＡＭ
２０ 電源装置
２１ 電源ＩＣ
３０、３１ 電圧調整部
４０ 分圧回路
Ｃ１、Ｃ２、Ｃ３ コンデンサー
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６ 抵抗
Ｌ１ リアクトル
ＦＥＴ１、ＦＥＴ２ スイッチ素子

Claims (6)

1. 出力電圧が一定の電圧になるように制御する電源装置を備えた電子機器であって、
   前記出力電圧を電源とし、予め設定された特定処理で活性化している否かを通知する状態信号を出力する集積回路と、
   前記状態信号に基づいて、前記集積回路が活性化している場合の前記出力電圧よりも前記集積回路が活性化していない場合の前記出力電圧を低く調整する電圧調整部と、を具備することを特徴とする電子機器。
2. 前記集積回路が活性化している場合の前記出力電圧は、配線パターンに流れる電流による電圧ドロップが発生しても前記集積回路における推奨動作電圧の下限電圧を下回らない第１電圧に設定され、
   前記集積回路が活性化していない場合の前記出力電圧は、前記第１電圧よりも低く前記下限電圧よりも高い第２電圧に設定されていることを特徴とする請求項１記載の電子機器。
3. 分圧した前記出力電圧をフィードバック電圧として前記電源装置に印加する分圧回路を具備し、
   前記電圧調整部は、前記分圧回路による分圧比を変更することで前記出力電圧を調整することを特徴とする請求項１又は２記載の電子機器。
4. 前記分圧回路は、上側抵抗と下側抵抗とからなる直列回路を備えた抵抗分圧回路であり、
   前記電圧調整部は、前記下側抵抗と並列に接続された、調整用抵抗と前記状態信号によってオンオフ制御されるスイッチ素子とからなる直列回路を具備することを特徴とする請求項３記載の電子機器。
5. 前記電圧調整部は、前記フィードバック電圧の時間変化を調整するコンデンサーを具備することを特徴とする請求項４記載の電子機器。
6. 前記集積回路は、前記状態信号によって活性化の程度を通知し、
   前記電圧調整部は、前記状態信号に基づいて、前記集積回路の活性化の程度に応じて前記出力電圧を調整することを特徴とする請求項１乃至５のいずれかに記載の電子機器。

Images