JP2021051399A - 記憶システムおよび保護方法 - Google Patents

Abstract

【課題】ＰＬＰ（Ｐｏｗｅｒ Ｌｏｓｓ Ｐｒｏｔｅｃｔｉｏｎ）用コンデンサがショートモードの故障に至り半導体記憶素子のＰＬＰ機能が動作しなくなる不具合を回避する。【解決手段】記憶システム（ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）モジュール２）は、電源回路２１、バックアップ回路（ＰＬＰ回路２４）、保護回路を備える。電源回路は、半導体記憶素子（ＮＡＮＤメモリ２０）に対して電力を供給する。バックアップ回路は、電源回路からの電力を用いて充電可能なコンデンサ４１を有し、電源回路の電圧が予め設定された閾値以下に低下した場合、コンデンサに充電された電力を半導体記憶素子へ供給する。保護回路は、コンデンサのリーク電流の値を監視し、予め設定された劣化条件を満たした場合、コンデンサの劣化に関する動作を行う。【選択図】図１

Description

本発明の実施形態は、ＳＳＤ（Solid State Drive）、ｅＭＭＣ（embedded Multi Media Card）、ＵＦＳ（Universal Flash Storage）などの半導体記憶素子を備える記憶システムおよび保護方法に関する。

従来、例えば記憶システムでは、電源瞬断対策のため、メモリに電力を供給する電源回路に複数のＰＬＰ（Power Loss Protection）用のコンデンサが並列に接続されている。すなわち、記憶システムは、電源瞬断時に複数のコンデンサに蓄電した電力をメモリへ供給可能な構成を採用している。これにより、予期しない電源断が発生したときでも、記憶システムは、メモリに保存されているデータを保護する。また記憶システムは、受け取ったライトコマンドに対してライトを完了したと応答したデータを、可能な限りメモリに対し正常にプログラムする。

特開２００７‐１９８２３４号公報 特開２０１０‐１２２８５７号公報 米国特許出願公開第２０１８／００５９７６１号明細書

このような記憶システムでは、複数のＰＬＰ用コンデンサが並列に接続されている。そのため、複数のコンデンサのうち１つでもショートモードで故障した場合、ＰＬＰ機能が動作しない可能性がある。

本発明が解決しようとする課題は、ＰＬＰ用コンデンサがショートモードの故障に至った場合でも、半導体記憶素子を保護するＰＬＰ機能が動作しなくなる可能性を低減できる記憶システムおよび保護方法を提供することにある。

実施形態の記憶システムは、電源回路、バックアップ回路、保護回路を備える。電源回路は半導体記憶素子に対して電力を供給する。バックアップ回路は、電源回路からの電力を用いて充電可能なコンデンサを有し、電源回路の電圧が予め設定された閾値以下に低下した場合、コンデンサに充電された電力を半導体記憶素子へ供給する。保護回路は、コンデンサのリーク電流の値を監視し、リーク電流の値が予め設定された劣化条件を満たした場合、コンデンサの劣化に関する動作を行う。

実施形態に係る記憶システムの構成を示すブロック図である。 実施形態に係る記憶システムのコンデンサ回路２７の構成を示す回路図である。 実施形態に係る記憶システムがバックアップ動作したときのスイッチの状態を示すブロック図である。 実施形態に係る記憶システムのバックアップ制御回路２５の動作例を示すフローチャートである。 実施形態に係る記憶システムのスイッチ制御回路５３の動作例を示すフローチャートである。

以下、図面を参照して、実施形態を詳細に説明する。
図１は本発明の実施形態に係る記憶システムの一例であるＳＳＤモジュールの構成を示すブロック図である。図１において、制御信号の流れを示す線（制御線）を破線、電源を送る線（電源線）を実線とする。

図１に示す一つの実施形態に係るＳＳＤモジュール２は、図示しないバッファメモリのデータをＮＡＮＤフラッシュメモリ２０（以下「ＮＡＮＤメモリ２０」と称す）に記憶し、また、ＮＡＮＤメモリ２０に記憶したデータをバッファメモリに読み出す。

ＳＳＤモジュール２は、半導体記憶素子としてのＮＡＮＤメモリ２０、電源回路２１、バックアップ回路としてのＰＬＰ回路２４、ＣＰＵ５０などを備える。

ＮＡＮＤメモリ２０は、アドレス毎に分化されたメモリブロックを有している。ＣＰＵ５０は、ＮＡＮＤメモリ２０にデータを書き込む際（データライト時）、アドレスを用いてデータを記憶するメモリブロックを指定することができる。またＣＰＵ５０は、ＮＡＮＤメモリ２０からデータを読み出す際（データリード時）、アドレスを用いてデータを読み出すメモリブロックを指定することができる。

電源回路２１は、ＳＳＤモジュール２の外部から電力の供給を受け、制御信号に応じてＮＡＮＤメモリ２０やＣＰＵ５０、図示しないバッファメモリへ電力を供給する。

ＰＬＰ回路２４は、ＮＡＮＤメモリ２０、ＣＰＵ５０、図示しないバッファメモリなどへの電力供給が停止しないよう（瞬断も含む）、電源回路２１を一定程度補助する回路である。ＰＬＰ回路２４は、コンデンサ（キャパシタ）を備えており、バッファメモリなどに保存されたデータをＮＡＮＤメモリ２０に転送中に電源遮断が起こった場合、コンデンサに充電しておいた電力をＮＡＮＤメモリ２０、ＣＰＵ５０、図示しないバッファメモリなどへ供給する。これにより、ＰＬＰ回路２４は、ＮＡＮＤメモリ２０、ＣＰＵ５０、図示しないバッファメモリなどにデータ転送を継続させる。

ＣＰＵ５０は、ＰＬＰ回路２４のコンデンサのリーク電流の値を監視する。リーク電流が予め記憶された劣化条件を満たした場合（リーク電流の上限値を超えた場合）、ＣＰＵ５０は、コンデンサの劣化に関する動作（回路の切り離しやアラーム信号の出力動作）を行う。

続いて、電源回路２１の構成を詳細に説明する。電源回路２１は、スイッチ２２と、ＤＣ／ＤＣコンバータ２３と、これらの間を接続する回路配線を有する。スイッチ２２は、ＳＳＤモジュール２に入力される＋５Ｖおよび＋１２Ｖなどの電力を内部の回路に供給するかまたは遮断するかを切り替える。ＤＣ／ＤＣコンバータ２３は、+５Ｖおよび+１２Ｖなどの電力の電圧を既定の電圧（３．３Ｖ、２．５Ｖ、１．８Ｖ、０．９Ｖ、１．３５Ｖなど）に変換して、ＮＡＮＤメモリ２０、ＣＰＵ５０、図示しないバッファメモリなどに供給する。

続いて、ＰＬＰ回路２４の構成を詳細に説明する。ＰＬＰ回路２４は、バックアップ制御回路２５、ブーストコンバータ２６、コンデンサ４１を有するコンデンサ回路２７、ステップダウン（Step-down）コンバータ２８、切替回路としてのスイッチ２９、３０などを有する。

バックアップ制御回路２５は、電源回路２１に入力される電源電圧（規定値は+５Ｖ、+１２Ｖなど）を検出する。予め設定された閾値電圧（+３．５Ｖ、+１０Ｖなど）を下回る電圧の低下をバックアップ制御回路２５が検出した場合、バックアップ制御回路２５は、スイッチ２９、３０を制御して、コンデンサ回路２７のコンデンサ４１に充電された電力をＮＡＮＤメモリ２０、ＣＰＵ５０、図示しないバッファメモリなどへ供給する。

ブーストコンバータ２６は、電源回路２１からスイッチ２９を通じて供給される電力の電圧（+１２Ｖなど）を、コンデンサ回路２７のコンデンサ４１の充電が可能な電圧（例えば２５Ｖ〜３０Ｖ程度）へ昇圧する装置である。

コンデンサ回路２７は、コンデンサ４１に電力を蓄える。そして、バックアップ制御回路２５からの制御信号に応じて、コンデンサ回路２７は、ＮＡＮＤメモリ２０やＣＰＵ５０、図示しないバッファメモリなどへコンデンサ４１に蓄えた電力を供給する。

ステップダウンコンバータ２８は、コンデンサ４１に蓄えられた電力の電圧（例えば２５Ｖ〜３０Ｖ程度）を、ＤＣ／ＤＣコンバータ２３へ電力を供給するための電圧（+５Ｖ、+１２Ｖなど）に降圧する装置である。

スイッチ２９は、電源回路２１から供給される電力をコンデンサ回路２７のコンデンサ４１に充電する回路を切り替える。スイッチ３０は、コンデンサ４１に充電された電力をＮＡＮＤメモリ２０、ＣＰＵ５０、図示しないバッファメモリなどへ供給する回路を切り替える。スイッチ２９、３０は、バックアップ制御回路２５からの制御信号（図１の破線）により制御される。

続いて、図１および図３を参照して、バックアップ制御回路２５の動作を説明する。バックアップ制御回路２５は、電源回路２１から供給される電力をコンデンサ４１に充電する場合、図１に示されるようにスイッチ２２およびスイッチ２９を閉じるとともにスイッチ３０を開く。この場合、電源回路２１からＰＬＰ回路２４へ電力を供給する回路が接続される。一方、ＰＬＰ回路２４から電源回路２１のＤＣ／ＤＣコンバータ２３へ電力を供給する回路が切断される。バックアップ制御回路２５は、コンデンサ４１に充電された電力をＮＡＮＤメモリ２０、ＣＰＵ５０、図示しないバッファメモリなどへ供給する場合、図３に示されるようにスイッチ２２およびスイッチ２９を開くとともにスイッチ３０を閉じる。この場合、電源回路２１からＰＬＰ回路２４へ電力を供給する回路が切断される。一方、ＰＬＰ回路２４のコンデンサ４１からＤＣ／ＤＣコンバータ２３を介してＮＡＮＤメモリ２０などへ電力を供給する回路が接続される。

ここで、図２を参照してコンデンサ回路２７の構成を詳細に説明する。図２は本発明の実施形態に係る記憶システムのコンデンサ回路２７の構成を示す回路図である。コンデンサ回路２７は、充放電素子としての複数のコンデンサ４１、複数の電流検知器４２、スイッチとしての複数のＭＯＳ ＦＥＴ４３を有する。コンデンサ４１、電流検知器４２およびＭＯＳ ＦＥＴ４３は、一つずつ直列に接続されている。複数のコンデンサ４１は並列に接続されている。

コンデンサ４１は、図１において、電源回路２１から供給される電力により充電される。コンデンサ４１は、図３において、コンデンサ４１に充電された電力をＮＡＮＤメモリ２０、ＣＰＵ５０、図示しないバッファメモリなどへ供給することができる。

電流検知器４２は、コンデンサ４１の陰極とＭＯＳ ＦＥＴ４３のドレインＤとの間に設けられている。電流検知器４２は、コンデンサ４１の陰極およびＭＯＳ ＦＥＴ４３のドレインＤの間を流れる電流を検知する。電流検知器４２は、例えば一例として、コンデンサ４１の陰極とＭＯＳ ＦＥＴ４３のドレインＤとの間に直列に接続された抵抗を有する。コンデンサ４１を流れる電流は、当該抵抗の端子間電圧を測定する等の方法により検知することができる。電流検知器４２からは信号線４５が引き出されている。信号線４５はＣＰＵ５０に接続されている。

ＭＯＳ ＦＥＴ４３は、ドレインＤ、ソースＳ、ゲートＧの各端子を有する。ドレインＤは、電流検知器４２を介してコンデンサ４１の陰極側に接続されている。ソースＳは、グランド電位ＧＮＤに接続されている。ゲートＧは、ＣＰＵ５０と接続された制御線４４に接続されている。複数のＭＯＳ ＦＥＴ４３のそれぞれのゲートＧは、互いに独立した制御線４４が接続される。

ＭＯＳ ＦＥＴ４３は、ＣＰＵ５０から制御線４４を通じてゲートＧに入力されるゲート制御信号によって、ドレインＤおよびソースＳ間の導通状態を切り替える。複数のＭＯＳ ＦＥＴ４３は、ＣＰＵ５０からのゲート制御信号を互いに独立した制御線４４を通じてそれぞれ入力されることで、それぞれのドレインＤおよびソースＳ間の導通状態を個別に切り替えることができる。すなわち、複数のＭＯＳ ＦＥＴ４３は、ＣＰＵ５０により制御されることで、コンデンサ４１の陰極とＰＬＰ回路２４のグランドＧＮＤとの間の接続を独立して開閉する。

続いて、図１を参照してＣＰＵ５０の構成を詳細に説明する。ＣＰＵ５０は、監視回路としての電流モニタ５１、記憶部５２、スイッチ制御回路５３などを有する。

電流モニタ５１は、コンデンサ回路２７の電流検知器４２から信号線４５を通じて得られる出力信号を監視し、コンデンサ４１のリーク電流の値を検出する。

記憶部５２には、コンデンサ４１の劣化を示すリーク電流の閾値を含む劣化条件が記憶されている。閾値には、コンデンサ４１の劣化の度合いが軽度であるリーク電流の第１の閾値（例えば数ｍＡ）とコンデンサ４１の劣化の度合いが重度であるリーク電流の第２の閾値（例えば数百ｍＡ）が含まれる。

スイッチ制御回路５３は、例えば、コンデンサ４１のリーク電流の値が第１の閾値に達した場合、アラーム信号を外部に出力する。スイッチ制御回路５３は、リーク電流が第２の閾値に達した場合、コンデンサ４１をＰＬＰ回路２４のグランド電位ＧＮＤから切り離す制御信号を、制御線４４を通じてコンデンサ回路２７のＭＯＳ ＦＥＴ４３に送出する。ＭＯＦ ＦＥＴ４３は、スイッチ制御回路５３から送られる制御信号に基づいて、ドレインＤおよびソースＳ間の導通状態を切り替える。コンデンサ４１は、制御信号により導通状態が制御されたＭＯＳ ＦＥＴ４３により、コンデンサ回路２７から切り離される。

コンデンサ４１のリーク電流の値が閾値（許容値）以下の場合、ＣＰＵ５０は、ＭＯＳ ＦＥＴ４３のドレインＤおよびソースＳ間を導通状態に制御し、コンデンサ４１の陰極とＰＬＰ回路２４のグランド電位ＧＮＤとが接続された状態とする。コンデンサ４１のリーク電流の値が閾値（許容値）を超えるまで増加した場合、ＣＰＵ５０は、ＭＯＳ ＦＥＴ４３のドレインＤおよびソースＳ間の接続を開き、コンデンサ４１の陰極とＰＬＰ回路２４のグランド電位ＧＮＤとが切り離された状態とする。また、ＣＰＵ５０は、アラーム信号を出力する。

なお、一つの劣化条件を満たした場合に、つまりリーク電流が閾値に達した場合に、アラーム信号を出力してもよく、コンデンサ４１をＰＬＰ回路２４のグランド電位ＧＮＤから切り離してもよく、これらの動作を同時に行ってもよい。

以下、図１乃至図５を参照して本発明の実施形態に係るＳＳＤモジュール２の動作を説明する。

まず、ＳＳＤモジュール２のバックアップ制御回路２５の動作例を説明する。図４は、実施形態に係る記憶システムのバックアップ制御回路２５の動作例を示すフローチャートである。

バックアップ制御回路２５は、電源回路２１に供給される電力の電圧を監視している。バックアップ制御回路２５は、電源回路２１に供給される電力の電圧を検出すると、検出した電圧の値が所定の閾値を超えているか否か判断する（Ｓ１１０）。

検出した電圧の値が所定の閾値を超えている場合（Ｓ１１０ Ｙｅｓ）、バックアップ制御回路２５は、図１に示すように、スイッチ２２を閉じ、スイッチ２９を閉じ、スイッチ３０を開く（Ｓ１２０）。そして、バックアップ制御回路２５は、バックアップ動作を終了する（ＥＮＤ）。図１においては、電源回路２１からの電力によりコンデンサ回路２７の複数のコンデンサ４１が充電される。以降、図１のように複数のコンデンサ４１が充電される状態の回路を、第１回路と呼ぶ。

検出した電圧の値が所定の閾値以下の場合（Ｓ１１０ Ｎｏ）、バックアップ制御回路２５は、図３に示すように、スイッチ２２を開き、スイッチ２９を開き、スイッチ３０を閉じる（Ｓ１３０）。そして、バックアップ制御回路２５は、バックアップ動作を終了する（ＥＮＤ）。図３においては、コンデンサ回路２７のコンデンサ４１に充電された電力がＮＡＮＤメモリ２０、ＣＰＵ５０、図示しないバッファメモリなどへ供給される。以降、図３のような回路を、第２回路と呼ぶ。Ｓ１３０の動作により、データのリードライト動作時にＮＡＮＤメモリ２０、ＣＰＵ５０、図示しないバッファメモリなどへの電力供給が停止してしまうことを抑制し、データのリードライト動作を可能なかぎり継続させることができる。

続いて、ＳＳＤモジュール２のスイッチ制御回路５３の動作の一例を説明する。図５は、実施形態に係る記憶システムのスイッチ制御回路５３の動作例を示すフローチャートである。

実施形態に係るＳＳＤモジュール２では、ＣＰＵ５０の電流モニタ５１が、コンデンサ回路２７の複数のコンデンサ４１それぞれを流れるリーク電流の値を検出する。電流モニタ５１は、検出したリーク電流の値をスイッチ制御回路５３に通知する。すなわち、スイッチ制御回路５３は、電流モニタ５１を介してコンデンサ４１のリーク電流を監視している。

スイッチ制御回路５３は、コンデンサ４１のリーク電流の値が、予め記憶部５２に記憶された劣化条件を満たしたか否か判断する（Ｓ２１０）。監視中、あるコンデンサ４１のリーク電流の値が、予め記憶部５２に記憶された劣化条件を満たした場合、スイッチ制御回路５３は、そのコンデンサ４１の劣化に関する動作（回路の切り離しやアラーム信号の出力動作）を行う。例えば、記憶部５２は、コンデンサ４１の劣化条件として、コンデンサ４１の劣化の度合いが軽度である第１の閾値（数ｍＡ）と、コンデンサ４１の劣化の度合いが重度である第２の閾値（数百ｍＡ）の２つの閾値を予め記憶しうる。

コンデンサ４１のリーク電流が第１の閾値未満の場合（Ｓ２１０ 第１の閾値未満）、スイッチ制御回路５３は処理を終了する（ＥＮＤ）。

コンデンサ４１のリーク電流が第１の閾値以上第２の閾値未満の場合、すなわち、コンデンサ４１が軽度の劣化状態に至ったことを示す許容値を超えた場合（Ｓ２１０ 第１の閾値以上第２の閾値未満）、スイッチ制御回路５３は、アラーム信号を出力する（Ｓ２２０）。そして、スイッチ制御回路５３は処理を終了する（ＥＮＤ）。

コンデンサ４１のリーク電流が第２の閾値（数百ｍＡ）に達した場合、すなわち、コンデンサ４１が重度の劣化状態に至ったことを示す許容値を超えた場合（Ｓ２１０ 第２の閾値以上）、スイッチ制御回路５３は、コンデンサ回路２７においてリーク電流が第２の閾値を超えたコンデンサ４１に接続されるＭＯＳ ＦＥＴ４３へ制御線４４を通じてゲート制御信号を出力する。その結果、当該ＭＯＳ ＦＥＴ４３は、ドレインＤおよびソースＳ間を非導通とされ、コンデンサ４１がＰＬＰ回路２４のグランドＧＮＤから切り離される（Ｓ２３０）。そして、スイッチ制御回路５３は処理を終了する（ＥＮＤ）。

このようなステップ２１０から２３０の動作により、実施形態のＳＳＤモジュール２は、コンデンサ４１のリーク電流が増加傾向になった場合、複数のコンデンサ４１がショートモードの故障に至る前に、リーク電流が増加傾向になったコンデンサ４１を切り離すことができる。実施形態のＳＳＤモジュール２によれば、ＰＬＰ用コンデンサ４１がショートモードの故障に至りＮＡＮＤメモリ２０に対するＰＬＰ機能が動作しなくなる不具合を回避することができる。

なお、上記実施形態では、コンデンサ４１の陰極側にＭＯＳ ＦＥＴ４３を接続しているが、これは、ゲート制御信号（ゲート電圧）が低く済むためである。ＭＯＳ ＦＥＴ４３はコンデンサ４１の陽極側に接続してもよい。またリーク電流監視の位置についても他の箇所であってもよい。

また、上記実施形態では、複数のコンデンサ４１がショートモードの故障に至る前に、ＣＰＵ５０は、リーク電流が増加傾向になったコンデンサ４１をＰＬＰ回路２４のグランド電位ＧＮＤから切り離している。コンデンサ４１を切り離した状態で、コンデンサ４１の特性（たとえば静電容量やリーク電流値）が回復した場合、ＣＰＵ５０がＭＯＳ ＦＥＴ４３のドレインＤおよびソースＳ間を導通状態としてＰＬＰ回路２４のグランド電位ＧＮＤにコンデンサ４１を接続してもよい。

複数のコンデンサ４１がショートモードの故障に至る前に、リーク電流が増加傾向になったコンデンサ４１を切り離すことで、残りのコンデンサ４１でＰＬＰ回路２４全体の延命を図ることができる。

コンデンサ４１の故障モード（劣化の度合いや劣化状態）は、ショートモード以外に例えば電解液の蒸発など、さまざまある。このため、異なる故障モードの劣化条件（リーク電流の閾値の他に使用時間や温度などの閾値や許容値）を設定しておき、その劣化条件を満たしたときに、アラームを出したり、劣化条件を満たしたコンデンサ４１を切り離したりしてもよい。時間的に余裕があるケースや緊急を要するケースがあるため、コンデンサ４１の劣化状況に応じて、異なるアラームを段階的に出力してもよい。

本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２…ＳＳＤモジュール
２０…ＮＡＮＤフラッシュメモリ（ＮＡＮＤメモリ）
２１…電源回路
２２，２９，３０…スイッチ
２３…ＤＣ／ＤＣコンバータ
２４…ＰＬＰ回路
２５…バックアップ制御回路
２６…ブーストコンバータ
２７…コンデンサ回路
２８…ステップダウンコンバータ
４１…コンデンサ
４２…電流検知器
４３…ＭＯＳ ＦＥＴ
４４…制御線
４５…信号線
５０…ＣＰＵ
５１…電流モニタ
５２…記憶部
５３…スイッチ制御回路

Claims (8)

1. 半導体記憶素子に対して電力を供給する電源回路と、
   前記電源回路からの電力を用いて充電可能なコンデンサを有し、前記電源回路の電圧が予め設定された閾値以下に低下した場合、前記コンデンサに充電された電力を前記半導体記憶素子へ供給するバックアップ回路と、
   前記コンデンサのリーク電流の値を監視し、前記リーク電流の値が予め設定された劣化条件を満たした場合、前記コンデンサの劣化に関する動作を行う保護回路と
   を具備する記憶システム。
2. 前記バックアップ回路は、制御信号により前記コンデンサを前記バックアップ回路から切り離し可能なスイッチをさらに備え、
   前記保護回路は、前記リーク電流の値が予め設定された劣化条件を満たした場合、前記制御信号を前記スイッチに送ること
   を特徴とする請求項１記載の記憶システム。
3. 前記保護回路は、
   前記リーク電流の値が予め設定された劣化条件を満たした場合、アラーム信号を出力する請求項１に記載の記憶装置。
4. 前記バックアップ回路は、制御信号により前記コンデンサを前記バックアップ回路から切り離し可能なスイッチをさらに備え、
   前記劣化条件が、前記コンデンサの劣化の度合いが軽度であるリーク電流の第１の閾値と前記コンデンサの劣化の度合いが重度であるリーク電流の第２の閾値とを含み、
   前記保護回路は、
   前記コンデンサのリーク電流が、前記第１の閾値に達した場合、アラーム信号を出力し、前記第２の閾値に達した場合、前記制御信号を前記スイッチに送る請求項１記載の記憶装置。
5. 前記保護回路は、
   前記コンデンサのリーク電流の値を検出する監視回路と、
   前記コンデンサの劣化を示すリーク電流の閾値を含む前記劣化条件が記憶された記憶部と、
   前記監視回路により検出されるリーク電流の値が前記閾値を超えた場合、アラーム信号を出力するとともに前記制御信号を前記スイッチに送出し、または、アラーム信号の出力または前記制御信号の前記スイッチへの送出を行うスイッチ制御回路と
   を具備する請求項２記載の記憶装置。
6. 前記スイッチ制御回路は、
   切り離した前記コンデンサの静電容量およびリーク電流のいずれか１以上を含むコンデンサ特性が回復した場合、前記制御信号の前記スイッチへの送出を停止して前記コンデンサを前記バックアップ回路に接続する請求項５記載の記憶装置。
7. 前記バックアップ回路は、
   前記電源回路の電力を利用して前記コンデンサの充放電を行うための切替回路と、
   前記電源回路に入力される電圧を検出し、予め設定された閾値以下の電圧が検出された場合、前記切替回路を制御して前記コンデンサに充電された電力を前記半導体記憶素子へ供給するバックアップ制御回路と
   を具備する請求項１記載の記憶装置。
8. 半導体記憶素子に対して電源回路から電力を供給し、
   前記電源回路からの電力を用いてコンデンサに充電し、
   前記電源回路の電圧を監視し、予め設定された閾値以下の電圧が検出された場合、前記コンデンサに充電された電力を前記半導体記憶素子へ供給し、
   前記コンデンサのリーク電流の値を監視し、監視した前記コンデンサのリーク電流の値が予め設定された劣化条件を満たした場合、前記コンデンサの劣化に関する動作を行う保護方法。

Images