JP2021050617A

JP2021050617A - 真空ポンプおよび制御装置

Info

Publication number: JP2021050617A
Application number: JP2019172052A
Authority: JP
Inventors: 健太郎田中; Kentaro Tanaka
Original assignee: Shimadzu Corp
Current assignee: Shimadzu Corp
Priority date: 2019-09-20
Filing date: 2019-09-20
Publication date: 2021-04-01
Anticipated expiration: 2039-09-20
Also published as: JP7259675B2

Abstract

【課題】軸受制御性の低下を抑えつつコスト低減を図ることができる磁気浮上式真空ポンプの提供。【解決手段】軸受制御部３１は複数のＣＰＵコア（ＣＰＵ１、ＣＰＵ２）を備え、目標浮上位置信号Ｘ1sと変位センサ５x1およびセンサ回路２６で検出された浮上位置とに基づいて、励磁電流の目標電流値Ｉsx1を算出する第１演算処理、および、算出された目標電流値Ｉsx1と電流検出部２５ａで検出された電流値とに基づいて、励磁電流制御信号を算出する第２演算処理を、ＣＰＵ１、ＣＰＵ２で分担処理する。【選択図】図２

Description

本発明は、真空ポンプおよび制御装置に関する。

磁気浮上式の真空ポンプでは、ポンプロータは磁気軸受により磁気浮上支持される（例えば、特許文献１参照）。真空ポンプにおける磁気軸受では、ポンプロータを４軸のラジアル磁気軸受と１軸のアキシャル磁気軸受で支持する５軸制御が一般的に採用される。磁気軸受制御においては、位置センサで検出したポンプロータの位置情報に基づく磁気軸受の目標電流値演算と、実際の軸受電流値と演算された目標電流値とに基づく制御量演算とが各軸毎に行われる。

軸受制御の制御性を十分確保するためには、各軸の位置情報を同時に取得し、それを素早く磁気軸受電流へ反映させる必要がある。そのため、特許文献１では、デジタル演算器に、製造後に設計者が構成を設定することができるＦＰＧＡ（Field Programmable Gate Array）を採用している。ＦＰＧＡを用いると、５軸の制御を並列処理することが可能である。

特開２０１９−６０２７４号公報

しかしながら、ＦＰＧＡを用いる場合、ＦＰＧＡは高価であり、プログラムの変更が面倒であるという欠点を有している。そのため、ＦＰＧＡに代わる安価なデジタル演算器の採用が望まれている。その場合、単に安価なだけではなく、ＦＰＧＡと同様の制御性が要求される。

本発明の第１の態様による真空ポンプは、複数の制御軸に対応した複数の磁気軸受を有し、回転駆動されるポンプロータを磁気浮上支持する磁気軸受装置と、前記複数の磁気軸受へ励磁電流を供給する軸受駆動部と、前記励磁電流の電流値を検出する電流値検出部と、前記ポンプロータの浮上位置を検出する位置検出部と、を備え、前記軸受制御部はマルチコアプロセッサであり、目標浮上位置と前記位置検出部で検出された浮上位置とに基づいて、前記励磁電流の目標電流値を前記複数の制御軸毎に算出する複数の第１演算処理、および、算出された前記目標電流値と前記電流値検出部で検出された電流値とに基づいて、励磁電流制御信号を前記複数の制御軸毎に算出する複数の第２演算処理を分担処理する複数のＣＰＵコアと、を備える。
本発明の第２の態様による制御装置は、回転駆動されるポンプロータを複数の制御軸に対応した複数の磁気軸受で磁気浮上支持する真空ポンプの、制御装置であって、前記磁気軸受の励磁電流を制御する軸受制御部と、前記励磁電流の電流値を検出する電流値検出部と、前記ポンプロータの浮上位置を検出する位置検出部と、を備え、前記軸受制御部はマルチコアプロセッサであり、目標浮上位置と前記位置検出部で検出された浮上位置とに基づいて、前記励磁電流の目標電流値を前記複数の制御軸毎に算出する複数の第１演算処理、および、算出された前記目標電流値と前記電流値検出部で検出された電流値とに基づいて、励磁電流制御信号を前記複数の制御軸毎に算出する複数の第２演算処理を分担処理する複数のＣＰＵコアを備える。

本発明によれば、軸受制御性の低下を抑えつつコスト低減を図ることができる。

図１は、磁気軸受装置を備えた真空ポンプの一例を示す図である。図２は、モータ制御系および磁気軸受制御系の概略構成を示すブロック図である。図３は、Ｘ１軸の制御ブロックを示す図である。図４は、実施の形態におけるタイミングチャートの一例を示す図である。図５は、比較例のタイミングチャートを示す図である。図６は、第１の変形例を説明するためのタイミングチャートである。図７は、第２の変形例を説明するためのタイミングチャートである。図８は、第３の変形例を説明するためのタイミングチャートである。図９は、実施の形態のマルチコアプロセッサを説明する図である。図１０は、実施の形態のマルチコアプロセッサの変形例を説明する図である。図１１は、第１の変形例のマルチコアプロセッサを説明する図である。図１２は、第２の変形例のマルチコアプロセッサを説明する図である。図１３は、第３の変形例のマルチコアプロセッサを説明する図である。図１４は、比較例のシングルコアプロセッサを説明する図である。図１５は、５軸制御型磁気軸受の電磁石の配置を示す模式図である。

以下、図を参照して本発明を実施するための形態について説明する。図１は、磁気軸受装置を備えた真空ポンプの一例を示す図であり、磁気浮上式ターボ分子ポンプのポンプ本体１Ａの概略構成を示す断面図である。図１では図示を省略したが、ターボ分子ポンプ１はポンプ本体１Ａを駆動制御するコントローラ１Ｂ（図２参照）を備えている。

ポンプ本体１Ａに採用されている磁気軸受は５軸制御型磁気軸受であって、互いに直交するＸ１軸，Ｙ１軸に関するラジアル磁気軸受４x1，４y1と、互いに直交するＸ２軸，Ｙ２軸に関するラジアル磁気軸受４x2，４y2と、Ｚ軸に関するアキシャル磁気軸受４ｚとを備えている。

図１５は、磁気軸受４x1，４y1，４x2，４y2，４ｚの電磁石の配置を模式的に示した図である。Ｘ１軸の磁気軸受４x1は、ロータ軸３を挟んで対向配置された一対の電磁石４１ｐ，４１ｍを備えている。Ｙ１軸の磁気軸受４y1は、ロータ軸３を挟んで対向配置された一対の電磁石４２ｐ，４２ｍを備えている。磁気軸受４x2，４y2のＸ２，Ｙ２軸は、ロータ軸３に対する軸方向支持位置がＸ１，Ｙ１軸とは異なる。Ｘ２軸の磁気軸受４x2は、ロータ軸３を挟んで対向配置された一対の電磁石４３ｐ，４３ｍを備えている。Ｙ２軸の磁気軸受４y2は、ロータ軸３を挟んで対向配置された一対の電磁石４４ｐ，４４ｍを備えている。Ｚ軸のアキシャル磁気軸受４ｚは、ロータ軸３に固定されたスラストディスク３００を挟んで対向配置された一対の電磁石４５ｕ、４５ｌを備えている。

ラジアル磁気軸受４x1，４y1の各軸に対応して、ラジアル変位センサ５x1，５y1がそれぞれ設けられている。同様に、ラジアル磁気軸受４x2，４y2の各軸に対応して、ラジアル変位センサ５x2，５y2がそれぞれ設けられている。また、アキシャル磁気軸受４ｚに対応してアキシャル変位センサ５ｚが設けられている。ポンプロータ２が固定されているロータ軸３は磁気軸受により磁気浮上支持され、ロータ軸３の浮上位置は、ラジアル変位センサ５x1，５y1，５x2，５y2およびアキシャル変位センサ５ｚによって検出される。

磁気軸受４x1，４y1，４x2，４y2，４ｚによって回転自在に磁気浮上されたロータ軸３はモータ６により回転駆動される。モータ６には、例えば、ブラシレスＤＣモータ等が用いられる。磁気軸受４x1，４y1，４x2，４y2，４ｚが動作していないときには、ロータ軸３は非常用のメカニカルベアリング７ａ，７ｂによって支持される。磁気軸受４x1，４y1，４x2，４y2，４ｚ、変位センサ５x1，５y1，５x2，５y2，５ｚ、モータ６およびメカニカルベアリング７ａ，７ｂは、ベース８に配置されている。

ポンプロータ２には、回転側排気機能部を構成する複数段の回転翼２ａと円筒部２ｂとが形成されている。一方、固定側には、固定側排気機能部である固定翼８ａとネジステータ８ｂとが設けられている。複数段の固定翼８ａはスペーサ９を介して積層され、軸方向に対して回転翼２ａと交互に配置される。ネジステータ８ｂは、円筒部２ｂの外周側に所定のギャップを隔てて設けられている。

図２は、ターボ分子ポンプ１のモータ制御系および磁気軸受制御系の概略構成を示すブロック図である。コントローラ１Ｂは、ＡＣ／ＤＣコンバータ２０、ＤＣ／ＤＣコンバータ２１、ＤＣ電源２３、インバータ２４、励磁アンプ２５、センサ回路２６、モータ制御部３０および軸受制御部３１を備えている。外部からのＡＣ入力は、ＡＣ／ＤＣコンバータ２０によってＤＣ出力（ＤＣ電圧）に変換される。ＡＣ／ＤＣコンバータ２０から出力されたＤＣ電圧はＤＣ／ＤＣコンバータ２１に入力され、ＤＣ／ＤＣコンバータ２１によって、モータ駆動用のＤＣ電圧と磁気軸受駆動用のＤＣ電圧とが生成される。

モータ駆動用のＤＣ電圧はインバータ２４に入力される。軸受駆動用のＤＣ電圧はＤＣ電源２３に入力される。上述したように磁気軸受４x1，４y1，４x2，４y2，４ｚは５軸制御型磁気軸受であって、各軸には一対の電磁石がそれぞれ設けられている。各電磁石には、励磁電流を供給する励磁アンプ２５がそれぞれ設けられている。すなわち、１０個の励磁アンプ２５が設けられている。また、５軸の各軸に対応して設けられた５組の変位センサ５x1，５y1，５x2，５y2，５ｚに対して、センサ回路２６がそれぞれ設けられている。

モータ制御部３０は、モータ６を駆動制御する。軸受制御部３１は、磁気軸受４x1，４y1，４x2，４y2，４ｚを駆動制御する。モータ制御部３０および軸受制御部３１には、ＣＰＵ、メモリ（ＲＡＭおよびＲＯＭ）および周辺回路を備えるプロセッサがそれぞれ用いられる。後述するように、少なくとも軸受制御部３１は、いわゆるマルチコアプロセッサである。モータ制御部３０は、シングルコアプロセッサ、またはマルチコアプロセッサである。

インバータ２４からモータ制御部３０へは、モータ６の相電圧および相電流に関する信号３０２が入力される。モータ制御部３０からインバータ２４へは、インバータ２４に設けられたスイッチング素子をオンオフ制御するためのＰＷＭ制御信号３０１が出力される。軸受制御部３１は、各センサ回路２６に対してセンサキャリア信号（搬送波信号）３０５を出力する。各センサ回路２６から軸受制御部３１へは、浮上位置変化により変調された浮上位置信号３０６が入力される。また、軸受制御部３１は、励磁アンプ２５に設けられたスイッチング素子をオンオフ制御するためのＰＷＭ制御信号３０３を各励磁アンプ２５へ出力する。各励磁アンプ２５から軸受制御部３１へは、磁気軸受の励磁電流に関する電流信号３０４が入力される。

図３は、図２の磁気軸受４x1に関するＸ１軸の制御ブロックを示したものである。図１５に示したように、磁気軸受４x1の電磁石４１ｍ，４１ｐはロータ軸３を挟むようにＸ１軸上に配置されている。磁気軸受４x1の近傍に配置された変位センサ５x1も、ロータ軸３を挟むようにＸ１軸方向に配置されている。変位センサ５x1はロータ軸３のＸ１軸方向の変位を検出し、センサ回路２６からはその変位信号に基づく浮上位置信号３０６が出力される。

軸受制御部３１の目標電流値演算部３１１には、目標浮上位置信号Ｘ1sとセンサ回路からの浮上位置信号３０６との差分値ε１（すなわち、浮上位置偏差）が入力される。目標電流値演算部３１１は、差分値ε１に基づいて磁気軸受４x1に供給する励磁電流の目標電流値Ｉsx1を算出する。制御量演算部３１２には、目標電流値Ｉsx1と励磁アンプ２５の電流検出部２５ａで検出された電流信号３０４との差分値ε２が入力される。電流検出部２５ａは、例えば、励磁アンプ２５に設けられたシャント抵抗等である。制御量演算部３１２は、差分値ε２に基づいて励磁アンプ２５への制御信号を生成する。励磁アンプ２５はその制御信号により駆動され、励磁アンプ２５から磁気軸受４x1へ励磁電流が供給される。

このように、軸受制御部３１では、各軸制御における目標電流値演算と制御量演算とがそれぞれ実行される。５軸制御型磁気軸受の場合には、５個の目標電流値演算と５個の制御量演算とを合わせた１０個の演算処理が行われる。本実施の形態では、軸受制御部３１として、複数のＣＰＵコアを有するマルチコアプロセッサを使用し、１０個の演算処理を複数のＣＰＵコアで分担処理するようにした。

以下の説明において、Ｘ１軸の目標電流値演算処理をＸ1A、Ｙ１軸の目標電流値演算処理をＹ1A、Ｘ１軸の制御量演算処理をＸ1B、Ｙ１軸の制御量演算処理をＹ1B、Ｚ軸の目標電流値演算処理をＺA、Ｚ軸の制御量演算処理をＺBとする。

図９は、実施形態のマルチコアプロセッサＭＰの構成を示す図である。マルチコアプロセッサＭＰは、１０個のＣＰＵコア１〜１０を実装している。磁気軸受４x1，４y1の２軸分（Ｘ１軸およびＹ１軸）の目標電流値演算および制御量演算、すなわち４個の演算処理Ｘ1A、Ｙ1A、Ｘ1B、Ｙ1Bを４つのＣＰＵコア１〜ＣＰＵコア４で分担して処理し、磁気軸受４x2，４y2の２軸分（Ｘ１軸およびＹ１軸）の目標電流値演算処理Ｘ2A、Ｙ2Aおよび制御量演算処理Ｘ2B、Ｙ2Bを４つのＣＰＵコア５〜ＣＰＵコア８で分担して処理し、Ｚ軸の目標電流値演算処理ＺAと制御量演算処理ＺBを２つのＣＰＵコア９，１０で分担して処理する。

なお、マルチコアプロセッサＭＰは、１０個のＣＰＵコア１〜１０、ＲＡＭ、ＲＯＭ、タイミングジェネレータ、周辺回路などを含んで構成され、これらバスラインで接続されている。ＣＰＵコア１〜１０はそれぞれ、算術論理演算ユニット（ALU：Arithmetic Logic Unit）、読み出した命令を一時格納する命令レジスタ、インストラクションレジスタに格納した命令を解読し、制御部に送る命令デコーダ、割り込み機能を制御する割り込み制御回路，次に実行する命令のメモリ番地を管理するプログラムカウンタ等で構成されている。

図４は、例えば、図１，２の磁気軸受４x1，４y1の２軸分（Ｘ１軸およびＹ１軸）の目標電流値演算および制御量演算、すなわち４個の演算処理を４つのＣＰＵコア１〜４で分担して処理する場合の、タイミングチャートの一例を示す図である。一方、図５は比較例を示す図であり、２軸分の４個の演算処理を１つのＣＰＵコアで処理する場合の、タイミングチャートの一例を示す図である。

まず、図１４および図５により、比較例を詳細に説明する。図１４は、比較例のシングルコアプロセッサＤＰの構成を示す図であり、一つのＣＰＵコアを備えている。ＣＰＵコアは、目標電流値演算処理Ｘ1A、Ｙ1A、Ｘ2A、Ｙ2A、ＺAと、制御量演算処理Ｘ1B、Ｙ1B、Ｘ2B、Ｙ2B、ＺBを行う。

図５は、Ｘ１軸の目標電流値演算処理Ｘ1A、Ｙ１軸の目標電流値演算処理Ｙ1A、Ｘ１軸の制御量演算処理Ｘ1BおよびＹ１軸の制御量演算処理Ｙ1Bの、各々のタイミングチャートを示したものである。ここで、目標電流値演算処理はΔｔ１＝１００μｓ程度のインターバルで行われ、制御量演算処理はそれよりも短いインターバル（例えば、Δｔ２＝１０μｓ程度）で行われる。一般に、磁気軸受制御における目標電流値演算は制御量演算よりも複雑であり、演算処理に要する時間は、制御量演算に比べて目標電流値演算の方が長い。

時刻ｔ１にＸ１軸の変位信号ΔＸ１およびＹ１軸の変位信号ΔＹ１を取得し、取得した変位信号ΔＸ１に基づいてＸ１軸の目標電流値演算処理Ｘ1Aを開始する。制御量演算処理タイミングである時刻ｔ２になったならば、時刻ｔ１に開始した目標電流値演算処理Ｘ1Aを途中で一旦中断して、Ｘ１軸の制御量演算処理Ｘ1BおよびＹ１軸の制御量演算処理Ｙ1Bを順に実行する。そして、時刻ｔ３に制御量演算処理Ｙ1Bが終了したならば、中断していた目標電流値演算処理Ｘ1Aを再開する。上述したようにΔｔ２はΔｔ１の１／１０程度であり、また、制御量演算処理は目標電流値演算処理よりも優先度が高い。そのため、目標電流値演算処理Ｘ1Aを一時的に中断して制御量演算処理Ｘ1B，Y1Bを行うようにしている。

時刻ｔ４に目標電流値演算処理Ｘ1Aが終了すると、時刻ｔ４において、制御量演算処理Ｘ1Bに使用される目標電流値は時刻ｔ４に得られた演算結果（目標電流値Ｉsx1）により更新される。時刻ｔ４に目標電流値演算処理Ｘ1Aが終了したならば、時刻ｔ１に取得した変位信号ΔＹ１に基づいてＹ１軸の目標電流値演算処理Ｙ1Aを開始する。その後、時刻ｔ２からインターバルΔｔ２が経過して時刻ｔ５となったならば、目標電流値演算処理Ｙ1Aを途中で中断して、制御量演算処理Ｘ1BおよびＹ1Bを順に実行する。制御量演算処理Ｘ1Bは時刻ｔ４に更新された目標電流値Ｉsx1に基づいて実行されるが、制御量演算処理Ｙ1Bは、時刻ｔ４よりも以前に更新された目標電流値、すなわち前回の目標電流値演算処理Ｙ1Aの演算結果に基づいて実行される。

時刻ｔ６に制御量演算処理Ｙ1Bが終了すると、中断していた目標電流値演算処理Ｙ1Aを再開する。そして、時刻ｔ５からインターバルΔｔ２が経過した時刻ｔ７において目標電流値演算処理Ｙ1Aを再度中断し、制御量演算処理Ｘ1BおよびＹ1Bを順に実行する。時刻ｔ８に制御量演算処理Ｙ1Bが終了すると、中断していた目標電流値演算処理Ｙ1Aを再開する。時刻ｔ９に目標電流値演算処理Ｙ1Aが終了すると、制御量演算処理Ｙ1Bに使用される目標電流値は時刻ｔ９に得られた演算結果（目標電流値Ｉsy1）により更新される。

その後、時刻ｔ１０から制御量演算処理Ｘ1BおよびＹ1Bが順に実行される。ここの制御量演算処理Ｙ1Bは、時刻ｔ９に更新された目標電流値Ｉsy1に基づいて行われる。時刻ｔ１から目標電流値演算処理のインターバルΔｔ１が経過した時刻ｔ１１において、変位信号ΔＸ１およびΔＹ１を取得し、取得した変位信号ΔＸ１に基づいてＸ１軸の目標電流値演算処理Ｘ1Aを開始する。

このように２軸分の４個の演算処理を１つのＣＰＵコアで処理する場合、二つの演算処理を並行して実行することができないので、図５のように目標電流値演算処理Ｘ1Aと目標電流値演算処理Ｙ1Aと異なるタイミングで処理し、目標電流値演算処理Ｘ1AおよびＹ1Aが行われていない時間に、または、目標電流値演算処理Ｘ1AおよびＹ1Aを一時的に中断して、制御量演算処理Ｘ1BおよびＹ1Bを順に行うようにしている。

一般に、ロータ軸３の目標浮上位置からのずれを修正する処理は、複数軸の全てを同時に行うのが好ましい。具体的には、各軸のセンサ変位信号の取得、目標電流値の更新および制御量演算を同一タイミングで行う。しかしながら、１つのＣＰＵコアで４つの演算処理を行う図５の例では、変位信号ΔＸ１およびΔＹ１の取得は２軸同時に行っているが、目標電流値演算処理Ｘ1AおよびＹ1Aを並列処理できないので開始タイミングをずらしている。そのため、変位信号ΔＸ１およびΔＹ１を取得してから目標電流値Ｉsy1を更新するまでの時間が長くなってしまう。

時刻ｔ１に取得した変位信号ΔＸ１およびΔＹ１に基づく目標電流値の更新タイミングは、Ｘ１軸が時刻ｔ４であり、Ｙ１軸はさらに遅れて時刻ｔ９である。演算中もロータ軸３の浮上位置は変化しているので、時刻ｔ４および時刻ｔ９に更新された目標電流値Ｉsx1，Ｉsy1は、時刻ｔ４および時刻ｔ９における変位信号に対する目標電流値からずれていることになる。その結果、ロータ軸３の振動低減が十分に行われず、ポンプ振動低減化の阻害要因となる。

一方、図４に示す例では、２軸の４つの演算処理を４つのＣＰＵコアにより並列処理している。すなわち、時刻ｔ１に変位信号ΔＸ１およびΔＹ１を取得し、その変位信号ΔＸ１およびΔＹ１に基づいて時刻ｔ１に目標電流値演算処理Ｘ1AおよびＹ1Aを同時に開始するとともに、それと同時に制御量演算処理Ｘ1BおよびＹ1Bも開始している。そのため、目標電流値演算処理Ｘ1AおよびＹ1Aで演算された目標電流値Ｉsx1，Ｉsy1は、演算終了直後の時刻ｔ５に開始する制御量演算処理Ｘ1BおよびＹ1Bから反映されることになる。すなわち、浮上位置ずれの検出から制御電流への反映までの時間が図５と比較して短縮され、振動低減の向上を図ることができる。さらに、複数のＣＰＵコア１〜４を備えるマルチコアプロセッサを使用することにより、高価なＦＰＧＡを用いる場合に比べてコスト低減を図ることができる。

図４は、Ｘ１，Ｙ１の２軸における４つのＣＰＵコアのタイミングチャートを示したものであるが、Ｘ２，Ｙ２の２軸については別の４つのＣＰＵコア、Ｚ軸については別の２つのＣＰＵコアが使用される。

図４に示した実施の形態では、２軸に関する４つの演算処理を４つのＣＰＵコアで個別に並列処理する最も好ましい場合について説明した。このような２軸−４コアの構成を５軸制御型磁気軸受に適用した場合には、１０個のＣＰＵコアが必要となる。その場合、１０個のＣＰＵコアが１つのマルチコアプロセッサに設けられている構成が、１０個の演算処理を同時開始するという処理を行う上では好ましい。

もちろん、複数のマルチコアプロセッサに設けられた１０個のＣＰＵコアで分担処理するという構成、すなわち、複数の演算処理を複数のマルチコアプロセッサで分担処理する構成も、処理の開始タイミングを合わせる措置をする必要があるが、可能である。例えば、図１１のように、ＣＰＵコア１〜４，ＣＰＵコア５〜８、ＣＰＵコア９の各々をマルチコアプロセッサＭＰ１〜ＭＰ３に実装してもよい。

上述したように、図４に示した例では１つの演算処理に１つのＣＰＵコアを設けており、このような構成を各軸において採用することで、目標浮上位置からのずれ修正処理を複数軸の全てで同じタイミングで行うことができる。すなわち、処理時間が長い目標電流値演算処理Ｘ1A，Ｙ1Aの処理を、制御量演算処理Ｘ1B，Ｙ1Bの処理に阻害されることなく短時間にかつ同時に終了させることができる。以下で説明する第１〜第３の変形例では、目標浮上位置からのずれ修正処理を複数軸の全てで同じタイミングで行うことはできないが、より少ないＣＰＵコア数で複数の演算処理を分担する構成について説明する。

（第１の変形例）
第１の変形例では、５軸制御型磁気軸受を例に、５軸における１０の演算処理を４つのＣＰＵコアで分担処理する場合について説明する。図６は、その場合のタイミングチャートを示したものである。図１１は、４つのＣＰＵコア１〜４をひとつのマルチコアプロセッサＭＰに実装した例を示している。図１、２のラジアル磁気軸受４x1，４y1の２軸をＸ１軸およびＹ１軸、ラジアル磁気軸受４x2，４y2の２軸をＸ２軸およびＹ２軸、アキシャル磁気軸受４ｚをＺ軸とする。図６のＸ1A，Ｙ1A，Ｘ2A，Ｙ2AおよびＺAは、Ｘ１軸，Ｙ１軸，Ｘ２軸，Ｙ２軸およびＺ軸の目標電流値演算処理を表し、Ｘ1B，Ｙ1B，Ｘ2B，Ｙ2BおよびＺBは、Ｘ１軸，Ｙ１軸，Ｘ２軸，Ｙ２軸およびＺ軸の制御量演算処理を表している。ＣＰＵコア１は、Ｘ1AとＸ2Aの演算処理を行い、ＣＰＵコア２は、Ｙ1AとＹ2AとＺAの演算処理を行い、ＣＰＵコア３は、Ｘ1BとＸ2Bの演算処理を行い、ＣＰＵコア４は、Ｙ1BとＹ2BとＺBの演算処理を行う。

図６に示す例では、Ｘ１軸の目標電流値演算処理Ｘ1AおよびＸ２軸の目標電流値演算処理Ｘ2Aは第１のＣＰＵコア１でタイミングをずらして行い、Ｙ１軸の目標電流値演算処理Ｙ1A、Ｙ２軸の目標電流値演算処理Ｙ2AおよびＺ軸の目標電流値演算処理ＺAは第２のＣＰＵコア２でタイミングをずらして行い、Ｘ１軸の制御量演算処理Ｘ1BおよびＸ２軸の制御量演算処理Ｘ2Bは第３のＣＰＵコア３でタイミングをずらして行い、Ｙ１軸の制御量演算処理Ｙ1B、Ｙ２軸の制御量演算処理Ｙ2BおよびＺ軸の制御量演算処理ＺBは第４のＣＰＵコア４でタイミングをずらして行う。

図６では、目標電流値演算処理Ｘ2A，Ｙ2Aおよび制御量演算処理Ｘ2B，Ｙ2Bの処理タイミングを、目標電流値演算処理Ｘ1A，Ｙ1Aおよび制御量演算処理Ｘ1B，Ｙ1Bの処理タイミングに対してずらすことで、８つの処理を４つのＣＰＵコア１〜４で行わせるようにしている。さらに、Ｚ軸の目標電流値演算処理ＺAおよび制御量演算処理ＺBについては、ＣＰＵコア２における目標電流値演算処理Ｙ1Aの処理タイミングと制御量演算処理Ｙ2Bの処理タイミングとの間の空き時間において目標電流値演算処理ＺAを行い、ＣＰＵコア４における制御量演算処理Ｙ2Bの処理タイミングと制御量演算処理Ｙ1Bとの空き時間において制御量演算処理ＺBを行うようにした。

このように、第１の変形例では、Ｘ１軸とＹ１軸、および、Ｘ２軸とＹ２軸のように軸方向の支持位置が同一な２軸間においては、制御タイミングのずれを防止するために、センサ変位信号の取得、目標電流値の更新および制御量演算を同一タイミングで行うようにしている。一方、軸方向の支持位置の異なる制御軸の間では演算処理タイミングをずらすことで、より少ないＣＰＵコアで処理を行うようにした。具体的には、目標電流値演算処理に関してはＸ１軸およびＹ１軸、Ｚ軸、Ｘ２軸およびＹ２軸の順にタイミングをずらして行い、制御量演算処理に関してはＸ１軸およびＹ１軸、Ｘ２軸およびＹ２軸、Ｚ軸の順にタイミングをずらして行うようにした。その結果、軸方向の支持位置が同一な２軸間においては、処理時間が長い２つの目標電流値演算処理を、制御量演算処理に阻害されることなく短時間かつ同時に終わらせることができる。

時刻ｔ１に、変位信号ΔＸ１およびΔＹ１を取得し、その変位信号ΔＸ１およびΔＹ１に基づいて第１のＣＰＵコア１におけるＸ１軸の目標電流値演算処理Ｘ1Aと、第２のＣＰＵコア２におけるＹ１軸の目標電流値演算処理Ｙ1Aとを開始する。目標電流値演算処理Ｘ1A，Ｙ1Aは時刻ｔ４に終了し、Ｘ１軸およびＹ１軸の目標電流値が算出されたＩsx1，Ｉsy1にそれぞれ更新される。時刻ｔ５に開始される第３のＣＰＵコア３における制御量演算処理Ｘ1Bと第４のＣＰＵコア４における制御量演算処理Ｙ1bとは、時刻ｔ４に更新された目標電流値に基づいて制御量演算が行われる。

次いで、時刻ｔ２０に変位信号ΔＺを取得し、その変位信号ΔＺに基づいて第２のＣＰＵコア２におけるＺ軸の目標電流値演算処理ＺAを開始する。目標電流値演算処理ＺAが終了するとＺ軸の目標電流値がＩszに更新され、時刻ｔ２２に開始される第４のＣＰＵコア４における制御量演算処理ＺBから、更新された目標電流値Ｉszに基づく制御量演算が行われる。目標電流値演算処理ＺAが終了した後の時刻ｔ２１には、Ｘ２軸およびＹ２軸の変位信号ΔＸ２およびΔＹ２を取得し、その変位信号ΔＸ１およびΔＹ１に基づいて第１のＣＰＵコア１におけるＸ２軸の目標電流値演算処理Ｘ2Aと、第２のＣＰＵコア２におけるＹ２軸の目標電流値演算処理Ｙ2Aとを開始する。目標電流値演算処理Ｘ2A，Ｙ2Aが終了すると、Ｘ２軸およびＹ２軸の目標電流値はそれぞれＩsx2，Ｉsy2に更新される。時刻ｔ２３には、更新された目標電流値Ｉsx2，Ｉsy2に基づく制御量演算処理Ｘ2B，Ｙ2Bが、第３のＣＰＵコア３および第４のＣＰＵコア４によって開始される。

（第２の変形例）
第２の変形例では、５軸制御型磁気軸受を例に、５軸における１０の演算処理を３つのＣＰＵコアで分担処理する場合について説明する。図７は、第２の変形例を説明するタイミングチャートである。図１２は、３つのＣＰＵコア１〜３をひとつのマルチコアプロセッサＭＰに実装した例を示している。ＣＰＵコア１は、Ｘ1AとＸ2Aの演算処理を行い、ＣＰＵコア２は、Ｙ1AとＹ2AとＺAの演算処理を行い、ＣＰＵコア３は、Ｘ1BとＸ2BとＹ1BとＹ2BとＺBの演算処理を行う。

図７に示す例では、Ｘ１軸の目標電流値演算処理Ｘ1AおよびＸ２軸の目標電流値演算処理Ｘ2Aは第１のＣＰＵコア１でタイミングをずらして行い、Ｙ１軸の目標電流値演算処理Ｙ1A、Ｙ２軸の目標電流値演算処理Ｙ2AおよびＺ軸の目標電流値演算処理ＺAは第２のＣＰＵコア２でタイミングをずらして行い、Ｘ１軸，Ｙ１軸，Ｘ２軸，Ｙ２軸およびＺ軸の目標電流値演算処理Ｘ1B，Ｙ1B，Ｘ2B，Ｙ2BおよびＺBの全てを第３のＣＰＵコア３でタイミングをずらして行う。

図７では、図６の場合と同様に、目標電流値演算処理Ｘ2A，Ｙ2Aの処理タイミングを目標電流値演算処理Ｘ1A，Ｙ1Aの処理タイミングに対してずらすと共に、Ｚ軸の目標電流値演算処理ＺAを、ＣＰＵ２における目標電流値演算処理Ｙ1Aの処理タイミングと制御量演算処理Ｙ2Bの処理タイミングとの間の空き時間に行うことで、５つの演算処理を２つのＣＰＵコア１および２で行わせるようにしている。さらに、５つの制御量演算処理Ｘ1B，Ｙ1B，Ｘ2B，Ｙ2B，ＺBを、１つのＣＰＵコア３で順に行うようにした。その結果、第２の変形例においても、軸方向の支持位置が同一な２軸間においては、処理時間が長い２つの目標電流値演算処理を、制御量演算処理に阻害されることなく短時間かつ同時に終わらせることができる。また、第２の変形例は、５つの制御量演算処理Ｘ1B，Ｙ1B，Ｘ2B，Ｙ2B，ＺBを１つのＣＰＵコアで順に行う点が第１の変形例と異なり、それにより５軸間の制御量演算処理のずれが大きくなるが、ＣＰＵコアの数を３から２に減らすことができる。

（第３の変形例）
図８は、第３の変形例を説明するタイミングチャートである。図１３は、３つのＣＰＵコア１〜３をひとつのマルチコアプロセッサＭＰに実装した例を示している。ＣＰＵコア１は、Ｘ1AとＺAの演算処理を行い、ＣＰＵコア２は、Ｙ1Aの演算処理を行い、ＣＰＵコア３は、Ｘ1bとＹ1BとＺBの演算処理を行う。第３の変形例では、２軸のラジアル磁気軸受と１軸のアキシャル磁気軸受とを備える３軸制御型磁気軸受に本発明を適用した場合について説明する。図８に示す例は、３軸制御型磁気軸受の６個の演算処理を３つのＣＰＵコア１〜３で分担処理するものである。

３軸制御型磁気軸受の場合、ラジアル方向のＸ１軸およびＹ１軸とアキシャル方向のＺ軸との３軸で構成され、３つの目標電流値演算処理Ｘ1A，Ｙ1A，ＺAと３つの制御量演算処理Ｘ1B，Ｙ1B，ＺBとの６つの演算処理が行われる。目標電流値演算処理Ｘ1Aは第１のＣＰＵコア１で行い、目標電流値演算処理Ｙ1AおよびＺAは処理タイミングをずらして第２のＣＰＵコア２で行い、３つの制御量演算処理Ｘ1B，Ｙ1B，ＺBは処理タイミングをずらして第３のＣＰＵコア３で行うことで、６つの演算処理を３つのＣＰＵコアで分担処理するようにした。

時刻ｔ１に、変位信号ΔＸ１およびΔＹ１を取得し、その変位信号ΔＸ１およびΔＹ１に基づいて第１のＣＰＵコア１におけるＸ１軸の目標電流値演算処理Ｘ1Aと、第２のＣＰＵコア２におけるＹ１軸の目標電流値演算処理Ｙ1Aとを開始する。目標電流値演算処理Ｘ1A，Ｙ1Aは時刻ｔ４に終了し、Ｘ１軸およびＹ１軸の目標電流値がそれぞれＩsx1，Ｉsy1に更新される。第３のＣＰＵコア３は、時刻ｔ５に目標電流値Ｉsx1に基づく制御量演算処理Ｘ1Bを開始し、時刻ｔ２４に制御量演算処理Ｘ1Bが終了すると目標電流値Ｉsy1に基づく制御量演算処理Ｙ1Bを開始する。

時刻ｔ２０には第２のＣＰＵコア２においてＺ軸の目標電流値演算処理ＺAが開始され、目標電流値演算処理ＺAが終了するとＺ軸の目標電流値がＩsz1に更新される。その後、時刻ｔ２１において、第３のＣＰＵコア３は、目標電流値Ｉsz1に基づく制御量演算処理ＺBを行う。

３軸制御型磁気軸受の場合、各軸の目標電流値演算処理および制御量演算処理の各々を図４の場合のように個別のＣＰＵコアで処理すると６つのＣＰＵコアが必要となる。第３の変形例では、２つの目標電流値演算処理Ｙ1A，ＺAを第２のＣＰＵコア２で行い、３つの制御量演算処理Ｘ1B，Ｙ1B，ＺBを第３のＣＰＵコア３で行うようにした。その結果、処理時間が長い目標電流値演算処理Ｘ1A，Ｙ1Aの処理を、制御量演算処理Ｘ1B，Ｙ1B，ＺBの処理に阻害されることなく短時間かつ同時に終了させるようにしつつ、ＣＰＵコアの数を３つに減らすことができる。

上述した複数の例示的な実施の形態および変形例は、以下の態様の具体例であることが当業者により理解される。

［１］一態様に係る真空ポンプは、複数の制御軸に対応した複数の磁気軸受を有し、回転駆動されるポンプロータを磁気浮上支持する磁気軸受装置と、前記磁気軸受へ励磁電流を制御する軸受制御部と、前記励磁電流の電流値を検出する電流値検出部と、前記ポンプロータの浮上位置を検出する位置検出部と、を備え、前記軸受制御部はマルチコアプロセッサであり、目標浮上位置と前記位置検出部で検出された浮上位置とに基づいて、前記励磁電流の目標電流値を前記複数の制御軸毎に算出する複数の第１演算処理、および、算出された前記目標電流値と前記電流値検出部で検出された電流値とに基づいて、励磁電流制御信号を前記複数の制御軸毎に算出する複数の第２演算処理を分担処理する複数のＣＰＵコアを備える。

例えば、図４に示すように、２つの制御軸Ｘ１，Ｙ１の目標電流値Ｉsx1，Ｉsy1を算出する２つの第１演算処理（目標電流値演算処理Ｘ1A，Ｙ1A）と、励磁電流制御信号である２つの制御量を算出する２つの第２演算処理（制御量演算処理Ｘ1B，Ｙ1B）とを、４つのＣＰＵコア（ＣＰＵ１〜ＣＰＵ４）で分担処理する。その結果、変位ΔＸ１，ΔＹ１の検出結果を、「（目標電流値演算時間）〜（目標電流値演算時間）＋Δｔ２」程度の時間遅れで励磁電流に反映させることができ、コストダウンが図れると共に、ＦＰＧＡにより並列処理した場合と同定度の制御性を得ることができる。

［２］上記［１］に記載の真空ポンプにおいて、前記磁気軸受装置は、前記ポンプロータの軸方向第１位置における径方向支持を行う第１ラジアル磁気軸受および第２ラジアル磁気軸受と、前記ポンプロータの軸方向第２位置における径方向支持を行う第３ラジアル磁気軸受および第４ラジアル磁気軸受と、前記ポンプロータの軸方向支持を行うアキシャル磁気軸受とを有する５軸制御型の磁気軸受装置であって、前記軸受制御部はマルチコアプロセッサであり、前記第１ラジアル磁気軸受および前記第３ラジアル磁気軸受に関する前記第１演算処理をそれぞれ行う第１のＣＰＵコアと、前記第２ラジアル磁気軸受、前記第４ラジアル磁気軸受および前記アキシャル磁気軸受に関する前記第１演算処理をそれぞれ行う第２のＣＰＵコアと、前記第１ラジアル磁気軸受および前記第３ラジアル磁気軸受に関する前記第２演算処理をそれぞれ行う第３のＣＰＵコアと、前記第２ラジアル磁気軸受、前記第４ラジアル磁気軸受および前記アキシャル磁気軸受に関する前記第２演算処理をそれぞれ行う第４のＣＰＵコアと、を備える。

５軸制御型の磁気軸受装置の場合には、図６に示すように第１演算処理である目標電流値演算処理Ｘ1A，Ｙ1A，Ｘ2A，Ｙ2A，ＺAと第２演算処理である制御量演算処理Ｘ1B，Ｙ1B，Ｘ2B，Ｙ2B，ＺBとの合計数は１０である。この場合、図６に示すように、目標電流値演算処理Ｘ1A，Ｘ2Aを第１のＣＰＵコア１で行い、目標電流値演算処理Ｙ1A，Ｙ2A，ＺAを第２のＣＰＵコア２で行い、制御量演算処理Ｘ1B，Ｘ2Bを第３のＣＰＵコア３で行い、制御量演算処理Ｙ1B，Ｙ2B，ＺBを第４のＣＰＵコア４で行うことで、ＣＰＵコアの数を４に減らすことができる。

この構成の場合、軸方向支持位置が同じＸ１軸、Ｙ１軸の目標電流値演算および制御量演算は、それぞれ異なるＣＰＵコアによって同一タイミングで処理される。同様に、軸方向支持位置が同じＸ２軸、Ｙ２軸の目標電流値演算および制御量演算についても、それぞれ異なるＣＰＵコアによって同一タイミングで処理される。その結果、軸方向支持位置が同じ制御軸に関しては制御軸間のタイミングずれが無く、かつ、検出された変位の制御への反映を可能な限り短くすることができる。よって、軸受制御性の低下を抑えつつコスト低減を図ることができる。

［３］上記［１］に記載の真空ポンプにおいて、前記磁気軸受装置は、前記ポンプロータの径方向支持を行う第１ラジアル磁気軸受および第２ラジアル磁気軸受と、前記ポンプロータの軸方向支持を行うアキシャル磁気軸受とを有する３軸制御型の磁気軸受装置であって、前記軸受制御部はマルチコアプロセッサであり、前記第１ラジアル磁気軸受に関する前記第１演算処理を行う第１のＣＰＵコアと、前記第２ラジアル磁気軸受および前記アキシャル磁気軸受に関する前記第１演算処理をそれぞれ行う第２のＣＰＵコアと、前記第１ラジアル磁気軸受、前記第２ラジアル磁気軸受および前記アキシャル磁気軸受に関する前記第２演算処理をそれぞれ行う第３のＣＰＵコアと、を備える。

３軸制御型の磁気軸受装置の場合には、図８に示すように第１演算処理である目標電流値演算処理Ｘ1A，Ｙ1A，ＺAと第２演算処理である制御量演算処理Ｘ1B，Ｙ1B，ＺBとの合計数は６である。この場合、図８に示すように、目標電流値演算処理Ｘ1A，Ｘ2Aを第１のＣＰＵコア１で行い、目標電流値演算処理ＺAを第２のＣＰＵコア２で行い、制御量演算処理Ｘ1B，Ｙ1B，ＺBを第３のＣＰＵコア３で行うことで、ＣＰＵコアの数を３に減らすことができる。

この構成の場合、軸方向支持位置が同じＸ１軸、Ｙ１軸に関しては、目標電流値演算はそれぞれ異なるＣＰＵコア１および２によって同一タイミングで処理され、制御量演算は別のＣＰＵコア３で処理される。その結果、Ｘ１軸、Ｙ１軸に関しては制御軸間のタイミングズレが無く、かつ、検出された変位の制御への反映を可能な限り短くすることができる。よって、軸受制御性の低下を抑えつつコスト低減を図ることができる。

［４］一態様に係る軸受制御装置は、回転駆動されるポンプロータを複数の制御軸に対応した複数の磁気軸受で磁気浮上支持する真空ポンプの、制御装置であって、前記磁気軸受の励磁電流を制御する軸受け制御部と、前記励磁電流の電流値を検出する電流値検出部と、前記ポンプロータの浮上位置を検出する位置検出部と、を備え、前記軸受け制御部はマルチコアプロセッサであり、目標浮上位置と前記位置検出部で検出された浮上位置とに基づいて、前記励磁電流の目標電流値を前記複数の制御軸毎に算出する複数の第１演算処理、および、算出された前記目標電流値と前記電流値検出部で検出された電流値とに基づいて、励磁電流制御信号を前記複数の制御軸毎に算出する複数の第２演算処理を、分担処理する複数のＣＰＵコアと、を備える。

例えば、図２のように、ターボ分子ポンプ１のポンプロータを磁気浮上支持する複数の磁気軸受４x1，４y1、４x2，４y2，４ｚは、コントローラ１Ｂによって制御される。図４に示すように、２つの制御軸Ｘ１，Ｙ１の目標電流値Ｉsx1，Ｉsy1を算出する２つの第１演算処理（目標電流値演算処理Ｘ1A，Ｙ1A）と、励磁電流制御信号である２つの制御量を算出する２つの第２演算処理（制御量演算処理Ｘ1B，Ｙ1B）とを、４つのＣＰＵコア１〜４で分担処理する。その結果、変位ΔＸ１，ΔＹ１の検出結果を、「（目標電流値演算時間）〜（目標電流値演算時間）＋Δｔ２」程度の時間遅れで励磁電流に反映させることができ、コストダウンが図れると共に、ＦＰＧＡにより並列処理した場合と同定度の制御性を得ることができる。

上述した実施の形態では各制御軸の各演算処理に対してＣＰＵコアをそれぞれ設け、第１〜第３の変形例では５軸４コア、５軸３コア、３軸３コアの場合について説明したが、磁気軸受装置の制御軸の数、各制御軸の各演算処理に対するＣＰＵコアのコア数、および、同一ＣＰＵコアで処理する演算処理の組み合わせは上述した例に限定されない。

上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。

例えば、上述した実施の形態ではターボ分子ポンプを例に説明したが、磁気軸受により支持される真空ポンプであればターボ分子に限定されない。また、磁気軸受に関しても、上述したような独立した変位センサを用いる磁気軸受に限らず、ロータ変位検出方法が異なるセンサレス方式（セルフセンシング方式とも呼ばれる）の磁気軸受を備える真空ポンプにも、本発明は同様に適用することができる。センサレス方式の磁気軸受の場合には励磁電流にセンシング用電流成分が重畳され、ロータ変位によるセンシング用電流成分の変調を検出することで、ロータ変位を検出している。このように変位検出方法は異なるが、検出されたロータ変位に基づく目標電流値演算、および、制御量演算は上述した実施の形態と同様に行われる。

１…ターボ分子ポンプ、１Ａ…ポンプ本体、１Ｂ…コントローラ、２…ポンプロータ、３…ロータ軸、４x1，４y1，４x2，４y2…ラジアル磁気軸受、４ｚ…アキシャル磁気軸受、５x1，５y1，５x2，５y2…ラジアル変位センサ、５ｚ…アキシャル変位センサ、６…モータ、２５ａ…電流検出部、３１…軸受制御部、３１１…目標電流値演算部、３１２…制御量演算部

Claims

複数の制御軸に対応した複数の磁気軸受を有し、回転駆動されるポンプロータを磁気浮上支持する磁気軸受装置と、
前記複数の磁気軸受へ励磁電流を制御する軸受制御部と、
前記励磁電流の電流値を検出する電流値検出部と、
前記ポンプロータの浮上位置を検出する位置検出部と、を備え、
前記軸受制御部はマルチコアプロセッサであり、
目標浮上位置と前記位置検出部で検出された浮上位置とに基づいて、前記励磁電流の目標電流値を前記複数の制御軸毎に算出する複数の第１演算処理、および、算出された前記目標電流値と前記電流値検出部で検出された電流値とに基づいて、励磁電流制御信号を前記複数の制御軸毎に算出する複数の第２演算処理を分担処理する複数のＣＰＵコアを備える、真空ポンプ。
請求項１に記載の真空ポンプにおいて、
前記磁気軸受装置は、前記ポンプロータの軸方向第１位置における径方向支持を行う第１ラジアル磁気軸受および第２ラジアル磁気軸受と、前記ポンプロータの軸方向第２位置における径方向支持を行う第３ラジアル磁気軸受および第４ラジアル磁気軸受と、前記ポンプロータの軸方向支持を行うアキシャル磁気軸受とを有する５軸制御型の磁気軸受装置であって、
前記軸受制御部はマルチコアプロセッサであり、
前記第１ラジアル磁気軸受および前記第３ラジアル磁気軸受に関する前記第１演算処理をそれぞれ行う第１のＣＰＵコアと、
前記第２ラジアル磁気軸受、前記第４ラジアル磁気軸受および前記アキシャル磁気軸受に関する前記第１演算処理をそれぞれ行う第２のＣＰＵコアと、
前記第１ラジアル磁気軸受および前記第３ラジアル磁気軸受に関する前記第２演算処理をそれぞれ行う第３のＣＰＵコアと、
前記第２ラジアル磁気軸受、前記第４ラジアル磁気軸受および前記アキシャル磁気軸受に関する前記第２演算処理をそれぞれ行う第４のＣＰＵコアと、を備える、真空ポンプ。
請求項１に記載の真空ポンプにおいて、
前記磁気軸受装置は、前記ポンプロータの径方向支持を行う第１ラジアル磁気軸受および第２ラジアル磁気軸受と、前記ポンプロータの軸方向支持を行うアキシャル磁気軸受とを有する３軸制御型の磁気軸受装置であって、
前記軸受制御部はマルチコアプロセッサであり、
前記第１ラジアル磁気軸受に関する前記第１演算処理を行う第１のＣＰＵコアと、
前記第２ラジアル磁気軸受および前記アキシャル磁気軸受に関する前記第１演算処理をそれぞれ行う第２のＣＰＵコアと、
前記第１ラジアル磁気軸受、前記第２ラジアル磁気軸受および前記アキシャル磁気軸受に関する前記第２演算処理をそれぞれ行う第３のＣＰＵコアと、を備える、真空ポンプ。
回転駆動されるポンプロータを複数の制御軸に対応した複数の磁気軸受で磁気浮上支持する真空ポンプの、制御装置であって、
前記磁気軸受の励磁電流を制御する軸受制御部と、
前記励磁電流の電流値を検出する電流値検出部と、
前記ポンプロータの浮上位置を検出する位置検出部と、を備え、
前記軸受制御部はマルチコアプロセッサであり、
目標浮上位置と前記位置検出部で検出された浮上位置とに基づいて、前記励磁電流の目標電流値を前記複数の制御軸毎に算出する複数の第１演算処理、および、算出された前記目標電流値と前記電流値検出部で検出された電流値とに基づいて、励磁電流制御信号を前記複数の制御軸毎に算出する複数の第２演算処理を分担処理する複数のＣＰＵコアを備える、制御装置。