JP2021048625A - 撮像素子および電子カメラ - Google Patents

Abstract

【課題】２つの受光素子の電荷を加算（混合）し加算電荷に対応する電位を読み出す撮像装置において、加算電荷を電位に変換する際の変換ゲインが低下することを防ぐ。【解決手段】撮像素子３は、第１の光電変換部１１ａ第２の光電変換部１１ｂと、両光電変換部で生成された電荷の少なくとも一方を蓄積する蓄積部１４ａ、１４ｂと、蓄積部に蓄積された電荷に基づく信号を出力する第１の出力部第１の増幅部１５ａ及び第１の選択部１６ａ）と第２の出力部（第２の増幅部１５ｂ及び第２の選択部１６ｂ）と、両光電変換部で生成された電荷に基づく信号が第１の出力部から出力されるとき蓄積部の容量を調整する調整部と、を有する。【選択図】図２

Description

本発明は、撮像素子および電子カメラに関する。

２つの受光素子の電荷を加算（混合）し、加算電荷に対応する電位を読み出す撮像装置が知られている（特許文献１）。しかし、従来の撮像装置は、加算電荷を電位に変換する際の変換ゲインが小さくなるという問題がある。

日本国特開２０１６−１３９８５９号公報

本発明の第１の態様によると、撮像素子は、画素を有する撮像素子であって、前記画素は、光を通過させるマイクロレンズと、前記マイクロレンズを通過した光を光電変換して電荷を生成する第１の光電変換部および第２の光電変換部と、前記第１の光電変換部で生成された電荷および前記第２の光電変換部で生成された電荷の少なくとも一方を蓄積する蓄積部及び領域と、前記蓄積部及び領域に蓄積された電荷に基づく信号を出力する第１の出力部と第２の出力部と、前記第１の光電変換部および前記第２の光電変換部で生成された電荷に基づく信号が前記第１の出力部から出力されるとき、前記領域の容量を減少させる調整部と、を備える、撮像素子。

第１の実施の形態に係る撮像装置の構成を示すブロック図である。 第１の実施の形態に係る画素の構成を示す回路図。 第１の実施の形態に係る撮像素子の動作例を説明するための図。 第１の実施の形態に係る撮像素子の別の動作例を説明するための図。 第１の実施の形態に係る撮像素子の一部の構成を示す回路図。 第１の実施の形態に係る撮像素子の動作例を示すタイミングチャート。 第１の実施の形態に係る撮像素子の別の動作例を示すタイミングチャート。 第１の実施の形態に係る撮像素子の別の動作例を示すタイミングチャート。 変形例１に係る撮像素子の動作例を説明するための図。 変形例２に係る画素の構成を示す回路図。

（第１の実施の形態）
図１は、第１の実施の形態に係る撮像装置の構成を示すブロック図である。図１では、第１の実施の形態に係る撮像装置の一例である電子カメラ１（以下、カメラ１と称する）の構成例を示す。カメラ１は、撮像光学系（結像光学系）２、撮像素子３、制御部４、メモリ５、表示部６、及び操作部７を備える。撮像光学系２は、焦点調節レンズ（フォーカスレンズ）を含む複数のレンズ及び絞りを有し、撮像素子３に被写体像を結像する。なお、撮像光学系２は、カメラ１から着脱可能にしてもよい。

撮像素子３は、例えば、ＣＭＯＳイメージセンサである。撮像素子３は、撮像光学系２の射出瞳を通過した光束を受光して、被写体像を撮像する。撮像素子３には、後に詳述するように、マイクロレンズと、複数の光電変換部（例えば２つの光電変換部）とを有する複数の画素が二次元状（行方向及びそれと交差する列方向）に配置される。光電変換部は、例えばフォトダイオード（ＰＤ）によって構成される。撮像素子３は、入射した光を光電変換して信号を生成し、生成した信号を制御部４に出力する。

撮像素子３は、詳細は後述するが、画像データを生成するための信号すなわち撮像信号と、撮像光学系２の焦点について位相差式焦点検出を行うための一対の焦点検出信号すなわち第１及び第２の焦点検出信号とを、制御部４に出力する。この第１及び第２の焦点検出信号は、撮像光学系２の射出瞳の第１及び第２の領域をそれぞれ通過した第１及び第２の光束による第１及び第２の像をそれぞれ光電変換した信号である。

メモリ５は、例えば、メモリカード等の記録媒体である。メモリ５には、画像データ等が記録される。メモリ５へのデータの書き込みや、メモリ５からのデータの読み出しは、制御部４によって行われる。表示部６は、画像データに基づく画像、シャッター速度や絞り値等の撮影に関する情報、及びメニュー画面等を表示する。操作部７は、レリーズボタン、電源スイッチなどの各種設定スイッチ等を含み、それぞれの操作に応じた操作信号を制御部４へ出力する。

制御部４は、ＣＰＵ、ＲＯＭ、ＲＡＭ等により構成され、制御プログラムに基づきカメラ１の各部を制御する。制御部４は、画像データ生成部４ａと、焦点検出部４ｂとを有する。画像データ生成部４ａは、撮像素子３から出力される撮像信号に各種の画像処理を行って画像データを生成する。画像処理には、例えば、階調変換処理、色補間処理、輪郭強調処理等の公知の画像処理が含まれる。

焦点検出部４ｂは、公知の位相差検出方式により、撮像光学系２の自動焦点調節（ＡＦ）に必要な焦点検出処理を行う。具体的には、焦点検出部４ｂは、撮像素子３から出力される一対の焦点検出信号に基づき、第１及び第２の像の像ズレ量を検出し、検出した像ズレ量に基づいてデフォーカス量を算出する。焦点調節レンズがデフォーカス量に応じて駆動されることにより、焦点調節が自動で行われる。

制御部４は、撮像素子３の各画素の複数の光電変換部からの信号を個別に読み出す処理（第１の制御モード）と、複数の光電変換部からの信号を加算して読み出す処理（第２の制御モード）とを行う。本実施の形態では、詳細は後述するが、第１の制御モードの場合は、第１の光電変換部で生成された電荷による信号と第２の光電変換部で生成された電荷による信号を、一対の焦点検出信号として個別に、即ち独立に読み出す。

第２の制御モードでは、制御部４は、第１及び第２の光電変換部の各々からの信号を加算する処理を行って、撮像信号として読み出す。ここで、「加算する処理」とは、複数の信号を平均化する処理や、複数の信号に対して重み付けを行って加算する処理等を含む。制御部４は、位相差方式のＡＦを行う場合は第１の制御モードを行って撮像素子３から一対の焦点検出信号を読み出し、画像データの生成を行う場合は第２の制御モードを行って撮像素子３から撮像信号を読み出す。

図２は、第１の実施の形態に係る撮像素子３の画素の構成を示す回路図である。画素１０は、マイクロレンズＭＬと、第１の光電変換部１１ａと、第２の光電変換部１１ｂと、第１の転送部１２ａと、第２の転送部１２ｂと、第１のリセット部１３ａと、第２のリセット部１３ｂと、第１の蓄積部１４ａと、第２の蓄積部１４ｂとを有する。画素１０は、さらに、第１の増幅部１５ａと、第２の増幅部１５ｂと、第１の選択部１６ａと、第２の選択部１６ｂと、加算スイッチ部１７と、第１の接続スイッチ部１９ａと、第２の接続スイッチ部１９ｂと、第１の領域２０ａと、第２の領域２０ｂとを有する。

マイクロレンズＭＬは、図１の撮像光学系２を介して入射された光を第１の光電変換部１１ａ及び第２の光電変換部１１ｂに集光する。なお、マイクロレンズＭＬは、マイクロレンズＭＬを通過した光束が第１及び第２の光電変換部１１ａ、１１ｂに入射することを示すために、第１及び第２の光電変換部１１ａ、１１ｂを囲む楕円形状の線で示されている。この楕円形状がマイクロレンズＭＬの実際の大きさや、実際の形状を表すものではない。

第１の光電変換部１１ａ及び第２の光電変換部１１ｂは、フォトダイオードＰＤ（ＰＤａ、ＰＤｂ）であり、入射した光を電荷に変換し、光電変換された電荷を蓄積する機能を有する。第１の光電変換部１１ａ及び第２の光電変換部１１ｂは、一つのマイクロレンズＭＬに対応して配置され、撮像光学系２の射出瞳の互いに異なる領域を通過した光束を受光する。すなわち、第１の光電変換部１１ａ及び第２の光電変換部１１ｂは、撮像光学系２の射出瞳の第１及び第２の領域をそれぞれ通過した第１及び第２の光束による第１及び第２の像をそれぞれ光電変換する。

第１の転送部１２ａは、信号ＴＸ１により制御されるトランジスタＭ１ａから構成される。第１の転送部１２ａは、第１の接続スイッチ部１９ａのトランジスタＭ９ａがオフの場合は、第１の光電変換部１１ａで光電変換された電荷を第１の蓄積部１４ａに転送する。すなわち、第１の転送部１２ａは、第１の光電変換部１１ａ及び第１の蓄積部１４ａの間に電荷転送路を形成する。なお、第１の接続スイッチ部１９ａのトランジスタＭ９ａがオンの場合には、第１の転送部１２ａは、第１の光電変換部１１ａで光電変換された電荷を第１の蓄積部１４ａ及び第１の領域２０ａに転送する。トランジスタＭ１ａは、第１の転送トランジスタである。第１の蓄積部１４ａには、第１の蓄積部１４ａに接続される各トランジスタの容量（寄生容量）や配線容量等の容量が付加される。第１の蓄積部１４ａは、第１の蓄積部１４ａに転送された電荷を蓄積（保持）して、電荷を容量値で除算した電圧に変換する。

第１の接続スイッチ部１９ａは、信号ＡＤＤ＿ＦＤ１により制御されるトランジスタＭ９ａにより構成され、第１の蓄積部１４ａと第１の増幅部１５ａとを接続（結合）する。また、第１の接続スイッチ部１９ａが、第１の蓄積部１４ａと第１の領域２０ａとを接続するともいえる。第１の領域２０ａには、第１の領域２０ａに接続される第１の増幅部１５ａのゲート容量等の各トランジスタの容量や配線容量の容量が付加される。第１の領域２０ａは、第１の領域２０ａに転送された電荷を蓄積して、容量値で除算した電圧に変換する。

第１の増幅部１５ａは、光電変換部から転送された電荷による信号を増幅して出力する。第１の増幅部１５ａは、トランジスタＭ３ａにより構成される。トランジスタＭ３ａのドレイン（端子）は、電源ＶＤＤに接続され、トランジスタＭ３ａのゲート（端子）は、第１の接続スイッチ部１９ａのトランジスタＭ９ａのドレインに接続される。また、トランジスタＭ３ａのソース（端子）は、第１の選択部１６ａのトランジスタＭ４ａに接続される。第１の増幅部１５ａのトランジスタＭ３ａのソースは、第１の選択部１６ａを介して第１の垂直信号線ＶＬａに接続される。第１の増幅部１５ａは、図３に示す第１の電流源２５ａを負荷電流源としてソースフォロワ回路の一部として機能する。トランジスタＭ３ａは、第１の増幅トランジスタである。

第１のリセット部１３ａは、信号ＲＳ１により制御されるトランジスタＭ２ａから構成され、第１の領域２０ａと第１の蓄積部１４ａの電荷をリセットし、第１の領域２０ａと第１の蓄積部１４ａの電圧をリセットする。トランジスタＭ２ａは、第１のリセットトランジスタである。第１の選択部１６ａは、信号ＳＥＬ１により制御されるトランジスタＭ４ａから構成され、第１の増幅部１５ａからの信号を第１の垂直信号線ＶＬａに出力する。トランジスタＭ４ａは、第１の選択トランジスタである。本実施の形態による第１の出力部は、第１の増幅部１５ａと第１の選択部１６ａと第１のリセット部１３ａとで構成され、第１の光電変換部１１ａにより生成された電荷に基づく信号を生成し出力する。

第２の転送部１２ｂは、信号ＴＸ２により制御されるトランジスタＭ１ｂから構成される。第２の転送部１２ｂは、第２の接続スイッチ部１９ｂのトランジスタＭ９ｂがオフの場合は、第２の光電変換部１１ｂで光電変換された電荷を第２の蓄積部１４ｂに転送する。すなわち、第２の転送部１２ｂは、第２の光電変換部１１ｂ及び第２の蓄積部１４ｂの間に電荷転送路を形成する。なお、第２の接続スイッチ部１９ｂのトランジスタＭ９ｂがオンの場合には、第２の転送部１２ｂは、第２の光電変換部１１ｂで光電変換された電荷を第２の蓄積部１４ｂ及び第２の領域２０ｂに転送する。トランジスタＭ１ｂは、第２の転送トランジスタである。第２の蓄積部１４ｂには、第２の蓄積部１４ｂに接続される各トランジスタの容量や配線容量等の容量が付加される。第２の蓄積部１４ｂは、第２の蓄積部１４ｂに転送された電荷を蓄積し、電荷を容量値で除算した電圧に変換する。

第２の接続スイッチ部１９ｂは、信号ＡＤＤ＿ＦＤ２により制御されるトランジスタＭ９ｂにより構成され、第２の蓄積部１４ｂと第２の増幅部１５ｂとを接続する。また、第２の接続スイッチ部１９ｂが、第２の蓄積部１４ｂと第２の領域２０ｂとを接続するともいえる。第２の領域２０ｂには、第２の領域２０ｂに接続される第２の増幅部１５ｂのゲート容量等の各トランジスタの容量や配線容量の容量が付加される。第２の領域２０ｂは、第２の領域２０ｂに転送された電荷を蓄積して、容量値で除算した電圧に変換する。

第２の増幅部１５ｂは、光電変換部から転送された電荷による信号を増幅して出力する。第２の増幅部１５ｂは、トランジスタＭ３ｂにより構成される。トランジスタＭ３ｂのドレインは、電源ＶＤＤに接続され、トランジスタＭ３ｂのゲートは、第２の接続スイッチ部１９ｂのトランジスタＭ９ｂのドレインに接続される。また、トランジスタＭ３ｂのソースは、第２の選択部１６ｂのトランジスタＭ４ｂに接続される。第２の増幅部１５ｂのソースは、第２の選択部１６ｂを介して第２の垂直信号線ＶＬｂに接続される。第２の増幅部１５ｂは、図３に示す第２の電流源２５ｂを負荷電流源としてソースフォロワ回路の一部として機能する。トランジスタＭ３ｂは、第２の増幅トランジスタである。

第２のリセット部１３ｂは、信号ＲＳ２により制御されるトランジスタＭ２ｂから構成され、第２の領域２０ｂと第２の蓄積部１４ｂの電荷をリセットし、第２の領域２０ｂと第２の蓄積部１４ｂの電圧をリセットする。トランジスタＭ２ｂは、第２のリセットトランジスタである。第２の選択部１６ｂは、信号ＳＥＬ２により制御されるトランジスタＭ４ｂから構成され、第２の増幅部１５ｂからの信号を第２の垂直信号線ＶＬｂに出力する。トランジスタＭ４ｂは、第２の選択トランジスタである。本実施の形態による第２の出力部は、第２の増幅部１５ｂと第２の選択部１６ｂと第２のリセット部１３ｂとで構成され、第２の光電変換部１１ｂにより生成された電荷に基づく信号を生成し出力する。

加算スイッチ部１７は、信号ＡＤＤ＿ＦＤ３により制御されるトランジスタＭ７から構成され、第１の蓄積部１４ａと第２の蓄積部１４ｂとを接続する。また、加算スイッチ部１７が、第１の転送部１２ａと第２の転送部１２ｂとを接続するともいえる。

第１の制御モードでは、制御部４は、撮像素子３を制御して、加算スイッチ部１７のトランジスタＭ７をオフ（状態）、第１の接続スイッチ部１９ａのトランジスタＭ９ａをオン、第２の接続スイッチ部１９ｂのトランジスタＭ９ｂをオンとする。第１の光電変換部１１ａで光電変換された電荷は、第１の蓄積部１４ａ及び第１の領域２０ａに転送される。そして、第１の光電変換部１１ａから転送された電荷に応じた信号（第１の画素信号）が、第１の増幅部１５ａ及び第１の選択部１６ａによって第１の垂直信号線ＶＬａに読み出される。また、第２の光電変換部１１ｂで光電変換された電荷は、第２の蓄積部１４ｂ及び第２の領域２０ｂに転送される。第２の光電変換部１１ｂから転送された電荷に応じた信号（第２の画素信号）が、第２の増幅部１５ｂ及び第２の選択部１６ｂによって第２の垂直信号線ＶＬｂに読み出される。

このように、第１の制御モードでは、第１の光電変換部１１ａからの電荷に応じて生成された第１の画素信号が第１の垂直信号線ＶＬａに出力され、第２の光電変換部１１ｂからの電荷に応じて生成された第２の画素信号が第２の垂直信号線ＶＬｂに出力される。第１の画素信号及び第２の画素信号は、後述するカラム回路等による信号処理が施された後に、一対の焦点検出信号として制御部４に出力される。

次に、第２の制御モードの基本動作を説明する。第２の制御モードにおいては、制御部４は、加算スイッチ部１７のトランジスタＭ７をオンとする。制御部４は、例えば、第１の接続スイッチ部１９ａのトランジスタＭ９ａをオン、第２の接続スイッチ部１９ｂのトランジスタＭ９ｂをオフ、第１の選択部１６ａのトランジスタＭ４ａをオン、第２の選択部１６ｂのトランジスタＭ４ｂをオフとする。第１及び第２の光電変換部１１ａ、１１ｂでそれぞれ光電変換された電荷は、第１及び第２の転送部１２ａ、１２ｂによってそれぞれ転送され、加算スイッチ部１７によって加算される。第１の増幅部１５ａと第１の選択部１６ａとによって、加算された電荷に応じて加算画素信号が生成されて、第１の垂直信号線ＶＬａに読み出される。なお、第１の接続スイッチ部１９ａのトランジスタＭ９ａをオフ、第２の接続スイッチ部１９ｂのトランジスタＭ９ｂをオン、第１の選択部１６ａのトランジスタＭ４ａをオフ、第２の選択部１６ｂのトランジスタＭ４ｂをオンとした場合には、加算画素信号は、第２の垂直信号線ＶＬｂに読み出される。

本実施の形態にあっては、第２の制御モードは、２次元配置された画素１０の１行毎に信号を読み出す１行読み出し方式と、２行同時に信号を読み出す２行同時読み出し方式とを有する。以下では、第２の制御モードの「１行読み出し方式」を図３を用いて説明し、第２の制御モードの「２行同時読み出し方式」を図４を用いて説明する。

図３は、２次元状に配置された複数の画素１０のうちの一つの画素列を示したものである。撮像素子３には、列方向、すなわち縦方向に並んだ複数の画素１０の列に対して、第１の垂直信号線ＶＬａ及び第２の垂直信号線ＶＬｂが設けられる。また、第１の垂直信号線ＶＬａに対して第１の電流源２５ａ及び第１のカラム回路部４０ａが設けられ、第２の垂直信号線ＶＬｂに対して第２の電流源２５ｂ及び第２のカラム回路部４０ｂが設けられる。なお、図３に示す例では、説明を簡略化するために、画素１０は行方向１画素×列方向３画素のみ図示しているが、撮像素子３は、例えば数百万画素〜数億画素、又はそれ以上の画素を有する。

第１の電流源２５ａは、第１の垂直信号線ＶＬａを介して各画素１０に接続され、第２の電流源２５ｂは、第２の垂直信号線ＶＬｂを介して各画素１０に接続される。第１の電流源２５ａ及び第２の電流源２５ｂは、各画素１０から信号を読み出すための電流を生成する。第１の電流源２５ａは、生成した電流を第１の垂直信号線ＶＬａと各画素１０の第１の選択部１６ａ及び第１の増幅部１５ａとに供給する。同様に、第２の電流源２５ｂは、生成した電流を第２の垂直信号線ＶＬｂと各画素１０の第２の選択部１６ｂ及び第２の増幅部１５ｂとに供給する。

第１のカラム回路部４０ａ及び第２のカラム回路部４０ｂは、それぞれアナログ／デジタル変換部（ＡＤ変換部）を含んで構成される。第１のカラム回路部４０ａは、各画素１０から第１の垂直信号線ＶＬａを介して入力される信号をデジタル信号に変換する。第２のカラム回路部４０ｂは、各画素１０から第２の垂直信号線ＶＬｂを介して入力される信号をデジタル信号に変換する。第１のカラム回路部４０ａ及び第２のカラム回路部４０ｂは、変換後のデジタル信号を後述する水平転送部に出力する。

第２の制御モードの１行読み出し方式では、撮像素子３は、第１の光電変換部１１ａの電荷と第２の光電変換部１１ｂの電荷とを加算した電荷に応じた信号（加算画素信号）を、例えば第１の垂直信号線ＶＬａに読み出す。図３に示す例では、１行目の画素１０、即ち最下行の画素１０から加算画素信号を読み出す例を示している。１行目の画素１０では、加算スイッチ部１７のトランジスタＭ７がオン、第１の接続スイッチ部１９ａのトランジスタＭ９ａがオン、第２の接続スイッチ部１９ｂのトランジスタＭ９ｂがオフとなっている。また、１行目の画素１０において、第１の選択部１６ａのトランジスタＭ４ａがオン、第２の選択部１６ｂのトランジスタＭ４ｂがオフになっている。他方、２行目及び３行目等のその他の行の画素１０においては、第１及び第２の選択部１６ａ、１６ｂのトランジスタＭ４ａ、Ｍ４ｂがオフになっている。なお、図３において、ＯＮはトランジスタがオン（接続状態、導通状態、短絡状態）であることを示し、ＯＦＦはトランジスタがオフ（切断状態、非導通状態、開放状態、遮断状態）であることを示している。

１行目の画素１０において、加算スイッチ部１７のトランジスタＭ７がオンとなり、第１の接続スイッチ部１９ａのトランジスタＭ９ａがオンとなることで、第１の蓄積部１４ａと第２の蓄積部１４ｂと第１の領域２０ａとが互いに電気的に接続される。また、第１の転送部１２ａと第２の転送部１２ｂとが互いに電気的に接続される。第２の接続スイッチ部１９ｂのトランジスタＭ９ｂはオフであるため、第１の蓄積部１４ａ、第２の蓄積部１４ｂ、及び第１の領域２０ａに対して第２の領域２０ｂが電気的に切り離される。これにより、第１の蓄積部１４ａ、第２の蓄積部１４ｂ、及び第１の領域２０ａにおいて、第１の光電変換部１１ａから転送された電荷と第２の光電変換部１１ｂから転送された電荷とが加算される。第１の光電変換部１１ａ及び第２の光電変換部１１ｂの各々により生成された電荷が、混合（合成）されるともいえる。

第１の蓄積部１４ａ、第２の蓄積部１４ｂ、及び第１の領域２０ａの各々の容量が電気的に接続された状態となり、第１の光電変換部１１ａ及び第２の光電変換部１１ｂから転送された電荷がそれぞれの容量に分配される。第１の蓄積部１４ａの電圧と第２の蓄積部１４ｂの電圧と第１の領域２０ａの電圧とが平均化され、第１の増幅部１５ａに入力される。即ち、第１の増幅部１５ａには、第１及び第２の蓄積部１４ａ、１４ｂ、及び第１の領域２０ａの各々の蓄積電荷を加算した電荷を、第１及び第２の蓄積部１４ａ、１４ｂ、及び第１の領域２０ａの各々の容量の合成容量値で除算した電圧が入力される。

１行目の画素１０において、第１の選択部１６ａのトランジスタＭ４ａがオンとなることで、第１の増幅部１５ａは、第１の電流源２５ａから電流が供給されて飽和領域での動作となる。第１の増幅部１５ａのトランジスタＭ３ａが飽和領域での動作となるので、第１の増幅部１５ａのゲート容量は略一定の容量値となる。第１の増幅部１５ａのゲート容量が略一定値であるので、第１の蓄積部１４ａの容量、第２の蓄積部１４ｂの容量、及び第１の領域２０ａの容量の合成容量も、所定値のままである。第１の増幅部１５ａは、第１及び第２の蓄積部１４ａ、１４ｂ、及び第１の領域２０ａの各々の蓄積電荷を加算した電荷を合成容量値で除算した電圧に基づき、加算画素信号を生成する。加算画素信号は、第１の選択部１６ａを介して、第１の垂直信号線ＶＬａに送られる。

以上のように、第１の垂直信号線ＶＬａに１行目の画素１０から加算画素信号が読み出されると、その後に、撮像素子３では、２行目、３行目と画素１０が行単位で順次選択されて、画素１０から第１の垂直信号線ＶＬａに加算画素信号の読み出しが行われる。第１の垂直信号線ＶＬａに出力された画素１０の加算画素信号は、第１のカラム回路部４０ａによりデジタル信号に変換された後に、撮像信号として制御部４に出力される。

図３に示す例では、各行の画素１０の加算画素信号は、第１の垂直信号線ＶＬａに読み出される。このため、撮像素子３は、加算画素信号が読み出されない第２の垂直信号線ＶＬｂに接続される第２の電流源２５ｂによる電流の生成を停止させることができ、撮像素子３の消費電力を低減させることができる。なお、第１の選択部１６ａのトランジスタＭ４ａをオフ、第２の選択部１６ｂのトランジスタＭ４ｂをオン、第１の接続スイッチ部１９ａのトランジスタＭ９ａをオフ、第２の接続スイッチ部１９ｂのトランジスタＭ９ｂをオンとした場合は、第２の垂直信号線ＶＬｂに画素１０から加算画素信号を読み出すことができる。

本実施の形態にあっては、第１及び第２の蓄積部１４ａ、１４ｂ及び第１の領域２０ａが電荷を電圧に変換する際の変換ゲインは、第１の蓄積部１４ａの容量、第２の蓄積部１４ｂの容量、及び第１の領域２０ａの容量の合成容量値の逆数となる。このため、第１及び第２の蓄積部１４ａ、１４ｂ、及び第１の領域２０ａに対して第２の領域２０ｂが電気的に接続された場合と比較して、変換ゲインを大きくすることができる。この結果、Ｓ／Ｎ比を向上させて、ノイズの少ない加算画素信号を得ることができる。

また、本実施の形態にあっては、電荷を電圧に変換する際の変換ゲイン、即ち第１の蓄積部１４ａの容量、第２の蓄積部１４ｂの容量、及び第１の領域２０ａの容量の合成容量値の逆数が、常に略一定である。このため、加算画素信号は、第１及び第２の蓄積部１４ａ、１４ｂ及び第１の領域２０ａの蓄積電荷に依存し、直線性（リニアリティ）が高い信号となる。以下に、第１及び第２の蓄積部１４ａ、１４ｂ及び第１の領域２０ａの変換ゲインが大きいこと、及び変換ゲインが常に略一定であることを、比較例と対比して説明する。

本実施の形態では、上述のように第２の接続スイッチ部１９ｂのトランジスタＭ９ｂがオフとなることで、第２の領域２０ｂが、第１及び第２の蓄積部１４ａ、１４ｂ、及び第１の領域２０ａから電気的に切断される。このため、第１及び第２の光電変換部１１ａ、１１ｂから電荷が転送される領域の容量が小さくなる。すなわち、第１及び第２の光電変換部１１ａ、１１ｂにより生成された電荷は、第２の領域２０ｂの容量には蓄積されずに、第１及び第２の蓄積部１４ａ、１４ｂ、及び第１の領域２０ａの各々の容量に蓄積される。この結果、電荷電圧の変換ゲインを大きくすることができる。

また、本実施の形態では、第２の増幅部１５ｂのトランジスタＭ３ｂのゲート容量が、第１及び第２の蓄積部１４ａ、１４ｂ及び第１の領域２０ａから電気的に切り離される。このため、転送された電荷を電圧に変化する際の変換ゲインは、第１の蓄積部１４ａの容量、第２の蓄積部１４ｂの容量、及び第１の領域２０ａの容量の合成容量値の逆数となり、トランジスタＭ３ｂのゲート容量の変動の影響を受けることなく、略一定値となる。

これに対して、比較例は、図３の画素１０において、第１の接続スイッチ部１９ａ及び第２の接続スイッチ部１９ｂを削除したものである。この場合、第１の蓄積部１４ａと第２の蓄積部１４ｂと第１の領域２０ａと第２の領域２０ｂとが互いに電気的に接続される。第１の増幅部１５ａには、第１及び第２の蓄積部１４ａ、１４ｂと第１及び第２の領域２０ａ、２０ｂの蓄積電荷を加算した電荷を、第１及び第２の蓄積部１４ａ、１４ｂと第１及び第２の領域２０ａ、２０ｂの容量の合成容量値で除算した電圧が入力される。第１及び第２の蓄積部１４ａ、１４ｂと第１及び第２の領域２０ａ、２０ｂの変換ゲインは、第１の蓄積部１４ａの容量、第２の蓄積部１４ｂの容量、第１の領域２０ａの容量、及び第２の領域２０ｂの容量の合成容量値の逆数となる。このため、変換ゲインが低下し、Ｓ／Ｎ比が低下することとなる。

また、第１の選択部１６ａのトランジスタＭ４ａをオンし、第２の選択部１６ｂのトランジスタＭ４ｂをオフにすると、第１の増幅部１５ａには電流が供給されるが、第２の増幅部１５ｂには電流が供給されず、第２の増幅部１５ｂは弱反転領域での動作となる。この弱反転領域での動作により、第２の増幅部１５ｂのゲート容量は、ゲートに入力される信号に応じて変動する状態となる。比較例では、第２の増幅部１５ｂのゲート容量の変動によって、第１の増幅部１５ａに付加される合成容量も変動し、電荷電圧の変換ゲインが変動してしまう。

図４は、第２の制御モードの２行同時読み出し方式を説明するための図である。第２の制御モードの２行同時読み出し方式は、二つの行の画素について、一方の行の画素からは加算画素信号を第１の垂直信号線ＶＬａに読み出し、これと同時に他方の行の画素からは加算画素信号を第２の垂直信号線ＶＬｂに読み出すものである。以下に詳細に説明する。

最下行の１行目の画素１０では、加算スイッチ部１７のトランジスタＭ７がオン、第１の接続スイッチ部１９ａのトランジスタＭ９ａがオン、第２の接続スイッチ部１９ｂのトランジスタＭ９ｂがオフとなっている。１行目の画素１０では、さらに、第１の選択部１６ａのトランジスタＭ４ａがオン、第２の選択部１６ｂのトランジスタＭ４ｂがオフとなっている。また、２行目の画素１０では、加算スイッチ部１７のトランジスタＭ７がオン、第１の接続スイッチ部１９ａのトランジスタＭ９ａがオフ、第２の接続スイッチ部１９ｂのトランジスタＭ９ｂがオンとなっている。２行目の画素１０では、さらに、第１の選択部１６ａのトランジスタＭ４ａがオフ、第２の選択部１６ｂのトランジスタＭ４ｂがオンとなっている。

１行目及び２行目の画素１０の各々において、加算スイッチ部１７のトランジスタＭ７がオン状態であるため、第１の光電変換部１１ａから転送された電荷と第２の光電変換部１１ｂから転送された電荷とが加算される。また、１行目の画素１０の各々において、第２の接続スイッチ部１９ｂのトランジスタＭ９ｂのオフによって、第２の領域２０ｂが、第２の蓄積部１４ｂから電気的に切断される。他方、２行目の画素１０の各々において、第１の接続スイッチ部１９ａのトランジスタＭ９ａのオフによって、第１の領域２０ａが、第１の蓄積部１４ａから電気的に切断される。こうして、１行目及び２行目とも、電荷電圧の変換ゲインが大きくなると共に、変換ゲインは略一定値となる。

第１の垂直信号線ＶＬａには、１行目の画素１０から加算された電荷に基づく加算画素信号が読み出され、これと同時に第２の垂直信号線ＶＬｂには、２行目の画素１０から加算された電荷に基づく加算画素信号が読み出される。１行目及び２行目の画素の同時読み出しが終了すると、３行目及び４行目の画素からの同時読み出しが行われ、更にそれ以降の互いに隣接する奇数行目及び偶数行目の画素からの同時読み出しが順次行われる。

このように、図４に示す２行同時読み出し方式では、２行分の画素の加算画素信号の読み出しを同時に行うことができる。このため、撮像素子３に配置された各画素１０から高速に信号を読み出すことができる。

図５〜図８を参照して、第１の実施の形態に係る撮像素子３のより詳細な回路構成及び動作について説明する。図５は、第１の実施の形態に係る撮像素子３の画素１０を２次元状に示すと共に、より詳細な回路構成を示す回路図である。図６は、第１の制御モードの場合の撮像素子３の動作例を示すタイミングチャートである。図７は、第２の制御モードの１行読み出し方式の場合の撮像素子３の動作例を示すタイミングチャートである。図８は、第２の制御モードの２行同時読み出し方式の場合の撮像素子３の動作例を示すタイミングチャートである。

図５に示すように、撮像素子３は、行列状に配置される複数の画素１０と、第１の電流源２５ａ（第１の電流源２５ａ１〜第１の電流源２５ａ３）と、第２の電流源２５ｂ（第２の電流源２５ｂ１〜第２の電流源２５ｂ３）とを有する。また、撮像素子３は、第１の電流制御部３０ａ（第１の電流制御部３０ａ１〜第１の電流制御部３０ａ３）と、第２の電流制御部３０ｂ（第２の電流制御部３０ｂ１〜第２の電流制御部３０ｂ３）とを有する。撮像素子３は、さらに、第１のカラム回路部４０ａ（第１のカラム回路部４０ａ１〜第１のカラム回路部４０ａ３）と、第２のカラム回路部４０ｂ（第２のカラム回路部４０ｂ１〜第２のカラム回路部４０ｂ３）と、垂直駆動部５０と、水平転送部６０とを有する。

画素１０の各列に対応して、第１の垂直信号線ＶＬａ（第１の垂直信号線ＶＬａ１〜第１の垂直信号線ＶＬａ３）、及び第２の垂直信号線ＶＬｂ（第２の垂直信号線ＶＬｂ１〜第２の垂直信号線ＶＬｂ３）が設けられる。第１の垂直信号線ＶＬａに対して、第１の電流源２５ａ、第１の電流制御部３０ａ、及び第１のカラム回路部４０ａが設けられる。また、第２の垂直信号線ＶＬｂに対して、第２の電流源２５ｂ、第２の電流制御部３０ｂ、及び第２のカラム回路部４０ｂが設けられる。なお、図５に示す例では、説明を簡略化するために、画素１０は行方向３画素×列方向３画素のみ図示している。

垂直駆動部５０は、信号ＴＸ、信号ＲＳ、信号ＳＥＬ１、信号ＳＥＬ２、信号ＡＤＤ＿ＦＤ１、信号ＡＤＤ＿ＦＤ２、及び信号ＡＤＤ＿ＦＤ３を各画素１０に供給して、各画素１０を制御する。第１の電流制御部３０ａは、スイッチ部３１ａ、３２ａ、及びインバータ部３３ａを有し、第２の電流制御部３０ｂは、スイッチ部３１ｂ、３２ｂ、及びインバータ部３３ｂを有する。垂直駆動部５０は、信号ＣＳ１＿ＥＮ、信号ＣＳ２＿ＥＮ、及び電圧Ｖｃｌｉｐを、第１の電流制御部３０ａ及び第２の電流制御部３０ｂに供給する。なお、図５に示す例では、第１の転送部１２ａ及び第２の転送部１２ｂは、同一の信号ＴＸにより制御され、第１のリセット部１３ａ及び第２のリセット部１３ｂは、同一の信号ＲＳにより制御される。

水平転送部６０は、第１のカラム回路部４０ａ及び第２のカラム回路部４０ｂにより変換されたデジタル信号を、不図示の信号処理部に順次転送する。信号処理部は、水平転送部６０から入力された信号に対して相関二重サンプリングや信号量を補正する処理等の信号処理を行い、カメラ１の制御部４に出力する。

図６に示すタイミングチャートにおいて、横軸は時刻を示しており、第１の制御モードの場合に図５の撮像素子３の各部に入力される制御信号を示している。また、図６において、制御信号がハイレベル（例えば電源電位）の場合に制御信号が入力されるトランジスタがオン状態となり、制御信号がローレベル（例えば接地電位）の場合に制御信号が入力されるトランジスタがオフ状態となる。

垂直駆動部５０は、信号ＡＤＤ＿ＦＤ１＜２＞〜＜０＞をハイレベル、信号ＡＤＤ＿ＦＤ２＜２＞〜＜０＞をハイレベル、及び信号ＡＤＤ＿ＦＤ３＜２＞〜＜０＞をローレベルにして、第１の制御モードに設定する。信号ＡＤＤ＿ＦＤ１がハイレベルになることで、各画素１０の第１の蓄積部１４ａと第１の増幅部１５ａとが互いに電気的に接続され、信号ＡＤＤ＿ＦＤ２がハイレベルになることで、各画素１０の第２の蓄積部１４ｂと第２の増幅部１５ｂとが互いに電気的に接続される。また、信号ＡＤＤ＿ＦＤ３がローレベルになることで、各画素１０の第１の蓄積部１４ａと第２の蓄積部１４ｂとは電気的に切断される。

垂直駆動部５０は、信号ＣＳ１＿ＥＮをハイレベルとし、信号ＣＳ２＿ＥＮもハイレベルとする。信号ＣＳ１＿ＥＮがハイレベルになることで、第１の電流制御部３０ａのスイッチ部３１ａがオンとなる。これにより、第１の垂直信号線ＶＬａには、スイッチ部３１ａを介して第１の電流源２５ａから電流が供給される。また、信号ＣＳ２＿ＥＮがハイレベルになることで、第２の電流制御部３０ｂのスイッチ部３１ｂがオンとなる。これにより、第２の垂直信号線ＶＬｂには、スイッチ部３１ｂを介して第２の電流源２５ｂから電流が供給される。

図６に示す時刻ｔ１では、信号ＲＳ＜２＞がハイレベルになることで、最上行の画素１０において、それぞれの第１及び第２のリセット部１３ａ、１３ｂのトランジスタＭ２ａ、Ｍ２ｂがオンになる。第１の蓄積部１４ａ、第２の蓄積部１４ｂ、第１の領域２０ａ、及び第２の領域２０ｂの電位がそれぞれリセット電位となる。

また、時刻ｔ１において、信号ＳＥＬ１＜２＞がハイレベルになることで、リセット電位に基づく信号が、第１の増幅部１５ａ及び第１の選択部１６ａにより第１の垂直信号線ＶＬａに出力される。すなわち、第１の蓄積部１４ａ及び第１の領域２０ａの電位をリセット電位にリセットしたときの信号（第１のノイズ信号）が、第１の垂直信号線ＶＬａに読み出される。第１の垂直信号線ＶＬａに出力された各画素１０からの第１のノイズ信号は、それぞれ第１のカラム回路部４０ａ１〜４０ａ３に入力されてデジタル信号に変換される。また、時刻ｔ１において、信号ＳＥＬ２＜２＞がハイレベルになることで、第２の蓄積部１４ｂ及び第２の領域２０ｂの電位をリセット電位にリセットしたときの信号（第２のノイズ信号）が、第２の増幅部１５ｂ及び第２の選択部１６ｂにより第２の垂直信号線ＶＬｂに読み出される。第２の垂直信号線ＶＬｂに出力された各画素１０からの第２のノイズ信号は、それぞれ第２のカラム回路部４０ｂ１〜４０ｂ３に入力されてデジタル信号に変換される。

時刻ｔ２では、信号ＴＸ＜２＞がハイレベルになることで、第１及び第２の転送部１２ａ、１２ｂのトランジスタＭ１ａ、Ｍ１ｂがオンになる。これにより、第１の光電変換部１１ａで光電変換された電荷が、第１の蓄積部１４ａ及び第１の領域２０ａに転送される。また、第２の光電変換部１１ｂで光電変換された電荷が、第２の蓄積部１４ｂ及び第２の領域２０ｂに転送される。

また、時刻ｔ２では、信号ＳＥＬ１＜２＞がハイレベルであるため、第１の画素信号が、第１の増幅部１５ａ及び第１の選択部１６ａにより第１の垂直信号線ＶＬａに出力される。第１の垂直信号線ＶＬａに出力された各画素１０からの第１の画素信号は、それぞれ第１のカラム回路部４０ａ１〜４０ａ３に入力されてデジタル信号に変換される。また、時刻ｔ２では、信号ＳＥＬ２＜２＞がハイレベルであるため、第２の画素信号が、第２の増幅部１５ｂ及び第２の選択部１６ｂにより第２の垂直信号線ＶＬｂに出力される。第２の垂直信号線ＶＬｂに出力された各画素１０からの第２の画素信号は、それぞれ第２のカラム回路部４０ｂ１〜４０ｂ３に入力されてデジタル信号に変換される。デジタル信号に変換されたノイズ信号と画素信号とは、水平転送部６０を介して信号処理部に入力される。信号処理部は、画素１０のノイズ信号と加算画素信号との差分処理を行う相関二重サンプリングを行う。

時刻ｔ３〜時刻ｔ５では、時刻ｔ１から時刻ｔ３までの期間の場合と同様にして、中央の行の画素からノイズ信号の読み出しと、画素信号の読み出しとが行われる。時刻ｔ５〜時刻ｔ７では、時刻ｔ１から時刻３までの期間の場合と同様にして、最下行の画素からノイズ信号の読み出しと、画素信号の読み出しとが行われる。このように、図６に示す第１の制御モードでは、第１の光電変換部１１ａで生成された電荷による信号を第１の垂直信号線ＶＬａに読み出し、第２の光電変換部１１ｂで生成された電荷による信号を第２の垂直信号線ＶＬｂに読み出すことができる。

図７に示すタイミングチャートにおいて、横軸は時刻を示しており、第２の制御モードの１行読み出し方式の場合に図５の撮像素子３の各部に入力される制御信号を示している。垂直駆動部５０は、信号ＡＤＤ＿ＦＤ１＜２＞〜＜０＞をハイレベル、信号ＡＤＤ＿ＦＤ２＜２＞〜＜０＞をローレベル、及び信号ＡＤＤ＿ＦＤ３＜２＞〜＜０＞をハイレベルにして、第２の制御モードに設定する。信号ＡＤＤ＿ＦＤ１がハイレベルになることで、各画素１０の第１の蓄積部１４ａと第１の増幅部１５ａとが互いに電気的に接続され、信号ＡＤＤ＿ＦＤ２がローレベルになることで、各画素１０の第２の蓄積部１４ｂと第２の増幅部１５ｂとが互いに電気的に切断される。また、信号ＡＤＤ＿ＦＤ３がハイレベルになることで、各画素１０の第１の蓄積部１４ａと第２の蓄積部１４ｂとが電気的に接続される。

垂直駆動部５０は、信号ＣＳ１＿ＥＮをハイレベルとし、信号ＣＳ２＿ＥＮをローレベルとする。信号ＣＳ１＿ＥＮがハイレベルになることで、第１の垂直信号線ＶＬａには、第１の電流源２５ａから電流が供給される。また、信号ＣＳ２＿ＥＮがローレベルになることで、第２の電流制御部３０ｂのスイッチ部３１ｂがオフとなり、スイッチ部３２ｂはオンとなる。これにより、第２の垂直信号線ＶＬｂには、第２の電流源２５ｂからの電流の供給が停止され、スイッチ部３２ｂを介して電圧Ｖｃｌｉｐが供給される。第２の垂直信号線ＶＬｂは、所定の電圧に固定された状態となり、フローティング状態となることが回避される。

図７に示す時刻ｔ１では、信号ＲＳ＜２＞がハイレベルになることで、最上行の画素１０において、それぞれの第１及び第２のリセット部１３ａ、１３ｂのトランジスタＭ２ａ、Ｍ２ｂがオンになる。第１の蓄積部１４ａ、第２の蓄積部１４ｂ、第１の領域２０ａ、及び第２の領域２０ｂの電位がそれぞれリセット電位となる。この場合、画素１０の第１の蓄積部１４ａと第２の蓄積部１４ｂと第１の領域２０ａが接続されているため、第１及び第２の蓄積部１４ａ、１４ｂ、及び第１の領域２０ａの電位が平均化される。

また、時刻ｔ１において、信号ＳＥＬ１＜２＞がハイレベルになることで、リセット電位に基づく信号が、第１の増幅部１５ａ及び第１の選択部１６ａにより第１の垂直信号線ＶＬａに出力される。すなわち、第１及び第２の蓄積部１４ａ、１４ｂ、及び第１の領域２０ａの電位をリセット電位にリセットしたときのノイズ信号が、第１の垂直信号線ＶＬａに読み出される。第１の垂直信号線ＶＬａに出力された各画素１０からのノイズ信号は、それぞれ第１のカラム回路部４０ａ１〜４０ａ３に入力されてデジタル信号に変換される。

時刻ｔ２では、信号ＴＸ＜２＞がハイレベルになることで、第１及び第２の転送部１２ａ、１２ｂのトランジスタＭ１ａ、Ｍ１ｂがオンになる。これにより、第１及び第２の光電変換部１１ａ、１１ｂで光電変換された電荷が、第１及び第２の蓄積部１４ａ、１４ｂ、及び第１の領域２０ａに転送される。

また、時刻ｔ２では、信号ＳＥＬ１＜２＞がハイレベルであるため、加算画素信号が、第１の増幅部１５ａ及び第１の選択部１６ａにより第１の垂直信号線ＶＬａに出力される。第１の垂直信号線ＶＬａに出力された各画素１０からの加算画素信号は、それぞれ第１のカラム回路部４０ａ１〜４０ａ３に入力されてデジタル信号に変換される。デジタル信号に変換されたノイズ信号と加算画素信号とは、水平転送部６０を介して信号処理部に入力される。信号処理部は、画素１０のノイズ信号と加算画素信号との差分処理を行う相関二重サンプリングを行う。

時刻ｔ３〜時刻ｔ５では、時刻ｔ１から時刻ｔ３までの期間の場合と同様にして、中央の行の画素からノイズ信号の読み出しと、加算画素信号の読み出しとが行われる。時刻ｔ５〜時刻ｔ７では、時刻ｔ１から時刻３までの期間の場合と同様にして、最下行の画素からノイズ信号の読み出しと、加算画素信号の読み出しとが行われる。このように、図７に示す１行読み出し方式では、画素１０を行単位で順次選択し、画素１０の２つの光電変換部による信号を加算し、加算画素信号を第１の垂直信号線ＶＬａに読み出すことができる。また、第２の電流源２５ｂからの電流の供給を停止することで、撮像素子３の消費電力を低減することができる。

図８に示すタイミングチャートにおいて、横軸は時刻を示しており、第２の制御モードの２行同時読み出し方式の場合に図５の撮像素子３の各部に入力される制御信号を示している。垂直駆動部５０は、信号ＡＤＤ＿ＦＤ１＜２＞、＜０＞をハイレベル、信号ＡＤＤ＿ＦＤ１＜１＞をローレベルにする。また、垂直駆動部５０は、信号ＡＤＤ＿ＦＤ２＜２＞、＜０＞をローレベル、信号ＡＤＤ＿ＦＤ２＜１＞をハイレベルにする。さらに、垂直駆動部５０は、信号ＡＤＤ＿ＦＤ３＜２＞〜＜０＞をハイレベルにする。信号ＡＤＤ＿ＦＤ３がハイレベルになることで、各画素１０の第１の蓄積部１４ａと第２の蓄積部１４ｂとが電気的に接続される。

最上行及び最下行の各画素１０では、信号ＡＤＤ＿ＦＤ１＜２＞、＜０＞がハイレベルになることで、第１の蓄積部１４ａと第１の増幅部１５ａとが互いに電気的に接続される。また、信号ＡＤＤ＿ＦＤ２＜２＞、＜０＞がローレベルになることで、第２の蓄積部１４ｂと第２の増幅部１５ｂとが互いに電気的に切断される。

中央行の各画素１０では、信号ＡＤＤ＿ＦＤ１＜１＞がローレベルになることで、第１の蓄積部１４ａと第１の増幅部１５ａとが互いに電気的に切断される。また、信号ＡＤＤ＿ＦＤ２＜１＞がハイレベルになることで、第２の蓄積部１４ｂと第２の増幅部１５ｂとが互いに電気的に接続される。

垂直駆動部５０は、信号ＣＳ１＿ＥＮをハイレベルとし、信号ＣＳ２＿ＥＮもハイレベルとする。これにより、第１の垂直信号線ＶＬａには、第１の電流源２５ａから電流が供給され、第２の垂直信号線ＶＬｂには、第２の電流源２５ｂから電流が供給される。

図８に示す時刻ｔ１では、信号ＲＳ＜２＞がハイレベルになることで、最上行の画素１０において、それぞれの第１及び第２のリセット部１３ａ、１３ｂのトランジスタＭ２ａ、Ｍ２ｂがオンになる。第１の蓄積部１４ａ、第２の蓄積部１４ｂ、第１の領域２０ａ、及び第２の領域２０ｂの電位がそれぞれリセット電位となる。この場合、画素１０の第１の蓄積部１４ａと第２の蓄積部１４ｂと第１の領域２０ａが接続されているため、第１及び第２の蓄積部１４ａ、１４ｂ、及び第１の領域２０ａの電位が平均化される。

また、時刻ｔ１において、信号ＳＥＬ１＜２＞がハイレベルになることで、最上行の画素１０のリセット電位に基づく信号が、第１の増幅部１５ａ及び第１の選択部１６ａにより第１の垂直信号線ＶＬａに出力される。すなわち、第１及び第２の蓄積部１４ａ、１４ｂ、及び第１の領域２０ａの電位をリセット電位にリセットしたときのノイズ信号が、第１の垂直信号線ＶＬａに読み出される。第１の垂直信号線ＶＬａに出力された最上行の各画素１０からのノイズ信号は、それぞれ第１のカラム回路部４０ａ１〜４０ａ３に入力されてデジタル信号に変換される。

また、時刻ｔ１では、信号ＲＳ＜１＞がハイレベルになることで、中央行の画素１０において、それぞれの第１及び第２のリセット部１３ａ、１３ｂのトランジスタＭ２ａ、Ｍ２ｂがオンになる。第１の蓄積部１４ａ、第２の蓄積部１４ｂ、第１の領域２０ａ、及び第２の領域２０ｂの電位がそれぞれリセット電位となる。この場合、画素１０の第１の蓄積部１４ａと第２の蓄積部１４ｂと第２の領域２０ｂが接続されているため、第１及び第２の蓄積部１４ａ、１４ｂ、及び第２の領域２０ｂの電位が平均化される。

また、時刻ｔ１において、信号ＳＥＬ２＜１＞がハイレベルになることで、中央行の画素１０のリセット電位に基づく信号が、第２の増幅部１５ｂ及び第２の選択部１６ｂにより第２の垂直信号線ＶＬｂに出力される。すなわち、第１及び第２の蓄積部１４ａ、１４ｂ、及び第２の領域２０ｂの電位をリセット電位にリセットしたときのノイズ信号が、第２の垂直信号線ＶＬｂに読み出される。第２の垂直信号線ＶＬｂに出力された中央行の各画素１０からのノイズ信号は、それぞれ第２のカラム回路部４０ｂ１〜４０ｂ３に入力されてデジタル信号に変換される。

時刻ｔ２では、信号ＴＸ＜２＞がハイレベルになることで、最上行の画素１０において、第１及び第２の転送部１２ａ、１２ｂのトランジスタＭ１ａ、Ｍ１ｂがオンになる。これにより、第１及び第２の光電変換部１１ａ、１１ｂで光電変換された電荷が、第１及び第２の蓄積部１４ａ、１４ｂ、及び第１の領域２０ａに転送される。

また、時刻ｔ２では、信号ＳＥＬ１＜２＞がハイレベルであるため、最上行の画素１０の加算画素信号が、第１の増幅部１５ａ及び第１の選択部１６ａにより第１の垂直信号線ＶＬａに出力される。第１の垂直信号線ＶＬａに出力された最上行の各画素１０からの加算画素信号は、それぞれ第１のカラム回路部４０ａ１〜４０ａ３に入力されてデジタル信号に変換される。

時刻ｔ２では、信号ＴＸ＜１＞がハイレベルになることで、中央行の画素１０において、第１及び第２の転送部１２ａ、１２ｂのトランジスタＭ１ａ、Ｍ１ｂがオンになる。これにより、第１及び第２の光電変換部１１ａ、１１ｂで光電変換された電荷が、第１及び第２の蓄積部１４ａ、１４ｂ、及び第２の領域２０ｂに転送される。

また、時刻ｔ２では、信号ＳＥＬ２＜１＞がハイレベルであるため、中央行の画素１０の加算画素信号が、第２の増幅部１５ｂ及び第２の選択部１６ｂにより第２の垂直信号線ＶＬｂに出力される。第２の垂直信号線ＶＬｂに出力された中央行の各画素１０からの加算画素信号は、それぞれ第２のカラム回路部４０ｂ１〜４０ｂ３に入力されてデジタル信号に変換される。デジタル信号に変換されたノイズ信号と加算画素信号とは、水平転送部６０を介して信号処理部に入力される。信号処理部は、画素１０のノイズ信号と加算画素信号との差分処理を行う相関二重サンプリングを行う。

時刻ｔ３以降の期間では、時刻ｔ１から時刻ｔ３までの期間の場合と同様にして、互いに隣接する奇数行目及び偶数行目の画素からの同時読み出しが順次行われる。このように、図８に示す２行同時読み出し方式は、２行分の画素の信号の読み出しを同時に行うことができる。このため、撮像素子３に配置された各画素１０から高速に信号を読み出すことができる。

次に、第１の制御モードと、第２の制御モードの１行読み出し方式と、第２の制御モードの２行同時読み出し方式との使い分けについて、説明する。制御部４は、カメラ１が焦点調節動作を行う場合には、撮像素子３を第１の制御モードで制御する。また、制御部４は、カメラ１が、表示部６に被写体のスルー画像（ライブビュー画像）を表示する場合には、撮像素子３を第２の制御モードの１行読み出し方式又は２行同時読み出し方式で制御する。従って、カメラ１が表示部６に被写体のスルー画像（ライブビュー画像）を表示しながら、焦点調節動作を行う場合には、制御部４は、撮像素子３を時分割的に、第２の制御モードの１行読み出し方式又は２行同時読み出し方式で制御すると共に第１の制御モードで制御する。操作部７のレリーズ操作部材が操作された場合には、制御部４は、撮像素子３を第２の制御モードの１行読み出し方式又は２行同時読み出し方式で制御する。

更に、カメラ１がフレームレートの高い撮影、例えば高速連写撮影や動画撮影を行う場合には、制御部４は、加算画素信号の高速読み出しの為に撮像素子３を第２の制御モードの２行同時読み出し方式で制御する。また、カメラ１に設けられた被写体移動速度検出部が被写体が比較的高速で移動していることを検出した場合にも、制御部４は、加算画素信号を高速に読み出して画像のブレを少なくするために、撮像素子３を第２の制御モードの２行同時読み出し方式で制御する。他方、カメラ１の駆動電池の残量が少なくなったことを、電池残量検出部が検出した場合には、制御部４は電池の消費を少なくするために、撮像素子３を第２の制御モードの１行読み出し方式で制御する。

上述した実施の形態によれば、次の作用効果が得られる。
（１）撮像素子３は、入射光を光電変換して第１電荷を生成する第１の光電変換部１１ａと、入射光を光電変換して第２電荷を生成する第２の光電変換部１１ｂと、第１の光電変換部１１ａで生成された第１電荷を蓄積する第１の蓄積部１４ａと、第２の光電変換部１１ｂで生成された第２電荷を蓄積する第２の蓄積部１４ｂと、第１の蓄積部１４ａと第２の蓄積部１４ｂとを接続切断する第１のスイッチ（加算スイッチ部１７）と、第１の蓄積部１４ａと接続される第１の出力部（第１の増幅部１５ａ及び第１の選択部１６ａ）と、第２の蓄積部１４ｂと第２の接続部（第２の接続スイッチ部１９ｂ）を介して接続切断される第２の出力部（第２の増幅部１５ｂ及び第２の選択部１６ｂ）と、を有する画素１０を備える。本実施の形態では、第２の接続スイッチ部１９ｂのトランジスタＭ９ｂをオフとすることで、第２の領域２０ｂが、第１及び第２の蓄積部１４ａ、１４ｂ、第１の領域２０ａ、及び第１の増幅部１５ａから電気的に切断される。このため、電荷電圧の変換ゲインを大きくすることができる。この結果、Ｓ／Ｎ比を向上させて、ノイズの少ない加算画素信号を得ることができる。

（２）本実施の形態では、第２の接続スイッチ部１９ｂのトランジスタＭ９ｂをオフとすることで、第１の増幅部１５ａが第２の増幅部１５ｂのトランジスタＭ３ｂのゲート容量から電気的に切り離される。このため、トランジスタＭ３ｂのゲート容量の変動の影響を受けて変換ゲインが変動することを防ぐことができる。この結果、直線性が高い加算画素信号を得ることができる。

次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。

（変形例１）
上述した実施の形態では、画素１０に第１の接続スイッチ部１９ａ及び第２の接続スイッチ部１９ｂが設けられる例について説明した。しかし、画素の構成を、第１の接続スイッチ部１９ａ及び第２の接続スイッチ部１９ｂのいずれか一方のみを有する構成としてもよい。図９に示すように、撮像素子３に、第１の接続スイッチ部１９ａを有する画素１０Ａと、第２の接続スイッチ部１９ｂを有する画素１０Ｂとを配置するようにしてもよい。

画素１０Ａの第１の接続スイッチ部１９ａのトランジスタＭ９ａがオフとなることで、第１の領域２０ａが、第１及び第２の蓄積部１４ａ、１４ｂ、及び第２の領域２０ｂから電気的に切断される。このため、第１及び第２の蓄積部１４ａ、１４ｂ及び第２の領域２０ｂの変換ゲインを大きくすることができる。他方、画素１０Ｂの第２の接続スイッチ部１９ｂのトランジスタＭ９ｂがオフとなることで、第２の領域２０ｂが、第１及び第２の蓄積部１４ａ、１４ｂ、及び第１の領域２０ａから電気的に切断される。このため、第１及び第２の蓄積部１４ａ、１４ｂ及び第１の領域２０ａの変換ゲインを大きくすることができる。図９に示す例では、例えば、二つの行の画素について、一方の行の画素１０Ａからは加算画素信号を第２の垂直信号線ＶＬｂに読み出し、これと同時に他方の行の画素１０Ｂからは加算画素信号を第１の垂直信号線ＶＬａに読み出すことができる。

（変形例２）
上述した実施の形態では、画素１０毎に複数の光電変換部が配置される例について説明した。しかし、画素１０の構成を、一つの光電変換部を有する構成としてもよい。この場合、例えば図１０に示すように、画素１０には、加算スイッチ部１７と接続スイッチ部１９とが設けられる。加算スイッチ部１７は、例えば行方向にそれぞれ配置される複数の画素１０の各々の蓄積部１４を接続する。接続スイッチ部１９は、蓄積部１４と増幅部１５とを接続する。制御部４は、接続スイッチ部１９をオンオフ制御することで、画素１０の蓄積部１４と増幅部１５とを切り離すことができ、電荷電圧の変換ゲインを大きくすることができる。なお、接続スイッチ部１９は、画素１０毎に配置されなくてもよい。撮像素子３において、接続スイッチ部１９を有する画素と接続スイッチ部１９を有しない画素とを配置するようにしてもよい。例えば、撮像素子３において、接続スイッチ部１９を有する画素と有しない画素とを交互に配置してもよい。また、加算スイッチ部１７は、画素１０毎に配置されなくてもよい。加算スイッチ部１７を、複数の画素毎に配置して、複数の画素で共有する構成としてもよい。

（変形例３）
上述した実施の形態では、１画素に２つの光電変換部を配置する例について説明したが、画素の構成はこれに限らない。画素の構成を、１画素あたり３つ以上の光電変換部を有する構成にしてもよい。この場合には、例えば、第１の制御モードでは複数の光電変換部からの信号を個別に読み出し、第２の制御モードでは複数の光電変換部のうち２つ以上の光電変換部からの信号を加算して読み出すようにしてもよい。

（変形例４）
上述した実施の形態および変形例では、光電変換部としてフォトダイオードを用いる例について説明した。しかし、光電変換部として光電変換膜を用いるようにしてもよい。

（変形例５）
上述の実施の形態および変形例で説明した撮像素子３は、カメラ、スマートフォン、タブレット、ＰＣに内蔵のカメラ、車載カメラ、無人航空機（ドローン、ラジコン機等）に搭載されるカメラ等に適用されてもよい。

上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。

次の優先権基礎出願の開示内容は引用文としてここに組み込まれる。
日本国特許出願２０１７年第１６２８４号（２０１７年１月３１日出願）

３ 撮像素子、４ 制御部、１０ 画素、１１ａ 第１の光電変換部、１１ｂ 第２の光電変換部、１７ 加算スイッチ部、１９ａ 第１の接続スイッチ部、１９ｂ 第２の接続スイッチ部、５０ 垂直駆動部

Claims (1)

1. 画素を有する撮像素子であって、
   前記画素は、
   光を通過させるマイクロレンズと、
   前記マイクロレンズを通過した光を光電変換して電荷を生成する第１の光電変換部および第２の光電変換部と、
   前記第１の光電変換部で生成された電荷および前記第２の光電変換部で生成された電荷の少なくとも一方を蓄積する蓄積部及び領域と、
   前記蓄積部及び領域に蓄積された電荷に基づく信号を出力する第１の出力部と第２の出力部と、
   前記第１の光電変換部および前記第２の光電変換部で生成された電荷に基づく信号が前記第１の出力部から出力されるとき、前記領域の容量を減少させる調整部と、
   を備える、撮像素子。

Images