JP2021047336A - 表示装置及び表示装置の検査方法 - Google Patents

Abstract

【課題】走査線の断線による表示異常の検出精度を高めることができる表示装置及び表示装置の検査方法を提供する。【解決手段】表示装置１は、表示領域２１にマトリクス状に配置された複数の画素と、表示領域において一方向に並ぶ各画素に接続され、走査信号Ｖｓｃａｎが供給される走査線ＳＣＬと、走査線ＳＣＬの一方端から走査信号Ｖｓｃａｎを供給する第１ゲートドライバ２２−１と、走査線ＳＣＬの他方端から走査信号Ｖｓｃａｎを供給する第２ゲートドライバ２２−２と、表示領域２１における画面表示を制御する表示制御回路４と、を備える。表示制御回路４は、検査工程において、走査線ＳＣＬの一方端または他方端をフローティングして表示領域２１の全画素点灯表示を行う。【選択図】図２

Description

本発明は、表示装置及び表示装置の検査方法に関する。

特許文献１には、信号線や走査線の断線、あるいは表示領域を構成する各要素の劣化を検出する技術が開示されている。

特開２０１７−１８１５７４号公報

近年、表示装置の大型化に伴い、走査線の時定数低減を目的として、ゲートドライバを表示領域の対向する２辺に配置し、走査線の両側から走査信号を供給する構成が主流となっている。このような構成では、製造プロセスにおいて走査線の断線が発生したとしても、走査線の両端から走査信号が供給されるため、セルの点灯検査では走査線の断線による表示異常を検出できない場合がある。この場合、画素トランジスタの通電によるＶｔｈの変化によって横線等の表示異常が発生する可能性があるため、検査工程において製造プロセスにおける走査線の断線による表示異常の検出精度を高める必要がある。

本発明は、上記に鑑みてなされたものであり、走査線の断線による表示異常の検出精度を高めることができる表示装置及び表示装置の検査方法を提供することを目的とする。

本発明の一態様に係る表示装置は、表示領域にマトリクス状に配置された複数の画素と、前記表示領域において一方向に並ぶ前記各画素に接続され、走査信号が供給される走査線と、前記走査線の一方端から前記走査信号を供給する第１ゲートドライバと、前記走査線の他方端から前記走査信号を供給する第２ゲートドライバと、前記表示領域における画面表示を制御する表示制御回路と、を備え、前記表示制御回路は、検査工程において、前記走査線の一方端または他方端をフローティングして前記表示領域の全画素点灯表示を行う。

本発明の一態様に係る表示装置の検査方法は、表示領域にマトリクス状に配置された複数の画素と、前記表示領域において一方向に並ぶ前記各画素に接続され、走査信号が供給される走査線と、前記走査線の一方端から前記走査信号を供給する第１ゲートドライバと、前記走査線の他方端から前記走査信号を供給する第２ゲートドライバと、を備える表示装置の検査方法であって、前記走査線の一方端をフローティングして前記表示領域の全画素点灯表示を行うステップと、前記走査線の他方端をフローティングして前記表示領域の全画素点灯表示を行うステップと、を有する。

図１は、実施形態に係る表示装置の概略構成の一例を示す図である。 図２は、実施形態に係る表示装置のブロック構成の一例を示す図である。 図３Ａは、第１ゲートドライバ及び第２ゲートドライバの概略構成の一例を示す図である。 図３Ｂは、第１ゲートドライバ及び第２ゲートドライバの概略構成の一例を示す図である。 図３Ｃは、第１ゲートドライバ及び第２ゲートドライバの概略構成の一例を示す図である。 図４は、実施形態に係る表示装置の検査方法における具体的な処理フローの一例を示す図である。 図５Ａは、実施形態に係る表示装置の検査方法におけるスイッチ制御の第１例を示す概略図である。 図５Ｂは、実施形態に係る表示装置の検査方法におけるスイッチ制御の第１例を示す概略図である。 図６Ａは、実施形態に係る表示装置の検査方法におけるスイッチ制御の第２例を示す概略図である。 図６Ｂは、実施形態に係る表示装置の検査方法におけるスイッチ制御の第２例を示す概略図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

図１は、実施形態に係る表示装置の概略構成の一例を示す図である。本実施形態に係る表示装置１は、ガラス基板１１上に、表示領域２１と、ドライバＩＣ３とを備え、ドライバＩＣ３と制御装置２との間が、例えばフレキシブルプリント基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等で構成される中継基板１２を介して接続される。

制御装置２、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）及びメモリ等の記憶装置を含み構成され、これらハードウェア資源を用いてプログラムを実行することにより、表示装置１における各種機能を実現することができる。制御装置２は、プログラムの実行結果に応じて、表示装置１に表示させる画像をドライバＩＣ３が画像入力階調の情報として扱えるように制御する。

図２は、実施形態に係る表示装置のブロック構成の一例を示す図である。本実施形態に係る表示装置１は、表示領域２１と、第１ゲートドライバ２２−１、第２ゲートドライバ２２−２、ソースドライバ２３、これら第１ゲートドライバ２２−１、第２ゲートドライバ２２−２、表示領域２１における画面表示を制御する表示制御回路４とを備えている。表示制御回路４は、ソースドライバ２３と制御装置２との間のインターフェース（Ｉ／Ｆ）及びタイミングジェネレータの機能を備えている。第１ゲートドライバ２２−１、第２ゲートドライバ２２−２、ソースドライバ２３、及び表示制御回路４は、図１に示すドライバＩＣ３に含まれていても良いし、例えば、第１ゲートドライバ２２−１、第２ゲートドライバ２２−２がガラス基板１１上に設けられた態様であっても良い。図２では、ガラス基板１１上の表示領域２１の対向する２辺に第１ゲートドライバ２２−１及び第２ゲートドライバ２２−２を備えた構成を例示している。

表示領域２１は、複数の画素ＰｉｘがＭ行×Ｎ列に配置されたマトリクス（行列状）構成を有している。なお、この明細書において、行とは、一方向に配列されるＮ個の画素Ｐｉｘを有する画素行をいう。また、列とは、行が配列される方向と直交あるいは交差する方向に配列されるＭ個の画素Ｐｉｘを有する画素列をいう。そして、ＭとＮとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。

各画素Ｐｉｘは、ＴＦＴ素子Ｔｒ及び液晶素子ＬＣを有して構成される。また、各画素Ｐｉｘは、液晶素子ＬＣと並列に容量性素子Ｃｓｔが形成される。

表示領域２１は、画素ＰｉｘのＭ行Ｎ列の配列に対して、各行ごとに走査線ＳＣＬが配線され、各列ごとに信号線ＤＴＬが配線されている。各走査線ＳＣＬには、第１ゲートドライバ２２−１及び第２ゲートドライバ２２−２からそれぞれ走査信号Ｖｓｃａｎ（１，２，３，・・・，Ｍ）が順次供給される。各信号線ＤＴＬには、ソースドライバ２３からそれぞれ画素信号Ｖｐｉｘ（１，２，３，・・・，Ｎ）が供給される。走査信号Ｖｓｃａｎ（１，２，３，・・・，Ｍ）は、各画素Ｐｉｘを構成するＴＦＴ素子Ｔｒのゲートに供給される。画素信号Ｖｐｉｘ（１，２，３，・・・，Ｎ）は、各画素Ｐｉｘを構成するＴＦＴ素子Ｔｒのソースに供給される。

各画素ＰｉｘのＴＦＴ素子Ｔｒのドレインには、液晶素子ＬＣ及び容量性素子Ｃｓｔの一端が接続されている。各画素Ｐｉｘの液晶素子ＬＣ及び容量性素子Ｃｓｔの他端は、表示領域２１の全領域に亘り形成された共通電極ＣＯＭに接続されている。本実施形態において、共通電極ＣＯＭは、表示領域２１の全画素Ｐｉｘに共通に設けられた透明電極であり、一定の共通電圧ＶｃｏｍＤＣが印加される。すなわち、本実施形態における表示装置１は、いわゆるコモンＤＣ方式の液晶表示デバイスである。

なお、図２に示す例では、共通電極ＣＯＭが表示領域２１の全画素Ｐｉｘに共通に設けられた例を示したが、各列毎、あるいは複数列毎に分割して複数の共通電極ＣＯＭが設けられた構成であってもよい。また、容量性素子Ｃｓｔの他端は共通電極ＣＯＭ以外の所定の電位を供給する配線に接続されてもよい。

また、表示装置１は、フレーム毎に共通電極ＣＯＭに印加する電圧を反転させる、いわゆるコモン反転方式の液晶表示デバイスであってもよい。また、表示装置１は、液晶表示デバイスに限らず、例えば、表示素子として有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いた有機ＥＬディスプレイであっても良い。また、表示装置１は、表示素子として無機発光ダイオード（マイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ））を用いた無機ＥＬディスプレイであっても良い。また、表示装置１は、電気泳動型ディスプレイ（ＥＰＤ：Ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ Ｄｉｓｐｌａｙ）であっても良い。

また、表示装置１は、例えば静電容量型のタッチセンサが一体化されたタッチ検出機能付き表示装置であっても良い。表示装置１に静電容量型のタッチセンサを内蔵して一体化するとは、例えば、表示用の基板や電極などの一部の部材と、タッチセンサとして使用される基板や電極などの一部の部材とを兼用することを含む。あるいは、表示装置１は、例えば静電容量型のタッチセンサを装着した、いわゆるオンセルタイプのタッチ検出機能付き表示装置であっても良い。表示装置１の態様により本開示が限定されるものではない。

本実施形態において、表示装置１は、図２に示すように、検査工程において検査装置１００が接続される検査用端子６−１，６−２がガラス基板１１上に設けられている。表示装置１の検査工程において、表示装置１は、検査用端子６−１，６−２に検査装置１００が接続される。検査装置１００は、それぞれ複数のパッドからなる検査用端子６−１，６−２を介して、後述する検査用信号を第１ゲートドライバ２２−１、第２ゲートドライバ２２−２、及び表示制御回路４に出力する。なお、図２では、第１ゲートドライバ２２−１及び第２ゲートドライバ２２−２ごとにそれぞれ検査用端子６−１，６−２を設けた構成を示したが、検査用端子を１つに纏めた態様であっても良い。

図３Ａ、図３Ｂ、及び図３Ｃは、第１ゲートドライバ及び第２ゲートドライバの概略構成の一例を示す図である。

第１ゲートドライバ２２−１及び第２ゲートドライバ２２−２は、表示制御回路４又は検査装置１００から出力されるスタートパルスＳＰ、シフトクロックＳＣＫ等の同期信号に基づき、走査線ＳＣＬに順次供給する走査信号Ｖｓｃａｎ（１，２，３，・・・，Ｍ）を生成する回路である。

図３Ａ、図３Ｂ、及び図３Ｃでは、ｍ行目（ｍは、１〜Ｍの自然数）の走査線ＳＣＬ（ｍ）についての第１ゲートドライバ２２−１及び第２ゲートドライバ２２−２の概略構成を示している。図３Ａ、図３Ｂ、及び図３Ｃにおいて、スイッチ回路ＳＷ１−１，ＳＷ２−１は、第１ゲートドライバ２２−１においてｍ行目の走査線ＳＣＬ（ｍ）を駆動する走査線駆動回路を模式的に示している。また、スイッチ回路ＳＷ１−２，ＳＷ２−２は、第２ゲートドライバ２２−２においてｍ行目の走査線ＳＣＬ（ｍ）を駆動する走査線駆動回路を模式的に示している。また、図３Ａ、図３Ｂ、及び図３Ｃにおいて、ＶＧＬは、ｍ行目の走査線ＳＣＬ（ｍ）の非選択時において走査線ＳＣＬ（ｍ）に供給される低電位電圧であり、ＣＬＫは、ｍ行目の走査線ＳＣＬ（ｍ）の選択時において走査線ＳＣＬ（ｍ）に供給されるクロック信号である。

ここで、表示装置１の出荷後の実稼働時における各スイッチ回路ＳＷ１−１，ＳＷ２−１，ＳＷ１−２，ＳＷ２−２の動作例について説明する。なお、以下の表示装置１の出荷後の実稼働時における各スイッチ回路ＳＷ１−１，ＳＷ２−１，ＳＷ１−２，ＳＷ２−２の動作例は一例であって、これに限定されない。

表示装置１の出荷後の実稼働時において、ｍ行目の走査線ＳＣＬ（ｍ）の非選択時には、スイッチ回路ＳＷ１−１，ＳＷ１−２がオフ制御され、スイッチ回路ＳＷ２−１，ＳＷ２−２がオン制御される（図３Ａ参照）。ｍ行目の走査線ＳＣＬ（ｍ）の選択時には、スイッチ回路ＳＷ１−１，ＳＷ１−２がオン制御され、スイッチ回路ＳＷ２−１，ＳＷ２−２がオフ制御される。これにより、表示領域２１に通常の画面表示が行われる。

表示装置１がタッチ検出機能付き表示装置であり、いわゆる自己静電容量方式のタッチ検出を行う態様である場合、スイッチ回路ＳＷ１−１，ＳＷ１−２はオフ制御され、スイッチ回路ＳＷ２−１，ＳＷ２−２はオン制御される（図３Ａ参照）。これにより、走査線ＳＣＬ（ｍ）がＶＧＬに固定される。または、検出期間においてスイッチ回路ＳＷ１−１，ＳＷ１−２，ＳＷ２−１，ＳＷ２−２をオフ制御して（図３Ｃ参照）走査線ＳＣＬ（ｍ）をフローティング状態とする態様であっても良いし、走査線ＳＣＬ（ｍ）にガード信号が供給される態様であっても良い。

以下、本実施形態に係る表示装置１の出荷前の検査工程における動作について、図４から図６を参照して説明する。

図４は、実施形態に係る表示装置の検査方法における具体的な処理フローの一例を示す図である。図５Ａ、図５Ｂは、実施形態に係る表示装置の検査方法におけるスイッチ制御の第１例を示す概略図である。図６Ａ、図６Ｂは、実施形態に係る表示装置の検査方法におけるスイッチ制御の第２例を示す概略図である。

表示装置１は、出荷前の検査工程において、検査装置１００に接続される。検査装置１００は、検査用端子６−１，６−２を介して、上述した検査用信号として、スタートパルスＳＰ、シフトクロックＳＣＫ等の同期信号を出力する態様であっても良いし、表示制御回路４を制御するための制御信号を出力して、表示制御回路４からスタートパルスＳＰ、シフトクロックＳＣＫ等の同期信号を出力する態様であっても良い。

まず、検査装置１００は、表示領域２１に全画素点灯表示を行うように表示制御回路４を制御する（ステップＳ１０１）。本実施形態では、表示領域２１内の全ての画素Ｐｉｘを同一の輝度で表示させることを全画素点灯表示と称する。全画素点灯表示における輝度は、１００％輝度であっても良いし、所定の中間輝度であっても良い。全画素点灯表示における輝度により本開示は限定されない。

続いて、検査装置１００は、図５Ａ、図５Ｂに示すように、スイッチ回路ＳＷ１−１，ＳＷ２−１をオフ制御する（ステップＳ１０２）。これにより、走査線ＳＣＬの第１ゲートドライバ２２−１側の端部がフローティング状態となり、例えば走査線ＳＣＬの何れかが断線している場合、断線箇所よりも第２ゲートドライバ２２−２側に暗線が発生する。検査装置１００は、表示領域２１上の暗線の有無を検知し（ステップＳ１０３）、表示領域２１上に暗線がある場合には（ステップＳ１０３；Ｙｅｓ）、検査装置１００は、表示装置１の表示異常と判定し（ステップＳ１０４）、本処理フローを終了する。

表示領域２１上に暗線がない場合には（ステップＳ１０３；Ｎｏ）、検査装置１００は、図６Ａ、図６Ｂに示すように、スイッチ回路ＳＷ１−２，ＳＷ２−２をオフ制御する（ステップＳ１０５）。これにより、走査線ＳＣＬの第２ゲートドライバ２２−２側の端部がフローティング状態となり、例えば走査線ＳＣＬの何れかが断線している場合、断線箇所よりも第１ゲートドライバ２２−１側に暗線が発生する。検査装置１００は、表示領域２１上の暗線の有無を検知し（ステップＳ１０６）、表示領域２１上に暗線がある場合には（ステップＳ１０６；Ｙｅｓ）、検査装置１００は、表示装置１の表示異常と判定し（ステップＳ１０４）、本処理フローを終了する。

表示領域２１上に暗線がない場合には（ステップＳ１０６；Ｎｏ）、検査装置１００は、表示装置１の表示が正常であると判定（ステップＳ１０７）、本処理フローを終了する。

本実施形態に係る表示装置１の検査方法では、上述したように、スイッチ回路ＳＷ１−１，ＳＷ２−１及びスイッチ回路ＳＷ１−２，ＳＷ２−２の何れか一方をオフ制御し、走査線ＳＣＬの一方端または他方端がフローティングした状態で暗線の有無判定を行う。これにより、走査線ＳＣＬの断線による表示異常の検出精度を高めることができる。

また、本実施形態に係る表示装置１の検査方法では、スイッチ回路ＳＷ１−１，ＳＷ２−１をオフ制御し、走査線ＳＣＬの第１ゲートドライバ２２−１側の端部をフローティングして暗線の有無判定を行い、さらに、スイッチ回路ＳＷ１−２，ＳＷ２−２をオフ制御し、走査線ＳＣＬの第２ゲートドライバ２２−２側の端部をフローティングして暗線の有無判定を行う。これにより、例えば、表示領域２１よりも外側の領域、すなわち、第１ゲートドライバ２２−１又は第２ゲートドライバ２２−２の近傍において走査線ＳＣＬの断線が発生している場合でも、走査線ＳＣＬの断線による表示異常を検出することができる。

なお、上述した内容により実施形態が限定されるものではない。また、上述した実施形態の構成要素には、当業者が容易に想到できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、上述の実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換及び変更を行うことができる。

１ 表示装置
２ 制御装置
３ ドライバＩＣ
４ 表示制御回路
６−１，６−２ 検査用端子
１１ ガラス基板
１２ 中継基板
２１ 表示領域
２２−１ 第１ゲートドライバ
２２−２ 第２ゲートドライバ
２３ ソースドライバ
２２１−１ 第１シフトレジスタ
２２１−２ 第２シフトレジスタ
１００ 検査装置
Ｃｓｔ 容量性素子
ＤＴＬ 信号線
ＬＣ 液晶素子
Ｐｉｘ 画素
ＳＣＬ 走査線
ＳＷ１−１，ＳＷ１−２，ＳＷ２−１，ＳＷ２−２ スイッチ回路（走査線駆動回路）
Ｖｓｃａｎ 走査信号
Ｖｐｉｘ 画素信号

Claims (4)

1. 表示領域にマトリクス状に配置された複数の画素と、
   前記表示領域において一方向に並ぶ前記各画素に接続され、走査信号が供給される走査線と、
   前記走査線の一方端から前記走査信号を供給する第１ゲートドライバと、
   前記走査線の他方端から前記走査信号を供給する第２ゲートドライバと、
   前記表示領域における画面表示を制御する表示制御回路と、
   を備え、
   前記表示制御回路は、
   検査工程において、前記走査線の一方端または他方端をフローティングして前記表示領域の全画素点灯表示を行う
   表示装置。
2. 前記表示制御回路は、
   検査工程において、前記走査線の一方端がフローティングした状態と、前記走査線の他方端がフローティングした状態との双方で、前記表示領域の全画素点灯表示を行う
   請求項１に記載の表示装置。
3. 前記検査工程において検査装置を接続する検査用端子を有し、
   前記検査用端子を介して、少なくとも前記走査線の一方端または他方端をフローティングするためのスイッチ制御信号が前記検査装置から入力される
   請求項２に記載の表示装置。
4. 表示領域にマトリクス状に配置された複数の画素と、前記表示領域において一方向に並ぶ前記各画素に接続され、走査信号が供給される走査線と、前記走査線の一方端から前記走査信号を供給する第１ゲートドライバと、前記走査線の他方端から前記走査信号を供給する第２ゲートドライバと、を備える表示装置の検査方法であって、
   前記走査線の一方端をフローティングして前記表示領域の全画素点灯表示を行うステップと、
   前記走査線の他方端をフローティングして前記表示領域の全画素点灯表示を行うステップと、
   を有する
   表示装置の検査方法。

Images