JP2021039179A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2021039179A
JP2021039179A JP2019158819A JP2019158819A JP2021039179A JP 2021039179 A JP2021039179 A JP 2021039179A JP 2019158819 A JP2019158819 A JP 2019158819A JP 2019158819 A JP2019158819 A JP 2019158819A JP 2021039179 A JP2021039179 A JP 2021039179A
Authority
JP
Japan
Prior art keywords
power supply
control signal
signal
circuit
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019158819A
Other languages
English (en)
Other versions
JP7269139B2 (ja
Inventor
則夫 萬場
Norio Manba
則夫 萬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2019158819A priority Critical patent/JP7269139B2/ja
Priority to US17/004,654 priority patent/US11195489B2/en
Publication of JP2021039179A publication Critical patent/JP2021039179A/ja
Application granted granted Critical
Publication of JP7269139B2 publication Critical patent/JP7269139B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】輻射ノイズを抑制することができる表示装置を提供する。【解決手段】表示装置は、走査線２４に走査信号を供給するゲートドライバ２２と、画像信号に時分割多重化された画素信号を分離する信号選択回路２３と、ゲートドライバ２２に供給する第１制御信号（スタートパルス信号ＳＰ、シフトクロックパルス信号ＳＣＫ）を出力する第１制御信号出力回路３５１と、信号選択回路２３に供給する第２制御信号（信号選択スイッチ制御信号ＡＳＷ，ＸＡＳＷ）を出力する第２制御信号出力回路３５２と、を備える。ゲートドライバ２２及び第１制御信号出力回路３５１と、第２制御信号出力回路３５２とのうち、少なくとも一方は、第１電源の電圧が昇圧回路により昇圧された電力が供給されて表示動作を行う。【選択図】図３

Description

本発明は、表示装置に関する。
近年、スマートフォン等の携帯端末装置に用いられる液晶表示装置は、高解像度化や狭額縁化が望まれている。このため、高速動作が可能な低温ポリシリコン（ＬＴＰＳ：Low Temperature Polycrystalline Silicone）を用いた構成や、ドライバＩＣの出力端子数を削減するために、１画素を構成する副画素を時分割駆動する構成が採用される場合がある。例えば、２画素以上（６副画素）を時分割駆動する技術が開示されている（例えば、特許文献１）。時分割駆動を行う場合、信号選択回路を構成するトランジスタやＦＥＴのオン抵抗を下げて駆動力を高くするために、信号選択回路の制御信号をパネル駆動用の電圧にレベルシフトしてドライバＩＣから出力する構成が一般的である（例えば、特許文献２）。
特許４１５２４２０号公報 特開２００４−０２９５４０号公報
信号選択回路のスイッチングノイズは、電源線を介してパネル駆動回路に伝搬し、輻射ノイズの発生要因となる。信号選択回路の制御周波数は、高解像度化や時分割数の増加に伴い大きくなる。具体的には、フレームレートで決まる１画素当たりの表示周波数に時分割数を乗じた値となる。このため、例えば携帯端末装置のＲＦ回路等に高周波の輻射ノイズが影響し、受信感度が低下する等の問題が発生する可能性がある。
本発明は、輻射ノイズを抑制することができる表示装置を提供することを目的とする。
本発明の一態様に係る表示装置は、表示領域にマトリクス状に配置された複数の画素と、前記表示領域において行方向に並ぶ前記各画素に接続され、走査信号が供給される走査線と、前記表示領域において列方向に並ぶ前記各画素に接続され、画素信号が供給される信号線と、前記走査線に前記走査信号を供給するゲートドライバと、画像信号に時分割多重化された前記画素信号を分離する信号選択回路と、前記ゲートドライバに供給する第１制御信号を出力する第１制御信号出力回路と、前記信号選択回路に供給する第２制御信号を出力する第２制御信号出力回路と、を備え、前記ゲートドライバ及び前記第１制御信号出力回路と、前記第２制御信号出力回路とのうち、少なくとも一方は、第１電源の電圧が昇圧回路により昇圧された電力が供給されて表示動作を行う。
図１は、実施形態１に係る表示装置のシステム構成例を表すブロック図である。 図２は、実施形態１に係る表示装置の画素を駆動する駆動回路を示す回路図である。 図３は、実施形態１に係る表示装置のドライバＩＣの内部ブロック構成の一例を示す図である。 図４は、電源生成回路のブロック構成の一例を示す図である。 図５は、パネル制御信号生成回路のブロック構成の一例を示す図である。 図６は、信号選択回路が有するスイッチ回路の基本的構成を示す模式図である。 図７は、実施形態１に係る信号選択回路の一例を示す模式的な回路図である。 図８は、各画素信号と信号選択スイッチ制御信号との関係を示すタイミングチャートである。 図９は、ゲートドライバのブロック構成の一例を示す図である。 図１０は、実施形態１に係る表示装置の各部の電圧遷移例を示すタイミングチャートである。 図１１は、実施形態２に係る表示装置のドライバＩＣの内部ブロック構成の一例を示す図である。 図１２は、実施形態２に係る信号選択回路の一例を示す模式的な回路図である。 図１３は、実施形態２に係る表示装置の各部の電圧遷移例を示すタイミングチャートである。 図１４は、実施形態３に係る表示装置のドライバＩＣの内部ブロック構成の一例及び第１動作例を示す図である。 図１５は、実施形態３に係る表示装置のドライバＩＣの内部ブロック構成の一例及び第２動作例を示す図である。 図１６は、実施形態３に係る表示装置における表示期間と検出期間との時分割例を示す図である。 図１７は、実施形態３に係る表示装置の各部の電圧遷移例を示すタイミングチャートである。 図１８は、実施形態３の変形例に係る表示装置の各部の電圧遷移例を示すタイミングチャートである。 図１９は、実施形態４に係る表示装置のドライバＩＣの内部ブロック構成の一例及び第１動作例を示す図である。 図２０は、実施形態４に係る表示装置のドライバＩＣの内部ブロック構成の一例及び第２動作例を示す図である。
以下、発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（実施形態１）
図１は、実施形態１に係る表示装置１のシステム構成例を表すブロック図である。
表示装置１は、例えば、液晶表示パネルである。なお、実施形態において、表示装置１は液晶表示パネルに限定されるものではない。例えば、表示装置１は、表示素子として有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いた有機ＥＬディスプレイであっても良い。また、表示装置１は、表示素子として無機発光ダイオード（マイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ））を用いた無機ＥＬディスプレイであっても良い。また、表示装置１は、電気泳動型ディスプレイ（ＥＰＤ：Ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ Ｄｉｓｐｌａｙ）であっても良い。
また、表示装置１は、例えば静電容量型のタッチセンサが一体化された装置であっても良い。表示装置１に静電容量型のタッチセンサを内蔵して一体化するとは、例えば、表示用の基板や電極などの一部の部材と、タッチセンサとして使用される基板や電極などの一部の部材とを兼用することを含む。あるいは、表示装置１は、例えば静電容量型のタッチセンサを装着した、いわゆるオンセルタイプの装置であっても良い。表示装置１の態様により本開示が限定されるものではない。
図１に示すように、表示装置１は、表示パネル２と、ドライバＩＣ３とを備えている。
表示パネル２は、積層された透光性絶縁基板（例えばガラス基板）及び当該基板に挟まれた液晶層等を有し、液晶セルを含む画素Ｐｉｘ（図２参照）がマトリクス状（行列状）に多数配置されてなる表示領域２１、ゲートドライバ（垂直駆動回路）２２、ドライバＩＣ３、信号選択回路２３等の構成を備えている。ガラス基板は、能動素子（例えば、トランジスタ）を含む多数の画素回路がマトリクス状に配置形成される第１の基板と、この第１の基板と所定の間隙をもって対向して配置される第２の基板とによって構成される。第１の基板と第２の基板との間隙は、第１の基板上の各所に配置形成されるフォトスペーサによって所定の間隙に保持される。そして、これら第１の基板及び第２の基板間に液晶が封入される。なお、図１に示す表示パネル２における表示領域２１等の各部の配置及び大きさは模式的なものであり、実際の配置等を反映したものでない。
表示領域２１は、液晶層を含む副画素ＶｐｉｘがＭ行×Ｎ列に配置されたマトリクス（行列状）構造を有している。なお、この明細書において、行とは、一方向に配列されるＮ個の副画素Ｖｐｉｘを有する画素行をいう。また、列とは、行が配列される方向と直交する方向に配列されるＭ個の副画素Ｖｐｉｘを有する画素列をいう。そして、ＭとＮとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。
表示領域２１は、副画素ＶｐｉｘのＭ行Ｎ列の配列に対して行毎に走査線２４１、２４２、２４３・・・２４Ｍが配線され、列毎に信号線２５１、２５２、２５３・・・２５Ｎが配線されている。以後、実施形態１においては、走査線２４１、２４２、２４３・・・２４Ｍを代表して走査線２４のように表記し、信号線２５１、２５２、２５３・・・２５Ｎを代表して信号線２５のように表記することがある。また、実施形態１においては、走査線２４１、２４２、２４３・・・２４Ｍの任意の３本の走査線を、走査線２４ｍ、２４ｍ＋１、２４ｍ＋２（ただし、ｍは、ｍ≦Ｍ−２を満たす自然数）のように表記し、信号線２５１、２５２、２５３・・・２５Ｎの任意の４本の信号線を、信号線２５ｎ、２５ｎ＋１、２５ｎ＋２、２５ｎ＋３（ただし、ｎは、ｎ≦Ｎ−３を満たす自然数）のように表記する。
表示装置１には、外部から映像信号が入力され、ドライバＩＣ３に与えられる。ドライバＩＣ３は、映像信号に基づいて、１ライン（１画素行）に相当する１Ｈ（Ｈは水平期間）単位で出力される画像信号を生成して信号選択回路２３に出力する集積回路である。より具体的に、ドライバＩＣ３は、各画素Ｐｉｘを構成する複数の副画素Ｖｐｉｘの各々に出力される画素信号が時分割多重化された画像信号を生成する。
また、ドライバＩＣ３は、各回路の同期を制御する基準の信号となるマスタークロックに応じて垂直同期信号及び水平同期信号を生成し、ゲートドライバ２２、信号選択回路２３等の同期制御を行う機能を有している。具体的に、ドライバＩＣ３は、後述する第１制御信号（スタートパルス信号ＳＰ、シフトクロックパルス信号ＳＣＫ）を生成してゲートドライバ２２に出力する。また、ドライバＩＣ３は、後述する第２制御信号（信号選択スイッチ制御信号ＡＳＷ，ＸＡＳＷ）を生成して信号選択回路２３に出力する。
ゲートドライバ２２は、第２制御信号（スタートパルス信号ＳＰ、シフトクロックパルス信号ＳＣＫ）に基づき、走査信号を生成し、当該走査信号を表示領域２１の走査線２４（走査線２４１，２４２，２４３，…，２４Ｍ）に与えることによって副画素Ｖｐｉｘを行単位で順次選択する。ゲートドライバ２２は、例えば、走査線２４１，２４２，…の表示領域２１の上寄り（ドライバＩＣ３から遠い側）、垂直走査上方向から、表示領域２１の下寄り（ドライバＩＣ３に近い側）、垂直走査下方向へ順に走査信号を出力する。また、ゲートドライバ２２は、走査線２４Ｍ，…の表示領域２１の下寄り、垂直走査下方向から、表示領域２１の上寄り、垂直走査上方向へ順に走査信号を出力することもできる。
信号選択回路２３は、ドライバＩＣ３から出力された画像信号を副画素Ｖｐｉｘに振り分ける。具体的に、信号選択回路２３は、第１制御信号（信号選択スイッチ制御信号ＡＳＷ，ＸＡＳＷ）に基づき、複数列の画像信号について時分割多重化された画素信号を各列毎の画像信号に分離する。
信号選択回路２３は、ＩＣチップ内に信号選択回路２３が形成され、ＩＣチップが表示パネル２の透光性絶縁基板に設けられた構成であってもよいし、信号選択回路２３が透光性絶縁基板上に形成された構成であってもよい。実施形態１では、信号選択回路２３は、回路が透光性絶縁基板上に形成された構成である。
図２は、実施形態１に係る表示装置１の画素Ｐｉｘを駆動する駆動回路を示す回路図である。表示領域２１には、副画素Ｖｐｉｘの薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）素子Ｔｒに表示データとして画素信号を供給する信号線２５ｎ、２５ｎ＋１、２５ｎ＋２、各ＴＦＴ素子Ｔｒを駆動する走査線２４ｍ、２４ｍ＋１、２４ｍ＋２等の配線が形成されている。このように、信号線２５ｎ、２５ｎ＋１、２５ｎ＋２は、上述したガラス基板の表面と平行な平面に延在し、副画素Ｖｐｉｘに画像を表示するための画素信号を供給する。副画素Ｖｐｉｘは、ＴＦＴ素子Ｔｒ及び液晶素子ＬＣを備えている。ＴＦＴ素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴで構成されている。ＴＦＴ素子Ｔｒのソース又はドレインの一方は信号線２５ｎ、２５ｎ＋１、２５ｎ＋２に接続され、ゲートは走査線２４ｍ、２４ｍ＋１、２４ｍ＋２に接続され、ソース又はドレインの他方は液晶素子ＬＣの一端に接続されている。液晶素子ＬＣは、一端がＴＦＴ素子Ｔｒのソース又はドレインの他方に接続され、他端が共通電極ＣＯＭに接続されている。
副画素Ｖｐｉｘは、走査線２４ｍ、２４ｍ＋１、２４ｍ＋２により、表示領域２１の同じ行に属する他の副画素Ｖｐｉｘと互いに接続されている。走査線２４ｍ、２４ｍ＋１、２４ｍ＋２は、ゲートドライバ２２と接続され、ゲートドライバ２２から走査信号の垂直走査パルスが供給される。また、副画素Ｖｐｉｘは、信号線２５ｎ、２５ｎ＋１、２５ｎ＋２により、表示領域２１の同じ列に属する他の副画素Ｖｐｉｘと互いに接続されている。信号線２５ｎ、２５ｎ＋１、２５ｎ＋２は、信号選択回路２３と接続され、信号選択回路２３を介して画素信号が供給される。さらに、副画素Ｖｐｉｘは、共通電極ＣＯＭにより、表示領域２１の同じ列に属する他の副画素Ｖｐｉｘと互いに接続されている。共通電極ＣＯＭは、後述する共通電極駆動回路と接続され、共通電極駆動回路が出力するコモン電位ＶＣＯＭによる駆動信号が供給される。なお、本実施形態において、ドライバＩＣ３は、共通電極駆動回路を備え、当該コモン電位ＶＣＯＭを出力する機能を有している。
図１に示すゲートドライバ２２は、図２に示す走査線２４ｍ、２４ｍ＋１、２４ｍ＋２を介して、副画素ＶｐｉｘのＴＦＴ素子Ｔｒのゲートにゲート信号を印加することにより、表示領域２１にマトリクス状に形成されている副画素Ｖｐｉｘのうちの１行（１水平ライン）を表示駆動の対象として順次選択する。ドライバＩＣ３は、画素信号を、図２に示す信号線２５ｎ、２５ｎ＋１、２５ｎ＋２を介して、ゲートドライバ２２により順次選択される１水平ラインを含む副画素Ｖｐｉｘにそれぞれ供給する。そして、これらの副画素Ｖｐｉｘでは、供給される画素信号に応じて、１水平ラインの表示が行われるようになっている。
上述したように、表示装置１は、ゲートドライバ２２が走査線２４ｍ、２４ｍ＋１、２４ｍ＋２を順次走査するように駆動することにより、１水平ラインが順次選択される。また、表示装置１は、１水平ラインに属する副画素Ｖｐｉｘに対して、ドライバＩＣ３の制御下で画素信号を表示領域２１に伝送する。これによって、１水平ラインずつ表示が行われる。
実施形態１では、液晶表示装置である表示装置１の表示領域２１に設けられた画素Ｐｉｘの駆動方式として、カラム反転駆動方式が採用されている。カラム反転駆動方式は、１カラム（１画素列）単位で表示領域２１に出力される画素信号の極性を反転させる駆動方式である。
他の駆動方式として、ライン反転、ドット反転、フレーム反転などの駆動方式が知られている。ライン反転は、１ライン（１画素行）に相当する１Ｈ（Ｈは水平期間）の時間周期で画素信号の極性を反転させる駆動方式である。ドット反転は、互いに隣接する上下左右の副画素毎に画素信号の極性を交互に反転させる駆動方式である。フレーム反転は、１画面に相当する１フレーム毎に全副画素に書き込む画素信号を一度に同じ極性で反転させる駆動方式である。表示装置１は、上記の各駆動方式のいずれを採用することも可能である。
また、表示領域２１は、カラーフィルタを有する。カラーフィルタは、格子形状のブラックマトリクス７６ａと、開口部７６ｂと、を有する。ブラックマトリクス７６ａは、図２に示すように副画素Ｖｐｉｘの外周を覆うように形成されている。つまり、ブラックマトリクス７６ａは、二次元配置された副画素Ｖｐｉｘと副画素Ｖｐｉｘとの境界に配置されることで、格子形状となる。ブラックマトリクス７６ａは、光の吸収率が高い材料で形成されている。開口部７６ｂは、ブラックマトリクス７６ａの格子形状で形成されている開口であり、副画素Ｖｐｉｘに対応して配置されている。
開口部７６ｂは、例えば、３色の出力用副画素に対応する色領域を含む。具体的には、開口部７６ｂは、例えば、第１の色、第２の色、第３の色の一形態である赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域を含む。カラーフィルタは、開口部７６ｂに例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域を行方向に沿って周期的に配列する。実施形態１では、図２に示す各副画素ＶｐｉｘにＲ、Ｇ、Ｂの３色の色領域が１組として画素Ｐｉｘとして対応付けられている。このように、表示パネル２は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の出力用副画素（副画素Ｖｐｉｘ）が配列された画素（画素Ｐｉｘ）を複数有し、複数の画素がマトリクス状に配置された表示領域（例えば表示領域２１）を有する表示部として機能する。
なお、副画素Ｖｐｉｘの色及び色の組み合わせは上記で例示した色に限られず、適宜変更可能である。例えば、副画素Ｖｐｉｘの色は４色以上であってもよいし、２色以下であってもよい。具体例として、第４の色として白（Ｗ）が設定された場合、この白（Ｗ）の開口部７６ｂに対してカラーフィルタによる着色は施されない。第４の色が他の色である場合、第４の色として採用された色がカラーフィルタにより着色される。第５の色以降の色についても同様である。また、２色以下の色は、Ｒ，Ｇ，Ｂ以外の色であってよい。副画素Ｖｐｉｘは、所謂モノクロ表示に対応した画素であってよい。その場合、副画素Ｖｐｉｘの色を白（Ｗ）とし、１つの副画素Ｖｐｉｘが１つの画素Ｐｉｘを構成するようにしてよい。
表示領域２１は、正面に直交する方向からみた場合、走査線２４と信号線２５がカラーフィルタのブラックマトリクス７６ａと重なる領域に配置されている。つまり、走査線２４及び信号線２５は、正面に直交する方向からみた場合、ブラックマトリクス７６ａの後ろに隠されることになる。また、表示領域２１は、ブラックマトリクス７６ａが配置されていない領域が開口部７６ｂとなる。
図２に示すように、走査線２４ｍ、２４ｍ＋１、２４ｍ＋２が等間隔で配置され、信号線２５ｎ、２５ｎ＋１、２５ｎ＋２も等間隔で配置されている。そして、副画素Ｖｐｉｘは、走査線２４ｍ、２４ｍ＋１、２４ｍ＋２と信号線２５ｎ、２５ｎ＋１、２５ｎ＋２とで区画される領域に、同じ方向を向いて配置されている。
図３は、実施形態１に係る表示装置のドライバＩＣの内部ブロック構成の一例を示す図である。図３に示すように、ドライバＩＣ３は、内部ブロック構成として、電源生成回路３１、外部から入力される映像信号Ｖｄｉｓｐの処理を行い、画像信号Ｓｏｕｒｃｅ＿ＲＧＢを出力する映像処理回路３２、タイミング制御回路３３、パネル制御信号生成回路３５、及び、共通電極ＣＯＭにコモン電位ＶＣＯＭによる駆動信号を供給する共通電極駆動回路３６を備えている。
ドライバＩＣ３は、外部から映像信号Ｖｄｉｓｐ、電圧値ＶＳＰの第１正電源及び電圧値ＶＳＮの第１負電源を含む第１電源が入力される。映像処理回路３２、パネル制御信号生成回路３５、及び共通電極駆動回路３６は、第１電源（第１正電源、第１負電源）の電力が供給されて動作する回路である。第１正電源の電圧値ＶＳＰは、例えば＋５．５［Ｖ］である。第１負電源の電圧値ＶＳＮは、例えば−５．５［Ｖ］である。
電源生成回路３１は、第１電源（第１正電源、第１負電源）の電圧を昇圧して第２電源（第２正電源、第２負電源）及び第３電源（第３正電源、第３負電源）を生成する回路である。第２正電源及び第３正電源は、例えば第１正電源の電圧を正の方向に昇圧して得られる。第２負電源及び第３負電源は、例えば第１負電源の電圧を負の方向に昇圧して得られる。なお、本実施形態では、第２正電源の電圧値をＶＧＨＯ１、第２負電源の電圧値をＶＧＬＯ１としている。また、第３正電源の電圧値をＶＧＨＯ２、第３負電源の電圧値をＶＧＬＯ２としている。
図４は、電源生成回路のブロック構成の一例を示す図である。図４に示すように、本実施形態において、第２正電源（電圧値ＶＧＨＯ１）及び第２負電源（電圧値ＶＧＬＯ１）は、第１昇圧回路３１１で生成される。また、第３正電源（電圧値ＶＧＨＯ２）及び第３負電源（電圧値ＶＧＬＯ２）は、第２昇圧回路３１２で生成される。各昇圧回路は、例えばチャージポンプ回路等で構成することができる。
なお、本実施形態において、第２正電源の電圧値ＶＧＨＯ１及び第３正電源の電圧値ＶＧＨＯ２は、同じ電圧値であっても良いし、それぞれ異なっていても良い。以下の説明では、第１正電源の電圧値ＶＳＰ、第２正電源の電圧値ＶＧＨＯ１、第３正電源の電圧値ＶＧＨＯ２の大小関係を、ＶＳＰ＜ＶＧＨＯ１＜ＶＧＨＯ２としている。
また、本実施形態において、第２負電源の電圧値ＶＧＬＯ１及び第３負電源の電圧値ＶＧＬＯ２は、同じ電圧値であっても良いし、それぞれ異なっていても良い。以下の説明では、第１負電源の電圧値ＶＳＮ、第２負電源の電圧値ＶＧＬＯ１、第３負電源の電圧値ＶＧＬＯ２の大小関係を、ＶＳＮ＞ＶＧＬＯ２＞ＶＧＬＯ１としている。
第２電源（第２正電源、第２負電源）及び第３電源（第３正電源、第３負電源）の電力は、パネル制御信号生成回路３５に供給される。具体的に、第２電源（第２正電源、第２負電源）の電力は、パネル制御信号生成回路３５の第１制御信号出力回路３５１（後述）に供給される。また、第２電源（第２正電源、第２負電源）の電力は、ゲートドライバ２２の電源として出力される。第３電源（第３正電源、第３負電源）の電力は、パネル制御信号生成回路３５の第２制御信号出力回路３５２（後述）に供給される。
タイミング制御回路３３は、ゲートドライバ２２に供給する第１制御信号（スタートパルス信号ＳＰ、シフトクロックパルス信号ＳＣＫ）を生成する回路である。
また、タイミング制御回路３３は、信号選択回路２３に供給する第２制御信号（信号選択スイッチ制御信号ＡＳＷ，ＸＡＳＷ）を生成する回路である。
図５は、パネル制御信号生成回路のブロック構成の一例を示す図である。図５に示すように、パネル制御信号生成回路３５は、第１制御信号出力回路３５１及び第２制御信号出力回路３５２を含む。第１制御信号出力回路３５１は、スタートパルス信号ＳＰ、シフトクロックパルス信号ＳＣＫに対応してそれぞれ設けられる。また第２制御信号出力回路３５２は、信号選択スイッチ制御信号ＡＳＷ，ＸＡＳＷに対応してそれぞれ複数設けられる。
第１制御信号出力回路３５１は、第２電源（第２正電源（電圧値ＶＧＨＯ１）、第２負電源（電圧値ＶＧＬＯ１））の電力が供給され、タイミング制御回路３３により生成された第１制御信号（スタートパルス信号ＳＰ、シフトクロックパルス信号ＳＣＫ）を第２電源（第２正電源（電圧値ＶＧＨＯ１）、第２負電源（電圧値ＶＧＬＯ１））のレベルに変換して出力する回路である。
第２制御信号出力回路３５２は、第３電源（第３正電源（電圧値ＶＧＨＯ２）、第３負電源（電圧値ＶＧＬＯ２））の電力が供給され、タイミング制御回路３３により生成された第２制御信号（信号選択スイッチ制御信号ＡＳＷ，ＸＡＳＷ）を第３電源（第３正電源（電圧値ＶＧＨＯ２）、第３負電源（電圧値ＶＧＬＯ２））のレベルに変換して出力する回路である。
第１制御信号出力回路３５１は、例えば、図５に示すように、レベルシフタと、ｎ型スイッチｎＳＷ及びｐ型スイッチｐＳＷが第２正電源（電圧値ＶＧＨＯ１）と第２負電源（電圧値ＶＧＬＯ１）との間に直列接続された回路とで構成することができる。
また、第２制御信号出力回路３５２は、例えば、図５に示すように、レベルシフタと、ｎ型スイッチｎＳＷ及びｐ型スイッチｐＳＷが第３正電源（電圧値ＶＧＨＯ２）と第３負電源（電圧値ＶＧＬＯ２）との間に直列接続された回路とで構成することができる。
図５において、ｎ型スイッチｎＳＷ及びｐ型スイッチｐＳＷは、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）である。すなわち、ｎ型スイッチｎＳＷは所謂ｎＭＯＳであり、ｐ型スイッチｐＳＷは所謂ｐＭＯＳである。
なお、図５に示す第１制御信号出力回路３５１及び第２制御信号出力回路３５２の構成は一例であって、第１制御信号出力回路３５１及び第２制御信号出力回路３５２の構成はこれに限るものではない。
図６は、信号選択回路が有するスイッチ回路の基本的構成を示す模式図である。図７は、実施形態１に係る信号選択回路の一例を示す模式的な回路図である。
図６に示すスイッチ回路は、ｎ型スイッチｎＳＷ及びｐ型スイッチｐＳＷを有する。ｎ型スイッチｎＳＷは、正値で開くスイッチ素子であり、主に、負の信号が経路上に流れる際に開くように動作を制御される。ｐ型スイッチｐＳＷは、負値で開くスイッチ素子であり、主に、正の信号が経路上に流れる際に開くように動作を制御される。より具体的には、ｎ型スイッチｎＳＷは所謂ｎＭＯＳであり、ｐ型スイッチｐＳＷは所謂ｐＭＯＳである。
図７に示すように、信号選択回路２３は、例えば図６に示す態様のスイッチ回路を、１画素Ｐｉｘを構成する副画素Ｖｐｉｘの数だけ設け、これらスイッチ回路を適宜制御することにより、画像信号Ｓｏｕｒｃｅ＿ＲＧＢに時分割多重化された画素信号Ｓｏｕｒｃｅ＿Ｒ，Ｇ，Ｂを分離する。
具体的に、タイミング制御回路３３は、図７に示す信号選択スイッチ制御信号ＡＳＷＲ，ＡＳＷＧ，ＡＳＷＢ，ＸＡＳＷＲ，ＸＡＳＷＧ，ＸＡＳＷＢを生成する。図８は、各画素信号と信号選択スイッチ制御信号との関係を示すタイミングチャートである。
図８では、カラム反転駆動方式を採用した例を示している。このため、各画素信号Ｓｏｕｒｃｅ＿Ｒ，Ｇ，Ｂは、１カラム（１画素列）単位で極性が反転している。
図８に示すように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各副画素Ｖｐｉｘに対応した各画素信号Ｓｏｕｒｃｅ＿Ｒ，Ｇ，Ｂに同期したタイミングで、各スイッチ回路をオン制御する。これにより、画像信号Ｓｏｕｒｃｅ＿ＲＧＢに時分割多重化された画素信号Ｓｏｕｒｃｅ＿Ｒ，Ｇ，Ｂを分離することができる。
なお、図８では、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の順に画素信号Ｓｏｕｒｃｅ＿Ｒ，Ｇ，Ｂが出力されているが、副画素Ｖｐｉｘの色に応じた画素信号の出力順序は任意であり、適宜変更可能である。
図９は、ゲートドライバのブロック構成の一例を示す図である。ゲートドライバ２２は、例えば、図８に示すように、シフトレジスタと、ｎ型スイッチｎＳＷ及びｐ型スイッチｐＳＷが第２正電源（電圧値ＶＧＨＯ１）と第２負電源（電圧値ＶＧＬＯ１）との間に直列接続された出力回路とで構成される。ｎ型スイッチｎＳＷは所謂ｎＭＯＳであり、ｐ型スイッチｐＳＷは所謂ｐＭＯＳである。なお、出力回路の構成はこれに限るものではない。
シフトレジスタは、第２電源（電圧値ＶＧＯ１の第２正電源及び電圧値ＶＧＬＯ１の第２負電源）が供給される。シフトレジスタは、第１制御信号出力回路３５１から出力される第１制御信号（スタートパルス信号ＳＰ、シフトクロックパルス信号ＳＣＫ）に基づき、走査線２４に順次供給する走査信号ＧＡＴＥ（ｎ），ＧＡＴＥ（ｎ＋１）を生成する回路である。
走査信号ＧＡＴＥ（ｎ）は、ｎ行（ｎは自然数）の走査線２４に対し、出力回路を介して出力される。走査信号ＧＡＴＥ（ｎ＋１）は、ｎ＋１行の走査線２４に対し、出力回路を介して出力される。図９では、走査信号ＧＡＴＥ（ｎ），ＧＡＴＥ（ｎ＋１）に対してそれぞれ１回路分図示している。
図１０は、実施形態１に係る表示装置の各部の電圧遷移例を示すタイミングチャートである。図１０に示す期間（ｎ）Ｈは、走査信号ＧＡＴＥ（ｎ）によってｎ行に属する副画素ＶｐｉｘのＴＦＴ素子Ｔｒのゲートにゲート信号が印加される期間を示している。また、期間（ｎ＋１）Ｈは、期間（ｎ）Ｈに続く走査信号ＧＡＴＥ（ｎ＋１）によってｎ＋１行に属する副画素ＶｐｉｘのＴＦＴ素子Ｔｒのゲートにゲート信号が印加される期間を示している。
本実施形態において、タイミング制御回路３３により生成された第１制御信号（スタートパルス信号ＳＰ、シフトクロックパルス信号ＳＣＫ）は、第２電源（第２正電源（電圧値ＶＧＨＯ１）、第２負電源（電圧値ＶＧＬＯ１））の電力が供給される第１制御信号出力回路３５１を介して、ゲートドライバ２２に出力される。また、ゲートドライバ２２は、第２電源（第２正電源（電圧値ＶＧＨＯ１）、第２負電源（電圧値ＶＧＬＯ１））の電力が供給されて動作する。この結果として、図１０に示すように、第１制御信号であるシフトクロックパルス信号ＳＣＫ、第１制御信号であるスタートパルス信号ＳＰ及びシフトクロックパルス信号ＳＣＫに基づき生成される走査信号ＧＡＴＥ（ｎ），ＧＡＴＥ（ｎ＋１）は、第２電源である第２正電源の電圧値ＶＧＨＯ１と第２負電源の電圧値ＶＧＬＯ１との間で、「Ｌ」期間と「Ｈ」期間とが切り替わる。
また、本実施形態において、タイミング制御回路３３により生成された第２制御信号（信号選択スイッチ制御信号ＡＳＷＲ，ＡＳＷＧ，ＡＳＷＢ，ＸＡＳＷＲ，ＸＡＳＷＧ，ＸＡＳＷＢ）は、第３電源（第３正電源（電圧値ＶＧＨＯ２）、第３負電源（電圧値ＶＧＬＯ２））の電力が供給される第２制御信号出力回路３５２を介して、信号選択回路２３に出力される。この結果として、図１０に示すように、第２制御信号である信号選択スイッチ制御信号ＡＳＷＲ，ＡＳＷＧ，ＡＳＷＢ，ＸＡＳＷＲ，ＸＡＳＷＧ，ＸＡＳＷＢは、第３電源である第３正電源の電圧値ＶＧＨＯ２と第３負電源の電圧値ＶＧＬＯ２との間で、「Ｌ」期間と「Ｈ」期間とが切り替わる。
図１０に示す各信号のスイッチング動作により、電源線にスイッチングノイズが発生する場合がある。特に、信号選択回路２３に供給される第２制御信号（信号選択スイッチ制御信号ＡＳＷＲ，ＡＳＷＧ，ＡＳＷＢ，ＸＡＳＷＲ，ＸＡＳＷＧ，ＸＡＳＷＢ）の周波数は、表示パネル２の高解像度化や、表示パネル２の狭額縁化によるＲＧＢ画像信号Ｓｏｕｒｃｅ＿ＲＧＢの時分割数の増加に伴い高くなる。この場合、第２制御信号のスルーレートを設けノイズ削減を行うことが困難になる場合がある。
例えば、第１制御信号出力回路３５１、ゲートドライバ２２、及び第２制御信号出力回路３５２を同一電源で駆動する場合、第２制御信号（信号選択スイッチ制御信号ＡＳＷＲ，ＡＳＷＧ，ＡＳＷＢ，ＸＡＳＷＲ，ＸＡＳＷＧ，ＸＡＳＷＢ）のスイッチング動作により発生するスイッチングノイズは、電源線を介してゲートドライバ２２に伝搬する。ゲートドライバ２２に伝搬したスイッチングノイズは、表示領域２１内の全ての走査線２４から放射されることとなり、輻射ノイズが増大する要因となる。
本実施形態では、第１制御信号出力回路３５１及びゲートドライバ２２と、第２制御信号出力回路３５２とで、電力を供給する電源を異ならせている。具体的には、第１制御信号出力回路３５１及びゲートドライバ２２に電力を供給する第２電源（第２正電源（電圧値ＶＧＨＯ１）、第２負電源（電圧値ＶＧＬＯ１））と、第２制御信号出力回路３５２に電力を供給する第３電源（第３正電源（電圧値ＶＧＨＯ２）、第３負電源（電圧値ＶＧＬＯ２））とを、電源生成回路３１の昇圧回路を介した別系統の電源としている。これにより、第２制御信号（信号選択スイッチ制御信号ＡＳＷＲ，ＡＳＷＧ，ＡＳＷＢ，ＸＡＳＷＲ，ＸＡＳＷＧ，ＸＡＳＷＢ）のスイッチング動作により発生するスイッチングノイズのゲートドライバ２２への伝播が抑制され、輻射ノイズを抑制することができる。
なお、上述した実施形態１では、第１電源（第１正電源、第１負電源）の電圧を昇圧して第２電源（第２正電源、第２負電源）及び第３電源（第３正電源、第３負電源）を生成する例について説明したがこれに限定されない。第１制御信号出力回路３５１及びゲートドライバ２２に電力を供給する電源と、第２制御信号出力回路３５２に電力を供給する電源とのうち、少なくとも一方が、第１電源（第１正電源、第１負電源）の電圧が昇圧回路により昇圧された電源であれば良い。
また、上述した実施形態１では、第１電源、第２電源、及び第３電源がそれぞれ正の電圧値の正電源と負の電圧値の負電源とを含む例について説明したがこれに限定されない。例えば、第１電源、第２電源、及び第３電源がそれぞれ正電源あるいは負電源の単電源であっても良い。
以上説明したように、実施形態に係る表示装置１は、表示領域２１にマトリクス状に配置された複数の画素（副画素Ｖｐｉｘ）と、表示領域２１において行方向に並ぶ副画素Ｖｐｉｘに接続され、走査信号が供給される走査線２４と、表示領域２１において列方向に並ぶ副画素Ｖｐｉｘに接続され、画素信号が供給される信号線２５と、走査線２４に走査信号を供給するゲートドライバ２２と、画像信号に時分割多重化された画素信号を分離する信号選択回路２３と、ゲートドライバ２２に供給する第１制御信号（スタートパルス信号ＳＰ、シフトクロックパルス信号ＳＣＫ）を出力する第１制御信号出力回路３５１と、信号選択回路２３に供給する第２制御信号（信号選択スイッチ制御信号ＡＳＷ，ＸＡＳＷ）を出力する第２制御信号出力回路３５２と、を備える。ゲートドライバ２２及び第１制御信号出力回路３５１と、第２制御信号出力回路３５２とのうち、少なくとも一方は、第１電源（第１正電源、第１負電源）の電圧が昇圧回路により昇圧された電力が供給されて表示動作を行う。
上記構成により、第２制御信号（信号選択スイッチ制御信号ＡＳＷ，ＸＡＳＷ）のスイッチング動作により発生するスイッチングノイズのゲートドライバ２２への伝播が抑制され、輻射ノイズを抑制することができる。
本実施形態により、輻射ノイズを抑制することができる表示装置１を提供することができる。
（実施形態２）
図１１は、実施形態２に係る表示装置のドライバＩＣの内部ブロック構成の一例を示す図である。図１２は、実施形態２に係る信号選択回路の一例を示す模式的な回路図である。図１３は、実施形態２に係る表示装置の各部の電圧遷移例を示すタイミングチャートである。なお、上述した実施形態１と同一の機能を有する構成には同一の符号を付して説明を省略し、実施形態２の表示装置について実施形態１との相違点を中心に説明する。
実施形態２では、実施形態１と同様に、表示装置１の表示領域２１に設けられた画素Ｐｉｘの駆動方式として、カラム反転駆動方式が採用されている。ドライバＩＣ３ａは、第２制御信号として、奇数列の副画素Ｖｐｉｘ用の信号選択スイッチ制御信号ＡＳＷｏｄｄ，ＸＡＳＷｏｄｄと、偶数列の副画素Ｖｐｉｘ用の信号選択スイッチ制御信号ＡＳＷｅｖｅｎ，ＸＡＳＷｅｖｅｎを出力する。
本実施形態では、画素信号が正極性である場合には、第２制御信号である信号選択スイッチ制御信号ＡＳＷｏｄｄ，ＸＡＳＷｏｄｄ，ＡＳＷｅｖｅｎ，ＸＡＳＷｅｖｅｎ用の電源として、第３負電源（電圧値ＶＧＬＯ２）の電力に代えて、第１負電源（電圧値ＶＳＮ）の電力を供給する。また、画素信号が負極性である場合には、第２制御信号である信号選択スイッチ制御信号ＡＳＷｏｄｄ，ＸＡＳＷｏｄｄ，ＡＳＷｅｖｅｎ，ＸＡＳＷｅｖｅｎ用の電源として、第３正電源（電圧値ＶＧＨＯ２）の電力に代えて、第１正電源（電圧値ＶＰＮ）の電力を供給する。これにより、第２制御信号である信号選択スイッチ制御信号ＡＳＷｏｄｄ，ＸＡＳＷｏｄｄ，ＡＳＷｅｖｅｎ，ＸＡＳＷｅｖｅｎの振幅値を小さくすることができ、第２制御信号（信号選択スイッチ制御信号ＡＳＷｏｄｄ，ＸＡＳＷｏｄｄ，ＡＳＷｅｖｅｎ，ＸＡＳＷｅｖｅｎ）のスイッチング動作により発生するスイッチングノイズを小さくすることができる。
パネル制御信号生成回路３５ａは、第１電源（第１正電源（電圧値ＶＳＰ）、第１負電源（電圧値ＶＳＮ））の電力と第３電源（第３正電源（電圧値ＶＧＨＯ２）、第３負電源（電圧値ＶＧＬＯ２））の電力とを切り替えて、第２制御信号出力回路３５２ａに供給する第１電源切替回路３５３を備える。
期間（ｎ）Ｈにおいて、第１電源切替回路３５３は、信号選択スイッチ制御信号ＡＳＷｏｄｄ，ＸＡＳＷｏｄｄ用の電源として、第２制御信号出力回路３５２ａに第３正電源（電圧値ＶＧＨＯ２）の電力及び第１負電源（電圧値ＶＳＮ）の電力を供給する。これにより、図１３に示すように、期間（ｎ）Ｈにおいて、第２制御信号である信号選択スイッチ制御信号ＡＳＷｏｄｄＲ，ＡＳＷｏｄｄＧ，ＡＳＷｏｄｄＢ，ＸＡＳＷｏｄｄＲ，ＸＡＳＷｏｄｄＧ，ＸＡＳＷｏｄｄＢは、第３電源である第３正電源の電圧値ＶＧＨＯ２と第１電源である第１負電源の電圧値ＶＳＮとの間で、「Ｌ」期間と「Ｈ」期間とが切り替わる。
また、期間（ｎ）Ｈにおいて、第１電源切替回路３５３は、信号選択スイッチ制御信号ＡＳＷｅｖｅｎ，ＸＡＳＷｅｖｅｎ用の電源として、第２制御信号出力回路３５２ａに第１正電源（電圧値ＶＳＰ）の電力及び第３負電源（電圧値ＶＧＬＯ２）の電力を供給する。これにより、図１３に示すように、期間（ｎ）Ｈにおいて、第２制御信号である信号選択スイッチ制御信号ＡＳＷｅｖｅｎＲ，ＡＳＷｅｖｅｎＧ，ＡＳＷｅｖｅｎＢ，ＸＡＳＷｅｖｅｎＲ，ＸＡＳＷｅｖｅｎＧ，ＸＡＳＷｅｖｅｎＢは、第１電源である第１正電源の電圧値ＶＳＰと第３電源である第３負電源の電圧値ＶＧＬＯ２との間で、「Ｌ」期間と「Ｈ」期間とが切り替わる。
期間（ｎ＋１）Ｈにおいて、第１電源切替回路３５３は、信号選択スイッチ制御信号ＡＳＷｏｄｄ，ＸＡＳＷｏｄｄ用の電源として、第２制御信号出力回路３５２ａに第１正電源（電圧値ＶＳＰ）の電力及び第３負電源（電圧値ＶＧＬＯ２）の電力を供給する。これにより、図１３に示すように、期間（ｎ＋１）Ｈにおいて、第２制御信号である信号選択スイッチ制御信号ＡＳＷｏｄｄＲ，ＡＳＷｏｄｄＧ，ＡＳＷｏｄｄＢ，ＸＡＳＷｏｄｄＲ，ＸＡＳＷｏｄｄＧ，ＸＡＳＷｏｄｄＢは、第１電源である第１正電源の電圧値ＶＳＰと第３電源である第３負電源の電圧値ＶＧＬＯ２との間で、「Ｌ」期間と「Ｈ」期間とが切り替わる。
また、期間（ｎ＋１）Ｈにおいて、第１電源切替回路３５３は、信号選択スイッチ制御信号ＡＳＷｅｖｅｎ，ＸＡＳＷｅｖｅｎ用の電源として、第２制御信号出力回路３５２ａに第３正電源（電圧値ＶＧＨＯ２）の電力及び第１負電源（電圧値ＶＳＮ）の電力を供給する。これにより、図１３に示すように、期間（ｎ＋１）Ｈにおいて、第２制御信号である信号選択スイッチ制御信号ＡＳＷｅｖｅｎＲ，ＡＳＷｅｖｅｎＧ，ＡＳＷｅｖｅｎＢ，ＸＡＳＷｅｖｅｎＲ，ＸＡＳＷｅｖｅｎＧ，ＸＡＳＷｅｖｅｎＢは、第３電源である第３正電源の電圧値ＶＧＨＯ２と第１電源である第１負電源の電圧値ＶＳＮとの間で、「Ｌ」期間と「Ｈ」期間とが切り替わる。
これにより、信号選択回路２３ａの各スイッチ回路は、実施形態１よりも信号選択スイッチ制御信号ＡＳＷｏｄｄ，ＸＡＳＷｏｄｄ，ＡＳＷｅｖｅｎ，ＸＡＳＷｅｖｅｎの振幅値を小さくすることができる。これにより、第２制御信号（信号選択スイッチ制御信号ＡＳＷｏｄｄ，ＸＡＳＷｏｄｄ，ＡＳＷｅｖｅｎ，ＸＡＳＷｅｖｅｎ）のスイッチング動作により発生するスイッチングノイズを小さくすることができ、輻射ノイズを実施形態１よりも抑制することができる。
本実施形態により、輻射ノイズを抑制することができる表示装置１を提供することができる。
（実施形態３）
図１４は、実施形態３に係る表示装置のドライバＩＣの内部ブロック構成の一例及び第１動作例を示す図である。図１５は、実施形態３に係る表示装置のドライバＩＣの内部ブロック構成の一例及び第２動作例を示す図である。図１６は、実施形態３に係る表示装置における表示期間と検出期間との時分割例を示す図である。図１７は、実施形態３に係る表示装置の各部の電圧遷移例を示すタイミングチャートである。なお、上述した実施形態１，２と同一の機能を有する構成には同一の符号を付して説明を省略し、実施形態３の表示装置について実施形態１，２との相違点を中心に説明する。
実施形態３では、表示パネル１に静電容量型のタッチセンサが一体化された構成における動作について説明する。表示パネル１に静電容量型のタッチセンサが一体化された構成の一例として、表示に用いられる共通電極を複数の共通電極に分割し、複数の共通電極と対向して複数の検出電極を設け、表示期間とは異なるタッチ検出期間に複数の共通電極を駆動し、複数の検出電極の変動度合いを検出することでタッチの有無を検出するミューチュアル検出方式がある。また、表示パネル１に静電容量型のタッチセンサが一体化された構成の他の一例として、表示に用いられる共通電極を複数の共通電極に分割し、この複数の共通電極を表示期間とは異なるタッチ検出期間に駆動し、自己の共通電極の変動度合いを検出してタッチの有無を行うセルフ検出方式がある。
図１６に示すように、本実施形態では、表示モードで動作する表示期間Ｐｄと、検出モードで動作する検出期間Ｐｔとが時分割で交互に実行される。図１６に示す例では、１フレーム期間１Ｆを複数の表示期間Ｐｄに分割し、各表示期間Ｐｄの間に検出期間Ｐｔ１を設けた例を示しているが、表示期間Ｐｄ及び検出期間Ｐｔの態様はこれに限らない。
図１４及び図１５に示す例において、共通電極駆動回路３６ａは、検出期間Ｐｔにおいて、タッチ検出を行う際の駆動信号Ｖｔｄを供給する。駆動信号Ｖｔｄは、所定期間毎にＧＮＤ電位から波高値ＶＤでトグルする信号である。なお、本実施形態において、第２正電源（電圧値ＶＧＨＯ１）と第３正電源（電圧値ＶＧＨＯ２）との電位差、及び、第２負電源（電圧値ＶＧＬＯ１）と第３負電源（電圧値ＶＧＬＯ２）との電位差は、駆動信号Ｖｔｄの波高値ＶＤと略等値としている。
図１４及び図１５に示すように、ドライバＩＣ３ｂは、第２電源（第２正電源（電圧値ＶＧＨＯ１）、第２負電源（電圧値ＶＧＬＯ１））の電力と、第３電源（第３正電源（電圧値ＶＧＨＯ２）、第３負電源（電圧値ＶＧＬＯ２））の電力とを切り替えて、第１制御信号出力回路３５１及びゲートドライバ２２に供給する第２電源切替回路３７を備えている。
表示期間Ｐｄにおいて、第２電源切替回路３７は、第２電源（第２正電源（電圧値ＶＧＨＯ１）、第２負電源（電圧値ＶＧＬＯ１））の電力を、第１制御信号出力回路３５１及びゲートドライバ２２に供給する（図１４）。このとき、パネル制御信号生成回路３５ｂの第１電源切替回路３５３ａは、第３電源（第３正電源（電圧値ＶＧＨＯ２）、第３負電源（電圧値ＶＧＬＯ２））の電力を、第２制御信号出力回路３５２に供給する。これにより、表示期間Ｐｄにおいて、実施形態１と同様に、第１制御信号出力回路３５１及びゲートドライバ２２に第２電源（第２正電源（電圧値ＶＧＨＯ１）、第２負電源（電圧値ＶＧＬＯ１））の電力が供給され、第２制御信号出力回路３５２に第３電源（第３正電源（電圧値ＶＧＨＯ２）、第３負電源（電圧値ＶＧＬＯ２））の電力が供給される。
検出期間Ｐｔにおいて、第２電源切替回路３７は、駆動信号Ｖｔｄと同期して、第２電源（第２正電源（電圧値ＶＧＨＯ１）、第２負電源（電圧値ＶＧＬＯ１））と第３電源（第３正電源（電圧値ＶＧＨＯ２）、第３負電源（電圧値ＶＧＬＯ２））との間でトグルさせて（切り替えて）第１制御信号出力回路３５１及びゲートドライバ２２に供給する（図１４、図１５）。
このとき、パネル制御信号生成回路３５ｂの第１電源切替回路３５３ａは、第１制御信号出力回路３５１及びゲートドライバ２２に供給される電力が第２制御信号出力回路３５２にも供給されるように制御する。
これにより、第１制御信号であるシフトクロックパルス信号ＳＣＫ、第１制御信号であるスタートパルス信号ＳＰ及びシフトクロックパルス信号ＳＣＫに基づき生成される走査信号ＧＡＴＥ（ｎ），ＧＡＴＥ（ｎ＋１）、第２制御信号である信号選択スイッチ制御信号ＡＳＷＲ，ＡＳＷＧ，ＡＳＷＢ，ＸＡＳＷＲ，ＸＡＳＷＧ，ＸＡＳＷＢは、駆動信号Ｖｔｄと同期した信号となる。なお、これらの各信号は、表示期間Ｐｄから検出期間Ｐｔに切り替わったタイミングに応じて、第２正電源の電圧値ＶＧＨＯ１と第３正電源の電圧値ＶＧＨＯ２との間でトグルする信号、あるいは、第２負電源の電圧値ＶＧＬＯ１と第３負電源の電圧値ＶＧＬＯ２との間でトグルする信号の何れかとなる。
（変形例）
図１８は、実施形態３の変形例に係る表示装置の各部の電圧遷移例を示すタイミングチャートである。図１８に示す例では、検出期間Ｐｔにおいて、第２電源切替回路３７をオフ制御する。すなわち、第２電源（第２正電源（電圧値ＶＧＨＯ１）、第２負電源（電圧値ＶＧＬＯ１））から供給される電力、及び、第３電源（第３正電源（電圧値ＶＧＨＯ２）、第３負電源（電圧値ＶＧＬＯ２））から供給される電力の何れも選択しない。これにより、第１制御信号であるシフトクロックパルス信号ＳＣＫ、第１制御信号であるスタートパルス信号ＳＰ及びシフトクロックパルス信号ＳＣＫに基づき生成される走査信号ＧＡＴＥ（ｎ），ＧＡＴＥ（ｎ＋１）、第２制御信号である信号選択スイッチ制御信号ＡＳＷＲ，ＡＳＷＧ，ＡＳＷＢ，ＸＡＳＷＲ，ＸＡＳＷＧ，ＸＡＳＷＢをハイインピーダンスＨｉＺとする態様であっても良い。
（実施形態４）
図１９は、実施形態４に係る表示装置のドライバＩＣの内部ブロック構成の一例及び第１動作例を示す図である。図２０は、実施形態４に係る表示装置のドライバＩＣの内部ブロック構成の一例及び第２動作例を示す図である。なお、上述した実施形態１，２，３と同一の機能を有する構成には同一の符号を付して説明を省略する。
実施形態４に係るドライバＩＣ３ｃでは、表示期間Ｐｄにおける電源供給は実施形態２と同様である。すなわち、第２電源切替回路３７は、表示期間Ｐｄにおいて、第２電源（第２正電源（電圧値ＶＧＨＯ１）、第２負電源（電圧値ＶＧＬＯ１））から供給される電力を第１制御信号出力回路３５１及びゲートドライバ２２に供給する（図１９）。
このとき、パネル制御信号生成回路３５ｃの第１電源切替回路３５３ｂは、期間（ｎ）Ｈにおいて、第３正電源（電圧値ＶＧＨＯ２）及び第１負電源（電圧値ＶＳＮ）から供給される電力を、信号選択スイッチ制御信号ＡＳＷｏｄｄ，ＸＡＳＷｏｄｄ用の電源として第２制御信号出力回路３５２ａに供給し、第１正電源（電圧値ＶＳＰ）及び第３負電源（電圧値ＶＧＬＯ２）から供給される電力を、信号選択スイッチ制御信号ＡＳＷｅｖｅｎ，ＸＡＳＷｅｖｅｎ用の電源として第２制御信号出力回路３５２ａに供給する。
また、第１電源切替回路３５３ｂは、期間（ｎ＋１）Ｈにおいて、第１正電源（電圧値ＶＳＰ）及び第３負電源（電圧値ＶＧＬＯ２）から供給される電力を、信号選択スイッチ制御信号ＡＳＷｏｄｄ，ＸＡＳＷｏｄｄ用の電源として第２制御信号出力回路３５２ａに供給し、第３正電源（電圧値ＶＧＨＯ２）及び第１負電源（電圧値ＶＳＮ）から供給される電力を、信号選択スイッチ制御信号ＡＳＷｅｖｅｎ，ＸＡＳＷｅｖｅｎ用の電源として第２制御信号出力回路３５２ａに供給する。
また、実施形態４に係るドライバＩＣ３ｃでは、検出期間Ｐｔにおける電源供給は実施形態３と同様である。すなわち、第２電源切替回路３７は、検出期間Ｐｔにおいて、駆動信号Ｖｔｄと同期して、第２電源（第２正電源（電圧値ＶＧＨＯ１）、第２負電源（電圧値ＶＧＬＯ１））と第３電源（第３正電源（電圧値ＶＧＨＯ２）、第３負電源（電圧値ＶＧＬＯ２））との間でトグルさせて第１制御信号出力回路３５１及びゲートドライバ２２に供給する（図１９、図２０）。
このとき、パネル制御信号生成回路３５ｃの第１電源切替回路３５３ｂは、第１制御信号出力回路３５１及びゲートドライバ２２に供給される電力が第２制御信号出力回路３５２ａにも供給されるように制御する。
これにより、第１制御信号であるシフトクロックパルス信号ＳＣＫ、第１制御信号であるスタートパルス信号ＳＰ及びシフトクロックパルス信号ＳＣＫに基づき生成される走査信号ＧＡＴＥ（ｎ），ＧＡＴＥ（ｎ＋１）、第２制御信号である信号選択スイッチ制御信号ＡＳＷｏｄｄ，ＸＡＳＷｏｄｄ，ＡＳＷｅｖｅｎ，ＸＡＳＷｅｖｅｎは、それぞれ駆動信号Ｖｔｄと同期した信号となる。
なお、上述した実施形態では、映像処理回路、タイミング制御回路、パネル制御信号生成回路、及び、共通電極駆動回路をドライバＩＣ内に設けた例を示したが、これら各ブロックは、ドライバＩＣの外部に適宜個別に形成しても良い。
また、上述した実施形態２，４では、表示装置１の駆動方式として、カラム反転駆動方式が採用された例について説明したが、ライン反転、ドット反転、フレーム反転などの駆動方式においても同様である。すなわち、画素信号が正極性である場合には、第３正電源（電圧値ＶＧＨＯ２）及び第１負電源（電圧値ＶＳＮ）を、第２制御信号である信号選択スイッチ制御信号ＡＳＷｏｄｄ，ＸＡＳＷｏｄｄ，ＡＳＷｅｖｅｎ，ＸＡＳＷｅｖｅｎ用の電源として供給し、画素信号が負極性である場合には、第１正電源（電圧値ＶＰＮ）及び第３負電源（電圧値ＶＧＬＯ２）を、第２制御信号である信号選択スイッチ制御信号ＡＳＷｏｄｄ，ＸＡＳＷｏｄｄ，ＡＳＷｅｖｅｎ，ＸＡＳＷｅｖｅｎ用の電源として供給する。これにより、第２制御信号（信号選択スイッチ制御信号ＡＳＷｏｄｄ，ＸＡＳＷｏｄｄ，ＡＳＷｅｖｅｎ，ＸＡＳＷｅｖｅｎ）のスイッチング動作により発生するスイッチングノイズを小さくすることができる。なお、画素信号が正極性である場合にのみ、第３正電源（電圧値ＶＧＨＯ２）及び第１負電源（電圧値ＶＳＮ）を、第２制御信号である信号選択スイッチ制御信号ＡＳＷｏｄｄ，ＸＡＳＷｏｄｄ，ＡＳＷｅｖｅｎ，ＸＡＳＷｅｖｅｎ用の電源として供給する態様であっても良いし、画素信号が負極性である場合にのみ、第１正電源（電圧値ＶＰＮ）及び第３負電源（電圧値ＶＧＬＯ２）を、第２制御信号である信号選択スイッチ制御信号ＡＳＷｏｄｄ，ＸＡＳＷｏｄｄ，ＡＳＷｅｖｅｎ，ＸＡＳＷｅｖｅｎ用の電源として供給する態様であっても良い。
上述した各実施形態は、各構成要素を適宜組み合わせることが可能である。また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本実施形態によりもたらされるものと解される。
１ 表示装置
２ 表示パネル
３，３ａ，３ｂ，３ｃ ドライバＩＣ
２１ 表示領域
２２ ゲートドライバ
２３，２３ａ 信号選択回路
２４ 走査線
２５ 信号線
３１ 電源生成回路
３２ 映像処理回路
３３ タイミング制御回路
３５，３５ａ，３５ｂ，３５ｃ パネル制御信号生成回路
３６，３６ａ 共通電極駆動回路
３７ 第２電源切替回路
３１１ 第１昇圧回路
３１２ 第２昇圧回路
３５１ 第１制御信号出力回路
３５２，３５２ａ 第２制御信号出力回路
３５３，３５３ａ 第１電源切替回路
ＡＳＷ 信号選択スイッチ制御信号（第２制御信号）
ＣＯＭ 共通電極
ｎＳＷ ｎ型スイッチ
Ｐｉｘ 画素
ｐＳＷ ｐ型スイッチ
ＳＣＫ シフトクロックパルス信号（第１制御信号）
ＳＰ スタートパルス信号（第１制御信号）
Ｖｐｉｘ 副画素
ＸＡＳＷ 信号選択スイッチ制御信号（第２制御信号）

Claims (7)

  1. 表示領域にマトリクス状に配置された複数の画素と、
    前記表示領域において行方向に並ぶ前記各画素に接続され、走査信号が供給される走査線と、
    前記表示領域において列方向に並ぶ前記各画素に接続され、画素信号が供給される信号線と、
    前記走査線に前記走査信号を供給するゲートドライバと、
    画像信号に時分割多重化された前記画素信号を分離する信号選択回路と、
    前記ゲートドライバに供給する第１制御信号を出力する第１制御信号出力回路と、
    前記信号選択回路に供給する第２制御信号を出力する第２制御信号出力回路と、
    を備え、
    前記ゲートドライバ及び前記第１制御信号出力回路と、前記第２制御信号出力回路とのうち、少なくとも一方は、第１電源の電圧が昇圧回路により昇圧された電力が供給されて表示動作を行う、
    表示装置。
  2. 前記第１電源の電圧を第１昇圧回路で昇圧して第２電源を生成し、前記第１電源の電圧を第２昇圧回路で昇圧して前記第２電源とは異なる第３電源を生成する電源生成回路を備え、
    表示動作を行う際に、
    前記ゲートドライバ及び前記第１制御信号出力回路は、前記第２電源の電力が供給されて動作し、
    前記第２制御信号出力回路は、前記第１電源、前記第２電源、及び前記第３電源のうち、前記第２電源以外の電源の電力が供給されて動作する、
    請求項１に記載の表示装置。
  3. 前記第１電源は、第１正電源と第１負電源とを含み、
    前記第２電源は、第２正電源と第２負電源とを含み、
    前記第３電源は、第３正電源と第３負電源とを含む、
    請求項２に記載の表示装置。
  4. 前記第２制御信号は、前記画像信号に時分割多重化された前記画素信号を分離するための信号であり、
    前記第２制御信号出力回路は、
    前記画素信号が正極性である場合に、前記第３正電源の電力と前記第１負電源の電力とが供給されて動作する、
    請求項３に記載の表示装置。
  5. 前記第２制御信号出力回路は、
    前記画素信号が負極性である場合に、前記第１正電源の電力と前記第３負電源の電力とが供給されて動作する、
    請求項３又は４に記載の表示装置。
  6. 表示動作を行う表示期間と、検出動作を行う検出期間とが設けられ、
    前記検出期間において、
    前記ゲートドライバ、前記第１制御信号出力回路、及び前記第２制御信号出力回路は、検出動作を行う際の検出用駆動信号に同期して、前記第２電源の電力と前記第３電源の電力とが交互に供給される、
    請求項３から５の何れか一項に記載の表示装置。
  7. 前記第２正電源の電圧と前記第３正電源の電圧との電位差は、前記検出用駆動信号の波高値と略等しく、
    前記第２負電源の電圧と前記第３負電源の電圧との電位差は、前記検出用駆動信号の波高値と略等しい、
    請求項６に記載の表示装置。
JP2019158819A 2019-08-30 2019-08-30 表示装置 Active JP7269139B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019158819A JP7269139B2 (ja) 2019-08-30 2019-08-30 表示装置
US17/004,654 US11195489B2 (en) 2019-08-30 2020-08-27 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019158819A JP7269139B2 (ja) 2019-08-30 2019-08-30 表示装置

Publications (2)

Publication Number Publication Date
JP2021039179A true JP2021039179A (ja) 2021-03-11
JP7269139B2 JP7269139B2 (ja) 2023-05-08

Family

ID=74681286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019158819A Active JP7269139B2 (ja) 2019-08-30 2019-08-30 表示装置

Country Status (2)

Country Link
US (1) US11195489B2 (ja)
JP (1) JP7269139B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152346A (ja) * 1993-11-29 1995-06-16 Sanyo Electric Co Ltd アクティブマトリックス方式ｔｆｔ−ｌｃｄ
JP2000259111A (ja) * 1999-01-08 2000-09-22 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動回路
JP2003316328A (ja) * 2002-04-24 2003-11-07 Hitachi Displays Ltd 液晶表示装置
JP2004212932A (ja) * 2002-12-31 2004-07-29 Lg Philips Lcd Co Ltd 小型モジュール用平板表示装置
CN101375326A (zh) * 2006-01-31 2009-02-25 夏普株式会社 驱动电路、设置有驱动电路的显示设备
JP2015069019A (ja) * 2013-09-30 2015-04-13 シナプティクス・ディスプレイ・デバイス株式会社 半導体装置
JP2018018156A (ja) * 2016-07-25 2018-02-01 株式会社ジャパンディスプレイ 表示装置及びその駆動方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409768B2 (ja) * 2000-02-14 2003-05-26 Ｎｅｃエレクトロニクス株式会社 表示装置の回路
JP4409152B2 (ja) 2002-06-27 2010-02-03 株式会社ルネサステクノロジ 表示制御駆動装置および表示システム
CN100592368C (zh) 2004-07-21 2010-02-24 夏普株式会社 有源矩阵型显示装置以及其使用的驱动控制电路
KR20110024936A (ko) * 2009-09-03 2011-03-09 삼성전자주식회사 광범위 전원용 승압 회로, 그것을 포함하는 전자 장치 및 전압 승압 방법
JP5990134B2 (ja) * 2013-06-11 2016-09-07 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置及び電子機器
KR102241848B1 (ko) * 2014-08-12 2021-04-20 삼성디스플레이 주식회사 전원 공급 장치 및 이를 포함하는 유기발광 표시장치
JP6759616B2 (ja) * 2016-02-12 2020-09-23 セイコーエプソン株式会社 電気光学装置および電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152346A (ja) * 1993-11-29 1995-06-16 Sanyo Electric Co Ltd アクティブマトリックス方式ｔｆｔ−ｌｃｄ
JP2000259111A (ja) * 1999-01-08 2000-09-22 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動回路
JP2003316328A (ja) * 2002-04-24 2003-11-07 Hitachi Displays Ltd 液晶表示装置
JP2004212932A (ja) * 2002-12-31 2004-07-29 Lg Philips Lcd Co Ltd 小型モジュール用平板表示装置
CN101375326A (zh) * 2006-01-31 2009-02-25 夏普株式会社 驱动电路、设置有驱动电路的显示设备
JP2015069019A (ja) * 2013-09-30 2015-04-13 シナプティクス・ディスプレイ・デバイス株式会社 半導体装置
JP2018018156A (ja) * 2016-07-25 2018-02-01 株式会社ジャパンディスプレイ 表示装置及びその駆動方法

Also Published As

Publication number Publication date
US20210065644A1 (en) 2021-03-04
US11195489B2 (en) 2021-12-07
JP7269139B2 (ja) 2023-05-08

Similar Documents

Publication Publication Date Title
CN106531096B (zh) Rgbw四基色显示面板的驱动方法
US8912995B2 (en) Gate driver and liquid crystal display including the same
US20160189600A1 (en) Data control circuit and flat panel display device including the same
CN107993629B (zh) 液晶显示装置的驱动方法
US7777737B2 (en) Active matrix type liquid crystal display device
US9317151B2 (en) Low complexity gate line driver circuitry
KR20150066894A (ko) 액정표시장치
JP3659247B2 (ja) 駆動回路、電気光学装置及び駆動方法
US8963912B2 (en) Display device and display device driving method
KR20180049375A (ko) 게이트 구동 회로와 이를 이용한 표시장치
US10809860B2 (en) Display device
KR20160066642A (ko) 표시 장치 및 이의 구동 방법
JP2010256466A (ja) 液晶表示装置およびその駆動方法
KR20090108483A (ko) 표시장치
US11562707B2 (en) Liquid crystal display device configured for speeding up gate drive of pixel transistors
JP5172212B2 (ja) 液晶表示装置
JP2008268395A (ja) 表示装置および表示装置のプリチャージ方法
KR102027170B1 (ko) 액정표시장치 및 그 구동방법
US20100118016A1 (en) Video voltage supplying circuit, electro-optical apparatus and electronic apparatus
KR20110078503A (ko) 표시패널 및 이를 갖는 표시장치
JP2009116122A (ja) 表示駆動回路、表示装置及び表示駆動方法
JP7269139B2 (ja) 表示装置
KR20050026496A (ko) 액티브 매트릭스 액정 디스플레이 장치
KR102045810B1 (ko) 표시장치
JP4692871B2 (ja) 表示駆動装置及び表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230421

R150 Certificate of patent or registration of utility model

Ref document number: 7269139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150