JP2021034943A - 電子制御装置、データ送信方法 - Google Patents

Abstract

【課題】データの種別に応じて柔軟に通信経路を選択できる。【解決手段】電子制御装置は、データを第２処理部に送信する第１処理部と、第１処理部および第２処理部を接続する複数の通信経路とのインタフェースと、転送に要する時間である遅延時間の許容される長さである許容遅延時間をデータの種別とを対応づけた許容遅延時間情報を格納する記憶部と、を備え、第１処理部は、データの種別を判断し、許容遅延時間情報に基づきデータの許容遅延時間を判断する判断部と、遅延時間が判断部により判断される許容遅延時間以内となるようにデータの送信に用いる経路を複数の通信経路から選択する経路選択部と、経路選択部が選択した通信経路を用いて第２処理部にデータを送信する第１通信部とを備える。【選択図】図４

Description

本発明は、電子制御装置、および、データ送信方法に関する。

車両の自動運転を目指した技術開発が進められている。自動運転では演算装置が運転者に代わり周囲の認識や車両の制御を行う必要があり、演算装置には膨大な情報処理が求められる。増大する情報処理に対応するために、ＣＰＵ（Central Processing Unit）のマルチコアの活用や、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）等のハードウェアのアクセラレータとしての活用が検討されている。さらに、これらのＣＰＵやＦＰＧＡ等のデバイスを複数用いる検討も進められている。これらの検討を自動運転の制御に適用する場合は、デバイス内やデバイス間における情報の受け渡しを考慮した適切な通信処理が求められる。

特許文献１には、複数の通信経路を並列に使用してパケットを送信する送信装置であって、複数のパケットを含むパケット群のサイズと、前記パケット群の送信に許容される許容時間とに基づいて、前記パケット群の送信に許容される許容速度を算出する算出手段と、各通信経路の通信速度と前記許容速度とに基づいて、送信対象のデータを構成するパケット群毎に、パケット群の送信に利用する、少なくとも一つの通信経路を含む送信パスを決定する決定手段とを有することを特徴とする送信装置が開示されている。

特開２０１５−２１６４１４号公報

特許文献１に記載されている技術では、データの種別に応じた経路の選択ができない。

本発明の第１の態様による電子制御装置は、データを第２処理部に送信する第１処理部と、前記第１処理部および前記第２処理部を接続する複数の通信経路とのインタフェースと、転送に要する時間である遅延時間の許容される長さである許容遅延時間を前記データの種別とを対応づけた許容遅延時間情報を格納する記憶部と、を備え、前記第１処理部は、前記データの種別を判断し、前記許容遅延時間情報に基づき前記データの前記許容遅延時間を判断する判断部と、前記遅延時間が前記判断部により判断される前記許容遅延時間以内となるように前記データの送信に用いる経路を前記複数の通信経路から選択する経路選択部と、前記経路選択部が選択した通信経路を用いて前記第２処理部に前記データを送信する第１通信部とを備える。
本発明の第２の態様によるデータ送信方法は、データを送信する第１処理部と、前記データを受信する第２処理部と、前記第１処理部および前記第２処理部を接続する複数の通信経路と、転送に要する時間である遅延時間の許容される長さである許容遅延時間を前記データの種別とを対応づけた許容遅延時間情報を格納する記憶部と、を備える電子制御装置が実行するデータ送信方法であって、前記第１処理部が前記データの種別を判断し、前記許容遅延時間情報に基づき前記データの前記許容遅延時間を判断する判断ステップと、前記遅延時間が前記判断ステップにより判断される前記許容遅延時間以内となるように前記データの送信に用いる経路を前記複数の通信経路から選択する経路選択ステップと、前記経路選択部が選択した通信経路を用いて前記第２処理部に前記データを送信する送信ステップとを含む。

本発明によれば、データの種別に応じて柔軟に通信経路を選択できる。前述した以外の課題、構成、および効果は、以下の実施の形態の説明により明らかにされる。

自律走行制御装置を含む車載システムのシステム構成図 自律走行制御装置のハードウェア構成図 自律走行制御装置の機能構成図 処理部の機能構成図 許容遅延時間情報の一例を示す図 通信経路情報の一例を示す図 処理部負荷情報の一例を示す図 通信経路におけるデータサイズと遅延時間との関係を示す図 処理部の送信処理を示すフローチャート 変形例１における自律走行制御装置のハードウェア構成図 変形例１における自律走行制御装置の構成図 変形例２における処理部の構成図 変形例５における自律走行制御装置の構成図

―実施の形態―
以下、図１〜図９を参照して、電子制御装置である自律走行制御装置の実施の形態を説明する。

＜システム構成＞
図１は、自律走行制御装置２を含む車載システム１のシステム構成図である。車載システム１は、車両１００に搭載され、車両１００の外界状況を不図示のカメラから取得するカメラ情報取得部１０１と、車両１００の外界状況を不図示のレーダにより取得するレーダ情報取得部１０２と、車両１００の外界状況を不図示のレーザにより取得するレーザ情報取得部１０３と、衛星航法システム、たとえばＧＰＳ（Global Positioning System）の受信機を用いて車両１００の位置を検出する自車位置情報取得部１０４とを備える。車載システム１はさらに、車両１００の自動運転を設定するための自動運転設定部１０５と、ＯＴＡ（Over−The−Air）により車載システム１の情報を更新するための無線通信部１０６を備える。

車載システム１はさらに、自律走行制御装置２と、補助制御部１０７と、ブレーキ制御部１０８と、エンジン制御部１０９と、パワーステアリング制御部１１０とを備える。自律走行制御装置２、補助制御部１０７、ブレーキ制御部１０８、エンジン制御部１０９、およびパワーステアリング制御部１１０は、たとえばＥＣＵ（Electronic Control Unit）である。

カメラ情報取得部１０１、レーダ情報取得部１０２、レーザ情報取得部１０３、自車位置情報取得部１０４、自動運転設定部１０５、無線通信部１０６、自律走行制御装置２、補助制御部１０７、ブレーキ制御部１０８、エンジン制御部１０９、およびパワーステアリング制御部１１０は、ＣＡＮ（Controller Area Network）やイーサネット（登録商標）等の車載ネットワークによって相互に通信可能に接続される。

カメラ情報取得部１０１、レーダ情報取得部１０２、レーザ情報取得部１０３、および自車位置情報取得部１０４は、それぞれがセンサなどから受信した情報を自律走行制御装置２に送信する。また、カメラ情報取得部１０１、レーダ情報取得部１０２、レーザ情報取得部１０３、および自車位置情報取得部１０４は、それぞれのセンサなどの異常を検出した情報を自律走行制御装置２に送信してもよい。

自動運転設定部１０５は、自動運転時の目的地、ルート、走行速度等の設定情報を自律走行制御装置２に送信する。ただし自動運転設定部１０５が送信する情報の一部が無線通信部１０６を介して外部から受信したものであってもよい。

自律走行制御装置２は、自動運転制御のための処理を行い処理結果に基づいて制御指令を、ブレーキ制御部１０８、エンジン制御部１０９、およびパワーステアリング制御部１１０へ出力する。補助制御部１０７は、自律走行制御装置２と同様の制御を補助として行う。ブレーキ制御部１０８は、車両１００の制動力を制御する。エンジン制御部１０９は、車両１００の駆動力を制御する。パワーステアリング制御部１１０は、車両１００のステアリングを制御する。

自律走行制御装置２は、自動運転設定部１０５により自動運転の設定要求を受け付けると、カメラ情報取得部１０１、レーダ情報取得部１０２、レーザ情報取得部１０３、および自車位置情報取得部１０４等からの外界の情報を基に車両１００が移動する軌道を算出する。そして自律走行制御装置２は、算出した軌道に従って車両１００を移動させるように、制動力、駆動力、操舵などの制御指令を、ブレーキ制御部１０８、エンジン制御部１０９、およびパワーステアリング制御部１１０に出力する。ブレーキ制御部１０８、エンジン制御部１０９、およびパワーステアリング制御部１１０は、自律走行制御装置２から制御指令を受けて、それぞれ不図示の制御対象であるアクチュエータに操作信号を出力する。

＜ハードウェア構成＞
図２は、自律走行制御装置２のハードウェア構成図である。自律走行制御装置２は、第１ＣＰＵ２５１−１と、第２ＣＰＵ２５１−２と、ＲＯＭ２５２と、ＲＡＭ２５３と、フラッシュメモリ２５４と、通信インタフェース２５６とを備える。以下では、第１ＣＰＵ２５１−１と第２ＣＰＵ２５１−２とをまとめて、「ＣＰＵ２５１」と呼ぶ。ＣＰＵ２５１は、ＲＯＭ２５２に格納されたプログラムをＲＡＭ２５３に展開して実行することで後述する機能を実現する。フラッシュメモリ２５４は不揮発性の記憶領域である。通信インタフェース２５６は、ＣＡＮ等の所定のプロトコルで通信するインタフェースである。

なお、自律走行制御装置２を構成するＲＯＭ２５２、ＲＡＭ２５３、フラッシュメモリ２５４、通信インタフェース２５６のハードウェアは、ＣＰＵ２５１のように、複数のデバイスとしてＥＣＵ上に構成されてもよい。また、ＣＰＵ２５１、ＲＯＭ２５２、ＲＡＭ２５３、フラッシュメモリ２５４は、ＳｏＣ（System on Chip）のように、複数のハードウェアを１つのデバイスとしてＥＣＵ上に構成されてもよい。また、自律走行制御装置２は、１つのＥＣＵで構成してもよいし、複数のＥＣＵで構成してもよい。

＜機能構成＞
図３は、自律走行制御装置２の機能構成図である。自律走行制御装置２は、第１ＥＣＵ通信インタフェース２０１−１、第２ＥＣＵ通信インタフェース２０１−２、第１処理部２０２−１、第２処理部２０２−２、第１経路２０３−１、第２経路２０３−２、および記憶部２０４を有する。以下では、第１ＥＣＵ通信インタフェース２０１−１、第２ＥＣＵ通信インタフェース２０１−２をまとめて、「ＥＣＵ通信インタフェース２０１」と呼ぶ。また、第１処理部２０２−１、第２処理部２０２−２をまとめて、「処理部２０２」と呼ぶ。また、第１経路２０３−１、第２経路２０３−２をまとめて、「通信経路２０３」と呼ぶ。

ＥＣＵ通信インタフェース２０１は、図２の通信インタフェース２５６により実現される。第１処理部２０２−１は、第１ＣＰＵ２５１−１に構成され、第２処理部２０２−２は、第２ＣＰＵ２５１−２に構成される。通信経路２０３は、第１ＣＰＵ２５１−１と第２ＣＰＵ２５１−２を繋ぐ結線である。通信経路２０３は、使用する通信規格、たとえばイーサネット、ＳＰＩ（Serial Peripheral Interface）、およびＰＣＩ（Peripheral Component Interconnect） Expressに対応する電気的および機械的性質を備える。

第１処理部２０２−１および第２処理部２０２−２は、１つのＣＰＵや１つのＳｏＣ上で構成されてもよく、通信経路２０３をデバイスの内部バスとして実現されてもよい。記憶部２０４は、第１ＣＰＵ２５１−１内または第２ＣＰＵ２５１−２内に構成されてもよいし、ＲＡＭ２５３またはフラッシュメモリ２５４により実現されてもよい。

自律走行制御装置２は、第１ＥＣＵ通信インタフェース２０１−１を介して、図１のカメラ情報取得部１０１、レーダ情報取得部１０２、レーザ情報取得部１０３、自車位置情報取得部１０４、自動運転設定部１０５、および無線通信部１０６と接続され、第２ＥＣＵ通信インタフェース２０１−２を介して補助制御部１０７、ブレーキ制御部１０８、エンジン制御部１０９、およびパワーステアリング制御部１１０と接続される。図３では、自律走行制御装置２は第１ＥＣＵ通信インタフェース２０１−１および第２ＥＣＵ通信インタフェース２０１−２の論理的な２つの通信インタフェースを備えるが、両者の機能を併せ持つ１つの論理的な通信インタフェースのみを備えてもよい。

自律走行制御装置２は、第１処理部２０２−１および第２処理部２０２−２において、自動運転制御のための処理を実行する。本実施の形態では、第１処理部２０２−１が周辺（外界）の認知処理を実行し、第２処理部２０２−２が軌道の算出処理を実行する例を示す。第１処理部２０２−１は、第１ＥＣＵ通信インタフェース２０１−１から入力される、カメラ情報取得部１０１、レーダ情報取得部１０２、レーザ情報取得部１０３、および自車位置情報取得部１０４からのセンサ情報、自動運転設定部１０５からの自動運転設定情報を取得する。第１処理部２０２−１は、取得した情報を用いて周辺の認知処理を実行し、通信経路２０３を経由して第２処理部２０２−２に認知処理結果を送信する。

第２処理部２０２−２は、第１処理部２０２−１から認知処理結果を受信すると、軌道の算出処理を実行し、算出処理結果を基に、制動力や駆動力などの制御指令を第２ＥＣＵ通信インタフェース２０１−２から出力する。

第１処理部２０２−１は、第２処理部２０２−２に認知処理結果を送信する際、記憶部２０４を参照し、後述する処理により第１経路２０３−１と第２経路２０３−２のどちらの通信経路２０３を経由するかを判定する。記憶部２０４は、許容遅延時間情報５、通信経路情報６、および処理部負荷情報７を格納しており、それぞれの情報は通信経路２０３の判定に用いられる。詳しくは後述するが、許容遅延時間情報５および通信経路情報６はあらかじめ定められた情報であり本実施の形態では変化しない。処理部負荷情報７は時系列で変化する処理部２０２の負荷の情報であり、適宜書き換えられる。

また、本実施の形態では具体的な説明は省略するが、自動運転制御のための処理には、第１処理部２０２−１と第２処理部２０２−２の間で、動作タイミングを合わせるための同期用データ、機能安全に対応するための診断用データ、および各処理部２０２の異常検出データなどを送受信してもよい。記憶部２０４は、認知処理結果に該当するフュージョンデータやセンサデータだけでなく、同期用データ、診断用データ、および異常検出データも含めて許容遅延時間情報５を管理し、第１処理部２０２−１がデータを送信する通信経路２０３の判定に用いてもよい。

＜処理部構成と遅延時間の関係＞
図４は、処理部２０２の機能構成図である。ただし図４には処理部２０２による処理と遅延時間との関係も併記している。図４では、第１処理部２０２−１から通信経路２０３を経由して第２処理部２０２−２にデータを送信する一連の処理に関して、処理部２０２の機能構成と遅延時間について説明する。

第１処理部２０２−１は、第１データ処理部４００、第１通信経路管理部４０３、第１−１経路制御部４０１、第１−２経路制御部４０２、第１−１経路インタフェース４１１、および第１−２経路インタフェース４１２を有する。第２処理部２０２−２は、第１処理部２０２−１と同じ機能構成を有し、第２データ処理部４５０、第２通信経路管理部４５３、第２−１経路制御部４５１、第２−２経路制御部４５２、第２−１経路インタフェース４６１、および第２−２経路インタフェース４６２を有する。

第１処理部２０２−１は、第１−１経路インタフェース４１１および第２−１経路インタフェース４６１を用いて第１経路２０３−１上のデータの送受信を実現する。第２処理部２０２−２は、第１−２経路インタフェース４１２および第２−２経路インタフェース４６２を用いて第２経路２０３−２上のデータの送受信を実現する。以下では、第１−１経路制御部４０１、第１−２経路制御部４０２、第１−１経路インタフェース４１１、および第１−２経路インタフェース４１２をまとめて「第１通信部４３１」とも呼ぶ。以下では、第２−１経路制御部４５１、第２−２経路制御部４５２、第２−１経路インタフェース４６１、および第２−２経路インタフェース４６２をまとめて「第２通信部４３２」とも呼ぶ。

第１処理部２０２−１から通信経路２０３を経由して第２処理部２０２−２にデータを送信する一連の処理において、第１データ処理部４００は、周辺の認知処理を実行すると、認知処理結果のデータを第１通信経路管理部４０３に渡す。第１通信経路管理部４０３には、判断部４０３１、および経路選択部４０３２が含まれる。第１通信経路管理部４０３は、記憶部２０４に格納される許容遅延時間情報５、通信経路情報６、および処理部負荷情報７を用いて、データの送信に第１経路２０３−１および第２経路２０３−２のいずれを用いるかを判定する。判断部４０３１、および経路選択部４０３２の動作の概要は次のとおりである。

判断部４０３１は、まず第１データ処理部４００から受信したデータの種別を判断する。データの種別は既知の手法により判断でき、たとえばデータの先頭１バイトの値により判断する。そして判断部４０３１は、許容遅延時間情報５を参照して、そのデータについて許容されている最大の遅延時間である許容遅延時間を読み取る。経路選択部４０３２は、通信経路情報６およびデータのサイズに基づき、経路ごとの遅延時間を算出する。データのサイズの情報は、たとえばデータの先頭領域であるヘッダ部分に格納される。経路選択部４０３２は、遅延時間が判断部４０３１が判断した許容遅延時間以内になるように、いずれかの経路を選択する。

第１通信経路管理部４０３は、第１データ処理部４００から受信したデータを、選択した経路に基づき第１−１経路制御部４０１または第１−２経路制御部４０２に渡す。具体的には、第１経路２０３−１を選択した場合には第１−１経路制御部４０１にデータを私、第２経路２０３−２を選択した場合には第１−２経路制御部４０２にデータを渡す。第１−１経路制御部４０１は、第１通信経路管理部４０３からデータを渡されると、第１−１経路インタフェース４１１を用いて、第１経路２０３−１にデータを送信する。第１−２経路制御部４０２は、第１通信経路管理部４０３からデータを渡されると、第１−２経路インタフェース４１２を用いて、第２経路２０３−２にデータを送信する。

第２−１経路制御部４５１および第２−２経路制御部４５２は、それぞれが制御する第２−１経路インタフェース４６１または第２−２経路インタフェース４６２からデータを受信すると、第２通信経路管理部４５３に受信したデータを渡す。第２通信経路管理部４５３は、受信したデータを第２データ処理部４５０に渡す。第２データ処理部４５０は、受信したデータを用いて軌道の算出処理を開始する。

なお、図４において、実線の矢印は第１データ処理部４００が処理したデータの流れを示し、点線の矢印は負荷情報の流れを示す。第１通信経路管理部４０３は、第１データ処理部４００および第２データ処理部４５０の負荷情報を収集し、処理部負荷情報７として記憶部２０４に管理する。

図４の右端に示すように、遅延時間は処理遅延と転送遅延との和である。遅延時間とは、第１データ処理部４００によるデータの送信から第２データ処理部４５０によるデータの受信までの時間である。換言すると遅延時間とは、第１データ処理部４００により生成されたデータが、第１処理部２０２−１から通信経路２０３を経由して第２処理部２０２−２の第２データ処理部４５０に届くまでの時間である。

処理遅延とは、第１通信経路管理部４０３、第２通信経路管理部４５３、第１−１経路制御部４０１、第２−１経路制御部４５１、第１−２経路制御部４０２、および第２−２経路制御部４５２がデータの処理に要する時間である。転送遅延とは、第１−１経路インタフェース４１１から第２−１経路インタフェース４６１までのデータの転送に要する時間、または第１−２経路インタフェース４１２から第２−２経路インタフェース４６２までのデータの転送に要する時間である。本実施の形態では、これらの処理遅延や転送遅延、一連の処理に許容される遅延時間を考慮し、使用する通信経路２０３を判定する。

＜許容遅延時間情報＞
図５は、許容遅延時間情報５の一例を示す図である。許容遅延時間情報５は、記憶部２０４に格納される。許容遅延時間情報５には、第１処理部２０２−１から第２処理部２０２−２に送信するデータ種別の情報と、許容される最大の遅延時間である許容遅延時間の情報とが対応付けて格納される。

許容遅延時間情報５は複数のレコードを有し、各レコードはデータ種別５０１と許容遅延時間５０２のフィールドを有する。許容遅延時間５０２には、データ種別５０１に応じて、第１処理部２０２−１から第２処理部２０２−２への送信に許容される最大の遅延時間の情報が格納される。図５に示す例では、データ種別５０１には「フュージョンデータ」、「センサデータ」、「同期用データ」、「診断用データ」、および「異常検出データ」が含まれる。そしてこれらに許容される最大の遅延時間は、「Ｘ１msec（ミリ秒）」、「Ｘ２msec」、「Ｙ１msec」、「Ｙ２msec」、「Ｙ３msec」である。

フュージョンデータとは、複数のセンサの出力を融合させたものである。たとえばカメラが撮影して得られた画像を用いて算出した障害物の情報と、レーザの出力から算出した障害物の情報をあわせたものである。そのためフュージョンデータは、センサの出力を用いた認知処理の結果ともいえる。センサデータとは、車両１００に搭載されるセンサの出力である。同期用データとは、第１処理部２０２−１と第２処理部２０２−２が動作の同期をとるためのデータである。同期用データにはたとえば、タイプスタンプや動作クロックなどの情報が含まれる。

診断用データとは、異常検出に用いるデータである。診断用データにはたとえば、所定の条件で取得したセンサの出力、や処理部２０２の動作ログなどが含まれる。また診断用データは、処理部２０２の温度や電圧などの情報が含まれてもよい。異常検出データとは、異常の検出結果を含むデータである。異常検出データが対象とする異常には、車両１００に搭載されるセンサの異常、および自律走行制御装置２の構成要素の異常が含まれる。また異常検出データは、異常が発見されたことを示す情報だけでなく、異常が発見されなかったこと、換言すると正常であることを検出したことを示す情報が含まれてもよい。

なお、図５に示す例ではデータ種別ごとに異なる許容遅延時間が設定されたが、複数のデータ種別に対して同一の許容遅延時間が設定されてもよい。また図５に示す５つのデータ種別のうち、上の２つを「演算データ」、下の３つを「制御データ」と呼ぶこともできる。

＜通信経路情報＞
図６は、通信経路情報６の一例を示す図である。通信経路情報６は、記憶部２０４に格納され、各通信経路２０３の転送速度や処理遅延、各処理部２０２に要する転送負荷の情報を保持する。

通信経路情報６は複数のレコードを有し、各レコードは、経路６０１、転送速度６０２、処理遅延６０３、第１処理部転送負荷６０４、および第２処理部転送負荷６０５のフィールドを有する。転送速度６０２には、経路６０１において実現される通信の転送速度の情報が格納される。処理遅延６０３には、図４を参照して説明した、経路６０１に応じた処理遅延の情報が格納される。第１処理部転送負荷６０４には、経路６０１に応じて、第１処理部２０２−１がデータを送信する際に発生することが予想される負荷情報が格納される。第２処理部転送負荷６０５には、経路６０１に応じて、第２処理部２０２−２がデータを受信する際に発生することが予想される負荷情報が格納される。

図６に示す例では、経路６０１として「第１」すなわち第１経路２０３−１、および「第２」すなわち第２経路２０３−２が含まれる。図６に示す最初のレコードは、第１経路２０３−１は、転送速度が１００Ｍｂｐｓであり、処理遅延が「Ｚ１msec」であり、第１処理部２０２−１では負荷が「Ｌ１１％」発生し、第２処理部２０２−２では負荷が「Ｌ１２％」が発生することが示されている。図６に示す２番目のレコードは、第２経路２０３−２は、転送速度が「１０Ｍｂｐｓ」であり、処理遅延が「Ｚ２msec」であり、第１処理部２０２−１では負荷が「Ｌ２１％」発生し、第２処理部２０２−２では負荷が「Ｌ２２％」発生することが示されている。

＜処理部負荷情報＞
図７は、処理部負荷情報７の一例を示す図である。処理部負荷情報７は、記憶部２０４に格納され、処理部２０２の負荷情報を保持する。処理部負荷情報７は複数のレコードを有し、各レコードは処理部７０１と負荷状況７０２のフィールドを有する。図７に示す例では、処理部７０１として「第１」すなわち第１処理部２０２−１、および「第２」すなわち第２処理部２０２−２が含まれる。そしてそれぞれの現在の負荷が「Ｌ１％」、「Ｌ２％」であることが示されている。

＜データサイズと遅延時間との関係＞
図８は、通信経路２０３におけるデータサイズと遅延時間との関係を示す図である。より詳細には図８は、図５に示した許容遅延時間情報５および図６に示した通信経路情報６を用いて、第１処理部２０２−１から第２処理部２０２−２に「フュージョンデータ」が送信される場合の例を示す。図８の横軸はデータサイズを示し、縦軸は遅延時間を示す。一点鎖線は第１経路２０３−１の特性を表し、破線は第２経路２０３−２の特性を表す。

「フュージョンデータ」の許容遅延時間は「Ｘ１msec」であり、第１経路２０３−１を経由して転送する際の処理遅延は「Ｚ１msec」、第２経路２０３−２を経由して転送する際の処理遅延は「Ｚ２msec」である。ここでは、「Ｘ１＞Ｚ１＞Ｚ２」の関係にあるとして説明を続ける。図８では、第１経路２０３−１の転送速度「１００Ｍｂｐｓ」と第２経路２０３−２の転送速度「１０Ｍｂｐｓ」のそれぞれにおいて、データサイズに応じて増加する遅延時間の関係を示している。

一点鎖線で示す第１経路２０３−１の特性は、処理遅延が比較的大きいが、転送速度が比較的速いのでデータサイズの増加に対する遅延時間の増加は緩やかである。破線で示す第２経路２０３−２の特性は、処理遅延が比較的小さいが、転送速度が比較的遅いのでデータサイズの増加に対する遅延時間の増加は急速である。そのため、データサイズが「Ｄ１」未満の場合は、第２経路２０３−２を経由した方が遅延時間は小さいが、データサイズが「Ｄ１」の場合には２つの経路の遅延時間は同じになる。そしてデータサイズが「Ｄ１」よりも大きい場合は、第２経路２０３−２よりも第１経路２０３−１を経由した方が遅延時間は小さくなる。

データサイズが「Ｄ２」以下の場合は、どちらの通信経路２０３を経由しても許容遅延時間を満たすが、データサイズが「Ｄ２」よりも大きい場合は、第２経路２０３−２を経由する場合は許容遅延時間を超過する。なお、図示しないが、「Ｄ２」よりもさらにデータサイズが大きい場合はどちらの通信経路２０３を経由しても許容遅延時間を超過する。

＜動作フローチャート＞
図９は、処理部２０２の送信処理を示すフローチャートである。図９の例では、第１処理部２０２−１が第１通信経路管理部４０３を実施し、通信経路２０３にデータを送信するまでの動作概要を示す。第１処理部２０２−１は、第１データ処理部４００がデータを出力すると、以下のフローチャートで示される動作を実行する。なお、以下に説明するほとんどのステップは経路選択部４０３２により実行され、ステップＳ９００は判断部４０３１により実行され、ステップＳ９０８は第１通信部４３１により実行される。

まずステップＳ９００では、第１処理部２０２−１の判断部４０３１は、データの種別を判断し、許容遅延時間情報５を参照してそのデータの許容遅延時間を判断する。続くステップＳ９０１では、第１処理部２０２−１の第１通信経路管理部４０３は、通信経路情報６を読み込んで遅延時間を計算する。具体的には経路選択部４０３２は、通信経路情報６の転送速度６０２と送信するデータのサイズとから転送遅延を算出し、通信経路情報６の処理遅延６０３と算出した転送遅延を合わせて遅延時間として計算する。

ステップＳ９０２では、第１処理部２０２−１は、どの通信経路２０３を経由しても許容遅延時間を超過するか否か、換言すると、ステップＳ９０１で算出したいずれの遅延時間もステップＳ９００で判断した許容遅延時間を超過するか否かを判断する。少なくとも一方の経路の遅延時間は許容遅延時間を超過しないと判断するとステップＳ９０３に進み、いずれの遅延時間も許容遅延時間を超過すると判断するとステップＳ９０９に進む。

ステップＳ９０３では、経路選択部４０３２は、いずれか一方のみの通信経路２０３が許容遅延時間を超過するか否かを判断する。両方の経路が許容遅延時間を超過しないと判断するとステップＳ９０５に進み、いずれか一方の経路のみ許容遅延時間を超過すると判断するとステップＳ９０４に進む。ステップＳ９０４では経路選択部４０３２は、許容遅延時間を満たす通信経路２０３をデータの送信に使用する経路として選択してステップＳ９０８に進む。ステップＳ９０８では第１処理部２０２−１は、第１通信部４３１を用いて選択した通信経路２０３からデータを送信して図９に示す動作を終了する。

ステップＳ９０５では、第１処理部２０２−１は、処理負荷優先と遅延時間優先のいずれかを判断する。いずれを優先するかは、あらかじめ設定されてもよいし、処理部負荷情報７を参照して決定してもよい。たとえば第１処理部２０２−１は、第１処理部２０２−１および第２処理部２０２−２のいずれか一方でも負荷が５０％を超える場合には処理負荷優先を選択し、それ以外の場合には遅延時間優先を選択してもよい。

ステップＳ９０５において経路選択部４０３２は、処理負荷優先と判断するとステップＳ９０６に進む。ステップＳ９０６では経路選択部４０３２は、第１処理部２０２−１と第２処理部２０２−２の処理負荷を抑えるように、たとえば、負荷状況７０２と第１処理部転送負荷６０４と第２処理部転送負荷６０５の合計が小さくなるように、通信経路２０３を選択する。ステップＳ９０５において経路選択部４０３２は遅延時間優先と判断するとステップＳ９０７に進み、遅延時間が短くなるように通信経路２０３を選択する。ステップＳ９０６またはステップＳ９０７において選択した後、ステップＳ９０８に進み、選択した通信経路２０３からデータを送信して図９に示す動作を終了する。

ステップＳ９０９では、第１処理部２０２−１は、どの通信経路２０３を経由しても許容遅延時間を超過すること、換言すると、システム要求を満たし得ないことを超過通知用として保持し、ステップＳ９１０に進む。続くステップＳ９１０では、第１処理部２０２−１は、送信処理を継続するか否かを判断する。継続すると判断するとステップＳ９０５に進み、第１処理部２０２−１と第２処理部２０２−２の処理負荷を考慮したり、第１処理部２０２−１と第２処理部２０２−２の通信がより低遅延となるような考慮をしたりして、通信経路２０３を選択してもよい。継続しないと判断すると図９に示す動作を終了する。

上述した実施の形態によれば、次の作用効果が得られる。
（１）電子制御装置である自律走行制御装置２は、データを第２処理部２０２−２に送信する第１処理部２０２−１と、第１処理部２０２−１および第２処理部２０２−２を接続する複数の通信経路である第１経路２０３−１および第２経路２０３−２とのインタフェースである通信インタフェース２５６と、転送に要する時間である遅延時間の許容される長さである許容遅延時間をデータの種別とを対応づけた許容遅延時間情報５を格納する記憶部２０４と、を備える。第１処理部２０２−１は、データの種別を判断し、許容遅延時間情報５に基づきデータの許容遅延時間を判断する判断部４０３１と、遅延時間が判断部４０３１により判断される許容遅延時間以内となるようにデータの送信に用いる経路を複数の通信経路から選択する経路選択部４０３２と、経路選択部が選択した通信経路を用いて第２処理部にデータを送信する第１通信部４３１とを備える。そのため、データの種別に応じて柔軟に通信経路を選択できる。一般には通信の遅延は小さい方が望ましいが、データの種別により許容される最大の遅延時間は異なる。本実施の形態では、許容遅延時間情報５を参照して送信するデータの種別に基づく許容遅延時間を判断し、遅延時間が許容遅延時間以内である経路を選択するので、柔軟な経路の選択ができる。

（２）遅延時間には、データのサイズおよび通信経路の通信速度から算出される転送遅延が含まれる。経路選択部４０３２は、複数の通信経路のそれぞれについて転送遅延を算出し、少なくとも転送遅延がデータの許容遅延時間以内である経路を選択する。

（３）遅延時間には、通信経路ごとに固有の時間である処理遅延が含まれる。経路選択部４０３２は、少なくとも処理遅延がデータの許容遅延時間以内である経路を選択する。

（４）遅延時間には、データのサイズおよび通信経路の通信速度から算出される転送遅延、および通信経路ごとに固有の時間である処理遅延が含まれる。経路選択部４０３２は、複数の通信経路のそれぞれについて転送遅延を算出し、転送遅延および処理遅延の合計がデータの許容遅延時間以内である経路を選択する。そのため、遅延時間を正確に見積もることができる。

（５）複数の通信経路には、第１経路２０３−１および第２経路２０３−２が含まれる。図８に示すように、第１経路２０３−１の処理遅延は、第２経路２０３−２の処理遅延よりも大きく、第１経路２０３−１の通信速度は、第２経路２０３−２の通信速度よりも速い。

（６）記憶部２０４には、複数の通信経路のそれぞれについて通信の際に第１処理部および第２処理部に生じる負荷の情報である処理部負荷情報７が格納される。経路選択部４０３２は、複数の通信経路のいずれの遅延時間も許容遅延時間以内である場合に、処理部負荷情報７、第１処理部２０２−１の現在の処理負荷、および第２処理部２０２−２の現在の処理負荷に基づいて複数の通信経路の少なくともいずれか一つを選択する。

（７）経路選択部４０３２は、複数の通信経路のいずれの遅延時間も許容遅延時間以内である場合に、遅延時間が最小となる通信経路を選択する。すなわち図９に示すフローチャートにおいて、ステップＳ９０３を否定判断し、ステップＳ９０５において遅延時間優先と判断すると、ステップＳ９０７において遅延時間が短くなるように経路を選択する。

（８）経路選択部４０３２は、複数の通信経路のいずれの遅延時間も許容遅延時間以内である場合に、第１処理部の処理負荷、または第２処理部の処理負荷が小さくなるように通信経路を選択する。すなわち図９に示すフローチャートにおいて、ステップＳ９０３を否定判断し、ステップＳ９０５において処理負荷優先と判断すると、ステップＳ９０５において処理負荷を抑えるように経路を選択する。

（９）データの種別には、少なくとも演算データおよび制御データが含まれる。演算データには、当該電子制御装置が搭載される車両の外界の情報を収集するセンサの出力、およびセンサの出力を用いた認知処理の結果が含まれる。制御データには、センサの異常検出の結果、および異常検出に用いるデータが含まれる。

（変形例１）
上述した実施の形態では、自律走行制御装置２は、通信経路２０３を第１処理部２０２−１と第２処理部２０２−２の間で直結する構成としたが、経路上に論理回路などの他のデバイスを経由する構成としてもよい。たとえば、第１処理部２０２−１と第２処理部２０２−２の間の中間処理を論理回路に実行させる場合、それぞれの処理部２０２のアクセラレータとして使用する場合、および図示しない他の機能部とのゲートウェイとして使用する場合などが考えられる。

＜ハードウェア構成＞
図１０は、変形例１における自律走行制御装置２Ａのハードウェア構成図である。すなわち図１０は、上述した実施の形態における図２に対応する。図１０では、図２に示す全ての構成に加えて、さらに論理回路２５５を備える点が異なる。

＜機能構成＞
図１１は、変形例１における自律走行制御装置２Ａの構成図である。すなわち図１１は、上述した実施の形態における図３に対応する。図１１では、図３と比較して論理回路１２０５をさらに備え、第２経路１２０３−２の経路上に論理回路１２０５を含む点が異なる。論理回路１２０５は、図１０に示す論理回路２５５から構成される。

図１１では、自律走行制御装置２は、図３に示した通信経路２０３に対応する、第１経路１２０３−１および第２経路１２０３−２を有し、さらに論理回路１２０５を有する。以下では、第１経路１２０３−１、第２経路１２０３−２をまとめて、「通信経路１２０３」と呼ぶ。通信経路１２０３は、図１０には図示しない、第１ＣＰＵ２５１−１と第２ＣＰＵ２５１−２と論理回路２５５を繋ぐ結線であり、イーサネット、ＳＰＩ、およびＰＣＩ Ｅｘｐｒｅｓｓなどにおいて通信が行われる。変形例１では、論理回路１２０５は、第１処理部２０２−１から受信する認知処理結果のデータを第２処理部２０２−２に転送し、第２経路１２０３−２を構成する。

（変形例２）
上述した実施の形態では、処理部２０２は、１つのＣＰＵ上に構成されるように説明したが、処理部をＣＰＵ内部の複数のＣＰＵコアに割り当てて実行してもよい。

＜処理部構成＞
図１２は、変形例２における処理部２２０２の構成図である。すなわち図１２は、上述した実施の形態における図４の処理部２０２に対応する。図１２では、図４の処理部２０２と比較し、処理部が２つのＣＰＵコア、すなわち第１ＣＰＵコア１２００−１および第２ＣＰＵコア１２００−２に割り当てられている点が異なる。なお以下では、第１ＣＰＵコア１２００−１および第２ＣＰＵコア１２００−２をまとめて「ＣＰＵコア１２００」と呼ぶ。

処理部２２０２は、第１データ処理部２４００−１、第２データ処理部２４００−２、通信経路管理部２４０３、第１−１経路制御部４０１、第１−２経路制御部４０２、第１−１経路インタフェース４１１、および第１−２経路インタフェース４１２を有する。以下では、第１データ処理部２４００−１、第２データ処理部２４００−２をまとめて、「データ処理部２４００」と呼ぶ。

第１データ処理部２４００−１、通信経路管理部２４０３、および第１−１経路制御部４０１は、第１ＣＰＵコア１２００−１上に構成され、第１−１経路インタフェース４１１は、第１ＣＰＵコア１２００−１の送受信に用いられる。第２データ処理部２４００−２、通信経路管理部２４０３、および第１−２経路制御部４０２は、第２ＣＰＵコア１２００−２上に構成され、第１−２経路インタフェース４１２は、第２ＣＰＵコア１２００−２の送受信に用いられる。

データ処理部２４００において実行される周辺の認知処理や軌道の算出処理は、第１ＣＰＵコア１２００−１のみで実行されてもよいし、第２ＣＰＵコア１２００−２のみで実行されてもよいし、２つのＣＰＵコア１２００が連携することで実行されてもよい。通信経路管理部２４０３は、第１ＣＰＵコア１２００−１と第２ＣＰＵコア１２００−２を横断する部であり、第１ＣＰＵコア１２００−１と第２ＣＰＵコア１２００−２の間のデータの受け渡しを行う。

（変形例３）
経路選択部４０３２は、複数の経路のいずれも許容遅延時間を満たす場合に、処理負荷と遅延時間のどちらを優先するかの扱いを次のように変更してもよい。第１に、常に処理負荷を優先してもよい。第２に、常に遅延時間を優先してもよい。第３に、ファイルの種別に応じてどちらを優先するかを決定してもよい。第３の変更を採用する場合には、記憶部２０４には、処理負荷と遅延時間のどちらを優先するかと、データの種別とを対応付けた情報がさらに格納される。たとえば、図５に示した許容遅延時間情報５に、処理負荷と遅延時間のどちらを優先するかを示す情報を格納する新たなフィールドを設けて値を格納することで第３の変更に対応できる。

本変形例によれば、次の作用効果が得られる。
（１０）記憶部２０４には、複数の通信経路のそれぞれについて通信の際に第１処理部および第２処理部に生じる負荷の情報である処理部負荷情報７が格納される。経路選択部４０３２は、複数の通信経路のいずれの遅延時間も許容遅延時間以内である場合に、データの種別に基づき処理負荷優先および遅延時間優先のいずれかを決定する。そして経路選択部４０３２は、処理負荷優先を決定した場合には、第１処理部２０２−１の処理負荷、または第２処理部２０２−２の処理負荷が小さくなるように通信経路２０３を選択する。また経路選択部４０３２は、遅延時間優先を決定した場合には、遅延時間が最小となるように通信経路２０３を選択する。そのため、データの種別に応じて遅延時間優先と処理負荷優先とを切り替えることができる。

（変形例４）
上述した実施の形態では、遅延時間は処理遅延と転送遅延の和と定義した。しかし、遅延時間は、処理遅延のみでもよいし、転送遅延のみでもよい。たとえばデータのサイズが非常に小さいことが既知である処理系では、転送遅延が実質的に無視できるとして遅延時間は処理遅延だけから構成されるとして扱ってもよい。たとえばデータのサイズによらず、転送遅延が処理遅延に比べて十分に大きい処理系では、処理遅延が実質的に無視できるとして遅延時間は転送遅延だけから構成されるとして扱ってもよい。

（変形例５）
自律走行制御装置２は、第１処理部２０２−１および第２処理部２０２−２の２つの処理部を有した。しかし自律走行制御装置２は、３以上の処理部を有してもよい。この場合に、それぞれの処理部は少なくとも２つの経路で接続される。

図１３は、変形例５における自律走行制御装置の機能構成図である。すなわち図１１は、上述した実施の形態における図３に対応する。図１１では、図３と比較して第３処理部２０２−３が追加されている。また、第１処理部２０２−１と第３処理部２０２−３との間の符号２９３−１および２９３−２で示す通信経路と、第２処理部２０２−２と第３処理部２０２−３との間の符号２８３−１および２８３−２で示す通信経路も追加されている。この場合には、通信経路情報６には、これら追加された通信経路の情報も追加される。

（変形例６）
第１処理部２０２−１および第２処理部２０２−２は、第１経路２０３−１および第２経路２０３−２の２つの経路で接続された。しかし第１処理部２０２−１および第２処理部２０２−２は、３以上の経路で接続されてもよい。この場合は、通信経路情報６には存在する全ての経路の情報があらかじめ記載される。

図１に示した車載システム１のシステム構成は一例であり、車載システム１がセンサや通信装置を備えることは必須の要件ではない。たとえば車載システム１がセンサを備えない場合にはカメラ情報取得部１０１、レーダ情報取得部１０２、レーザ情報取得部１０３、および自車位置情報取得部１０４を備えなくてもよい。たとえば車載システム１が自動運転を実行しない場合には車載システム１は自動運転設定部１０５を備えなくてもよい。車載システム１がＯＴＡによる更新が不要の場合には無線通信部１０６を備えなくてもよい。車載システム１が自動運転を実行しない場合には、車載システム１は補助制御部１０７、ブレーキ制御部１０８、エンジン制御部１０９、およびパワーステアリング制御部１１０と接続されなくてもよい。

（変形例７）
上述した実施の形態では、データの種別は５つであった。しかしデータの種別は少なくとも２つあればよい。たとえばデータの種別を演算データと制御データの２つとしてもよい。この場合には、演算データに対応する許容遅延時間と、制御データに対応する許容遅延時間がそれぞれ許容遅延時間情報５に格納される。

本発明は前述した実施の形態や変形例に限定されるものではなく、添付した特許請求の範囲の趣旨内における様々な変形例および同等の構成が含まれる。たとえば、前述した実施の形態や変形例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに本発明は限定されるものではない。また、制御線や情報線は説明上必要と考えられるものを示しており、実装上必要な全ての制御線や情報線を示しているとは限らない。実際にはほとんど全ての構成が相互に接続されていると考えてもよい。

上述した各実施の形態および変形例において、機能ブロックの構成は一例に過ぎない。別々の機能ブロックとして示したいくつかの機能構成を一体に構成してもよいし、１つの機能ブロック図で表した構成を２以上の機能に分割してもよい。また各機能ブロックが有する機能の一部を他の機能ブロックが備える構成としてもよい。

上述した各実施の形態および変形例において、プログラムはＲＯＭ２５２に格納されるとしたが、プログラムはフラッシュメモリ２５４に格納されていてもよい。また、自律走行制御装置２が不図示の入出力インタフェースを備え、必要なときに入出力インタフェースと自律走行制御装置２が利用可能な媒体を介して、他の装置からプログラムが読み込まれてもよい。ここで媒体とは、たとえば入出力インタフェースに着脱可能な記憶媒体、または通信媒体、すなわち有線、無線、光などのネットワーク、または当該ネットワークを伝搬する搬送波やディジタル信号、を指す。また、プログラムにより実現される機能の一部または全部がハードウェア回路やＦＰＧＡにより実現されてもよい。

上述した各実施の形態および変形例は、それぞれ組み合わせてもよい。上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。

１…車載システム
２、２Ａ…自律走行制御装置
５…許容遅延時間情報
６…通信経路情報
７…処理部負荷情報
２０２−１…第１処理部
２０２−２…第２処理部
２０３−１…第１経路
２０３−２…第２経路
４００…第１データ処理部
４０３…第１通信経路管理部
４３１…第１通信部
４５０…第２データ処理部

Claims (15)

1. データを第２処理部に送信する第１処理部と、
   前記第１処理部および前記第２処理部を接続する複数の通信経路とのインタフェースと、
   転送に要する時間である遅延時間の許容される長さである許容遅延時間を前記データの種別とを対応づけた許容遅延時間情報を格納する記憶部と、を備え、
   前記第１処理部は、
   前記データの種別を判断し、前記許容遅延時間情報に基づき前記データの前記許容遅延時間を判断する判断部と、
   前記遅延時間が前記判断部により判断される前記許容遅延時間以内となるように前記データの送信に用いる経路を前記複数の通信経路から選択する経路選択部と、
   前記経路選択部が選択した通信経路を用いて前記第２処理部に前記データを送信する第１通信部とを備える電子制御装置。
2. 請求項１に記載の電子制御装置において、
   前記第２処理部と、
   前記複数の通信経路と、をさらに備える電子制御装置。
3. 請求項１に記載の電子制御装置において、
   前記遅延時間には、前記データのサイズおよび前記通信経路の通信速度から算出される転送遅延が含まれ、
   前記経路選択部は、前記複数の通信経路のそれぞれについて前記転送遅延を算出し、少なくとも前記転送遅延が前記データの前記許容遅延時間以内である経路を選択する電子制御装置。
4. 請求項１に記載の電子制御装置において、
   前記遅延時間には、前記通信経路ごとに固有の時間である処理遅延が含まれ、
   前記経路選択部は、少なくとも前記処理遅延が前記データの前記許容遅延時間以内である経路を選択する電子制御装置。
5. 請求項１に記載の電子制御装置において、
   前記遅延時間には、前記データのサイズおよび前記通信経路の通信速度から算出される転送遅延、および前記通信経路ごとに固有の時間である処理遅延が含まれ、
   前記経路選択部は、前記複数の通信経路のそれぞれについて前記転送遅延を算出し、少なくとも前記転送遅延および前記処理遅延の合計が前記データの前記許容遅延時間以内である経路を選択する電子制御装置。
6. 請求項５に記載の電子制御装置において、
   前記複数の通信経路には、第１経路および第２経路が含まれ、
   前記第１経路の前記処理遅延は、前記第２経路の前記処理遅延よりも大きく、
   前記第１経路の通信速度は、前記第２経路の通信速度よりも速い電子制御装置。
7. 請求項１から請求項６までのいずれか一項に記載の電子制御装置において、
   前記記憶部には、前記複数の通信経路のそれぞれについて通信の際に前記第１処理部および前記第２処理部に生じる負荷の情報である処理部負荷情報がさらに格納され、
   前記経路選択部は、前記複数の通信経路のいずれの遅延時間も前記許容遅延時間以内である場合に、前記処理部負荷情報、前記第１処理部の現在の処理負荷、および前記第２処理部の現在の処理負荷に基づいて前記複数の通信経路の少なくともいずれか一つを選択する電子制御装置。
8. 請求項１から請求項６までのいずれか一項に記載の電子制御装置において、
   前記経路選択部は、前記複数の通信経路のいずれの遅延時間も前記許容遅延時間以内である場合に、遅延時間が最小となる前記通信経路を選択する電子制御装置。
9. 請求項７に記載の電子制御装置において、
   前記経路選択部は、前記複数の通信経路のいずれの遅延時間も前記許容遅延時間以内である場合に、前記第１処理部の処理負荷、または前記第２処理部の処理負荷が小さくなるように前記通信経路を選択する電子制御装置。
10. 請求項１から請求項６までのいずれか一項に記載の電子制御装置において、
    前記記憶部には、前記複数の通信経路のそれぞれについて通信の際に前記第１処理部および前記第２処理部に生じる負荷の情報である処理部負荷情報がさらに格納され、
    前記経路選択部は、前記複数の通信経路のいずれの遅延時間も前記許容遅延時間以内である場合に、前記データの種別に基づき処理負荷優先および遅延時間優先のいずれかを決定し、
    前記経路選択部は、前記処理負荷優先を決定した場合には、前記第１処理部の処理負荷、または前記第２処理部の処理負荷が小さくなるように前記通信経路を選択し、
    前記経路選択部は、前記遅延時間優先を決定した場合には、遅延時間が最小となる前記通信経路を選択する電子制御装置。
11. 請求項１から請求項１０までのいずれか一項に記載の電子制御装置において、
    前記データの種別には、少なくとも演算データおよび制御データが含まれ、
    前記演算データには、当該電子制御装置が搭載される車両の外界の情報を収集するセンサの出力、および前記センサの出力を用いた認知処理の結果が含まれ、
    前記制御データには、前記センサの異常検出の結果、および前記異常検出に用いる情報が含まれる電子制御装置。
12. データを送信する第１処理部と、前記データを受信する第２処理部と、前記第１処理部および前記第２処理部を接続する複数の通信経路と、転送に要する時間である遅延時間の許容される長さである許容遅延時間を前記データの種別とを対応づけた許容遅延時間情報を格納する記憶部と、を備える電子制御装置が実行するデータ送信方法であって、
    前記第１処理部が前記データの種別を判断し、前記許容遅延時間情報に基づき前記データの前記許容遅延時間を判断する判断ステップと、
    前記遅延時間が前記判断ステップにより判断される前記許容遅延時間以内となるように前記データの送信に用いる経路を前記複数の通信経路から選択する経路選択ステップと、
    前記経路選択ステップにおいて選択された通信経路を用いて前記第２処理部に前記データを送信する送信ステップとを含むデータ送信方法。
13. 請求項１２に記載のデータ送信方法において、
    前記遅延時間には、前記データのサイズおよび前記通信経路の通信速度から算出される転送遅延が含まれ、
    前記経路選択ステップでは、前記複数の通信経路のそれぞれについて前記転送遅延を算出し、少なくとも前記転送遅延が前記データの前記許容遅延時間以内である経路を選択するデータ送信方法。
14. 請求項１２に記載のデータ送信方法において、
    前記遅延時間には、前記通信経路ごとに固有の時間である処理遅延が含まれ、
    前記経路選択ステップでは、少なくとも前記処理遅延が前記データの前記許容遅延時間以内である経路を選択するデータ送信方法。
15. 請求項１２に記載のデータ送信方法において、
    前記遅延時間には、前記データのサイズおよび前記通信経路の通信速度から算出される転送遅延、および前記通信経路ごとに固有の時間である処理遅延が含まれ、
    前記経路選択ステップでは、前記複数の通信経路のそれぞれについて前記転送遅延を算出し、少なくとも前記転送遅延および前記処理遅延の合計が前記データの前記許容遅延時間以内である経路を選択するデータ送信方法。
    

Images