JP2021022689A - レーザ駆動装置、センシングモジュール、タイミング調整方法 - Google Patents

Abstract

【課題】レーザ駆動装置における立ち下がりアシスト機能の高精度化を実現する。【解決手段】レーザ駆動装置は、垂直共振器面発光レーザによる発光素子を駆動制御信号に基づいて発光駆動する駆動回路と、アシスト制御信号に基づいて発光素子の両端を短絡して発光素子の立ち下がり時間を高速化するアシスト回路と、タイミング調整信号に基づいて駆動制御信号とアシスト制御信号の相互間のタイミング調整を行うタイミング調整部と、駆動制御信号とアシスト制御信号の位相差を検出する位相検出部と、位相検出部の位相差検出結果に基づいてタイミング調整信号を生成するタイミング制御部とを備えるようにする。【選択図】図２

Description

本技術はレーザ発光素子を駆動するレーザ駆動装置、レーザ駆動装置を備えるセンシングモジュール、レーザ駆動装置のタイミング調整方法に関する。

レーザ光を発する発光素子として、ＶＣＳＥＬ（Vertical Cavity Surface Emitting LASER：垂直共振器面発光レーザ）としての発光素子が知られている。
ＶＣＳＥＬとしての発光素子は、共振器が半導体の基板面に対して垂直方向に形成されて、レーザ光を垂直方向に出射するように構成され、近年においては、例えばＳＴＬ（Structured Light：構造化光）方式やＴｏＦ（Time of Flight：光飛行時間）方式による被写体の測距を行う際の光源として広く用いられる。

ＶＣＳＥＬとしての発光素子を駆動するレーザ駆動装置では、測距精度を上げるために発光素子に流す電流の立ち上がり時間（ライズタイム）、立ち下がり時間（フォールタイム）を早くする必要がある。
下記特許文献１には、発光ダイオードの両端を短絡することで高速な立ち下がり波形を得ることができる回路が開示されている。

特開２００２−１０１０４７号公報

例えば特許文献１のように発光素子の両端を短絡して立ち下がり時間を高速化する方式を採用する場合、その短絡のタイミングは、ドライブトランジスタによる発光素子への電流オフのタイミングと合っている必要がある。
ここでレーザ駆動装置としては、各種の機能搭載の要請により、微細プロセスを用いて、例えば出力段のトランジスタはこれまでの膜厚としても、その前段をより薄膜にするなどの対応をする必要が生じている。
このような事情から、発光素子の両端の短絡のためのトランジスタまでに制御信号の遅延が生じ、ドライブトランジスタのオフタイミングと短絡タイミングがずれ、しかもタイミングのずれ量は各種条件により変動する。このため立ち下がり時間が短いパルス発光ができないことが生じている。
そこで本開示では、上記のタイミング調整を的確に行い、より適切なパルス発光が実現できるようにする技術を提案する。

本技術に係るレーザ駆動装置は、垂直共振器面発光レーザによる発光素子を駆動制御信号に基づいて発光駆動する駆動回路と、アシスト制御信号に基づいて前記発光素子の両端を短絡するアシスト回路と、タイミング調整信号に基づいて前記駆動制御信号と前記アシスト制御信号の相互間のタイミング調整を行うタイミング調整部と、前記駆動制御信号と前記アシスト制御信号の位相差を検出する位相検出部と、前記位相検出部の位相差検出結果に基づいて前記タイミング調整信号を生成するタイミング制御部と、を備える。
アシスト回路がアシスト制御信号に基づいて発光素子の両端を短絡することで、発光素子の発光停止の際の発光駆動電流の立ち下がり時間（フォールタイム）を短縮できる。つまり発光駆動電流の立ち下がり時間を高速化する。
このアシスト動作のタイミングは、駆動制御信号による発光駆動オフのタイミングと合わせる必要がある。そこで駆動制御信号とアシスト制御信号の位相差に基づいて、駆動制御信号とアシスト制御信号のタイミング調整を行う。

上記した本技術に係るレーザ駆動装置においては、前記タイミング制御部は、継続的、定期的、又は所定の調整トリガを検知したタイミングで前記位相検出部の位相差検出結果に基づいて前記タイミング調整信号を生成し、前記タイミング調整部のタイミング調整を実行させることが考えられる。
例えば測距等のためにレーザ発光駆動が行われる間、動的に調整が行われるようにする。

上記した本技術に係るレーザ駆動装置においては、前記駆動制御信号は、第１電圧のパルス信号として前記駆動回路のドライブトランジスタに供給され、前記アシスト制御信号は、前記第１電圧よりも高電圧のパルス信号として前記アシスト回路のアシスト用トランジスタに供給され、前記位相検出部は、前記ドライブトランジスタのゲートノードから取り出した前記駆動制御信号と、前記アシスト用トランジスタのゲートノードから取り出して前記第１電圧にレベルシフトさせた前記アシスト制御信号との位相比較を行うことが考えられる。
例えばドライブトランジスタのゲートノードの駆動制御信号と、アシスト用トランジスタのゲートノードのアシスト制御信号との位相比較を行う。この場合に、高電圧のパルス信号とされているアシスト制御信号は、レベルシフトしてから位相比較する。

上記した本技術に係るレーザ駆動装置においては、前記駆動制御信号は、第１電圧のパルス信号として前記駆動回路のドライブトランジスタに供給され、前記アシスト制御信号は、前記第１電圧よりも高電圧のパルス信号として前記アシスト回路のアシスト用トランジスタに供給され、前記位相検出部は、前記駆動制御信号と、前記アシスト用トランジスタのゲートノード以外から取り出して前記第１電圧にレベルシフトさせた前記アシスト制御信号との位相比較を行うことが考えられる。
例えばアシスト用トランジスタのゲートノードへ電圧印加するバッファーアンプの入力段など、ゲートノード以外から、位相比較するアシスト制御信号を取り出す。

上記した本技術に係るレーザ駆動装置においては、前記駆動制御信号は、第１電圧のパルス信号として前記駆動回路のドライブトランジスタに供給され、前記アシスト制御信号は、前記第１電圧よりも高電圧のパルス信号として前記アシスト回路のアシスト用トランジスタに供給され、前記位相検出部は、前記ドライブトランジスタのゲートノード以外から取り出した前記駆動制御信号と、前記アシスト制御信号との位相比較を行うことが考えられる。
例えばドライブトランジスタ３０のゲートノードへ電圧印加するバッファーアンプの入力段など、ゲートノード以外から、位相比較する駆動制御信号を取り出す。

上記した本技術に係るレーザ駆動装置においては、前記タイミング調整部は、入力信号から前記駆動制御信号を生成するとともに遅延回路を有する第１回路と、前記入力信号から前記アシスト制御信号を生成する第２回路と、を備え、前記タイミング調整信号に応じて前記遅延回路の遅延時間を設定することで、タイミング調整を行う構成とされていることが考えられる。
即ち駆動制御信号のタイミングを可変してアシスト制御信号と駆動制御信号の相互のタイミングを調整する。

上記した本技術に係るレーザ駆動装置においては、前記タイミング調整部は、入力信号から前記駆動制御信号を生成するとともに遅延回路を有する第１回路と、前記入力信号から前記アシスト制御信号を生成するとともに遅延回路を有する第２回路と、を備え、前記タイミング調整信号に応じて前記第１回路の遅延回路の遅延時間と、前記第２回路の遅延回路の遅延時間の一方又は両方を設定することで、タイミング調整を行う構成とされていることが考えられる。
即ち駆動制御信号とアシスト制御信号のいずれの系にも遅延時間可変の遅延回路を設け、それぞれのタイミングを調整できるようにする。

上記した本技術に係るレーザ駆動装置においては、非実働期間である調整期間において前記第１回路の遅延回路の遅延時間を調整したうえで、実働期間においては、前記第２回路の遅延回路の遅延時間が可変調整されるようにすることが考えられる。
即ち駆動制御信号とアシスト制御信号のいずれの系にも遅延時間可変の遅延回路を設けるが、調整期間には駆動制御信号側でタイミング調整を行う。実働時はアシスト制御信号側で調整を行う。

上記した本技術に係るレーザ駆動装置においては、前記アシスト回路及び前記発光素子への電流供給を遮断するスイッチを有することが考えられる。
例えば発光素子のアノード及びアシスト回路のアシスト用トランジスタに対する電源電圧ラインを遮断するスイッチを設ける。

上記した本技術に係るレーザ駆動装置においては、複数の前記発光素子を駆動することが考えられる。
複数の発光素子を駆動するレーザ駆動装置として、１又は複数の駆動回路とアシスト回路の組において駆動制御信号とアシスト制御信号のタイミング調整を図る。

本技術に係るセンシングモジュールは、垂直共振器面発光レーザによる発光素子が複数配列された発光部と、前記発光部の発光素子を駆動するレーザ駆動装置と、前記発光部より発せられ被写体によって反射された光を受光して撮像する受光センサと、を備え、前記レーザ駆動装置は、垂直共振器面発光レーザによる発光素子を駆動制御信号に基づいて発光駆動する駆動回路と、アシスト制御信号に基づいて前記発光素子の両端を短絡して前記発光素子の立ち下がり時間を高速化するアシスト回路と、タイミング調整信号に基づいて前記駆動制御信号と前記アシスト制御信号の相互間のタイミング調整を行うタイミング調整部と、前記駆動制御信号と前記アシスト制御信号の位相差を検出する位相検出部と、前記位相検出部の位相差検出結果に基づいて前記タイミング調整信号を生成するタイミング制御部と、を備える。

上記した本技術に係るセンシングモジュールにおいては、前記発光素子が形成された発光素子チップが、前記レーザ駆動装置が形成されたチップ上に配置される構造とされていることが考えられる。
レーザドライバチップ上に発光素子チップが積み重なる状態として形成されている。

上記した本技術に係るセンシングモジュールにおいては、前記レーザ駆動装置が形成されたチップ内では、前記発光素子チップの直下の位置に前記アシスト回路が配置されることが考えられる。
発光素子のアノード又はカソードの近辺にアシスト回路が配置されるようにする。

本技術に係るタイミング調整方法は、垂直共振器面発光レーザによる発光素子を駆動制御信号に基づいて発光駆動する駆動回路と、アシスト制御信号に基づいて前記発光素子の両端を短絡するアシスト回路と、を有するレーザ駆動装置のタイミング調整方法として、前記駆動制御信号と前記アシスト制御信号の位相差を検出し、位相差検出結果に基づいてタイミング調整信号を生成し、前記タイミング調整信号に基づいて前記駆動制御信号と前記アシスト制御信号の相互間のタイミング調整を行う。
これによりアシスト動作のタイミングと駆動制御信号による発光駆動オフのタイミングとを合わせる。

本技術の実施の形態の測距装置の構成のブロック図である。 第１の実施の形態のレーザ駆動装置のブロック図である。 第１の実施の形態の位相検出部の説明図である。 第１の実施の形態のタイミング調整部のブロック図である。 第１の実施の形態のタイミング調整部の動作波形の説明図である。 第２の実施の形態のレーザ駆動装置のブロック図である。 第２の実施の形態のタイミング調整部のブロック図である。 第３の実施の形態のレーザ駆動装置のブロック図である。 第４の実施の形態のレーザ駆動装置のブロック図である。 実施の形態の位相検出部の構成例の説明図である。 実施の形態の位相検出部の動作波形の説明図である。 実施の形態の位相検出部の構成例の説明図である。 実施の形態の位相検出部の動作波形の説明図である。 実施の形態の複数レーザ駆動の構成例の説明図である。 実施の形態の複数レーザ駆動の構成例の説明図である。 実施の形態の複数レーザ駆動の構成例の説明図である。 実施の形態の複数レーザ駆動の構成例の説明図である。 実施の形態の複数レーザ駆動の構成例の説明図である。 実施の形態の複数レーザ駆動の場合の位相比較の構成例の説明図である。 実施の形態の複数レーザ駆動の構成例の説明図である。 実施の形態のレーザドライバチップとＶＣＳＥＬチップの説明図である。 実施の形態のＶＣＳＥＬチップの発光動作の説明図である。 実施の形態のレーザドライバチップとＶＣＳＥＬチップの積層の説明図である。 実施の形態のＶＣＳＥＬチップの直下の回路配置の説明図である。 実施の形態のカソードドライブとアノードドライブの説明図である。

以下、実施の形態を次の順序で説明する。
＜１．測距装置の構成＞
＜２．第１の実施の形態＞
＜３．第２の実施の形態＞
＜４．第３の実施の形態＞
＜５．第４の実施の形態＞
＜６．位相検出部の構成例＞
＜７．レーザ駆動とチップ構造＞
＜８．まとめ及び変形例＞

＜１．測距装置の構成＞
図１は、本技術の実施の形態のレーザ駆動装置及びセンシングモジュールを含む測距装置１の構成例を示している。
測距装置１は、発光部２、駆動部３、電源回路４、発光側光学系５、受光側光学系６、受光センサ７、測距部８、制御部９を備えている。

発光部２は、１又は複数の光源により光を発する。後述するように、本例の発光部２は、光源としてＶＣＳＥＬ（Vertical Cavity Surface Emitting LASER：垂直共振器面発光レーザ）による発光素子４０を有しており、発光素子４０が例えばマトリクス状等の所定態様により配列されて構成されている。

駆動部３は、発光部２を駆動するための電気回路を有して構成される。その電気回路の１つとして発光素子４０を発光駆動するレーザ駆動装置４１を備える。
レーザ駆動装置４１についての詳細は後述するが、このレーザ駆動装置４１が本開示のレーザ駆動装置の実施の形態となる。

電源回路４は、例えば測距装置１に設けられた不図示のバッテリ等からの入力電圧に基づき、駆動部３の電源電圧を生成する。駆動部３は、該電源電圧に基づいて発光部２を駆動する。

発光部２より発せられた光は、発光側光学系５を介して測距対象としての被写体Ｓに照射される。そして、このように照射された光の被写体Ｓからの反射光は、受光側光学系６を介して受光センサ７の受光面に入射する。

受光センサ７は、例えばＣＣＤ（Charge Coupled Device）センサやＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサ等の撮像素子とされ、上記のように受光側光学系６を介して入射する被写体Ｓからの反射光を受光し、電気信号に変換して出力する。
受光センサ７は、受光した光を光電変換して得た電気信号について、例えばＣＤＳ（Correlated Double Sampling）処理、ＡＧＣ（Automatic Gain Control）処理などを実行し、さらにＡ／Ｄ(Analog/Digital)変換処理を行う。そしてデジタルデータとしての受光信号を、後段の測距部８に出力する。
また、本例の受光センサ７は、フレーム同期信号Ｆｓを駆動部３に出力する。これにより駆動部３は、発光部２における発光素子４０を受光センサ７のフレーム周期に応じたタイミングで発光させることが可能とされる。

測距部８は、入力される受光信号、つまり被写体Ｓからの反射光を受光して得られる信号に基づき、被写体Ｓまでの距離を測定する。

制御部９は、例えばＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等を有するマイクロコンピュータ、或いはＤＳＰ（Digital Signal Processor）等の情報処理装置を備えて構成され、発光部２による発光動作を制御するための駆動部３の制御や、受光センサ７による撮像動作に係る制御を行う。

以上の構成の測距装置１において、本開示の実施の形態としてのセンシングモジュールは、少なくとも発光部２、受光センサ７、レーザ駆動装置４１を備える構成となる。

測距装置１における測距手法としては、例えばＳＴＬ（Structured Light：構造化光）方式やＴｏＦ（Time of Flight：光飛行時間）方式による測距手法を採用することができる。
ＳＴＬ方式は、例えばドットパターンや格子パターン等の所定の明暗パターンを有する光を照射された被写体Ｓを撮像して得られる画像に基づいて距離を測定する方式である。

ＴｏＦ方式は、発光部２より発された光が対象物で反射されて受光センサ７に到達するまでの光の飛行時間（時間差）を検出することで、対象物までの距離を測定する方式である。
ＴｏＦ方式として、いわゆるダイレクトＴｏＦ方式を採用する場合、受光センサ７としてはＳＰＡＤ（Single Photon Avalanche Diode）を用い、また発光部２はパルス駆動する。この場合、測距部８は、入力される受光信号に基づき、発光部２より発せられ受光センサ７により受光される光について発光から受光までの時間差を計算し、該時間差と光の速度とに基づいて被写体Ｓの各部の距離を計算する。
なお、ＴｏＦ方式として、いわゆるインダイレクトＴｏＦ方式（位相差法）を採用する場合、受光センサ７としては例えばＩＲ受光センサが用いられる。

本開示では、主にレーザ駆動装置４１や発光部２についての特徴を説明することになるが、ダイレクトＴｏＦ方式を採用する場合には特に好適な技術となる。

＜２．第１の実施の形態＞
第１の実施の形態としてレーザ駆動装置４１の構成を図２に示す。なお図２では回路構成の説明のために発光部２における発光素子４０も１つ示している。
なお、発光素子４０以外は、駆動部３を構成するレーザドライバチップ内の構成とされる。発光素子４０は別チップ、例えば発光部２の例として後述するＶＣＳＥＬチップに設けられる構成となる。

レーザ駆動装置４１には、その前段の回路からの入力信号ＩＮとして、レーザ発光期間を示すパルス信号（図５参照）が入力される。この入力信号ＩＮは、制御部９の制御に従い、フレーム同期信号Ｆｓに基づいたタイミングで生成された信号である。

入力信号ＩＮはタイミング調整部２０に入力される。
タイミング調整部２０は入力信号ＩＮから駆動制御信号ＰＯＵＴ、アシスト制御信号ＴＦＯＵＴを生成する。

なお駆動制御信号ＰＯＵＴは、駆動回路４３にレーザ発光駆動を実行させる信号であり、ドライブトランジスタ３０のゲートに供給される信号である。説明上、タイミング調整部２０から出力され、ＮチャネルＦＥＴ（field effect transistor）によるドライブトランジスタ３０のゲートノードまでの信号（及び後述の位相検出部３３までの信号）を駆動制御信号ＰＯＵＴと呼ぶこととしている。
またアシスト制御信号ＴＦＯＵＴは、アシスト回路４２に、レーザ駆動電流の立ち下がりアシストを実行させる信号であり、アシスト用トランジスタ２５のゲートに供給される信号である。説明上、タイミング調整部２０から出力され、ＰチャネルＦＥＴによるアシスト用トランジスタ２５のゲートノードまでの信号（及び後述の位相検出部３３までの信号）をアシスト制御信号ＴＦＯＵＴと呼ぶこととしている。

タイミング調整部２０から出力される駆動制御信号ＰＯＵＴは、バッファーアンプ２２を介してドライブトランジスタ３０のゲートに供給される。
タイミング調整部２０から出力されるアシスト制御信号ＴＦＯＵＴは、バッファーアンプ２１を介してレベルシフタ２３に供給され、電圧変換された後、バッファーアンプ２４を介してアシスト用トランジスタ２５のゲートに供給される。

アシスト用トランジスタ２５のドレイン及びソースは、発光素子４０のアノード、カソードに接続されている。そして発光素子４０のアノードは電圧Ｖ３の電源ラインに接続されている。
発光素子４０のカソードとグランド間には、ＮチャネルＦＥＴによるトランジスタ２９とドライブトランジスタ３０が直列に接続されている。
またトランジスタ２９とトランジスタ２７（ＮチャネルＦＥＴ）の各ゲートが接続され、トランジスタのゲート・ドレインが接続されている。
またトランジスタ２７のソースとグランドの間にトランジスタ２８（ＮチャネルＦＥＴ）が接続されており、このトランジスタ２７，２８の直列接続に対して電圧Ｖ２の電源ラインに接続された電流源２６がドレイン−ソース電流を流す構成とされている。トランジスタ２８のゲートには電圧Ｖ１が供給される。

従ってカレントミラー回路が構成されており、トランジスタ２７，２８を流れる電流と同等の電流が、トランジスタ２９とドライブトランジスタ３０に流れる。つまりカレントミラー回路により発光素子４０の発光駆動電流値が規定されるとともに、その発光駆動電流がドライブトランジスタ３０によってオン／オフされる。
これによりドライブトランジスタ３０のゲートに供給される駆動制御信号ＰＯＵＴとしてのパルスがハイレベル（以下「Ｈレベル」）となるタイミングで、発光素子４０に発光駆動電流が流れ、レーザ発光が行われる。

なお、駆動回路４３は、発光素子４０を駆動制御信号ＰＯＵＴに基づいて発光駆動する回路であり、ドライブトランジスタ３０とトランジスタ２９を指す。但しトランジスタ２７，２８、電流源２６を含めて駆動回路４３と呼んでもよい。

上述のようにアシスト用トランジスタ２５は発光素子４０と並列に接続されているため、アシスト用トランジスタ２５がオンすることで、発光素子４０のアノード・カソードが短絡され、発光駆動電流が流れなくなり、発光が停止される。従って、ドライブトランジスタ３０をオフにするタイミングに合わせてアシスト用トランジスタ２５をオンとすれば、立ち下がり時間を短縮できることになる。
アシスト回路４２は少なくともアシスト用トランジスタ２５を指すが、バッファーアンプ２４やレベルシフタ２３を含めて考えてもよい。

ここで、図２には電圧Ｖ１，Ｖ２，Ｖ３を示しているが、ここでは例えばＶ１＜Ｖ２≦Ｖ３とされる。
そしてタイミング調整部２０、バッファーアンプ２１，２２、トランジスタ２８は電圧Ｖ１を電源電圧としている。
一方、バッファーアンプ２４、アシスト用トランジスタ２５に対しての電源は電圧Ｖ３である。

ここまで説明した構成の場合、アシスト用トランジスタ２５による立ち下がり時間の短縮機能が十分には機能しない場合がある。
ＶＣＳＥＬとしての発光素子４０を駆動するレーザ駆動装置４１では、測距精度を上げるために発光素子４０に流す電流の立ち上がり時間（ライズタイム）、立ち下がり時間（フォールタイム）を早くする必要がある。このため図２のようにアシスト回路４２によ立ち下がり時間を高速化している。
ところで、レーザ駆動装置４１としては、各種の機能搭載の要請により、微細プロセスを用いて、例えば出力段のトランジスタはこれまでの膜厚としても、その前端をより薄膜にするなどの対応をとる必要が生じている。

この結果として、図２の例でいえば、バッファーアンプ２４におけるトランジスタはこれまでの膜厚としても、バッファーアンプ２１，２２はより薄膜のトランジスタを用いるような構成となる。そして駆動制御信号ＰＯＵＴの経路は電源として電圧Ｖ１を用い、アシスト制御信号ＴＦＯＵＴの経路は電源として電圧Ｖ３を用いている。
このためアシスト回路４２側のアシスト制御信号ＴＦＯＵＴは最終のアシスト用トランジスタ２５を駆動するまでに、駆動制御信号ＰＯＵＴがドライブトランジスタ３０を駆動するまでの遅延よりも多くの遅延が生じてしまう。
すると、その遅延を考慮して、駆動回路４３側のドライブトランジスタ３０に対する駆動制御信号のタイミングを遅延させて調整する必要がある。さらに温度や電源電圧状態などにより、その最適な遅延時間が変わってくる。

ドライブトランジスタ３０がオフとなる発光停止タイミングとアシスト用トランジスタ２５がオンになるアシスト開始タイミングが一致することで、発光駆動電流の立ち下がり時間の十分な短縮効果が得られる。
より具体的には、ドライブトランジスタ３０のゲートノードにおいて駆動制御信号ＰＯＵＴによる発光停止タイミングと、アシスト用トランジスタ２５のゲートノードにおいてのアシスト制御信号ＴＦＯＵＴによるアシスト開始タイミングが一致していることが必要である。
ところが、温度や電源電圧状態などによって、各ゲートノードにおける駆動制御信号ＰＯＵＴに対するアシスト制御信号ＴＦＯＵＴの遅延時間が変動することを考慮すると、タイミングを一致させる調整が困難となる。

そこで図２のレーザ駆動装置４１では位相検出部３３、タイミング制御部３４、レベルシフタ３１、ダミー回路３２を有する構成を採る。
レベルシフタ３１にはアシスト用トランジスタ２５のゲートノードにおけるアシスト制御信号ＴＦＯＵＴを入力する。
またダミー回路３２にはドライブトランジスタ３０のゲートノードにおける駆動制御信号ＰＯＵＴを入力する。
レベルシフタ３１はアシスト制御信号ＴＦＯＵＴを電圧Ｖ１系のパルス信号に電圧レベルシフトを行う。ダミー回路３２は、レベルシフタ３１による遅延時間と同等の遅延を駆動制御信号ＰＯＵＴに与える。

位相検出部３３は、レベルシフタ３１から出力されたアシスト制御信号ＴＦＯＵＴと、ダミー回路３２から出力された駆動制御信号ＰＯＵＴの位相比較を行う。
位相検出部３３は、例えば図３のようなＤ−フリップフロップ５６により構成することができる。例えばアシスト制御信号ＴＦＯＵＴをクロック入力、駆動制御信号ＰＯＵＴをＤ入力とし、Ｑ出力として位相比較信号ｏＰＤを得る。又はアシスト制御信号ＴＦＯＵＴをＤ入力、駆動制御信号ＰＯＵＴをクロック入力としてもよい。
なおＤ−フリップフロップ５６が、クロック入力の立ち上がり基準に判定する場合は、アシスト制御信号ＴＦＯＵＴと駆動制御信号ＰＯＵＴのうち、位相比較すべきタイミングで立ち上がりとなる側をクロック入力として使用すれば、パルス反転のためのバッファーを余分に設ける必要がないため、位相比較特性上、有利である。

位相比較信号ｏＰＤはタイミング制御部３４に入力される。タイミング制御部３４はロジック回路或いは演算処理装置（ＣＰＵ）等により構成され。位相比較信号ｏＰＤに基づいてタイミング調整信号ＴＡを生成し、タイミング調整部２０に供給する。
なお、位相検出部３３、タイミング制御部３４は、電圧Ｖ１を電源電圧として動作する。

タイミング調整部２０の構成例を図４に示す。また図５は各部の動作波形を示している。
上述した入力信号ＩＮは、図４のタイミング調整部２０における遅延回路５０、インバータ５１、バッファーアンプ５２に入力される。
入力信号ＩＮをインバータ５１で反転させた信号ＳＡと、入力信号ＩＮを遅延回路５０で所定時間ｔ０だけ遅延された信号ＳＢがアンドゲート５３に入力され、このアンドゲート５３の論理積出力としてアシスト制御信号ＴＦＯＵＴが得られる（図５参照）。
一方、バッファーアンプ５２からの信号ＳＣ（≒入力信号ＩＮ）は、遅延回路５４で時間ｔｘだけ遅延されて駆動制御信号ＰＯＵＴとされる（図５参照）。

ここで、遅延回路５４は遅延時間が可変とされ、その遅延時間である時間ｔｘがタイミング調整信号ＴＡによって可変調整される。
位相検出部３３による位相比較信号ｏＰＤには、ドライブトランジスタ３０のゲートノードにおける駆動制御信号ＰＯＵＴの立ち下がりタイミングに対しての、アシスト用トランジスタ２５のゲートノードにおけるアシスト制御信号ＴＦＯＵＴの立ち上がりタイミングの遅延が表れる。これに応じてタイミング調整信号ＴＡによって、遅延回路５４の遅延時間が調整される。
これにより、その時点の各種条件（温度や電圧状態）の変動にかかわらず、駆動制御信号ＰＯＵＴの遅延時間が動的に調整されることになり、駆動制御信号ＰＯＵＴとアシスト制御信号ＴＦＯＵＴのタイミングが合うようにされる。
従ってアシスト回路４２が適切に機能し、発光駆動電流の立ち下がり時間の短縮効果が得られるようになる。

なお、このような位相比較に基づく、駆動制御信号ＰＯＵＴに与える遅延時間の調整は、レーザ発光動作が行われている期間、継続的に、或いは定期的に行われることが望ましい。このように動的に遅延時間の調整が行われることにより、温度条件や電源電圧状態の変動に応じて最適な遅延時間が変化しても、それに対応して遅延時間を適正化できる。
また、このような駆動制御信号ＰＯＵＴについての遅延時間調整は、条件変動の検知に応じて行われるようにしてもよい。例えば一旦、遅延時間調整を行った後に、所定以上の温度変化が検知されたことをトリガとして、遅延時間調整を行うようにすることが考えられる。

またこのような遅延時間調整は、例えばセンシングモジュールとして実動作が行われる前のキャリブレーション期間のみに行われるようにしても、一定の効果は得られる。例えば工場出荷前や、ユーザサイドの実動作前の準備期間などにのみ行われるものとしてもよい。
例えばタイミング制御部３４としての構成をレーザドライバチップ内に設けない場合は、工場出荷前の段階で、レーザドライバチップ外のタイミング制御部３４を接続して、遅延時間調整が行われるようにすることも考えられる。

＜３．第２の実施の形態＞
第２の実施の形態を図６，図７で説明する。図６はレーザ駆動装置４１の構成を示し、図７はタイミング調整部２０の構成を示している。なお、図６，図７において図２，図４と同一部分は同一符号を付して説明を省略している。

図６において図２と異なるのは、レーザ駆動装置４１に調整動作制御部３５が設けられ、これによって遅延時間調整動作が制御されることである。
調整動作制御部３５はロジック回路或いは演算処理装置（ＣＰＵ）等により構成され、タイミング制御部３４の動作を制御する。なお調整動作制御部３５も電圧Ｖ１を電源電圧として用いる。

またタイミング制御部３４は、調整動作制御部３５の指示に応じて、タイミング調整信号ＴＡ１、ＴＡ２を生成する。

タイミング調整部２０の構成は図７のように、アンドゲート５３の出力に対して遅延時間を与える遅延回路５５が設けられる。
そしてタイミング調整部２０では、遅延回路５４がタイミング調整信号ＴＡ１に応じて遅延時間を可変設定することに加え、遅延回路５５がタイミング調整信号ＴＡ２に応じて遅延時間を可変設定することができるようにされている。
つまり、タイミング調整信号ＴＡ１により駆動制御信号ＰＯＵＴの遅延時間を調整でき、タイミング調整信号ＴＡ２によりアシスト制御信号ＴＦＯＵＴの遅延時間を調整できる構成とされている。

調整動作制御部３５による制御の具体例を挙げる。
調整動作制御部３５は、例えばレーザ駆動装置４１の回路動作前のキャリブレーション期間にパワーオンリセット信号ＰＯＲを出力する。
タイミング制御部３４はパワーオンリセット信号ＰＯＲに応じて、位相検出部３３からの位相比較信号ｏＰＤに応じてタイミング調整信号ＴＡ１を生成し、遅延回路５４の遅延時間を調整する。
なお、このとき、発光停止タイミング（駆動制御信号ＰＯＵＴによりドライブトランジスタ３０がオフになるタイミング）が、アシスト開始タイミング（アシスト制御信号ＴＦＯＵＴによってアシスト用トランジスタ２５がオンとなるタイミング）よりも遅れるように調整しておくことが考えられる。

このようなタイミング調整信号ＴＡ１による事前調整を完了したら、タイミング制御部３４は調整動作制御部３５に対して完了通知信号ＳＴを送信し、事前調整が完了したことを通知する。

レーザ駆動装置４１が実際の動作を開始したら、調整動作制御部３５はアクティブ信号ＡＣをタイミング制御部３４に送信する。タイミング制御部３４はアクティブ信号ＡＣに応じて、位相検出部３３からの位相比較信号ｏＰＤに応じてタイミング調整信号ＴＡ２を生成し、遅延回路５５の遅延時間を調整する。
この場合は、発光停止タイミングとアシスト開始タイミングとが一致するように遅延回路５５の遅延時間を調整することになる。

このような構成の第２の実施の形態によれば、実際の動作期間中に駆動制御信号ＰＯＵＴの遅延時間（遅延回路５４による遅延時間）が変化されないようにすることができる。
実際のレーザ発光期間において駆動制御信号ＰＯＵＴの遅延時間を変化させるようにすると、発光素子４０の発光タイミングが変化することになる。
発光素子４０の発光タイミングは、測距演算に関わるものであるため、なるべく変化しないことが望ましい。動作中に発光タイミングが変化してしまうと、その都度、測距部８の発光から受光までの時間差の演算にも、それを反映させなければならない。時間差が変動すると測定される距離が変化してしまい測距性能が低下するためである。
このため測距装置１としての全体の処理負担が増える。

ところが、アシスト開始タイミングと発光停止タイミングを一致させるには、回路の都合上、アシスト制御信号ＴＦＯＵＴの方が、遅延量が大きいので、第１の実施の形態で説明したように、駆動制御信号ＰＯＵＴを遅延させることが必要であった。
そこで第２の実施の形態では、キャリブレーション期間において、駆動制御信号ＰＯＵＴの遅延時間を調整し、少なくともアシスト制御信号ＴＦＯＵＴの遅延時間よりも長い遅延時間が与えられるようにしておく。
そして実際の動作期間中は、アシスト制御信号ＴＦＯＵＴの遅延時間を調整することＤ、発光停止タイミングとアシスト開始タイミングが一致するようにする。
これにより、動作期間中に発光素子４０の発光タイミングが変動しないようにすることができ、測距装置１の全体の処理が容易化される。

＜４．第３の実施の形態＞
レーザ駆動装置４１の第３の実施の形態を図８で説明する。なお既述の実施の形態と同一部分は同一符号を付して説明を省略する。
これは、ほぼ図６と同様の回路構成としているが、位相比較のための駆動制御信号ＰＯＵＴをドライブトランジスタ３０のゲートノード以外から取り出し、またアシスト制御信号ＴＦＯＵＴをアシスト用トランジスタ２５のゲートノード以外から取り出す例である。

図８の例では、アシスト制御信号ＴＦＯＵＴを、バッファーアンプ２４の入力段から取り出して、バッファーアンプ３６を介してレベルシフタ３１に入力している。
また駆動制御信号ＰＯＵＴを、バッファーアンプ２２の入力段から取り出して、バッファーアンプ３７を介してダミー回路３２に入力している

発光停止タイミングとアシスト開始タイミングを合わせるには、駆動制御信号ＰＯＵＴとアシスト制御信号ＴＦＯＵＴを、第１，第２の実施の形態のように、ドライブトランジスタ３０とアシスト用トランジスタ２５のゲートノードから取り出して位相比較するのが最もよい。最終的なドライブトランジスタ３０とアシスト用トランジスタ２５のゲート駆動タイミングを基準に調整できるためである。
ところが、実際に多数の発光素子４０を駆動する場合には、全てゲートノードから取り出すようにすると、配線が煩雑になることがある。

そこで、ゲートノード以外から駆動制御信号ＰＯＵＴ、アシスト制御信号ＴＦＯＵＴを取り出すことで、レーザドライバチップ内の配線をシンプルにすることができるようにする。
複数の発光素子４０を駆動する構成については後述するが、位相比較のための駆動制御信号ＰＯＵＴ、アシスト制御信号ＴＦＯＵＴをゲートノード以外から取り出すことで、複数の発光素子４０の駆動系についてまとめて位相比較を行うことができ、配線がシンプル化される場合がある。

なお、図８の場合、バッファーアンプ２４の入力段から取り出したアシスト制御信号ＴＦＯＵＴは、バッファーアンプ２４での遅延は反映されていない。同様にバッファーアンプ２２の入力段から取り出した駆動制御信号ＰＯＵＴは、バッファーアンプ２４での遅延は反映されていない。
バッファーアンプ２４とバッファーアンプ２２では膜厚が異なり、遅延時間も同じではないため、そのまま位相比較しても、発光停止タイミングとアシスト開始タイミングの調整としては精度が低くなる。

そこでアシスト制御信号ＴＦＯＵＴについては、バッファーアンプ２４と同じ膜厚のトランジスタで電源電圧Ｖ３を用いるバッファーアンプ３６を介してレベルシフタ３１に入力する。
また、駆動制御信号ＰＯＵＴについては、バッファーアンプ２２と同じ膜厚のトランジスタで電源電圧Ｖ１を用いるバッファーアンプ３７を介してダミー回路３２に入力する。これによりゲートノード以外から取り出しても、位相比較精度が維持できるようにしている。

なお、駆動制御信号ＰＯＵＴやアシスト制御信号ＴＦＯＵＴをゲートノード以外から取り出す構成は多様である。例えば駆動制御信号ＰＯＵＴやアシスト制御信号ＴＦＯＵＴの経路上で多段のバッファーアンプを備えるような場合は、取り出す箇所は多様に考えられる。

また駆動制御信号ＰＯＵＴやアシスト制御信号ＴＦＯＵＴの一方をゲートノード以外から取り出すことも考えられる。その場合も、位相比較段階でゲートノードにおける遅延時間が反映されるような構成とすることで、精度のよい位相比較に基づく遅延時間調整が可能となる。

例えば、駆動制御信号ＰＯＵＴはドライブトランジスタ３０のゲートノードから取り出してダミー回路３２に入力し、アシスト制御信号ＴＦＯＵＴはバッファーアンプ２４の入力段から取り出して、バッファーアンプ３６を介してレベルシフタ３１に入力する構成が考えられる。

また駆動制御信号ＰＯＵＴはバッファーアンプ２２の入力段から取り出してバッファーアンプ３７を介してダミー回路３２に入力し、アシスト制御信号ＴＦＯＵＴはアシスト用トランジスタ２５のゲートノードから取り出してレベルシフタ３１に入力する構成が考えられる。

＜５．第４の実施の形態＞
第４の実施の形態のレーザ駆動装置４１を図９に示す。
これは図２の回路構成にスイッチ４５を追加したものである。スイッチ４５は例えばＰチャネルＦＥＴにより構成される。スイッチ４５はエラー信号ＳＥによりオフとされ、発光素子４０に対して電圧Ｖ３に基づく発光駆動電流を遮断する。

例えば発光素子４０に対して過大な電流が流れているときとか、駆動制御信号ＰＯＵＴのパルス波形は異常な状態、例えばパルス幅が長すぎる場合など、何らかの異常検知があったときに、エラー信号ＳＥによりスイッチ４５をオフすることで、異常状態のままレーザ発光駆動が継続されるのを停止させることができる。

＜６．位相検出部の構成例＞
上記の第１，第２，第３，第４の実施の形態で採用できる位相検出部３３の他の構成例を説明する。
図１０は位相検出部３３を、アンプ７１、アンドゲート７２、フリップフロップ７３で構成する例である。図１１に各部の信号波形を示す。

アシスト制御信号ＴＦＯＵＴをアンドゲートの一方の入力とする。
駆動制御信号ＰＯＵＴは、バッファーアンプ７１で所定の時間ｔ２だけ遅延させて信号Ｓ４とし、この信号Ｓ４をアンドゲート７２の他方の入力とする。
アシスト制御信号ＴＦＯＵＴと駆動制御信号ＰＯＵＴのタイミングが合っていれば、アンドゲート７２から出力される信号Ｓ５として図１１のような時間ｔ２の短パルスが得られる。
もし、アシスト制御信号ＴＦＯＵＴの遅れが大きいと（時間ｔ２以上であると）、信号Ｓ５としての短パルスが得られない。

この信号Ｓ５をトリガとして、フリップフロップ７３のクロック入力とする。フリップフロップ７３のＤ入力には固定電圧（例えば電圧Ｖ１）を印加する。
するとアシスト制御信号ＴＦＯＵＴと駆動制御信号ＰＯＵＴのタイミングが合っていれば、図示のような出力ｏＰＤが得られることになる。
なお出力ｏＰＤはリセット信号ＲＳによりリセットされる。
このような位相検出部３３によっても遅延時間調整が可能である。

図１２は位相検出部３３の更に他の例である。図１３に各部の信号波形を示す。
この場合、駆動制御信号ＰＯＵＴをフリップフロップ７４のクロック入力とし、アシスト制御信号ＴＦＯＵＴをフリップフロップ７５のクロック入力とする。
フリップフロップ７４，７５のＤ入力には固定電圧（例えば電圧Ｖ１）を印加する。

フリップフロップ７４のＱ出力をアップ信号ＵＰ、フリップフロップ７５のＱ出力をダウン信号ＤＮとする。
アップ信号ＵＰ、ダウン信号ＤＮはアンドゲート７７に入力され、その論理積出力が遅延回路７６で遅延されることでリセット信号ＲＳが生成され、フリップフロップ７４，７５に供給される。

アップ信号ＵＰによっては充電側スイッチ７８がオン／オフされる。
充電側スイッチ７８がオンとされることで、電流源８０によって流される電流によりキャパシタ８２が充電されていき、キャパシタ８２の一端の電圧Ｖｃｐが上昇する。
ダウン信号ＤＮによっては放電側スイッチ７９がオン／オフされる。
放電側スイッチ７９がオンとされることで、電流源８１によってコンデンサ８２からグランドへ放電電流が流れる。

電圧Ｖｃｐは比較器８４に入力され、電圧源８３による基準電圧Ｖｒｅｆと比較される。そして比較器８４の出力が位相比較信号ｏＰＤとされる。

図１３に示すように、例えばフリップフロップ７４では、駆動制御信号ＰＯＵＴの立ち下がりをトリガとしてアップ信号ＵＰを出力する。またフリップフロップ７５では、アシスト制御信号ＴＦＯＵＴの立ち上がりをトリガとしてダウン信号ＤＮを出力する。
アップ信号ＵＰとダウン信号ＤＮの論理積が遅延されてリセット信号ＲＳが得られるため、アップ信号ＵＰとダウン信号ＤＮの立ち上がりのタイミングの差の期間にキャパシタ８２への充電が行われる。従ってこのタイミング差に相当する電圧Ｖｃｐに対して、位相誤差の基準となる電圧を基準電圧Ｖｒｅｆとして決めておき、その比較結果を位相比較信号ｏＰＤとすれば、位相比較信号ｏＰＤは、駆動制御信号ＰＯＵＴとアシスト制御信号ＴＦＯＵＴの位相差を検出する信号となる。
このような位相検出部３３によっても遅延時間調整が可能である。

＜７．レーザ駆動とチップ構造＞
続いてレーザ駆動とチップ構造の例について説明する。まず複数の発光素子４０を駆動する構成例を挙げる。

図１４は１つの駆動回路４３で複数の発光素子４０を駆動する構成例を示している。
なお、以降の各図では、レーザ駆動装置４１を配置したレーザドライバチップＣｈ３と、発光素子４０を配置したチップ（説明上「ＶＣＳＥＬチップ」とする）Ｃｈ２を示している。端子９０は、レーザドライバチップＣｈ３とＶＣＳＥＬチップＣｈ２に設けられる接続端子を示している。

レーザドライバチップＣｈ３内については、上述の各実施の形態の構成の一部のみを示している。
即ちアシスト回路４２として、アシスト用トランジスタ２５、バッファーアンプ２４を示し、駆動回路４３としてドライブトランジスタ３０、バッファーアンプ２２、電流源９１を示している。電流源９１はトランジスタ２９（又はトランジスタ２９を含むカレントミラー回路）を表す。

図１４の構成では、１つの駆動回路４３により、複数の発光素子４０が発光駆動される。アシスト用トランジスタ２５は、複数の発光素子４０のそれぞれに対して並列に接続されている。
この場合、駆動制御信号ＰＯＵＴとアシスト制御信号ＴＦＯＵＴのタイミング調整は、上述の実施の形態で説明したとおりに行うことができる。

図１５は、１つの駆動回路４３で複数の発光素子４０を駆動するが、その構成が複数設けられる構成例である。
駆動制御信号ＰＯＵＴは、バッファーアンプ２２の出力段で分岐されて複数のドライブトランジスタ３０のゲートに供給される。
またアシスト制御信号ＴＦＯＵＴは、バッファーアンプ２４の出力段で分岐されて複数のアシスト用トランジスタ２５のゲートに供給される。
そして１つの駆動回路４３により、複数の発光素子４０が発光駆動されるとともに、当該複数の発光素子４０のそれぞれに対して、その駆動回路４３に対応するアシスト用トランジスタ２５が並列に接続されている。

図１６は、１つの駆動回路４３で１つの発光素子４０を駆動するが、その構成が複数設けられる構成例である。
駆動制御信号ＰＯＵＴは、バッファーアンプ２２の出力段で分岐されて複数のドライブトランジスタ３０のゲートに供給される。
またアシスト制御信号ＴＦＯＵＴは、バッファーアンプ２４の出力段で分岐されて複数のアシスト用トランジスタ２５のゲートに供給される。
そして１つの駆動回路４３により、１つ発光素子４０が発光駆動されるとともに、当該発光素子４０に対して、その駆動回路４３に対応するアシスト用トランジスタ２５が並列に接続されている。

図１７は、バッファー構成が多段化されている例である。
駆動制御信号ＰＯＵＴは、バッファーアンプ２２ｂの出力段で複数系統に分岐され、それぞれがバッファーアンプ２２ａを介して複数のドライブトランジスタ３０のゲートに供給される。
アシスト制御信号ＴＦＯＵＴは、バッファーアンプ２４ｂの出力段で複数系統に分岐され、それぞれがバッファーアンプ２４ａを介して複数のアシスト用トランジスタ２５のゲートに供給される。
そして１つの駆動回路４３により、複数の発光素子４０が発光駆動されるとともに、当該複数の発光素子４０に対して、その駆動回路４３に対応するアシスト用トランジスタ２５が並列に接続されている。

例えば以上の各例のような構成で、複数の発光素子４０を駆動する場合がある。それらの場合、複数の出力段の全てについて駆動制御信号ＰＯＵＴとアシスト制御信号ＴＦＯＵＴのタイミング調整を行ってもよいし、系統が束ねられている単位で一括してタイミング調整を行ってもよい。

例えば図１８は複数の出力段の全てのタイミング調整を行う場合の構成例である。
図１８では、図１７と同様の構成において、ドライブトランジスタ３０、電流源９１、アシスト用トランジスタ２５の組を１つの駆動ユニットと考えたときに、第１駆動ユニットＫ１から第ｎ駆動ユニットＫｎが構成されている例を示している。

第１駆動ユニットＫ１に対して、位相検出部３３−１が設けられる。位相検出部３３−１には、第１駆動ユニットＫ１のアシスト用トランジスタ２５のゲートノードのアシスト制御信号ＴＦＯＵＴ（Ｋ１）と、ドライブトランジスタ３０のゲートノードの駆動制御信号ＰＯＵＴ（Ｋ１）が供給されて位相比較が行われる。
第ｎ駆動ユニットＫｎに対して、位相検出部３３−ｎが設けられる。位相検出部３３−ｎには、第ｎ駆動ユニットＫ１のアシスト用トランジスタ２５のゲートノードのアシスト制御信号ＴＦＯＵＴ（Ｋｎ）と、ドライブトランジスタ３０のゲートノードの駆動制御信号ＰＯＵＴ（Ｋｎ）が供給されて位相比較が行われる。
タイミング制御部３４は、これら位相検出部３３−１から位相検出部３３−ｎからの位相比較信号ｏＰＤ１、・・・ｏＰＤｎに基づいて、タイミング調整信号ＴＡを生成するようにする。

また図１８のように複数の駆動ユニットＫ１・・・Ｋｎを考えた場合に、図１９のように１つの位相検出部３３を時分割で用いるようにしてもよい。
即ちセレクタ３６ａ，３６ｂを設ける。
セレクタ３６ａには、第１駆動ユニットＫ１のアシスト制御信号ＴＦＯＵＴ（Ｋ１）から、第ｎ駆動ユニットＫｎのアシスト制御信号ＴＦＯＵＴ（Ｋｎ）が入力される。
セレクタ３６ｂには、第１駆動ユニットＫ１の駆動制御信号ＰＯＵＴ（Ｋ１）から、第ｎ駆動ユニットＫｎの駆動制御信号ＰＯＵＴ（Ｋｎ）が入力される。

セレクタ３６ａ、３６ｂは、同期して切り替えを行い、同じユニットのアシスト制御信号ＴＦＯＵＴと駆動制御信号ＰＯＵＴを同じ期間に位相検出部３３に出力する。タイミング制御部３４は、各期間の位相比較信号ｏＰＤに基づいて、タイミング調整信号ＴＡを生成する。
このようにすることで駆動ユニット毎のタイミング調整を行うこともできる。

図２０は、系統が束ねられている単位で一括してタイミング調整を行う例である。
駆動制御信号ＰＯＵＴは、バッファーアンプ２２ｂの出力段で複数系統に分岐され、それぞれがバッファーアンプ２２ａを介してドライブトランジスタ３０のゲートに供給される。この場合に、分岐点であるバッファーアンプ２２ｂの出力段から駆動制御信号ＰＯＵＴを位相取り出して検出部３３にも供給する。
アシスト制御信号ＴＦＯＵＴは、バッファーアンプ２４ｂの出力段で複数系統に分岐され、それぞれがバッファーアンプ２４ａを介してアシスト用トランジスタ２５のゲートに供給される。この場合に、分岐点であるバッファーアンプ２４ｂの出力段でのアシスト制御信号ＴＦＯＵＴを位相検出部３３にも供給する。
そして位相検出部３３による位相比較信号ｏＰＤに基づいて、タイミング制御部３４がタイミング調整信号ＴＡを生成する。
このようにすることで各駆動ユニットについて一括してタイミング調整を行うことができる。

続いて、レーザドライバチップＣｈ３とＶＣＳＥＬチップＣｈ２の配置例を説明する。
図２１は、発光部２としての半導体チップにおける端子配置例を説明するための図である。なお、レーザドライバチップＣｈ３は、レーザ駆動装置４１を含む駆動部３を構成すする半導体チップ、ＶＣＳＥＬチップＣｈ２は発光部２を形成する半導体チップである。

図２１Ａに例示するようにＶＣＳＥＬチップＣｈ２はレーザドライバチップＣｈ３上に実装することができる。
本例では、発光素子４０のカソードを駆動回路４３に接続し、アノードをコモンとしている（各発光素子４０のアノードを共通の電源電圧Ｖ３に接続している）。図２１Ａ、図２１Ｂでは、このようにアノードをコモンとした場合に対応したＶＣＳＥＬチップＣｈ２における発光素子４０のカソード端子Ｔｃとアノード端子Ｔａの配置例を表しており、全てのカソード端子ＴｃをＶＣＳＥＬチップＣｈ２の面内方向における中央部に配置し、このアノード端子Ｔａの配置領域の外側に、カソード端子Ｔｃの配置領域を確保している。
具体的な配置例としては、図２１Ｂに例示するように、ＶＣＳＥＬチップＣｈ２の長手方向において中央部にカソード端子Ｔｃの配置領域を確保し、その両側にアノード端子Ｔａの配置領域を確保している。

アノード端子Ｔａ、カソード端子Ｔｃの各配置領域では、それぞれ端子を行方向、列方向の二次元に配列するものとし、各配置領域において端子の行数はＭ行（Ｍは２以上の自然数）に揃えるものとしている。図２１Ｂでは、各配置領域における列方向の端子配列数をそれぞれＡ、Ｌ、Ｂ（Ａ，Ｌ，Ｂは共に２以上の自然数）で表しているが、これらＡ，Ｌ，Ｂの数は全て一致させてもよいし全て異なるものとしてもよい。或いは、少なくとも一部のみが異なるようにしてもよい。

なお、図２１Ａでは、レーザドライバチップＣｈ３が有する電極パッドＰｄの配置例として、チップ両端部にそれぞれ複数の電極パッドＰｄを配列させた例を示している。

発光素子４０を例えば図２１Ｂのような配置とした例で、発光のバリエーションを図２２に示す。図２２も発光素子４０をカソード端子Ｔｃとアノード端子Ｔａで示している。破線ＬＡでカソード端子Ｔｃを囲んだ発光素子４０は、或る時点で同時に発光させる発光素子４０である。
図２２Ａは或るタイミングで一部（１つでもよい）の発光素子４０を発光させる例、図２２Ｂは全部の発光素子４０を同時に発光させる例を示している。
図２２Ｃは領域としてまとまった複数の発光素子４０を発光させる例、図２２Ｄは離散的に配置されている複数の発光素子４０を発光させる例を示している。
このように同時に発光させる発光素子４０は多様な例が想定される。

図２３はレーザドライバチップＣｈ３に対するＶＣＳＥＬチップＣｈ２の実装例を示している。即ち図示するようなマイクロバンプＢｐ（例えば半田バンプ）を用いたフリップチップ実装により行うことができる。

図２４は、レーザドライバチップＣｈ３上のチップ面内方向における領域Ａｄｒを示すとともに、破線でＶＣＳＥＬチップＣｈ２の配置位置を示している。
この領域Ａｄｒは、アシスト回路４２を配置することが考えられる。例えば図８の斜線部ＨＡの部分が、レーザドライバチップＣｈ３における領域Ａｄｒに配置されるようにする。
なおここでは、レーザ駆動装置４１には複数のアシスト回路４２及び駆動回路４３の組を備え、発光部２としても複数の発光素子４０を備えていることを前提とする。

この場合、レーザドライバチップＣｈ３上にＶＣＳＥＬチップＣｈ２が実装された状態において、レーザドライバチップＣｈ３におけるアシスト回路４２が形成された領域Ａｄｒのチップ面内方向における位置と、ＶＣＳＥＬチップＣｈ２における発光素子４０の形成領域のチップ面内方向における位置とが重複している。
具体的に、領域Ａｄｒは少なくとも一部が発光素子４０の直下に位置される。これにより、アシスト回路４２を発光素子４０に近接して配置することが可能とされ、アシスト回路４２から発光素子４０までの間の配線長を短くすることが可能とされる。すなわち、アシスト回路４２から発光素子４０までの間の配線抵抗を抑えることができ、立ち下がりアシストに好適となる。
特にダイレクトＴｏＦ方式によりパルス発光を行う場合、発光素子４０の熱上昇は比較的抑えられるため、アシスト回路４２を発光素子４０に近接配置しても、アシスト回路４２が熱上昇により悪影響を受けることは殆どない。
なお、領域Ａｄｒには駆動回路４３を配置してもよい。これにより駆動回路４３から発光素子４０までの間の配線抵抗を抑えることもでき、パルス幅の正確性向上を図ることができる。

図２５は発光素子４０の駆動方式のバリエーションを示している。
図２５Ａは発光素子４０のカソード側に電流源９１が存在するカソードドライブ方式の例を示している。
図２５Ｂは、複数の発光素子４０をそれぞれカソードドライブ方式で駆動する例を示している。
図２５Ｃは発光素子４０のアノード側に電流源９１が存在するアノードドライブ方式の例を示している。
図２５Ｄは、複数の発光素子４０をそれぞれアノードドライブ方式で駆動する例を示している。
これらいずれの駆動方式であっても上述の実施の形態の技術は適用できる。

＜８．まとめ及び変形例＞
以上の実施の形態では次のような効果が得られる。
第１から第４の実施の形態のレーザ駆動装置４１は、ＶＣＳＥＬとしての発光素子４０を駆動制御信号ＰＯＵＴに基づいて発光駆動する駆動回路４３と、アシスト制御信号ＴＦＯＵＴに基づいて発光素子４０の両端を短絡するアシスト回路４２を備える。またレーザ駆動装置４１は、タイミング調整信号ＴＡ（或いはＴＡ１，ＴＡ２）に基づいて駆動制御信号ＰＯＵＴとアシスト制御信号ＴＦＯＵＴの相互間のタイミング調整を行うタイミング調整部２０と、駆動制御信号ＰＯＵＴとアシスト制御信号ＴＦＯＵＴの位相差を検出する位相検出部３３と、位相検出部３３の位相差検出結果である位相比較信号ｏＰＤに基づいてタイミング調整信号ＴＡを生成するタイミング制御部３４とを備える。
即ち位相差検出結果に応じてアシスト制御信号ＴＦＯＵＴと駆動制御信号ＰＯＵＴのタイミング調整を行うようにしている。
これにより環境条件、設計条件、経時条件等によるタイミングのズレを解消することでき、アシスト回路４２による立ち下がり時間の高速化を確実に機能させることができる。さらにこれにより測距装置１としては測距性能を向上させることができる。

第１から第４の実施の形態では、タイミング制御部３４は、継続的、定期的、又は所定の調整トリガを検知したタイミングで位相検出部３３の位相差検出結果に基づいてタイミング調整信号ＴＡ（或いはＴＡ１，ＴＡ２）を生成し、タイミング調整部２０のタイミング調整を実行させるとした。
例えば測距装置１としての実際の測距動作が行われるようになった以降、継続的、定期的、又は所定の調整トリガで調整が行われることで、測距環境における温度等の測距環境の変化、電源電圧の変動等に応じた、適切なタイミング調整が実現される。
なお、タイミング調整動作は、継続的、定期的には行わず、例えば工場出荷前の時点で行うこととすることも考えられる。

第１、第２の実施の形態では、駆動制御信号ＰＯＵＴは、第１電圧Ｖ１のパルス信号として駆動回路４３のドライブトランジスタ３０に供給され、アシスト制御信号ＴＦＯＵＴは、第１電圧Ｖ１よりも高電圧である電圧Ｖ３のパルス信号としてアシスト回路４２のアシスト用トランジスタ２５に供給される。そして位相検出部３３は、ドライブトランジスタ３０のゲートノードから取り出した駆動制御信号ＰＯＵＴと、アシスト用トランジスタ２５のゲートノードから取り出して第１電圧Ｖ１にレベルシフトさせたアシスト制御信号ＴＦＯＵＴとの位相比較を行う（図２，図６参照）。
ドライブトランジスタ３０のゲートノードにおける駆動制御信号ＰＯＵＴと、アシスト用トランジスタ２５のゲートノードにおけるアシスト制御信号ＴＦＯＵＴの位相を比較することが、それまでの遅延分をカバーし、最も適切にタイミング誤差を検出できる。従ってタイミング調整精度を上げることができる。
またこの場合、アシスト制御信号ＴＦＯＵＴの電圧レベルを電圧Ｖ１に合わせ込むことで位相検出部３３での位相比較が適切に実行できるようにしている。

第３，第４の実施の形態では、位相検出部３３は、駆動制御信号ＰＯＵＴと、アシスト用トランジスタ２５のゲートノード以外から取り出して第１電圧Ｖ１にレベルシフトさせたアシスト制御信号ＴＦＯＵＴとの位相比較を行う例を挙げた。
例えばアシスト用トランジスタ２５のゲートノードへ電圧印加するバッファーアンプ２４の入力段などから位相比較するアシスト制御信号ＴＦＯＵＴを取り出す（図８、図９参照）。
ゲートノード以外から位相比較のための駆動制御信号ＰＯＵＴとアシスト制御信号ＴＦＯＵＴを取り出すことで、配線をシンプルにすることができる。例えば図２０のようにバッファーアンプ２４ａの前段で複数のアシスト用トランジスタ２５に分岐するような場合、バッファーアンプ２４ａの前段でアシスト制御信号ＴＦＯＵＴを取り出すことで、配線を簡易化して、一括して位相比較できる。

なお、ゲートノード以外であることで、位相比較のための駆動制御信号ＰＯＵＴとアシスト制御信号ＴＦＯＵＴは、実際の発光停止タイミングとアシスト開始タイミングから若干ずれることになり、その点でタイミング誤差検出の精度的には若干不利となる。これに対し、図８のようにバッファーアンプ３６、３７を設け、バッファーアンプ２４，２２の遅延に相当する遅延を、位相比較のための駆動制御信号ＰＯＵＴとアシスト制御信号ＴＦＯＵＴに与えるようにすることで、より精度のよいタイミング誤差検出が可能になる。

第３，第４の実施の形態では、位相検出部３３は、ドライブトランジスタ３０のゲートノード以外から取り出した駆動制御信号ＰＯＵＴと、アシスト制御信号ＴＦＯＵＴとの位相比較を行う例を挙げた。例えばドライブトランジスタ３０のゲートノードへ電圧印加するバッファーアンプ２２の入力段などから、位相比較する駆動制御信号ＰＯＵＴを取り出す（図８、図９参照）。
ゲートノード以外であることで、タイミング誤差検出の精度的には不利となるが、配線をシンプルにすることができる。例えば図２０のようにバッファーアンプ２２ａの前段で複数のドライブトランジスタ３０に分岐するような場合、バッファーアンプ２２ａの前段で駆動制御信号ＰＯＵＴを取り出すことで、配線を簡易化して、一括して位相比較できる。
もちろん図８、図９のように、アシスト制御信号ＴＦＯＵＴをバッファーアンプ２４の入力段から取り出し、かつ駆動制御信号ＰＯＵＴをバッファーアンプ２２の入力段から取り出すということも考えられ、これらも特に図２０の構成を想定すると、一括比較の実現及び配線の簡易化という効果が得られる。

実施の形態では、タイミング調整部２０は、入力信号ＩＮから駆動制御信号ＰＯＵＴを生成するとともに遅延回路を有する第１回路と、入力信号ＩＮからアシスト制御信号ＴＦＯＵＴを生成する第２回路とを備える。
例えば図４では、バッファーアンプ５２と遅延回路５４で第１回路が形成され、遅延回路５０、インバータ５１、アンドゲート５３で第２回路が形成される。
そしてタイミング調整信号ＴＡに応じて第１回路の遅延回路５４の遅延時間を設定することで、タイミング調整を行う構成とされている。
駆動制御信号ＰＯＵＴの遅延時間を可変することで、駆動制御信号ＰＯＵＴとアシスト制御信号ＴＦＯＵＴの間のタイミングを調整することができ、これによって立ち下がり時間を適切に改善できる。
即ち通常は高電圧（Ｖ３）で比較的厚膜のトランジスタを使用する側であるアシスト制御信号経路で遅延が発生するため、駆動制御信号経路側で遅延を行うことのみで、必要なタイミング調整が可能となる。

第２の実施の形態では、タイミング調整部２０は、入力信号ＩＮから駆動制御信号ＰＯＵＴを生成するとともに遅延回路５４を有する第１回路と、入力信号ＩＮからアシスト制御信号ＴＦＯＵＴを生成するとともに遅延回路５５を有する第２回路とを備える。そしてタイミング調整信号ＴＡ１、ＴＡ２に応じて第１回路の遅延回路５４の遅延時間と、第２回路の遅延回路５５の遅延時間の一方又は両方を設定することで、タイミング調整を行う構成例を示した（図７参照）。
遅延回路５４で駆動制御信号ＰＯＵＴの遅延時間を可変することができ、遅延回路５５でアシスト制御信号ＴＦＯＵＴの遅延時間を可変することができるようにする構成によっても駆動制御信号ＰＯＵＴとアシスト制御信号ＴＦＯＵＴの間のタイミングを調整することができ、立ち下がり時間を改善できる。

特に第２の実施の形態では、非実働期間である調整期間において第１回路の遅延回路５４の遅延時間を調整したうえで、実働期間においては、第２回路の遅延回路５５の遅延時間が可変調整されるようにする例を述べた。
測距装置１としてレーザ発光駆動する実働中に駆動制御信号の遅延時間を可変することは、実働中に入力信号ＩＮに対する発光タイミングが変動してしまうことになる。場合によっては測距精度に影響を与える。そこで調整期間にキャリブレーション動作として駆動制御信号側で遅延量を設定する。これにより、駆動制御信号にアシスト制御信号側と同等又はそれ以上の遅延が与えられるようにする。こうすることでアシスト制御信号側の遅延によって互いのタイミング調整が可能な状態となる。そこで実働期間では、アシスト制御信号側で遅延量を可変調整して、互いのタイミング調整を行うようにする。
このようにすることで、実働中は駆動制御信号を変化させずにすむ。つまり入力信号ＩＮに対する発光タイミングを固定でき、測距装置１としては、発光タイミングの変化に対応する処理を行わなくとも安定した測距ができるようになる。

第４の実施の形態では、アシスト回路４２及び発光素子４０への電流供給を遮断するスイッチ４５を有する例を述べた。
これによりエラー検出時等にレーザ発光駆動を停止させる機能を備えることができる。例えば電流量が過大なときや、駆動制御信号のパルス幅が長すぎる状態などを検出した場合に、スイッチ をオフとすることで、異常動作を停止させることができる。

各実施の形態のレーザ駆動装置４１は、複数の発光素子４０を駆動することができる（図１４、図１５、図１６、図１７、図１８、図２０参照）。
１つの駆動回路４３により複数の発光素子を駆動する場合（図１４）、そのような組が複数ある場合（図１５）、１つの駆動回路４３により１つの発光素子を駆動し、そのユニットが複数ある場合（図１６）などで各種例示したように複数の発光素子を駆動する構成が想定される。これらの場合において適切に位相比較に基づくタイミング調整が図られたレーザ発光駆動が可能となる。

実施の形態のセンシングモジュールとしての構成は、垂直共振器面発光レーザによる発光素子４０が複数配列された発光部２と、発光部２の発光素子４０を駆動するレーザ駆動装置４１と、発光部２より発せられ被写体によって反射された光を受光して撮像する受光センサ７とを備える。
この場合にレーザ駆動装置４１が実施の形態で説明した構成であることで、発光駆動電流の立ち下がり時間が改善され、測距性能を向上させることができる。

また発光素子４０が形成されたＶＣＳＥＬチップＣｈ２が、レーザ駆動装置４１が形成されたレーザドライバチップＣｈ３上に配置される構造とされている例を述べた（図２１，図２３参照）。
いわゆるＶＣＳＥＬオンシリコン（VCSEL on Silicon）の構造として、配線長も短いなど効率的な構造を実現する。
またこのような構造の場合、レーザ駆動装置４１の外部で、駆動制御信号（ＰＯＵＴ／ＮＣＨＩＮ）或いはそれによる駆動電流等を検知しながら、アシストタイミングを調整するということは困難になる。そこで実施の形態のようにレーザ駆動装置４１の内部で位相比較に基づくタイミング調整を行うようにすることが有効である。

またレーザ駆動装置４１が形成されたレーザドライバチップＣｈ３内では、ＶＣＳＥＬチップＣｈ２の直下の位置にアシスト回路４２が配置されるとした（図８、図２４参照）。
発光素子４０の直下にアシスト回路４２を置くことで、発光素子４０のアノード又はカソードと、アシスト用トランジスタ２５の間の距離を短くし、配線抵抗を低くすることができる。これにより立ち下がりをシャープにすることに有利となる。
なお、例えばドライブトランジスタ３０や、トランジスタ２９も発光素子４０の直下に置くことが想定される。配線長を短くできることで、立ち上がり／立ち下がり波形をシャープにすることに有利となる。
このような構造はダイレクトＴＯＦで採用しやすい。短パルス発光であり、平均発光電流が小さいため、発光素子４０の発熱が小さく、アシスト用トランジスタ２５等に熱影響を与える懸念があまりないためである。

なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。

なお本技術は以下のような構成も採ることができる。
（１）
垂直共振器面発光レーザによる発光素子を駆動制御信号に基づいて発光駆動する駆動回路と、
アシスト制御信号に基づいて前記発光素子の両端を短絡するアシスト回路と、
タイミング調整信号に基づいて前記駆動制御信号と前記アシスト制御信号の相互間のタイミング調整を行うタイミング調整部と、
前記駆動制御信号と前記アシスト制御信号の位相差を検出する位相検出部と、
前記位相検出部の位相差検出結果に基づいて前記タイミング調整信号を生成するタイミング制御部と、を備えた
レーザ駆動装置。
（２）
前記タイミング制御部は、継続的、定期的、又は所定の調整トリガを検知したタイミングで前記位相検出部の位相差検出結果に基づいて前記タイミング調整信号を生成し、前記タイミング調整部のタイミング調整を実行させる
上記（１）に記載のレーザ駆動装置。
（３）
前記駆動制御信号は、第１電圧のパルス信号として前記駆動回路のドライブトランジスタに供給され、
前記アシスト制御信号は、前記第１電圧よりも高電圧のパルス信号として前記アシスト回路のアシスト用トランジスタに供給され、
前記位相検出部は、
前記ドライブトランジスタのゲートノードから取り出した前記駆動制御信号と、前記アシスト用トランジスタのゲートノードから取り出して前記第１電圧にレベルシフトさせた前記アシスト制御信号との位相比較を行う
上記（１）又は（２）に記載のレーザ駆動装置。
（４）
前記駆動制御信号は、第１電圧のパルス信号として前記駆動回路のドライブトランジスタに供給され、
前記アシスト制御信号は、前記第１電圧よりも高電圧のパルス信号として前記アシスト回路のアシスト用トランジスタに供給され、
前記位相検出部は、
前記駆動制御信号と、前記アシスト用トランジスタのゲートノード以外から取り出して前記第１電圧にレベルシフトさせた前記アシスト制御信号との位相比較を行う
上記（１）又は（２）に記載のレーザ駆動装置。
（５）
前記駆動制御信号は、第１電圧のパルス信号として前記駆動回路のドライブトランジスタに供給され、
前記アシスト制御信号は、前記第１電圧よりも高電圧のパルス信号として前記アシスト回路のアシスト用トランジスタに供給され、
前記位相検出部は、
前記ドライブトランジスタのゲートノード以外から取り出した前記駆動制御信号と、前記アシスト制御信号との位相比較を行う
上記（１）（２）（４）のいずれかに記載のレーザ駆動装置。
（６）
前記タイミング調整部は、
入力信号から前記駆動制御信号を生成するとともに遅延回路を有する第１回路と、
前記入力信号から前記アシスト制御信号を生成する第２回路と、を備え、
前記タイミング調整信号に応じて前記遅延回路の遅延時間を設定することで、タイミング調整を行う構成とされている
上記（１）から（５）のいずれかに記載のレーザ駆動装置。
（７）
前記タイミング調整部は、
入力信号から前記駆動制御信号を生成するとともに遅延回路を有する第１回路と、
前記入力信号から前記アシスト制御信号を生成するとともに遅延回路を有する第２回路と、を備え、
前記タイミング調整信号に応じて前記第１回路の遅延回路の遅延時間と、前記第２回路の遅延回路の遅延時間の一方又は両方を設定することで、タイミング調整を行う構成とされている
上記（１）から（５）のいずれかに記載のレーザ駆動装置。
（８）
非実働期間である調整期間において前記第１回路の遅延回路の遅延時間を調整したうえで、
実働期間においては、前記第２回路の遅延回路の遅延時間が可変調整されるようにする
上記（７）に記載のレーザ駆動装置。
（９）
前記アシスト回路及び前記発光素子への電流供給を遮断するスイッチを有する
上記（１）から（８）のいずれかに記載のレーザ駆動装置。
（１０）
複数の前記発光素子を駆動する
上記（１）から（９）のいずれかに記載のレーザ駆動装置。
（１１）
垂直共振器面発光レーザによる発光素子が複数配列された発光部と、
前記発光部の発光素子を駆動するレーザ駆動装置と、
前記発光部より発せられ被写体によって反射された光を受光して撮像する受光センサと、
を備え、
前記レーザ駆動装置は、
垂直共振器面発光レーザによる発光素子を駆動制御信号に基づいて発光駆動する駆動回路と、
アシスト制御信号に基づいて前記発光素子の両端を短絡して前記発光素子の立ち下がり時間を高速化するアシスト回路と、
タイミング調整信号に基づいて前記駆動制御信号と前記アシスト制御信号の相互間のタイミング調整を行うタイミング調整部と、
前記駆動制御信号と前記アシスト制御信号の位相差を検出する位相検出部と、
前記位相検出部の位相差検出結果に基づいて前記タイミング調整信号を生成するタイミング制御部と、を備えた
センシングモジュール。
（１２）
前記発光素子が形成された発光素子チップが、前記レーザ駆動装置が形成されたチップ上に配置される構造とされている
上記（１１）に記載のセンシングモジュール。
（１３）
前記レーザ駆動装置が形成されたチップ内では、前記発光素子チップの直下の位置に前記アシスト回路が配置される
上記（１２）に記載のセンシングモジュール。
（１４）
垂直共振器面発光レーザによる発光素子を駆動制御信号に基づいて発光駆動する駆動回路と、アシスト制御信号に基づいて前記発光素子の両端を短絡するアシスト回路と、を有するレーザ駆動装置のタイミング調整方法として、
前記駆動制御信号と前記アシスト制御信号の位相差を検出し、
位相差検出結果に基づいてタイミング調整信号を生成し、
前記タイミング調整信号に基づいて前記駆動制御信号と前記アシスト制御信号の相互間のタイミング調整が行う
タイミング調整方法。

１ 測距装置
２ 発光部
３ 駆動部
４ 電源回路
５ 発光側光学系
６ 受光側光学系
７ 受光センサ
８ 測距部
９ 制御部
２０ タイミング調整部
２１，２２，２４，３６，３７，５２ バッファーアンプ
２３，３１ レベルシフタ
２５ アシスト用トランジスタ
２７，２８，２９ トランジスタ
３０ ドライブトランジスタ
３２ ダミー回路
３３ 位相検出部
３４ タイミング制御部
３５ 調整動作制御部
４０ 発光素子
４１ レーザ駆動装置
４２ アシスト回路
４３ 駆動回路
４５ スイッチ
５０，５４，５５ 遅延回路

Claims (14)

1. 垂直共振器面発光レーザによる発光素子を駆動制御信号に基づいて発光駆動する駆動回路と、
   アシスト制御信号に基づいて前記発光素子の両端を短絡するアシスト回路と、
   タイミング調整信号に基づいて前記駆動制御信号と前記アシスト制御信号の相互間のタイミング調整を行うタイミング調整部と、
   前記駆動制御信号と前記アシスト制御信号の位相差を検出する位相検出部と、
   前記位相検出部の位相差検出結果に基づいて前記タイミング調整信号を生成するタイミング制御部と、を備えた
   レーザ駆動装置。
2. 前記タイミング制御部は、継続的、定期的、又は所定の調整トリガを検知したタイミングで前記位相検出部の位相差検出結果に基づいて前記タイミング調整信号を生成し、前記タイミング調整部のタイミング調整を実行させる
   請求項１に記載のレーザ駆動装置。
3. 前記駆動制御信号は、第１電圧のパルス信号として前記駆動回路のドライブトランジスタに供給され、
   前記アシスト制御信号は、前記第１電圧よりも高電圧のパルス信号として前記アシスト回路のアシスト用トランジスタに供給され、
   前記位相検出部は、
   前記ドライブトランジスタのゲートノードから取り出した前記駆動制御信号と、前記アシスト用トランジスタのゲートノードから取り出して前記第１電圧にレベルシフトさせた前記アシスト制御信号との位相比較を行う
   請求項１に記載のレーザ駆動装置。
4. 前記駆動制御信号は、第１電圧のパルス信号として前記駆動回路のドライブトランジスタに供給され、
   前記アシスト制御信号は、前記第１電圧よりも高電圧のパルス信号として前記アシスト回路のアシスト用トランジスタに供給され、
   前記位相検出部は、
   前記駆動制御信号と、前記アシスト用トランジスタのゲートノード以外から取り出して前記第１電圧にレベルシフトさせた前記アシスト制御信号との位相比較を行う
   請求項１に記載のレーザ駆動装置。
5. 前記駆動制御信号は、第１電圧のパルス信号として前記駆動回路のドライブトランジスタに供給され、
   前記アシスト制御信号は、前記第１電圧よりも高電圧のパルス信号として前記アシスト回路のアシスト用トランジスタに供給され、
   前記位相検出部は、
   前記ドライブトランジスタのゲートノード以外から取り出した前記駆動制御信号と、前記アシスト制御信号との位相比較を行う
   請求項１に記載のレーザ駆動装置。
6. 前記タイミング調整部は、
   入力信号から前記駆動制御信号を生成するとともに遅延回路を有する第１回路と、
   前記入力信号から前記アシスト制御信号を生成する第２回路と、を備え、
   前記タイミング調整信号に応じて前記遅延回路の遅延時間を設定することで、タイミング調整を行う構成とされている
   請求項１に記載のレーザ駆動装置。
7. 前記タイミング調整部は、
   入力信号から前記駆動制御信号を生成するとともに遅延回路を有する第１回路と、
   前記入力信号から前記アシスト制御信号を生成するとともに遅延回路を有する第２回路と、を備え、
   前記タイミング調整信号に応じて前記第１回路の遅延回路の遅延時間と、前記第２回路の遅延回路の遅延時間の一方又は両方を設定することで、タイミング調整を行う構成とされている
   請求項１に記載のレーザ駆動装置。
8. 非実働期間である調整期間において前記第１回路の遅延回路の遅延時間を調整したうえで、
   実働期間においては、前記第２回路の遅延回路の遅延時間が可変調整されるようにする
   請求項７に記載のレーザ駆動装置。
9. 前記アシスト回路及び前記発光素子への電流供給を遮断するスイッチを有する
   請求項１に記載のレーザ駆動装置。
10. 複数の前記発光素子を駆動する
    請求項１に記載のレーザ駆動装置。
11. 垂直共振器面発光レーザによる発光素子が複数配列された発光部と、
    前記発光部の発光素子を駆動するレーザ駆動装置と、
    前記発光部より発せられ被写体によって反射された光を受光して撮像する受光センサと、
    を備え、
    前記レーザ駆動装置は、
    垂直共振器面発光レーザによる発光素子を駆動制御信号に基づいて発光駆動する駆動回路と、
    アシスト制御信号に基づいて前記発光素子の両端を短絡して前記発光素子の立ち下がり時間を高速化するアシスト回路と、
    タイミング調整信号に基づいて前記駆動制御信号と前記アシスト制御信号の相互間のタイミング調整を行うタイミング調整部と、
    前記駆動制御信号と前記アシスト制御信号の位相差を検出する位相検出部と、
    前記位相検出部の位相差検出結果に基づいて前記タイミング調整信号を生成するタイミング制御部と、を備えた
    センシングモジュール。
12. 前記発光素子が形成された発光素子チップが、前記レーザ駆動装置が形成されたチップ上に配置される構造とされている
    請求項１１に記載のセンシングモジュール。
13. 前記レーザ駆動装置が形成されたチップ内では、前記発光素子チップの直下の位置に前記アシスト回路が配置される
    請求項１２に記載のセンシングモジュール。
14. 垂直共振器面発光レーザによる発光素子を駆動制御信号に基づいて発光駆動する駆動回路と、アシスト制御信号に基づいて前記発光素子の両端を短絡するアシスト回路と、を有するレーザ駆動装置のタイミング調整方法として、
    前記駆動制御信号と前記アシスト制御信号の位相差を検出し、
    位相差検出結果に基づいてタイミング調整信号を生成し、
    前記タイミング調整信号に基づいて前記駆動制御信号と前記アシスト制御信号の相互間のタイミング調整を行う
    タイミング調整方法。

Images