JP2021019168A - 電子部品内蔵基板 - Google Patents
電子部品内蔵基板 Download PDFInfo
- Publication number
- JP2021019168A JP2021019168A JP2019135917A JP2019135917A JP2021019168A JP 2021019168 A JP2021019168 A JP 2021019168A JP 2019135917 A JP2019135917 A JP 2019135917A JP 2019135917 A JP2019135917 A JP 2019135917A JP 2021019168 A JP2021019168 A JP 2021019168A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- region
- ground plane
- wiring layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 30
- 230000007261 regionalization Effects 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000017525 heat dissipation Effects 0.000 abstract description 14
- 238000009413 insulation Methods 0.000 abstract description 5
- 238000010521 absorption reaction Methods 0.000 abstract description 4
- 230000035945 sensitivity Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 87
- 229910000679 solder Inorganic materials 0.000 description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 9
- 239000004020 conductor Substances 0.000 description 5
- 239000007787 solid Substances 0.000 description 4
- 239000011162 core material Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
11〜14 絶縁層
21,22 ソルダーレジスト
31〜34 ビア導体
40 電子部品
41 端子電極
42〜44 領域
51〜54 エッジ
A 矩形領域
A1 第1の領域
A2 第2の領域
A3 第3の領域
C 点
D 重なり
E1,E2 外部端子
G グランドプレーン
H,H4 開口部
L1〜L4 配線層
Claims (10)
- 第1、第2及び第3の絶縁層と、
前記第1の絶縁層と前記第2の絶縁層の間に埋め込まれた第1の配線層と、
前記第2の絶縁層と前記第3の絶縁層の間に埋め込まれた電子部品と、を備え、
前記第1の配線層は、グランドプレーンを含み、
前記電子部品は、平面視で前記グランドプレーンと重なる位置に配置され、
前記第1の配線層は、平面視で前記電子部品の角部と重なる点を中心に前記電子部品の短辺の1/3を半径とした円に囲まれた第1の領域を含み、
前記第1の領域に位置するグランドプレーンには、開口部が形成されていることを特徴とする電子部品内蔵基板。 - 前記電子部品は、第1及び第2のエッジを有し、
前記角部は、前記第1及び第2のエッジの終端部によって構成され、
前記第1及び第2のエッジの少なくとも一方は、前記グランドプレーンと重ならない区間よりも、前記グランドプレーンと重なる区間の方が長いことを特徴とする請求項1に記載の電子部品内蔵基板。 - 前記第1及び第2のエッジの少なくとも一方は、全区間が前記グランドプレーンと重なることを特徴とする請求項2に記載の電子部品内蔵基板。
- 前記第1の配線層は、平面視で前記電子部品と重なり、且つ、前記第1の領域と重複しない第2の領域をさらに含み、
前記第1の領域におけるグランドプレーンのパターン形成密度は、前記第2の領域におけるグランドプレーンのパターン形成密度よりも低いことを特徴とする請求項1乃至3のいずれか一項に記載の電子部品内蔵基板。 - 前記第2の領域の全面に前記グランドプレーンが存在することを特徴とする請求項4に記載の電子部品内蔵基板。
- 前記第1及び第2の領域を包含する矩形領域を前記第1の配線層に定義した場合、前記第1の配線層は、前記矩形領域に包含され、且つ、前記第1及び第2の領域のいずれとも重複しない第3の領域をさらに含み、
前記第1の領域におけるグランドプレーンのパターン形成密度は、前記第3の領域におけるグランドプレーンのパターン形成密度よりも低いことを特徴とする請求項4又は5に記載の電子部品内蔵基板。 - 前記第3の領域の全面に前記グランドプレーンが存在することを特徴とする請求項6に記載の電子部品内蔵基板。
- 前記第1の絶縁層を介して前記第1の配線層とは反対側に位置する第2の配線層をさらに備え、
前記第2の配線層は、グランドプレーンを含み、
前記第2の配線層は、前記第1の配線層の前記第1の領域と重なる第4の領域を含み、
前記第4の領域に位置するグランドプレーンには、開口部が形成されていることを特徴とする請求項1乃至7のいずれか一項に記載の電子部品内蔵基板。 - 前記第1の領域に形成された前記開口部と、前記第4の領域に形成された前記開口部は、平面視で重なりを有していることを特徴とする請求項8に記載の電子部品内蔵基板。
- 前記電子部品は半導体ICであり、端子電極が形成された主面とは反対側に位置する裏面が前記グランドプレーンと向かい合うよう、前記第2の絶縁層と前記第3の絶縁層の間に埋め込まれていることを特徴とする請求項1乃至9のいずれか一項に記載の電子部品内蔵基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019135917A JP7331521B2 (ja) | 2019-07-24 | 2019-07-24 | 電子部品内蔵基板 |
PCT/JP2020/027045 WO2021015008A1 (ja) | 2019-07-24 | 2020-07-10 | 電子部品内蔵基板 |
TW109124373A TWI756744B (zh) | 2019-07-24 | 2020-07-20 | 電子零件內藏基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019135917A JP7331521B2 (ja) | 2019-07-24 | 2019-07-24 | 電子部品内蔵基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021019168A true JP2021019168A (ja) | 2021-02-15 |
JP7331521B2 JP7331521B2 (ja) | 2023-08-23 |
Family
ID=74193926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019135917A Active JP7331521B2 (ja) | 2019-07-24 | 2019-07-24 | 電子部品内蔵基板 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7331521B2 (ja) |
TW (1) | TWI756744B (ja) |
WO (1) | WO2021015008A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001127194A (ja) * | 1999-10-28 | 2001-05-11 | Sharp Corp | フリップチップ型半導体装置及びその製造方法 |
JP2008091471A (ja) * | 2006-09-29 | 2008-04-17 | Tdk Corp | 半導体内蔵基板及びその製造方法 |
JP2014112641A (ja) * | 2012-11-09 | 2014-06-19 | Taiyo Yuden Co Ltd | 電子部品内蔵基板 |
WO2017006391A1 (ja) * | 2015-07-03 | 2017-01-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102419900B1 (ko) * | 2015-09-02 | 2022-07-13 | 삼성전자주식회사 | 인쇄회로기판 장치 및 이를 포함하는 전자 장치 |
JP6919194B2 (ja) * | 2016-12-27 | 2021-08-18 | Tdk株式会社 | コイル部品及びこれを備える回路基板 |
-
2019
- 2019-07-24 JP JP2019135917A patent/JP7331521B2/ja active Active
-
2020
- 2020-07-10 WO PCT/JP2020/027045 patent/WO2021015008A1/ja active Application Filing
- 2020-07-20 TW TW109124373A patent/TWI756744B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001127194A (ja) * | 1999-10-28 | 2001-05-11 | Sharp Corp | フリップチップ型半導体装置及びその製造方法 |
JP2008091471A (ja) * | 2006-09-29 | 2008-04-17 | Tdk Corp | 半導体内蔵基板及びその製造方法 |
JP2014112641A (ja) * | 2012-11-09 | 2014-06-19 | Taiyo Yuden Co Ltd | 電子部品内蔵基板 |
WO2017006391A1 (ja) * | 2015-07-03 | 2017-01-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2021015008A1 (ja) | 2021-01-28 |
TWI756744B (zh) | 2022-03-01 |
JP7331521B2 (ja) | 2023-08-23 |
TW202110300A (zh) | 2021-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101462770B1 (ko) | 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지 | |
US8183689B2 (en) | Printed circuit board and flip chip package using the same with improved bump joint reliability | |
JP2004071670A (ja) | Icパッケージ、接続構造、および電子機器 | |
US7414304B2 (en) | Semiconductor device | |
JP2007088313A (ja) | 半導体装置 | |
KR100401355B1 (ko) | 회로기판 | |
KR20080028821A (ko) | 휨 방지를 위한 회로기판 및 그 제조 방법 | |
JP2010278133A (ja) | 回路基板 | |
KR102228461B1 (ko) | 반도체 패키지 장치 | |
US7812265B2 (en) | Semiconductor package, printed circuit board, and electronic device | |
US20080023812A1 (en) | Semiconductor package having passive component and semiconductor memory module including the same | |
US20160095249A1 (en) | Printed circuit board and electronic component package having the same | |
WO2021015008A1 (ja) | 電子部品内蔵基板 | |
KR101138469B1 (ko) | 칩 마운트용 기판 | |
US9761519B2 (en) | Package substrate and semiconductor package including the same | |
JP5409135B2 (ja) | パッケージ基板 | |
US8383954B2 (en) | Warpage preventing substrates | |
JP2008218935A (ja) | 半導体集積回路パッケージが装着された回路基板および半導体集積回路パッケージ | |
KR101001638B1 (ko) | 반도체 패키지 | |
KR20200129891A (ko) | 감광성 라미네이트를 이용한 반도체 패키지 및 그 제조방법 | |
JP2005142281A (ja) | 半導体集積回路チップ及び半導体集積回路装置 | |
JP4223649B2 (ja) | プリント配線板 | |
KR20110020542A (ko) | 칩 내장형 인쇄회로기판 | |
KR20060029347A (ko) | Fbga 패키지 및 fbga 패키지용 기판 스트립 | |
KR20060034412A (ko) | 기판 양면 부착형의 칩 적층 구조를 가지는 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7331521 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |