JP2021009868A - Manufacturing method of wiring board - Google Patents
Manufacturing method of wiring board Download PDFInfo
- Publication number
- JP2021009868A JP2021009868A JP2019121461A JP2019121461A JP2021009868A JP 2021009868 A JP2021009868 A JP 2021009868A JP 2019121461 A JP2019121461 A JP 2019121461A JP 2019121461 A JP2019121461 A JP 2019121461A JP 2021009868 A JP2021009868 A JP 2021009868A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- cavity
- layer
- wiring board
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Die Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は配線板の製造方法に関する。 The present invention relates to a method for manufacturing a wiring board.
特許文献1には、樹脂絶縁層に設けられた凹部内に半導体素子が収容された多層プリン卜配線板が開示されている。特許文献1では、半導体素子の凹部内への収容は、半導体素子の端子面と反対面である下面側に接着剤層が形成された半導体素子を凹部に収容した後、熱処理により接着剤層を硬化させることによって行われている。 Patent Document 1 discloses a multilayer printed wiring board in which a semiconductor element is housed in a recess provided in a resin insulating layer. In Patent Document 1, the semiconductor element is accommodated in the recess by accommodating the semiconductor element having the adhesive layer formed on the lower surface side opposite to the terminal surface of the semiconductor element in the recess, and then heat-treating the adhesive layer. It is done by curing.
特許文献1の多層プリン卜配線板の製造方法では、半導体素子の収納性および密着性を確保するための金属層が凹部の底面に形成されている。しかしながら、接着剤層を金属層に向けて半導体素子を載置する際および熱硬化のあいだに接着剤が動いてしまい、収容された半導体素子の凹部内での位置ずれが起こるおそれがある。 In the method for manufacturing a multilayer printed wiring board of Patent Document 1, a metal layer for ensuring the storage and adhesion of semiconductor elements is formed on the bottom surface of the recess. However, when the semiconductor element is placed with the adhesive layer facing the metal layer and during thermosetting, the adhesive may move, causing misalignment in the recess of the housed semiconductor element.
本発明の配線板の製造方法は、キャビティが形成されている基板を準備することと、キャビティ内に電子部品を収容することと、を備えている。そして、前記キャビティ内に電子部品を収容することは、前記キャビティの底部に第1接着剤層を形成することと、前記第1接着剤層の流動性を低下させることと、流動性が低下した前記第1接着剤層上に第2接着剤層を形成することと、前記第2接着剤層上に電子部品を載置することと、前記第1接着剤層および第2接着剤層を硬化させることと、を含んでいる。 The method for manufacturing a wiring board of the present invention includes preparing a substrate on which a cavity is formed and accommodating an electronic component in the cavity. Then, accommodating the electronic component in the cavity forms the first adhesive layer at the bottom of the cavity, reduces the fluidity of the first adhesive layer, and reduces the fluidity. Forming a second adhesive layer on the first adhesive layer, placing an electronic component on the second adhesive layer, and curing the first adhesive layer and the second adhesive layer. Including to let.
本発明の実施形態によれば、配線板のキャビティ内に収容された電子部品において位置ずれや傾きといった問題が起こることのない配線板を製造するための方法を提供することができる。 According to the embodiment of the present invention, it is possible to provide a method for manufacturing a wiring board in which problems such as misalignment and inclination do not occur in electronic components housed in the cavity of the wiring board.
本発明の配線板の製造方法の一実施形態が、図面を参照して説明される。図1には、本発明の一実施形態の配線板の製造方法により製造される配線板の一例である配線板1の一部の断面図が示されている。配線板1の図1に示されている部分の製造方法が、図2Aから図2Dに示されている。図1に示されるように、配線板1は、樹脂絶縁層10内に有底のキャビティCを有する基板1aと、キャビティC内に収容されている電子部品Eを含んでいる。
An embodiment of the method for manufacturing a wiring board of the present invention will be described with reference to the drawings. FIG. 1 shows a cross-sectional view of a part of a wiring board 1 which is an example of a wiring board manufactured by the method for manufacturing a wiring board according to an embodiment of the present invention. The manufacturing method of the portion of the wiring board 1 shown in FIG. 1 is shown in FIGS. 2A to 2D. As shown in FIG. 1, the wiring board 1 includes a
図1の例において、電子部品Eは、キャビティCの底面C1上に形成された第1接着剤層21および第2接着剤層22を介してキャビティC内に収容されている。キャビティC内に収容される電子部品Eとしては、これらに限定されるわけでないが、半導体素子、受動素子、再配線層を有するインターポーザ、再配線層を有する半導体素子、WLP(Wafer Level Package)、IPD(Integrated Passive device)等が挙げられる。電子部品Eは、電子部品Eの端子面E1の反対面である下側面E2をキャビティCの底面C1に向けて配置されている。すなわち、電子部品Eは、下側面E2側が第1接着剤層21および第2接着剤層22と密着されることによってキャビティCの底面C1に固定されている。
In the example of FIG. 1, the electronic component E is housed in the cavity C via the first
キャビティCは、基板1aの任意の樹脂絶縁層10内に形成され得る。基板1aは、例えば、複数の樹脂絶縁層10と複数の導体層11とが交互に積層されているビルドアップ配線板であってもよい。図1の例では、基板1aは、樹脂絶縁層10と、樹脂絶縁層10の両面に例えば銅箔および銅めっき膜で形成される導体層11とを含んでいる。樹脂絶縁層10は、樹脂絶縁層10を貫通し、導体層11同士を接続するビア導体12を含んでいる。
The cavity C can be formed in any
キャビティCのサイズは、収容される電子部品Eに応じて適宜選択され得る。例えば図1に示される例では、キャビティCは、1層の樹脂絶縁層10の厚み分の深さをもつように形成されている。しかし、キャビティCの側面を形成する樹脂絶縁層10の層数は図1の例に限定されない。例えば、2層以上の樹脂絶縁層10が、キャビティCの側面を形成していてもよい。また、キャビティCの平面形状も、キャビティC内に収容される電子部品の形状などに応じて、任意の平面形状で形成され得る。
The size of the cavity C can be appropriately selected depending on the electronic component E to be accommodated. For example, in the example shown in FIG. 1, the cavity C is formed so as to have a depth corresponding to the thickness of one
図1に示される基板1aのキャビティCに電子部品Eを収容する方法が図2A〜2Dを参照して具体的に説明されて、図1の配線板1の製造方法が示される。なお、添付の図面において、配線板のキャビティCなどを含む各構成要素のサイズや形状の正確な比率を示すことは意図されていない。
A method of accommodating the electronic component E in the cavity C of the
まず、図2Aに示される、キャビティCを有する基板1aが準備される。キャビティCは、基板1aの樹脂絶縁層10aのキャビティCが形成される場所を除去することによって形成されている。除去は例えばザグリ加工等で凹部を形成することによって行われ得る。しかし、このような加工により凹部を設けるのではなく、開口を設けた樹脂絶縁層10aを樹脂絶縁層10(10b)上に積層することによってキャビティCを備える基板1aが形成されてもよい。基板1aにおいて樹脂絶縁層10は任意の絶縁性材料を用いて形成され得る。したがって、キャビティCが形成される樹脂絶縁層10aは、任意の絶縁性材料を用いて形成される樹脂絶縁層10である。絶縁性材料としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)またはフェノール樹脂などの樹脂材料が例示される。これらの樹脂材料を用いて形成される樹脂絶縁層10aを含む各樹脂絶縁層10は、例えばガラス繊維またはアラミド繊維などの補強材、および/または、シリカなどの無機フィラーを含んでいてもよい。
First, the
本実施形態では、キャビティCの底面C1には、樹脂絶縁層10bが露出している。すなわち、樹脂絶縁層10bの樹脂絶縁層10a側の表面がキャビティCの底面C1を形成している。
In the present embodiment, the
次いで、図2Bに示されるように、キャビティCの底面C1上に、第1接着剤層21が形成される。第1接着剤層21は第1接着材料21aをキャビティCの底面C1上に塗布することによって形成される。第1接着材料21aとしては、例えば、エポキシ樹脂などが挙げられる。好ましくは、第1接着材料21aは、光の照射および加熱により硬化されて用いられる接着剤である。後述されるように、一実施形態において、第1接着材料21aは、光の照射により硬化を進行させて半硬化状態とした後に加熱により硬化されて用いられる。しかしながら、熱硬化型の接着剤が第1接着材料21aとして用いられて、硬化度が二段階で上がるような熱硬化が行われてもよい。
Next, as shown in FIG. 2B, the first
第1接着材料21aは、好ましくは、インクジェット装置を用いて塗布される。したがって、第1接着材料21aは、室温(25℃)で液状である。第1接着材料21aの25℃での粘度は好ましくは、10mPa・s程度以上、100mPa・s程度以下である。塗布後の第1接着材料21aの層の厚み精度が高いと考えられる。また、形成される第1接着剤層21にボイドが生じにくいと考えられる。第1接着材料21aは、例えば、15μm程度以上の厚みt1でキャビティCの底面C1上に塗布される。
The first
次いで、第1接着材料21aが、好ましくは光硬化される。流動性が低下した半硬化状態の第1接着剤層21が形成される。
The first
次に、半硬化状態の第1接着剤層21上に第2接着剤層22が形成される。図2Cに示されるように、第2接着剤層22を形成するための第2接着材料22aが半硬化状態の第1接着剤層21上に塗布される。第2接着材料22aは第1接着材料21aと同じ接着材料であってもよいが、異なっていてもよい。第2接着材料22aとしては、熱硬化型の樹脂を含んでいれば良好に使用することができる。
Next, the second
第2接着材料22aは、好ましくは、インクジェット装置を用いて塗布される。したがって、第2接着材料22aは、第1接着材料21aと同様に、室温(25℃)で液状である。第2接着材料22aの25℃での粘度は好ましくは、10mPa・s程度以上、100mPa・s程度以下である。塗布後の第2接着材料22aの層の厚み精度が高いと考えられる。また、形成される第2接着剤層22にボイドが生じにくいと考えられる。第2接着材料22aは、例えば、5μm程度以上の厚みt2で半硬化状態の第1接着剤層21上に塗布される。
The second
ここで、好ましくは、第1接着材料21aおよび第2接着材料22aは、第1接着材料21aの厚みt1および第2接着材料22aの厚みt2が、以下の式:
0.6<t1/(t1+t2)<0.9
を満たすように、それぞれ塗布される。本実施形態では、第2接着材料22aの塗布の前に、第1接着材料21aが半硬化されている。電子部品EがキャビティC内に収容される際、接着剤層の厚みを厚くして、電子部品EのキャビティCの底面C1からの距離を大きくする必要がある場合がある。本実施形態では、全体の接着剤層の厚み(第1接着剤層21および第2接着剤層22の厚みの合計)に対して、半硬化される第1接着材料21aの層の割合が第2接着材料22aの層よりも大きくされている。接着剤層の厚みが厚くなっても、電子部品Eの接着剤層上への載置の際に、接着剤層の変形による電子部品Eの位置ズレや傾きの発生などが起こりにくいと考えられる。第1接着材料21aの厚みt1および第2接着材料22aの厚みt2の和は、5μm程度以上、50μm程度以下である。接着剤層の厚さが、5μm程度以上であれば、半硬化された第1接着材料21aによる、接着剤層の変形を防ぐ効果が十分に得られると考えられる。また、接着剤層の厚さがこの程度であれば、電子部品EとキャビティCの底面C1を形成している樹脂絶縁層10b(図2A参照)との熱膨張率差により生じ得る応力が軽減され得ると考えられる。
Here, preferably, the first
0.6 <t1 / (t1 + t2) <0.9
Each is applied so as to satisfy. In the present embodiment, the first
次いで、図2Dに示されるように、電子部品Eが、塗布された第2接着材料22a上に載置される。電子部品Eは、電子部品Eの端子面E1がキャビティCから露出するように、端子面E1の反対面である電子部品Eの下側面E2が第2接着材料22aに対向する向きでキャビティC内に載置される。本実施形態においては、接着剤層内の第1接着剤層21が半硬化状態とされており、その上により薄い第2接着材料22aの層が形成されているため、電子部品Eの下側面E2が第2接着材料22aと接する際に、電子部品Eの下側面E2と第2接着材料22aとの界面の間に形成され得る気泡を抜くために電子部品Eを第2接着材料22aに向かって押し込むという工程が必要でない。接着剤層に向かって載置する電子部品Eを押し込む必要がないため、接着材料の層を電子部品Eの平面形状より小さく形成する必要もない。本実施形態においては、第1接着材料21aおよび第2接着材料22aは、キャビティCの底面C1上全面に塗布すればよい。
The electronic component E is then placed on the coated second
次いで、半硬化状態の第1接着剤層21および第2接着材料22aが硬化される。硬化は好ましくは、熱硬化によって行われる。第1接着剤層21および第2接着剤層22が形成されて、両接着剤層21、22により電子部品EがキャビティC内に固定される。
Next, the semi-cured first
熱硬化は例えば、100℃程度以上であって、200℃程度以下の温度に加熱することにより行われる。これにより、第1接着剤層21および第2接着剤層22は完全に硬化される。本実施形態においては、第1接着剤層21は本工程における本硬化の前に、半硬化状態とされているため、加熱しても第1接着材料が動いてしまったり、変形したりしてしまうおそれがない。一方、未硬化である第2接着材料22aの層の厚みは比較的薄いため、加熱により、第2接着材料22aの流動性が増大しても、変形の程度は小さいと考えられる。
Thermosetting is performed, for example, by heating to a temperature of about 100 ° C. or higher and about 200 ° C. or lower. As a result, the first
未硬化状態である接着剤の層に電子部品Eを載置し、加熱して接着剤の層を硬化させると、特に、比較的厚い接着層が形成される場合に、加熱のあいだに増大する接着剤の流動性により、電子部品EがキャビティC内で一端に寄って固定されてしまったり、傾いたりしてしまうという問題がある。本実施形態によれば、電子部品EのキャビティC内への載置の際に半硬化状態とされている第1接着材料21aの層と未硬化状態である第2接着材料22aの層との厚さt1、t2が、前述のように、式:
0.6<t1/(t1+t2)<0.9
を満たすように選択されている。このため、電子部品Eを固定するための接着層のより多くの厚み部分を第1接着剤層21が占めている。本実施形態では、このように接着層のより多くの部分を占める第1接着剤層21が、電子部品EのキャビティC内への載置の際には既に半硬化状態とされているので、加熱中に電子部品Eが動いたり、傾いてしまうという問題が起こらないと考えられる。第2接着材料22aの層の厚みt2は薄いため、電子部品Eの位置ずれを引き起こすような影響は殆どないと考えられる。
When the electronic component E is placed on the uncured adhesive layer and heated to cure the adhesive layer, it increases during heating, especially when a relatively thick adhesive layer is formed. Due to the fluidity of the adhesive, there is a problem that the electronic component E is fixed or tilted toward one end in the cavity C. According to this embodiment, the layer of the first
0.6 <t1 / (t1 + t2) <0.9
It has been selected to meet. Therefore, the first
したがって、本実施形態は、電子部品Eの下側面E2とキャビティCの底面C1との間に比較的厚い接着剤層が必要とされる場合に、特に有利であると考えられる。 Therefore, this embodiment is considered to be particularly advantageous when a relatively thick adhesive layer is required between the lower side surface E2 of the electronic component E and the bottom surface C1 of the cavity C.
半硬化状態である第1接着剤層21は、未硬化状態と比較して、接着力は低下していると考えられる。しかし、未硬化状態の第2接着材料22aが半硬化状態である第1接着剤層21上に塗布されるため、第2接着材料22aの硬化後には、第1接着剤層21および第2接着剤層22は良好に接着している。同様に、未硬化状態の第2接着材料22aは、硬化後に良好に電子部品Eを第1接着剤層21に接着している。
It is considered that the adhesive strength of the first
第1接着剤層21および第2接着剤層22を熱硬化するための加熱プロセスは、真空引きを伴って行われてもよい。塗布された第1接着材料21aや第2接着材料22a内に存在していた気泡を脱泡することができる場合がある。また、第2接着材料22a上に電子部品Eを載置した際に発生し得る気泡も抜くことができると考えられる。気泡が電子部品Eと接着剤層との間に存在すると、電子部品Eの接着剤層からの剥離などの不具合が発生するおそれがある。配線板1の製造の歩留まりが悪化する原因となり得る。したがって、気泡を抜いて電子部品Eの接着剤層への密着性をより高めることが好ましい場合がある。配線板1の品質信頼性がより向上すると考えられる。例えば、加熱プロセスは、5kPa程度以下の真空到達度下で行われ得る。
The heating process for thermosetting the first
続いて、キャビティCの形成方法の一例が説明される(図3A〜3F)。しかし、キャビティの形成方法は示されている方法に限定されるわけではない。また、例えば基板1aにおいてキャビティCが形成される場所も限定されない。前述のように、キャビティCは、基板1aの任意の樹脂絶縁層10内に形成され得る。例えば、図3A〜3Fに示される例では、キャビティCは、基板2aのビルドアップ層内の樹脂絶縁層10である樹脂絶縁層10bがキャビティCの底面C1に露出するように形成されている(図3F)。しかし、キャビティCは、例えば、キャリア板5の直上の樹脂絶縁層10(図3Fにおける樹脂絶縁層10b)内に形成されてもよい。この場合、キャビティCの底面C1には、キャリア板5の金属箔51が露出される。
Subsequently, an example of a method for forming the cavity C will be described (FIGS. 3A to 3F). However, the method of forming the cavity is not limited to the method shown. Further, for example, the place where the cavity C is formed on the
キャリア板5は、図3Aに示されているように、キャリア50およびその表面に金属箔51を有している。金属箔51は一面に接着されたキャリア金属箔52を備えており、キャリア金属箔52とキャリア50とが熱圧着などにより接合されている。金属箔51とキャリア金属箔52とは、例えば、熱可塑性接着剤などの分離可能な接着剤で接着されるか、縁部だけで固着されている。キャリア50は例えばガラスエポキシ基板である。また、キャリア板5として両面銅張積層板が使用されてもよい。しかしながら、キャリア50やキャリア板5は、これらに限定されるわけではない。
As shown in FIG. 3A, the
キャリア板5上に、一般的なビルドアップ配線板の製造方法が用いられて、樹脂絶縁層10および導体層11が積層される。図3Bに示されるように、例えばフィルム状のエポキシ樹脂またはプリプレグを積層することによって樹脂絶縁層10bが形成される。絶縁層10bには、所望の位置に、図示しないビア導体用の貫通孔が形成されてもよい。そして例えばセミアディティブ法を用いて、図3Cに示されるように、樹脂絶縁層10b上に所望の導体パターンを有する第2導体層11bが(および所望の場合は、ビア導体用の貫通孔内に第2導体層11bの形成と同時かつ一体的にビア導体が)形成される。第2導体層11bは、キャビティCが形成される位置に、導体パターン110を含んでいる。
The
続いて、図3Dに示されるように、樹脂絶縁層10b上および第2導体層11b上に、樹脂絶縁層10aおよび第1導体層11aが積層される。第1導体層11aの形成と同時かつ一体的に、樹脂絶縁層10aの両面に形成されている第1導体層11aおよび第2導体層11b同士を接続するビア導体12が所望の位置に形成される。したがって、ビア導体12と第1導体層11aおよび第2導体層11bとは、同一の、例えば銅またはニッケルなどからなるめっき膜(無電解めっき膜および電解めっき膜)によって形成されている。
Subsequently, as shown in FIG. 3D, the
続いて、レーザーなどを用いたザグリ加工により、図3Eに示されるように、樹脂絶縁層10aにキャビティCが形成される。例えば、第2導体層11bの導体パターン110の周縁の内側にレーザー光を照射することにより、樹脂絶縁層10aのキャビティCが形成される場所が除去される。キャビティCの形成において、キャビティCの底面C1の位置に設けられている第2導体層11bの導体パターン110がストッパ層として機能し得る。したがって、ザグリ加工後のキャビティCの底面C1には、導体パターン110が露出している。
Subsequently, the cavity C is formed in the
次いで、導体パターン110がエッチング等により除去される。図3Fに示されるように、キャビティCを有する基板2aが得られる。キャビティCの底面C1には、樹脂絶縁層10bが露出している。
Next, the
前述の図2B〜2Dで説明された方法が適用されて、基板2aのキャビティCに電子部品Eが収容される(図3G〜3I)。まず、キャビティCの底面C1上に、半硬化状態の第1接着剤層21が形成される(図3G)。次いで、半硬化状態の第1接着剤層21上に、第2接着剤層22を形成するための第2接着材料22aが塗布される(図3H)。第2接着材料22a上に電子部品Eが載置されたのち、半硬化状態の第1接着剤層21および第2接着材料22aが硬化される(図3I)。位置ずれ等の問題が発生することなく電子部品Eが第1および第2の接着剤層21、22を介してキャビティC内に収容された配線板2が形成され得る。
The method described in FIGS. 2B to 2D described above is applied, and the electronic component E is housed in the cavity C of the
例えば、図3Iに示される配線板2の形成後、電子部品EがキャビティC内に封止されてもよく、また、封止後に電子部品Eならびに樹脂絶縁層10aおよび第1導体層11aの上方(キャリア板5と反対側)にさらにビルドアップ層が形成されてもよい。
For example, after the
また、配線板2の例では、金属箔51とキャリア金属箔52とは、両者を接着している熱可塑性接着剤を加熱により軟化させることや、両者を縁部において固着している接合部を切除することなどによって分離され得る。したがって、キャリア50は、金属箔51とキャリア金属箔52との分離により、配線板2から除去され得る。分離によって露出する金属箔51は、例えばエッチングによって除去され得る。これにより、配線板2のキャリア板5が形成されていた側に、さらにビルドアップ層を積層することが可能となる。ビルドアップ層内に電子部品Eが良好に収容された配線板が形成され得る。
Further, in the example of the
先に説明された製造方法の条件や順序などは適宜変更され得る。製造される配線板の構造に応じて、一部の工程が省略されてもよく、別の工程が追加されてもよい。例えば、接着層が、流動性が低下した半硬化状態でも良好な接着性を有するような接着材料を用いて形成されてもよい。この場合、電子部品Eを第1接着剤層21に接着させるための第2接着材料22が不要となる場合がある。
The conditions and order of the manufacturing method described above can be changed as appropriate. Depending on the structure of the wiring board to be manufactured, some steps may be omitted or another step may be added. For example, the adhesive layer may be formed using an adhesive material that has good adhesiveness even in a semi-cured state in which the fluidity is reduced. In this case, the second
本実施形態の製造方法は、電子部品をキャビティ内に収容する工程を含む製造方法で製造される様々な配線板に適用することができる。 The manufacturing method of the present embodiment can be applied to various wiring boards manufactured by a manufacturing method including a step of accommodating an electronic component in a cavity.
1、2 配線板
1a、2a 基板
5 キャリア板
C キャビティ
C1 キャビティの底面
E 電子部品
E1 電子部品の端子面
E2 電子部品の下側面
10、10a、10b 樹脂絶縁層
11 導体層
11a 第1導体層
11b 第2導体層
110 導体パターン
12 ビア導体
21 第1接着剤層
21a 第1接着材料
22 第2接着剤層
22a 第2接着材料
50 キャリア
51 金属箔
52 キャリア金属箔
1, 2
Claims (6)
キャビティ内に電子部品を収容することと、
を備える配線板の製造方法であって、
前記キャビティ内に電子部品を収容することは、
前記キャビティの底部に第1接着剤層を形成することと、
前記第1接着剤層の流動性を低下させることと、
流動性が低下した前記第1接着剤層上に第2接着剤層を形成することと、
前記第2接着剤層上に電子部品を載置することと、
前記第1接着剤層および第2接着剤層を硬化させることと
を含んでいる。 Preparing the substrate on which the cavity is formed and
Containing electronic components in the cavity and
It is a manufacturing method of a wiring board provided with
Accommodating electronic components in the cavity
Forming a first adhesive layer at the bottom of the cavity and
To reduce the fluidity of the first adhesive layer and
Forming a second adhesive layer on the first adhesive layer having reduced fluidity, and
Placing an electronic component on the second adhesive layer and
It includes curing the first adhesive layer and the second adhesive layer.
前記キャビティの底部に第1接着剤層を形成することは、前記第1接着剤層を厚みt1で形成することを含み、
流動性が低下した前記第1接着剤層上に第2接着剤層を形成することは、前記第2接着剤層を厚みt2で形成することを含み、
t1およびt2が、式:
0.6<t1/(t1+t2)<0.9
を満たしている。 The method for manufacturing a wiring board according to claim 1.
Forming the first adhesive layer at the bottom of the cavity includes forming the first adhesive layer with a thickness of t1.
Forming the second adhesive layer on the first adhesive layer having reduced fluidity includes forming the second adhesive layer with a thickness of t2.
t1 and t2 are the formulas:
0.6 <t1 / (t1 + t2) <0.9
Meet.
前記第1接着剤層および第2接着剤層を硬化させることは、前記第1接着剤層および第2接着剤層を真空引きのもとで加熱することを含んでいる。 The method for manufacturing a wiring board according to claim 1.
Curing the first adhesive layer and the second adhesive layer includes heating the first adhesive layer and the second adhesive layer under vacuuming.
前記第1接着剤層の流動性を低下させることは、前記第1接着剤層を光照射により半硬化させることを含んでいる。 The method for manufacturing a wiring board according to claim 1.
Decreasing the fluidity of the first adhesive layer includes semi-curing the first adhesive layer by light irradiation.
前記第1接着剤層を前記厚みt1で形成することおよび前記第2接着剤層を前記厚みt2で形成することは、t1とt2との和が、5μm以上、50μm以下であるように前記第1接着剤層および前記第2接着剤層を形成することを含んでいる。 The method for manufacturing a wiring board according to claim 2.
Forming the first adhesive layer with the thickness t1 and forming the second adhesive layer with the thickness t2 is such that the sum of t1 and t2 is 5 μm or more and 50 μm or less. It includes forming one adhesive layer and the second adhesive layer.
前記キャビティの底部に第1接着剤層を形成することおよび流動性が低下した前記第1接着剤層上に第2接着剤層を形成することは、前記第1接着材料および前記第2接着材料をそれぞれインクジェットで塗布することを含んでいる。 The method for manufacturing a wiring board according to claim 1.
Forming the first adhesive layer at the bottom of the cavity and forming the second adhesive layer on the first adhesive layer having reduced fluidity are the first adhesive material and the second adhesive material. Includes each application by inkjet.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019121461A JP2021009868A (en) | 2019-06-28 | 2019-06-28 | Manufacturing method of wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019121461A JP2021009868A (en) | 2019-06-28 | 2019-06-28 | Manufacturing method of wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021009868A true JP2021009868A (en) | 2021-01-28 |
Family
ID=74200066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019121461A Pending JP2021009868A (en) | 2019-06-28 | 2019-06-28 | Manufacturing method of wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021009868A (en) |
-
2019
- 2019-06-28 JP JP2019121461A patent/JP2021009868A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9226382B2 (en) | Printed wiring board | |
US10745819B2 (en) | Printed wiring board, semiconductor package and method for manufacturing printed wiring board | |
TWI593030B (en) | Ultrathin buried die module and method of manufacturing thereof | |
JP5161732B2 (en) | Manufacturing method of semiconductor device | |
KR101988923B1 (en) | Method and support member for manufacturing wiring substrate, and structure member for wiring substrate | |
US11152293B2 (en) | Wiring board having two insulating films and hole penetrating therethrough | |
KR100956688B1 (en) | Printed Circuit Board and Manufacturing Method Thereof | |
JP2006173232A (en) | Semiconductor apparatus and its manufacturing method | |
JP2014130856A (en) | Wiring board manufacturing method | |
CN106550554B (en) | Protective structure for manufacturing a component carrier with a dummy core and two sheets of different materials thereon | |
JP5296636B2 (en) | Manufacturing method of semiconductor package | |
KR101470706B1 (en) | Method of manufacturing multilayer wiring substrate | |
KR20090033004A (en) | Wiring substrate and method of manufacturing the same | |
JP2014154631A (en) | Multilayer wiring board and manufacturing method of the same | |
JP2009272512A (en) | Method of manufacturing semiconductor device | |
JP2016048768A (en) | Wiring board and manufacturing method of semiconductor device | |
CN106550542B (en) | Component carrier with a pure dielectric layer inserted into and adjacent to a protective structure | |
JP2004356188A (en) | Method of forming void for built-in element and board with built-in element | |
JP2021009868A (en) | Manufacturing method of wiring board | |
KR101205464B1 (en) | Method for manufacturing a printed circuit board | |
JP2017069446A (en) | Printed wiring board and method of manufacturing the same | |
JP5292848B2 (en) | Component built-in substrate and manufacturing method thereof | |
KR102436612B1 (en) | Method for forming out layer of multilayer printed circuit board | |
US20230092954A1 (en) | Electronic Package with Components Mounted at Two Sides of a Layer Stack | |
JP2015211146A (en) | Method for manufacturing wiring board |