JP5292848B2 - Component built-in substrate and manufacturing method thereof - Google Patents
Component built-in substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP5292848B2 JP5292848B2 JP2008042120A JP2008042120A JP5292848B2 JP 5292848 B2 JP5292848 B2 JP 5292848B2 JP 2008042120 A JP2008042120 A JP 2008042120A JP 2008042120 A JP2008042120 A JP 2008042120A JP 5292848 B2 JP5292848 B2 JP 5292848B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating sheet
- substrate
- insulating
- sheet
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、電子部品を内蔵した部品内蔵基板及びその製造方法に関する。 The present invention relates to a component-embedded substrate that incorporates an electronic component and a manufacturing method thereof.
電子機器に対する小型化、高性能化及び低価格化等の要求に伴い、近年、プリント配線板の微細化及び多層化、並びにプリント配線板内での電子部品の高密度化が急速に進められている。また、半導体チップ等の電子部品を内蔵した多層配線基板の開発も行われている。例えば、ベアチップ又はチップサイズパッケージ(CSP:Chip Size Package)を内蔵した多層配線基板が開発されている。このような多層配線基板は部品内蔵基板とよばれる。 In recent years, along with demands for downsizing, high performance, and low prices for electronic devices, miniaturization and multilayering of printed wiring boards and high density of electronic components in printed wiring boards have been rapidly advanced. Yes. In addition, development of multilayer wiring boards incorporating electronic components such as semiconductor chips is also underway. For example, a multilayer wiring board incorporating a bare chip or a chip size package (CSP) has been developed. Such a multilayer wiring board is called a component built-in board.
ベアチップとCSPとを比較すると、CSPに、検査が容易であり、破壊され難く、正常なものの供給が容易という利点がある。CSPには、図6に示すように、基板110、回路部111及び再配線部112が設けられている。回路部111は基板110の表面にトランジスタ等の半導体素子が形成されて構成されている。回路部111の表面に端子111aが形成され、端子111a及び回路部111が絶縁膜112eにより覆われている。また、絶縁膜112eには、端子111aに接続されたビア112aが形成されている。絶縁膜112eに再配線112cが形成されている。再配線部112は、再配線112c及びビア112bから構成されている。そして、再配線112cが封止膜112aにより封止されている。なお、封止膜112aには、再配線112cに接続されたビア112dが形成されている。なお、ビアはポストと呼ばれることもある。封止膜112aとしては、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ノボラック樹脂、酸化シリコン、酸化アルミニウム、又は酸化タンタル等からなる膜が用いられている。このようなCSPは、ウェハレベルCSPとよばれることもある。
Comparing the bare chip and the CSP, the CSP has the advantage that it is easy to inspect, is not easily destroyed, and is easy to supply a normal one. As shown in FIG. 6, the CSP is provided with a substrate 110, a
ここで、CSPを内蔵する部品内蔵基板を製造する従来の方法について説明する。このような方法としては、種々のものがあるが、ある一つの方法では、先ず、CSPをベース基板上にフェースアップの状態で固定する。次に、ガラス繊維に熱硬化性樹脂が含浸されて構成された絶縁シートをCSP側からベース基板の表面に貼り付ける。この時、絶縁シートのCSPと重なり合う部分には、予め開口部を形成しておく必要がある。これは、絶縁シートをそのまま貼り付けた場合には、ガラス繊維によりCSPが覆われてしまうからである。 Here, a conventional method for manufacturing a component-embedded substrate incorporating a CSP will be described. There are various kinds of such methods. In one method, first, the CSP is fixed face-up on the base substrate. Next, an insulating sheet constituted by impregnating glass fiber with a thermosetting resin is attached to the surface of the base substrate from the CSP side. At this time, it is necessary to previously form an opening in the portion of the insulating sheet that overlaps the CSP. This is because the CSP is covered with glass fiber when the insulating sheet is pasted as it is.
上述の従来の方法では、CSP用の開口加工が必要とされるが、このような開口加工を省略可能にする方法もある。図7A及び図7Bは、部品内蔵基板を製造する従来の方法の一例を工程順に示す図である。CSP用の開口加工を不要とする従来の方法では、絶縁シートとして、シリカ等のフィラーが含有され、ガラス繊維が含まれていないものを使用する。即ち、先ず、図7Aに示すように、ベース基板101上に、基板110、回路部111及び再配線部112を備えたCSP104を固定し、その上から、フィラーを含むがガラス繊維を含まない絶縁シート102を貼り付ける。フィラーの含有量は20質量%程度である。そして、絶縁シート102を硬化させる。
In the above-described conventional method, opening processing for CSP is required, but there is a method in which such opening processing can be omitted. 7A and 7B are diagrams showing an example of a conventional method for manufacturing a component-embedded substrate in the order of steps. In the conventional method which does not require the opening process for CSP, an insulating sheet containing a filler such as silica and containing no glass fiber is used. That is, first, as shown in FIG. 7A, a CSP 104 including a substrate 110, a
次に、図7Bに示すように、絶縁シート102にビア112dまで達するビアホール103を形成する。次いで、ビアホール103内及び絶縁シート102上に、選択的に配線を形成する。そして、絶縁シートの形成及び配線の形成を繰り返すことにより、多層配線構造のビルドアップ部品内蔵基板を完成させる。
Next, as shown in FIG. 7B, a
しかしながら、この従来の方法では、CSP104の熱膨張率がシリコンの熱膨張率とほぼ等しい3〜4ppm/℃であるのに対し、絶縁シートの熱膨張率はこれよりも10倍以上大きい。このため、熱膨張率の相違に基づいて応力が発生しやすく、高い信頼性を得ることが困難である。応力が発生すると、CSP104と絶縁シート102との間で剥がれが生じたり、CSP104内の半導体素子が誤動作したりする。また、部品内蔵基板に反りが生じることもある。
However, in this conventional method, the thermal expansion coefficient of the
また、熱膨張率を調整するために絶縁シート102のフィラー含有量を高めると、ビアホール103を形成しにくくなってしまう。ビアホール103の形成は主にレーザ加工により行われているが、フィラー含有量が高くなると、その分だけ多くのレーザを照射する必要がでてくるため、ビア112d及び回路部111等にダメージが生じやすくなる。この結果、高い信頼性を得ることが困難である。
Further, if the filler content of the
本発明の目的は、高い信頼性を容易に得ることができる部品内蔵基板及びその製造方法を提供することにある。 An object of the present invention is to provide a component-embedded substrate that can easily obtain high reliability and a method for manufacturing the same.
本願発明者は、上記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。 As a result of intensive studies to solve the above-mentioned problems, the present inventor has come up with the following aspects of the invention.
部品内蔵基板には、基板と、前記基板上に、接続端子を上向きにして固定された電子部品と、フィラーを含有する樹脂から構成され、前記電子部品の側面を覆うと共に、前記接続端子を露出する絶縁層とが設けられている。そして、前記絶縁層には、前記絶縁層の表面側に位置する第1の絶縁シートと、前記第1の絶縁シートよりも前記基板側に位置し、前記基板の熱膨張率と前記絶縁層の熱膨張率との差により前記基板に生じる応力を緩和する第2の絶縁シートとが含まれている。前記第1の絶縁シートの表面は、前記接続端子が露出するまで研磨されている。 The parts products embedded substrate, and the substrate, on the substrate, an electronic component is fixed to the connection terminal facing upward, is composed of a resin containing a filler, covers the side surface of the electronic component, the connecting terminal An exposed insulating layer is provided. Then, the insulating layer, the a first insulating sheet positioned on the surface side of the insulating layer located on the substrate side of the first insulating sheet, the thermal expansion coefficient of the substrate and the insulating layer And a second insulating sheet that relieves stress generated in the substrate due to a difference from the coefficient of thermal expansion. The surface of the first insulating sheet is polished until the connection terminal is exposed.
第1の部品内蔵基板の製造方法では、基板上に、接続端子を上向きにして電子部品を固定し、その後、フィラーを含有する樹脂から構成され、前記電子部品の側面を覆う絶縁層を前記電子部品の上方から前記基板上に貼り付ける。そして、前記絶縁層の表面を前記接続端子が露出するまで研磨する。前記絶縁層が、前記絶縁層の表面側に位置する第1の絶縁シートと、前記第1の絶縁シートよりも前記基板側に位置し、前記第1の絶縁シートよりも前記フィラーの含有量が高く、前記電子部品よりも薄い第2の絶縁シートとを含んでいる。 In the manufacturing method of the first component-embedded board, on a substrate, a connection terminal facing upward to fix the electronic component, then, is composed of a resin containing a filler, an insulation layer will covering the side surface of the electronic component The electronic component is pasted on the substrate from above . Then, the surface of the insulating layer is polished until the connection terminal is exposed. The insulating layer is positioned on the substrate side of the first insulating sheet and the first insulating sheet positioned on the surface side of the insulating layer, and the filler content is higher than that of the first insulating sheet. A second insulating sheet that is taller and thinner than the electronic component .
第2の部品内蔵基板の製造方法では、基板上に、接続端子を上向きにして電子部品を固定し、その後、フィラーを含有する樹脂から構成され、前記電子部品の側面を覆う絶縁層を前記電子部品の上方から前記基板上に貼り付ける。そして、前記絶縁層の表面を前記接続端子が露出するまで研磨する。前記絶縁層が、前記絶縁層の表面側に位置し、無機フィラーを含有する第1の絶縁シートと、前記第1の絶縁シートよりも前記基板側に位置し、ゴム系樹脂フィラーを含有し、前記電子部品よりも薄い第2の絶縁シートとを有している。 In the second component-embedded board fabrication method, on a substrate, a connection terminal facing upward to fix the electronic component, then, is composed of a resin containing a filler, said insulation layer covering a side surface of the electronic component Affixing on the substrate from above the electronic component . Then, the surface of the insulating layer is polished until the connection terminal is exposed. The insulating layer is located on the surface side of the insulating layer, the first insulating sheet containing an inorganic filler, and located on the substrate side of the first insulating sheet , containing a rubber-based resin filler , The second insulating sheet is thinner than the electronic component .
これらの部品内蔵基板等によれば、電子部品の側面を覆う絶縁層中のフィラーの含有量が適切に規定されているため、高い信頼性を得ることができると共に、その加工も容易である。 According to these component-embedded substrates and the like, since the filler content in the insulating layer covering the side surface of the electronic component is appropriately defined, high reliability can be obtained and the processing is easy.
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。 Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings.
(第1の実施形態)
先ず、第1の実施形態について説明する。図1は、第1の実施形態に係る部品内蔵基板の構造を示す断面図である。
(First embodiment)
First, the first embodiment will be described. FIG. 1 is a cross-sectional view showing the structure of a component-embedded substrate according to the first embodiment.
第1の実施形態では、ガラス繊維強化樹脂剤を硬化させて得られたガラスエポキシ基板等のベース基板1の上下に、接着剤を用いてCSP14が固定されている。CSP14には、基板10、回路部11、再配線部12、ビア12d及び封止膜12aが設けられている。基板10、回路部11、再配線部12、ビア12d及び封止膜12aの構成は、基板110、回路部111、再配線部112、ビア112d及び封止膜112aの構成と同様である。即ち、基板10としては、例えばシリコン基板が用いられている。回路部11の表面に端子11aが形成され、端子11a及び回路部11が絶縁膜12eにより覆われている。また、絶縁膜12eには、端子11aに接続されたビア12aが形成されている。絶縁膜12eとしては、例えばポリイミド膜が用いられている。絶縁膜12eに再配線12cが形成されている。再配線部12は、再配線12c及びビア12bから構成されている。そして、再配線12cが封止膜12aにより封止されている。封止膜12aには、再配線12cに接続されたビア12dが形成されている。なお、ベース基板1として、銅箔等の金属箔又は銅板等の金属板を用いてもよい。ビア12dは外部との接続用の接続端子として用いられる。
In the first embodiment,
そして、CSP14の周囲において、ベース基板1上に絶縁シート2が貼り付けられている。絶縁シート2の厚さは、CSP14の厚さよりも薄い。CSP14の厚さは、例えば0.3mm程度であり、絶縁シート2の厚さは、例えば0.2mm程度である。CSP14の平面形状は、例えば一辺の長さが5mmの正方形である。また、絶縁シート2は、60質量%程度の無機フィラーを含む樹脂から構成されているが、ガラス繊維等の繊維は含まれていない。
An insulating
更に、絶縁シート2上に絶縁シート3が貼り付けられている。絶縁シート3の厚さは、CSP14の厚さから絶縁シート2の厚さを減じて得られた厚さとほぼ一致する。即ち、絶縁シート3の厚さは、例えば0.1mm程度である。また、絶縁シート3は、20質量%程度の無機フィラーを含む樹脂から構成されているが、ガラス繊維等の繊維は含まれていない。つまり、絶縁シート3には、絶縁シート2よりも少量の無機フィラーが含まれている。なお、近年、主に使用されている絶縁シートの無機フィラーの含有量は20質量%程度である。
Furthermore, the insulating
絶縁シート2及び3に含有されている無機フィラーは、それが含まれていない場合と比較して絶縁シート2及び3の熱膨張率を下げる作用を有している。
The inorganic filler contained in the insulating
また、絶縁シート3上に多層配線構造の引き回し配線層4が形成されている。引き回し配線層4には、ビア12d等に接続された引き回し配線(図示せず)が形成されている。引き回し配線層4は、ベース基板1の裏面側にも形成されている。そして、一方の引き回し配線層4の表面から、他方の引き回し配線層4の表面まで貫通するスルーホール5が形成されており、その内側面にめっき層6が形成されている。更に、引き回し配線層4の表面には、複数のバンプ7が形成されている。
In addition, a lead wiring layer 4 having a multilayer wiring structure is formed on the insulating
このように構成された部品内蔵基板では、従来の絶縁シートよりも、無機フィラーの含有量が高く、熱膨張率がシリコンのものに近い絶縁シート2がCSP14の周囲に存在しているため、熱膨張率の相違に起因する応力の発生及びこれに伴う信頼性の低下が抑制される。部品内蔵基板の反りも抑制される。また、このような絶縁シート2によってCSP14が完全に覆われている場合には、その加工が困難であるが、本実施形態では、絶縁シート2がCSP14よりも薄く、絶縁シート2上には、無機フィラーの含有量が従来のものと同程度の絶縁シート3が位置しているため、加工は容易なままである。
In the component-embedded substrate configured as described above, the insulating
次に、上述のような部品内蔵基板を製造する方法について説明する。図2A乃至図2Dは、第1の実施形態に係る部品内蔵基板を製造する方法を工程順に示す断面図である。 Next, a method for manufacturing the component-embedded substrate as described above will be described. 2A to 2D are cross-sectional views illustrating a method of manufacturing the component-embedded substrate according to the first embodiment in the order of steps.
先ず、図2Aに示すように、ベース基板1上に、接着剤を用いてCSP14を固定する。次いで、絶縁シート2及び3を貼り合わせて構成された複合シートを、絶縁シート2を下側にしてベース基板1の表面に貼り付ける。なお、絶縁シート2及び3としては、無機フィラーを含んだ半硬化状態(Bステージ)の熱硬化性エポキシ樹脂シートを用いる。複合シートの貼り付けは、例えば真空ラミネータ又は真空プレス装置を用いて行うことができる。また、複合シートの厚さは、CSP14の厚さよりも厚くしておく。次いで、複合シートに含まれる樹脂を硬化させる。なお、複合シート全体の貼り付け温度での溶融粘度は、5000poise以下であることが好ましい。CSP14を包含しやすくするためである。
First, as shown in FIG. 2A, the
このような貼り付けの結果、図2Bに示すように、絶縁シート2がCSP14の周囲に位置するようになる。なお、複合シートの溶融粘度が低いため、CSP14上の絶縁シート2及び3は薄くなる。また、絶縁シート2中の無機フィラーがCSP14の周囲まで流動することもあり、この場合には、CSP14上は、ほぼ絶縁シート3により占められる。
As a result of such pasting, the insulating
その後、図2Cに示すように、絶縁シート3の表層部を研磨することにより、ビア12dを露出させる。絶縁シート3の無機フィラーの含有量は従来のものと同程度であるため、研磨に使用される砥石等の磨耗量は従来と同程度である。なお、CSP14上に絶縁シート2が残存していたとしても、その量は僅かであるため、研磨量に及ぶ影響は無視しうる程度である。
Thereafter, as shown in FIG. 2C, the surface layer portion of the insulating
続いて、図2Dに示すように、ベース基板1の裏面側についても、CSP14の固定、絶縁シート2及び3の貼り付け、並びにビア12dの露出を行う。
Subsequently, as shown in FIG. 2D, the
次いで、図2Eに示すように、ベース基板1の表裏面の双方において、絶縁シート3上に多層配線構造の引き回し配線層4を形成する。ここで、引き回し配線層4を形成する方法について説明する。図3A乃至図3Nは、引き回し配線層4を形成する方法を工程順に示す断面図である。
Next, as shown in FIG. 2E, a lead wiring layer 4 having a multilayer wiring structure is formed on the insulating
絶縁シート3の研磨後には、上述のように、ビア12dが露出している(図3A)。この状態において、先ず、図3Bに示すように、無電解めっき法により、めっき用のシード層21を全面に形成する。シード層21としては、例えば銅層を形成する。
After the insulating
次いで、図3Cに示すように、配線を形成する予定の領域を開口するレジストパターン31をシード層21上に形成する。
Next, as shown in FIG. 3C, a resist
その後、図3Dに示すように、レジストパターン31から露出しているシード層21上に、電気めっき法により、厚さが30μm程度の金属膜22を形成する。金属膜22としては、例えば銅膜を形成する。
Thereafter, as shown in FIG. 3D, a
続いて、図3Eに示すように、レジストパターン31を除去する。更に、図3Fに示すように、金属膜22から露出しているシード層21を、例えばスプレーエッチングにより除去する。この結果、シード層21及び金属膜22からなる配線が形成される。
Subsequently, as shown in FIG. 3E, the resist
次いで、図3Gに示すように、半硬化状態(Bステージ)の熱硬化性エポキシ樹脂シート等の絶縁シート23を全面に貼り付ける。絶縁シート23の貼り付けは、例えば真空ラミネータ又は真空プレス装置等を用いて行うことができる。この貼り付けに際しては、例えば、温度を130℃〜150℃とし、貼り付け圧力を0.9MPa〜1MPaとし、貼り付け時間を1.5分間〜3分間とする。その後、大気圧下で150℃〜200℃(例えば170℃)のキュアを30分間〜2時間(例えば1時間)行う。この結果、絶縁シート23が硬化する。
Next, as shown in FIG. 3G, an insulating
続いて、図3Hに示すように、炭酸ガスレーザ又はUV−YAGレーザ等を用いて、絶縁シート23に金属膜22まで達する孔(ビアホール)24を形成する。孔24の直径は、例えば60μm程度とする。次いで、デスミア処理を行うことにより、孔24の内部のスミアを除去する。
Subsequently, as shown in FIG. 3H, a hole (via hole) 24 reaching the
その後、図3Iに示すように、無電解めっき法により、めっき用のシード層25を孔24内及び絶縁シート23上に形成する。シード層25としては、例えば銅層を形成する。
Thereafter, as shown in FIG. 3I, a
続いて、図3Jに示すように、配線を形成する予定の領域を開口するレジストパターン32をシード層25上に形成する。
Subsequently, as shown in FIG. 3J, a resist
次いで、図3Kに示すように、レジストパターン32から露出しているシード層25上に、電気めっき法により、厚さが30μm程度の金属膜26を形成する。金属膜26としては、例えば銅膜を形成する。
Next, as shown in FIG. 3K, a
その後、図3Lに示すように、レジストパターン32を除去する。更に、図3Mに示すように、金属膜26から露出しているシード層25を、例えばスプレーエッチングにより除去する。この結果、シード層25及び金属膜26からなる配線が形成される。
Thereafter, as shown in FIG. 3L, the resist
その後、絶縁シート23、孔24、シード層25及び金属膜26の形成等を繰り返すことにより、図3Nに示すように、引き回し配線層4を形成することができる。
Thereafter, by repeating the formation of the insulating
このようにして引き回し配線層4を形成した後には、一方の引き回し配線層4の表面から、他方の引き回し配線層4の表面まで貫通するスルーホール5を形成し、その内側面にめっき層6を形成する。スルーホール5は、例えばドリル加工により形成することができる。更に、引き回し配線層4の表面に、複数の開口部を備えたソルダレジスト層(図示せず)を形成し、ソルダレジスト層の開口部内に複数のバンプ7を形成する。
After the routing wiring layer 4 is formed in this way, a through hole 5 penetrating from the surface of one routing wiring layer 4 to the surface of the other routing wiring layer 4 is formed, and the plating layer 6 is formed on the inner surface thereof. Form. The through hole 5 can be formed by drilling, for example. Further, a solder resist layer (not shown) having a plurality of openings is formed on the surface of the routing wiring layer 4, and a plurality of
このような部品内蔵基板の製造方法によれば、無機フィラーの含有量が高い絶縁シート2の加工は必要とされないため、複合シートの加工が容易である。また、絶縁シート3にビアを形成する必要がないため、ビア12dへの多くのレーザの照射が回避され。また、ビア12dが露出した状態でのデスミア処理が不要となる。
According to such a method for manufacturing a component-embedded substrate, processing of the insulating
なお、上述の実施形態では、絶縁シート2及び3を複合化した複合シートを用いているが、無機フィラーを従来のものよりも多く含んだ単一の絶縁シートを用いることもできる。この場合、溶融粘度が5000poiseであれば、貼り付け時に無機フィラーが沈降し、上述の実施形態で絶縁シート2が存在する領域内での含有量が増加し、絶縁シート3が存在する領域内での含有量が減少する。つまり、絶縁シート内で、下部における無機フィラーの含有量が高く、上部における無機フィラーの含有量が低い状態となる。この結果、上述の実施形態と同様の効果が得られる。
In the above-described embodiment, a composite sheet in which the insulating
また、フィラーの材料は特に限定されない。シリカ以外にも、絶縁シート2及び3の熱膨張率を下げる作用を有するものであれば、アルミナ、窒化アルミニウム、水酸化アルミニウム、水酸化マグネシウム、珪酸マグネシウム等を用いることができる。更に、ベース基板上に固定される電子部品も特に限定されない。CSP以外にも、ベアチップ等を用いることができる。
The filler material is not particularly limited. In addition to silica, alumina, aluminum nitride, aluminum hydroxide, magnesium hydroxide, magnesium silicate, or the like can be used as long as it has an effect of lowering the thermal expansion coefficient of the insulating
次に、第1の実施形態に関して実際に本願発明者が行った実験の内容及び結果について説明する。 Next, the contents and results of an experiment actually conducted by the present inventor regarding the first embodiment will be described.
(実験例No.1−1)
先ず、基板上に、シリカフィラーの含有量が60質量%で厚さが0.2mmの第1の絶縁シートとシリカフィラーの含有量が20質量%で厚さが0.1mmの第2の絶縁シートとからなる複合シートを、Bステージの状態で貼り付けた。この時、第1の絶縁シートを基板側にした。次に、複合シートを加熱により硬化させ、研削法により複合シートの表面を研磨した。そして、研削砥石を観察したところ、磨耗は生じていなかった。第1の絶縁シート及び第2の絶縁シートの硬化後の熱膨張率は、それぞれ、18ppm/℃、70ppm/℃であった。
(Experimental example No. 1-1)
First, a first insulating sheet having a silica filler content of 60% by mass and a thickness of 0.2 mm and a second insulating material having a silica filler content of 20% by mass and a thickness of 0.1 mm on the substrate. A composite sheet composed of the sheets was pasted in a B-stage state. At this time, the first insulating sheet was placed on the substrate side. Next, the composite sheet was cured by heating, and the surface of the composite sheet was polished by a grinding method. And when the grinding wheel was observed, no wear occurred. The thermal expansion coefficients after curing of the first insulating sheet and the second insulating sheet were 18 ppm / ° C. and 70 ppm / ° C., respectively.
(実験例No.1−2)
先ず、基板上に、シリカフィラーの含有量が40質量%で厚さが0.3mmの第3の絶縁シートを130℃でBステージの状態で貼り付けた。第3の絶縁シートとしては、130℃での溶融粘度が2000poiseのものを用いた。次に、第3の絶縁シートを加熱により硬化させ、切削法により第3の絶縁シートの表面の加工を行った。そして、切削バイトを観察したところ、磨耗は生じていなかった。第3の絶縁シートの硬化後のシート平均の熱膨張率は、42ppm/℃であった。硬化後の絶縁シートの断面を観察したところ、底部にフィラーが密集しており、上部にはフィラーがほとんど存在していなかった。
(Experimental example No. 1-2)
First, a third insulating sheet having a silica filler content of 40 mass% and a thickness of 0.3 mm was pasted on a substrate at 130 ° C. in a B-stage state. As the third insulating sheet, a sheet having a melt viscosity of 2000 poise at 130 ° C. was used. Next, the third insulating sheet was cured by heating, and the surface of the third insulating sheet was processed by a cutting method. When the cutting tool was observed, no wear was found. The sheet average thermal expansion coefficient after curing of the third insulating sheet was 42 ppm / ° C. When the cross section of the cured insulating sheet was observed, the fillers were dense at the bottom and almost no filler was present at the top.
(実験例No.1−3)
先ず、基板上に、シリカフィラーの含有量が40質量%で厚さが0.3mmの第4の絶縁シートを130℃でBステージの状態で貼り付けた。第4の絶縁シートとしては、130℃での溶融粘度が8000poiseのものを用いた。次に、第4の絶縁シートを加熱により硬化させ、実験例No.2と同じ条件下で切削法により第4の絶縁シートの表面の加工を行った。そして、切削バイトを観察したところ、著しい磨耗が生じていた。第4の絶縁シートの硬化後の熱膨張率は、40ppm/℃であった。硬化後の絶縁シートの断面を観察したところ、フィラーが膜厚方向に均一に分散していた。
(Experimental example No. 1-3)
First, a fourth insulating sheet having a silica filler content of 40 mass% and a thickness of 0.3 mm was pasted on a substrate at 130 ° C. in a B-stage state. As the fourth insulating sheet, a sheet having a melt viscosity of 8000 poise at 130 ° C. was used. Next, the fourth insulating sheet was cured by heating. The surface of the fourth insulating sheet was processed by the cutting method under the same condition as 2. When the cutting tool was observed, significant wear was found. The coefficient of thermal expansion after curing of the fourth insulating sheet was 40 ppm / ° C. When the cross section of the insulating sheet after curing was observed, the filler was uniformly dispersed in the film thickness direction.
(第2の実施形態)
次に、第2の実施形態について説明する。図4は、第2の実施形態に係る部品内蔵基板の構造を示す断面図である。
(Second Embodiment)
Next, a second embodiment will be described. FIG. 4 is a cross-sectional view showing the structure of the component-embedded substrate according to the second embodiment.
第2の実施形態は、絶縁シート2の代わりに絶縁シート52が用いられている点で第1の実施形態と相違している。他の構成は第1の実施形態と同様である。
The second embodiment is different from the first embodiment in that an insulating
絶縁シート52の厚さは、絶縁シート2と同様に、CSP14の厚さよりも薄い。絶縁シート52の厚さは、例えば0.2mm程度である。絶縁シート52は、20質量%〜30質量%程度のゴム系樹脂フィラーを含む樹脂から構成されているが、ガラス繊維等の繊維及び無機フィラーは含まれていない。ゴム系樹脂フィラーは、それが含まれていない場合と比較して絶縁シート52の弾性率を下げる作用を有している。
The thickness of the insulating
このように構成された部品内蔵基板では、従来の絶縁シートよりも弾性率が低い絶縁シート52がCSP14の周囲に存在しているため、例え、熱膨張率が大きい絶縁シート52が変形したとしても、この変形に基づく応力は極めて小さなものとなる。つまり、第一の実施形態と同様に、熱膨張率の相違に起因する応力の発生が抑制され、これに伴う信頼性の低下も抑制される。部品内蔵基板の反りも抑制される。また、このような絶縁シート52によってCSP14が完全に覆われている場合には、その加工の際に研磨装置に目詰まりが生じたり、その後のデスミア処理の際の表面の粗化が困難になったりするが、本実施形態では、絶縁シート52がCSP14よりも薄く、絶縁シート52上には、無機フィラーの含有量が従来のものと同程度の絶縁シート3が位置しているため、このような問題は生じない。
In the component-embedded substrate configured as described above, since the insulating
次に、上述のような部品内蔵基板を製造する方法について説明する。図5A乃至図5Dは、第2の実施形態に係る部品内蔵基板を製造する方法を工程順に示す断面図である。 Next, a method for manufacturing the component-embedded substrate as described above will be described. 5A to 5D are cross-sectional views showing a method of manufacturing the component-embedded substrate according to the second embodiment in the order of steps.
先ず、図5Aに示すように、ベース基板1上に、接着剤を用いてCSP14を固定する。次いで、絶縁シート52及び3を貼り合わせて構成された複合シートを、絶縁シート52を下側にしてベース基板1の表面に貼り付ける。なお、絶縁シート52及び3としては、夫々、ゴム系樹脂フィラー、無機フィラーを含んだ半硬化状態(Bステージ)の熱硬化性エポキシ樹脂シートを用いる。複合シートの貼り付けは、例えば真空ラミネータ又は真空プレス装置を用いて行うことができる。また、複合シートの厚さは、CSP14の厚さよりも厚くしておく。次いで、複合シートに含まれる樹脂を硬化させる。なお、複合シート全体の貼り付け温度での溶融粘度は、5000poise以下であることが好ましい。CSP14を包含しやすくするためである。
First, as shown in FIG. 5A, the
このような貼り付けの結果、図5Bに示すように、絶縁シート52がCSP14の周囲に位置するようになる。なお、複合シートの溶融粘度が低いため、CSP14上の絶縁シート52及び3は薄くなる。また、絶縁シート52中のゴム系樹脂フィラーがCSP14の周囲まで流動することもあり、この場合には、CSP14上は、ほぼ絶縁シート3により占められる。
As a result of such affixing, the insulating
その後、図5Cに示すように、絶縁シート3の表層部を研磨することにより、ビア12dを露出させる。無機フィラーが少ない場合には砥石等の目に絶縁シート3の樹脂が入り込んで目詰まりが生じやすいが、絶縁シート3の無機フィラーの含有量は従来のものと同程度であるため、無機フィラーによりこのような目詰まりが回避される。なお、CSP14上に絶縁シート52が残存していたとしても、その量は僅かであるため、目詰まりに及ぶ影響は無視しうる程度である。
Thereafter, as shown in FIG. 5C, the surface layer portion of the insulating
続いて、図5Dに示すように、ベース基板1の裏面側についても、CSP14の固定、絶縁シート52及び3の貼り付け、並びにビア12dの露出を行う。
Subsequently, as shown in FIG. 5D, the
次いで、図5Eに示すように、ベース基板1の表裏面の双方において、第1の実施形態と同様に、絶縁シート3上に多層配線構造の引き回し配線層4を形成する。
Next, as shown in FIG. 5E, the lead wiring layer 4 having a multilayer wiring structure is formed on the insulating
その後、一方の引き回し配線層4の表面から、他方の引き回し配線層4の表面まで貫通するスルーホール5を形成し、その内側面にめっき層6を形成する。スルーホール5は、例えばドリル加工により形成することができる。更に、引き回し配線層4の表面に、複数の開口部を備えたソルダレジスト層(図示せず)を形成し、ソルダレジスト層の開口部内に複数のバンプ7を形成する。
Thereafter, a through hole 5 penetrating from the surface of one routing wiring layer 4 to the surface of the other routing wiring layer 4 is formed, and a plating layer 6 is formed on the inner surface thereof. The through hole 5 can be formed by drilling, for example. Further, a solder resist layer (not shown) having a plurality of openings is formed on the surface of the routing wiring layer 4, and a plurality of
このような部品内蔵基板の製造方法によれば、ゴム系樹脂フィラーを含有する絶縁シート52の加工は必要とされないため、複合シートの加工が容易である。また、絶縁シート3にビアを形成する必要がないため、ビア12dへの多くのレーザの照射が回避され。また、ビア12dが露出した状態でのデスミア処理が不要となる。
According to such a method for manufacturing a component-embedded substrate, processing of the insulating
また、ゴム系樹脂フィラーの材料は特に限定されず、例えば、不飽和炭素結合、カルボニル基、アルコキシ基、シアノ基及び/又はアリール基を含むゴム系樹脂材料を用いることができる。また、ゴム系樹脂材料以外でも、弾性率を下げる作用を有する材料を用いることができる。 Moreover, the material of a rubber-type resin filler is not specifically limited, For example, the rubber-type resin material containing an unsaturated carbon bond, a carbonyl group, an alkoxy group, a cyano group, and / or an aryl group can be used. In addition to the rubber-based resin material, a material having an effect of lowering the elastic modulus can be used.
次に、第2の実施形態に関して実際に本願発明者が行った実験の内容及び結果について説明する。 Next, the contents and results of an experiment actually conducted by the present inventor regarding the second embodiment will be described.
(実験例No.2−1)
先ず、シリコン基板の表面にトランジスタ等の半導体素子が形成されて構成された回路部を備えたCSPを、最表面のビアが上側を向くようにして接着剤を用いて基板の片面上のみに固定した。CSPの厚さは0.3mmであり、平面形状は一辺が5mmの正方形である。また、基板の厚さは0.1mmであり、平面形状は一辺が10cmの正方形である。基板はガラス繊維強化樹脂を硬化させた積層体からなる。次いで、基板上に、ゴム系樹脂フィラーの含有量が30質量%で厚さが0.2mmの第5の絶縁シートとシリカフィラーの含有量が30質量%で厚さが0.1mmの第6の絶縁シートとからなる複合シートを、Bステージの状態で貼り付けた。この時、第5の絶縁シートを基板側にした。その後、複合シートを加熱(180℃、1時間)により硬化させ、研削法により最表面のビアが露出するまで複合シートの表面を研磨した。そして、研削砥石を観察したところ、目詰まり及び磨耗は生じていなかった。第5の絶縁シート及び第6の絶縁シートの硬化後の弾性率は、それぞれ、1.2GPa、2.7GPaであった。
(Experimental example No. 2-1)
First, a CSP provided with a circuit portion formed by forming a semiconductor element such as a transistor on the surface of a silicon substrate is fixed only on one side of the substrate with an adhesive so that the outermost via faces upward. did. The thickness of the CSP is 0.3 mm, and the planar shape is a square with a side of 5 mm. The thickness of the substrate is 0.1 mm, and the planar shape is a square having a side of 10 cm. The substrate is made of a laminate obtained by curing glass fiber reinforced resin. Next, on the substrate, a sixth insulating sheet having a rubber-based resin filler content of 30% by mass and a thickness of 0.2 mm and a silica filler content of 30% by mass and a thickness of 0.1 mm is provided. A composite sheet composed of the insulating sheet was attached in a B-stage state. At this time, the fifth insulating sheet was placed on the substrate side. Thereafter, the composite sheet was cured by heating (180 ° C., 1 hour), and the surface of the composite sheet was polished by a grinding method until the outermost via was exposed. And when the grinding wheel was observed, clogging and abrasion were not generated. The elastic modulus after curing of the fifth insulating sheet and the sixth insulating sheet was 1.2 GPa and 2.7 GPa, respectively.
続いて、図3A〜図3Nに示す方法と同様にして、基板の両側に、配線層の数が3層ずつの引き回し配線層を形成した。そして、基板の反り量を測定したところ、125μmであった。 Subsequently, in the same manner as the method shown in FIGS. 3A to 3N, a lead wiring layer having three wiring layers was formed on both sides of the substrate. And when the curvature amount of the board | substrate was measured, it was 125 micrometers.
(実験例No.2−2)
先ず、実験例No.2−1と同様にして、CSPを基板の片面上のみに固定した。但し、CSPの厚さは0.35mmであり、平面形状は一辺が5mmの正方形である。また、基板の厚さは0.2mmであり、平面形状は一辺が15cmの正方形である。次いで、基板上に、ゴム系樹脂フィラーの含有量が20質量%で厚さが0.2mmの第7の絶縁シートとシリカフィラーの含有量が20質量%で厚さが0.1mmの第8の絶縁シートとからなる複合シートを、Bステージの状態で貼り付けた。この時、第7の絶縁シートを基板側にした。その後、複合シートを加熱(180℃、1時間)により硬化させ、研削法により最表面のビアが露出するまで複合シートの表面を研磨した。そして、研削砥石を観察したところ、目詰まり及び磨耗は生じていなかった。第7の絶縁シート及び第8の絶縁シートの硬化後の弾性率は、それぞれ、1.6GPa、2.4GPaであった。
(Experimental example No. 2-2)
First, Experimental Example No. In the same manner as in 2-1, the CSP was fixed only on one side of the substrate. However, the thickness of the CSP is 0.35 mm, and the planar shape is a square having a side of 5 mm. The thickness of the substrate is 0.2 mm, and the planar shape is a square with a side of 15 cm. Next, a seventh insulating sheet having a rubber-based resin filler content of 20% by mass and a thickness of 0.2 mm and a silica filler content of 20% by mass and a thickness of 0.1 mm are formed on the substrate. A composite sheet composed of the insulating sheet was attached in a B-stage state. At this time, the seventh insulating sheet was placed on the substrate side. Thereafter, the composite sheet was cured by heating (180 ° C., 1 hour), and the surface of the composite sheet was polished by a grinding method until the outermost via was exposed. And when the grinding wheel was observed, clogging and abrasion were not generated. The elastic modulus after curing of the seventh insulating sheet and the eighth insulating sheet was 1.6 GPa and 2.4 GPa, respectively.
続いて、図3A〜図3Nに示す方法と同様にして、基板の両側に、配線層の数が3層ずつの引き回し配線層を形成した。そして、基板の反り量を測定したところ、145μmであった。 Subsequently, in the same manner as the method shown in FIGS. 3A to 3N, a lead wiring layer having three wiring layers was formed on both sides of the substrate. And when the curvature amount of the board | substrate was measured, it was 145 micrometers.
(実験例No.2−3)
先ず、実験例No.2−1と同様にして、CSPを基板の片面上のみに固定した。次いで、基板上に、ゴム系樹脂フィラーの含有量が30質量%で厚さが0.3mmの第9の絶縁シートを、Bステージの状態で貼り付けた。その後、第9の絶縁シートを加熱(180℃、1時間)により硬化させ、研削法により最表面のビアが露出するまで複合シートの表面を研磨した。そして、基板の反り量を測定したところ、100μmと実験例No.2−1よりも小さかった。しかしながら、研削砥石を観察したところ、著しい目詰まりが生じていた。なお、第9の絶縁シートの硬化後の弾性率は1.4GPaであった。
(Experimental example No. 2-3)
First, Experimental Example No. In the same manner as in 2-1, the CSP was fixed only on one side of the substrate. Next, a ninth insulating sheet having a rubber-based resin filler content of 30% by mass and a thickness of 0.3 mm was attached to the substrate in a B-stage state. Thereafter, the ninth insulating sheet was cured by heating (180 ° C., 1 hour), and the surface of the composite sheet was polished by a grinding method until the outermost via was exposed. And when the curvature amount of the board | substrate was measured, 100 micrometers and experiment example No. were measured. It was smaller than 2-1. However, when the grinding wheel was observed, significant clogging occurred. The elastic modulus after curing of the ninth insulating sheet was 1.4 GPa.
(実験例No.2−4)
先ず、実験例No.2−1と同様にして、CSPを基板の片面上のみに固定した。次いで、基板上に、シリカフィラーの含有量が30質量%で厚さが0.3mmの第10の絶縁シートを、Bステージの状態で貼り付けた。その後、第10の絶縁シートを加熱(180℃、1時間)により硬化させ、研削法により最表面のビアが露出するまで複合シートの表面を研磨した。そして、研削砥石を観察したところ、目詰まり及び磨耗は生じていなかった。しかしながら、基板の反り量を測定したところ、200μmと、引き回し配線層の形成の前でも実験例No.2−1よりも著しく大きかった。なお、第10の絶縁シートの硬化後の弾性率は2.8GPaであった。
(Experimental example No. 2-4)
First, Experimental Example No. In the same manner as in 2-1, the CSP was fixed only on one side of the substrate. Next, a tenth insulating sheet having a silica filler content of 30 mass% and a thickness of 0.3 mm was pasted on the substrate in a B-stage state. Thereafter, the tenth insulating sheet was cured by heating (180 ° C., 1 hour), and the surface of the composite sheet was polished by a grinding method until the outermost via was exposed. And when the grinding wheel was observed, clogging and abrasion were not generated. However, when the amount of warpage of the substrate was measured, it was 200 μm, and even before the formation of the routing wiring layer, the experimental example No. It was significantly larger than 2-1. In addition, the elasticity modulus after hardening of the 10th insulating sheet was 2.8 GPa.
なお、ベース基板上に固定される電子部品は特に限定されない。CSP以外にも、ベアチップ等を用いることができる。検査が可能なベアチップをベース基板上に固定する場合には、フェースアップで固定したベアチップの外部接続電極側から、上述の各実施形態におけるものと同様の絶縁シートをラミネートし、ベアチップの外部接続電極全体を一旦被覆し、その後、研削によりこの接続電極を露出させてもよい。 The electronic component fixed on the base substrate is not particularly limited. In addition to the CSP, a bare chip or the like can be used. When fixing an inspectable bare chip on a base substrate, an insulating sheet similar to that in each of the above embodiments is laminated from the side of the bare chip external connection electrode fixed face-up, and the bare chip external connection electrode The whole may be covered once, and then this connection electrode may be exposed by grinding.
また、接続端子には、スタッドバンプ、めっきバンプ、はんだバンプ等の突起端子も含まれる。特に、ベアチップの場合は、電極部に直接上記スタッドバンプ、めっきバンプ、はんだバンプ等の突起端子を形成してもよいし、電極部と電気的に接続された部分に、上記スタッドバンプ、めっきバンプ、はんだバンプ等の突起端子を形成してもよい。更に、基板上に固定される電子部品の数は特に限定されず、1個のみでもよく、複数個であってもよい。 Further, the connection terminals include protruding terminals such as stud bumps, plating bumps, solder bumps and the like. In particular, in the case of a bare chip, a protruding terminal such as the stud bump, plating bump, or solder bump may be directly formed on the electrode portion, or the stud bump or plating bump may be formed on a portion electrically connected to the electrode portion. A protruding terminal such as a solder bump may be formed. Further, the number of electronic components fixed on the substrate is not particularly limited, and may be one or more.
1:ベース基板
2、3、52:絶縁シート
4:引き回し配線層
5:スルーホール
6:めっき層
7:バンプ
10:基板
11:回路部
12:再配線部
13:接続端子
14:CSP
21、26:絶縁シート
22、27:ビアホール
23:シード層
24:レジストパターン
25:めっき膜
1:
21, 26: Insulating
Claims (6)
前記基板上に、接続端子を上向きにして固定された電子部品と、
フィラーを含有する樹脂から構成され、前記電子部品の側面を覆うと共に、前記接続端子を露出する絶縁層と
を有し、
前記絶縁層は、
前記絶縁層の表面側に位置する第1の絶縁シートと、
前記第1の絶縁シートよりも前記基板側に位置し、前記基板の熱膨張率と前記絶縁層の熱膨張率との差により前記基板に生じる応力を緩和する第2の絶縁シートと
を有し、
前記第1の絶縁シートの表面は、前記接続端子が露出するまで研磨されている
ことを特徴とする部品内蔵基板。 A substrate,
On the substrate, an electronic component fixed with the connection terminal facing upward,
It is composed of a resin containing a filler, has an insulating layer that covers the side surface of the electronic component and exposes the connection terminal,
The insulating layer is
A first insulating sheet located on the surface side of the insulating layer;
Located on the substrate side of the first insulation sheet, it has a second insulating sheet to alleviate the stress generated in the substrate due to the difference between the thermal expansion coefficient of the insulating layer and the thermal expansion coefficient of the substrate ,
The component-embedded substrate , wherein the surface of the first insulating sheet is polished until the connection terminals are exposed .
ことを特徴とする請求項1に記載の部品内蔵基板。 The component-embedded substrate according to claim 1 , wherein the second layer has a content of the filler higher than that of the first layer.
ことを特徴とする請求項1に記載の部品内蔵基板。 The component-embedded substrate according to claim 1 , wherein the first layer contains an inorganic filler, and the second layer contains a rubber-based resin filler.
ことを特徴とする請求項2に記載の部品内蔵基板。 The component-embedded substrate according to claim 2 , wherein the content of the filler is higher in a region where the distance from the surface of the insulating layer is larger.
フィラーを含有する樹脂から構成され、前記電子部品の側面を覆う絶縁層を前記電子部品の上方から前記基板上に貼り付ける工程と、
前記絶縁層の表面を前記接続端子が露出するまで研磨する工程と
を有し、
前記絶縁層は、
前記絶縁層の表面側に位置する第1の絶縁シートと、
前記第1の絶縁シートよりも前記基板側に位置し、前記第1の絶縁シートよりも前記フィラーの含有量が高く、前記電子部品よりも薄い第2の絶縁シートと
を有する
ことを特徴とする部品内蔵基板の製造方法。 Fixing the electronic component on the board with the connection terminal facing upward;
Is composed of a resin containing a filler, and a step of attaching the insulation layer will covering the side surface of the electronic component from above of the electronic component on the substrate,
Polishing the surface of the insulating layer until the connection terminals are exposed , and
The insulating layer is
A first insulating sheet located on the surface side of the insulating layer;
A second insulating sheet that is positioned closer to the substrate than the first insulating sheet, has a higher filler content than the first insulating sheet, and is thinner than the electronic component. A method of manufacturing a component-embedded substrate.
フィラーを含有する樹脂から構成され、前記電子部品の側面を覆う絶縁層を前記電子部品の上方から前記基板上に貼り付ける工程と、
前記絶縁層の表面を前記接続端子が露出するまで研磨する工程と
を有し、
前記絶縁層は、
前記絶縁層の表面側に位置し、無機フィラーを含有する第1の絶縁シートと、
前記第1の絶縁シートよりも前記基板側に位置し、ゴム系樹脂フィラーを含有し、前記電子部品よりも薄い第2の絶縁シートと
を有する
ことを特徴とする部品内蔵基板の製造方法。 Fixing the electronic component on the board with the connection terminal facing upward;
Is composed of a resin containing a filler, and a step of attaching the insulation layer covering the side surfaces of the electronic component from above of the electronic component on the substrate,
Polishing the surface of the insulating layer until the connection terminals are exposed , and
The insulating layer is
A first insulating sheet located on the surface side of the insulating layer and containing an inorganic filler;
Than said first insulating sheet positioned on the substrate side and contains a rubber-based resin filler, a manufacturing method of a component-embedded substrate and having a thin second insulating sheet than the electronic component.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008042120A JP5292848B2 (en) | 2007-02-27 | 2008-02-22 | Component built-in substrate and manufacturing method thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007047812 | 2007-02-27 | ||
JP2007047812 | 2007-02-27 | ||
JP2008042120A JP5292848B2 (en) | 2007-02-27 | 2008-02-22 | Component built-in substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008244459A JP2008244459A (en) | 2008-10-09 |
JP5292848B2 true JP5292848B2 (en) | 2013-09-18 |
Family
ID=39915348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008042120A Expired - Fee Related JP5292848B2 (en) | 2007-02-27 | 2008-02-22 | Component built-in substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5292848B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011049289A (en) * | 2009-08-26 | 2011-03-10 | Kyocera Corp | Wiring board and manufacturing method thereof |
JP5413120B2 (en) * | 2009-10-13 | 2014-02-12 | 日本電気株式会社 | Multilayer wiring board and method for manufacturing multilayer wiring board |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07297560A (en) * | 1994-04-28 | 1995-11-10 | Hitachi Ltd | Multilayer printed wiring board and its mounting structure |
JP4685979B2 (en) * | 2000-02-21 | 2011-05-18 | 日本特殊陶業株式会社 | Wiring board |
JP4114629B2 (en) * | 2004-04-23 | 2008-07-09 | 松下電工株式会社 | Component built-in circuit board and manufacturing method thereof |
JP2005327984A (en) * | 2004-05-17 | 2005-11-24 | Shinko Electric Ind Co Ltd | Electronic component and method of manufacturing electronic-component mounting structure |
-
2008
- 2008-02-22 JP JP2008042120A patent/JP5292848B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008244459A (en) | 2008-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8745860B2 (en) | Method for manufacturing printed wiring board | |
US9041211B2 (en) | Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip | |
JP4093186B2 (en) | Manufacturing method of semiconductor device | |
US8318543B2 (en) | Method of manufacturing semiconductor device | |
JP5280079B2 (en) | Wiring board manufacturing method | |
US9136220B2 (en) | Semiconductor package and method for manufacturing the semiconductor package | |
JP2006173232A (en) | Semiconductor apparatus and its manufacturing method | |
TW201411806A (en) | Semiconductor device and method for manufacturing the same | |
JP2010147153A (en) | Semiconductor apparatus and method of manufacturing the same | |
JP2006222164A (en) | Semiconductor device and its manufacturing method | |
JP2005093942A (en) | Semiconductor device | |
US11152293B2 (en) | Wiring board having two insulating films and hole penetrating therethrough | |
KR20110045098A (en) | Electronic component built-in wiring board and its manufacturing method | |
JP2011119502A (en) | Semiconductor package and method of manufacturing the same | |
JP2009004544A (en) | Manufacturing method of electronic device, and electronic device | |
US20100144096A1 (en) | Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film | |
JP2004165277A (en) | Electronic component mounting structure and manufacturing method therefor | |
JP2009272512A (en) | Method of manufacturing semiconductor device | |
JP5292848B2 (en) | Component built-in substrate and manufacturing method thereof | |
JP2016048768A (en) | Wiring board and manufacturing method of semiconductor device | |
JP2006237337A (en) | Semiconductor device and its manufacturing method | |
JP6447073B2 (en) | Wiring board and laminating apparatus | |
JP4605176B2 (en) | Semiconductor mounting substrate, semiconductor package manufacturing method, and semiconductor package | |
JP2005268810A (en) | Wiring board, semiconductor package, base insulating film, and manufacturing method of wiring board | |
JP4103482B2 (en) | Semiconductor mounting substrate, semiconductor package using the same, and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130527 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |