JP2021005924A - 電源回路、電源電圧の供給方法、電源遮断保護コントローラ、データ記憶装置 - Google Patents

Abstract

【課題】電源遮断保護機能を提供する。【解決手段】降圧コンバータ１１０は、主電源１０から第１レベルの入力電圧ＶＩＮが供給される正常状態においてイネーブルとなり、入力電圧ＶＩＮを降圧し、第２レベルの電源電圧ＶＤＤを負荷２０に供給する。昇圧コンバータ１２０は正常状態において順方向で動作し、電源電圧ＶＤＤを昇圧し、第３レベルの電圧によってバックアップキャパシタ１０２を充電し、入力電圧ＶＩＮが遮断される電源遮断状態において、逆方向で動作し、バックアップキャパシタ１０２のキャパシタ電圧Ｖｓｔｏｒａｇｅを降圧し、第２レベルの電源電圧ＶＤＤを負荷２０に供給する。【選択図】図３

Description

本発明は、電源回路に関する。

電子部品には、安定した電源電圧の供給が欠かせない。ソリッドステートドライブやハードディスクなどの記憶装置は、電源電圧が瞬断されると、記憶中のデータの破壊、消失のおそれがある。入力電圧が遮断された後も、負荷がデータ対比などの必要な保護処理を実行する期間、電源電圧を維持することが求められる。このような機能は、電源遮断保護、ＰＬＰ（Power Loss Protection）、ＰＬＩ（Power Loss Imminent）、ＰＦＰ（Power Failure Protection）などと称される。

図１は、ＰＬＰ機能を備えるシステムのブロック図である。システム２は、主電源１０、負荷２０および電源回路３０を備える。主電源１０は、１２Ｖ程度の入力電圧Ｖ_ＩＮを生成する。負荷２０は、ＰＭＩＣ（電源管理回路）２２および複数の電子部品２４＿１〜２４＿ｎを含む。ＰＭＩＣ２２は、１２Ｖの電源電圧Ｖ_ＤＤを受け、それを昇圧あるいは降圧し、電子部品２４＿１〜２４＿ｎに供給する。

電源回路３０は、主電源１０と負荷２０に設けられる。電源回路３０は、スイッチ３２、バックアップキャパシタ３４、昇圧コンバータ３６を備える。

スイッチ３２は、主電源１０と負荷２０を結ぶ電源ライン３８上に設けられる。有効な入力電圧Ｖ_ＩＮが供給される間、スイッチ３２はオンとなり、入力電圧Ｖ_ＩＮが電源電圧Ｖ_ＤＤとして負荷２０に供給される。昇圧コンバータ３６の入力端子ＩＮは、電源ライン３８と接続され、出力端子ＯＵＴは、バックアップキャパシタ３４と接続される。昇圧コンバータ３６は、入力電圧Ｖ_ＩＮが供給されている間、入力電圧Ｖ_ＩＮを昇圧し、バックアップキャパシタ３４を充電する。バックアップキャパシタ３４の容量をＣ、バックアップキャパシタ３４に発生する電圧をＶ_{ｓｔｏｒａｇｅ}とすると、バックアップキャパシタ３４に蓄えられる電荷ＱおよびエネルギーＥは、以下の式で表される。
Ｑ＝Ｃ・Ｖ_{ｓｔｏｒａｇｅ}
Ｅは、Ｅ＝Ｃ・Ｖ_{ｓｔｏｒａｇｅ} ^２／２

電源回路３０は、入力電圧Ｖ_ＩＮの遮断（喪失）を検出すると、スイッチ３２をオフする。そして昇圧コンバータ３６は、ＯＵＴ側を入力、ＩＮ側を出力とする降圧コンバータとして逆方向に動作し、バックアップキャパシタ３４のキャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}を、電源電圧Ｖ_ＤＤの電圧レベルに降圧し、負荷２０に供給する。

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、従来と異なる形式の電源回路の提供にある。

本発明のある態様は、電源回路に関する。電源回路は、外部電源から第１レベルの入力電圧が供給される正常状態においてイネーブルとなり、入力電圧を降圧し、第２レベルの電源電圧を負荷に供給する降圧コンバータと、正常状態において順方向で動作し、電源電圧を昇圧し、第３レベルの電圧によってバックアップキャパシタを充電し、入力電圧が遮断される電源遮断状態において、逆方向で動作し、バックアップキャパシタのキャパシタ電圧を降圧し、第２レベルの電源電圧を負荷に供給する昇圧コンバータと、を備える。

本発明の別の態様もまた、電源回路である。この電源回路は、外部電源から第１レベルの入力電圧を入力端子に受け、入力電圧を降圧し、出力端子に接続される負荷に、第２レベルの電源電圧を供給する降圧コンバータと、電源電圧を昇圧し、第３レベルの電圧によってバックアップキャパシタを充電する昇圧コンバータと、を備える。入力電圧の遮断時に、バックアップキャパシタのキャパシタ電圧が、降圧コンバータの入力端子に供給されるように構成される。

本発明のさらに別の態様は、電源遮断保護コントローラに関する。この電源遮断保護コントローラは、スイッチ、降圧コンバータ、昇圧コンバータとともに使用されて電源回路を構成する。電源遮断保護コントローラは、外部電源からの入力電圧を監視し、正常状態か電源遮断状態かを判定する判定部と、昇圧コンバータのコントローラと、（i）正常状態においてスイッチをオン、（ii）電源遮断状態においてスイッチをオフするスイッチコントローラと、（i）正常状態において降圧コンバータをイネーブルとし、昇圧コンバータを順方向で動作させ、（ii）電源遮断状態において降圧コンバータをディセーブルとし、昇圧コンバータを逆方向で動作させるロジック回路と、を備える。

本発明のさらに別の態様もまた、電源遮断保護コントローラである。この電源遮断保護コントローラは、第１スイッチ、第２スイッチ、降圧コンバータ、昇圧コンバータとともに使用されて電源回路を構成する。電源遮断保護コントローラは、外部電源からの入力電圧を監視し、正常状態か電源遮断状態かを判定する判定部と、降圧コンバータのコントローラと、昇圧コンバータのコントローラと、（i）正常状態において第１スイッチをオン、第２スイッチをオフ、（ii）電源遮断状態において第１スイッチをオフ、第２スイッチをオンするスイッチコントローラと、（i）正常状態において降圧コンバータおよび昇圧コンバータをイネーブルとし、（ii）電源遮断状態において降圧コンバータおよび昇圧コンバータをディセーブルとするロジック回路と、を備える。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、従来と異なる形式の電源遮断保護用の電源回路を提供できる。

ＰＬＰ機能を備えるシステムのブロック図である。 実施の形態１に係る電源回路を備えるシステムのブロック図である。 図２のシステムの動作を説明する図である。 図２の電源回路の具体的な構成例を示す図である。 実施の形態２に係る電源回路を備えるシステムのブロック図である。 図５のシステムの動作を説明する図である。 図５の電源回路の具体的な構成例を示す図である。 コンバータコントローラの構成例を示す回路図である。 図９（ａ）、（ｂ）は、コンバータコントローラの動作波形図である。 実施の形態３に係る電源回路を備えるシステムのブロック図である。 システムの動作を説明する図である。 電源回路の具体的な構成例を示す図である。 ＰＬＰ機能付きのデータ記憶装置のブロック図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。また、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

（実施の形態１）
図２は、実施の形態１に係る電源回路１００Ａを備えるシステム２Ａのブロック図である。システム２Ａは、主電源１０、負荷２０および電源回路１００Ａを備える。主電源１０は、たとえばＡＣ／ＤＣコンバータやＵＳＢ（Universal Serial Bus）バスであり、所定の第１電圧レベル（以下、１２Ｖとする）の直流の入力電圧Ｖ_ＩＮを電源回路１００Ａに供給する。

負荷２０は、ＰＭＩＣ２２および複数の電子部品２４＿１〜２４＿ｎを含む。図１のシステム２では、ＰＭＩＣ２２として、１２Ｖ入力の部品（すなわち入力電圧と同じ電圧レベルの部品）を選定していたのに対して、図２のシステム２Ａでは、第１電圧レベル（１２Ｖ）より低い第２電圧レベル（たとえば３〜６Ｖ、以下、５Ｖとする）を入力とするＰＭＩＣ２２が採用される。

電源回路１００Ａは、第１電圧レベル（１２Ｖ）の入力電圧Ｖ_ＩＮを受け、負荷２０に対して、第１電圧レベルより低い第２電圧レベル（５Ｖ）の電源電圧Ｖ_ＤＤを供給する。

電源回路１００Ａは、スイッチＳＷ１、バックアップキャパシタ１０２、降圧コンバータ１１０、昇圧コンバータ１２０、コントローラ１３０を備える。コントローラ１３０は電源回路１００Ａを統合的に制御する。スイッチＳＷ１は、主電源１０から降圧コンバータ１１０の入力ＩＮに至る入力ライン１０４上に設けられる。降圧コンバータ１１０の入力端子ＩＮには、スイッチＳＷ１を介して入力電圧Ｖ_ＩＮが供給される。降圧コンバータ１１０の出力ＯＵＴは、出力ライン１０８を介して負荷２０と接続される。降圧コンバータ１１０は、イネーブル・ディセーブルが切り替え可能であり、コントローラ１３０によってイネーブル状態にセットされると、入力電圧Ｖ_ＩＮを降圧し、その出力ＯＵＴから、第２電圧レベルに安定化された電源電圧Ｖ_ＤＤを出力する。電源電圧Ｖ_ＤＤは、出力ライン１０８を介して負荷２０に供給される。

昇圧コンバータ１２０の入力ＩＮは、出力ライン１０８と接続され、昇圧コンバータ１２０の出力ＯＵＴは、バックアップキャパシタ１０２と接続される。昇圧コンバータ１２０は、コントローラ１３０によるモード制御に応じて、電力伝送の方向を入れ替えることが可能である。昇圧コンバータ１２０は、第１モード（昇圧モード）において順方向で動作し、入力ＩＮの電圧Ｖ_ＤＤを昇圧し、バックアップキャパシタ１０２を、第１電圧レベル（１２Ｖ）および第２電圧レベル（５Ｖ）よりも高い第３電圧レベル（以下、３０Ｖとする）に充電する。これによりバックアップキャパシタ１０２に電力が蓄えられる。バックアップキャパシタ１０２は、電源喪失状態における電源となる。

第２モード（降圧モード）では、昇圧コンバータ１２０の入力と出力の関係が入れ替わり、バックアップキャパシタ１０２が昇圧コンバータ１２０の電源となる。昇圧コンバータ１２０は、逆方向で動作し、キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}を降圧し、出力ライン１０８に第２電圧レベルに安定化された電源電圧Ｖ_ＤＤ’を発生する。

コントローラ１３０は、入力電圧Ｖ_ＩＮを監視し、有効な入力電圧Ｖ_ＩＮが供給されている正常状態であるか、入力電圧Ｖ_ＩＮが遮断されている電源喪失状態であるかを判定する。正常状態では、コントローラ１３０は、制御信号Ｓ_{ＣＴＲＬ１}をアサートし、スイッチＳＷ１をオンさせ、制御信号Ｓ_ＥＮ１をアサートして降圧コンバータ１１０をイネーブル状態とする。また、制御信号Ｓ_ＭＯＤＥによって、昇圧コンバータ１２０を第１モード（昇圧モード）にセットする。

電源喪失状態では、コントローラ１３０は、制御信号Ｓ_{ＣＴＲＬ１}をネゲートしてスイッチＳＷ１をオフし、制御信号Ｓ_ＥＮ１をネゲート（デアサート）して降圧コンバータ１１０をディセーブル状態とする。また、制御信号Ｓ_ＭＯＤＥによって昇圧コンバータ１２０を第２モード（降圧モード）にセットする。

以上がシステム２Ａの構成である。続いてその動作を説明する。図３は、図２のシステム２Ａの動作を説明する図である。時刻ｔ_０にシステムが起動し、入力電圧Ｖ_ＩＮが供給される。コントローラ１３０は、時刻ｔ_１に有効な入力電圧Ｖ_ＩＮを検出すると、制御信号Ｓ_{ＣＴＲＬ１}および制御信号Ｓ_ＥＮ１をアサートして、スイッチＳＷ１をオンし、降圧コンバータ１１０をイネーブルとする。これにより、入力電圧Ｖ_ＩＮが降圧され、出力ライン１０８には５Ｖの電源電圧Ｖ_ＤＤが発生し、負荷２０に供給される。

またコントローラ１３０は、制御信号Ｓ_ＭＯＤＥによって、昇圧コンバータ１２０を第１モードにセットする。これによりバックアップキャパシタ１０２が充電され、キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が上昇する。時刻ｔ_２にキャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が第３電圧レベル（３０Ｖ）に達し、その後は一定の電圧レベルに維持される。時刻ｔ_２以降、昇圧コンバータ１２０は低消費電力モードに設定され、バックアップキャパシタ１０２の電圧を一定レベルに維持し続ける。なおバックアップキャパシタ１０２のリークが無視できる場合には、時刻ｔ_２以降、昇圧コンバータの動作を停止してもよい。

時刻ｔ_３に入力電圧Ｖ_ＩＮが喪失状態となる。時刻ｔ_４にコントローラ１３０により電源喪失状態が検出されると、制御信号Ｓ_{ＣＴＲＬ１}およびＳ_ＥＮ１がネゲートされ、スイッチＳＷ１がオフとなり、降圧コンバータ１１０がディセーブル状態となる。

またコントローラ１３０は、制御信号Ｓ_ＭＯＤＥによって昇圧コンバータ１２０を第２モードにセットする。これにより、昇圧コンバータ１２０は、バックアップキャパシタ１０２を電源として、出力ライン１０８の電圧Ｖ_ＤＤを一定に維持し続ける。キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}は時間とともに低下していく。キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が５Ｖを下回ると、電源電圧Ｖ_ＤＤも低下し始める。

以上がシステム２Ａの動作である。続いてシステム２Ａの利点を説明する。

（第１の利点）
システム２Ａでは、負荷２０に供給すべき電源電圧Ｖ_ＤＤの電圧レベルが、入力電圧Ｖ_ＩＮよりも低い電圧レベルに変更されている。これにより、負荷２０の入力に接続される平滑キャパシタＣ１の耐圧を下げることができる。すなわち図１のシステム２では、このキャパシタＣ１は、耐圧が１２Ｖより高い部品を選定する必要があったが、図２のシステム２Ａでは、キャパシタＣ１の耐圧は５Ｖよりも高ければよく、例えば６．３Ｖの部品を選定できる。これにより、キャパシタＣ１のコストを下げることができる。また低耐圧のキャパシタの方が供給量が多く、また選択肢も多いため、システム２の安定供給の観点からも有利である。

（第２の利点）
図１のシステム２では、昇圧コンバータ３６の入力ＩＮが、入力電圧Ｖ_ＩＮと同じ電圧レベル（１２Ｖ）の電源ライン３８と接続されている。この場合、昇圧コンバータ３６は、電力遮断状態において、バックアップキャパシタ３４のキャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が１２Ｖに低下するまで、負荷２０が要求する電圧レベル１２Ｖを出力し続けることができる。

これに対して、図２のシステム２Ａでは、昇圧コンバータ１２０の入力ＩＮには、入力電圧Ｖ_ＩＮより低い電圧レベル（５Ｖ）の出力ライン１０８と接続される。これにより昇圧コンバータ１２０は、電力遮断状態において、キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が５Ｖに低下するまで、負荷２０が要求する電圧レベル５Ｖを出力し続けることができる。つまり電源喪失後の負荷２０の動作時間を延ばすことができる。

図４は、図２の電源回路１００Ａの具体的な構成例を示す図である。電源回路１００Ａは、ＰＬＰコントローラ２００Ａを備える。ＰＬＰコントローラ２００Ａは、図２のコントローラ１３０と、昇圧コンバータ１２０の一部を集積化した機能ＩＣである。

ＰＬＰコントローラ２００ＡのＶＩＮピンには、入力電圧Ｖ_ＩＮが供給される。入力電圧Ｖ_ＩＮは抵抗Ｒ１１，Ｒ１２により分圧される。コンパレータ２０２は、分圧後の入力電圧Ｖ_ＩＮ’をしきい値電圧Ｖ_ＴＨと比較し、比較結果を示す検出信号Ｓ_ＤＥＴを生成する判定部である。検出信号Ｓ_ＤＥＴは、Ｖ_ＩＮ’＞Ｖ_ＴＨのとき正常状態を示すローレベルとなり、Ｖ_ＩＮ’＜Ｖ_ＴＨのとき電源喪失状態を示すハイレベルとなる。

スイッチＳＷ１は、ＮＭＯＳトランジスタであり、そのゲートは、ＰＬＰコントローラ２００Ａのスイッチゲート（ＳＷ＿Ｇ）ピンと接続される。スイッチコントローラ２０４は検出信号Ｓ_ＤＥＴを受け、正常状態においてスイッチＳＷ１をオン、電源喪失状態においてスイッチＳＷ１をオフする。なおスイッチＳＷ１をＰＬＰコントローラ２００Ａに集積化してもよい。なおスイッチＳＷ１をＰＭＯＳトランジスタで構成してもよい。

ＰＬＰコントローラ２００Ａは、図示しないホストコントローラと接続される。イネーブル（ＥＮ）ピンおよびシリアルインタフェース用のピンＶＣＣ＿ＩＯ，ＳＣＬ，ＳＤＡ、割り込みピンＩＮＴ＿Ｂ，ＰＬＰ＿ＩＮＴ＿Ｂおよびインタフェース回路２０６は、ホストコントローラとの通信のために設けられる。

コントロールロジック２０８は、ホストコントローラからの制御指令にもとづいて、ＰＬＰコントローラ２００Ａの各ブロックの動作を制御する。コントロールロジック２１０は、検出信号Ｓ_ＤＥＴとコントロールロジック２０８からの制御信号に応じて、降圧コンバータ１１０に対するイネーブル信号Ｓ_ＥＮ１を生成する。

昇圧コンバータ１２０は、スイッチＳＷ３、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、ブートストラップ用のキャパシタＣ２、スイッチコントローラ２１２、コンバータコントローラ２１４を含む。

スイッチコントローラ２１２は、正常状態において、スイッチＳＷ３をオンする。コンバータコントローラ２１４は正常状態において第１モードにセットされ、キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が目標レベル（３０Ｖ）に近づくように、トランジスタＭ１，Ｍ２をスイッチングをフィードバック制御する。キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が目標レベルに達した後、コンバータコントローラ２１４は低消費電力モードとなり、キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}を目標レベルに維持し続ける。キャパシタからのリークが無視できる場合には、キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が目標レベルに達した後、スイッチコントローラ２１２はスイッチＳＷ３をオフし、コンバータコントローラ２１４の動作を停止してもよい。

降圧コンバータ１１０は、コンバータの制御ＩＣ１１２と、インダクタＬ２、ブートストラップキャパシタＣ３、出力キャパシタＣ４を含む。制御ＩＣ１１２は、トランジスタＭ３，Ｍ４、コンバータコントローラ１１４を含む。コンバータコントローラ１１４は、イネーブルピンＥＮに入力される制御信号Ｓ_ＥＮがアサートされるとアクティブとなり、電源電圧Ｖ_ＤＤが目標レベル（５Ｖ）に近づくように、トランジスタＭ３，Ｍ４をフィードバック制御する。

以上が電源回路１００Ａの構成例である。続いてその変形例を説明する。
図４において、コンバータコントローラ１１４を、ＰＬＰコントローラ２００Ａに集積化してもよい。またスイッチＳＷ１をＰＬＰコントローラ２００Ａに集積化してもよい。

トランジスタＭ２，Ｍ３は、ＰＭＯＳトランジスタであってもよく、この場合、ブートストラップキャパシタは省略できる。トランジスタＭ１〜Ｍ４は、ディスクリート素子であってもよい。

（実施の形態２）
図５は、実施の形態２に係る電源回路１００Ｂを備えるシステム２Ｂのブロック図である。システム２Ｂは、主電源１０、負荷２０および電源回路１００Ｂを備える。主電源１０および負荷２０は、図２（実施の形態１）と同様である。

電源回路１００Ｂは、第１電圧レベル（１２Ｖ）の入力電圧Ｖ_ＩＮを受け、負荷２０に対して、第１電圧レベルより低い第２電圧レベル（５Ｖ）の電源電圧Ｖ_ＤＤを供給する。

電源回路１００Ｂは、スイッチＳＷ１，ＳＷ２、バックアップキャパシタ１０２、降圧コンバータ１１０、昇圧コンバータ１２０、コントローラ１３０を備える。コントローラ１３０は電源回路１００Ｂを統合的に制御する。

スイッチＳＷ１は、主電源１０から降圧コンバータ１１０の入力ＩＮに至る入力ライン１０４上に設けられる。降圧コンバータ１１０の入力端子ＩＮには、スイッチＳＷ１を介して入力電圧Ｖ_ＩＮが供給される。降圧コンバータ１１０の出力ＯＵＴは、出力ライン１０８を介して負荷２０と接続される。

降圧コンバータ１１０は、入力端子ＩＮの電圧を降圧し、その出力ＯＵＴから第２電圧レベルに安定化された電源電圧Ｖ_ＤＤを出力する。電源電圧Ｖ_ＤＤは、出力ライン１０８を介して負荷２０に供給される。

昇圧コンバータ１２０の入力ＩＮは、出力ライン１０８と接続され、昇圧コンバータ１２０の出力ＯＵＴは、バックアップキャパシタ１０２と接続される。昇圧コンバータ１２０は、イネーブル・ディセーブルが切り替え可能であり、コントローラ１３０によってイネーブル状態にセットされると、入力ＩＮの電圧Ｖ_ＤＤを昇圧し、バックアップキャパシタ１０２を、第１電圧レベル（１２Ｖ）および第２電圧レベル（５Ｖ）よりも高い第３電圧レベル（以下、３０Ｖとする）に充電する。これによりバックアップキャパシタ１０２に電力が蓄えられる。バックアップキャパシタ１０２は、電源喪失状態における電源となる。

電源回路１００Ｂは、入力電圧Ｖ_ＩＮの遮断時に、キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が、降圧コンバータ１１０の入力ＩＮに供給されるように構成される。具体的は電源回路１００Ｂは、バックアップキャパシタ１０２から降圧コンバータ１１０の入力ＩＮに至るバックアップライン１０６上に設けられたスイッチＳＷ２を備える。スイッチＳＷ１がオフ、スイッチＳＷ２がオンの状態では、キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が降圧コンバータ１１０の入力電圧となる。

コントローラ１３０は、入力電圧Ｖ_ＩＮを監視し、正常状態であるか電源喪失状態であるかを判定する。正常状態においてコントローラ１３０は、制御信号Ｓ_{ＣＴＲＬ１}をアサート、制御信号Ｓ_{ＣＴＲＬ２}をネゲートし、スイッチＳＷ１をオンさせ、スイッチＳＷ２をオフさせる。降圧コンバータ１１０は、入力端子ＩＮに供給される入力電圧Ｖ_ＩＮを降圧し、電源電圧Ｖ_ＤＤを生成する。

またコントローラ１３０は、正常状態において昇圧コンバータ１２０をイネーブル状態とする。これにより降圧コンバータ１１０によって負荷２０に電源電圧Ｖ_ＤＤが供給され、昇圧コンバータ１２０によってバックアップキャパシタ１０２が充電される。

電源喪失状態においてコントローラ１３０は、制御信号Ｓ_{ＣＴＲＬ１}をネゲート、制御信号Ｓ_{ＣＴＲＬ２}をアサートし、スイッチＳＷ２をオンさせ、スイッチＳＷ１をオフさせる。降圧コンバータ１１０は、入力端子ＩＮに供給されるキャパシタのキャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}を降圧し、電源電圧Ｖ_ＤＤを生成する。

ここで、降圧コンバータ１１０の入力端子ＩＮに供給される電圧は、通常状態と電源遮断状態で大きく異なる。このような場合において、降圧コンバータ１１０の内部のコンバータコントローラを同じ条件で動作させると、系が不安定になったり、効率が低下したりするおそれがある。そこで降圧コンバータ１１０は、入力端子ＩＮに供給される電圧レベルに応じて、動作パラメータを変更可能に構成するとよい。動作パラメータは、コントローラ１３０が生成する制御信号Ｓ_ＭＯＤＥに応じて選択される。

以上がシステム２Ｂの構成である。続いてその動作を説明する。図６は、図５のシステム２Ｂの動作を説明する図である。時刻ｔ_０にシステムが起動し、入力電圧Ｖ_ＩＮが供給される。コントローラ１３０は、時刻ｔ_１に有効な入力電圧Ｖ_ＩＮを検出すると、制御信号Ｓ_{ＣＴＲＬ１}をアサートしてスイッチＳＷ１をオンする。降圧コンバータ１１０は、入力電圧Ｖ_ＩＮを受け、出力ライン１０８に５Ｖの電源電圧Ｖ_ＤＤを発生し、負荷２０に供給する。

またコントローラ１３０は、制御信号Ｓ_ＥＮ２をアサートし、昇圧コンバータ１２０を動作させる。これによりバックアップキャパシタ１０２が充電され、キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が上昇する。時刻ｔ_２にキャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が第３電圧レベル（３０Ｖ）に達し、その後は一定の電圧レベルに維持される。バックアップキャパシタ１０２は無負荷状態であるから、時刻ｔ_２以降、制御信号Ｓ_ＥＮ２をネゲートし、昇圧コンバータ１２０の動作を停止してもよい。

時刻ｔ_３に入力電圧Ｖ_ＩＮが喪失状態となる。時刻ｔ_４にコントローラ１３０により電源喪失状態が検出されると、制御信号Ｓ_{ＣＴＲＬ１}がネゲートされ、制御信号Ｓ_{ＣＴＲＬ２}がアサートされる。これにより降圧コンバータ１１０の入力端子ＩＮには、３０Ｖのキャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が供給され、バックアップキャパシタ１０２を電源として、出力ライン１０８の電圧Ｖ_ＤＤを一定に維持し続ける。キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}は時間とともに低下していく。キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が５Ｖを下回ると、電源電圧Ｖ_ＤＤも低下し始める。

以上がシステム２Ｂの動作である。続いてシステム２Ｂの利点を説明する。
（第１の利点）
第１の利点は、実施の形態１と同様であり、負荷２０の入力に接続される平滑キャパシタＣ１の耐圧を下げることができる点である。

（第２の利点）
実施の形態１では、電源喪失時に、昇圧コンバータ１２０を逆方向で動作させて負荷２０に電力を供給するため、昇圧コンバータ１２０には、負荷２０を駆動するのに足る駆動能力（電流容量）が要求される。これに対して実施の形態２では、昇圧コンバータ１２０はバックアップキャパシタ１０２の充電にのみ使用される。したがって、実施の形態２では実施の形態１に比べて、昇圧コンバータ１２０の駆動能力を低く設計することができる。このことは、昇圧コンバータ１２０を構成するトランジスタやインダクタのサイズを小さくでき、また安価な部品を選択できることを意味する。

なお、昇圧コンバータ１２０の駆動能力を低く設計すると、図６に一点鎖線で示すように、充電に要する時間が長くなるが、それはデメリットにはならない。

図７は、図５の電源回路１００Ｂの具体的な構成例を示す図である。電源回路１００Ｂは、ＰＬＰコントローラ２００Ｂを備える。ＰＬＰコントローラ２００Ｂは、図５のコントローラ１３０と、降圧コンバータ１１０の一部および昇圧コンバータ１２０の一部を集積化した機能ＩＣである。

ＰＬＰコントローラ２００Ｂは、降圧コンバータ１１０のコンバータコントローラ１１４を含む。コンバータコントローラ１１４には、検出信号Ｓ_ＤＥＴが入力される。上述のように、降圧コンバータ１１０の降圧比（Ｖ_ＤＤ／Ｖ_ＩＮ）は、正常状態と電源遮断状態において大きくことなる。具体的には正常状態における降圧比５／１２であり、電源遮断状態における降圧比は５／３０である。

コンバータコントローラ１１４は、コンパレータ２０２からの検出信号Ｓ_ＤＥＴに応じて、動作パラメータが変更可能に構成される。各状態における動作パラメータは、降圧コンバータ１１０の安定性や効率を考慮して決めればよい。動作パラメータについては後述する。

スイッチＳＷ２は、オフ状態において、いずれの方向にも電流が流れない双方向スイッチであり、逆直列に接続される同極性の２個のトランジスタ（この例では２個のＮＭＯＳトランジスタ）を含む。ＰＬＰコントローラ２００ＢのスイッチゲートピンＳＷ＿Ｇ２は、スイッチＳＷ２と接続される。スイッチコントローラ２０４は、検出信号Ｓ_ＤＥＴに応じて、スイッチＳＷ１とＳＷ２を相補的に制御する。

昇圧コンバータ１２０に着目すると、実施の形態２では、昇圧コンバータ１２０は昇圧動作のみ行い、逆向きの降圧動作は不要である。したがって、図４のトランジスタＭ２に代えて、ダイオードＤ２が設けられる。なお、ダイオードＤ２に代えてトランジスタＭ２を用いてもよく、トランジスタＭ２はＰＬＰコントローラ２００Ｂに集積してもよい。またトランジスタＭ３，Ｍ４、スイッチＳＷ１，ＳＷ２をＰＬＰコントローラ２００Ｂに集積化してもよい。

図８は、コンバータコントローラ１１４の構成例を示す回路図である。コンバータコントローラ１１４は、電圧モードの変調器であり、エラーアンプ２２０、オシレータ２２２、ＰＷＭコンパレータ２２４およびドライバ２２６を含む。エラーアンプ２２０は、電源電圧Ｖ_ＤＤに応じたフィードバック信号Ｖ_ＦＢと、その目標電圧Ｖ_ＲＥＦの誤差を増幅し、誤差信号Ｖ_ＥＲＲを生成する。オシレータ２２２は、のこぎり波あるいは三角波の周期信号Ｖ_ＯＳＣを生成する。ＰＷＭコンパレータ２２４は、誤差信号Ｖ_ＥＲＲと周期信号Ｖ_ＯＳＣを比較し、比較結果にもとづくパルス信号Ｓ_ＰＷＭを生成する。なお、パルス信号Ｓ_ＰＷＭは、所定の周波数のクロックと同期してオンレベルに遷移し、ＰＷＭコンパレータ２２４の出力の遷移点（誤差信号Ｖ_ＥＲＲと周期信号Ｖ_ＯＳＣの交点）においてオフレベルに遷移してもよい。

コンバータコントローラ１１４の動作パラメータは、オシレータ２２２が生成する周期信号Ｖ_ＯＳＣのスロープの傾きであってもよい。図９（ａ）、（ｂ）は、コンバータコントローラ１１４の動作波形図である。図９（ａ）は、周期信号Ｖ_ＯＳＣの傾きが小さい場合を、図９（ｂ）は、周期信号Ｖ_ＯＳＣの傾きが大きい場合を示す。周期信号Ｖ_ＯＳＣの傾きを大きくすると、同じ誤差信号Ｖ_ＥＲＲを与えたときのＰＷＭ信号Ｓ_ＰＷＭのデューティ比ｄが大きくなる。定常状態における降圧コンバータの降圧比は、ＰＷＭ信号Ｓ_ＰＷＭのデューティ比ｄと等しい。つまり、正常状態と電源遮断状態とで、周期信号Ｖ_ＯＳＣの傾きを変化させることで、系の安定性を高めることができる。

コンバータコントローラ１１４は、ＰＩコントローラなどを用いてデジタル回路で構成してもよい。この場合、比例ゲインや積分ゲインなどのパラメータを、正常状態と電源遮断状態とで変化させてもよい。

（実施の形態３）
図１０は、実施の形態３に係る電源回路１００Ｃを備えるシステム２Ｃのブロック図である。システム２Ｃは、主電源１０、負荷２０および電源回路１００Ｃを備える。負荷２０は、図１の従来のシステム２と同様に、入力電圧Ｖ_ＩＮと同じ電圧レベルの電源電圧Ｖ_ＤＤを要求する。

電源回路１００Ｃは、第１電圧レベル（１２Ｖ）の入力電圧Ｖ_ＩＮを受け、負荷２０に対して、第１電圧レベル（１２Ｖ）の電源電圧Ｖ_ＤＤを供給する。

電源回路１００Ｃは、スイッチＳＷ１、バックアップキャパシタ１０２、昇降圧コンバータ１４０、コントローラ１３０を備える。コントローラ１３０は電源回路１００Ｃを統合的に制御する。

スイッチＳＷ１は、主電源１０から負荷２０に至る電源ライン１０１上に設けられる。昇降圧コンバータ１４０の入力ＩＮは、電源ライン１０１と接続され、出力ＯＵＴにはバックアップキャパシタ１０２が接続される。

昇降圧コンバータ１４０は、入力ＩＮから出力ＯＵＴに電力を伝送する第１モードと、出力ＯＵＴから入力ＩＮに電力を伝送する第２モードとが、コントローラ１３０が生成する制御信号Ｓ_ＭＯＤＥに応じて切りかえ可能である。第１モードでは、昇降圧コンバータ１４０は、電源ライン１０１に発生する電源電圧Ｖ_ＤＤ（入力電圧Ｖ_ＩＮ）を昇圧し、バックアップキャパシタ１０２を充電する。

第２モードでは、昇降圧コンバータ１４０は、バックアップキャパシタ１０２の電圧Ｖ_{ｓｔｏｒａｇｅ}を入力とし、Ｖ_{ｓｔｏｒａｇｅ}＞１２Ｖの範囲では、降圧コンバータとして動作し、Ｖ_{ｓｔｏｒａｇｅ}＜１２Ｖの範囲では昇圧コンバータとして動作する。

以上がシステム２Ｃの構成である。続いてその動作を説明する。図１１は、システム２Ｃの動作を説明する図である。時刻ｔ_０にシステムが起動し、入力電圧Ｖ_ＩＮが供給される。コントローラ１３０は、時刻ｔ_１に有効な入力電圧Ｖ_ＩＮを検出すると、制御信号Ｓ_{ＣＴＲＬ１}をアサートしてスイッチＳＷ１をオンする。これにより１２Ｖの入力電圧Ｖ_ＩＮが電源ライン１０１を介して負荷２０に供給される。

またコントローラ１３０は、制御信号Ｓ_ＭＯＤＥによって、昇降圧コンバータ１４０を第１モードに設定する。これによりバックアップキャパシタ１０２が充電され、キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が上昇する。時刻ｔ_２にキャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が第３電圧レベル（３０Ｖ）に達し、その後は一定の電圧レベルに維持される。バックアップキャパシタ１０２は無負荷状態であるから、時刻ｔ_２以降、昇降圧コンバータ１４０を停止してもよい。

時刻ｔ_３に入力電圧Ｖ_ＩＮが喪失状態となる。時刻ｔ_４にコントローラ１３０により電源喪失状態が検出されると、制御信号Ｓ_{ＣＴＲＬ１}がネゲートされ、スイッチＳＷ１がオフする。またコントローラ１３０は、制御信号Ｓ_ＭＯＤＥによって、昇降圧コンバータ１４０を第２モードに設定する。初めは昇降圧コンバータ１４０は１２Ｖより高いキャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}を１２Ｖの電源電圧Ｖ_ＤＤに降圧する降圧コンバータとして動作する。キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}は時間とともに低下していく。そしてキャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が１２Ｖを下回ると、昇圧コンバータとして動作し、電源電圧Ｖ_ＤＤを１２Ｖに維持し続ける。

以上がシステム２Ｃの動作である。続いてシステム２Ｃの利点を説明する。図１のシステム２では、キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が１２Ｖを下回ると、電源電圧Ｖ_ＤＤを１２Ｖに維持することができなくなる。これに対して、図１０のシステム２Ｃによれば、キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}が１２Ｖを下回っても、昇降圧コンバータ１４０を昇圧コンバータとして動作させることにより、電源電圧Ｖ_ＤＤを１２Ｖに維持し続けることができる。

図１２は、電源回路１００Ｃの具体的な構成例を示す図である。電源回路１００Ｃは、ＰＬＰコントローラ２００Ｃを備える。ＰＬＰコントローラ２００Ｃは、図１０のコントローラ１３０と、昇降圧コンバータ１４の一部を集積化した機能ＩＣである。

スイッチＳＷ１は、オフ状態において、いずれの方向にも電流が流れない双方向スイッチであり、逆直列に接続される２個の同じ極性のトランジスタ（この例ではＮＭＯＳトランジスタ）を含む。ＰＬＰコントローラ２００ＣのスイッチゲートピンＳＷ＿Ｇは、スイッチＳＷ１のゲートと接続される。スイッチコントローラ２０４は、検出信号Ｓ_ＤＥＴに応じて、スイッチＳＷ１を制御する。

昇降圧コンバータ１４０は、コンバータコントローラ２１６およびトランジスタＭ１１〜Ｍ１４、インダクタＬ３、ブートストラップキャパシタＣ１１，Ｃ１２、電流センス抵抗Ｒｓ２を含む。トランジスタＭ１１〜Ｍ１４あるいはスイッチＳＷ１は、ＰＬＰコントローラ２００Ｃに集積化してもよい。

コンバータコントローラ２１６は、コンパレータ２０２からの検出信号Ｓ_ＤＥＴにもとづいて、第１モードと第２モードが切り替えられる。またコンバータコントローラ２１６は、第２モードにおいて、キャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}と電源電圧Ｖ_ＤＤの大小関係にもとづいて、降圧動作と昇圧動作を切り替える。

その他は実施の形態１，２と同様である。

（用途）
実施の形態に係る電源回路１００Ａ〜１００Ｃ（以下、符号１００を付して総称する）は、データ記憶装置３００に用いることができる。図１３は、ＰＬＰ機能付きのデータ記憶装置３００のブロック図である。データ記憶装置３００はたとえばＳＳＤ（Solid State Drive）であり、電源回路１００、ＰＭＩＣ３０２、コントローラ３０４やＮＡＮＤメモリ３０６、キャッシュメモリ３０８、インタフェース３１０を備える。

データ記憶装置３００は、サーバー用であってもよいし、コンピュータに内蔵されてもよいし、ポータブルのＳＳＤであってもよい。

電源回路１００は、ＡＣ／ＤＣコンバータやＵＳＢバス（上述の主電源１０、図１３に不図示）から直流の入力電圧Ｖ_ＤＣを受け、ＰＭＩＣ３０２に所定の電圧レベルの電源電圧Ｖ_ＤＤを供給する。ＰＭＩＣ３０２は、コントローラ３０４やＮＡＮＤメモリ３０６、キャッシュメモリ３０８、インタフェース３１０に、電源電圧を供給する。

なお電源回路１００の用途はデータ記憶装置３００に限定されず、電源遮断後にも、ある時間、電源電圧を維持すべき用途に利用できる。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

２ システム
１０ 主電源
２０ 負荷
２２ ＰＭＩＣ
２４ 電子部品
１００ 電源回路
ＳＷ１ スイッチ
１０２ バックアップキャパシタ
１０４ 入力ライン
１０６ バックラップライン
１０８ 出力ライン
１１０ 降圧コンバータ
１１４ コンバータコントローラ
１２０ 昇圧コンバータ
１３０ コントローラ
１４０ 昇降圧コンバータ
２００ ＰＬＰコントローラ
２０２ コンパレータ
２０４ スイッチコントローラ
２０６ インタフェース回路
２０８，２１０ コントロールロジック
２１２ スイッチコントローラ
２１４，２１６ コンバータコントローラ
３００ データ記憶装置
３０２ ＰＭＩＣ
３０４ コントローラ
３０６ ＮＡＮＤメモリ
３０８ キャッシュメモリ
３１０ インタフェース

Claims (13)

1. 外部電源から第１レベルの入力電圧が供給される正常状態においてイネーブルとなり、前記入力電圧を降圧し、第２レベルの電源電圧を負荷に供給する降圧コンバータと、
   前記正常状態において順方向で動作し、前記電源電圧を昇圧し、第３レベルの電圧によってバックアップキャパシタを充電し、前記入力電圧が遮断される電源遮断状態において、逆方向で動作し、前記バックアップキャパシタのキャパシタ電圧を降圧し、前記第２レベルの前記電源電圧を前記負荷に供給する昇圧コンバータと、
   を備えることを特徴とする電源回路。
2. 前記外部電源から前記降圧コンバータに至る入力ライン上に設けられ、前記正常状態においてオン、前記電源遮断状態においてオフとなる第１スイッチをさらに備えることを特徴とする請求項１に記載の電源回路。
3. 外部電源から第１レベルの入力電圧を入力端子に受け、前記入力電圧を降圧し、出力端子に接続される負荷に、第２レベルの電源電圧を供給する降圧コンバータと、
   前記電源電圧を昇圧し、第３レベルの電圧によってバックアップキャパシタを充電する昇圧コンバータと、
   を備え、
   前記入力電圧の遮断時に、前記バックアップキャパシタのキャパシタ電圧が、前記降圧コンバータの入力端子に供給されるように構成されることを特徴とする電源回路。
4. 前記外部電源から前記降圧コンバータの前記入力端子に至る入力ライン上に設けられ、正常状態においてオン、電源遮断状態においてオフとなる第１スイッチと、
   前記バックアップキャパシタから前記降圧コンバータの前記入力端子に至るバックアップライン上に設けられ、前記正常状態においてオフ、前記電源遮断状態においてオンとなる第２スイッチと、
   をさらに備えることを特徴とする請求項３に記載の電源回路。
5. 前記第３レベルは前記第１レベルより高いことを特徴とする請求項１から４のいずれかに記載の電源回路。
6. 前記負荷はパワーマネージメント回路であることを特徴とする請求項１から５のいずれかに記載の電源回路。
7. 前記第２レベルは３〜６Ｖであることを特徴とする請求項１から６のいずれかに記載の電源回路。
8. 請求項１から７のいずれかに記載の電源回路を備えることを特徴とするデータ記憶装置。
9. スイッチ、降圧コンバータ、昇圧コンバータとともに使用されて電源回路を構成する電源遮断保護コントローラであって、
   外部電源からの入力電圧を監視し、正常状態か電源遮断状態かを判定する判定部と、
   前記昇圧コンバータのコントローラと、
   （i）前記正常状態において前記スイッチをオン、（ii）前記電源遮断状態において前記スイッチをオフするスイッチコントローラと、
   （i）前記正常状態において前記降圧コンバータをイネーブルとし、前記昇圧コンバータを順方向で動作させ、（ii）前記電源遮断状態において前記降圧コンバータをディセーブルとし、前記昇圧コンバータを逆方向で動作させるロジック回路と、
   を備えることを特徴とする電源遮断保護コントローラ。
10. 第１スイッチ、第２スイッチ、降圧コンバータ、昇圧コンバータとともに使用されて電源回路を構成する電源遮断保護コントローラであって、
    外部電源からの入力電圧を監視し、正常状態か電源遮断状態かを判定する判定部と、
    前記降圧コンバータのコントローラと、
    前記昇圧コンバータのコントローラと、
    （i）前記正常状態において前記第１スイッチをオン、前記第２スイッチをオフ、（ii）前記電源遮断状態において前記第１スイッチをオフ、前記第２スイッチをオンするスイッチコントローラと、
    （i）前記正常状態において前記降圧コンバータおよび前記昇圧コンバータをイネーブルとし、（ii）前記電源遮断状態において前記降圧コンバータおよび前記昇圧コンバータをディセーブルとするロジック回路と、
    を備えることを特徴とする電源遮断保護コントローラ。
11. ひとつの半導体基板に集積化されることを特徴とする請求項９または１０に記載の電源遮断保護コントローラ。
12. 第１レベルの入力電圧が供給される正常状態において、降圧コンバータによって前記入力電圧を降圧し、第２レベルの電源電圧を負荷に供給するステップと、
    前記正常状態において、昇圧コンバータを順方向に動作させ、前記電源電圧を昇圧し、昇圧後の第３レベルの電圧によってバックアップキャパシタを充電するステップと、
    前記入力電圧の遮断状態において、前記昇圧コンバータを逆方向に動作させ、前記バックアップキャパシタのキャパシタ電圧を降圧し、前記第２レベルの前記電源電圧を前記負荷に供給するステップと、
    を備えることを特徴とする電源電圧の供給方法。
13. 第１レベルの入力電圧が供給される正常状態において、降圧コンバータによって前記入力電圧を降圧し、第２レベルの電源電圧を負荷に供給するステップと、
    前記正常状態において、昇圧コンバータによって前記電源電圧を昇圧し、昇圧後の第３レベルの電圧によってバックアップキャパシタを充電するステップと、
    前記入力電圧の遮断状態において、前記バックアップキャパシタのキャパシタ電圧を、前記降圧コンバータの入力端子に供給するステップと、
    を備えることを特徴とする電源電圧の供給方法。

Images