JP2020526075A - Ｃｍｏｓ撮像センサのために適合された超低雑音増幅器 - Google Patents

Abstract

低雑音増幅器が開示される。増幅器は、増幅器信号出力を有する信号増幅器と、第１のフィルタキャパシタと、バッファ増幅器入力とバッファ増幅器出力とを有するバッファ増幅器と、スイッチングネットワークとを含む。第１のフィルタキャパシタは、第１および第２の端子を有する。第２の端子は、電源レールに接続される。増幅器信号出力は、第１の時間期間の間、第１の直接電流経路によってバッファ増幅器入力に接続され、第２の直接電流経路によってバッファ増幅器出力は第１のフィルタキャパシタの第１の端子に接続される。増幅器信号出力は、第２の時間期間の間、第３の直接電流経路によって第１のフィルタキャパシタの第１の端子に直接接続され、第３の時間期間の間、抵抗器を通して増幅器信号出力は第１のフィルタキャパシタの第１の端子に接続される。

Description

ＣＭＯＳ撮像センサは、通常、複数の行および列に組織化された画素センサの２次元アレイを有する。各画素センサは、露光の間に画素センサによって受け取られた光を測定するフォトダイオードを含む。所与の列内の各画素センサは、画素センサ内のゲートによってビット線に接続される。ビット線上の信号は、読み出しの間に列増幅器によって増幅され、増幅されたサンプルは、露光の間に画素センサによって受け取られた光の量を表すデジタル値をもたらすさらなる処理のために、サンプルホールドキャパシタに蓄積される。列増幅器およびサンプルホールド回路内の読み出しノイズは、デジタル値での全体のノイズを、画素センサ内のフォトダイオードによって生成される光電荷に追加される単一の光電子によって生成されるであろう信号よりかなり低いレベルまで、低減することにおいて課題を提起する。

読み出しノイズを低減するための従来技術の方式は、読み出し回路内に大きいキャパシタを必要とする。通常列ごとに１つの読み出し回路があるので、これらのキャパシタをもたらすために必要な合計のスペースは、撮像アレイの面積、従ってコストを著しく増加させる。

本発明は、低雑音増幅器と、この低雑音増幅器を利用した撮像アレイとを含む。低雑音増幅器は、増幅器信号出力を有する信号増幅器と、第１のフィルタキャパシタと、バッファ増幅器入力とバッファ増幅器出力とを有するバッファ増幅器と、スイッチングネットワークとを含む。第１のフィルタキャパシタは、第１および第２の端子を有する。第２の端子は、電源レールに接続される。スイッチングネットワークは、第１の時間期間の間、第１の直接電流経路によって増幅器信号出力をバッファ増幅器入力に接続し、第２の直接電流経路によってバッファ増幅器出力を第１のフィルタキャパシタの第１の端子に接続する。スイッチングネットワークはまた、第２の時間期間の間、第３の直接電流経路によって増幅器信号出力を第１のフィルタキャパシタの第１の端子に直接接続し、第３の時間期間の間、抵抗器を通して増幅器信号出力を第１のフィルタキャパシタの第１の端子に接続する。

本発明の一態様において、第１の時間期間は、第２の時間期間に先行し、第２の時間期間は、第３の時間期間に先行する。

本発明の他の態様において、バッファ増幅器は、実質的に１に等しい利得を有する。

本発明の他の態様において、低雑音増幅器はまた、バッファ増幅器入力とバッファ増幅器出力との差を測定するコントローラを含み、差が所定の閾値未満であるとき、コントローラは、装置に、第１の時間期間から第２の時間期間に切り換えさせる。

本発明の他の態様において、第１の時間期間および第２の時間期間は、固定されている。

本発明の他の態様において、バッファ増幅器出力は、第２の時間期間および第３の時間期間の間、第１のフィルタキャパシタから切断される。

本発明の他の態様において、信号増幅器は、１より大きい利得を有する容量性トランスインピーダンス増幅器を含む。

撮像アレイは、読み出し線導体と、複数の画素センサと、各画素センサが、ワード選択信号に応答して読み出し線導体に結合される、読み出し線導体に接続された列増幅器とを含む。列増幅器は、増幅器信号出力を有する信号増幅器と、第１のフィルタキャパシタと、バッファ増幅器入力とバッファ増幅器出力とを有するバッファ増幅器と、スイッチングネットワークとを含む。スイッチングネットワークは、第１の時間期間の間、第１の直接電流経路によって増幅器信号出力をバッファ増幅器入力に接続し、第２の直接電流経路によってバッファ増幅器出力を第１のフィルタキャパシタの第１の端子に接続する。スイッチングネットワークはまた、第２の時間期間の間、第３の直接電流経路によって増幅器信号出力を第１のフィルタキャパシタの第１の端子に直接接続し、第３の時間期間の間、抵抗器を通して増幅器信号出力を第１のフィルタキャパシタの第１の端子に接続する。

本発明の一態様において、第１の時間期間は、第２の時間期間に先行し、第２の時間期間は、第３の時間期間に先行する。

本発明の他の態様において、バッファ増幅器は、実質的に１に等しい利得を有する。

本発明の他の態様において、撮像アレイはまた、バッファ増幅器入力とバッファ増幅器出力との差を測定するコントローラを含み、差が所定の閾値未満であるとき、コントローラは、装置に、第１の時間期間から第２の時間期間に切り換えさせる。

本発明の他の態様において、バッファ増幅器は、１より大きい利得を有する。

本発明の他の態様において、第１の時間期間および第２の時間期間は、固定されている。

本発明の他の態様において、バッファ増幅器出力は、第２の時間期間および第３の時間期間の間、第１のフィルタキャパシタから切断される。

本発明の他の態様において、信号増幅器は、１より大きい利得を有する容量性トランスインピーダンス増幅器を含む。

本発明の一実施形態による２次元撮像アレイを示す図。 読み出しノイズ問題を被る従来技術の列読み出し増幅器の一実施形態を示す図。 キャパシタ４４に対する充電時間を低減する他の従来技術の列増幅器を示す図。 図３に示される列増幅器構成を用いた相関型二重サンプリング撮像アレイにおける読み出し方式のタイミング図。 本発明の一実施形態による列増幅器を示す図。 図５に示される列増幅器構成を用いた相関型二重サンプリング撮像アレイにおける読み出し方式のタイミング図。 フィルタキャパシタの充電を加速するためにより高利得の増幅器を利用する本発明の一実施形態を示す図。

本発明がその利点をもたらす手法は、図１および２を参照して、より容易に理解され得る。図１は、本発明の一実施形態による２次元撮像アレイを示す。矩形撮像アレイ８０は、画素センサ８１を含む。各画素センサは、フォトダイオード８６を有する。画素センサが動作する手法は、以下でより詳しく論じられる。各画素内のリセット回路および増幅回路は、８７に示される。画素センサは、複数の行および列として構成される。例示的行は、９４および９５に示される。列内の各画素センサは、その列内の画素センサのすべてによって共有される読み出し線８３に接続される。行内の各画素センサは、その行内の画素センサが対応する読み出し線に接続されるかどうかを決定する、行選択線８２に接続される。

矩形撮像アレイ８０の動作は、読み出されるべき画素アドレスを受信するコントローラ９２によって制御される。コントローラ９２は、矩形撮像アレイ８０内の対応する行の画素センサからの読み出しを可能にするように、行デコーダ８５によって用いられる行選択アドレスを生成する。列増幅器は、読み出しアルゴリズムを実行する列増幅器のアレイ８４に含まれ、これは以下でより詳しく論じられる。所与の行内の画素センサのすべては並列に読み出され、従って読み出し線８３ごとに１つの列増幅およびアナログ−デジタル変換器（ＡＤＣ）回路がある。列処理回路は、以下でより詳しく論じられる。

矩形撮像アレイ８０がリセットされ、次いで撮像露光の間に光にさらされるとき、各フォトダイオードは、露光量およびそのフォトダイオードの光変換効率に依存する電荷を蓄積する。その電荷は、画素センサがそのフォトダイオードに関連付けられた行が読み出されるとき、その画素センサ内のリセットおよび増幅回路８７によって電圧に変換される。その電圧は、対応する読み出し線８３に結合され、撮像露光の間に画素センサに入射した光の量を表すデジタル値を生成するように、当該の読み出し線に関連付けられた増幅およびＡＤＣ回路によって処理される。

次に、読み出しノイズ問題を被る従来技術の列読み出し増幅器の一実施形態を示す図２を参照する。図面を簡単にするため図には、トランスインピーダンス増幅器３０によって処理される画素センサの列から、単一の画素センサ２１のみが示される。図２に示される列内の画素センサ２１などの画素センサが読み出されるとき、画素センサは、ワード線２４上の信号を通じてゲート２３が導通状態に置かれるようにすることによって、読み出し線２２に接続される。以下でより詳しく説明されるように、読み出しプロセスにはいくつかのステップおよび測定が関わる。画素センサ２１からの電圧の各測定に関して、読み出し線２２上の電圧はトランスインピーダンス増幅器３０によって増幅され、結果としての電圧は、サンプルホールド回路４０内の対応するキャパシタに蓄積される。トランスインピーダンス増幅器３０からキャパシタ４２および４３に移動され得るノイズの量は、トランスインピーダンス増幅器３０から当該のキャパシタまでの信号経路の通過帯域に依存する。ノイズを低減するようにその経路の帯域幅を低減するために、静電容量Ｃ４を有する大きいキャパシタ４４が用いられる。しかし、キャパシタ４４が増加されたとき、トランスインピーダンス増幅器３０の帯域幅は減少し、従って、このような大きいキャパシタを充電するために必要な時間は、著しい問題を呈する。加えて、画素センサの各列のために１つのこのようなキャパシタが必要であるので、キャパシタの物理的サイズは撮像アレイのサイズを著しく増加させる。

次に、キャパシタ４４に対する充電時間を低減する他の従来技術の列増幅器を示す図３を参照する。列増幅器３２は、サンプルホールドキャパシタへの信号経路の通過帯域を低減するために大きいキャパシタ４４を用いながら、トランスインピーダンス増幅器の帯域幅を設定するためにキャパシタ５５を用いる。列増幅器３２は、キャパシタ４４が最終的な出力電圧の近くまで充電されることを可能にする初期充電回路５０が、増幅器３５の出力とキャパシタ４４との間に導入されるという点で、上記で論じられたトランスインピーダンス増幅器３０と異なる。この回路は、キャパシタ４４上の電圧を、増幅器３５の電圧の出力近くの値まで駆動する。しかし、達成される初期値は、バッファ５４によって導入されるかなりの量のノイズを有する。最終値は、次いでノイズ生成要素を除去し、キャパシタ４４が低帯域幅経路を通じて所望の電圧に到達することを可能にすることによって達成される。キャパシタ４４と増幅器３５の出力の電圧差は大きく低減されるので、平衡状態に到達するまでの時間は許容できるレベルまで低減される。

読み出し線２２上の任意の所与の電圧に対する読み出し期間は、２つの段階を有すると見なされ得る。第１の段階において、スイッチ５１は開かれ、スイッチ５２および５３は閉じられる。バッファ５４は、出力電圧に近い電圧までキャパシタ４４を充電する。この構成において、バッファ５４からのノイズにより、キャパシタ４４への入力上にかなりの量のノイズが存在し得る。第１の時間期間の終わりに、スイッチ５２および５３は開かれ、スイッチ５１は閉じられ、それによってキャパシタ４４を増幅器３５の出力の直接接続し、低帯域幅経路を再確立する。電圧における残りの差は次いで、電圧がサンプルホールド回路４０によって捕捉される前に、この低帯域幅経路を通じて補正される。

図３に示される列増幅器構成を用いた相関型二重サンプリング撮像アレイにおける読み出し方式のタイミング図は、図４に示される。相関型二重サンプリング方式において、フローティング拡散ノード２５上の電圧は、リセット信号Ｒｓを上げることによってＶ_Rにリセットされる。リセット後の電圧はキャパシタ４２上に捕捉される。フォトダイオード上の電荷は、次いでフローティング拡散ノード２５に移動され、フローティング拡散ノード２５上の電圧は、キャパシタ４３上に捕捉される。捕捉された電圧の差は、フォトダイオード２６上に蓄積された光電荷の測度である。これらの電圧捕捉ステップのそれぞれは、２つの段階において生じるものと見なされ得る。第１の段階において、キャパシタ４４は、バッファ５４によって、増幅器３５の出力のものに近い電圧まで充電される。第２の段階において、ノイズ、および増幅器３５の出力の電圧とキャパシタ４４との間の残りの差異は、バッファ５４を切断し、キャパシタ４４を、スイッチ５１を通る低帯域幅経路を通じて増幅器３５の出力に接続することによって取り除かれる。

スイッチ４６および４７は、信号Ｓ₁およびＳ₂によって制御され、各スイッチは、対応する信号がハイになることによって閉じられる。スイッチ５１〜５３は、信号Ｓ₃によって制御される。スイッチ５２および５３はＳ₃がハイになることによって閉じられ、スイッチ５１はＳ₃がローになることによって閉じられる。相関型二重サンプリング方式において、フローティング拡散ノード２５上の電圧は、リセット信号Ｒｓを上げることによってＶ_Rにリセットされる。リセット後の電圧はキャパシタ４２上に捕捉される。この測定は２つの段階において達成される。段階１１１において、バッファ５４は活動化され、キャパシタ４４をプリチャージするために用いられる。期間は、スイッチ５２および５３を閉じることによって設定される。上記のように、この期間は高レベルのノイズによって特徴付けられる。第１の期間の終わりに、スイッチ５２および５３は開かれ、スイッチ５１は閉じられる。図４を参照すると、読み出される画素センサの行は、段階１１１の始まりにワード線Ｗｄがハイになることによって決定される。フローティング拡散ノード２５は、Ｒｓのパルスを発することによってＶ_Rにリセットされ、増幅器３５は、Ａｒのパルスを発することによってリセットされる。スイッチ４６および４７も、段階１１１の始まりにＳ₁およびＳ₂をハイにすることによって閉じられる。段階１１１の間、スイッチ５２および５３は閉じられ、バッファ５４はキャパシタ４４に接続される。段階１１１の間、キャパシタ４４上の信号Ｖ_out2は、高レベルのノイズを有し、増幅器３５の出力での電圧からオフセットされ得る。段階１１１の終わりに、スイッチ５２および５３は開かれ、スイッチ５１は閉じられる。これは段階１１２を開始する。段階１１２の間、増幅器３５とキャパシタ４４との間の接続は、段階１１１の間よりもずっと低い帯域幅によって特徴付けられる。従って、段階１１２は低ノイズによって特徴付けられる。段階１１２の終わりに、キャパシタ４４上の電圧は安定したようになり、バッファオフセット電圧は除去される。次いでキャパシタ４４上の電圧は、スイッチ４６を開くことによってキャパシタ４２上に捕捉される。この時点において、フローティング拡散ノード２５上の電圧はキャパシタ４２上に捕捉される。

フローティング拡散ノード２５上の電圧の捕捉は、フォトダイオード２６上の電荷が移動された後、２つの類似した段階において進行し、図４で段階１１３および段階１１４と呼ばれる。段階１１３は、ハイのＴｘのパルスを発することによる、フローティング拡散ノード２５への光電荷の移動によって開始する。段階１１３および１１４は、上記で論じられた段階１１１および１１２と類似であり、従って詳しく論じられない。段階１１４の終わりに、スイッチ４７は開かれ、このようにしてキャパシタ４３上に第２の電圧レベルを捕捉する。

図３および４に示される方式を実施することは、２つの課題を提起する。第１に、所望の低帯域幅をもたらすために、キャパシタ４４のサイズは非常に大きくする必要がある。１つの例示的実施形態において、キャパシタ４４の静電容量は、５フレーム／秒のフレームレートにおいて、０．３電子未満の読み出しノイズを達成するためには、約１２０ｐＦとする必要がある。各読み出し線に対して１つのこのようなキャパシタが必要であり、従って、キャパシタは水平方向に画素ピッチの幅を有するスペース内に構築されなければならない。４ミクロン画素ピッチに対して、キャパシタプレートの長さは、ＮＭＯＳキャパシタに対して約５０００ミクロンである。対応するダイサイズは、これらの大きいキャパシタを収容するために約５ｍｍだけ増加されなければならない。

第２の課題はバッファ増幅器に関する。このような大きいキャパシタを妥当な時間期間内で充電するために、バッファ増幅器はかなりの電流をもたらすことができなければならない。この要件はバッファ増幅器のサイズを増加させ、従って、ダイのサイズおよび撮像センサを読み出すために必要な電力をさらに増加させる。

本発明は、キャパシタ４４のためにより小さいキャパシタを必要とする低帯域幅接続を利用し、電圧測定に第３の段階を導入することによって、これらの課題を克服する。次に、本発明の一実施形態による列増幅器を示す図５を参照する。列増幅器１３２は、増幅器３５を含む容量性トランスインピーダンス増幅器の出力が、３つの状態と、上記で論じられたキャパシタ４４に類似のフィルタキャパシタ１４４とを有するフィルタ７０を通してフィルタリングされた後に、二重サンプルホールド回路１４０によって捕捉されるという点において、上記で論じられた列増幅器３２と同様である。以下でより詳しく説明されるように、キャパシタ１４４は、キャパシタ４４の数分の１とすることができ、ノイズを０．３電子未満まで低減するのに必要なフィルタリングを依然としてもたらすことができる。列増幅器１３２による読み出し線２２上の電圧の読み出しは、３つの段階を有する。第１の段階においてスイッチ１５２および１５３は閉じられ、スイッチ１５１および１５６は開かれる。バッファ１５４は、いくらかの小さいオフセットだけ増幅器３５の出力電圧から異なる電圧まで、キャパシタ１４４を充電する。キャパシタ１４４の静電容量は、上記で論じられたキャパシタ４４のものの数分の１であるので、必要な充電電流は大幅に低減され、従って、小さいバッファが用いられ得る。上記のように、この段階の間、Ｖ_out2は高レベルのノイズ、およびＶ_out1からのオフセットによって特徴付けられる。

第１の段階の終わりに、信号Ｓ₃によって制御されるスイッチ１５２および１５３は開かれ、スイッチ１５１および１５６は閉じられる。スイッチ１５１はスイッチ信号Ｓ₄によって制御され、スイッチ１５６はＳ₃によって制御されるが、スイッチ１５６は、スイッチ１５２およびスイッチ１５３が開かれるとき、閉じられ、逆も同様である。第２の段階の間、Ｖ_out1に対するキャパシタ１４４上のオフセット電圧は除去される。しかし、キャパシタ１４４は上述のキャパシタ４４よりずっと小さいので、Ｖ_out2は第１の段階のものと、所望の最終的な低いノイズレベルとの間のノイズレベルによって特徴付けられる。

第２の段階の終わりに、スイッチ１５１は開かれ、キャパシタ１４４が、抵抗器１５７とキャパシタ１４４とを備えたローパスフィルタによって、増幅器３５の出力に接続されたままにする。１つの例示的実施形態において、キャパシタ１４４の静電容量は２０ｐＦであり、抵抗器１５７は１．２ＭΩの抵抗を有する。抵抗器を構築するために必要な面積は、追加の１００ｐＦをもたらすために必要なものよりかなり小さいので、フィルタを構築するために必要なスペースにおいて正味の低減が得られる。従来の製作プロセスを用いて、いくらか低いノイズをもたらしながら、必要な面積はおおよそ７５パーセントだけ低減される。

図５に示される列増幅器構成を用いた相関型二重サンプリング撮像アレイにおける読み出し方式のタイミング図は、図６に示される。上記のように、相関型二重サンプリング方式において、フローティング拡散ノード２５上の電圧は、リセット信号Ｒｓを上げることによってＶ_Rにリセットされる。リセット後の電圧はキャパシタ４２上に捕捉される。フォトダイオード上の電荷は、次いでフローティング拡散ノード２５に移動され、フローティング拡散ノード２５上の電圧は、キャパシタ４３上に捕捉される。捕捉された電圧の差は、フォトダイオード２６上に蓄積された光電荷の測度である。これらの電圧捕捉ステップのそれぞれは、２つの段階において生じるものと見なされ得る。第１の段階において、キャパシタ１４４は、バッファ１５４によって、増幅器３５の出力のものに近い電圧まで充電される。第２の段階において、ノイズ、および増幅器３５の出力の電圧とキャパシタ１４４との間の残りの差異は、バッファ１５４を切断し、キャパシタ１４４を、スイッチ１５１を通る低帯域幅経路を通じて増幅器３５の出力に接続することによって取り除かれる。

スイッチ４６および４７は、信号Ｓ₁およびＳ₂によって制御され、各スイッチは、対応する信号がハイになることによって閉じられる。スイッチ１５２、１５３、および１５６は、信号Ｓ₃によって制御される。スイッチ１５２および１５３はＳ₃がハイになることによって閉じられ、スイッチ１５６はＳ₃がローになることによって閉じられる。スイッチ１５１は、信号Ｓ₄がハイになることによって閉じられる。相関型二重サンプリング方式において、フローティング拡散ノード２５上の電圧は、リセット信号Ｒｓを上げることによってＶ_Rにリセットされる。リセット後の電圧はキャパシタ４２上に捕捉される。この測定は、上記で論じられたように３つの段階において達成される。

段階２０１において、バッファ１５４は活動化され、キャパシタ１４４をプリチャージするために用いられる。期間は、スイッチ１５２および１５３を閉じることによって設定される。上記のように、この期間は高レベルのノイズによって特徴付けられる。第１の期間の終わりに、スイッチ１５２および１５３は開かれ、スイッチ１５１および１５６は閉じられる。これは、オフセットがその間にキャパシタ１４４から取り除かれる段階２０２を開始する。段階２０２の終わりに、スイッチ１５１はＳ₄をローに設定することによって開かれ、スイッチ１５６は依然として閉じられたままにする。段階２０３の間、キャパシタ１４４上の電圧は所望の低ノイズ状態に整定する。段階２０３の終わりに、この電圧はキャパシタ４２上に捕捉される。

フローティング拡散ノード２５上の電圧の捕捉は、フォトダイオード２６上の電荷が移動された後、３つの類似した段階において進行し、段階２０４〜２０６と呼ばれる。段階２０４は、ハイのＴｘのパルスを発することによる、フローティング拡散ノード２５への光電荷の移動によって開始する。段階２０４〜２０６は、上記で論じられた段階２０１〜２０３と類似であり、従って詳しく論じられない。段階２０６の終わりに、スイッチ４７は開かれ、このようにしてキャパシタ４３上に第２の電圧レベルを捕捉する。

上述の実施形態において、読み出しの第１の段階の間、フィルタキャパシタの充電速度を加速するために、単位利得バッファ増幅器が用いられる。しかし、フィルタキャパシタの充電を加速するために、より高い利得係数が比較器と一緒に利用される実施形態も構築され得る。次に、フィルタキャパシタの充電を加速するためにより高利得の増幅器を利用する本発明の一実施形態を示す図７を参照する。以下の議論を簡単にするために、図５に関して上記で論じられた機能に類似した機能をもたらす列読み出し増幅器２３２の要素には、同じ数値記号が与えられており、ここでは詳しく論じられない。列読み出し増幅器２３２において、増幅器２５４は、読み出し動作の第１の段階の間、フィルタキャパシタ１４４を充電する。増幅器２５４の利得は、フィルタキャパシタ１４４の初期充電をさらに加速するために１より大きい。比較器２５１は、Ｖ_out1とＶ_out2の電圧差を監視する。監視される電圧差が所定の閾値未満であるとき、コントローラ２５０は、システムを充電サイクルの第２の段階に移すために、Ｓ₃信号の状態を変化させる。電圧測定の残りは、図５に関して上記で論じられたものと同じままである。全体の読み出し時間を低減するため、または第３の段階における整定時間を増加させるために、第１の段階の短縮化が用いられ得る。映画用途において、全体の読み出し時間は最大フレームレートを決定し、従って、短縮された読み出し時間は、ノイズが改善された状態で、より高いフレームレートを可能にする。

上述の実施形態は４つのキャパシタ、すなわちキャパシタ１５５、１４４、４２、および４３に依存する。一般に、キャパシタ１４４の静電容量は、残りの３つのキャパシタのものよりずっと大きくなるように選ばれる。１つの例示的実施形態において、キャパシタ１４４は、他の３つのキャパシタと比べて少なくとも５倍大きい。例えば、一実施形態において、キャパシタ１４４の静電容量は２０ｐＦであり、キャパシタ１５５、４２、および４３の静電容量はそれぞれ０．５ｐＦ、１ｐＦ、および１ｐＦである。

抵抗器１５７およびキャパシタ１４４のサイズは、キャパシタ１４４のための最終充電経路に対するＲＣフィルタ時定数を決定する。１つの例示的実施形態において、このＲＣ時定数は２４マイクロ秒より大きくなるように設定される。

本発明の上述の実施形態は、本発明の様々な態様を示すためにもたらされた。しかし、異なる特定の実施形態において示される本発明の異なる態様は、本発明の他の実施形態をもたらすように組み合わされ得ることが理解されるべきである。加えて、本発明への様々な変更が、上記の説明および添付の図面から明らかになるであろう。従って、本発明は添付の「特許請求の範囲」によってのみ限定されるべきである。

Claims (15)

1. 増幅器信号出力を有する信号増幅器と、
   第１のフィルタキャパシタと、
   バッファ増幅器入力とバッファ増幅器出力とを有するバッファ増幅器と、
   スイッチングネットワークと、
   を備える装置であって、
   前記第１のフィルタキャパシタは、第１および第２の端子を有し、前記第２の端子は、電源レールに接続され、前記スイッチングネットワークは、第１の時間期間の間、第１の直接電流経路によって前記増幅器信号出力を前記バッファ増幅器入力に接続し、第２の直接電流経路によって前記バッファ増幅器出力を前記第１のフィルタキャパシタの前記第１の端子に接続し、第２の時間期間の間、第３の直接電流経路によって前記増幅器信号出力を前記第１のフィルタキャパシタの前記第１の端子に直接接続し、第３の時間期間の間、抵抗器を通して前記増幅器信号出力を前記第１のフィルタキャパシタの前記第１の端子に接続する、装置。
2. 前記第１の時間期間は、前記第２の時間期間に先行し、前記第２の時間期間は、前記第３の時間期間に先行する、請求項１に記載の装置。
3. 前記バッファ増幅器は、実質的に１に等しい利得を有する、請求項１に記載の装置。
4. 前記装置は、前記バッファ増幅器入力とバッファ増幅器出力との差を測定するコントローラをさらに備え、前記差が所定の閾値未満であるとき、前記コントローラは、前記装置に、前記第１の時間期間から前記第２の時間期間に切り換えさせる、請求項１に記載の装置。
5. 前記第１の時間期間および前記第２の時間期間は、固定されている、請求項１に記載の装置。
6. 前記バッファ増幅器出力は、前記第２の時間期間および前記第３の時間期間の間、前記第１のフィルタキャパシタから切断される、請求項１に記載の装置。
7. 前記信号増幅器は、１より大きい利得を有する容量性トランスインピーダンス増幅器を備える、請求項１に記載の装置。
8. 読み出し線導体と、
   複数の画素センサであって、各画素センサが、ワード選択信号に応答して前記読み出し線導体に結合される複数の画素センサと、
   前記読み出し線導体に接続された列増幅器と、を備える撮像アレイであって、
   前記列増幅器は、
   増幅器信号出力を有する信号増幅器と、
   第１のフィルタキャパシタと、
   バッファ増幅器入力とバッファ増幅器出力とを有するバッファ増幅器と、
   スイッチングネットワークと、を備え、
   前記第１のフィルタキャパシタは、第１および第２の端子を有し、前記第２の端子は、電源レールに接続され、前記スイッチングネットワークは、第１の時間期間の間、第１の直接電流経路によって前記増幅器信号出力を前記バッファ増幅器入力に接続し、第２の直接電流経路によって前記バッファ増幅器出力を前記第１のフィルタキャパシタの前記第１の端子に接続し、第２の時間期間の間、第３の直接電流経路によって前記増幅器信号出力を前記第１のフィルタキャパシタの前記第１の端子に直接接続し、第３の時間期間の間、抵抗器を通して前記増幅器信号出力を前記第１のフィルタキャパシタの前記第１の端子に接続する、撮像アレイ。
9. 前記第１の時間期間は、前記第２の時間期間に先行し、前記第２の時間期間は、前記第３の時間期間に先行する、請求項８に記載の撮像アレイ。
10. 前記バッファ増幅器は、実質的に１に等しい利得を有する、請求項８に記載の撮像アレイ。
11. 前記撮像アレイは、前記バッファ増幅器入力とバッファ増幅器出力との差を測定するコントローラをさらに備え、前記差が所定の閾値未満であるとき、前記コントローラは、前記撮像アレイに、前記第１の時間期間から前記第２の時間期間に切り換えさせる、請求項８に記載の撮像アレイ。
12. 前記バッファ増幅器は、１より大きい利得を有する、請求項１１に記載の撮像アレイ。
13. 前記第１の時間期間および前記第２の時間期間は、固定されている、請求項８に記載の撮像アレイ。
14. 前記バッファ増幅器出力は、前記第２の時間期間および前記第３の時間期間の間、前記第１のフィルタキャパシタから切断される、請求項８に記載の撮像アレイ。
15. 前記信号増幅器は、１より大きい利得を有する容量性トランスインピーダンス増幅器を備える、請求項８に記載の撮像アレイ。

Images