JP2020522724A5

JP2020522724A5 -

Info

Publication number: JP2020522724A5
Application number: JP2019544901A
Authority: JP
Filing date: 2018-01-17
Publication date: 2020-12-03

Description

一実施例において、前記コントローラーは、さらに、前記画素が電源切断された際に、前記駆動サブ回路の電源切断時の閾値電圧および電源切断時の移動度を取得するとともに、メモリによって前記電源切断時の閾値電圧および前記電源切断時の移動度を記憶して、前記画素が電源再投入された場合、前記メモリに記憶された前記電源切断時の閾値電圧および前記電源切断時の移動度をそれぞれ初期閾値電圧および初期移動度とするように配置されている。

一実施例において、前記方法は、前記画素が電源切断された際に、前記駆動サブ回路の電源切断時の閾値電圧および電源切断時の移動度を取得するとともに、前記電源切断時の閾値電圧および前記電源切断時の移動度を記憶し、前記画素が電源再投入された場合、記憶された前記電源切断時の閾値電圧および前記電源切断時の移動度をそれぞれ初期閾値電圧および初期移動度とすることをさらに含む。

なお、第１のスイッチングトランジスタＴ１及び第２のスイッチングトランジスタＴ２は、いずれもＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ、フィルムトランジスタ）であることができ、ただし、第１のスイッチングトランジスタＴ１の制御端および第２のスイッチングトランジスタＴ２の制御端は、いずれもＴＦＴのゲートに対応しており、第１のスイッチングトランジスタＴ１の第１の端および第２のスイッチングトランジスタＴ２の第１の端は、ＴＦＴのソースおよびドレインの一方に対応しており、第１のスイッチングトランジスタＴ１の第２の端および第２のスイッチングトランジスタＴ２の第２の端は、ソースおよびドレインの他方に対応している。以下の例示において、駆動トランジスタＤｒＴの制御端はゲートであり、駆動トランジスタＤｒＴの第１の端はソースであり、第２の端はドレインである。

本公開の一実施例において、上記補正回路によって、駆動トランジスタＤｒＴの閾値電圧を補正することができる。具体的には、リセット段階において、第１の信号入力端の電位は、第１のスイッチングトランジスタＴ１をオンに制御し、第２の信号入力端の電位は、第２のスイッチングトランジスタＴ２を所定時間オンに制御する。補正段階において、第１の信号入力端の電位は、第１のスイッチングトランジスタＴ１をオフに制御し、第２の信号入力端の電位は、第２のスイッチングトランジスタＴ２を所定時間オンに制御する。データ書込み段階において、第１の信号入力端の電位は、第１のスイッチングトランジスタＴ１をオフに制御し、第２の信号入力端の電位は、第２のスイッチングトランジスタＴ２をオンに制御する。発光段階において、第１の信号入力端の電位は、第１のスイッチングトランジスタＴ１をオフに制御し、第２の信号入力端の電位は、第２のスイッチングトランジスタＴ２をオフに制御する。

図２に示すように、リセット段階は第１の時間帯ｔ１に対応し、補正段階は第２の時間帯ｔ２に対応し、データ書込み段階は第３の時間帯ｔ３に対応し、発光段階は第４の時間帯ｔ４に対応することができる。ただし、第１の時間帯の継続時間は、第２の時間帯よりも短くてもよく、第３の時間帯の継続時間は、第１の時間帯よりも短くてもよい。すなわち、リセット段階の継続時間は、補正段階の継続時間よりも短く、データ書込み段階の継続時間よりも長くてもよい。

図２および図５に示すように、データ書込み段階であるｔ３時期において、第１の制御信号Ｇ２は低レベルであり、第２の制御信号Ｓｃａｎは高レベルであり、且つ、データ信号入力端Ｄａｔａにデータ電圧Ｖｄａｔａが入力されており、これにより、第１のスイッチングトランジスタＴ１をオフに制御し、第２のスイッチングトランジスタＴ２をオンに制御することができる。これにより、駆動トランジスタＤｒＴの制御端の電圧がＶｄａｔａであり、駆動トランジスタＤｒＴの第１の端の電圧がＶｒｅｆ−Ｖｔｈ＋ａ*(Ｖｄａｔａ−Ｖｒｅｆ)＋△Ｖであるように制御することができ、ただし、△Ｖは、データ書込み段階における駆動トランジスタＤｒＴの漏電による電圧差分であり、ａは、データ書込み段階において容量による電圧配分効果のため補正容量Ｃｓｔの両端に配分された電圧の割合である。

本公開の実施例における画素の補正回路によれば、上記した２つのスイッチングトランジスタＴ１、Ｔ２および１つの補正容量Ｃｓｔを用いた回路構成によって、Ｔ１、Ｔ２に対する制御対策を組合せて、画素の発光段階における電流が駆動トランジスタＤｒＴの閾値電圧Ｖｔｈからの影響を受けないようにしており、これにより、Ｖｔｈの変化を補正し、当該補正回路は、回路構成が簡単であるとともに、補正のリアルタイム性が高く、表示パネルが残像を表示するという課題を効果的に改善し、表示パネルの表示効果を向上することができる。

駆動トランジスタＤｒＴの移動度が温度によって大きく影響されるため、駆動トランジスタＤｒＴの移動度が変化した場合、例えば、ｄａｔａｂｌａｎｋ時間において、即ち、各フレームにおける、データを書き込まない時間において、移動度補正電圧を取得し直し、総補正電圧を更新することができる。具体的には、コントローラーは、駆動トランジスタＤｒＴの移動度が変化した際に、現在の閾値電圧および変化した移動度によって、第２の移動度補正電圧△Ｖｍｏｂ＿ｎｅｗを生成し、第１の移動度補正電圧△Ｖｍｏｂと第２の移動度補正電圧△Ｖｍｏｂ＿ｎｅｗとの間の電圧差分が第２の所定閾値よりも大きい際に、第２の移動度補正電圧△Ｖｍｏｂ＿ｎｅｗによって、総補正電圧を更新することができる。すなわち、移動度補正電圧の変化が大きければ、新たに取得される移動度補正電圧によってデータ電圧を補正することができる。本公開の一実施例において、全ての行の駆動トランジスタＤｒＴの移動度を取得した後に、次のフレームの発光段階において、データ電圧は、Ｖｄａｔａ＋ｋ△Ｖｔｈ＋△Ｖｍｏｂ＿ｎｅｗとなることができる。

画素が電源切断によって発光を停止する際に、例えば、ＯＬＥＤ表示パネルが電源切断によって発光を停止する際に、コントローラーは、駆動トランジスタＤｒＴの電源切断時の閾値電圧および電源切断時の移動度を取得し、メモリによって電源切断時の閾値電圧および電源切断時の移動度を記憶し、これにより、画素が電源再投入された場合、メモリに記憶された電源切断時の閾値電圧および電源切断時の移動度をそれぞれ初期閾値電圧および初期移動度とし、表示パネルが再度で表示する際に、当該初期閾値電圧および初期移動度によって、データ電圧を補正する対策を更に行うことができる。

ただし、図２に示すように、リセット段階は第１の時間帯ｔ１に対応し、補正段階は第２の時間帯ｔ２に対応し、データ書込み段階は第３の時間帯ｔ３に対応し、発光段階は第４の時間帯ｔ４に対応することができる。ただし、第１の時間帯の継続時間は第２の時間帯よりも短く、第３の時間帯の継続時間は第１の時間帯よりも短くてもよい。即ち、リセット段階の継続時間は、補正段階の継続時間よりも短く且つデータ書込み段階の継続時間よりも長くてもよい。

駆動トランジスタＤｒＴの移動度が温度によって大きく影響されるため、駆動トランジスタＤｒＴの移動度が変化した場合、例えば、ｄａｔａｂｌａｎｋ時間において、即ち、各フレームにおける、データを書き込まない時間において、移動度補正電圧を取得し直し、総補正電圧を更新することができる。前回に検出した駆動トランジスタの前回の閾値電圧を基準として、第２の移動度補正電圧△Ｖｍｏｂ＿ｎｅｗを生成することができる。

画素が電源切断され、例えば、ＯＬＥＤ表示パネルが電源切断によって発光を停止する際に、駆動トランジスタＤｒＴの電源切断時の閾値電圧および電源切断時の移動度を取得し、当該電源切断時の閾値電圧および電源切断時の移動度を記憶し、これにより、画素が電源再投入された場合、記憶された電源切断時の閾値電圧および電源切断時の移動度をそれぞれ初期閾値電圧および初期移動度とし、表示パネルが再度で表示する際に、当該初期閾値電圧および初期移動度によって、データ電圧を補正する対策を更に行うことができる。

Claims

駆動サブ回路、補正サブ回路、第１のスイッチングサブ回路および第２のスイッチングサブ回路を含む画素の補正回路であって、
前記駆動サブ回路は、制御端が第２のスイッチングサブ回路の第１の端に電気的に接続されており、第１の端が発光素子に電気的に接続されており、第２の端が電源に電気的に接続されており、
前記補正サブ回路は、第１の端が前記駆動サブ回路の第１の端に電気的に接続されており、第２の端が前記駆動サブ回路の制御端に電気的に接続されており、
前記第１のスイッチングサブ回路は、制御端が第１の信号入力端に電気的に接続されており、第１の端が前記駆動サブ回路の第１の端に電気的に接続されており、第２の端が初期電圧入力端に電気的に接続されており、
前記第２のスイッチングサブ回路は、制御端が第２の信号入力端に電気的に接続されており、第１の端が前記駆動サブ回路の制御端に電気的に接続されており、第２の端がデータ信号入力端に電気的に接続されていることを特徴とする画素の補正回路。
前記駆動サブ回路は、駆動トランジスタを含み、
前記補正サブ回路は、補正容量を含み、
前記第１のスイッチングサブ回路は、第１のスイッチングトランジスタを含み、
前記第２のスイッチングサブ回路は、第２のスイッチングトランジスタを含み、
前記駆動トランジスタは、ゲートが前記駆動サブ回路の制御端に接続されており、ソースが前記駆動サブ回路の第１の端および第２の端の一方に接続されており、ドレインが前記駆動サブ回路の第１の端および第２の端の他方に接続されており、
前記補正容量は、一端が前記補正サブ回路の第１の端および第２の端の一方に接続されており、他端が前記補正サブ回路の第１の端および第２の端の他方に接続されており、
前記第１のスイッチングトランジスタは、ゲートが前記第１のスイッチングサブ回路の制御端に接続されており、ソースが前記第１のスイッチングサブ回路の第１の端および第２の端の一方に接続されており、ドレインが前記第１のスイッチングサブ回路の第１の端および第２の端の他方に接続されており、
前記第２のスイッチングトランジスタは、ゲートが前記第２のスイッチングサブ回路の制御端に接続されており、ソースが前記第２のスイッチングサブ回路の第１の端および第２の端の一方に接続されており、ドレインが前記第２のスイッチングサブ回路の第１の端および第２の端の他方に接続されていることを特徴とする請求項１に記載の画素の補正回路。
請求項１または２に記載の画素の補正回路を含むことを特徴とする表示パネル。
コントローラーをさらに含み、
前記コントローラーは、
前記駆動サブ回路の現在の閾値電圧および現在の移動度を検出し、
前記駆動サブ回路の現在の閾値電圧および現在の移動度によって、閾値補正電圧および第１の移動度補正電圧を生成し、
前記閾値補正電圧が第１の所定閾値よりも大きい場合、前記閾値補正電圧および第１の移動度補正電圧によって、総補正電圧を生成し、
前記総補正電圧によって、前記補正回路に入力されたデータ電圧を補正するように配置されていることを特徴とする請求項３に記載の表示パネル。
請求項１または２に記載の画素の補正回路によって画素補正を行う方法であって、
リセット段階において、前記第１のスイッチングサブ回路をオンに制御し、前記第２のスイッチングサブ回路を所定時間オンに制御することと、
補正段階において、前記第１のスイッチングサブ回路をオフに制御し、前記第２のスイッチングサブ回路を所定時間オンに制御することと、
データ書込み段階において、前記第１のスイッチングサブ回路をオフに制御し、前記第２のスイッチングサブ回路をオンに制御することと、
発光段階において、前記第１のスイッチングサブ回路および前記第２のスイッチングサブ回路をオフに制御することと、
を含むことを特徴とする方法。
前記リセット段階の継続時間は、前記補正段階の継続時間よりも短く、
前記データ書込み段階の継続時間は、前記リセット段階の継続時間よりも短いことを特徴とする請求項５に記載の方法。
請求項３または４に記載の表示パネルによって画素補正を行う方法であって、
前記駆動サブ回路の現在の閾値電圧および現在の移動度を検出することと、
前記駆動サブ回路の現在の閾値電圧および現在の移動度によって、閾値補正電圧および第１の移動度補正電圧を生成することと、
前記閾値補正電圧が第１の所定閾値よりも大きい場合、前記閾値補正電圧および第１の移動度補正電圧によって、総補正電圧を生成することと、
前記総補正電圧によって、前記データ信号入力端に入力されたデータ電圧を補正することと、
を含むことを特徴とする方法。
前記駆動サブ回路の移動度が変化した場合、前記現在の閾値電圧および変化後の移動度によって、第２の移動度補正電圧を生成することと、
前記第１の移動度補正電圧と第２の移動度補正電圧との間の電圧差分が第２の所定閾値よりも大きいか否かを判断することと、
前記電圧差分が前記第２の所定閾値よりも大きい場合、前記第２の移動度補正電圧によって、前記総補正電圧を更新することと、
をさらに含むことを特徴とする請求項７に記載の方法。
前記画素が電源切断された際に、前記駆動サブ回路の電源切断時の閾値電圧および電源切断時の移動度を取得するとともに、前記電源切断時の閾値電圧および前記電源切断時の移動度を記憶して、前記画素が電源再投入された場合、記憶された前記電源切断時の閾値電圧および前記電源切断時の移動度をそれぞれ初期閾値電圧および初期移動度とすることをさらに含むことを特徴とする請求項８に記載の方法。