JP2020522722A - 有機発光ダイオードアレイ基板及びその製造方法、表示装置 - Google Patents

有機発光ダイオードアレイ基板及びその製造方法、表示装置 Download PDF

Info

Publication number
JP2020522722A
JP2020522722A JP2018539151A JP2018539151A JP2020522722A JP 2020522722 A JP2020522722 A JP 2020522722A JP 2018539151 A JP2018539151 A JP 2018539151A JP 2018539151 A JP2018539151 A JP 2018539151A JP 2020522722 A JP2020522722 A JP 2020522722A
Authority
JP
Japan
Prior art keywords
power supply
supply wiring
insulating layer
light emitting
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018539151A
Other languages
English (en)
Other versions
JP7033070B2 (ja
Inventor
升 朱
升 朱
正元 ▲張▼
正元 ▲張▼
▲鵬▼ 随
▲鵬▼ 随
粲 袁
粲 袁
▲暁▼▲軍▼ 卓
▲暁▼▲軍▼ 卓
涛 王
涛 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2020522722A publication Critical patent/JP2020522722A/ja
Application granted granted Critical
Publication of JP7033070B2 publication Critical patent/JP7033070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

有機発光ダイオードアレイ基板及びその製造方法、表示装置であって、該有機発光ダイオードアレイ基板は、ベース基板201と、前記ベース基板201に設置される第1金属層202と、前記第1金属層202の、前記ベース基板201から離れる側に設置される第1絶縁層203と、前記第1絶縁層203の、前記ベース基板201から離れる側に設置される第2金属層204と、を含み、前記第1金属層202が第1電源配線205を含み、前記第2金属層204が第2電源配線206を含み、前記第2電源配線206が前記第1絶縁層203の第1ビアホール構造207を貫通することによって、前記第1電源配線205に並列接続される。該アレイ基板において、第1電源配線と第2電源配線は第1ビアホール構造によって並列接続され、電圧降下を低減することができる。

Description

本開示の実施例は、有機発光ダイオードアレイ基板及びその製造方法、表示装置に関する。
OLED(Organic Light Emitting Diode、有機発光デバイス)ディスプレイは次世代のディスプレイであり、液晶ディスプレイに比べ、自己発光、高速応答及び広視野角等の利点を持ち、フレキシブル表示、透明表示、3D表示等に用いられている。
本開示の少なくとも1つの実施例は有機発光ダイオードアレイ基板を提供し、ベース基板と、前記ベース基板に設置される第1金属層と、前記第1金属層の、前記ベース基板から離れる側に設置される第1絶縁層と、前記第1絶縁層の、前記ベース基板から離れる側に設置される第2金属層と、をみ、前記第1金属層が第1電源配線を含み、前記第2金属層が第2電源配線を含み、前記第2電源配線が前記第1絶縁層の第1ビアホール構造を貫通することによって、前記第1電源配線に並列接続される。
例えば、本開示の少なくとも1つの実施例に係る有機発光ダイオードアレイ基板において、前記第1金属層の材料の抵抗率は前記第2金属層の材料の抵抗率より小さい。
例えば、本開示の少なくとも1つの実施例に係る有機発光ダイオードアレイ基板において、前記第1金属層の材料は銅、銅合金、銀、銀合金のうち少なくとも1つを含み、前記第2金属層の材料はニッケル、モリブデン、ニオブ、アルミニウム、チタン及びそれらの任意の組み合わせで形成された合金のうち少なくとも1つを含む。
例えば、本開示の少なくとも1つの実施例に係る有機発光ダイオードアレイ基板において、前記第2電源配線は前記第1絶縁層における少なくとも2つの前記第1ビアホール構造を貫通することによって、前記第1電源配線に並列接続される。
例えば、本開示の少なくとも1つの実施例に係る有機発光ダイオードアレイ基板において、前記第1電源配線の幅は前記第2電源配線の幅より大きい。
例えば、本開示の少なくとも1つの実施例に係る有機発光ダイオードアレイ基板において、前記第1電源配線は面状構造を有する。
例えば、本開示の少なくとも1つの実施例に係る有機発光ダイオードアレイ基板は画素構造をさらに含み、前記画素構造は駆動トランジスタを含み、前記駆動トランジスタはゲート電極とゲート絶縁層と第2絶縁層と第1電極を含み、前記第1電極は前記第2絶縁層と前記ゲート絶縁層の第2ビアホール構造を貫通することによって、前記第2電源配線に電気的接続される。
例えば、本開示の少なくとも1つの実施例に係る有機発光ダイオードアレイ基板において、前記ゲート電極の材料が前記第2電源配線の材料と同じであり、前記ゲート電極と前記第2電源配線が同層に位置し、且つ互いに離間して設置される。
例えば、本開示の少なくとも1つの実施例に係る有機発光ダイオードアレイ基板において、前記駆動トランジスタは活性層をさらに含み、前記活性層の材料が透明導電材料である。
例えば、本開示の少なくとも1つの実施例に係る有機発光ダイオードアレイ基板において、前記透明導電材料は酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、酸化インジウムガリウム(IGO)、酸化ガリウム亜鉛(GZO)、酸化亜鉛(ZnO)、酸化インジウム(In)、酸化アルミニウム亜鉛(AZO)のうち少なくとも1つを含む。
本開示の少なくとも1つの実施例は上述したいずれかの有機発光ダイオードアレイ基板を含む表示装置をさらに提供する。
本開示の少なくとも1つの実施例は有機発光ダイオードアレイ基板の製造方法をさらに提供し、ベース基板を提供することと、前記ベース基板に第1金属膜を堆積し、それに対してパターニングプロセスを行って第1金属層を形成することと、前記第1金属層の、前記ベース基板から離れる側に第1絶縁薄膜を堆積し、それに対してパターニングプロセスを行い第1絶縁層を形成することと、前記第1絶縁層の、前記ベース基板から離れる側に第2金属薄膜を堆積し、それに対してパターニングプロセスを行い第2金属層を形成することと、を含み、前記第1金属層が第1電源配線を含み、前記第2金属層が第2電源配線を含み、前記第2電源配線が前記第1絶縁層における第1ビアホール構造を貫通することによって第1電源配線に並列接続される。
例えば、本開示の少なくとも1つの実施例に係る製造方法において、前記第1金属層の材料の抵抗率は前記第2金属層の材料の抵抗率より小さい。
例えば、本開示の少なくとも1つの実施例に係る製造方法において、前記第1電源配線の幅は前記第2電源配線の幅より大きい。
例えば、本開示の少なくとも1つの実施例に係る製造方法は画素構造を形成することをさらに含み、前記画素構造を形成することは駆動トランジスタを形成することを含み、前記駆動トランジスタを形成することはゲート電極とゲート絶縁層と第2絶縁層と第1電極を形成することを含み、前記第1電極は前記第2絶縁層と前記ゲート絶縁層の第2ビアホール構造を貫通することによって、前記第2電源配線に電気的接続される。
例えば、本開示の少なくとも1つの実施例に係る製造方法において、前記ゲート電極の材料が前記第2電源配線の材料と同じであり、前記ゲート電極と前記第2電源配線が同層に設置され、且つ互いに離間して設置される。
本開示の実施例の技術案をより明瞭に説明するために、以下では実施例の図面を簡単に説明し、明らかなように、下記図面は単に本開示の一部の実施例に過ぎず、本開示を限定するものではない。
有機発光ダイオードアレイ基板の断面構造を示す模式図である。 本開示の1つの実施例に係る有機発光ダイオードアレイ基板の断面構造を示す模式図である。 本開示の1つの実施例に係る第2電源配線と第1電源配線が並列接続される断面構造を示す模式図である。 本開示の1つの実施例に係る有機発光ダイオードアレイ基板の平面構造を示す模式図である。 図3のうちA−A’切断線に沿って切断して形成された有機発光ダイオードアレイ基板の断面構造を示す模式図である。 本開示の1つの実施例に係る有機発光ダイオードアレイ基板の断面構造を示す模式図である。 本開示の1つの実施例に係る第1電源配線が透かし彫り構造に設置される平面構造を示す模式図である。 本開示の1つの実施例に係る3T1C画素回路を示す模式図である。 本開示の1つの実施例に係る有機発光ダイオードアレイ基板の製造方法を示すフロー図である。
本開示の実施例の目的、技術案及び利点をより明瞭にするために、以下では本開示の実施例の図面を参照しながら、本開示の実施例の技術案を明瞭で、完全に説明する。勿論、説明した実施例は本開示の一部の実施例に過ぎず、全ての実施例ではない。説明した本開示の実施例に基づいて、当業者が進歩性のある労働を必要とせずに得られる全ての他の実施例は、本開示の保護範囲に属する。
特に定義しない限り、本開示に使用される技術用語又は科学用語は当業者が理解可能な一般的なの意味である。本開示に使用される「第一」、「第二」及び類似する単語は、順序、数量又は重要性を示すものではなく、異なる構成部材を区別するものだけである。「含む」又は「備える」のような用語は該用語前に現れた素子又はデバイスが該用語後に現れる素子又はデバイス及びその同等物をカバーすることを意味し、他の素子又はデバイスを排除しない。「接続」又は「連結」のような用語は物理的又は機械的接続に限定されず、直接か間接に関わらず電気的接続を含む。「上」、「下」、「左」、「右」等は相対位置関係を示すものに過ぎず、説明する対象の絶対位置が変わると、該相対位置関係も変わる。
有機発光ダイオード(OLED)アレイ基板は複数の画素ユニットを含み、各画素ユニットはスイッチトランジスタと、駆動トランジスタと、OLED表示デバイスとを含んでもよい。OLEDは電流型発光デバイスであり、主にアノードと、カソードと、アノードとカソードとの間に形成される有機材料機能層とを含む。OLEDの主な動作原理は、有機材料機能層が、アノードとカソードによって形成された電界に駆動され、キャリアの注入と再結合によって発光することである。OLEDのアノードまたはカソードに電気的接続される駆動トランジスタは電流制限という機能をし、駆動トランジスタの電極材料の抵抗率または電源配線の抵抗が大きすぎると、電圧降下が大きくなり、それに、該電圧降下は異なる位置に位置する画素ユニットに対して異なる影響を与え、表示の均一性に対して不利な影響を与えてしまう。
図1は有機発光ダイオード(OLED)アレイ基板の断面構造を示す模式図である。図1に示すように、該OLEDアレイ基板はベース基板101と、ベース基板101に設置される駆動トランジスタを含み、該駆動トランジスタに連なる有機発光ダイオード(OLED)と、蓄電コンデンサなど(図示せず)とをさらに含む。該駆動トランジスタは、ゲート電極102と、ソース電極と、ドレーン電極とを含み、電源配線108とゲート電極102とは同じパターニングプロセスにおいて形成され、且つ同じ材料を有し、例えば、電源配線108とゲート電極102とはいずれもアルミニウム金属材料であり、該電源配線108と該ゲート電極102とが同層に設置され且つ互いに離間される。該駆動トランジスタは、ゲート電極102と電源配線108に設置されるゲート絶縁層103と、ゲート絶縁層103に設置される活性層104と、をさらに含み、該活性層104に絶縁層105が設置され、絶縁層105に第1ソースドレーン電極106(例えばソース電極またはドレーン電極)と第2ソースドレーン電極107(対応して、例えばソース電極またはドレーン電極)が設置される。一対の隣り合う画素ユニットの駆動トランジスタにおいて、一方の駆動トランジスタの第1ソースドレーン電極106は他方の駆動トランジスタの第1ソースドレーン電極106に接続され、且つ該接続された一方の駆動トランジスタの第1ソースドレーン電極106と他方の駆動トランジスタの第1ソースドレーン電極106が、絶縁層105とゲート絶縁層103におけるビアホール構造を貫通することによって、電源配線108に電気的接続される。
従来、安定性の良いアルミニウム金属材料で駆動トランジスタの電極を製造するプロセスがより成熟しているが、アルミニウム金属の抵抗率が高く、アルミニウム金属で駆動トランジスタの電極(例えば、ゲート電極、第1ソースドレーン電極、第2ソースドレーン電極など)と電源配線を形成する際に、生じた電圧降下が大きく、該大きな電圧降下が、表示デバイスの表示の均一性に対して不利な影響を与えてしまう。通常、電圧降下を低減するように、アルミニウム電極またはアルミニウム金属配線の幅の値を非常に大きく設置しているが、電極または金属配線の幅が大きい場合、開口率が低減され、生産コストが増加される。
銅または銀の金属材料の抵抗率が低くて、銅金属材料または銀金属材料で駆動トランジスタの電極(例えば、ゲート電極、第1ソースドレーン電極、第2ソースドレーン電極)と電源配線を形成する際に、生成される電圧降下が小さくなるが、銅金属と銀金属が酸化されやすくて、それに、銅金属材料または銀金属材料で形成された金属膜層に対してパターニングを行う過程において、エッチング液が銅金属材料または銀金属材料に対するエッチング速度が低くて、且つエッチングの度合いが制御されにくくて、よって、形成される銅金属電極または銀金属電極の均一性が低減されることに、本開示の発明者は気づいた。上述した分析に基づいて、もし駆動トランジスタの電極をアルミニウム金属材料で製造し、駆動トランジスタのゲート電極を製造するプロセス過程において第2電源配線を形成し、銅金属材料で第1電源配線を形成し、第1電源配線と第2電源配線をビアホール構造によって接続すれば、電源配線(第1電源配線と第2電源配線を含み)の抵抗を低減することができ、よって、全体的に電圧降下を低減することができ、また、安定性の良いアルミニウムなどの金属材料で電源配線を形成する際に電圧降下が大きくなる問題と、抵抗率の低い銅または銀、または銅と銀の少なくとも1つを含む金属合金で金属電極を形成する際にプロセスが成熟していない問題と、を同時に避けることができることを、本開示の発明者は発見した。
本開示の少なくとも1つの実施例は有機発光ダイオード(OLED)アレイ基板を提供し、ベース基板と、該ベース基板に設置される第1金属層と、第1金属層の、ベース基板から離れる側に設置される第1絶縁層と、第1絶縁層の、ベース基板から離れる側に設置される第2金属層と、を含み、第1金属層が第1電源配線を含み、第2金属層が第2電源配線を含み、第2電源配線が第1絶縁層の第1ビアホール構造を貫通することによって、第1電源配線に並列接続される。
本開示の実施例は、安定性の良いアルミニウムなどの金属材料で駆動トランジスタの電極と第2電源配線を形成し、抵抗率の低い銅または銀、または銅と銀の少なくとも1つを含む金属合金で第1電源配線を形成し、且つ第1電源配線と第2電源配線がビアホール構造で並列接続することによって、電圧降下を低減させる。このようにして、安定性の良いアルミニウムなどの金属材料で電源配線を形成する際に電圧降下が大きくなる問題と、抵抗率の低い銅または銀、または銅と銀の少なくとも1つを含む金属合金で金属電極を形成する際にプロセスが成熟していない問題と、を同時に避けることができる。
本開示の少なくとも1つの実施例は有機発光ダイオード(OLED)アレイ基板を提供し、図2aは本開示の1つの実施例に係るOLEDアレイ基板の断面構造を示す模式図である。例えば、図2aに示すように、該有機発光ダイオード(OLED)アレイ基板は、ベース基板201と、該ベース基板201に設置される第1金属層202と、第1金属層202の、ベース基板201から離れる側に設置される第1絶縁層203と、第1絶縁層203の、ベース基板201から離れる側に設置される第2金属層204と、を含み、該第1金属層202が第1電源配線205を含み、第2金属層204が第2電源配線206を含み、該第2電源配線206が第1絶縁層203における第1ビアホール構造207を貫通し、第1電源配線205に並列接続される。該第2金属層204は第2電源配線206と同層に設置される金属電極を含んでもよく、よって、プロセスのステップを減少し、プロセス過程の複雑性を低減することができる。例示的に、図2aにおいて、第2電源配線206と駆動トランジスタのゲート電極208とは同層に設置される。
例えば、該OLEDアレイ基板は表示領域と表示領域以外の周辺領域を含み、表示領域がAA(Active Area)エリアとも呼ばれ、一般的に表示の実現に用いられ、周辺領域が例えば駆動回路の設置と、表示パネルの封止などに用いられる。例えば、周辺領域において、第1電源配線205が第2電源配線206に電気的接続し、表示領域において、第1電源配線205が第2電源配線206に電気的接続し、よって、第1電源配線205と第2電源配線206が両端においてそれぞれ接続して並列回路を形成し、または第1電源配線205と第2電源配線206との互いに接続される位置がいずれも表示エリアの中に位置してもよい。第1電源配線205が電圧信号を受けて伝送し、且つ電圧信号が第1電源配線205に接続される第2電源配線206に到着する際に、第2電源配線206が電圧信号伝送の分岐として、第1電源配線205と同時に電圧信号を伝送し、このようにして、第1電源配線205と第2電源配線206が並列回路を形成することに相当し、電気信号の伝送過程における抵抗が低減される。または、第2電源配線206が先に電圧信号を受けて、電圧信号が第2電源配線206に電気的接続される第1電源配線205に到着する際に、第1電源配線205が電圧信号伝送の分岐として第2電源配線206と同時に電圧信号を伝送するようにしてもよい。または、第1電源配線205と第2電源配線206が電圧信号を同時に受けて、2つの分岐として電圧信号を同時に伝送する。
例えば、第1金属層202の材料の抵抗率が第2金属層204の材料の抵抗率より小さい。このようにして、第2電源配線206と同層且つ同じ材料によって形成される金属電極と、第1電源配線205とは、異なる抵抗率の材料で形成されることができ、且つ第1電源配線205と第2電源配線206とが並列接続され、それによって、安定性のよいアルミニウムなどの金属材料で電源配線を形成する際に電圧降下が大きくなる問題と、抵抗率の低い銅または銀、または銅と銀の少なくとも1つを含む金属合金で金属電極を形成する際にプロセスが成熟していない問題と、を同時に避けることができる。
例えば、該第1金属層202の材料は銅、銅合金、銀、銀合金のうち少なくとも1つを含む。
例えば、該第2金属層204の材料はニッケル、モリブデン、ニオブ、アルミニウム、チタン及びその任意の組み合わせで形成される合金のうち少なくとも1つを含む。例えば、該合金は、ニッケルモリブデン合金、ニッケルニオブ合金、ニオブモリブデン合金、アルミニウムモリブデン合金、チタンモリブデン合金、アルミニウムニオブ合金、アルミニウムチタン合金、チタンニオブ合金、ニッケルモリブデンニオブ合金またはアルミニウムモリブデンチタン合金を含む。
例えば、第2電源配線206は第1絶縁層203における少なくとも2つの第1ビアホール構造207を貫通することによって第1電源配線205に並列接続され、このように複数の箇所において第1電源配線205と第2電源配線206の並列接続を実現することによって、電圧降下をさらに低減することができる。例えば、該複数の第1ビアホール構造207は同じパターニングプロセスにおいて形成してもよく、1つの第1ビアホール構造207を形成することに比べ、複数の第1ビアホール構造207を同時に形成することはプロセスのステップを追加することがなく、必要に応じて異なるマスクプレートを選択すればよい。
例えば、図2bは本開示の1つの実施例に係る第2電源配線と第1電源配線が並列接続される断面構造を示す模式図である。図2bに示すように、第2電源配線206は第1絶縁層203における第1ビアホール構造を貫通することによって第1電源配線205に並列接続される。
例えば、図3は本開示の1つの実施例に係るOLEDアレイ基板の平面構造を示す模式図であり、図4は図3のうちA−A’切断線に沿って切断して形成されたOLEDアレイ基板の断面構造を示す模式図である。
図3と図4に示すように、該OLEDアレイ基板はベース基板201に設置されるデータライン210と、ゲート電極208に接続されるゲートライン209とをさらに含み、ゲートライン209とデータライン210が例えば画素ユニットの領域を限定するために交差され、該領域内に画素構造が設置され、例示的に、該画素構造はスイッチトランジスタ30と、駆動トランジスタ40と、OLEDデバイス50(第3電極501と、第4電極503と、有機材料機能層502と、画素区画層504とを含み)とを含み、スイッチトランジスタ30のゲート電極とスイッチトランジスタ30の第1電極はゲートライン209とデータライン210に接続され、トランジスタ30の第2電極は駆動トランジスタ40のゲート電極に接続され、駆動トランジスタ40の第1電極と第2電極は第1電源配線205と第2電源配線206とOLEDデバイス50に接続される。例えば、第2電源配線206が駆動トランジスタ40の第1電極213(即ち、駆動トランジスタ40の入力電極、例えばソース電極またはドレーン電極)に電気的接続され、OLEDデバイス50の第3電極501と駆動トランジスタ40との間に第3絶縁層216(例えば、第1パッシベーション層であってもよい)が設置され、第3電極501は第3絶縁層216の第3ビアホール構造218を貫通して駆動トランジスタ40の第2電極214(即ち、駆動トランジスタ40の出力電極)に電気的接続される。
例えば、図4に示すように、駆動トランジスタがボトムゲート型の薄膜トランジスタであることを例として説明する。該駆動トランジスタ40はゲート電極208と、ゲート電極208に設置されるゲート絶縁層211と、ゲート絶縁層211に設置される活性層212と、活性層212に設置される第2絶縁層215と、第2絶縁層215に設置される第1電極213と第2電極214とを含む。
例えば、図4に示すように、駆動トランジスタ40のゲート電極208と第2電源配線206は同層に設置され、駆動トランジスタ40のゲート電極208と第2電源配線206は材料が同じで、ゲート電極208と第2電源配線206は同層に設置され互いに離間して設置される。
例えば、図4に示すように、駆動トランジスタ40の第1電極213は第2絶縁層215とゲート絶縁層211の第2ビアホール構造217を貫通することによって第2電源配線206に電気的接続される。このように、駆動トランジスタ40の第1電極213と第2電源配線206が電気的接続され、第2電源配線206と第1電源配線205が電気的接続され、三層並列構造をさらに形成することができ、よって、第1電源配線205と第2電源配線206の抵抗をさらに低減し、電圧降下をさらに低減することができる。
例えば、図5は本開示の1つの実施例に係るOLEDアレイ基板の断面構造を示す模式図であり、図5からわかるように、複数の画素ユニットの駆動トランジスタが並んで設置され、それぞれ一対の隣り合う画素ユニットの駆動トランジスタの間に上述した三層並列構造が1つ設置され、即ち、駆動トランジスタ40の第1電極213が第2電源配線206に電気的接続し、第2電源配線206が第1電源配線205に電気的接続して三層並列構造に形成される。
例えば、図4に示すように、OLEDデバイス50において、第3電極501の材料は透明導電材料であってもよく、該透明導電材料は酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、酸化インジウムガリウム(IGO)、酸化ガリウム亜鉛(GZO)、酸化亜鉛(ZnO)、酸化インジウム(In)、酸化アルミニウム亜鉛(AZO)、カーボンナノチューブなどを含む。第3電極501の材料は金属導電材料であってもよく、該金属導電材料は銅(Cu)、クロム(Cr)、モリブデン(Mo)、金(Au)、銀(Ag)及びプラチナ(Pt)などの単金属または上述した金属で形成された合金材料、例えば銅クロム合金(CuCr)またはクロムモリブデン合金(CrMo)など、を含む。
例えば、該駆動トランジスタは活性層212をさらに含み、該活性層212の材料が透明導電材料である。
例えば、活性層212の材料は酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、酸化インジウムガリウム(IGO)、酸化ガリウム亜鉛(GZO)、酸化亜鉛(ZnO)、酸化インジウム(In)、酸化アルミニウム亜鉛(AZO)、カーボンナノチューブなどである。
例えば、第3電極501の厚さは40〜120nmであってもよく、例えば、第3電極501の厚さが40nm、50nm、60nm、70nm、80nm、90nm、100nm、110nmまたは120nmである。
例えば、OLEDデバイス50において、第4電極503の材料は銀、マグネシウム、アルミニウム、リチウムなどの単金属またはマグネシウムアルミニウム合金(MgAl)、リチウムアルミニウム合金(LiAl)などを含む。
例えば、第4電極503の厚さは3〜30nmであってもよく、例えば、第4電極503の厚さが5nm、10nm、15nm、20nm、25nmまたは30nmである。
例えば、図4では、OLEDデバイス50において、画素区画層504は通常に有機絶縁材料(例えば、アクリル系樹脂)または無機絶縁材料(例えば、窒化ケイ素SiNxまたは酸化ケイ素SiOx)で形成され、絶縁性を有する。図4において、画素区画層504は第3電極501と第4電極503との間に設置される絶縁構造として見なされることができる。
例えば、第3電極501がアノードであり、第4電極503がカソードであり、または、第3電極501がカソードであり、第4電極503がアノードである。
なお、上述した第3電極501と第4電極503の材料と構造は本開示の実施例の一例に過ぎず、第3電極501と第4電極503がほかの材料で製造されてもよく、第3電極501と第4電極503の材料によって、片面光出射型アレイ基板と両面光出射型アレイ基板に分けることができる。アノードとカソードのうち1つの電極の材料が非透光または半透光材料の場合には、アレイ基板は片面光出射型であり、アノードとカソードの材料がいずれも透光材料および/または半透光材料の場合には、該アレイ基板は両面光出射型である。
片面光出射型OLEDアレイ基板では、アノードとカソードの材料によって、トップ光出射型とボトム光出射型にさらに分けることができる。アノードがベース基板の近くに設置され、カソードがベース基板から離れて設置され、且つアノードの材料が透光導電材料にし、カソードの材料が非透光導電材料にする際に、光がアノードから、ベース基板の一方側を通って出射されるため、該OLEDアレイ基板はボトム光出射型アレイ基板と呼ぶことができ、アノードの材料が非透光導電材料にし、カソードの材料が透明または半透明導電材料にする際に、光がカソードの、ベース基板から離れる側を通して出射されるため、該OLEDアレイ基板はトップ光出射型アレイ基板と呼ばれる。上述した2種のアレイ基板におけるアノードとカソードの相対位置を置き換えてもよく、ここで説明を省略する。
両面光出射型表示基板では、アノードがベース基板の近くに設置され、カソードがベース基板から離れて設置され、且つアノードとカソードの材料がいずれも透光導電および/または半透光材料にする際に、光がアノードから、ベース基板の一方側を通して出射され、一方、カソードの、ベース基板から離れる側を通して出射されるため、該表示基板は両面光出射型表示基板と呼ばれる。ここで、アノードがベース基板から離れて設置され、カソードがベース基板の近くに設置されてもよい。
例えば、該OLEDデバイス50において、有機材料機能層502は、正孔輸送層と、発光層と、電子輸送層とを含んでもよく、電子と正孔が発光層に注入される効率を向上するために、該有機材料機能層はカソードと電子輸送層との間に設置される電子注入層と、アノードと正孔輸送層との間に設置される正孔注入層などの有機機能層をさらに含んでもよい。これらの有機機能層の材料及び寸法などは通常選択を採用してもよく、本開示の実施例ではそれについて限定はしない。
また、水や酸素ガスなどがカソードや有機材料機能層の性能に対する影響が大きいため、図4に示すように、該OLEDアレイ基板の第4電極503にパッシベーション層505と封止層506がさらに設置されてもよい。
例えば、該パッシベーション層505の材料は窒化ケイ素(SiNx)、酸化ケイ素(SiOx)及びアクリル系樹脂などであってもよい。
例えば、封止層506の材料は窒化ケイ素、酸化ケイ素または感光性樹脂で形成される単一膜層または複合膜層を含み、例えば、感光性樹脂はポリアクリル系樹脂、ポリイミド系樹脂、またはポリアミド系樹脂等であってもよい。
例えば、本開示の実施例に係る駆動トランジスタとスイッチトランジスタはボトムゲート型構造、トップゲート型構造またはダブルゲート型構造であってもよい。例えば、図4に示す駆動トランジスタはボトムゲート型構造である。トップゲートとボトムゲートは、活性層とゲート電極に対する位置によって定義され、即ち、ベース基板に対して、ゲート電極がベース基板の近くにあり、活性層がベース基板から離れる際に、該薄膜トランジスタがボトムゲート型薄膜トランジスタになり、ゲート電極がベース基板から離れ、活性層がベース基板の近くにある際に、該薄膜トランジスタがトップゲート型薄膜トランジスタになり、ダブル型構造はゲート電極がベース基板から離れ、活性層がベース基板に近い構造と、ゲート電極がベース基板に近く、活性層がベース基板から離れる構造とを同時に含む。
例えば、図4に示すように、該駆動トランジスタはボトムゲート型薄膜トランジスタであり、第2電源配線206は第1電源配線205と駆動トランジスタ40の第1電極213との間に設置される。駆動トランジスタがトップゲート型薄膜トランジスタである際に、第1電源配線は第2電源配線と駆動トランジスタの第1電極との間に設置されてもよく、トップゲート構造とダブルゲート構造の駆動トランジスタの各層の構造は、上述したボトムゲート型構造に関連する説明を参照すればよく、ここで説明を省略する。
例えば、本開示の実施例において、第1絶縁層203と、第2絶縁層215と、第3絶縁層216との材料は有機絶縁材料(例えば、アクリル系樹脂)または無機絶縁材料(例えば、窒化ケイ素SiNxまたは酸化ケイ素SiOx)を含んでもよい。
例えば、ゲート絶縁層211として使用される材料は窒化ケイ素(SiNx)、酸化ケイ素(SiOx)、アルミナ(Al2O3)、窒化アルミニウム(AlN)またはそれ以外の適宜な材料を含む。
例えば、該第1電源配線205の幅は第2電源配線206の幅より大きくなる。第2電源配線206の幅が相対的に小さくなると、画素の開口率を向上することができ、第1電源配線205の幅が相対的に大きくなると、第1電源配線205の抵抗を低減することができ、よって、電圧降下を低減することができる。
例えば、第1電源配線205は面状構造を有し、例えば全体的に平板状になる。例えば、該第1電源配線205は金属グリッドからなる面状電極構造(単一な条状または線状ではなく)であり、該金属グリッドからなる面状電極構造は複数のメッシュを含む。該面状の第1電源配線は電圧降下(IR drop)を低減することができ、よって、OLEDアレイ基板のエネルギー消費量を低減することができる。なお、面状構造の第1電源配線とは、電源配線が画素構造の幅方向と長さ方向のいずれにおいてもある程度のサイズと拡張範囲を有することを指す。
例えば、1つの例示において、画素構造のそれぞれの列に面状の第1電源配線を1つ設置し、引き続き複数の面状の第1電源配線を接続させ、一体的な構造を形成することができる。よって、第1電源配線の面積がより大きくなり、第1電源配線の電圧降下(IR drop)がさらに低減し、OLEDアレイ基板のエネルギー消費量をさらに低減させることができる。
例えば、図6は本開示の1つの実施例に係る第1電源配線が透かし彫り構造に設置される平面構造を示す模式図である。図6に示すように、1つの例示において、面状の第1電源配線のうち、OLEDアレイ基板上の画素構造とゲートラインとデータラインに対応する領域は、透かし彫り構造219に設置されてもよい。なお、該透かし彫り構造219のサイズは、画素構造とゲートラインとデータラインとのサイズに対応し、上述した金属グリッドにおけるメッシュのサイズより大きくなる。例えば、第1電源配線205のうち画素構造に対応する領域が透かし彫り構造219に設置されることは、主に金属配線の遮光による光線の透過率に対する影響を防止するためであり、即ち、画素構造に対応する領域に透かし彫り構造を設置することは、光線の透過率を向上させ、入射光線を十分に利用することができる。第1電源配線のうちゲートラインとデータラインに対応する領域が透かし彫り構造に設置されることは、第1電源配線がゲートラインと又はデータラインとの間に電気容量が形成されることを防止するためである。例えば、図6に示すように、該透かし彫り構造219は複数の非連続的なサブ透かし彫り構造2191(即ち、複数のサブ透かし彫り構造が互いに離間される)を含んでもよく、このように、面状構造の電源配線を複数の並列する領域に分割することに相当し、よって、面状電源配線の抵抗を低減することができ、電源配線の電圧降下を大幅に低減することができる。
例えば、図7は本開示の1つの実施例に係る3T1C(トランジスタが3つ、コンデンサーが1つ)補償画素回路を示す模式図である。該補償画素回路は通常の2T1C画素回路に基づいて外部補償機能を実現する。図4と図7からわかるように、スイッチトランジスタT1、T2と駆動トランジスタT3のほかに、該画素構造は蓄電コンデンサ―C1をさらに含む。該蓄電コンデンサ―C1は一端が例えばスイッチトランジスタT1のドレーン電極に電気的接続され、他端が駆動トランジスタT3のドレーン電極に電気的接続される。例えば、スイッチトランジスタT1は、ゲート電極が走査信号G1を受けることに用いられ、ソース電極がデータ信号DATAを受けることに用いられる。スイッチトランジスタT2は、ゲート電極が走査信号G1を受けることに用いられ、ドレーン電極がセンシングラインSENSEにセンシング信号を出力することに用いられ、ソース電極が駆動トランジスタT2のドレーン電極に電気的接続される。駆動トランジスタT3は、ゲート電極がスイッチトランジスタT1のドレーン電極に電気的接続され、ソース電極が電源電圧VDDに電気的接続される。OLEDは、アノードが駆動トランジスタT3のドレーン電極に電気的接続され、カソードが電源電圧VSSに電気的接続される。上述した画素回路において、各トランジスタはP型トランジスタであってもよいが、N型トランジスタであってもよく、採用される駆動信号がそれに応じて変更される。例えば、本開示の少なくとも1つの実施例において、画素回路は4T2Cなどの構造であってもよく、上述したスイッチトランジスタと駆動トランジスタのほかに、補償トランジスタとリセットトランジスタなどをさらに含んでもよく、ここでは制限しない。
本開示の少なくとも1つの実施例は上述したいずれかのOLEDアレイ基板を含む表示装置をさらに提供する。表示装置のうちほかの構造は通常設計を参照してもよい。該表示装置は例えば携帯電話、タブレットコンピュータ、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲータ等任意の表示機能を有する製品又は部材であってもよい。
本開示の少なくとも1つの実施例は有機発光ダイオード(OLED)アレイ基板の製造方法をさらに提供し、例えば、図8は本開示の1つの実施例に係るOLEDアレイ基板の製造方法を示すフロー図であり、図8に示すように、該製造方法は以下のステップを含む。
ステップ101、ベース基板を提供する。
例えば、該ベース基板はガラス基板、石英基板、プラスチック基板などであってもよい。
ステップ102、ベース基板に第1金属薄膜を堆積し、それに対してパターニングプロセスを行って第1電源配線を含む第1金属層を形成する。
例えば、該第1金属層の材料は銅、銅合金、銀、銀合金のうち少なくとも1つを含む。
ステップ103、第1金属層の、ベース基板から離れる側に第1絶縁薄膜を堆積し、それに対してパターニングプロセスを行って第1絶縁層を形成する。
例えば、該第1絶縁層の材料は有機絶縁材料(例えば、アクリル系樹脂)または無機絶縁材料(例えば、窒化ケイ素SiNxまたは酸化ケイ素SiOx)を含んでもよい。
ステップ104、第1絶縁層の、ベース基板から離れる側に第2金属薄膜を堆積し、それに対してパターニングプロセスを行って第2電源配線を含む第2金属層を形成し、該第2電源配線は第1絶縁層における第1ビアホール構造を貫通し、第1電源配線に並列接続される。
例えば、第2電源配線は第1絶縁層における少なくとも2つの第1ビアホール構造を貫通し第1電源配線に並列接続され、このように、複数の箇所において第1電源配線と第2電源配線の並列接続を実現することによって、電圧降下をさらに低減することができる。例えば、該複数の第1ビアホール構造は同じパターニングプロセスで形成することができ、1つの第1ビアホール構造を形成することに比べ、複数の第1ビアホール構造を形成することは、余計のプロセスステップを追加することはなく、必要に応じて異なるマスクプレートを選択すればよい。
例えば、該第2金属層は第2電源配線と同層に設置される金属電極をさらに含んでもよく、このように、プロセスのステップを減少し、プロセス過程の複雑性を低減することができる。例示的に、第2電源配線と駆動トランジスタのゲート電極とは同層に設置される。
例えば、本開示の少なくとも1つの実施例に係る製造方法において、該第1金属層の材料の抵抗率は該第2金属層の材料の抵抗率より小さい。このようにして、第2電源配線と同層且つ同じ材料で形成される金属電極と、第1電源配線とは、異なる抵抗率の材料で形成されることができる。第1電源配線と第2電源配線を並列接続することによって、電源配線(第1電源配線と第2電源配線を含む)の抵抗を低減することができ、さらに、電圧降下を低減する。同時に、安定性の良いアルミニウムなどの金属材料で電源配線を形成する際に電圧降下が大きくなる問題と、抵抗率の低い銅または銀、または銅と銀の少なくとも1つを含む金属合金で金属電極を形成する際にプロセスが成熟していない問題と、を避けられる。
例えば、該第2金属層の材料はニッケル、モリブデン、ニオブ、アルミニウム、チタン及びその任意の組み合わせで形成される合金のうち少なくとも1つを含む。例えば、該合金は、ニッケルモリブデン合金、ニッケルニオブ合金、ニオブモリブデン合金、アルミニウムモリブデン合金、チタンモリブデン合金、アルミニウムニオブ合金、アルミニウムチタン合金、チタンニオブ合金、ニッケルモリブデンニオブ合金またはアルミニウムモリブデンチタン合金を含む。
例えば、本開示の実施例に係る製造方法において、第1電源配線の幅は第2電源配線の幅より大きい。
例えば、第2電源配線の幅が相対的に小さくなると画素の開口率を向上することができ、第1電源配線の幅が相対的に大きくなると第1電源配線の抵抗を低減することができ、さらに、電圧降下を低減する。
例えば、第1電源配線は面状構造を有する。例えば、該第1電源配線は金属グリッドからなる面状電極構造(単一な条状または線状ではなく)であり、該金属グリッドからなる面状電極構造は複数のメッシュを含む。該面状の第1電源配線は電圧降下(IR drop)を低減することができるため、OLEDアレイ基板のエネルギー消費量を低減することができる。なお、面状構造の第1電源配線とは、電源配線が画素構造の幅方向と長さ方向のいずれにおいてもある程度のサイズと拡張範囲を有することを指す。
例えば、本開示の少なくとも1つの実施例に係る製造方法は、駆動トランジスタを形成することをさらに含み、該駆動トランジスタは、ゲート電極と、ゲート絶縁層と、活性層と、第2絶縁層と、第1電極と、第2電極とを含む。
例えば、駆動トランジスタのゲート電極と第2電源配線は同層に設置され、同じ材料で同じパターニングプロセスにおいて形成され、且つゲート電極と第2電源配線が互いに離間して設置される。
例えば、駆動トランジスタの第1電極(即ち、駆動トランジスタの入力電極)は第2絶縁層とゲート絶縁層の第2ビアホール構造を貫通して第2電源配線に電気的接続される。 このように、三層並列構造を形成するように、駆動トランジスタの第1電極と第2電源配線が電気的接続され、第2電源配線と第1電源配線が電気的接続され、よって、第1電源配線と第2電源配線の抵抗をさらに低減し、電圧降下をさらに低減する。
例えば、本開示の少なくとも1つの実施例に係るOELDアレイ基板において、駆動トランジスタがボトムゲート型薄膜トランジスタである際に、第2電源配線は第1電源配線と駆動トランジスタの第1電極との間に設置される。駆動トランジスタがトップゲート型薄膜トランジスタである際に、第1電源配線は第2電源配線と駆動トランジスタの第1電極との間に設置されてもよい。トップゲート型構造の駆動トランジスタの各層の構造は、上述したボトムゲート型構造に関連する説明を参照すればよく、ここで説明を省略する。
例えば、本開示の少なくとも1つの実施例に係る製造方法において、該第2電源配線は第2絶縁層の第2ビアホール構造を貫通して駆動トランジスタの第1電極に電気的接続される。
本開示の少なくとも1つの実施例に係る有機発光ダイオード(OLED)アレイ基板及びその製造方法、表示装置は、以下の少なくとも1つの有益な効果を有する。
(1)開示された少なくとも1つの実施例に係る有機発光ダイオード(OLED)アレイ基板において、安定性の良いアルミニウムなどの金属材料で駆動トランジスタの電極と第2電源配線を形成し、抵抗率の低い銅または銀、または銅と銀の少なくとも1つを含む金属合金で第1電源配線を形成する。
(2)開示された少なくとも1つの実施例に係る有機発光ダイオード(OLED)アレイ基板において、第1電源配線と第2電源配線はビアホール構造によって並列接続され、電圧降下を低減することによって、安定性のよいアルミニウムなどの金属材料で電源配線を形成する際に電圧降下が大きくなる問題と、抵抗率の低い銅または銀、または銅と銀の少なくとも1つを含む金属合金で金属電極を形成する際にプロセスが成熟していない問題と、を同時に避けられる。
以下の点について説明する必要がある。
(1)本開示の実施例の図面は本開示の実施例に関する構造のみに関し、その他の構造について通常設計を参照すればよい。
(2)明瞭にさせるために、本開示の実施例を説明する図面において、層又は領域の厚さは拡大又は縮小されており、すなわち、これら図面は実際の縮尺で作成するものではない。例えば、層、膜、領域又は基板のような素子が別の素子の「上」又は「下」に位置するように説明する際に、該素子は、別の素子の「上」又は「下」に「直接に」位置してもよく、又は中間素子が介在されてもよい。
(3)矛盾しない限り、本開示の実施例及び実施例における特徴を互いに組み合わせて新たな実施例を得ることができる。
以上は、本開示の具体的な実施形態に過ぎず、本開示の保護範囲はこれに制限されるものではなく、本開示の保護範囲は特許請求の範囲による保護範囲に準ずるべきである。
本願は2017年6月8日付出願した中国特許出願第201710427376.4号の優先権を主張し、ここで上述した中国特許出願が開示した全ての内容を援用して本願の一部として援用される。
30 トランジスタ、スイッチトランジスタ
40 駆動トランジスタ
50 OLEDデバイス
101 ベース基板
102 ゲート電極
103 ゲート絶縁層
104 活性層
105 絶縁層
106 第1ソースドレーン電極
107 第2ソースドレーン電極
108 電源配線
201 ベース基板
202 第1金属層
203 第1絶縁層
204 第2金属層
205 第1電源配線
206 第2電源配線
207 第1ビアホール構造
208 ゲート電極
209 ゲートライン
210 データライン
211 ゲート絶縁層
212 活性層
213 第1電極
214 第2電極
215 第2絶縁層
216 第3絶縁層
217 第2ビアホール構造
218 第3ビアホール構造
219 構造
501 第3電極
502 有機材料機能層
503 第4電極
504 画素区画層
505 パッシベーション層
506 封止層
2191 構造

Claims (16)

  1. ベース基板と、
    前記ベース基板に設置される第1金属層と、
    前記第1金属層の、前記ベース基板から離れる側に設置される第1絶縁層と、
    前記第1絶縁層の、前記ベース基板から離れる側に設置される第2金属層と、を含み、
    前記第1金属層が第1電源配線を含み、前記第2金属層が第2電源配線を含み、
    前記第2電源配線が前記第1絶縁層の第1ビアホール構造を貫通することによって、前記第1電源配線に並列接続される、有機発光ダイオードアレイ基板。
  2. 前記第1金属層の材料の抵抗率は前記第2金属層の材料の抵抗率より小さい、請求項1に記載の有機発光ダイオードアレイ基板。
  3. 前記第1金属層の材料は銅、銅合金、銀、銀合金のうち少なくとも1つを含み、
    前記第2金属層の材料はニッケル、モリブデン、ニオブ、アルミニウム、チタン及びそれらの任意の組み合わせで形成された合金のうち少なくとも1つを含む、
    請求項2に記載の有機発光ダイオードアレイ基板。
  4. 前記第2電源配線は前記第1絶縁層における少なくとも2つの前記第1ビアホール構造を貫通することによって、前記第1電源配線に並列接続される、請求項1に記載の有機発光ダイオードアレイ基板。
  5. 前記第1電源配線の幅は前記第2電源配線の幅より大きい、請求項1〜4のいずれか1項に記載の有機発光ダイオードアレイ基板。
  6. 前記第1電源配線は面状構造を有する、請求項5に記載の有機発光ダイオードアレイ基板。
  7. 画素構造をさらに含み、前記画素構造は駆動トランジスタを含み、前記駆動トランジスタはゲート電極とゲート絶縁層と第2絶縁層と第1電極とを含み、前記第1電極は前記第2絶縁層と前記ゲート絶縁層の第2ビアホール構造を貫通することによって、前記第2電源配線に電気的接続される、請求項6に記載の有機発光ダイオードアレイ基板。
  8. 前記ゲート電極の材料が前記第2電源配線の材料と同じであり、前記ゲート電極と前記第2電源配線が同層に位置し、且つ互いに離間して設置される、請求項7に記載の有機発光ダイオードアレイ基板。
  9. 前記駆動トランジスタは活性層をさらに含み、前記活性層の材料が金属酸化物材料である、請求項7に記載の有機発光ダイオードアレイ基板。
  10. 前記金属酸化物材料は酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、酸化インジウムガリウム(IGO)、酸化ガリウム亜鉛(GZO)、酸化亜鉛(ZnO)、酸化インジウム(In)、酸化アルミニウム亜鉛(AZO)のうち少なくとも1つを含む、請求項9に記載の有機発光ダイオードアレイ基板。
  11. 請求項1〜10のいずれか一項に記載の有機発光ダイオードアレイ基板を含む、表示装置。
  12. ベース基板を提供することと、
    前記ベース基板に第1金属膜を堆積し、それに対してパターニングプロセスを行い第1金属層を形成することと、
    前記第1金属層の、前記ベース基板から離れる側に第1絶縁薄膜を堆積し、それに対してパターニングプロセスを行い第1絶縁層を形成することと、
    前記第1絶縁層の、前記ベース基板から離れる側に第2金属薄膜を堆積し、それに対してパターニングプロセスを行い第2金属層を形成することと、
    を含み、
    前記第1金属層が第1電源配線を含み、前記第2金属層が第2電源配線を含み、
    前記第2電源配線が前記第1絶縁層における第1ビアホール構造を貫通することによって第1電源配線に並列接続される、有機発光ダイオードアレイ基板の製造方法。
  13. 前記第1金属層の抵抗率は前記第2金属層の抵抗率より小さい、請求項12に記載の製造方法。
  14. 前記第1電源配線の幅は前記第2電源配線の幅より大きい、請求項12または13に記載の製造方法。
  15. 画素構造を形成することをさらに含み、前記画素構造を形成することは駆動トランジスタを形成することを含み、前記駆動トランジスタを形成することはゲート電極とゲート絶縁層と第2絶縁層と第1電極を形成することを含み、前記第1電極は前記第2絶縁層と前記ゲート絶縁層の第2ビアホール構造を貫通することによって、前記第2電源配線に電気的接続される、請求項14に記載の製造方法。
  16. 前記ゲート電極の材料が前記第2電源配線の材料と同じであり、前記ゲート電極と前記第2電源配線が同層に位置し、且つ互いに離間して設置される、請求項15に記載の製造方法。
JP2018539151A 2017-06-08 2017-12-05 有機発光ダイオードアレイ基板及びその製造方法、表示装置 Active JP7033070B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710427376.4 2017-06-08
CN201710427376.4A CN109037273B (zh) 2017-06-08 2017-06-08 有机发光二极管阵列基板及其制备方法、显示装置
PCT/CN2017/114554 WO2018223630A1 (zh) 2017-06-08 2017-12-05 有机发光二极管阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
JP2020522722A true JP2020522722A (ja) 2020-07-30
JP7033070B2 JP7033070B2 (ja) 2022-03-09

Family

ID=64565733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018539151A Active JP7033070B2 (ja) 2017-06-08 2017-12-05 有機発光ダイオードアレイ基板及びその製造方法、表示装置

Country Status (5)

Country Link
US (1) US11233114B2 (ja)
EP (1) EP3637469B1 (ja)
JP (1) JP7033070B2 (ja)
CN (1) CN109037273B (ja)
WO (1) WO2018223630A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872632A (zh) * 2019-03-20 2019-06-11 武汉华星光电技术有限公司 阵列基板
CN110071145A (zh) * 2019-04-08 2019-07-30 深圳市华星光电半导体显示技术有限公司 显示面板和电子设备
CN209729911U (zh) * 2019-06-19 2019-12-03 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN110289270B (zh) 2019-06-28 2021-10-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN110854157A (zh) 2019-08-20 2020-02-28 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示装置
CN110610663B (zh) * 2019-09-24 2022-03-18 合肥维信诺科技有限公司 一种显示面板和显示面板的制作方法
CN110565062A (zh) * 2019-09-27 2019-12-13 宁波丽成真空科技有限公司 一种磁控溅射共沉积铌铜、铌镍合金用于燃料电池双极板的应用
CN111081720B (zh) * 2019-12-30 2022-02-25 上海天马微电子有限公司 显示面板及显示装置
CN111341223A (zh) * 2020-04-09 2020-06-26 大连集思特科技有限公司 一种多层柔性透明显示电路、显示屏及其制作方法
CN111627391B (zh) * 2020-04-17 2021-12-03 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路、显示面板及显示装置
CN111653600B (zh) * 2020-06-17 2023-08-29 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
US11532282B2 (en) 2020-12-09 2022-12-20 Apple Inc. Displays with reduced temperature luminance sensitivity
CN112750400B (zh) * 2020-12-31 2022-07-22 长沙惠科光电有限公司 显示基板电压补偿结构
CN113644105A (zh) * 2021-08-11 2021-11-12 苏州清越光电科技股份有限公司 显示面板的引线结构及其制备方法、显示面板
CN114333577B (zh) * 2021-12-17 2024-03-15 深圳市华星光电半导体显示技术有限公司 柔性显示面板和显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030111954A1 (en) * 2001-12-14 2003-06-19 Samsung Sdi Co., Ltd. Flat panel display device with face plate and method for fabricating the same
JP2004109812A (ja) * 2002-09-20 2004-04-08 Seiko Epson Corp 電気光学装置、及び電子機器
JP2004193129A (ja) * 2002-12-11 2004-07-08 Samsung Electronics Co Ltd 有機発光表示板
JP2005215354A (ja) * 2004-01-29 2005-08-11 Seiko Epson Corp 有機エレクトロルミネッセンス装置、及び電子機器
JP2006201421A (ja) * 2005-01-20 2006-08-03 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
US20070035225A1 (en) * 2005-08-12 2007-02-15 Au Optronics Corp. Organic electroluminescent display panel and method for fabricating same
WO2008004348A1 (en) * 2006-07-05 2008-01-10 Sharp Kabushiki Kaisha El display device
JP2010055070A (ja) * 2008-07-30 2010-03-11 Sumitomo Chemical Co Ltd 表示装置および表示装置の製造方法
JP2010226097A (ja) * 2009-02-25 2010-10-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2012042566A1 (ja) * 2010-09-29 2012-04-05 パナソニック株式会社 表示装置用薄膜半導体装置、表示装置用薄膜半導体装置の製造方法、el表示パネル及びel表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
KR100659532B1 (ko) 2003-11-28 2006-12-19 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
CN101777576B (zh) * 2010-01-15 2012-01-25 友达光电股份有限公司 像素结构及电致发光装置
US8946791B2 (en) 2012-08-31 2015-02-03 International Business Machines Corporation Finfet with reduced parasitic capacitance
KR102438247B1 (ko) 2015-09-07 2022-08-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN106206670B (zh) * 2016-08-31 2019-06-07 深圳市华星光电技术有限公司 Amoled显示装置及其阵列基板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030111954A1 (en) * 2001-12-14 2003-06-19 Samsung Sdi Co., Ltd. Flat panel display device with face plate and method for fabricating the same
JP2004109812A (ja) * 2002-09-20 2004-04-08 Seiko Epson Corp 電気光学装置、及び電子機器
JP2004193129A (ja) * 2002-12-11 2004-07-08 Samsung Electronics Co Ltd 有機発光表示板
JP2005215354A (ja) * 2004-01-29 2005-08-11 Seiko Epson Corp 有機エレクトロルミネッセンス装置、及び電子機器
JP2006201421A (ja) * 2005-01-20 2006-08-03 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
US20070035225A1 (en) * 2005-08-12 2007-02-15 Au Optronics Corp. Organic electroluminescent display panel and method for fabricating same
WO2008004348A1 (en) * 2006-07-05 2008-01-10 Sharp Kabushiki Kaisha El display device
JP2010055070A (ja) * 2008-07-30 2010-03-11 Sumitomo Chemical Co Ltd 表示装置および表示装置の製造方法
JP2010226097A (ja) * 2009-02-25 2010-10-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2012042566A1 (ja) * 2010-09-29 2012-04-05 パナソニック株式会社 表示装置用薄膜半導体装置、表示装置用薄膜半導体装置の製造方法、el表示パネル及びel表示装置

Also Published As

Publication number Publication date
EP3637469B1 (en) 2023-04-05
CN109037273B (zh) 2020-06-09
JP7033070B2 (ja) 2022-03-09
EP3637469A4 (en) 2021-03-03
CN109037273A (zh) 2018-12-18
EP3637469A1 (en) 2020-04-15
US11233114B2 (en) 2022-01-25
US20210210587A1 (en) 2021-07-08
WO2018223630A1 (zh) 2018-12-13

Similar Documents

Publication Publication Date Title
JP7033070B2 (ja) 有機発光ダイオードアレイ基板及びその製造方法、表示装置
US10818740B2 (en) Organic light-emitting diode array substrate, manufacturing method thereof and display apparatus
CN112071882B (zh) 显示基板及其制备方法、显示装置
US9093669B2 (en) Transparent organic light emitting display device and method for manufacturing the same
US11195897B2 (en) OLED array substrate and OLED display device
US20220293637A1 (en) Array substrate and display panel
CN107871757B (zh) 有机发光二极管阵列基板及其制备方法、显示装置
JP6935055B2 (ja) Oled表示装置、その回路、及びその製造方法
US9035854B2 (en) Organic light emitting diode display device and fabrication method thereof
US20140252317A1 (en) Reducing sheet resistance for common electrode in top emission organic light emitting diode display
JP2020525967A (ja) エレクトロルミネセントダイオードアレイ基板及びその製造方法並びに表示パネル
KR102587728B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조방법
KR20170026009A (ko) 유기발광표시장치
WO2021082648A1 (zh) 一种显示基板及其制作方法、显示装置
JP2013011899A (ja) 有機発光表示装置の製造方法
US20170110525A1 (en) Array substrate, display device having the same, and method thereof
WO2022156290A1 (zh) 显示面板及显示装置
CN113097269B (zh) 一种显示面板及显示装置
WO2021083226A1 (zh) 一种显示基板及其制作方法、显示装置
KR20150061920A (ko) 유기전계발광표시장치
CN113130512A (zh) 显示装置
KR101808528B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TW201611259A (zh) 電激發光顯示面板之畫素結構及其製作方法
KR20190038704A (ko) 발광 표시 장치 및 이의 제조 방법
KR102084717B1 (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220225

R150 Certificate of patent or registration of utility model

Ref document number: 7033070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150