JP2020522117A - 発光素子パッケージ及び光源装置 - Google Patents

発光素子パッケージ及び光源装置 Download PDF

Info

Publication number
JP2020522117A
JP2020522117A JP2018531510A JP2018531510A JP2020522117A JP 2020522117 A JP2020522117 A JP 2020522117A JP 2018531510 A JP2018531510 A JP 2018531510A JP 2018531510 A JP2018531510 A JP 2018531510A JP 2020522117 A JP2020522117 A JP 2020522117A
Authority
JP
Japan
Prior art keywords
light emitting
emitting device
electrode
hole
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018531510A
Other languages
English (en)
Other versions
JP6964345B2 (ja
JP2020522117A5 (ja
Inventor
イ，テソン
イム，チャンマン
ソン，ジュンオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Priority claimed from PCT/KR2017/011077 external-priority patent/WO2018221789A1/ko
Publication of JP2020522117A publication Critical patent/JP2020522117A/ja
Publication of JP2020522117A5 publication Critical patent/JP2020522117A5/ja
Application granted granted Critical
Publication of JP6964345B2 publication Critical patent/JP6964345B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

実施例に係る発光素子パッケージは、本体、本体の上に配置される発光素子及び本体と発光素子の間に配置される接着剤を含むことができる。実施例によれば、本体は、本体の上面から本体の下面を貫通する第１及び第２貫通ホールと、本体の上面から本体の下面に向かう方向に凹んだ第１リセスを含み、第１リセスは第１貫通ホールと第２貫通ホールの間に配置され、接着剤は第１リセス内に配置される。実施例によれば、発光素子は、本体の下面から上面に向かう第１方向を基準に、第１及び第２貫通ホールのそれぞれと重なる第１及び第２電極を含むことができる。

Description

実施例は、半導体素子パッケージ及び半導体素子パッケージの製造方法、光源装置に関するものである。
GaN、AlGaN等の化合物を含む半導体素子は、広くて調整が容易なバンドギャップエネルギーを有する等の多様な長所を有することから、発光素子、受光素子及び各種ダイオード等に多様に用いられている。
特に、III族-V族またはII族-VI族化合物半導体物質を利用した発光ダイオード(Light Emitting Diode)やレーザダイオード(Laser Diode)のような発光素子は、薄膜成長技術及び素子材料の開発により赤色、緑色、青色及び紫外線等多様な波長帯域の光を具現できる長所がある。また、III族-V族またはII族-VI族化合物半導体物質を利用した発光ダイオードやレーザダイオードのような発光素子は、蛍光物質を利用したり色を組合わせることで、効率の良い白色光源も具現可能である。このような発光素子は、蛍光灯、白熱灯等既存の光源に比べて、低消費電力、半永久的な寿命、速い応答速度、安全性、環境親和性の長所を有する。
さらに、光検出器や太陽電池のような受光素子も、III族-V族またはII族-VI族化合物半導体物質を利用して製作する場合、素子材料の開発により多様な波長領域の光を吸収して光電流を生成することで、ガンマ線からラジオ波長領域まで多様な波長領域の光を利用することができる。また、このような受光素子は、速い応答速度、安全性、環境親和性及び素子材料の容易な調節といった長所を有することで、電力制御または超高周波回路や通信用モジュールにも容易に利用することができる。
したがって、半導体素子は、光通信手段の送信モジュール、LCD(Liquid Crystal Display)表示装置のバックライトを構成する冷陰極管(CCFL：Cold Cathode Fluorescence Lamp)を代替できる発光ダイオードバックライト、蛍光灯や白熱電球を代替できる白色発光ダイオード照明装置、自動車ヘッドライト及び信号灯及びガスや火災を感知するセンサ等にまで応用が広がっている。また、半導体素子は、高周波応用回路やその他電力制御装置、通信用モジュールにまで応用が拡大されつつある。
発光素子(Light Emitting Device)は、例えば周期律表上のIII族-V族元素またはII族-VI族元素を利用して電気エネルギーが光エネルギーに変換される特性のｐ-ｎ接合ダイオードとして提供され、化合物半導体の組成比を調節することで、多様な波長を具現することができる。
例えば、窒化物半導体は、高い熱的安定性と幅広いバンドギャップエネルギーによって、光素子及び高出力電子素子の開発分野で大きな注目を浴びている。特に、窒化物半導体を利用した青色(Blue)発光素子、緑色(Green)発光素子、紫外線(UV)発光素子、赤色(RED)発光素子等は、商用化されて広く用いられている。
例えば、紫外線発光素子の場合、２００nm〜４００nmの波長帯に分布している光を発生する発光ダイオードとして、前記波長帯域において、短波長の場合、殺菌、浄化等に用いられ、長波長の場合、露光装置または硬化装置等に用いられる。
紫外線は、波長が長い順にUV-A(３１５nm〜４００nm)、UV-B(２８０nm〜３１５nm)、UV-C(２００nm〜２８０nm)の３種類に分けられる。UV-A(３１５nm〜４００nm)領域は産業用UV硬化、印刷インク硬化、露光装置、偽札鑑別、光触媒殺菌、特殊照明(水族館/農業用等)等の多様な分野に応用されており、UV-B(２８０nm〜３１５nm)領域は医療用として用いられ、UV-C(２００nm〜２８０nm)領域は空気浄化、浄水、殺菌製品等に適用されている。
一方、高出力を提供できる半導体素子が求められており、高電源を印加して出力を高めることができる半導体素子に対する研究が行われている。
また、半導体素子パッケージにおいて、半導体素子の光抽出効率を向上させ、パッケージ端における光度を向上させることができる方案に対する研究が行われている。また、半導体素子パッケージにおいて、パッケージ電極と半導体素子の間のボンディング結合力を向上させることができる方案に対する研究が行われている。
また、半導体素子パッケージにおいて、工程効率の向上及び構造変更により、製造コストを減らし製造収率を向上させることができる方案に対する研究が行われている。
実施例は、光抽出効率及び電気的特性を向上させることができる半導体素子パッケージ及び半導体素子パッケージの製造方法、光源装置を提供することを目的とする。
また、実施例は、工程効率を向上させ新たなパッケージ構造を提示して、製造コストを減らし製造収率を向上させることができる半導体素子パッケージ及び半導体素子パッケージの製造方法、光源装置を提供することを目的とする。
実施例に係る発光素子パッケージは、本体と、前記本体の上に配置される発光素子と、前記本体と前記発光素子との間に配置される接着剤とを含み、前記本体は、前記本体の上面から前記本体の下面を貫通する第１及び第２貫通ホールと、前記本体の上面から前記本体の下面に向かう方向に凹んだ第１リセスを含み、前記第１リセスは、前記第１貫通ホールと第２貫通ホールの間に配置され、前記接着剤は、前記第１リセス内に配置され、前記発光素子は、前記本体の下面から上面に向かう第１方向を基準に、前記第１及び第２貫通ホールのそれぞれと重なる第１及び第２電極を含むことができる。
実施例によれば、前記接着剤は、前記本体と前記発光素子に直接接触して配置される。
実施例に係る発光素子パッケージは、前記第１貫通ホールに提供され、前記第１電極の下部面と直接接触して配置された第１導電層と、前記第２貫通ホールに提供され、前記第２電極の下部面と直接接触して配置された第２導電層とをさらに含むことができる。
実施例に係る発光素子パッケージは、前記本体の下に配置され、第１パッドと第２パッドを含む回路基板と、前記回路基板の前記第１パッドと前記第１電極を電気的に連結する第１ボンディング層と、前記回路基板の前記第２パッドと前記第２電極を電気的に連結する第２ボンディング層とを含むことができる。
実施例によれば、前記第１ボンディング層は、前記第１貫通ホール内に配置され、前記第１電極の下部面に直接接触して配置され、前記第２ボンディング層は、前記第２貫通ホール内に配置され、前記第２電極の下部面に直接接触して配置される。
実施例によれば、前記第１貫通ホールの上部領域の幅が前記第１電極の幅より小さくまたは同一に提供される。
実施例によれば、前記第１貫通ホールの上部領域の幅が前記第１貫通ホールの下部領域の幅より小さくまたは同一に提供される。
実施例に係る光源装置は、基板と、前記基板の上に配置される本体と、前記本体の上に配置される発光素子と、前記本体と前記発光素子との間に配置される接着剤とを含み、前記本体は、前記本体の上面から前記本体の下面を貫通する第１及び第２貫通ホールと、前記本体の上面から前記本体の下面に向かう方向に凹んだ第１リセスを含み、前記第１リセスは、前記第１貫通ホールと第２貫通ホールの間に配置され、前記接着剤は、前記第１リセス内に配置され、前記発光素子は、前記本体の下面から上面に向かう第１方向を基準に、前記第１及び第２貫通ホールのそれぞれと重なる第１及び第２電極を含み、前記第１及び第２貫通ホール内に配置され、前記発光素子の前記第１及び第２電極と前記基板を電気的に連結する第１及び第２導電層を含むことができる。
実施例によれば、前記接着剤は、前記本体の上面と前記発光素子の下面に直接接触して配置される。
実施例によれば、前記第１貫通ホールの上部領域の幅が前記第１電極の幅より小さくまたは同一に提供される。
実施例によれば、前記第１貫通ホールの上部領域の幅が前記第１貫通ホールの下部領域の幅より小さくまたは同一に提供される。
実施例に係る半導体素子パッケージ及び半導体素子パッケージの製造方法によれば、光抽出効率及び電気的特性と信頼性を向上させることができる。
実施例に係る半導体素子パッケージ及び半導体素子パッケージの製造方法によれば、工程効率を向上させ新たなパッケージ構造を提示して、製造コストを減らし製造収率を向上させることができる。
実施例に係る半導体素子パッケージは、反射率の高い本体を提供することで、反射体が変色しないように防止することができ、半導体素子パッケージの信頼性を改善することができる。
本発明の実施例に係る発光素子パッケージを示した図である。 本発明の実施例に係る発光素子パッケージを説明する分解斜視図である。 本発明の実施例に係る発光素子パッケージの製造方法を説明する図である。 本発明の実施例に係る発光素子パッケージの製造方法を説明する図である。 本発明の実施例に係る発光素子パッケージの製造方法を説明する図である。 本発明の実施例に係る発光素子パッケージの製造方法を説明する図である。 本発明の実施例に係る発光素子パッケージの別の例を示した図である。 本発明の実施例に係る発光素子パッケージのさらに別の例を示した図である。 本発明の実施例に係る発光素子パッケージの製造方法の別の例を説明する図である。 本発明の実施例に係る発光素子パッケージの製造方法の別の例を説明する図である。 本発明の実施例に係る発光素子パッケージの製造方法の別の例を説明する図である。 本発明の実施例に係る発光素子パッケージの製造方法の別の例を説明する図である。 本発明の実施例に係る発光素子パッケージの製造方法の別の例を説明する図である。 本発明の実施例に係る発光素子パッケージのさらに別の例を示した図である。 本発明の実施例に係る発光素子パッケージのさらに別の例を示した図である。 本発明の実施例に係る発光素子パッケージに適用された貫通ホールの変形例を示した図である。 本発明の実施例に係る発光素子パッケージに適用された貫通ホールの変形例を示した図である。 本発明の実施例に係る発光素子パッケージに適用された貫通ホールの変形例を示した図である。 本発明の実施例に係る発光素子パッケージのさらに別の例を示した図である。 図１９に示された発光素子パッケージに提供された貫通ホールとリセスの配置関係を説明する図である。 本発明の実施例に係る発光素子パッケージのさらに別の例を示した図である。 本発明の実施例に係る発光素子パッケージのさらに別の例を示した図である。 本発明の実施例に係る発光素子パッケージのさらに別の例を示した図である。 本発明の実施例に係る発光素子パッケージに適用された本体の変形例を説明する図である。 本発明の実施例に係る発光素子パッケージに適用された本体の変形例を説明する図である。 本発明の実施例に係る発光素子パッケージに適用された本体の変形例を説明する図である。 本発明の実施例に係る発光素子パッケージに適用された本体の別の変形例を説明する図である。 本発明の実施例に係る発光素子パッケージに適用された本体の別の変形例を説明する図である。 本発明の実施例に係る発光素子パッケージに適用された本体の別の変形例を説明する図である。 本発明の実施例に係る発光素子パッケージのさらに別の例を示した図である。 本発明の実施例に係る発光素子を示した平面図である。 図３１に示された発光素子のＡ-Ａ線断面図である。 本発明の実施例に係る発光素子の製造方法によって半導体層が形成された段階を説明する図である。 本発明の実施例に係る発光素子の製造方法によって半導体層が形成された段階を説明する図である。 本発明の実施例に係る発光素子の製造方法によってオーミック接触層が形成された段階を説明する図である。 本発明の実施例に係る発光素子の製造方法によってオーミック接触層が形成された段階を説明する図である。 本発明の実施例に係る発光素子の製造方法によって反射層が形成された段階を説明する図である。 本発明の実施例に係る発光素子の製造方法によって反射層が形成された段階を説明する図である。 本発明の実施例に係る発光素子の製造方法によって第１サブ電極と第２サブ電極が形成された段階を説明する図である。 本発明の実施例に係る発光素子の製造方法によって第１サブ電極と第２サブ電極が形成された段階を説明する図である。 本発明の実施例に係る発光素子の製造方法によって保護層が形成された段階を説明する図である。 本発明の実施例に係る発光素子の製造方法によって保護層が形成された段階を説明する図である。 本発明の実施例に係る発光素子の製造方法によって第１電極と第２電極が形成された段階を説明する図である。 本発明の実施例に係る発光素子の製造方法によって第１電極と第２電極が形成された段階を説明する図である。
以下、添付された図面を参照して実施例を説明する。実施例の説明において、各層(膜)、領域、パターンまたは構造物が基板、各層(膜)、領域、パッドまたはパターンの「上」または「下」に形成されると記載される場合、「上」と「下」は「直接」または「他の層を介して」形成されるものも含む。また、各階の上または下に対する基準は、図面を基準に説明するが、実施例がこれに限定されるものではない。
以下、添付された図面を参照して、本発明の実施例に係る半導体素子パッケージ及び半導体素子パッケージの製造方法に対して詳しく説明する。以下では、半導体素子の例として、発光素子が適用された場合を基に説明する。
まず、図１及び図２を参照して、本発明の実施例に係る発光素子パッケージを説明する。図１は本発明の実施例に係る発光素子パッケージを示した図であり、図２は本発明の実施例に係る発光素子パッケージを説明する分解斜視図である。
実施例に係る発光素子パッケージ１００は、図１及び図２に示されたように、本体１１０、発光素子１２０を含むことができる。
前記本体１１０は、マウント部１１１と反射部１１３を含むことができる。前記反射部１１３は、前記マウント部１１１の上に配置される。前記反射部１１３は、前記マウント部１１１の上部面の周りに配置される。前記反射部１１３は、前記マウント部１１１の上部面の上にキャビティＣを提供することができる。
別の表現として、前記マウント部１１１は下部本体、前記反射部１１３は上部本体と称することもできる。
前記反射部１１３は、前記発光素子１２０から放出される光を上部方向に反射させることができる。前記反射部１１３は、前記マウント部１１１の上面に対して傾斜するように配置される。
前記本体１１０は、前記キャビティＣを含むことができる。前記キャビティは、底面と、前記底面から前記本体１１０の上面に傾斜した側面を含むことができる。
例えば、前記本体１１０は、PPA(Polyphthalamide)、PCT(Polychloro Tri phenyl)、LCP(Liquid Crystal Polymer)、PA9T(Polyamide9T)、シリコン、EMC(Epoxy molding compound)、シリコンモールディングコンパウンド(SMC)、セラミック、PSG(photo sensitive glass)、サファイア(Al2O3)等を含む群から選択された少なくとも１つから形成される。また、前記本体１１０は、TiO2とSiO2のような高屈折フィラーを含むことができる。
実施例によれば、前記発光素子１２０は、第１電極１２１、第２電極１２２、半導体層１２３を含むことができる。
前記半導体層１２３は、第１導電型半導体層、第２導電型半導体層、第１導電型半導体層と第２導電型半導体層の間に配置された活性層を含むことができる。前記第１電極１２１は、前記第１導電型半導体層と電気的に連結される。また、前記第２電極１２２は、前記第２導電型半導体層と電気的に連結される。
前記発光素子１２０は、前記本体１１０の上に配置される。前記発光素子１２０は、前記マウント部１１１の上に配置される。前記発光素子１２０は、前記反射部１１３によって提供される前記キャビティＣ内に配置される。
前記第１電極１２１は、前記発光素子１２０の下部面に配置される。前記第２電極１２２は、前記発光素子１２０の下部面に配置される。前記第１電極１２１と前記第２電極１２２は、前記発光素子１２０の下部面で相互離隔して配置される。
前記第１電極１２１は、前記半導体層１２３と前記マウント部１１１の間に配置される。前記第２電極１２２は、前記半導体層１２３と前記マウント部１１１の間に配置される。
前記第１電極１２１と前記第２電極１２２は、Ti、Al、In、Ir、Ta、Pd、Co、Cr、Mg、Zn、Ni、Si、Ge、Ag、Ag alloy、Au、Hf、Pt、Ru、Rh、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITOを含む群から選択された１つ以上の物質または合金を利用して単層または多層に形成される。
一方、実施例に係る発光素子パッケージ１００は、図１及び図２に示されたように、第１貫通ホールＴＨ１と第２貫通ホールＴＨ２を含むことができる。
前記本体１１０は、前記キャビティＣの底面から前記本体１１０の下面を貫通する前記第１貫通ホールＴＨ１を含むことができる。前記本体１１０は、前記キャビティＣの底面から前記本体１１０の下面を貫通する前記第２貫通ホールＴＨ２を含むことができる。
前記第１貫通ホールＴＨ１は、前記マウント部１１１に提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１を貫通して提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１の上面と下面を第１方向に貫通して提供される。
前記第１貫通ホールＴＨ１は、前記発光素子１２０の前記第１電極１２１の下に配置される。前記第１貫通ホールＴＨ１は、前記発光素子１２０の前記第１電極１２１と重なって提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１の上面から下面に向かう第１方向に前記発光素子１２０の前記第１電極１２１と重なって提供される。
前記第２貫通ホールＴＨ２は、前記マウント部１１１に提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１を貫通して提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１の上面と下面を第１方向に貫通して提供される。
前記第２貫通ホールＴＨ２は、前記発光素子１２０の前記第２電極１２２の下に配置される。前記第２貫通ホールＴＨ２は、前記発光素子１２０の前記第２電極１２２と重なって提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１の上面から下面に向かう第１方向に前記発光素子１２０の前記第２電極１２２と重なって提供される。
前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、相互離隔して配置される。前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、前記発光素子１２０の下部面の下で相互離隔して配置される。
実施例によれば、前記第１貫通ホールＴＨ１の上部領域の幅Ｗ１が前記第１電極１２１の幅より小さくまたは同一に提供される。また、前記第２貫通ホールＴＨ２の上部領域の幅が前記第２電極１２２の幅より小さくまたは同一に提供される。よって、前記発光素子と前記発光素子パッケージの本体１１０がより堅固に付着される。
前記第２貫通ホールＴＨ２の上部領域から前記第２電極１２２の側面終端までの距離Ｗ６は数十μmに提供される。例えば、前記第２貫通ホールＴＨ２の上部領域から前記第２電極１２２の側面終端までの距離Ｗ６は４０μm〜６０μmに提供される。
前記第２貫通ホールＴＨ２の上部領域から前記第２電極１２２の側面終端までの距離Ｗ６が４０μm以上であるとき、前記第２電極１２２が前記第２貫通ホールＴＨ２の底面から露出しないようにするための工程マージンを確保することができる。
また、前記第２貫通ホールＴＨ２の上部領域から前記第２電極１２２の側面終端までの距離Ｗ６が６０μm以下であるとき、前記第２貫通ホールＴＨ２に露出する前記第２電極１２２の面積を確保することができ、前記第２貫通ホールＴＨ２によって露出する第２電極１２２の抵抗を下げることができ、前記第２貫通ホールＴＨ２によって露出する前記第２電極１２２により電流注入を円滑にすることができる。
また、前記第１貫通ホールＴＨ１の上部領域の幅Ｗ１が前記第１貫通ホールＴＨ１の下部領域の幅Ｗ２より小さくまたは同一に提供される。また、前記第２貫通ホールＴＨ２の上部領域の幅が前記第２貫通ホールＴＨ２の下部領域の幅より小さくまたは同一に提供される。
前記第１貫通ホールＴＨ１は、下部領域から上部領域に行くほど幅が漸減する傾斜した形態で提供される。前記第２貫通ホールＴＨ２は、下部領域から上部領域に行くほど幅が漸減する傾斜した形態で提供される。
ただし、これに限定されるものではなく、前記第１及び第２貫通ホールＴＨ１、ＴＨ２の上部領域と下部領域の間の傾斜面は、傾きが相互異なる複数の傾斜面を有することができ、前記傾斜面は曲率を持って配置される。前記マウント部１１１の下面領域で前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間の幅Ｗ３は数百μmに提供される。前記マウント部１１１の下面領域で前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間の幅Ｗ３は１００μm〜１５０μmに提供される。
前記マウント部１１１の下面領域で前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間の幅Ｗ３は、実施例に係る発光素子パッケージ１００が以後回路基板、サブマウント等に実装される場合に、ボンディングパッド間の短絡(short)が発生することを防止するために、一定距離以上に提供されるように選択することができる。
実施例に係る発光素子パッケージ１００は、図１及び図２に示されたように、リセスＲを含むことができる。前記リセスＲは、前記キャビティＣの底面から前記本体１１０の下面に向かって凹むように提供される。
また、前記第１及び第２電極パッド１２１、１２２の間に配置される前記第１及び第２貫通ホールＴＨ１、ＴＨ２の傾斜面は、前記リセスＲと垂直に重なる。
前記リセスＲは、前記マウント部１１１に提供される。前記リセスＲは、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間に提供される。前記リセスＲは、前記マウント１１１の上面から下面方向に凹むように提供される。前記リセスＲは、前記発光素子１２０の下に配置される。
実施例に係る発光素子パッケージ１００は、図１に示されたように、接着剤１３０を含むことができる。
前記接着剤１３０は、前記リセスＲに配置される。前記接着剤１３０は、前記発光素子１２０と前記マウント部１１１の間に配置される。前記接着剤１３０は、前記第１電極１２１と前記第２電極１２２の間に配置される。例えば、前記接着剤１３０は、前記第１電極１２１の側面と前記第２電極１２２の側面に接触して配置される。
前記接着剤１３０は、前記発光素子１２０と前記マウント部１１１の間の安定した固定力を提供することができる。前記接着剤１３０は、例えば前記マウント部１１１の上面に直接接触して配置される。また、前記接着剤１３０は、前記発光素子１２０の下部面に直接接触して配置される。
例えば、前記接着剤１３０は、エポキシ(epoxy)系の物質、シリコン(silicone)系の物質、エポキシ系の物質とシリコン系の物質を含むハイブリッド(hybrid)物質のうち少なくとも１つを含むことができる。
前記接着剤１３０は、前記マウント部１１１と前記発光素子１２０の間の安定した固定力を提供することができ、前記発光素子１２０の下面に光が放出される場合、前記発光素子と前記本体の間で光拡散機能を提供することができる。前記発光素子１２０から前記発光素子１２０の下面に光が放出されるとき、前記接着剤１３０は光拡散機能を提供することで、前記発光素子パッケージ１００の光抽出効率を改善することができる。
実施例によれば、前記リセスＲの深さＴ１は、前記第１貫通ホールＴＨ１の深さＴ２または前記第２貫通ホールＴＨ２の深さＴ２より小さく提供される。
前記リセスＲの深さＴ１は、前記接着剤１３０の接着力を考慮して決定される。また、前記リセスＲの深さＴ１は、前記マウント部１１１の安定した強度を考慮したり及び/または前記発光素子１２０から放出される熱によって前記発光素子パッケージ１００にクラックが発生しないように決定される。
前記リセスＲは、前記発光素子１２０の下部に一種のアンダーフィル工程を実行できる適正空間を提供することができる。前記リセスＲは、前記発光素子１２０の下面と前記マウント部１１１の上面の間に前記接着剤１３０が十分に提供されるように第１深さ以上に提供される。また、前記リセスＲは、前記マウント部１１１の安定した強度を提供するために第２深さ以下に提供される。
前記リセスＲの深さＴ１と幅Ｗ４は、前記接着剤１３０の形成位置及び固定力に影響を及ぼす。前記リセスＲの深さＴ１と幅Ｗ４は、前記マウント部１１１と前記発光素子１２０の間に配置される前記接着剤１３０によって十分な固定力が提供されるように決定される。
例えば、前記リセスＲの深さＴ１は数十μmに提供される。前記リセスＲの深さＴ１は４０μm〜６０μmに提供される。
また、前記リセスＲの幅Ｗ４は数百μmに提供される。前記リセスＲの幅Ｗ４は、前記第１電極１２１と前記第２電極１２２の間の間隔より狭く提供される。前記リセスＲの幅Ｗ４は１４０μm〜１６０μmに提供される。例えば、前記リセスＲの幅Ｗ４は１５０μmに提供される。
前記第１貫通ホールＴＨ１の深さＴ２は、前記マウント部１１１の厚さに対応して提供される。前記第１貫通ホールＴＨ１の深さＴ２は、前記マウント部１１１の安定した強度を維持できる厚さで提供される。
例えば、前記第１貫通ホールＴＨ１の深さＴ２は数百μmに提供される。前記第１貫通ホールＴＨ１の深さＴ２は１８０μm〜２２０μmに提供される。例えば、前記第１貫通ホールＴＨ１の深さＴ２は２００μmに提供される。
例えば、前記Ｔ２、Ｔ１の厚さは少なくとも１００μmに提供される。これは、前記マウント部１１１のクラックフリー(crack free)を提供できる射出工程の厚さが考慮されたものである。
実施例によれば、Ｔ１厚さとＴ２厚さの比(Ｔ２/Ｔ１)は２〜１０で提供される。例えば、Ｔ２の厚さが２００μmに提供される場合、Ｔ１の厚さは２０μm〜１００μmに提供される。
また、実施例によれば、図２に示されたように、前記リセスＲの長さＬ２は、前記第２貫通ホールＴＨ２の長さＬ１より大きく提供される。前記第２貫通ホールＴＨ２の長さＬ１は、前記発光素子１２０の短軸方向の長さＬ２より小さく提供される。また、前記リセスＲの長さＬ２は、前記発光素子１２０の短軸方向の長さＬ２より大きく提供される。
実施例に係る発光素子パッケージの製造工程において、前記発光素子１２０の下部に提供される前記接着剤１３０の量が多い場合、前記リセスＲに提供された前記接着剤１３０が前記発光素子１２０の下部に接着されてあふれる部分は、前記リセスＲの長さＬ２方向に移動できるようになる。これによって、前記接着剤１３０の量が設計より多く塗布される場合にも、前記発光素子１２０が前記マウント部１１１から浮き上がることなく安定的に固定される。
また、前記リセスＲの幅は、第２方向に均一に配置され、第３方向に突出部を有することができる。前記リセスＲは、前記発光素子１２０を前記マウント部１１１に配置するためのアラインキー(Align key)の機能をすることができる。よって、前記リセスＲを介して前記発光素子１２０を前記マウント部１１１に配置するとき、前記発光素子１２０を所望の位置に配置できる基準となる機能を提供することができる。
また、実施例に係る発光素子パッケージ１００は、図１に示されたように、モールディング部１４０を含むことができる。
前記モールディング部１４０は、前記発光素子１２０の上に提供される。前記モールディング部１４０は、前記マウント部１１１の上に配置される。前記モールディング部１４０は、前記反射部１１３によって提供されたキャビティＣに配置される。
前記モールディング部１４０は絶縁物質を含むことができる。また、前記モールディング部１４０は、前記発光素子１２０から放出される光を受けて、波長変換された光を提供する波長変換手段を含むことができる。例えば、前記モールディング部１４０は、蛍光体、量子ドット等を含むことができる。
また、実施例によれば、前記半導体層１２３は化合物半導体として提供される。前記半導体層１２３は、例えばII族-VI族またはIII族-V族化合物半導体として提供される。例えば、前記半導体層１２３は、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、リン(P)、ヒ素(As)、窒素(N)から選択された少なくとも２以上の元素を含んで提供される。
前記半導体層１２３は、第１導電型半導体層、活性層、第２導電型半導体層を含むことができる。
前記第１及び第２導電型半導体層は、III族-V族またはII族-VI族の化合物半導体のうち少なくとも１つによって具現することができる。前記第１及び第２導電型半導体層は、例えばInxAlyGa１-x-yN(０≦x≦１、０≦y≦１、０≦x+y≦１)の組成式を有する半導体材料から形成される。例えば、前記第１及び第２導電型半導体層は、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP等を含む群から選択された少なくとも１つを含むことができる。前記第１導電型半導体層は、Si、Ge、Sn、Se、Te等のｎ型ドーパントがドーピングされたｎ型半導体層からなることができる。前記第２導電型半導体層は、Mg、Zn、Ca、Sr、Ba等のｐ型ドーパントがドーピングされたｐ型半導体層からなることができる。
前記活性層は、化合物半導体から具現することができる。前記活性層は、例えばIII族-V族またはII族-VI族の化合物半導体のうち少なくとも１つによって具現することができる。前記活性層が多重井戸構造で具現された場合、前記活性層は、交互に配置された複数の井戸層と複数の障壁層を含むことができ、InxAlyGa１-x-yN(０≦x≦１、０≦y≦１、０≦x+y≦１)の組成式を有する半導体材料で配置される。例えば、前記活性層は、InGaN/GaN、GaN/AlGaN、AlGaN/AlGaN、InGaN/AlGaN、InGaN/InGaN、AlGaAs/GaAs、InGaAs/GaAs、InGaP/GaP、AlInGaP/InGaP、InP/GaAsを含む群から選択された少なくとも１つを含むことができる。
図３〜図６を参照して、本発明の実施例に係る発光素子パッケージの製造方法を説明する。
図３〜図６を参照して、本発明の実施例に係る発光素子パッケージの製造方法を説明することにおいて、図１及び図２を参照して説明された内容と重なる事項に対しては、説明を省略する場合もある。
まず、本発明の実施例に係る発光素子パッケージの製造方法によれば、図３に示されたように、臨時基板２１０の上に本体１１０が提供される。
図３には、前記臨時基板２１０の上に前記本体１１０が１つのみ提供されているが、実施例によれば、前記臨時基板２１０に１つの本体１１０が提供されてもよく、複数の本体１１０が配置されてもよい。また、１つの本体１１０または複数の本体１１０は、射出工程等により前記臨時基板２１０の上に提供することもできる。
本発明の実施例に係る発光素子パッケージの製造方法によれば、一種のチップスケールのパッケージ工程を適用することができる。
例えば、前記臨時基板２１０は、ポリイミド系樹脂、ガラス、アクリル系樹脂、エポキシ系樹脂、シリコン系樹脂等を含む群から選択された少なくとも１つを含むことができる。
前記本体１１０は、マウント部１１１と反射部１１３を含むことができる。前記本体１１０は、第１貫通ホールＴＨ１と第２貫通ホールＴＨ２を含むことができる。また、前記本体１１０は、リセスＲを含むことができる。
前記第１貫通ホールＴＨ１は、前記マウント部１１１に提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１を貫通して提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１の上面と下面を第１方向に貫通して提供される。
前記第２貫通ホールＴＨ２は、前記マウント部１１１に提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１を貫通して提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１の上面と下面を第１方向に貫通して提供される。
前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、相互離隔して配置される。
前記リセスＲは、前記マウント部１１１に提供される。前記リセスＲは、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間に提供される。前記リセスＲは、前記マウント１１１の上面から下面方向に凹むように提供される。
次に、実施例に係る発光素子パッケージの製造方法によれば、図４に示されたように、前記リセスＲに接着剤１３０が提供される。
前記接着剤１３０は、前記リセスＲ領域にdoting方式等により提供される。例えば、前記接着剤１３０は、前記リセスＲが形成された領域に一定量提供され、前記リセスＲを溢れるように提供される。
そして、実施例に係る発光素子パッケージの製造方法によれば、図５に示されたように、前記マウント部１１１の上に発光素子１２０が提供される。
実施例によれば、前記発光素子１２０が前記マウント部１１１の上に配置される過程で、前記リセスＲは一種のアラインキー(align key)の役割をすることもできる。
前記発光素子１２０は、前記接着剤１３０によって前記マウント部１１１に固定される。前記リセスＲに提供された前記接着剤１３０の一部は、前記第１電極１２１と第２電極１２２の方向に移動して硬化する。これによって、前記発光素子１２０の下面と前記マウント部１１１の上面の間の広い領域に前記接着剤１３０が提供され、前記発光素子１２０と前記マウント部１１１の間の固定力が向上する。
実施例によれば、前記第１貫通ホールＴＨ１は、前記発光素子１２０の前記第１電極１２１の下に配置される。前記第１貫通ホールＴＨ１は、前記発光素子１２０の前記第１電極１２１と重なって提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１の上面から下面に向かう第１方向に前記発光素子１２０の前記第１電極１２１と重なって提供される。
前記第２貫通ホールＴＨ２は、前記発光素子１２０の前記第２電極１２２の下に配置される。前記第２貫通ホールＴＨ２は、前記発光素子１２０の前記第２電極１２２と重なって提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１の上面から下面に向かう第１方向に前記発光素子１２０の前記第２電極１２２と重なって提供される。
次に、実施例に係る発光素子パッケージの製造方法によれば、図６に示されたように、前記発光素子１２０の上にモールディング部１４０が提供され、前記臨時基板２１０が除去されることで、実施例に係る発光素子パッケージ１００が提供される。
このように、実施例に係る発光素子パッケージ１００は、図６に示されたように、前記第１貫通ホールＴＨ１を介して前記第１電極１２１の下面が露出される。また、前記第２貫通ホールＴＨ２を介して前記第２電極１２２の下面が露出される。
実施例に係る発光素子パッケージ１００は、図１〜図６を参照して説明されたように、前記本体１１０の形成において、従来のリードフレームが適用されない。
従来のリードフレームが適用される発光素子パッケージの場合、リードフレームを形成する工程がさらに必要であるが、本発明の実施例に係る発光素子パッケージの製造方法によれば、リードフレームを形成する工程を必要としない。これによって、本発明の実施例に係る発光素子パッケージの製造方法によれば、工程時間が短縮されるだけでなく、材料も節減できる効果がある。
また、従来のリードフレームが適用される発光素子パッケージの場合、リードフレームの劣化防止のために銀等のメッキ工程がさらに必要であるが、本発明の実施例に係る発光素子パッケージの製造方法によれば、リードフレームを必要としないので、銀メッキ等の追加工程が不必要となる。このように、本発明の実施例に係る発光素子パッケージの製造方法によれば、製造コストを削減し、製造収率を向上させることができる。
実施例に係る発光素子パッケージ１００は、前記第１貫通ホールＴＨ１領域を介して前記第１電極１２１に電源が連結され、前記第２貫通ホールＴＨ２領域を介して前記第２電極１２２に電源が連結される。
これによって、前記第１電極１２１及び前記第２電極１２２を介して供給される駆動電源によって、前記発光素子１２０が駆動されることになる。そして、前記発光素子１２０から発光された光は、前記本体１１０の上部方向に提供可能となる。
一方、以上で説明された実施例に係る発光素子パッケージ１００は、サブマウントまたは回路基板等に実装されて供給されてもよい。
図７を参照して、本発明の実施例に係る発光素子パッケージの別の例を説明する。図７は本発明の実施例に係る発光素子パッケージの別の例を示した図である。
図７に示された本発明の実施例に係る発光素子パッケージは、図１〜図６を参照して説明された発光素子パッケージ１００が回路基板３１０に実装されて供給される例を示したものである。例えば、前記回路基板３１０に実装される発光素子パッケージ１００は、照明装置に用いることができる。
図７を参照して、本発明の実施例に係る発光素子パッケージを説明することにおいて、図１〜図６を参照して説明された内容と重なる事項に対しては、説明を省略する場合もある。
実施例に係る発光素子パッケージ２００は、図７に示されたように、回路基板３１０、本体１１０、発光素子１２０を含むことができる。
前記回路基板３１０は、第１パッド３１０、第２パッド３２０、基板３１３を含むことができる。前記基板３１３に前記発光素子１２０の駆動を制御する電源供給回路が提供される。
前記本体１１０は、前記回路基板３１０の上に配置される。前記第１パッド３１１と前記第１電極１２１が電気的に連結される。前記第２パッド３１２と前記第２電極１２２が電気的に連結される。
前記第１パッド３１１と前記第２パッド３１２は、導電性物質を含むことができる。例えば、前記第１パッド３１１と前記第２パッド３１２は、Ti、Cu、Ni、Au、Cr、Ta、Pt、Sn、Ag、P、Fe、Sn、Zn、Alを含む群から選択された少なくとも１つの物質またはその合金を含むことができる。前記第１パッド３１１と前記第２パッド３１２は、単層または多層で提供される。
前記本体１１０は、マウント部１１１と反射部１１３を含むことができる。
前記本体１１０は上面から下面まで第１方向に貫通する第１貫通ホールＴＨ１と第２貫通ホールＴＨ２を含むことができる。前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、前記マウント部１１１の上面から下面まで第１方向に貫通して提供される。
前記発光素子１２０は、第１電極１２１、第２電極１２２、半導体層１２３を含むことができる。
前記発光素子１２０は、前記本体１１０の上に配置される。前記発光素子１２０は、前記マウント部１１１の上に配置される。前記発光素子１２０は、前記反射部１１３によって提供されるキャビティＣ内に配置される。
前記第１電極１２１は、前記発光素子１２０の下部面に配置される。前記第２電極１２２は、前記発光素子１２０の下部面に配置される。前記第１電極１２１と前記第２電極１２２は、前記発光素子１２０の下部面で相互離隔して配置される。
前記第１電極１２１は、前記半導体層１２３と前記マウント部１１１の間に配置される。前記第２電極１２２は、前記半導体層１２３と前記マウント部１１１の間に配置される。
前記第１貫通ホールＴＨ１は、前記発光素子１２０の前記第１電極１２１の下に配置される。前記第１貫通ホールＴＨ１は、前記発光素子１２０の前記第１電極１２１と重なって提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１の上面から下面に向かう第１方向に前記発光素子１２０の前記第１電極１２１と重なって提供される。
前記第１貫通ホールＴＨ１は、前記第１パッド３１１と重なって提供される。前記第１電極１２１と前記第１パッド３１１は、垂直方向において相互重なって提供される。
前記第２貫通ホールＴＨ２は、前記発光素子１２０の前記第２電極１２２の下に配置される。前記第２貫通ホールＴＨ２は、前記発光素子１２０の前記第２電極１２２と重なって提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１の上面から下面に向かう第１方向に前記発光素子１２０の前記第２電極１２２と重なって提供される。
前記第２貫通ホールＴＨ２は、前記第２パッド３１２と重なって提供される。前記第２電極１２２と前記第２パッド３１２は、垂直方向において相互重なって提供される。
前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、相互離隔して配置される。前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、前記発光素子１２０の下部面の下で相互離隔して配置される。
実施例に係る発光素子パッケージ２００は、図７に示されたように、第１ボンディング層３２１と第２ボンディング層３２２を含むことができる。
前記第１ボンディング層３２１は、前記本体１１０が前記回路基板３１０に実装される工程で、前記第１電極１２１と電気的に連結される。
例えば、前記第１ボンディング層３２１は、前記本体１１０が前記回路基板３１０に実装されるリフロー(reflow)工程で、前記第１パッド３１１に提供されたバンプまたはボンディング物質が前記第１貫通ホールＴＨ１方向に挿入されて形成される。
前記第１ボンディング層３２１は、前記本体１１０と前記回路基板３１０の間のボンディング工程で、一種の毛細管現象等によってボンディング物質が前記第１貫通ホールＴＨ１の内部に移動して形成される。
前記第２ボンディング層３２２は、前記本体１１０が前記回路基板３１０に実装される工程で、前記第２電極１２２と電気的に連結される。
例えば、前記第２ボンディング層３２２は、前記本体１１０が前記回路基板３１０に実装されるリフロー(reflow)工程で、前記第２パッド３１２に提供されたバンプまたはボンディング物質が前記第２貫通ホールＴＨ２方向に挿入されて形成される。
前記第２ボンディング層３２２は、前記本体１１０と前記回路基板３１０の間のボンディング工程で、一種の毛細管現象等によってボンディング物質が前記第２貫通ホールＴＨ２の内部に移動して形成される。
前記第１ボンディング層３２１と前記第２ボンディング層３２２は、チタン(Ti)、銅(Cu)、ニッケル(Ni)、金(Au)、クロム(Cr)、タンタル(Ta)、白金(Pt)、錫(Sn)、銀(Ag)、リン(P)を含む群から選択された少なくとも１つの物質または選択的合金から形成される。
実施例によれば、前記第１ボンディング層３２１によって前記回路基板３１０の前記第１パッド３１１と前記第１電極１２１が電気的に連結される。また、前記第２ボンディング層３２２によって前記回路基板３１０の前記第２パッド３１２と前記第２電極１２２が電気的に連結される。
一方、実施例によれば、前記本体１１０は、共晶ボンディングによって前記回路基板３１０に実装される。
また、実施例に係る発光素子パッケージ２００は、図７に示されたように、リセスＲを含むことができる。
前記リセスＲは、前記マウント部１１１に提供される。前記リセスＲは、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間に提供される。前記リセスＲは、前記マウント１１１の上面から下面方向に凹むように提供される。前記リセスＲは、前記発光素子１２０の下に配置される。
実施例に係る発光素子パッケージ２００は、図７に示されたように、接着剤１３０を含むことができる。
前記接着剤１３０は、前記リセスＲに配置される。前記接着剤１３０は、前記発光素子１２０と前記マウント部１１１の間に配置される。前記接着剤１３０は、前記第１電極１２１と前記第２電極１２２の間に配置される。例えば、前記接着剤１３０は、前記第１電極１２１の側面と前記第２電極１２２の側面に接触して配置される。
前記接着剤１３０は、前記発光素子１２０と前記マウント部１１１の間の安定した固定力を提供することができる。前記接着剤１３０は、例えば前記マウント部１１１の上面に直接接触して配置される。また、前記接着剤１３０は、前記発光素子１２０の下部面に直接接触して配置される。
例えば、前記接着剤１３０は、エポキシ(epoxy)系の物質、シリコン(silicone)系の物質、エポキシ系の物質とシリコン系の物質を含むハイブリッド(hybrid)物質のうち少なくとも１つを含むことができる。
前記リセスＲは、前記発光素子１２０の下面と前記マウント部１１１の上面の間に前記接着剤１３０が十分に提供されるように第１深さ以上に提供される。また、前記リセスＲは、前記マウント部１１１の安定した強度を提供するために第２深さ以下に提供される。
前記リセスＲの深さＴ１と幅Ｗ４は、前記接着剤１３０の形成位置及び固定力に影響を及ぼす。前記リセスＲの深さＴ１と幅Ｗ４は、前記マウント部１１１と前記発光素子１２０の間に配置される前記接着剤１３０によって十分な固定力が提供されるように決定される。
例えば、前記リセスＲの深さＴ１は数十μmに提供される。前記リセスＲの深さＴ１は４０μm〜６０μmに提供される。例えば、前記リセスＲの深さＴ１は５０μmに提供される。
また、前記リセスＲの幅Ｗ４は数百μmに提供される。前記リセスＲの幅Ｗ４は、前記第１電極１２１と前記第２電極１２２の間の間隔より狭く提供される。前記リセスＲの幅Ｗ４は１４０μm〜１６０μmに提供される。例えば、前記リセスＲの幅Ｗ４は１５０μmに提供される。
前記第１貫通ホールＴＨ１の深さＴ２は、前記マウント部１１１の厚さに対応して提供される。前記第１貫通ホールＴＨ１の深さＴ２は、前記マウント部１１１を形成可能な厚さで提供される。例えば、前記第１貫通ホールＴＨ１の深さＴ２は数百μmに提供される。前記第１貫通ホールＴＨ１の深さＴ２は１８０μm〜２２０μmに提供される。例えば、前記第１貫通ホールＴＨ１の深さＴ２は２００μmに提供される。
また、実施例に係る発光素子パッケージ２００は、図７に示されたように、モールディング部１４０を含むことができる。
前記モールディング部１４０は、前記発光素子１２０の上に提供される。前記モールディング部１４０は、前記マウント部１１１の上に配置される。前記モールディング部１４０は、前記反射部１１３によって提供されたキャビティＣに配置される。
実施例に係る発光素子パッケージ２００は、図７を参照して説明されたように、前記本体１１０の形成において、従来のリードフレームが適用されない。
従来のリードフレームが適用される発光素子パッケージの場合、リードフレームを形成する工程がさらに必要であるが、本発明の実施例に係る発光素子パッケージによれば、リードフレームを形成する工程を必要としない。これによって、本発明の実施例に係る発光素子パッケージの製造方法によれば、工程時間が短縮されるだけでなく、材料も節減できる効果がある。
また、従来のリードフレームが適用される発光素子パッケージの場合、リードフレームの劣化防止のために銀等のメッキ工程がさらに必要であるが、本発明の実施例に係る発光素子パッケージによれば、リードフレームを必要としないので、銀メッキ等の追加工程が不必要となる。このように、本発明の実施例に係る発光素子パッケージの製造方法によれば、製造コストを削減し、製造収率を向上させることができる。
図８は本発明の実施例に係る発光素子パッケージのさらに別の例を示した図である。図８を参照して、本発明の実施例に係る発光素子パッケージのさらに別の例を説明することにおいて、図１〜図７を参照して説明された内容と重なる事項に対しては、説明を省略する場合もある。また、前記図８に適用される発光素子パッケージは、照明装置に利用することができる。
実施例に係る発光素子パッケージ３００は、図８に示されたように、本体１１０、発光素子１２０、第１導電層４１１、第２導電層４１２を含むことができる。
前記本体１１０は、マウント部１１１と反射部１１３を含むことができる。前記反射部１１３は、前記マウント部１１１の上に配置される。前記反射部１１３は、前記マウント部１１１の上部面の周りに配置される。前記反射部１１３は、前記マウント部１１１の上部面の上にキャビティＣを提供することができる。
実施例によれば、前記発光素子１２０は、第１電極１２１、第２電極１２２、半導体層１２３を含むことができる。
前記発光素子１２０は、前記本体１１０の上に配置される。前記発光素子１２０は、前記マウント部１１１の上に配置される。前記発光素子１２０は、前記反射部１１３によって提供される前記キャビティＣ内に配置される。
前記第１電極１２１は、前記発光素子１２０の下部面に配置される。前記第２電極１２２は、前記発光素子１２０の下部面に配置される。前記第１電極１２１と前記第２電極１２２は、前記発光素子１２０の下部面で相互離隔して配置される。
前記第１電極１２１は、前記半導体層１２３と前記マウント部１１１の間に配置される。前記第２電極１２２は、前記半導体層１２３と前記マウント部１１１の間に配置される。
一方、実施例に係る発光素子パッケージ３００は、図８に示されたように、第１貫通ホールＴＨ１と第２貫通ホールＴＨ２を含むことができる。
前記第１貫通ホールＴＨ１は、前記マウント部１１１に提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１を貫通して提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１の上面と下面を第１方向に貫通して提供される。
前記第１貫通ホールＴＨ１は、前記発光素子１２０の前記第１電極１２１の下に配置される。前記第１貫通ホールＴＨ１は、前記発光素子１２０の前記第１電極１２１と重なって提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１の上面から下面に向かう第１方向に前記発光素子１２０の前記第１電極１２１と重なって提供される。
前記第２貫通ホールＴＨ２は、前記マウント部１１１に提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１を貫通して提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１の上面と下面を第１方向に貫通して提供される。
前記第２貫通ホールＴＨ２は、前記発光素子１２０の前記第２電極１２２の下に配置される。前記第２貫通ホールＴＨ２は、前記発光素子１２０の前記第２電極１２２と重なって提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１の上面から下面に向かう第１方向に前記発光素子１２０の前記第２電極１２２と重なって提供される。
前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、相互離隔して配置される。前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、前記発光素子１２０の下部面の下で相互離隔して配置される。
実施例によれば、前記第１貫通ホールＴＨ１の上部領域の幅Ｗ１が前記第１電極１２１の幅より小さくまたは同一に提供される。また、前記第２貫通ホールＴＨ２の上部領域の幅が前記第２電極１２２の幅より小さくまたは同一に提供される。
前記第２貫通ホールＴＨ２の上部領域から前記第２電極１２２の側面終端までの距離Ｗ６は数十μmに提供される。例えば、前記第２貫通ホールＴＨ２の上部領域から前記第２電極１２２の側面終端までの距離Ｗ６は４０μm〜６０μmに提供される。前記第２貫通ホールＴＨ２の上部領域から前記第２電極１２２の側面終端までの距離Ｗ６は５０μmのレベルで提供される。
また、前記第１貫通ホールＴＨ１の上部領域の幅Ｗ１が前記第１貫通ホールＴＨ１の下部領域の幅Ｗ２より小さくまたは同一に提供される。また、前記第２貫通ホールＴＨ２の上部領域の幅が前記第２貫通ホールＴＨ２の下部領域の幅より小さくまたは同一に提供される。
前記第１貫通ホールＴＨ１は、下部領域から上部領域に行くほど幅が漸減する傾斜した形態で提供される。前記第２貫通ホールＴＨ２は下部領域から上部領域に行くほど幅が漸減する傾斜した形態で提供される。
前記マウント部１１１の下面領域で、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間の幅Ｗ３は数百μmに提供される。前記マウント部１１１の下面領域で、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間の幅Ｗ３は１００μm〜１５０μmに提供される。
前記マウント部１１１の下面領域で、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間の幅Ｗ３は、実施例に係る発光素子パッケージ１００が以後回路基板、サブマウント等に実装される場合に、ボンディングパッド間の短絡(short)が発生することを防止するために、一定距離以上に提供されるように選択することができる。
実施例に係る発光素子パッケージ３００は、図８に示されたように、リセスＲを含むことができる。
前記リセスＲは、前記マウント部１１１に提供される。前記リセスＲは、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間に提供される。前記リセスＲは、前記マウント１１１の上面から下面方向に凹むように提供される。前記リセスＲは、前記発光素子１２０の下に配置される。
実施例に係る発光素子パッケージ３００は、図８に示されたように、接着剤１３０を含むことができる。
前記接着剤１３０は、前記リセスＲに配置される。前記接着剤１３０は、前記発光素子１２０と前記マウント部１１１の間に配置される。前記接着剤１３０は、前記第１電極１２１と前記第２電極１２２の間に配置される。例えば、前記接着剤１３０は、前記第１電極１２１の側面と前記第２電極１２２の側面に接触して配置される。
また、前記接着剤１３０は、前記発光素子と前記マウント部１１１の間で硬化した後には、前記発光素子１２０の下部面に放出される光を拡散させる機能を提供することができる。
前記接着剤１３０は、前記発光素子１２０と前記マウント部１１１の間の安定した固定力を提供することができる。前記接着剤１３０は、例えば前記マウント部１１１の上面に直接接触して配置される。また、前記接着剤１３０は、前記発光素子１２０の下部面に直接接触して配置される。
例えば、前記接着剤１３０は、エポキシ(epoxy)系の物質、シリコン(silicone)系の物質、エポキシ系の物質とシリコン系の物質を含むハイブリッド(hybrid)物質のうち少なくとも１つを含むことができる。
実施例によれば、前記リセスＲの深さＴ１は、前記第１貫通ホールＴＨ１の深さＴ２または前記第２貫通ホールＴＨ２の深さＴ２より小さく提供される。
前記リセスＲの深さＴ１は、前記接着剤１３０の接着力を考慮して決定される。また、前記リセスＲの深さＴ１は、前記マウント部１１１の安定した強度を考慮して決定される。
前記リセスＲは、前記発光素子１２０の下面と前記マウント部１１１の上面の間に前記接着剤１３０が十分に提供されるように第１深さ以上に提供される。また、前記リセスＲは、前記マウント部１１１の安定した強度を提供するために第２深さ以下に提供される。
前記リセスＲの深さＴ１と幅Ｗ４は、前記接着剤１３０の形成位置及び固定力に影響を及ぼす。前記リセスＲの深さＴ１と幅Ｗ４は、前記マウント部１１１と前記発光素子１２０の間に配置される前記接着剤１３０によって十分な固定力が提供されるように決定される。
例えば、前記リセスＲの深さＴ１は数十μmに提供される。前記リセスＲの深さＴ１は４０μm〜６０μmに提供される。
また、前記リセスＲの幅Ｗ４は数百μmに提供される。前記リセスＲの幅Ｗ４は、前記第１電極１２１と前記第２電極１２２の間の間隔より狭く提供される。前記リセスＲの幅Ｗ４は１４０μm〜１６０μmに提供される。例えば、前記リセスＲの幅Ｗ４は１５０μmに提供される。
前記第１貫通ホールＴＨ１の深さＴ２は、前記マウント部１１１の厚さに対応して提供される。前記第１貫通ホールＴＨ１の深さＴ２は、前記マウント部１１１の安定した強度を維持できる厚さで提供される。
例えば、前記第１貫通ホールＴＨ１の深さＴ２は数百μmに提供される。前記第１貫通ホールＴＨ１の深さＴ２は１８０μm〜２２０μmに提供される。例えば、前記第１貫通ホールＴＨ１の深さＴ２は２００μmに提供される。
また、実施例に係る発光素子パッケージ３００は、図８に示されたように、前記第１導電層４１１と前記第２導電層４１２を含むことができる。
前記第１導電層４１１は、前記第１貫通ホールＴＨ１内に配置される。前記第１導電層４１１は、前記第１電極１２１の下部面に直接接触して配置される。前記第１導電層４１１は、前記第１電極１２１と垂直方向において相互重なって提供される。
例えば、前記第１導電層４１１の上面の幅は、前記第１貫通ホールＴＨ１の上面の幅と同一に提供される。前記第１導電層４１１の上面の幅は、前記第１電極１２１の幅と同一またはより小さく提供される。
前記第１導電層４１１の上面は、前記マウント部１１１の上面と同一平面に配置される。前記第１導電層４１１の下面は、前記マウント部１１１の下面と同一平面に提供される。
前記第２導電層４１２は、前記第２貫通ホールＴＨ２内に配置される。前記第２導電層４１２は、前記第２電極１２２の下部面に直接接触して配置される。前記第２導電層４１２は、前記第２電極１２２と垂直方向において相互重なって提供される。
例えば、前記第２導電層４１２の上面の幅は、前記第２貫通ホールＴＨ２の上面の幅と同一に提供される。前記第２導電層４１２の上面の幅は、前記第２電極１２２の幅と同一またはより小さく提供される。
前記第２導電層４１２の上面は、前記マウント部１１１の上面と同一平面に配置される。前記第２導電層４１２の下面は、前記マウント部１１１の下面と同一平面に提供される。
前記第１導電層４１１と前記第２導電層４１２は、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２内に配置されて、回路基板２１０の上に配置される前記発光素子１２０に注入される電流を円滑にし、前記発光素子パッケージ１００を回路基板２１０の上に実装する機能を提供することができる。
図１２に示された実施例のように、前記第１導電層４１１と前記第２導電層４１２は、回路基板２１０の上にはんだ物質を配置し、前記発光素子パッケージ１００を実装してはんだ物質が前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２内に配置されるようにすることができ、図７及び/または図１４に示された実施例のように、前記第１導電層４１１と前記第２導電層４１２は、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２内に配置された後、前記第１導電層４１１及び前記第２導電層４１２と回路基板２１０の間に第１及び第２ボンディング層４２１、４２２及び/または第１及び第２パッド３１１、３１２を配置して、前記発光素子パッケージ１００を回路基板２１０に実装することができる。
図１２に示された実施例の構成は、前記発光素子パッケージ１００を回路基板２１０に実装する工程を短縮し、前記発光素子パッケージ１００を安価で提供することができ、図７及び/または図１４に示された実施例の構成は、回路基板２１０と前記発光素子パッケージ１００の間の接着力を改善することができる。よって、ユーザーは、回路基板２１０の上に実装される前記発光素子パッケージ１００の適用分野に応じて、多様に構成することができる。
例えば、前記第１導電層４１１と前記第２導電層４１２は、Ag、Au、Pt等を含む群から選択された１つの物質またはその合金を含むことができる。ただし、これに限定されるものではなく、導電性機能を確保できる物質を用いることができる。
また、実施例に係る発光素子パッケージ３００は、図８に示されたように、モールディング部１４０を含むことができる。
前記モールディング部１４０は、前記発光素子１２０の上に提供される。前記モールディング部１４０は、前記マウント部１１１の上に配置される。前記モールディング部１４０は、前記反射部１１３によって提供されたキャビティＣに配置される。
以下、図９〜図１３を参照して、本発明の実施例に係る発光素子パッケージの製造方法を説明する。
図９〜図１３を参照して、本発明の実施例に係る発光素子パッケージの製造方法を説明することにおいて、図１〜図８を参照して説明された内容と重なる事項に対しては、説明を省略する場合もある。
まず、実施例に係る発光素子パッケージの製造方法によれば、図９に示されたように、臨時基板２１０の上に本体１１０が提供される。
図９には、前記臨時基板２１０の上に前記本体１１０が１つのみ提供されているが、実施例によれば、前記臨時基板２１０に１つの本体１１０が配置されてもよく、複数の本体１１０が配置されてもよい。また、１つの本体１１０または複数の本体１１０は、射出工程等により前記臨時基板２１０の上に提供することもできる。
本発明の実施例に係る発光素子パッケージの製造方法によれば、一種のチップスケールのパッケージ工程を適用することができる。
前記本体１１０は、マウント部１１１と反射部１１３を含むことができる。前記本体１１０は、第１貫通ホールＴＨ１と第２貫通ホールＴＨ２を含むことができる。また、前記本体１１０はリセスＲを含むことができる。
前記第１貫通ホールＴＨ１は、前記マウント部１１１に提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１を貫通して提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１の上面と下面を第１方向に貫通して提供される。
前記第２貫通ホールＴＨ２は、前記マウント部１１１に提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１を貫通して提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１の上面と下面を第１方向に貫通して提供される。
前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、相互離隔して配置される。
前記リセスＲは、前記マウント部１１１に提供される。前記リセスＲは、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間に提供される。前記リセスＲは、前記マウント１１１の上面から下面方向に凹むように提供される。
そして、実施例に係る発光素子パッケージの製造方法によれば、図１０に示されたように、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２に導電層が形成される。前記第１貫通ホールＴＨ１に第１導電層４１１が形成され、前記第２貫通ホールＴＨ２に第２導電層４１２が形成される。
前記第１導電層４１１と前記第２導電層４１２は、例えば導電性ペーストを利用して形成される。前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２に導電性ペーストが塗布されても良い。
例えば、導電性ペーストは、Ag、Au、Pt等を含む群から選択された１つの物質またはその合金を含むことができる。
続いて、実施例に係る発光素子パッケージの製造方法によれば、図１１に示されたように、前記マウント部１１１の上に発光素子１２０が提供される。
実施例によれば、前記発光素子１２０が前記マウント部１１１の上に配置される過程で、前記リセスＲは一種のアラインキー(align key)の役割をすることもできる。
前記発光素子１２０の第１電極１２１が前記第１導電層４１１の上に配置される。また、前記発光素子１２０の第２電極１２２が前記第２導電層４１２の上に配置される。
実施例によれば、前記第１貫通ホールＴＨ１は、前記発光素子１２０の前記第１電極１２１の下に配置される。前記第１貫通ホールＴＨ１は、前記発光素子１２０の前記第１電極１２１と重なって提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１の上面から下面に向かう第１方向に前記発光素子１２０の前記第１電極１２１と重なって提供される。
前記第２貫通ホールＴＨ２は、前記発光素子１２０の前記第２電極１２２の下に配置される。前記第２貫通ホールＴＨ２は、前記発光素子１２０の前記第２電極１２２と重なって提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１の上面から下面に向かう第１方向に前記発光素子１２０の前記第２電極１２２と重なって提供される。
次に、実施例に係る発光素子パッケージの製造方法によれば、図１２に示されたように、前記リセスＲに接着剤１３０が提供される。
前記接着剤１３０は、前記リセスＲ領域にdoting方式等により提供される。前記リセスＲに塗布された前記接着剤１３０は、毛細管現象等により前記発光素子１２０の下部領域に移動する。
前記発光素子１２０は、前記接着剤１３０によって前記マウント部１１１に固定される。前記リセスＲに提供された前記接着剤１３０の一部は、前記第１電極１２１と第２電極１２２の方向に移動して硬化する。これによって、前記発光素子１２０の下面と前記マウント部１１１の上面の間の広い領域に前記接着剤１３０が提供され、前記発光素子１２０と前記マウント部１１１の間の固定力が向上する。
そして、図１３に示されたように、前記発光素子１２０の上にモールディング部１４０が提供され、前記臨時基板２１０が除去されることで、実施例に係る発光素子パッケージ３００が提供される。
実施例に係る発光素子パッケージ３００は、図８〜図１３を参照して説明されたように、前記本体１１０の形成において、従来のリードフレームが適用されない。
従来のリードフレームが適用される発光素子パッケージの場合、リードフレームを形成する工程がさらに必要であるが、本発明の実施例に係る発光素子パッケージの製造方法によれば、リードフレームを形成する工程を必要としない。これによって、本発明の実施例に係る発光素子パッケージの製造方法によれば、工程時間が短縮されるだけでなく、材料も節減できる効果がある。
また、従来のリードフレームが適用される発光素子パッケージの場合、リードフレームの劣化防止のために銀等のメッキ工程がさらに必要であるが、本発明の実施例に係る発光素子パッケージの製造方法によれば、リードフレームを必要としないので、銀メッキ等の追加工程を省略することができる。よって、前記発光素子パッケージの実施例は、銀メッキ等の物質が変色する問題点を解決することができ、工程を省略できるので、製造コストを節減することができる。よって、本発明の実施例に係る発光素子パッケージの製造方法によれば、製造コストを削減し、製造収率及び製品の信頼性を向上させることができる。
実施例に係る発光素子パッケージ３００は、前記第１導電層４１１を介して前記第１電極１２１に電源が連結され、前記第２導電層４１２を介して前記第２電極１２２に電源が連結される。
これによって、前記第１電極１２１及び前記第２電極１２２を介して供給される駆動電源によって、前記発光素子１２０が駆動されることになる。そして、前記発光素子１２０から発光された光は、前記本体１１０の上部方向に提供可能となる。
一方、以上で説明された実施例に係る発光素子パッケージ３００は、サブマウントまたは回路基板等に実装されて供給されてもよい。
次に、図１４を参照して、本発明の実施例に係る発光素子パッケージの別の例を説明する。図１４は本発明の実施例に係る発光素子パッケージのさらに別の例を示した図である。
図１４に示された本発明の実施例に係る発光素子パッケージは、図８〜図１３を参照して説明された発光素子パッケージ３００が回路基板３１０に実装されて供給される例を示したものである。図１４を参照して、本発明の実施例に係る発光素子パッケージを説明することにおいて、図１〜図１３を参照して説明された内容と重なる事項に対しては、説明を省略する場合もある。
実施例に係る発光素子パッケージ４００は、図１４に示されたように、回路基板３１０、本体１１０、発光素子１２０を含むことができる。
前記回路基板３１０は、第１パッド３１０、第２パッド３２０、基板３１３を含むことができる。前記基板３１３に前記発光素子１２０の駆動を制御する電源供給回路が提供される。
前記本体１１０は、前記回路基板３１０の上に配置される。前記第１パッド３１１と前記第１電極１２１が電気的に連結される。前記第２パッド３１２と前記第２電極１２２が電気的に連結される。
前記第１パッド３１１と前記第２パッド３１２は、導電性物質を含むことができる。例えば、前記第１パッド３１１と前記第２パッド３１２は、Ti、Cu、Ni、Au、Cr、Ta、Pt、Sn、Ag、P、Fe、Sn、Zn、Alを含む群から選択された少なくとも１つの物質またはその合金を含むことができる。前記第１パッド３１１と前記第２パッド３１２は、単層または多層で提供される。
前記本体１１０は、マウント部１１１と反射部１１３を含むことができる。
前記本体１１０は、上面から下面まで第１方向に貫通する第１貫通ホールＴＨ１と第２貫通ホールＴＨ２を含むことができる。前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、前記マウント部１１１の上面から下面まで第１方向に貫通して提供される。
前記発光素子１２０は、第１電極１２１、第２電極１２２、半導体層１２３を含むことができる。
前記発光素子１２０は、前記本体１１０の上に配置される。前記発光素子１２０は、前記マウント部１１１の上に配置される。前記発光素子１２０は、前記反射部１１３によって提供されるキャビティＣ内に配置される。
前記第１電極１２１は、前記発光素子１２０の下部面に配置される。前記第２電極１２２は、前記発光素子１２０の下部面に配置される。前記第１電極１２１と前記第２電極１２２は、前記発光素子１２０の下部面で相互離隔して配置される。
前記第１電極１２１は、前記半導体層１２３と前記マウント部１１１の間に配置される。前記第２電極１２２は、前記半導体層１２３と前記マウント部１１１の間に配置される。
前記第１貫通ホールＴＨ１は、前記発光素子１２０の前記第１電極１２１の下に配置される。前記第１貫通ホールＴＨ１は、前記発光素子１２０の前記第１電極１２１と重なって提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１の上面から下面に向かう第１方向に前記発光素子１２０の前記第１電極１２１と重なって提供される。
前記第１貫通ホールＴＨ１は、前記第１パッド３１１と重なって提供される。前記第１電極１２１と前記第１パッド３１１は、垂直方向において相互重なって提供される。
前記第２貫通ホールＴＨ２は、前記発光素子１２０の前記第２電極１２２の下に配置される。前記第２貫通ホールＴＨ２は、前記発光素子１２０の前記第２電極１２２と重なって提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１の上面から下面に向かう第１方向に前記発光素子１２０の前記第２電極１２２と重なって提供される。
前記第２貫通ホールＴＨ２は、前記第２パッド３１２と重なって提供される。前記第２電極１２２と前記第２パッド３１２は、垂直方向において相互重なって提供される。
前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、相互離隔して配置される。前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、前記発光素子１２０の下部面の下で相互離隔して配置される。
また、実施例に係る発光素子パッケージ４００は、図１４に示されたように、前記第１導電層４１１と前記第２導電層４１２を含むことができる。
前記第１導電層４１１は、前記第１貫通ホールＴＨ１に配置される。前記第１導電層４１１は、前記第１電極１２１の下部面に直接接触して配置される。前記第１導電層４１１は、前記第１電極１２１と垂直方向において相互重なって提供される。
前記第１導電層４１１の上面は、前記マウント部１１１の上面と同一平面に配置される。前記第１導電層４１１の下面は、前記マウント部１１１の下面と同一平面に提供される。
前記第２導電層４１２は、前記第２貫通ホールＴＨ２に配置される。前記第２導電層４１２は、前記第２電極１２２の下部面に直接接触して配置される。前記第２導電層４１２は、前記第２電極１２２と垂直方向において相互重なって提供される。
前記第２導電層４１２の上面は、前記マウント部１１１の上面と同一平面に配置される。前記第２導電層４１２の下面は、前記マウント部１１１の下面と同一平面に提供される。
例えば、前記第１導電層４１１と前記第２導電層４１２は、Ag、Au、Pt等を含む群から選択された１つの物質またはその合金を含むことができる。
実施例に係る発光素子パッケージ４００は、図１４に示されたように、第１ボンディング層４２１と第２ボンディング層４２２を含むことができる。
前記第１ボンディング層４２１は、前記本体１１０が前記回路基板３１０に実装される工程で、前記第１電極１２１と電気的に連結される。前記第２ボンディング層４２２は、前記本体１１０が前記回路基板３１０に実装される工程で、前記第２電極１２２と電気的に連結される。
前記第１ボンディング層４２１と前記第２ボンディング層４２２は、チタン(Ti)、銅(Cu)、ニッケル(Ni)、金(Au)、クロム(Cr)、タンタル(Ta)、白金(Pt)、錫(Sn)、銀(Ag)、リン(P)を含む群から選択された少なくとも１つの物質または選択的合金から形成される。
実施例によれば、前記第１ボンディング層４２１によって前記回路基板３１０の前記第１パッド３１１と前記第１導電層４１１が電気的に連結される。また、前記第２ボンディング層４２２によって前記回路基板３１０の前記第２パッド３１２と前記第２導電層４１２が電気的に連結される。
一方、実施例によれば、前記第１導電層４１１と前記第２導電層４１２は、共晶ボンディングによって前記回路基板３１０に実装される。
また、実施例に係る発光素子パッケージ４００は、図１４に示されたように、リセスＲを含むことができる。
前記リセスＲは、前記マウント部１１１に提供される。前記リセスＲは、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間に提供される。前記リセスＲは、前記マウント１１１の上面から下面方向に凹むように提供される。前記リセスＲは、前記発光素子１２０の下に配置される。
実施例に係る発光素子パッケージ４００は、図１４に示されたように、接着剤１３０を含むことができる。
前記接着剤１３０は、前記リセスＲに配置される。前記接着剤１３０は、前記発光素子１２０と前記マウント部１１１の間に配置される。前記接着剤１３０は、前記第１電極１２１と前記第２電極１２２の間に配置される。例えば、前記接着剤１３０は、前記第１電極１２１の側面と前記第２電極１２２の側面に接触して配置される。
前記接着剤１３０は、前記発光素子１２０と前記マウント部１１１の間の安定した固定力を提供することができる。前記接着剤１３０は、例えば前記マウント部１１１の上面に直接接触して配置される。また、前記接着剤１３０は、前記発光素子１２０の下部面に直接接触して配置される。
例えば、前記接着剤１３０は、エポキシ(epoxy)系の物質、シリコン(silicone)系の物質、エポキシ系の物質とシリコン系の物質を含むハイブリッド(hybrid)物質のうち少なくとも１つを含むことができる。
前記リセスＲは、前記発光素子１２０の下面と前記マウント部１１１の上面の間に前記接着剤１３０が十分に提供されるように第１深さ以上に提供される。また、前記リセスＲは、前記マウント部１１１の安定した強度を提供するために第２深さ以下に提供される。
前記リセスＲの深さＴ１と幅Ｗ４は、前記接着剤１３０の形成位置及び固定力に影響を及ぼす。前記リセスＲの深さＴ１と幅Ｗ４は、前記マウント部１１１と前記発光素子１２０の間に配置される前記接着剤１３０によって十分な固定力が提供されるように決定される。
例えば、前記リセスＲの深さＴ１は数十μmに提供される。前記リセスＲの深さＴ１は４０μm〜６０μmに提供される。例えば、前記リセスＲの深さＴ１は５０μmに提供される。
また、前記リセスＲの幅Ｗ４は数百μmに提供される。前記リセスＲの幅Ｗ４は、前記第１電極１２１と前記第２電極１２２の間の間隔より狭く提供される。前記リセスＲの幅Ｗ４は１４０μm〜１６０μmに提供される。例えば、前記リセスＲの幅Ｗ４は１５０μmに提供される。
前記第１貫通ホールＴＨ１の深さＴ２は、前記マウント部１１１の厚さに対応して提供される。前記第１貫通ホールＴＨ１の深さＴ２は、前記マウント部１１１を形成可能な厚さで提供される。例えば、前記第１貫通ホールＴＨ１の深さＴ２は数百μmに提供される。前記第１貫通ホールＴＨ１の深さＴ２は１８０μm〜２２０μmに提供される。例えば、前記第１貫通ホールＴＨ１の深さＴ２は２００μmに提供される。
また、実施例に係る発光素子パッケージ４００は、図１４に示されたように、モールディング部１４０を含むことができる。
前記モールディング部１４０は、前記発光素子１２０の上に提供される。前記モールディング部１４０は、前記マウント部１１１の上に配置される。前記モールディング部１４０は、前記反射部１１３によって提供されたキャビティＣに配置される。
実施例に係る発光素子パッケージ４００は、図１４を参照して説明されたように、前記本体１１０の形成において、従来のリードフレームが適用されない。
従来のリードフレームが適用される発光素子パッケージの場合、リードフレームを形成する工程がさらに必要であるが、本発明の実施例に係る発光素子パッケージによれば、リードフレームを形成する工程を必要としない。これによって、本発明の実施例に係る発光素子パッケージの製造方法によれば、工程時間が短縮されるだけでなく、材料も節減できる効果がある。
また、従来のリードフレームが適用される発光素子パッケージの場合、リードフレームの劣化防止のために銀等のメッキ工程がさらに必要であるが、本発明の実施例に係る発光素子パッケージによれば、リードフレームを必要としないので、銀メッキ等の追加工程を省略することができる。よって、前記発光素子パッケージの実施例は、銀メッキ等の物質が変色する問題点を解決することができ、工程を省略できるので、製造コストを節減することができる。よって、本発明の実施例に係る発光素子パッケージの製造方法によれば、製造コストを削減し、製造収率及び製品の信頼性を向上させることができる。
一方、図１５は本発明の実施例に係る発光素子パッケージのさらに別の例を示した図である。実施例に係る発光素子パッケージは、図１５に示されたように、図１〜図１４を参照して説明された発光素子パッケージに比べて金属層４３０をさらに含むことができる。
前記金属層４３０は、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２に提供される。前記金属層４３０は、前記第１貫通ホールＴＨ１を提供する前記本体１１０の側壁と前記第２貫通ホールＴＨ２を提供する前記本体１１０の側壁に提供される。
前記金属層４３０は、前記第１貫通ホールＴＨ１を提供する前記本体１１０と前記第１導電層４１１の間に配置される。また、前記金属層４３０は、前記第２貫通ホールＴＨ２を提供する前記本体１１０と前記第２導電層４１２の間に配置される。
また、実施例によれば、前記金属層４３０は、前記第１及び第２貫通ホールＴＨ１、ＴＨ２と隣接した前記本体１１０の下面にも提供される。
前記金属層４３０は、前記本体１１０と接着力が良い物性を有する物質から形成される。また、前記金属層４３０は、前記第１及び第２導電層４１１、４１２と接着力が良い物性を有する物質から形成される。
これによって、前記第１及び第２導電層４１１、４１２が前記第１及び第２貫通ホールＴＨ１、ＴＨ２内に安定的に提供される。実施例によれば、前記第１及び第２導電層４１１、４１２と前記本体１１０との接着力が良くない場合にも、前記金属層４３０によって前記第１及び第２導電層４１１、４１２が前記第１及び第２貫通ホールＴＨ１、ＴＨ２内に安定的に提供される。
一方、以上で説明された実施例に係る発光素子パッケージの場合、各電極パッドの下に１つの貫通ホールが提供された場合を基準に説明された。
ところが、他の実施例に係る発光素子パッケージによれば、各電極パッドの下に複数の貫通ホールが提供されてもよい。また、複数の貫通ホールは、相互異なる幅で提供されてもよい。
また、実施例に係る貫通ホールの形状は、図１６〜図１８に示されたように、多様な形状を有することができる。
例えば、図１６に示されたように、実施例に係る貫通ホールＴＨ３は、上部領域から下部領域まで同じ幅を有することができる。
また、図１７に示されたように、実施例に係る貫通ホールＴＨ４は、多段構造の形状を有することができる。例えば、貫通ホールＴＨ４は、２段構造の相互異なる傾斜角を有する形状を有することができる。また、貫通ホールＴＨ４は、３段以上の相互異なる傾斜角を有する形状を有することができる。
また、図１８に示されたように、貫通ホールＴＨ５は、上部領域から下部領域に行きながら幅が変わる形状を有することができる。例えば、貫通ホールＴＨ５は、上部領域から下部領域に行きながら曲率を有する形状を有することができる。
また、実施例に係る発光素子パッケージによれば、本体１１０は、上面が平坦なマウント部１１１のみを含み、マウント部１１１の上に配置された反射部１１３を含まないように提供される。
次に、図１９及び図２０を参照して、本発明の実施例に係る発光素子パッケージの別の例を説明する。
図１９は本発明の実施例に係る発光素子パッケージのさらに別の例を示した図であり、図２０は図１９に示された発光素子パッケージに提供された貫通ホールとリセスの配置関係を説明する図である。
図１９及び図２０を参照して実施例に係る発光素子パッケージを説明することにおいて、図１〜図１８を参照して説明された内容と重なる事項に対しては、説明を省略する場合もある。
実施例に係る発光素子パッケージ３００は、図１９に示されたように、本体１１０、発光素子１２０、第１導電層４１１、第２導電層４１２を含むことができる。
前記本体１１０は、マウント部１１１と反射部１１３を含むことができる。前記反射部１１３は、前記マウント部１１１の上に配置される。前記反射部１１３は、前記マウント部１１１の上部面の周りに配置される。前記反射部１１３は、前記マウント部１１１の上部面の上にキャビティＣを提供することができる。
前記本体１１０は、前記キャビティＣを含むことができる。前記キャビティは、底面と、前記底面から前記本体１１０の上面へと傾斜した側面を含むことができる。
実施例によれば、前記発光素子１２０は、第１電極１２１、第２電極１２２、半導体層１２３を含むことができる。
前記発光素子１２０は、前記本体１１０の上に配置される。前記発光素子１２０は、前記マウント部１１１の上に配置される。前記発光素子１２０は、前記反射部１１３によって提供される前記キャビティＣ内に配置される。
前記第１電極１２１は、前記発光素子１２０の下部面に配置される。前記第２電極１２２は、前記発光素子１２０の下部面に配置される。前記第１電極１２１と前記第２電極１２２は、前記発光素子１２０の下部面で相互離隔して配置される。
前記第１電極１２１は、前記半導体層１２３と前記マウント部１１１の間に配置される。前記第２電極１２２は、前記半導体層１２３と前記マウント部１１１の間に配置される。
一方、実施例に係る発光素子パッケージ３００は、図１９に示されたように、第１貫通ホールＴＨ１と第２貫通ホールＴＨ２を含むことができる。
例えば、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、前記本体１１０に提供される。
前記第１貫通ホールＴＨ１は、前記マウント部１１１に提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１を貫通して提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１の上面と下面を第１方向に貫通して提供される。
前記第１貫通ホールＴＨ１は、前記発光素子１２０の前記第１電極１２１の下に配置される。前記第１貫通ホールＴＨ１は、前記発光素子１２０の前記第１電極１２１と重なって提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１の上面から下面に向かう第１方向に前記発光素子１２０の前記第１電極１２１と重なって提供される。
前記第２貫通ホールＴＨ２は、前記マウント部１１１に提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１を貫通して提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１の上面と下面を第１方向に貫通して提供される。
前記第２貫通ホールＴＨ２は、前記発光素子１２０の前記第２電極１２２の下に配置される。前記第２貫通ホールＴＨ２は、前記発光素子１２０の前記第２電極１２２と重なって提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１の上面から下面に向かう第１方向に前記発光素子１２０の前記第２電極１２２と重なって提供される。
前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、相互離隔して配置される。前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、前記発光素子１２０の下部面の下で相互離隔して配置される。
実施例によれば、前記第１貫通ホールＴＨ１の上部領域の幅Ｗ１が前記第１電極１２１の幅より小さくまたは同一に提供される。また、前記第２貫通ホールＴＨ２の上部領域の幅が前記第２電極１２２の幅より小さくまたは同一に提供される。
前記第２貫通ホールＴＨ２の上部領域から前記第２電極１２２の側面終端までの距離Ｗ６は数十μmに提供される。例えば、前記第２貫通ホールＴＨ２の上部領域から前記第２電極１２２の側面終端までの距離Ｗ６は４０μm〜６０μmに提供される。前記第２貫通ホールＴＨ２の上部領域から前記第２電極１２２の側面終端までの距離Ｗ６は５０μmのレベルで提供される。
また、前記第１貫通ホールＴＨ１の上部領域の幅Ｗ１が前記第１貫通ホールＴＨ１の下部領域の幅Ｗ２より小さくまたは同一に提供される。また、前記第２貫通ホールＴＨ２の上部領域の幅が前記第２貫通ホールＴＨ２の下部領域の幅より小さくまたは同一に提供される。
例えば、図１９に示されたように、前記第１貫通ホールＴＨ１の上部領域の幅Ｗ１が前記第１貫通ホールＴＨ１の下部領域の幅Ｗ２と同一に提供される。また、前記第２貫通ホールＴＨ２の上部領域の幅が前記第２貫通ホールＴＨ２の下部領域の幅と同一に提供される。
一方、実施例に係る発光素子パッケージによれば、図２１に示されたように、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２が傾斜した形状で提供される。前記第１貫通ホールＴＨ１の上部領域の幅が前記第１貫通ホールＴＨ１の下部領域の幅より大きく提供される。また、前記第２貫通ホールＴＨ２の上部領域の幅が前記第２貫通ホールＴＨ２の下部領域の幅より大きく提供される。
前記マウント部１１１の下面領域で、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間の幅Ｗ３は数百μmに提供される。前記マウント部１１１の下面領域で、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間の幅Ｗ３は１００μm〜１５０μmに提供される。
前記マウント部１１１の下面領域で、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間の幅Ｗ３は、実施例に係る発光素子パッケージ１００が以後回路基板、サブマウント等に実装される場合に、ボンディングパッド間の短絡(short)が発生することを防止するために、一定距離以上に提供されるように選択することができる。
実施例に係る発光素子パッケージ３００は、図１９及び図２１に示されたように、リセスＲを含むことができる。
前記リセスＲは、前記本体１１０に提供される。前記リセスＲは、前記本体１１０の上面に提供される。前記リセスＲは、前記本体１１０の上面から下面方向に凹むように提供される。
前記リセスＲは、前記マウント部１１１に提供される。前記リセスＲは、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間に提供される。前記リセスＲは、前記マウント１１１の上面から下面方向に凹むように提供される。前記リセスＲは、前記発光素子１２０の下に配置される。
実施例に係る発光素子パッケージ３００は、図１９及び図２１に示されたように、接着剤１３０を含むことができる。
前記接着剤１３０は、前記リセスＲに配置される。前記接着剤１３０は、前記リセスＲと前記本体１１０の間に配置される。前記接着剤１３０は、前記発光素子１２０と前記マウント部１１１の間に配置される。前記接着剤１３０は、前記第１電極１２１と前記第２電極１２２の間に配置される。例えば、前記接着剤１３０は、前記第１電極１２１の側面と前記第２電極１２２の側面に接触して配置される。
また、前記接着剤１３０は、前記発光素子と前記マウント部１１１の間で硬化した後には、前記発光素子１２０の下部面に放出される光を拡散させる機能を提供することができる。
前記接着剤１３０は、前記発光素子１２０と前記本体１１０の間の安定した固定力を提供することができる。前記接着剤１３０は、前記発光素子１２０と前記マウント部１１１の間の安定した固定力を提供することができる。
前記接着剤１３０は、例えば前記本体１１０の上面に直接接触して配置される。前記接着剤１３０は、例えば前記マウント部１１１の上面に直接接触して配置される。また、前記接着剤１３０は、前記発光素子１２０の下部面に直接接触して配置される。
例えば、前記接着剤１３０は、エポキシ(epoxy)系の物質、シリコン(silicone)系の物質、エポキシ系の物質とシリコン系の物質を含むハイブリッド(hybrid)物質のうち少なくとも１つを含むことができる。例えば、前記接着剤１３０は、ホワイトシリコン(white silicone)を含むことができる。
実施例によれば、前記リセスＲの深さＴ１は、前記第１貫通ホールＴＨ１の深さＴ２または前記第２貫通ホールＴＨ２の深さＴ２より小さく提供される。
前記リセスＲの深さＴ１は、前記接着剤１３０の接着力を考慮して決定される。また、前記リセスＲの深さＴ１は、前記マウント部１１１の安定した強度を考慮して決定される。
前記リセスＲは、前記発光素子１２０の下面と前記マウント部１１１の上面の間に前記接着剤１３０が十分に提供されるように第１深さ以上に提供される。また、前記リセスＲは、前記マウント部１１１の安定した強度を提供するために第２深さ以下に提供される。
前記リセスＲの深さＴ１と幅Ｗ４は、前記接着剤１３０の形成位置及び固定力に影響を及ぼす。前記リセスＲの深さＴ１と幅Ｗ４は、前記マウント部１１１と前記発光素子１２０の間に配置される前記接着剤１３０によって十分な固定力が提供されるように決定される。
例えば、前記リセスＲの深さＴ１は数十μmに提供される。前記リセスＲの深さＴ１は４０μm〜６０μmに提供される。
また、前記リセスＲの幅Ｗ４は数百μmに提供される。前記リセスＲの幅Ｗ４は、前記第１電極１２１と前記第２電極１２２の間の間隔より狭く提供される。前記リセスＲの幅Ｗ４は１４０μm〜１６０μmに提供される。例えば、前記リセスＲの幅Ｗ４は１５０μmに提供される。
前記第１貫通ホールＴＨ１の深さＴ２は、前記マウント部１１１の厚さに対応して提供される。前記第１貫通ホールＴＨ１の深さＴ２は、前記マウント部１１１の安定した強度を維持できる厚さで提供される。
例えば、前記第１貫通ホールＴＨ１の深さＴ２は数百μmに提供される。前記第１貫通ホールＴＨ１の深さＴ２は１８０μm〜２２０μmに提供される。例えば、前記第１貫通ホールＴＨ１の深さＴ２は２００μmに提供される。
また、実施例に係る発光素子パッケージ３００は、図１９及び図２１に示されたように、前記第１導電層４１１と前記第２導電層４１２を含むことができる。
前記第１導電層４１１は、前記第１貫通ホールＴＨ１内に配置される。前記第１導電層４１１は、前記第１電極１２１の下部面に直接接触して配置される。前記第１導電層４１１は、前記第１電極１２１と垂直方向において相互重なって提供される。
例えば、前記第１導電層４１１の上面の幅は、前記第１貫通ホールＴＨ１の上面の幅と同一に提供される。前記第１導電層４１１の上面の幅は、前記第１電極１２１の幅と同一またはより小さく提供される。
前記第１導電層４１１の上面は、前記マウント部１１１の上面と同一平面に配置される。前記第１導電層４１１の下面は、前記マウント部１１１の下面と同一平面に提供される。
前記第２導電層４１２は、前記第２貫通ホールＴＨ２内に配置される。前記第２導電層４１２は、前記第２電極１２２の下部面に直接接触して配置される。前記第２導電層４１２は、前記第２電極１２２と垂直方向において相互重なって提供される。
例えば、前記第２導電層４１２の上面の幅は、前記第２貫通ホールＴＨ２の上面の幅と同一に提供される。前記第２導電層４１２の上面の幅は、前記第２電極１２２の幅と同一またはより小さく提供される。
前記第２導電層４１２の上面は、前記マウント部１１１の上面と同一平面に配置される。前記第２導電層４１２の下面は、前記マウント部１１１の下面と同一平面に提供される。
前記第１導電層４１１と前記第２導電層４１２は、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２内に配置されて発光素子パッケージ３００が実装される回路基板と電気的に連結される。
例えば、前記第１導電層４１１と前記第２導電層４１２は、Ag、Au、Pt等を含む群から選択された１つの物質またはその合金を含むことができる。ただし、これに限定されるものではなく、導電性機能を確保できる物質を用いることができる。
また、実施例に係る発光素子パッケージは、図１９〜図２１に示されたように、第１上部リセスＲ３０と第２上部リセスＲ４０を含むことができる。
前記第１上部リセスＲ３０は、前記本体１１０の上面に提供される。前記第１上部リセスＲ３０は、前記本体１１０の上面から下面方向に凹むように提供される。前記第１上部リセスＲ３０は、前記第１貫通ホールＴＨ１から離隔して配置される。
前記第１上部リセスＲ３０は、図２０に示されたように、上方向から見たとき、前記第１電極１２１の３辺に隣接するように提供される。例えば、前記第１上部リセスＲ３０は、前記第１電極１２１の周辺に「[」状に提供される。
前記第２上部リセスＲ４０は、前記本体１１０の上面に提供される。前記第２上部リセスＲ４０は、前記本体１１０の上面から下面方向に凹むように提供される。前記第２上部リセスＲ４０は、前記第２貫通ホールＴＨ２から離隔して配置される。
前記第２上部リセスＲ４０は、図２０に示されたように、上方向から見たとき、前記第２電極１２２の３辺に隣接するように提供される。例えば、前記第２上部リセスＲ４０は、前記第２電極１２２の周辺に「]」状に提供される。
実施例によれば、前記第１上部リセスＲ３０と前記第２上部リセスＲ４０は、前記リセスＲと連結されて提供される。例えば、前記第１上部リセスＲ３０と前記リセスＲは、前記第１電極１２１の周りに閉ループ状に提供される。例えば、前記第２上部リセスＲ４０と前記リセスＲは、前記第２電極１２２の周りに閉ループ状に提供される。
例えば、前記第１上部リセスＲ３０と前記第２上部リセスＲ４０は数十μm〜数百μmの幅で提供される。
また、別の実施例によれば、前記第１上部リセスＲ３０と前記第２上部リセスＲ４０は相互離隔して配置されてもよい。前記第１上部リセスＲ３０と前記リセスＲは相互離隔して配置されてもよい。前記第２上部リセスＲ４０と前記リセスＲは相互離隔して配置されてもよい。
実施例に係る発光素子パッケージは、図１９〜図２１に示されたように、樹脂部１３５を含むことができる。
前記樹脂部１３５は、前記第１上部リセスＲ３０と前記第２上部リセスＲ４０に提供される。
前記樹脂部１３５は、前記第１電極１２１の側面に配置される。前記樹脂部１３５は、前記第１上部リセスＲ３０に提供され、前記第１電極１２１が配置された領域まで延長されて提供される。前記樹脂部１３５は、前記半導体層１２３の下に配置される。
前記第１上部リセスＲ３０の終端から前記発光素子１２０の隣接した終端までの距離Ｌ１１は数百μm以下に提供される。例えば、前記第１上部リセスＲ３０の終端から前記発光素子１２０の隣接した終端までの距離Ｌ１１は２００μmまたは２００μmより小さく提供される。
前記第１上部リセスＲ３０の終端から前記発光素子１２０の隣接した終端までの距離Ｌ１１は、前記第１上部リセスＲ３０に満たされる前記樹脂部１３５の粘性等によって決定される。
前記第１上部リセスＲ３０の終端から前記発光素子１２０の隣接した終端までの距離Ｌ１１は、前記第１上部リセスＲ３０に塗布された前記樹脂部１３５が前記第１電極１２１が配置された領域まで延長されて形成される距離に選択される。
また、前記樹脂部１３５は、前記第２電極１２２の側面に配置される。前記樹脂部１３５は、前記第２上部リセスＲ４０に提供され、前記第２電極１２２が配置された領域まで延長されて提供される。前記樹脂部１３５は、前記半導体層１２３の下に配置される。
また、前記樹脂部１３５は、前記半導体層１２３の側面にも提供される。前記樹脂部１３５が前記半導体層１２３の側面に配置されることで、前記第１及び第２導電層４１１、４１２が前記半導体層１２３の側面に移動することを効果的に防止することができる。また、前記樹脂部１３５が前記半導体層１２３の側面に配置されるとき、前記半導体層１２３の活性層の下に配置されるようにすることができ、これによって前記発光素子１２０の光抽出効率を向上させることができる。
前記第１上部リセスＲ３０と前記第２上部リセスＲ４０は、前記樹脂部１３５が提供される十分な空間を提供することができる。
例えば、前記樹脂部１３５は、エポキシ(epoxy)系の物質、シリコン(silicone)系の物質、エポキシ系の物質とシリコン系の物質を含むハイブリッド(hybrid)物質のうち少なくとも１つを含むことができる。また、前記樹脂部１３５は反射性物質を含むことができ、例えばTiO２及び/またはシリコンを含むホワイトシリコン(white silicone)を含むことができる。
前記樹脂部１３５は、前記発光素子１２０の下に配置されてシーリング(sealing)機能をすることができる。また、前記樹脂部１３５は、前記発光素子１２０と前記本体１１０の間の接着力を向上させることができる。
前記樹脂部１３５は、前記第１電極１２１と前記第２電極１２２の周囲を密封することができる。前記樹脂部１３５は、前記第１導電層４１１と前記第２導電層４１２が、前記第１貫通ホールＴＨ１領域と前記第２貫通ホールＴＨ２領域を超えて前記発光素子１２０方向に拡散して移動することを防止することができる。
また、前記樹脂部１３５がホワイトシリコンのような反射特性がある物質を含む場合、前記樹脂部１３５は、前記発光素子１２０から提供される光を前記本体１１０の上部方向に反射して発光素子パッケージ３００の光抽出効率を向上させることができる。
また、実施例に係る発光素子パッケージ３００は、図１９及び図２１に示されたように、モールディング部１４０を含むことができる。
前記モールディング部１４０は、前記発光素子１２０の上に提供される。前記モールディング部１４０は、前記本体１１０の上に配置される。前記モールディング部１４０は、前記マウント部１１１の上に配置される。前記モールディング部１４０は、前記反射部１１３によって提供されたキャビティＣに配置される。前記モールディング部１４０は、前記パッケージ本体１１０によって提供されたキャビティＣに配置される。前記モールディング部１４０は、前記樹脂部１３５の上に配置される。
次に、図２２を参照して、本発明の実施例に係る発光素子パッケージのさらに別の例を説明する。
図２２を参照して実施例に係る発光素子パッケージを説明することにおいて、図１〜図２１を参照して説明された内容と重なる事項に対しては、説明を省略する場合もある。
図２２に示された発光素子パッケージは、図１８〜図２１を参照して説明された発光素子パッケージに比べて第１上部リセスＲ３０と第２上部リセスＲ４０の形成位置に差がある。
実施例に係る発光素子パッケージは、図２２に示されたように、上方向から見たとき、前記第１上部リセスＲ３０の一部領域が半導体層１２３と垂直方向に重なるように提供される。例えば、前記第１電極１２１に隣接した前記第１上部リセスＲ３０の側面領域が前記半導体層１２３の下に延長されて提供される。
また、実施例に係る発光素子パッケージは、図２２に示されたように、上方向から見たとき、前記第２上部リセスＲ４０の一部領域が前記半導体層１２３と垂直方向に重なるように提供される。例えば、前記第２電極１２２に隣接した前記第２上部リセスＲ４０の側面領域が前記半導体層１２３の下に延長されて提供される。
これによって、前記第１上部リセスＲ３０と前記第２上部リセスＲ４０に満たされた前記樹脂部１３５が前記第１電極１２１と前記第２電極１２２の周辺を効果的に密封することができる。
また、前記第１上部リセスＲ３０と前記第２上部リセスＲ４０が前記発光素子１２０の下に前記樹脂部１３５が提供される十分な空間を提供することができる。前記第１上部リセスＲ３０と前記第２上部リセスＲ４０は、前記発光素子１２０の下部に一種のアンダーフィル(under fill)工程を実行できる適正空間を提供することができる。
例えば、前記樹脂部１３５は、エポキシ(epoxy)系の物質、シリコン(silicone)系の物質、エポキシ系の物質とシリコン系の物質を含むハイブリッド(hybrid)物質のうち少なくとも１つを含むことができる。例えば、前記樹脂部１３５は、前記発光素子１２０から放出される光を反射する反射部となることができ、例えばTiO２等の反射物質を含む樹脂からなることができる。前記樹脂部１３５は、ホワイトシリコン(white silicone)を含むことができる。
前記樹脂部１３５は、前記発光素子１２０の下に配置されてシーリング(sealing)機能をすることができる。また、前記樹脂部１３５は、前記発光素子１２０と前記本体１１０の間の接着力を向上させることができる。
前記樹脂部１３５は、前記第１電極１２１と前記第２電極１２２の周囲を密封することができる。前記樹脂部１３５は、前記第１導電層４１１と前記第２導電層４１２が前記第１開口部ＴＨ１領域と前記第２開口部ＴＨ２領域を超えて前記発光素子１２０方向に拡散して移動することを防止することができる。
また、前記樹脂部１３５がホワイトシリコンのような反射特性がある物質を含む場合、前記樹脂部１３５は、前記発光素子１２０から提供される光を前記パッケージ本体１１０の上部方向に反射して発光素子パッケージ１００の光抽出効率を向上させることができる。
実施例に係る発光素子パッケージ３００は、前記第１開口部ＴＨ１領域を介して前記第１電極１２１に電源が連結され、前記第２開口部ＴＨ２領域を介して前記第２電極１２２に電源が連結される。
これによって、前記第１電極１２１及び前記第２電極１２２を介して供給される駆動電源によって、前記発光素子１２０が駆動されることになる。そして、前記発光素子１２０から発光された光は、前記本体１１０の上部方向に提供可能となる。
次に、図２３を参照して、本発明の実施例に係る発光素子パッケージの別の例を説明する。
図２３を参照して実施例に係る発光素子パッケージを説明することにおいて、図１〜図２２を参照して説明された内容と重なる事項に対しては、説明を省略する場合もある。
実施例に係る発光素子パッケージ３００は、図２３に示されたように、本体１１０、発光素子１２０、第１導電層４１１、第２導電層４１２を含むことができる。
前記本体１１０は、マウント部１１１と反射部１１３を含むことができる。前記反射部１１３は、前記マウント部１１１の上に配置される。前記反射部１１３は、前記マウント部１１１の上部面の周りに配置される。前記反射部１１３は、前記マウント部１１１の上部面の上にキャビティＣを提供することができる。
前記本体１１０は、前記キャビティＣを含むことができる。前記キャビティは、底面と、前記底面から前記本体１１０の上面へと傾斜した側面を含むことができる。
実施例によれば、前記発光素子１２０は、第１電極１２１、第２電極１２２、半導体層１２３を含むことができる。
前記発光素子１２０は、前記本体１１０の上に配置される。前記発光素子１２０は、前記マウント部１１１の上に配置される。前記発光素子１２０は、前記反射部１１３によって提供される前記キャビティＣ内に配置される。
前記第１電極１２１は、前記発光素子１２０の下部面に配置される。前記第２電極１２２は、前記発光素子１２０の下部面に配置される。前記第１電極１２１と前記第２電極１２２は、前記発光素子１２０の下部面で相互離隔して配置される。
前記第１電極１２１は、前記半導体層１２３と前記マウント部１１１の間に配置される。前記第２電極１２２は、前記半導体層１２３と前記マウント部１１１の間に配置される。
一方、実施例に係る発光素子パッケージ３００は、図２３に示されたように、第１貫通ホールＴＨ１と第２貫通ホールＴＨ２を含むことができる。
例えば、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、前記本体１１０に提供される。
前記第１貫通ホールＴＨ１は、前記マウント部１１１に提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１を貫通して提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１の上面と下面を第１方向に貫通して提供される。
前記第１貫通ホールＴＨ１は、前記発光素子１２０の前記第１電極１２１の下に配置される。前記第１貫通ホールＴＨ１は、前記発光素子１２０の前記第１電極１２１と重なって提供される。前記第１貫通ホールＴＨ１は、前記マウント部１１１の上面から下面に向かう第１方向に前記発光素子１２０の前記第１電極１２１と重なって提供される。
前記第２貫通ホールＴＨ２は、前記マウント部１１１に提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１を貫通して提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１の上面と下面を第１方向に貫通して提供される。
前記第２貫通ホールＴＨ２は、前記発光素子１２０の前記第２電極１２２の下に配置される。前記第２貫通ホールＴＨ２は、前記発光素子１２０の前記第２電極１２２と重なって提供される。前記第２貫通ホールＴＨ２は、前記マウント部１１１の上面から下面に向かう第１方向に前記発光素子１２０の前記第２電極１２２と重なって提供される。
前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、相互離隔して配置される。前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２は、前記発光素子１２０の下部面の下で相互離隔して配置される。
実施例によれば、前記第１貫通ホールＴＨ１の上部領域の幅Ｗ１が前記第１電極１２１の幅より小さくまたは同一に提供される。また、前記第２貫通ホールＴＨ２の上部領域の幅が前記第２電極１２２の幅より小さくまたは同一に提供される。
前記第２貫通ホールＴＨ２の上部領域から前記第２電極１２２の側面終端までの距離Ｗ６は数十μmに提供される。例えば、前記第２貫通ホールＴＨ２の上部領域から前記第２電極１２２の側面終端までの距離Ｗ６は４０μm〜６０μmに提供される。前記第２貫通ホールＴＨ２の上部領域から前記第２電極１２２の側面終端までの距離Ｗ６は５０μmのレベルで提供される。
また、前記第１貫通ホールＴＨ１の上部領域の幅Ｗ１が前記第１貫通ホールＴＨ１の下部領域の幅Ｗ２より小さくまたは同一に提供される。また、前記第２貫通ホールＴＨ２の上部領域の幅が前記第２貫通ホールＴＨ２の下部領域の幅より小さくまたは同一に提供される。
前記マウント部１１１の下面領域で前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間の幅Ｗ３は数百μmに提供される。前記マウント部１１１の下面領域で前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間の幅Ｗ３は１００μm〜１５０μmに提供される。
前記マウント部１１１の下面領域で前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間の幅Ｗ３は、実施例に係る発光素子パッケージ１００が以後回路基板、サブマウント等に実装される場合に、ボンディングパッド間の短絡(short)が発生することを防止するために、一定距離以上に提供されるように選択することができる。
実施例に係る発光素子パッケージ３００は、図２３に示されたように、リセスＲを含むことができる。
前記リセスＲは、前記本体１１０に提供される。前記リセスＲは、前記本体１１０の上面に提供される。前記リセスＲは、前記本体１１０の上面から下面方向に凹むように提供される。
前記リセスＲは、前記マウント部１１１に提供される。前記リセスＲは、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２の間に提供される。前記リセスＲは、前記マウント１１１の上面から下面方向に凹むように提供される。前記リセスＲは、前記発光素子１２０の下に配置される。
実施例に係る発光素子パッケージ３００は、図２３に示されたように、接着剤１３０を含むことができる。
前記接着剤１３０は、前記リセスＲに配置される。前記接着剤１３０は、前記リセスＲと前記本体１１０の間に配置される。前記接着剤１３０は、前記発光素子１２０と前記マウント部１１１の間に配置される。前記接着剤１３０は、前記第１電極１２１と前記第２電極１２２の間に配置される。例えば、前記接着剤１３０は、前記第１電極１２１の側面と前記第２電極１２２の側面に接触して配置される。
また、前記接着剤１３０は、前記発光素子と前記マウント部１１１の間で硬化した後には、前記発光素子１２０の下部面に放出される光を拡散させる機能を提供することができる。
前記接着剤１３０は、前記発光素子１２０と前記本体１１０の間の安定した固定力を提供することができる。前記接着剤１３０は、前記発光素子１２０と前記マウント部１１１の間の安定した固定力を提供することができる。
前記接着剤１３０は、例えば前記本体１１０の上面に直接接触して配置される。前記接着剤１３０は、例えば前記マウント部１１１の上面に直接接触して配置される。また、前記接着剤１３０は、前記発光素子１２０の下部面に直接接触して配置される。
例えば、前記接着剤１３０は、エポキシ(epoxy)系の物質、シリコン(silicone)系の物質、エポキシ系の物質とシリコン系の物質を含むハイブリッド(hybrid)物質のうち少なくとも１つを含むことができる。例えば、前記接着剤１３０は、ホワイトシリコン(white silicone)を含むことができる。
実施例によれば、前記リセスＲの深さＴ１は、前記第１貫通ホールＴＨ１の深さＴ２または前記第２貫通ホールＴＨ２の深さＴ２より小さく提供される。
前記リセスＲの深さＴ１は、前記接着剤１３０の接着力を考慮して決定される。また、前記リセスＲの深さＴ１は、前記マウント部１１１の安定した強度を考慮して決定される。
前記リセスＲは、前記発光素子１２０の下面と前記マウント部１１１の上面の間に前記接着剤１３０が十分に提供されるように第１深さ以上に提供される。また、前記リセスＲは、前記マウント部１１１の安定した強度を提供するために第２深さ以下に提供される。
前記リセスＲの深さＴ１と幅Ｗ４は、前記接着剤１３０の形成位置及び固定力に影響を及ぼす。前記リセスＲの深さＴ１と幅Ｗ４は、前記マウント部１１１と前記発光素子１２０の間に配置される前記接着剤１３０によって十分な固定力が提供されるように決定される。
例えば、前記リセスＲの深さＴ１は数十μmに提供される。前記リセスＲの深さＴ１は４０μm〜６０μmに提供される。
また、前記リセスＲの幅Ｗ４は数百μmに提供される。前記リセスＲの幅Ｗ４は、前記第１電極１２１と前記第２電極１２２の間の間隔より狭く提供される。前記リセスＲの幅Ｗ４は１４０μm〜１６０μmに提供される。例えば、前記リセスＲの幅Ｗ４は１５０μmに提供される。
前記第１貫通ホールＴＨ１の深さＴ２は、前記マウント部１１１の厚さに対応して提供される。前記第１貫通ホールＴＨ１の深さＴ２は、前記マウント部１１１の安定した強度を維持できる厚さで提供される。
例えば、前記第１貫通ホールＴＨ１の深さＴ２は数百μmに提供される。前記第１貫通ホールＴＨ１の深さＴ２は１８０μm〜２２０μmに提供される。例えば、前記第１貫通ホールＴＨ１の深さＴ２は２００μmに提供される。
また、実施例に係る発光素子パッケージ３００は、図２３に示されたように、前記第１導電層４１１と前記第２導電層４１２を含むことができる。
前記第１導電層４１１は、前記第１貫通ホールＴＨ１内に配置される。前記第１導電層４１１は、前記第１電極１２１の下部面に直接接触して配置される。前記第１導電層４１１は、前記第１電極１２１と垂直方向において相互重なって提供される。
例えば、前記第１導電層４１１の上面の幅は、前記第１貫通ホールＴＨ１の上面の幅と同一に提供される。前記第１導電層４１１の上面の幅は、前記第１電極１２１の幅と同一またはより小さく提供される。
前記第１導電層４１１の上面は、前記マウント部１１１の上面と同一平面に配置される。前記第１導電層４１１の下面は、前記マウント部１１１の下面と同一平面に提供される。
前記第２導電層４１２は、前記第２貫通ホールＴＨ２内に配置される。前記第２導電層４１２は、前記第２電極１２２の下部面に直接接触して配置される。前記第２導電層４１２は、前記第２電極１２２と垂直方向において相互重なって提供される。
例えば、前記第２導電層４１２の上面の幅は、前記第２貫通ホールＴＨ２の上面の幅と同一に提供される。前記第２導電層４１２の上面の幅は、前記第２電極１２２の幅と同一またはより小さく提供される。
前記第２導電層４１２の上面は、前記マウント部１１１の上面と同一平面に配置される。前記第２導電層４１２の下面は、前記マウント部１１１の下面と同一平面に提供される。
前記第１導電層４１１と前記第２導電層４１２は、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２内に配置されて発光素子パッケージ３００が実装される回路基板と電気的に連結される。
例えば、前記第１導電層４１１と前記第２導電層４１２は、Ag、Au、Pt等を含む群から選択された１つの物質またはその合金を含むことができる。ただし、これに限定されるものではなく、導電性機能を確保できる物質を用いることができる。
また、実施例に係る発光素子パッケージは、図２３に示されたように、第１上部リセスＲ３０と第２上部リセスＲ４０を含むことができる。
前記第１上部リセスＲ３０は、前記本体１１０の上面に提供される。前記第１上部リセスＲ３０は、前記本体１１０の上面から下面方向に凹むように提供される。前記第１上部リセスＲ３０は、前記第１貫通ホールＴＨ１から離隔して配置される。
一方、実施例によれば、前記第１上部リセスＲ３０の底面が相互異なる高さを有する段差構造で提供される。前記第１上部リセスＲ３０の上部領域と前記第１貫通ホールＴＨ１の上部領域が相互連結される。前記第１上部リセスＲ３０の上部領域と前記第１貫通ホールＴＨ１の上部領域が前記第１電極１２１の下で相互連結される。
前記第２上部リセスＲ４０は、前記本体１１０の上面に提供される。前記第２上部リセスＲ４０は、前記本体１１０の上面から下面方向に凹むように提供される。前記第２上部リセスＲ４０は、前記第２貫通ホールＴＨ２から離隔して配置される。
一方、実施例によれば、前記第２上部リセスＲ２０の底面が相互異なる高さを有する段差構造で提供される。前記第２上部リセスＲ４０の上部領域と前記第２貫通ホールＴＨ２の上部領域が相互連結される。前記第２上部リセスＲ４０の上部領域と前記第２貫通ホールＴＨ２の上部領域が前記第２電極１２２の下で相互連結される。
実施例に係る発光素子パッケージは、図２３に示されたように、樹脂部１３５を含むことができる。
前記樹脂部１３５は、前記第１上部リセスＲ３０と前記第２上部リセスＲ４０に提供される。
前記樹脂部１３５は、前記第１電極１２１の側面に配置される。前記樹脂部１３５は、前記第１上部リセスＲ３０に提供され、前記第１電極１２１が配置された領域まで延長されて提供される。前記樹脂部１３５は、前記半導体層１２３の下に配置される。
前記第１貫通ホールＴＨ１に隣接した前記第１上部リセスＲ３０の終端は、前記第１電極１２１の下面から距離「h」だけ離隔して配置される。前記距離「h」は、前記第１上部リセスＲ３０に満たされる前記樹脂部１３５の粘性等によって決定される。前記距離「h」は、前記第１上部リセスＲ３０に提供される前記樹脂部１３５が前記第１貫通ホールＴＨ１に流れ出すことなく、前記第１上部リセスＲ３０と前記第１電極１２１の間に配置される距離で提供される。例えば、前記距離「h」は数μm〜数十μmに提供される。
また、前記樹脂部１３５は、前記第２電極１２２の側面に配置される。前記樹脂部１３５は、前記第２上部リセスＲ４０に提供され、前記第２電極１２２が配置された領域まで延長されて提供される。前記樹脂部１３５は、前記半導体層１２３の下に配置される。
前記第２貫通ホールＴＨ１に隣接した前記第２上部リセスＲ４０の終端は、前記第２電極１２２の下面から距離「h」だけ離隔して配置される。前記距離「h」は、前記第２上部リセスＲ４０に満たされる前記樹脂部１３５の粘性等によって決定される。前記距離「h」は、前記第２上部リセスＲ４０に提供される前記樹脂部１３５が前記第２貫通ホールＴＨ２に流れ出すことなく、前記第２上部リセスＲ４０と前記第２電極１２２の間に配置される距離で提供される。例えば、前記距離「h」は数μm〜数十μmに提供される。
また、前記樹脂部１３５は、前記半導体層１２３の側面にも提供される。前記樹脂部１３５が前記半導体層１２３の側面に配置されることで、前記第１及び第２導電層４１１、４１２が前記半導体層１２３の側面に移動することを効果的に防止することができる。また、前記樹脂部１３５が前記半導体層１２３の側面に配置されるとき、前記半導体層１２３の活性層の下に配置されるようにすることができ、これによって前記発光素子１２０の光抽出効率を向上させることができる。
前記第１上部リセスＲ３０と前記第２上部リセスＲ４０は、前記樹脂部１３５が提供される十分な空間を提供することができる。
例えば、前記樹脂部１３５は、エポキシ(epoxy)系の物質、シリコン(silicone)系の物質、エポキシ系の物質とシリコン系の物質を含むハイブリッド(hybrid)物質のうち少なくとも１つを含むことができる。また、前記樹脂部１３５は反射性物質を含むことができ、例えばTiO２及び/またはシリコンを含むホワイトシリコン(white silicone)を含むことができる。
前記樹脂部１３５は、前記発光素子１２０の下に配置されてシーリング(sealing)機能をすることができる。また、前記樹脂部１３５は、前記発光素子１２０と前記本体１１０の間の接着力を向上させることができる。
前記樹脂部１３５は、前記第１電極１２１と前記第２電極１２２の周囲を密封することができる。前記樹脂部１３５は、前記第１導電層４１１と前記第２導電層４１２が前記第１貫通ホールＴＨ１領域と前記第２貫通ホールＴＨ２領域を超えて前記発光素子１２０方向に拡散して移動することを防止することができる。
また、前記樹脂部１３５がホワイトシリコンのような反射特性がある物質を含む場合、前記樹脂部１３５は、前記発光素子１２０から提供される光を前記本体１１０の上部方向に反射して発光素子パッケージ３００の光抽出効率を向上させることができる。
また、実施例に係る発光素子パッケージ３００は、図２３に示されたように、モールディング部１４０を含むことができる。
前記モールディング部１４０は、前記発光素子１２０の上に提供される。前記モールディング部１４０は、前記本体１１０の上に配置される。前記モールディング部１４０は、前記マウント部１１１の上に配置される。前記モールディング部１４０は、前記反射部１１３によって提供されたキャビティＣに配置される。前記モールディング部１４０は、前記パッケージ本体１１０によって提供されたキャビティＣに配置される。前記モールディング部１４０は、前記樹脂部１３５の上に配置される。
一方、以上で説明された実施例に係る発光素子パッケージは、多様な変形例を含むことができる。
まず、図２４〜図２９を参照して実施例に係る発光素子パッケージに適用された本体の変形例に対して説明する。図１４〜図２９を参照して実施例に係る発光素子パッケージを説明することにおいて、図１〜図２３を参照して説明された内容と重なる事項に対しては、説明を省略する場合もある。
図２４〜図２６は、本発明の実施例に係る発光素子パッケージに適用された本体の変形例を説明する図である。
実施例に係る発光素子パッケージ３００によれば、図２４に示されたように、本体１１０は、上面に提供された少なくとも３つのリセスを含むことができる。
例えば、前記本体１１０は、上面中央領域から前記第１貫通ホールＴＨ１の側に配置された第１上部リセスＲ２１を含むことができる。前記第１上部リセスＲ２１は、前記本体１１０の上面から下面方向に凹むように提供される。
また、前記本体１１０は、上面中央領域から前記第２貫通ホールＴＨ２の側に配置された第３上部リセスＲ２３を含むことができる。前記第３上部リセスＲ２３は、前記本体１１０の上面から下面方向に凹むように提供される。
また、前記本体１１０は、上面中央領域に配置された第２上部リセスＲ２２を含むことができる。前記第２上部リセスＲ２２は、前記本体１１０の上面から下面方向に凹むように提供される。前記第２上部リセスＲ２２は、前記第１上部リセスＲ２１と前記第３上部リセスＲ２３の間に配置される。
実施例に係る発光素子パッケージ３００によれば、第１接着剤１３０が前記第１上部リセスＲ２１、前記第２上部リセスＲ２２、前記第３上部リセスＲ２３に提供される。前記第１接着剤１３０は、前記発光素子１２０と前記本体１１０の間に配置される。前記第１接着剤１３０は、前記第１電極１２１と前記第２電極１２２の間に配置される。例えば、前記第１接着剤１３０は、前記第１電極１２１の側面と前記第２電極１２２の側面に接触して配置される。
前記第１上部リセスＲ２１、前記第２上部リセスＲ２２、前記第３上部リセスＲ２３は、前記発光素子１２０を前記パッケージ本体に付着するために前記発光素子１２０の下部に一種のアンダーフィル(under fill)工程を実行できる適正空間を提供することができる。
前記第１上部リセスＲ２１、前記第２上部リセスＲ２２、前記第３上部リセスＲ２３は、前記発光素子１２０の下面と前記本体１１０の上面の間に前記第１接着剤１３０が十分に提供されるように第１深さ以上に提供される。また、前記第１上部リセスＲ２１、前記第２上部リセスＲ２２、前記第３上部リセスＲ２３は、前記本体１１０の安定した強度を提供するために第２深さ以下に提供される。
前記第１接着剤１３０は、前記発光素子１２０と前記本体１１０の間の安定した固定力を提供することができる。前記第１接着剤１３０は、例えば前記本体１１０の上面に直接接触して配置される。また、前記第１接着剤１３０は、前記発光素子１２０の下部面に直接接触して配置される。
また、前記第１上部リセスＲ２１及び前記第１接着剤１３０は、前記第１貫通ホールＴＨ１に提供された前記第１導電層４１１が前記発光素子１２０の下部領域に移動することを防止することができる。また、前記第３上部リセスＲ２３及び前記第１接着剤１３０は、前記第２貫通ホールＴＨ２に提供された前記第２導電層４１２が前記発光素子１２０の下部領域に移動することを防止することができる。これによって、前記第１及び第２導電層４１１、４１２の移動によって前記発光素子１２０が電気的に短絡(short)したり劣化することを防止することができる。
一方、図２４は実施例に係る発光素子パッケージに適用された本体１１０の断面図であり、図２５及び図２６は図２４に示された前記本体１１０の平面図である。
例えば、図２５に示されたように、前記第１上部リセスＲ２１、前記第２上部リセスＲ２２、前記第３上部リセスＲ２３は、前記本体１１０の上面で相互離隔して一方向に平行するように配置される。前記第１上部リセスＲ２１、前記上部第２リセスＲ２２、前記第３上部リセスＲ２３は、前記本体１１０の上面で一方向に延長されて配置される。
また、図２６に示されたように、前記第１上部リセスＲ２１と前記第３上部リセスＲ２３は、前記本体１１０の中央領域を挟んで相互離隔して配置される。一方、前記第１上部リセスＲ２１と前記第３上部リセスＲ２３は、前記本体１１０の中央領域を真中に置いて、その周りで閉ループ状に相互連結されて配置されてもよい。また、前記第２上部リセスＲ２２は、前記本体１１０の中央領域に配置される。前記第２上部リセスＲ２２は、前記第１上部リセスＲ２１と前記第３上部リセスＲ２３によって囲まれた空間内に配置されてもよい。
一方、図２７〜図２９は本発明の実施例に係る発光素子パッケージに適用された本体の別の変形例を説明する図である。
実施例に係る発光素子パッケージ３００によれば、図２７に示されたように、本体１１０は上面に提供された少なくとも２つのリセスを含むことができる。
例えば、前記本体１１０は、上面中央領域から前記第１貫通ホールＴＨ１の側に配置された第１上部リセスＲ３１を含むことができる。前記第１上部リセスＲ３１は、前記本体１１０の上面から下面方向に凹むように提供される。
また、前記本体１１０は、上面中央領域から前記第２貫通ホールＴＨ２の側に配置された第２上部リセスＲ３２を含むことができる。前記第２上部リセスＲ３２は、前記本体１１０の上面から下面方向に凹むように提供される。
実施例に係る発光素子パッケージ３００によれば、第１接着剤１３０が前記第１上部リセスＲ３１、前記第２上部リセスＲ３２に提供される。前記第１接着剤１３０は、前記発光素子１２０と前記本体１１０の間に配置される。前記第１接着剤１３０は、前記第１電極１２１と前記第２電極１２２の間に配置される。例えば、前記第１接着剤１３０は、前記第１電極１２１の側面と前記第２電極１２２の側面に接触して配置される。
前記第１上部リセスＲ３１と前記第２上部リセスＲ３２は、前記発光素子１２０の下部に一種のアンダーフィル(under fill)工程を実行できる適正空間を提供することができる。
前記第１上部リセスＲ３１と前記第２上部リセスＲ３２は、前記発光素子１２０の下面と前記本体１１０の上面の間に前記第１接着剤１３０が十分に提供されるように第１深さ以上に提供される。また、前記第１上部リセスＲ３１と前記第２上部リセスＲ３２は、前記本体１１０の安定した強度を提供するために第２深さ以下に提供される。
前記第１接着剤１３０は、前記発光素子１２０と前記本体１１０の間の安定した固定力を提供することができる。前記第１接着剤１３０は、例えば前記本体１１０の上面に直接接触して配置される。また、前記第１接着剤１３０は、前記発光素子１２０の下部面に直接接触して配置される。
また、前記第１上部リセスＲ３１及び前記第１接着剤１３０は、前記第１貫通ホールＴＨ１に提供された前記第１導電層４１１が前記発光素子１２０の下部領域に移動することを防止することができる。また、前記第２上部リセスＲ３２及び前記第１接着剤１３０は、前記第２貫通ホールＴＨ２に提供された前記第２導電層４１２が前記発光素子１２０の下部領域に移動することを防止することができる。これによって、前記第１及び第２導電層４１１、４１２の移動によって前記発光素子１２０が電気的に短絡(short)したり劣化することを防止することができる。
一方、図２７は実施例に係る発光素子パッケージに適用された本体１１０の断面図であり、図２８及び図２９は図２７に示された前記本体１１０の平面図である。
例えば、図２８に示されたように、前記第１上部リセスＲ３１と前記第２上部リセスＲ３２は、前記本体１１０の上面で相互離隔して一方向に平行するように配置される。前記第１上部リセスＲ３１と前記第２上部リセスＲ３２は、前記本体１１０の上面で一方向に延長されて配置される。
また、図２９に示されたように、前記第１上部リセスＲ３１と前記第２上部リセスＲ３２は、前記本体１１０の中央領域を挟んで相互離隔して配置される。一方、前記第１上部リセスＲ３１と前記第２上部リセスＲ３２は、前記本体１１０の中央領域を真中に置いて、その周りで閉ループ状に相互連結されて配置されてもよい。
一方、図３０は本発明の実施例に係る発光素子パッケージのさらに別の例を示した図である。実施例に係る発光素子パッケージは、図３０に示されたように、図１９〜図２９を参照して説明された発光素子パッケージに比べて金属層４３０をさらに含むことができる。
前記金属層４３０は、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２に提供される。前記金属層４３０は、前記第１貫通ホールＴＨ１を提供する前記本体１１０の側壁と前記第２貫通ホールＴＨ２を提供する前記本体１１０の側壁に提供される。
前記金属層４３０は、前記第１貫通ホールＴＨ１を提供する前記本体１１０と前記第１導電層４１１の間に配置される。また、前記金属層４３０は、前記第２貫通ホールＴＨ２を提供する前記本体１１０と前記第２導電層４１２の間に配置される。
また、実施例によれば、前記金属層４３０は、前記第１及び第２貫通ホールＴＨ１、ＴＨ２と隣接した前記本体１１０の下面にも提供される。
前記金属層４３０は、前記本体１１０と接着力が良い物性を有する物質から形成される。また、前記金属層４３０は、前記第１及び第２導電層４１１、４１２と接着力が良い物性を有する物質から形成される。
これによって、前記第１及び第２導電層４１１、４１２が前記第１及び第２貫通ホールＴＨ１、ＴＨ２内に安定的に提供される。実施例によれば、前記第１及び第２導電層４１１、４１２と前記本体１１０との接着力が良くない場合にも、前記金属層４３０によって前記第１及び第２導電層４１１、４１２が前記第１及び第２貫通ホールＴＨ１、ＴＨ２内に安定的に提供される。
一方、以上で図１９〜図３０を参照して説明された実施例に係る発光素子パッケージは、第１貫通ホールＴＨ１と第２貫通ホールＴＨ２に第１導電層４１１と第２導電層４１２がそれぞれ満たされた場合を基準に説明された。
ところが、他の実施例に係る発光素子パッケージによれば、図１〜図６を参照して説明されたように、前記第１貫通ホールＴＨ１と前記第２貫通ホールＴＨ２に導電性物質が満たされていない構造で発光素子パッケージが供給されてもよい。
また、図１９〜図３０を参照して説明された実施例に係る発光素子パッケージは、図７、図１４、または、図１５を参照して説明されたように、サブマウント、回路基板等に実装されて供給されてもよい。
一方、以上で説明された発光素子パッケージには、例えばフリップチップ発光素子が提供される。
例えば、フリップチップ発光素子は、６面方向に光が放出される透過型フリップチップ発光素子として提供されてもよく、５面方向に光が放出される反射型フリップチップ発光素子として提供されてもよい。
前記５面方向に光が放出される反射型フリップチップ発光素子は、前記パッケージ本体１１０に近い方向に反射層が配置された構造を有することができる。例えば、前記反射型フリップチップ発光素子は、第１及び第２電極パッドと発光構造物の間に絶縁性反射層(例えば、Distributed Bragg Reflector、Omni Directional Reflector等)及び/または導電性反射層(例えば、Ag、Al、Ni、Au等)を含むことができる。
また、前記６面方向に光が放出されるフリップチップ発光素子は、第１導電型半導体層と電気的に連結される第１電極、第２導電型半導体層と電気的に連結される第２電極を有し、前記第１電極と前記第２電極の間から光が放出される一般的な水平型発光素子として提供される。
また、前記６面方向に光が放出されるフリップチップ発光素子は、前記第１及び第２電極パッドの間に反射層が配置された反射領域と、光が放出される透過領域を両方とも含む透過型フリップチップ発光素子として提供される。
ここで、透過型フリップチップ発光素子は、上部面、４つの側面、下部面の６面から光が放出される素子を意味する。また、反射型フリップチップ発光素子は、上部面、４つの側面の５面から光が放出される素子を意味する。
以下、添付された図面を参照して、本発明の実施例に係る発光素子パッケージに適用されたフリップチップ発光素子の例を説明する。
まず、図３１及び図３２を参照して、本発明の実施例に係る発光素子を説明する。図３１は本発明の実施例に係る発光素子を示した平面図であり、図３２は図３１に示された発光素子のＡ-Ａ線断面図である。
一方、理解し易いように、図３１において、第１電極１１７１と第２電極１１７２の下に配置されるが、前記第１電極１１７１に電気的に連結された第１サブ電極１１４１と前記第２電極１１７２に電気的に連結された第２サブ電極１１４２が見えるように示されている。
実施例に係る発光素子１１００は、図３１及び図３２に示されたように、基板１１０５の上に配置された発光構造物１１１０を含むことができる。
前記基板１１０５は、サファイア基板(Al2O3)、SiC、GaAs、GaN、ZnO、Si、GaP、InP、Geを含む群から選択される。例えば、前記基板１１０５は、上部面に凹凸パターンが形成されたPSS(Patterned Sapphire Substrate)として提供される。
前記発光構造物１１１０は、第１導電型半導体層１１１１、活性層１１１２、第２導電型半導体層１１１３を含むことができる。前記活性層１１１２は、前記第１導電型半導体層１１１１と前記第２導電型半導体層１１１３の間に配置される。例えば、前記第１導電型半導体層１１１１の上に前記活性層１１１２が配置され、前記活性層１１１２の上に前記第２導電型半導体層１１１３が配置される。
実施例によれば、前記第１導電型半導体層１１１１はｎ型半導体層として提供され、前記第２導電型半導体層１１１３はｐ型半導体層として提供される。もちろん、別の実施例によれば、前記第１導電型半導体層１１１１がｐ型半導体層として提供され、前記第２導電型半導体層１１１３がｎ型半導体層として提供されてもよい。
以下では説明の便宜を図り、前記第１導電型半導体層１１１１がｎ型半導体層として提供され、前記第２導電型半導体層１１１３がｐ型半導体層として提供された場合を基準に説明する。
実施例に係る発光素子１１００は、図３２に示されたように、オーミック接触層１１３０を含むことができる。前記オーミック接触層１１３０は、電流拡散を向上させて光出力を増加させることができる。前記オーミック接触層１１３０の配置位置及び形状に対しては、実施例に係る発光素子の製造方法を説明する際により詳しく説明する。
例えば、前記オーミック接触層１１３０は、金属、金属酸化物、金属窒化物を含む群から選択された少なくとも１つを含むことができる。前記オーミック接触層１１３０は、透光性の物質を含むことができる。
前記オーミック接触層１１３０は、例えばITO(indium tin oxide)、IZO(indium zinc oxide)、IZON(IZO nitride)、IZTO(indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、AZO(aluminum zinc oxide)、ATO(antimony tin oxide)、GZO(gallium zinc oxide)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Pt、Ni、Au、Rh、Pdを含む群から選択された少なくとも１つを含むことができる。
実施例に係る発光素子１１００は、図３２及び図３２に示されたように、反射層１１６０を含むことができる。前記反射層１１６０は、第１反射層１１６１、第２反射層１１６２、第３反射層１１６３を含むことができる。前記反射層１１６０は、前記オーミック接触層１１３０の上に配置される。
前記第２反射層１１６２は、前記オーミック接触層１１３０を露出させる第１開口部ｈ１を含むことができる。前記第２反射層１１６２は、前記オーミック接触層１１３０の上に配置された複数の第１開口部ｈ１を含むことができる。
前記第１反射層１１６１は、前記第１導電型半導体層１１１１の上部面を露出させる複数の第２開口部ｈ２を含むことができる。
前記第３反射層１１６３は、前記第１反射層１１６１と前記第２反射層１１６２の間に配置される。例えば、前記第３反射層１１６３は、前記第１反射層１１６１と連結される。また、前記第３反射層１１６３は、前記第２反射層１１６２と連結される。前記第３反射層１１６３は、前記第１反射層１１６１と前記第２反射層１１６２に物理的に直接接触して配置される。
例えば、前記第３反射層１１６３の幅Ｗ５は、図１〜図３０を参照して説明された前記リセスＲの幅Ｗ４より小さく提供される。
これによって、前記第１反射層１１６１と前記第３反射層１１６３の間から放出される光が前記リセスＲ領域に配置された前記接着剤１３０に入射することができる。前記発光素子の下部方向に放出された光が前記接着剤１３０によって拡散され、光抽出効率が向上される。
また、前記第２反射層１１６２と前記第３反射層１１６３の間から放出される光が前記リセスＲ領域に配置された前記接着剤１３０に入射することができる。前記発光素子の下部方向に放出された光が前記接着剤１３０によって拡散され、光抽出効率が向上される。
実施例に係る前記反射層１１６０は、前記オーミック接触層１１３０に提供された複数のコンタクトホールを介して前記第２導電型半導体層１１１３に接触する。前記反射層１１６０は、前記オーミック接触層１１３０に提供された複数のコンタクトホールを介して前記第２導電型半導体層１１１３の上部面に物理的に接触する。
実施例に係るオーミック接触層１１３０の形状及び前記反射層１１６０の形状は、実施例に係る発光素子の製造方法を説明する際により詳しく説明する。
前記反射層１１６０は、絶縁性反射層として提供される。例えば、前記反射層１１６０は、DBR(Distributed Bragg Reflector)層として提供される。また、前記反射層１１６０は、ODR(Omni Directional Reflector)層として提供される。また、前記反射層１１６０は、DBR層とODR層が積層されて提供されてもよい。
実施例に係る発光素子１１００は、図３１及び図３２に示されたように、第１サブ電極１１４１と第２サブ電極１１４２を含むことができる。
前記第１サブ電極１１４１は、前記第２開口部ｈ２内部で前記第１導電型半導体層１１１１と電気的に連結される。前記第１サブ電極１１４１は、前記第１導電型半導体層１１１１の上に配置される。例えば、実施例に係る発光素子１１００によれば、前記第１サブ電極１１４１は、前記第２導電型半導体層１１１３、前記活性層１１１２を貫通して第１導電型半導体層１１１１の一部領域まで配置されるリセス内で前記第１導電型半導体層１１１１の上面に配置される。
前記第１サブ電極１１４１は、前記第１反射層１１６１に提供された第２開口部ｈ２を介して前記第１導電型半導体層１１１１の上面に電気的に連結される。前記第２開口部ｈ２と前記リセスは垂直に重なり、例えば前記第１サブ電極１１４１は、図３１及び図３２に示されたように、複数のリセス領域で前記第１導電型半導体層１１１１の上面に直接接触する。
前記第２サブ電極１１４２は、前記第２導電型半導体層１１１３に電気的に連結される。前記第２サブ電極１１４２は、前記第２導電型半導体層１１１３の上に配置される。実施例によれば、前記第２サブ電極１１４２と前記第２導電型半導体層１１１３の間に前記オーミック接触層１１３０が配置される。
前記第２サブ電極１１４２は、前記第２反射層１１６２に提供された第１開口部ｈ１を介して前記第２導電型半導体層１１１３と電気的に連結される。例えば、前記第２サブ電極１１４２は、図３１及び図３２に示されたように、複数のＰ領域で前記オーミック接触層１１３０を介して前記第２導電型半導体層１１１３に電気的に連結される。
前記第２サブ電極１１４２は、図３１及び図３２に示されたように、複数のＰ領域で前記第２反射層１１６２に提供された複数の第１開口部ｈ１を介して前記オーミック接触層１１３０の上面に直接接触する。
実施例によれば、図３１及び図３２に示されたように、前記第１サブ電極１１４１と前記第２サブ電極１１４２は相互極性を有することができ、相互離隔して配置される。
前記第１サブ電極１１４１は、例えば複数のライン形状に提供される。また、前記第２サブ電極１１４２は、例えば複数のライン形状に提供される。前記第１サブ電極１１４１は、隣接した複数の第２サブ電極１１４２の間に配置される。前記第２サブ電極１１４２は、隣接した複数の第１サブ電極１１４１の間に配置される。
前記第１サブ電極１１４１と前記第２サブ電極１１４２が相互異なる極性で構成される場合、相互異なる個数の電極で配置される。例えば前記第１サブ電極１１４１がｎ電極で、前記第２サブ電極１１４２がｐ電極で構成される場合、前記第１サブ電極１１４１より前記第２サブ電極１１４２の個数が多い。前記第２導電型半導体層１１１３と前記第１導電型半導体層１１１１の電気伝導度及び/または抵抗が相互異なる場合、前記第１サブ電極１１４１と前記第２サブ電極１１４２により前記発光構造物１１１０で注入される電子と正孔のバランスを合わせることができ、よって前記発光素子の光学的特性が改善される。
前記第１サブ電極１１４１と前記第２サブ電極１１４２は、単層または多層構造で形成される。例えば、前記第１サブ電極１１４１と前記第２サブ電極１１４２はオーミック電極からなることができる。例えば、前記第１サブ電極１１４１と前記第２サブ電極１１４２は、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、及びNi/IrOx/Au/ITO、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hfのうちの少なくとも１つまたは２つ以上の物質の合金からなることができる。
実施例に係る発光素子１１００は、図３１及び図３２に示されたように、保護層１１５０を含むことができる。
前記保護層１１５０は、前記第２サブ電極１１４２を露出させる複数の第３開口部ｈ３を含むことができる。前記複数の第３開口部ｈ３は、前記第２サブ電極１１４２に提供された複数のＰＢ領域に対応して配置される。
また、前記保護層１１５０は、前記第１サブ電極１１４１を露出させる複数の第４開口部ｈ４を含むことができる。前記複数の第４開口部ｈ４は、前記第１サブ電極１１４１に提供された複数のＮＢ領域に対応して配置される。
前記保護層１１５０は、前記反射層１１６０の上に配置される。前記保護層１１５０は、前記第１反射層１１６１、前記第２反射層１１６２、前記第３反射層１１６３の上に配置される。
例えば、前記保護層１１５０は絶縁物質にて提供される。例えば、前記保護層１１５０は、SixOy、SiOxNy、SixNy、AlxOyを含む群から選択された少なくとも１つの物質から形成される。
実施例に係る発光素子１１００は、図３１及び図３２に示されたように、前記保護層１１５０の上に配置された第１電極１１７１と第２電極１１７２を含むことができる。
前記第１電極１１７１は、前記第１反射層１１６１の上に配置される。また、前記第２電極１１７２は、前記第２反射層１１６２の上に配置される。前記第２電極１１７２は、前記第１電極１１７１と離隔して配置される。
前記第１電極１１７１は、複数のＮＢ領域で前記保護層１１５０に提供された複数の前記第４開口部ｈ４を介して前記第１サブ電極１１４１の上部面に接触する。前記複数のＮＢ領域は、前記第２開口部ｈ２と垂直にずれるように配置される。前記複数のＮＢ領域と前記第２開口部ｈ２が垂直にずれる場合、前記第１電極１１７１から注入される電流が前記第１サブ電極１１４１の水平方向に均一に拡散し、よって前記複数のＮＢ領域で電流が均一に注入される。
また、前記第２電極１１７２は、複数のＰＢ領域で前記保護層１１５０に提供された複数の前記第３開口部ｈ３を介して前記第２サブ電極１１４２の上部面に接触する。前記複数のＰＢ領域と前記複数の第１開口部ｈ１が垂直に重ならないようにする場合、前記第２電極１１７２から注入される電流が前記第２サブ電極１１４２の水平方向に均一に拡散し、よって前記複数のＰＢ領域で電流が均一に注入される。
このように、実施例に係る発光素子１１００によれば、前記第１電極１１７１と前記第１サブ電極１１４１は、前記複数の第４開口部ｈ４領域で接触する。また、前記第２電極１１７２と前記第２サブ電極１１４２が複数の領域で接触する。これによって、実施例によれば、複数の領域を介して電源が供給されるので、接触面積の増加及び接触領域の分散により電流の分散効果が発生し、動作電圧が減少する効果がある。
また、実施例に係る発光素子１１００によれば、図３２に示されたように、前記第１反射層１１６１が前記第１サブ電極１１４１の下に配置され、前記第２反射層１１６２が前記第２サブ電極１１４２の下に配置される。これによって、前記第１反射層１１６１と前記第２反射層１１６２は、前記発光構造物１１１０の活性層１１１２から発光される光を反射させ、第１サブ電極１１４１と第２サブ電極１１４２で光吸収が発生することを最小化して光度(Po)を向上させることができる。
例えば、前記第１反射層１１６１と前記第２反射層１１６２は、絶縁性材料からなり、かつ前記活性層１１１２から放出された光の反射のために反射率が高い材料、例えばDBR構造をなすことができる。
前記第１反射層１１６１と前記第２反射層１１６２は、屈折率が異なる物質が交互に配置されたDBR構造をなすことができる。例えば、前記第１反射層１１６１と前記第２反射層１１６２は、TiO２、SiO２、Ta２O５、HfO２のうち少なくとも１つ以上を含む単層または積層構造で配置される。
また、別の実施例によれば、これに限定されるものではなく、前記第１反射層１１６１と前記第２反射層１１６２は、前記活性層１１１２から発光する光の波長に応じて前記活性層１１１２から発光する光に対する反射度を調節できるように自在に選択される。
また、別の実施例によれば、前記第１反射層１１６１と前記第２反射層１１６２は、ODR層として提供されてもよい。また、別の実施例によれば、前記第１反射層１１６１と前記第２反射層１１６２は、DBR層とODR層が積層された一種のハイブリッド(hybrid)形態で提供されてもよい。
実施例に係る発光素子が、フリップチップボンディング方式で実装されて発光素子パッケージとして具現される場合、前記発光構造物１１１０から提供される光は、前記基板１１０５を介して放出される。前記発光構造物１１１０から放出される光は、前記第１反射層１１６１と前記第２反射層１１６２で反射されて前記基板１１０５方向に放出される。
また、前記発光構造物１１１０から放出される光は、前記発光構造物１１１０の側面方向にも放出される。また、前記発光構造物１１１０から放出される光は、前記第１電極１１７１と前記第２電極１１７２が配置された面のうち、前記第１電極１１７１と前記第２電極１１７２が提供されていない領域を介して外部に放出される。
具体的に、前記発光構造物１１１０から放出される光は、前記第１電極１１７１と前記第２電極１１７２が配置された面のうち、前記第１反射層１１６１、前記第２反射層１１６２、前記第３反射層１１６３が提供されていない領域を介して外部に放出される。
これによって、実施例に係る発光素子１１００は、前記発光構造物１１１０を取囲んだ６面方向に光を放出することができるようになり、光度を著しく向上させることができる。
一方、実施例に係る発光素子によれば、発光素子１１００の上方向から見たとき、前記第１電極１１７１と前記第２電極１１７２の面積の合計は、前記第１電極１１７１と前記第２電極１１７２が配置された前記発光素子１１００の上部面の全体面積の６０％またはより小さく提供される。
例えば、前記発光素子１１００の上部面の全体面積は、前記発光構造物１１１０の第１導電型半導体層１１１１の下部面の横長及び縦長によって定義される面積に対応する。また、前記発光素子１１００の上部面の全体面積は、前記基板１１０５の上部面または下部面の面積に対応する。
このように、前記第１電極１１７１と前記第２電極１１７２の面積の合計が前記発光素子１１００の全体面積の６０％またはより小さく提供されるようにすることで、前記第１電極１１７１と前記第２電極１１７２が配置された面に放出される光の量が増加する。これによって、実施例によれば、前記発光素子１１００の６面方向に放出される光の量が増加するので、光抽出効率が向上して光度(Po)が増加する。
また、前記発光素子の上方向から見たとき、前記第１電極１１７１の面積と前記第２電極１１７２の面積の合計は、前記発光素子１１００の全体面積の３０％またはより大きく提供される。
このように、前記第１電極１１７１と前記第２電極１１７２の面積の合計が前記発光素子１１００の全体面積の３０％またはより大きく提供されるようにすることで、前記第１電極１１７１と前記第２電極１１７２を介して安定した室長が行われ、前記発光素子１１００の電気的な特性を確保できることになる。
実施例に係る発光素子１１００は、光抽出効率及びボンディングの安定性確保を考慮して、前記第１電極１１７１と前記第２電極１１７２の面積の合計が前記発光素子１１００の全体面積の３０％以上６０％以下に選択される。
すなわち、前記第１電極１１７１と前記第２電極１１７２の面積の合計が前記発光素子１１００の全体面積の３０％以上１００％以下である場合、前記発光素子１１００の電気的特性を確保し、発光素子パッケージに実装されるボンディング力を確保して安定した室長が可能となる。
また、前記第１電極１１７１と前記第２電極１１７２の面積の合計が前記発光素子１１００の全体面積の０％以上６０％以下である場合、前記第１電極１１７１と前記第２電極１１７２が配置された面に放出される光量が増加して前記発光素子１１００の光抽出効率が向上し、光度(Po)が増加する。
実施例では、前記発光素子１１００の電気的特性と発光素子パッケージに実装されるボンディング力を確保し、光度を増加させるために、前記第１電極１１７１と前記第２電極１１７２の面積の合計が前記発光素子１１００の全体面積の３０％以上６０％以下に選択した。
また、実施例に係る発光素子１１００によれば、前記第３反射層１１６３が前記第１電極１１７１と前記第２電極１１７２の間に配置される。例えば、前記第３反射層１１６３の前記発光素子１１００の長軸方向の長さＷ５は、前記第１電極１１７１と前記第２電極１１７２の間の間隔に対応して配置される。また、前記第３反射層１１６３の面積は、例えば前記発光素子１１００の上部面全体の１０％以上２５％以下に提供される。
前記第３反射層１１６３の面積が前記発光素子１１００の上部面全体の１０％以上である時、前記発光素子の下部に配置されるパッケージ本体が変色したり亀裂が発生することを防止することができ、２５％以下の場合、前記発光素子の６面に発光するようにする光抽出効率を確保し易くなる。
また、別の実施例ではこれに限定されず、前記光抽出効率をより大きく確保するために、前記第３反射層１１６３の面積を前記発光素子１１００の上部面全体の０％以上１０％未満に配置することができ、前記パッケージ本体に変色または亀裂の発生を防止するために、前記第３反射層１１６３の面積を前記発光素子１１００の上部面全体の２５％以上１００％未満に配置することができる。
また、前記発光素子１１００の長軸方向に配置された側面と隣接する前記第１電極１１７１または前記第２電極１１７２の間に提供された第２領域で前記発光構造物１１１０から生成された光が透過して放出される。
また、前記発光素子１１００の短軸方向に配置された側面と隣接する前記第１電極１１７１または前記第２電極１１７２の間に提供された第３領域に前記発光構造物から生成された光が透過して放出される。
実施例によれば、前記第１反射層１１６１の大きさは、前記第１電極１１７１の大きさに比べて数μm大きく提供される。例えば、前記第１反射層１１６１の面積は、前記第１電極１１７１の面積を完全に覆うことができる大きさで提供される。工程誤差を考慮して、前記第１反射層１１６１の１辺の長さは、前記第１電極１１７１の１辺の長さに比べて、例えば４μm〜１０μm程度大きく提供される。
また、前記第２反射層１１６２の大きさは、前記第２電極１１７２の大きさに比べて数μm大きく提供される。例えば、前記第２反射層１１６２の面積は、前記第２電極１１７２の面積を完全に覆うことができる大きさで提供される。工程誤差を考慮して、前記第２反射層１１６２の１辺の長さは、前記第２電極１１７２の１辺の長さに比べて、例えば４μm〜１０μm程度大きく提供される。
実施例によれば、前記第１反射層１１６１と前記第２反射層１１６２によって、前記発光構造物１１１０から放出される光が前記第１電極１１７１と前記第２電極１１７２に入射することなく反射されることにになる。これによって、実施例によれば、前記発光構造物１１１０から生成されて放出される光が前記第１電極１１７１と前記第２電極１１７２に入射して失われることを最小化することができる。
また、実施例に係る発光素子１１００によれば、前記第３反射層１１６３が前記第１電極１１７１と前記第２電極１１７２の間に配置されるので、前記第１電極１１７１と前記第２電極１１７２の間から放出される光の量を調節できることになる。
上述したように、実施例に係る発光素子１１００は、例えばフリップチップボンディング方式で実装されて発光素子パッケージ形態で提供される。このとき、発光素子１１００が実装されるパッケージ本体が樹脂等で提供される場合、前記発光素子１１００の下部領域で、前記発光素子１１００から放出される短波長の強い光によってパッケージ本体が変色したり亀裂が発生する場合がある。
しかし、実施例に係る発光素子１１００によれば、前記第１電極１１７１と前記第２電極１１７２が配置された領域の間から放出される光の量を調節できるので、前記発光素子１１００の下部領域に配置されたパッケージ本体が変色したり亀裂が発生することを防止することができる。
実施例によれば、前記第１電極１１７１、前記第２電極１１７２、前記第３反射層１１６３が配置された前記発光素子１１００の上部面の２０％以上面積で前記発光構造物１１１０から生成された光が透過して放出される。
これによって、実施例によれば、前記発光素子１１００の６面方向に放出される光の量が増加するので、光抽出効率が向上して光度(Po)が増加する。また、前記発光素子１１００の下部面に近接するように配置されたパッケージ本体が変色したり亀裂が発生することを防止できる。
また、実施例に係る発光素子１１００によれば、前記オーミック接触層１１３０に複数のコンタクトホールＣ１、Ｃ２、Ｃ３が提供される。前記オーミック接触層１１３０に提供された複数のコンタクトホールＣ１、Ｃ２、Ｃ３を介して、前記第２導電型半導体層１１１３と前記反射層１１６０が接着される。前記反射層１１６０が前記第２導電型半導体層１１１３に直接接触するので、前記反射層１１６０が前記オーミック接触層１１３０に接触することに比べて接着力が向上される。
前記反射層１１６０が前記オーミック接触層１１３０のみに直接接触する場合、前記反射層１１６０と前記オーミック接触層１１３０の間の結合力または接着力が弱くなることがある。例えば、絶縁層と金属層が結合される場合、物質相互間の結合力または接着力が弱くなることがある。
例えば、前記反射層１１６０と前記オーミック接触層１１３０の間の結合力または接着力が弱い場合、両層の間に剥離が発生する場合がある。このように、前記反射層１１６０と前記オーミック接触層１１３０の間に剥離が発生すると、発光素子１１００の特性が劣化し、また発光素子１１００の信頼性を確保できなくなる。
しかし、実施例によれば、前記反射層１１６０が前記第２導電型半導体層１１１３に直接接触するので、前記反射層１１６０、前記オーミック接触層１１３０、前記第２導電型半導体層１１１３の間の結合力及び接着力が安定的に提供される。
よって、実施例によれば、前記反射層１１６０と前記第２導電型半導体層１１１３の間の結合力が安定的に提供されるので、前記反射層１１６０が前記オーミック接触層１１３０から剥離することを防止することができる。また、前記反射層１１６０と前記第２導電型半導体層１１１３の間の結合力が安定的に提供されるので、発光素子１１００の信頼性を向上させることができる。
一方、以上で説明されたように、前記オーミック接触層１１３０に複数のコンタクトホールＣ１、Ｃ２、Ｃ３が提供される。前記活性層１１１２から発光された光は、前記オーミック接触層１１３０に提供された複数のコンタクトホールＣ１、Ｃ２、Ｃ３を介して前記反射層１１６０に入射して反射される。これによって、前記活性層１１１２から生成された光が前記オーミック接触層１１３０に入射して失われることを減少させることができ、光抽出効率が向上される。よって、実施例に係る発光素子１１００によれば光度が向上される。
以下、添付された図面を参照して実施例に係る発光素子の製造方法を説明する。実施例に係る発光素子の製造方法を説明することにおいて、図３１及び図３２を参照して説明された内容と重なる事項に対しては、説明を省略する場合もある。
まず、実施例に係る発光素子の製造方法によれば、図３３ａ及び図３３ｂに示されたように、基板１１０５の上に発光構造物１１１０が形成される。図３３ａは実施例に係る発光素子の製造方法によって形成された発光構造物１１１０の形状を示した平面図であり、図３３ｂは図３３ａに示された発光素子のＡ-Ａ線工程断面図である。
実施例によれば、前記基板１１０５の上に発光構造物１１１０が形成される。例えば、前記基板１１０５の上に第１導電型半導体層１１１１、活性層１１１２、第２導電型半導体層１１１３が形成される。
実施例によれば、メサエッチング工程によって、前記第１導電型半導体層１１１１の一部領域が露出するように形成される。前記発光構造物１１１０は、メサエッチングによって前記第１導電型半導体層１１１１を露出させる複数のメサ開口部Ｍを含むことができる。例えば、前記メサ開口部Ｍは、複数の円形状で提供される。また、前記メサ開口部Ｍは、リセスと称することもできる。前記メサ開口部Ｍは、円形状だけでなく、楕円形または多角形等の多様な形状を有することができる。
次に、図３４ａ及び図３４ｂに示されたように、オーミック接触層１１３０が形成される。図３４ａは実施例に係る発光素子の製造方法によって形成されたオーミック接触層１１３０の形状を示した平面図であり、図３４ｂは図３４ａに示された発光素子のＡ-Ａ線工程断面図である。
実施例によれば、前記第２導電型半導体層１１１３の上に前記オーミック接触層１１３０が形成される。前記オーミック接触層１１３０は、前記メサ開口部Ｍに対応する領域に提供された複数の開口部Ｍ１を含むことができる。
例えば、前記開口部Ｍ１は複数の円形状で提供される。前記開口部Ｍ１は、円形状だけでなく、楕円形または多角形等の多様な形状を有することができる。
前記オーミック接触層１１３０は、第１領域Ｒ１、第２領域Ｒ２、第３領域Ｒ３を含むことができる。前記第１領域Ｒ１と前記第２領域Ｒ２は、相互離隔して配置される。また、前記第３領域Ｒ３は、前記第１領域Ｒ１と前記第２領域Ｒ２の間に配置される。
前記第１領域Ｒ１は、前記発光構造物１１１０のメサ開口部Ｍに対応する領域に提供された複数の開口部Ｍ１を含むことができる。また、前記第１領域Ｒ１は複数の第１コンタクトホールＣ１を含むことができる。例えば、前記第１コンタクトホールＣ１は、前記開口部Ｍ１の周辺に複数提供される。
前記第２領域Ｒ２は、前記発光構造物１１１０のメサ開口部Ｍに対応する領域に提供された複数の開口部Ｍ１を含むことができる。また、前記第２領域Ｒ２は複数の第２コンタクトホールＣ２を含むことができる。例えば、前記第２コンタクトホールＣ２は、前記開口部Ｍ１の周辺に複数提供される。
前記第３領域Ｒ３は、前記発光構造物１１１０のメサ開口部Ｍに対応する領域に提供された複数の開口部Ｍ１を含むことができる。また、前記第１領域Ｒ１は複数の第１コンタクトホールＣ１を含むことができる。例えば、前記第１コンタクトホールＣ１は、前記開口部Ｍ１の周辺に複数提供される。
実施例によれば、前記第１コンタクトホールＣ１、前記第２コンタクトホールＣ２、前記第３コンタクトホールＣ３は、数μm〜数十μmの直径で提供される。前記第１コンタクトホールＣ１、前記第２コンタクトホールＣ２、前記第３コンタクトホールＣ３は、例えば７μm〜２０μmの直径で提供される。
前記第１コンタクトホールＣ１、前記第２コンタクトホールＣ２、前記第３コンタクトホールＣ３は、円形状だけでなく、楕円形または多角形等の多様な形状を有することができる。
実施例によれば、前記第１コンタクトホールＣ１、前記第２コンタクトホールＣ２、前記第３コンタクトホールＣ３によって、前記オーミック接触層１１３０の下に配置された前記第２導電型半導体層１１１３が露出する。
前記開口部Ｍ１、前記第１コンタクトホールＣ１、前記第２コンタクトホールＣ２、前記第３コンタクトホールＣ３の機能に対しては、後続工程を説明しながらさらに詳述する。
次に、図３５ａ及び図３５ｂに示されたように、反射層１１６０が形成される。図３５ａは実施例に係る発光素子の製造方法によって形成された反射層１１６０の形状を示した平面図であり、図３５ｂは図３５ａに示された発光素子のＡ-Ａ線工程断面図である。
前記反射層１１６０は、第１反射層１１６１、第２反射層１１６２、第３反射層１１６３を含むことができる。前記反射層１１６０は、前記オーミック接触層１１３０の上に配置される。前記反射層１１６０は、前記第１導電型半導体層１１１１と前記第２導電型半導体層１１１３の上に配置される。
前記第１反射層１１６１と前記第２反射層１１６２は、相互離隔して配置される。前記第３反射層１１６３は、前記第１反射層１１６１と前記第２反射層１１６２の間に配置される。
前記第１反射層１１６１は、前記オーミック接触層１１３０の第１領域Ｒ１の上に配置される。前記第１反射層１１６１は、前記オーミック接触層１１３０に提供された複数の第１コンタクトホールＣ１の上に配置される。
前記第２反射層１１６２は、前記オーミック接触層１１３０の第２領域Ｒ２の上に配置される。前記第２反射層１１６２は、前記オーミック接触層１１３０に提供された複数の第２コンタクトホールＣ２の上に配置される。
前記第３反射層１１６３は、前記オーミック接触層１１３０の第３領域Ｒ３の上に配置される。前記第３反射層１１６３は、前記オーミック接触層１１３０に提供された複数の第３コンタクトホールＣ３の上に配置される。
前記第２反射層１１６２は、複数の開口部を含むことができる。例えば、前記第２反射層１１６２は、複数の第１開口部ｈ１を含むことができる。前記複数の第１開口部ｈ１を介して前記オーミック接触層１１３０が露出する。
また、前記第１反射層１１６１は、複数の第２開口部ｈ２を含むことができる。前記複数の第２開口部ｈ２を介して前記第１導電型半導体層１１１１の上部面が露出する。前記複数の第２開口部ｈ２は、前記発光構造物１１１０に形成された前記複数のメサ開口部Ｍ領域に対応して提供される。また、前記複数の第２開口部ｈ２は、前記オーミック接触層１１３０に提供された複数の開口部Ｍ１領域に対応して提供される。
一方、実施例によれば、前記第１反射層１１６１は、前記オーミック接触層１１３０の第１領域Ｒ１の上に提供される。また、前記第１反射層１１６１は、前記オーミック接触層１１３０に提供された前記第１コンタクトホールＣ１を介して前記第２導電型半導体層１１１３に接触する。これによって、前記第１反射層１１６１と前記第２導電型半導体層１１１３の間の接着力が向上し、前記第１反射層１１６１が前記オーミック接触層１１３０から剥離することを防止することができる。
また、実施例によれば、前記第２反射層１１６２は、前記オーミック接触層１１３０の第２領域Ｒ２の上に提供される。前記第２反射層１１６２は、前記オーミック接触層１１３０に提供された前記第２コンタクトホールＣ２を介して前記第２導電型半導体層１１１３に接触する。これによって、前記第２反射層１１６２と前記第２導電型半導体層１１１３の間の接着力が向上し、前記第２反射層１１６２が前記オーミック接触層１１３０から剥離することを防止することができる。
また、実施例によれば、前記第３反射層１１６３は、前記オーミック接触層１１３０の第３領域Ｒ３の上に提供される。前記第３反射層１１６３は、前記オーミック接触層１１３０に提供された前記第３コンタクトホールＣ３を介して前記第２導電型半導体層１１１３に接触する。これによって、前記第３反射層１１６３と前記第２導電型半導体層１１１３の間の接着力が向上し、前記第３反射層１１６３が前記オーミック接触層１１３０から剥離することを防止することができる。
続いて、図３６ａ及び図３６ｂに示されたように、第１サブ電極１１４１と第２サブ電極１１４２が形成される。図３６ａは実施例に係る発光素子の製造方法によって形成された第１サブ電極１１４１と第２サブ電極１１４２の形状を示した平面図であり、図３６ｂは図３６ａに示された発光素子のＡ-Ａ線工程断面図である。
実施例によれば、前記第１サブ電極１１４１と前記第２サブ電極１１４２は、相互離隔して配置される。
前記第１サブ電極１１４１は、前記第１導電型半導体層１１１１に電気的に連結される。前記第１サブ電極１１４１は、前記第１導電型半導体層１１１１の上に配置される。例えば、実施例に係る発光素子１１００によれば、前記第１サブ電極１１４１は、前記第２導電型半導体層１１１３の一部と前記活性層１１１２の一部が除去されて露出した第１導電型半導体層１１１１の上面に配置される。
前記第１サブ電極１１４１は、例えば線形状に形成される。また、前記第１サブ電極１１４１は、線形状の他の領域に比べて相対的に面積が広いＮ領域を含むことができる。前記第１サブ電極１１４１のＮ領域は、後で形成される第１電極１１７１と電気的に連結される。
前記第１サブ電極１１４１は、前記第１反射層１１６１に提供された第２開口部ｈ２を介して前記第１導電型半導体層１１１１の上面に電気的に連結される。例えば、前記第１サブ電極１１４１は、複数のＮ領域で前記第１導電型半導体層１１１１の上面に直接接触する。
前記第２サブ電極１１４２は、前記第２導電型半導体層１１１３に電気的に連結される。前記第２サブ電極１１４２は、前記第２導電型半導体層１１１３の上に配置される。実施例によれば、前記第２サブ電極１１４２と前記第２導電型半導体層１１１３の間に前記オーミック接触層１１３０が配置される。
前記第２サブ電極１１４２は、例えば線形状に形成される。また、前記第２サブ電極１１４２は、線形状の他の領域に比べて相対的に面積が広いＰ領域を含むことができる。前記第２サブ電極１１４２のＰ領域は、後で形成される第２電極１１７２と電気的に連結される。
前記第２サブ電極１１４２は、前記第２反射層１１６２に提供された第１開口部ｈ１を介して前記第２導電型半導体層１１１３の上面に電気的に連結される。例えば、前記第２サブ電極１１４２は、複数のＰ領域で前記オーミック接触層１１３０を介して前記第２導電型半導体層１１１３に電気的に連結される。前記第２サブ電極１１４２は、複数のＰ領域で前記オーミック接触層１１３０の上部面に直接接触する。
次に、図３７ａ及び図３７ｂに示されたように、保護層１１５０が形成される。図３７ａは実施例に係る発光素子の製造方法によって形成された保護層１１５０の形状を示した平面図であり、図３７ｂは図３７ａに示された発光素子のＡ-Ａ線工程断面図である。
前記保護層１１５０は、前記第１サブ電極１１４１と前記第２サブ電極１１４２の上に配置される。前記保護層１１５０は、前記反射層１１６０の上に配置される。
前記保護層１１５０は、前記第１サブ電極１１４１の上部面を露出させる第４開口部ｈ４を含むことができる。前記保護層１１５０は、前記第１サブ電極１１４１の複数のＮＢ領域を露出させる複数の第４開口部ｈ４を含むことができる。
前記第４開口部ｈ４は、前記第１反射層１１６１が配置された領域の上に提供される。また、前記第４開口部ｈ４は、前記オーミック接触層１１３０の第１領域Ｒ１の上に提供される。
前記保護層１１５０は、前記第２サブ電極１１４２の上部面を露出させる第３開口部ｈ３を含むことができる。前記保護層１１５０は、前記第２サブ電極１１４２の複数のＰＢ領域を露出させる複数の第３開口部ｈ３を含むことができる。
前記第３開口部ｈ３は、前記第２反射層１１６２が配置された領域の上に提供される。また、前記第３開口部ｈ３は、前記オーミック接触層１１３０の第２領域Ｒ２の上に提供される。
続いて、図３８ａ及び図３８ｂに示されたように、第１電極１１７１と第２電極１１７２が形成される。図３８ａは実施例に係る発光素子の製造方法によって形成された前記第１電極１１７１と前記第２電極１１７２の形状を示した平面図であり、図３８ｂは図３８ａに示された発光素子のＡ-Ａ線工程断面図である。
実施例によれば、図３８ａに示された形状で前記第１電極１１７１と前記第２電極１１７２が形成される。前記第１電極１１７１と前記第２電極１１７２は、前記保護層１１５０の上に配置される。
前記第１電極１１７１は、前記第１反射層１１６１の上に配置される。前記第２電極１１７２は、前記第２反射層１１６２の上に配置される。前記第２電極１１７２は、前記第１電極１１７１と離隔して配置される。
前記第１電極１１７１は、複数のＮＢ領域で前記保護層１１５０に提供された前記第４開口部ｈ４を介して前記第１サブ電極１１４１の上部面に接触する。前記第２電極１１７２は、複数のＰＢ領域で前記保護層１１５０に提供された前記第３開口部ｈ３を介して前記第２サブ電極１１４２の上部面に接触する。
実施例によれば、前記第１電極１１７１と前記第２電極パッド１７２に電源が印加されことで、前記発光構造物１１１０が発光さする。
このように実施例に係る発光素子１１００によれば、前記第１電極１１７１と前記第１サブ電極１１４１が複数の領域で接触する。また、前記第２電極１１７２と前記第２サブ電極１１４２が複数の領域で接触する。これによって、実施例によれば、複数の領域を介して電源が供給されるので、接触面積の増加及び接触領域の分散により電流の分散効果が発生し、動作電圧が減少する効果がある。
実施例に係る発光素子パッケージは、光源装置に適用することができる。
また、光源装置は、産業分野によって、表示装置、照明装置、ヘッドランプ等を含むことができる。
光源装置の例として、表示装置は、ボトムカバーと、ボトムカバーの上に配置される反射板と、光を放出し発光素子を含む発光モジュールと、反射板の前方に配置され、発光モジュールから発される光を前方に案内する導光板と、導光板の前方に配置されるプリズムシートを含む光学シートと、光学シートの前方に配置されるディスプレイパネルと、ディスプレイパネルと連結され、ディスプレイパネルに画像信号を供給する画像信号出力回路と、ディスプレイパネルの前方に配置されるカラーフィルターを含むことができる。ここで、ボトムカバー、反射板、発光モジュール、導光板及び光学シートは、バックライトユニット(Backlight Unit)を構成することができる。また、表示装置は、カラーフィルターを含まず、赤色(Red)、緑色(Gren)、青色(Blue)の光を放出する発光素子がそれぞれ配置される構造を有することもできる。
光源装置の別の例として、ヘッドランプは、基板の上に配置される発光素子パッケージを含む発光モジュール、発光モジュールから照射される光を一定方向、例えば前方に反射させるリフレクター(reflector)、リフレクターによって反射される光を前方に屈折させるレンズ、及びリフレクターによって反射されてレンズに向かう光の一部分を遮断または反射して、設計者が所望する配光パターンをなすようにするシェード(shade)を含むことができる。
光源装置の他の例である照明装置は、カバー、光源モジュール、放熱体、電源提供部、内部ケース、ソケットを含むことができる。また、実施例に係る光源装置は、部材とホルダーのうちいずれか１つ以上をさらに含むことができる。前記光源モジュールは、実施例に係る発光素子パッケージを含むことができる。
以上の実施例で説明された特徴、構造、効果等は少なくとも１つの実施例に含まれ、必ず１つの実施例のみに限定されるものではない。さらに、各実施例で例示された特徴、構造、効果等は、実施例が属する分野で通常の知識を有する者によって他の実施例に組合せまたは変形して実施可能である。したがって、そのような組合せと変形に係る内容は、実施例の範囲に含まれると解釈されるべきである。
以上、実施例を中心に説明したが、これは単なる例示にすぎず、実施例を限定するものではなく、実施例が属する分野の通常の知識を有する者であれば、本実施例の本質的な特性を逸脱しない範囲内で、以上に例示されていない多様な変形と応用が可能であろう。例えば、実施例に具体的に示された各構成要素は変形して実施可能であり、そしてそのような変形と応用に係る差異点は、添付された特許請求の範囲で設定する実施例の範囲に含まれると解釈されるべきである。
１１０ 本体、１１１ マウント部、１１３ 反射部、１２０ 発光素子、１２１ 第１電極、１２２ 第２電極、１２３ 半導体層、１３０ 接着剤、１４０ モールディング部、２１０ 臨時基板、３１０ 回路基板、３１１ 第１パッド、３１２ 第２パッド、３１３ 基板、３２１、４２１ 第１ボンディング層、３２２、４２２ 第２ボンディング層、４１１ 第１導電層、４１２ 第２導電層、Ｒ リセス、ＴＨ１ 第１貫通ホール、ＴＨ２ 第２貫通ホール。

Claims (12)

  1. 本体と、
    前記本体の上に配置される発光素子と、
    前記本体と前記発光素子との間に配置される接着剤と、
    を含み、
    前記本体は、前記本体の上面から前記本体の下面を貫通する第１及び第２貫通ホールと、前記本体の上面から前記本体の下面に向かう方向に凹んだ第１リセスを含み、
    前記第１リセスは、前記第１貫通ホールと第２貫通ホールの間に配置され、
    前記接着剤は、前記第１リセス内に配置され、
    前記発光素子は、前記本体の下面から上面に向かう第１方向を基準に、前記第１及び第２貫通ホールのそれぞれと重なる第１及び第２電極を含む、発光素子パッケージ。
  2. 前記接着剤は、前記本体と前記発光素子に直接接触して配置された、請求項１に記載の発光素子パッケージ。
  3. 前記第１貫通ホールに提供され、前記第１電極の下部面と直接接触して配置された第１導電層と、
    前記第２貫通ホールに提供され、前記第２電極の下部面と直接接触して配置された第２導電層と、
    をさらに含む、請求項１に記載の発光素子パッケージ。
  4. 前記第１及び第２貫通ホールを提供する前記本体と前記第１及び第２導電層の間に配置された金属層を含む、請求項３に記載の発光素子パッケージ。
  5. 前記本体の下に配置され、第１パッドと第２パッドを含む回路基板と、
    前記回路基板の前記第１パッドと前記第１電極を電気的に連結する第１ボンディング層と、
    前記回路基板の前記第２パッドと前記第２電極を電気的に連結する第２ボンディング層と、
    を含む、請求項１に記載の発光素子パッケージ。
  6. 前記第１ボンディング層は、前記第１貫通ホール内に配置され、前記第１電極の下部面に直接接触して配置され、
    前記第２ボンディング層は、前記第２貫通ホール内に配置され、前記第２電極の下部面に直接接触して配置された、請求項５に記載の発光素子パッケージ。
  7. 前記第１貫通ホールの上部領域の幅が前記第１電極の幅より小さいかまたは同一である、請求項１に記載の発光素子パッケージ。
  8. 前記第１貫通ホールの上部領域の幅が前記第１貫通ホールの下部領域の幅より小さいかまたは同一である、請求項１に記載の発光素子パッケージ。
  9. 基板と、
    前記基板の上に配置される本体と、
    前記本体の上に配置される発光素子と、
    前記本体と前記発光素子との間に配置される接着剤と、
    を含み、
    前記本体は、前記本体の上面から前記本体の下面を貫通する第１及び第２貫通ホールと、前記本体の上面から前記本体の下面に向かう方向に凹んだ第１リセスを含み、
    前記第１リセスは、前記第１貫通ホールと第２貫通ホールの間に配置され、
    前記接着剤は、前記第１リセス内に配置され、
    前記発光素子は、前記本体の下面から上面に向かう第１方向を基準に、前記第１及び第２貫通ホールのそれぞれと重なる第１及び第２電極を含み、
    前記第１及び第２貫通ホール内に配置され、前記発光素子の前記第１及び第２電極と前記基板を電気的に連結する第１及び第２導電層を含む、光源装置。
  10. 前記接着剤は、前記本体の上面と前記発光素子の下面に直接接触して配置された、請求項９に記載の光源装置。
  11. 前記第１貫通ホールの上部領域の幅が前記第１電極の幅より小さいかまたは同一である、請求項９に記載の光源装置。
  12. 前記第１貫通ホールの上部領域の幅が前記第１貫通ホールの下部領域の幅より小さいかまたは同一である、請求項９に記載の光源装置。
JP2018531510A 2017-05-30 2017-09-29 発光素子パッケージ及び光源装置 Active JP6964345B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2017-0067187 2017-05-30
KR20170067187 2017-05-30
KR1020170082348A KR102356216B1 (ko) 2017-05-30 2017-06-29 발광소자 패키지 및 광원 장치
KR10-2017-0082348 2017-06-29
PCT/KR2017/011077 WO2018221789A1 (ko) 2017-05-30 2017-09-29 발광소자 패키지 및 광원 장치

Publications (3)

Publication Number Publication Date
JP2020522117A true JP2020522117A (ja) 2020-07-27
JP2020522117A5 JP2020522117A5 (ja) 2020-11-12
JP6964345B2 JP6964345B2 (ja) 2021-11-10

Family

ID=64670486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018531510A Active JP6964345B2 (ja) 2017-05-30 2017-09-29 発光素子パッケージ及び光源装置

Country Status (5)

Country Link
US (1) US11038087B2 (ja)
EP (1) EP3439049B1 (ja)
JP (1) JP6964345B2 (ja)
KR (2) KR102356216B1 (ja)
CN (2) CN109328400B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11506937B2 (en) 2020-06-03 2022-11-22 Nichia Corporation Planar light source and method of manufacturing the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367820B2 (en) * 2017-09-01 2022-06-21 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device package and light source device
DE102018123031A1 (de) * 2018-09-19 2020-03-19 Osram Opto Semiconductors Gmbh Bauelement und herstellungsverfahren für ein bauelement
KR102382253B1 (ko) 2018-10-30 2022-04-01 주식회사 엘지에너지솔루션 메인 스위치를 위한 드라이버 회로 및 그것을 포함하는 제어 장치
JP7227478B2 (ja) * 2019-03-20 2023-02-22 日亜化学工業株式会社 樹脂パッケージおよび発光装置
JP7277865B2 (ja) * 2020-10-29 2023-05-19 日亜化学工業株式会社 面状光源及びその製造方法
DE102022126374A1 (de) * 2022-10-11 2024-04-11 Ams-Osram International Gmbh Verfahren zum herstellen eines bauelements und bauelement

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022217A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 光半導体モジュール
JP2011181699A (ja) * 2010-03-01 2011-09-15 Seiko Instruments Inc 発光デバイス
JP2011192845A (ja) * 2010-03-15 2011-09-29 Seiko Instruments Inc 発光部品、発光器及び発光部品の製造方法
US20120138988A1 (en) * 2010-12-02 2012-06-07 Sang Hyun Lee Light emitting device package and manufacturing method thereof
JP2014017415A (ja) * 2012-07-10 2014-01-30 Toyoda Gosei Co Ltd Ｌｅｄ搭載用基板及びその製造方法
JP2014036127A (ja) * 2012-08-09 2014-02-24 Nichia Chem Ind Ltd 発光装置
JP2014158028A (ja) * 2013-02-18 2014-08-28 Lextar Electronics Corp 発光ダイオードのサブマウント及びそれを用いる発光装置の製造方法
US20150295148A1 (en) * 2013-04-19 2015-10-15 Xiamen Sanan Optoelectronics Technology Co., Ltd. Package Substrate and Package Structure of Light Emitting Diode and Fabrication Thereof
JP2015192095A (ja) * 2014-03-28 2015-11-02 シチズン電子株式会社 Ｌｅｄ発光装置及びｌｅｄ発光装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1155997C (zh) * 1998-12-02 2004-06-30 精工爱普生株式会社 各向异性导电膜、半导体芯片的安装方法和半导体装置
JP4077170B2 (ja) * 2000-09-21 2008-04-16 シャープ株式会社 半導体発光装置
KR101265642B1 (ko) 2007-07-23 2013-05-22 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR101144202B1 (ko) 2009-11-02 2012-05-10 삼성전기주식회사 엘이디 내장형 인쇄회로기판
KR20110111173A (ko) 2010-04-02 2011-10-10 김경동 Ｌｅｄ 조명용 리드 프레임 및 그 제조방법
KR101020963B1 (ko) 2010-04-23 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5426481B2 (ja) * 2010-05-26 2014-02-26 株式会社東芝 発光装置
JP5618189B2 (ja) * 2010-07-30 2014-11-05 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
KR102031967B1 (ko) 2013-05-07 2019-10-14 엘지이노텍 주식회사 발광 소자 패키지
KR102098245B1 (ko) 2014-02-11 2020-04-07 삼성전자 주식회사 광원 패키지 및 그를 포함하는 표시 장치
KR102199991B1 (ko) * 2014-05-28 2021-01-11 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
KR102407329B1 (ko) 2015-08-05 2022-06-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 광원 모듈 및 이를 구비한 조명 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022217A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 光半導体モジュール
JP2011181699A (ja) * 2010-03-01 2011-09-15 Seiko Instruments Inc 発光デバイス
JP2011192845A (ja) * 2010-03-15 2011-09-29 Seiko Instruments Inc 発光部品、発光器及び発光部品の製造方法
US20120138988A1 (en) * 2010-12-02 2012-06-07 Sang Hyun Lee Light emitting device package and manufacturing method thereof
JP2014017415A (ja) * 2012-07-10 2014-01-30 Toyoda Gosei Co Ltd Ｌｅｄ搭載用基板及びその製造方法
JP2014036127A (ja) * 2012-08-09 2014-02-24 Nichia Chem Ind Ltd 発光装置
JP2014158028A (ja) * 2013-02-18 2014-08-28 Lextar Electronics Corp 発光ダイオードのサブマウント及びそれを用いる発光装置の製造方法
US20150295148A1 (en) * 2013-04-19 2015-10-15 Xiamen Sanan Optoelectronics Technology Co., Ltd. Package Substrate and Package Structure of Light Emitting Diode and Fabrication Thereof
JP2015192095A (ja) * 2014-03-28 2015-11-02 シチズン電子株式会社 Ｌｅｄ発光装置及びｌｅｄ発光装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11506937B2 (en) 2020-06-03 2022-11-22 Nichia Corporation Planar light source and method of manufacturing the same

Also Published As

Publication number Publication date
CN116169221A (zh) 2023-05-26
US11038087B2 (en) 2021-06-15
KR102437770B1 (ko) 2022-08-30
KR20180131303A (ko) 2018-12-10
CN109328400B (zh) 2023-04-04
JP6964345B2 (ja) 2021-11-10
KR20180131336A (ko) 2018-12-10
CN109328400A (zh) 2019-02-12
KR102356216B1 (ko) 2022-01-28
EP3439049A1 (en) 2019-02-06
US20200274042A1 (en) 2020-08-27
EP3439049A4 (en) 2019-06-19
EP3439049B1 (en) 2022-08-10

Similar Documents

Publication Publication Date Title
KR102473399B1 (ko) 발광소자 패키지 및 광원 장치
JP6964345B2 (ja) 発光素子パッケージ及び光源装置
KR102508745B1 (ko) 발광소자 패키지
KR102432214B1 (ko) 발광소자 패키지
KR102379733B1 (ko) 발광소자 패키지
US10672954B2 (en) Light emitting device package
KR102542297B1 (ko) 발광소자 패키지
KR102501888B1 (ko) 반도체 소자 및 반도체 소자 패키지
KR102610607B1 (ko) 발광소자 패키지
KR102379834B1 (ko) 발광소자 패키지
KR102509064B1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
KR102359818B1 (ko) 발광소자 패키지 및 그 제조방법
KR102433841B1 (ko) 발광소자 패키지
KR102369237B1 (ko) 발광소자 패키지 및 그 제조방법
KR102471690B1 (ko) 발광소자 패키지
KR102369245B1 (ko) 발광소자 패키지
KR20190087710A (ko) 발광소자 패키지
KR20190001384A (ko) 발광소자 패키지 및 광원 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200918

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200918

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211012

R150 Certificate of patent or registration of utility model

Ref document number: 6964345

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150