JP2020520552A - 遠隔エピタキシを介して半導体素子を製作するためのシステムおよび方法 - Google Patents

遠隔エピタキシを介して半導体素子を製作するためのシステムおよび方法 Download PDF

Info

Publication number
JP2020520552A
JP2020520552A JP2019556598A JP2019556598A JP2020520552A JP 2020520552 A JP2020520552 A JP 2020520552A JP 2019556598 A JP2019556598 A JP 2019556598A JP 2019556598 A JP2019556598 A JP 2019556598A JP 2020520552 A JP2020520552 A JP 2020520552A
Authority
JP
Japan
Prior art keywords
layer
release layer
single crystal
crystal film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019556598A
Other languages
English (en)
Inventor
キュサン リ，
キュサン リ，
チファン キム，
チファン キム，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Massachusetts Institute of Technology
Original Assignee
Massachusetts Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Massachusetts Institute of Technology filed Critical Massachusetts Institute of Technology
Publication of JP2020520552A publication Critical patent/JP2020520552A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10322—Aluminium arsenide [AlAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10335—Indium phosphide [InP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]

Abstract

半導体素子を製造する方法は、第１の基板上に剥離層を形成することを含み、剥離層は、平面状の有機分子を含む。方法はまた、剥離層上に単結晶膜を形成することと、単結晶膜を、剥離層から第２の基板に転写することとを含む。一実施形態において、平面状の有機分子は、実質的に５００ｇ／モル以下の分子量を有する。一実施形態において、剥離層を形成することは、蒸発法を介して第１の基板上に剥離層を堆積させることを含む。一実施形態において、剥離層は、実質的に２ｎｍ以下の厚さを有する。

Description

（関連出願の引用）
本願は、米国仮出願第６２／４８６，５１８号（２０１７年４月１８日出願、名称「ＴＷＯ−ＤＩＭＥＮＳＩＯＮＡＬ ＭＡＴＥＲＩＡＬ ＢＡＳＥＤ ＬＡＹＥＲ ＴＲＡＮＳＦＥＲ ＡＳＳＩＳＴＥＤ ＢＹ ＣＨＥＭＩＣＡＬ ＲＥＡＣＴＩＯＮ」）に対する米国特許法§１１９（ｅ）に基づく優先権の利益を主張し、上記出願は、その全体が参照により本明細書に引用される。
本願は、米国仮出願第６２／４８７，０３６号（２０１７年４月１９日出願、名称「ＲＥＭＯＴＥ ＥＰＩＴＡＸＹ ＴＨＲＯＵＧＨ ＰＬＡＮＡＲ ＯＲＧＡＮＩＣ ＭＯＮＯＬＡＹＥＲ」）に対する米国特許法§１１９（ｅ）に基づく優先権の利益も主張し、上記出願は、その全体が参照により本明細書に引用される。
本願は、米国仮出願第６２／４８７，７３９号（２０１７年４月２０日出願、名称「ＦＡＢＲＩＣＡＴＩＯＮ ＯＦ ＬＯＷ−ＣＯＳＴ ＣＯＭＰＯＵＮＤ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＥＶＩＣＥＳ ＶＩＡ ＲＥＭＯＴＥ ＥＰＩＴＡＸＹ ＡＮＤ ＴＷＯ−ＤＩＭＥＮＳＩＯＮＡＬ ＬＡＹＥＲ ＴＲＡＮＳＦＥＲ」）に対する米国特許法§１１９（ｅ）に基づく優先権の利益を主張し、上記出願は、その全体が参照により本明細書に引用される。
高度な電子および光通信技術では、素子は、通常、ＩＩＩ−Ｎ族半導体、ＩＩＩ−Ｖ族半導体、ＩＩ−ＶＩ族半導体、およびＧｅ等の機能性半導体から製作される。これらの機能性半導体の格子定数は、典型的には、シリコン基板の格子定数に整合しない。当技術分野において理解されるように、基板と基板上のエピタキシャル層との間の格子定数不整合は、エピタキシャル層内に歪みをもたらし、それによって、欠陥のない、より厚い層のエピタキシャル成長を妨げ得る。したがって、非シリコン基板が、通常、大部分の機能性半導体のエピタキシャル成長のためのシードとして採用される。しかしながら、機能性材料のそれらと整合する格子定数有する非Ｓｉ基板は、高価であり、したがって、非Ｓｉ電子／光子素子の開発を限定し得る。
非シリコン基板の高コストに対処する１つの方法は、機能性素子層が格子整合基板上で成長させられ、次いで、除去され、他の基板に転写される、「層転写」技法である。残った格子整合基板は、次いで、別の素子層を製作するために再利用され、それによって、コストを低減させることができる。しかしながら、化学リフトオフ、光学リフトオフ、および制御剥離等の既存の層転写技法は、通常、１つ以上の欠点に悩まされる。例えば、化学リフトオフは、通常、ゆっくりとしており、成長基板の表面を汚染する傾向にあり、それによって、成長基板を再利用することを困難にする。光学リフトオフも、素子層を除去するために採用される光学ビームが成長基板の表面を損傷させる可能性があるので、成長基板の再利用性を低減させる（例えば、５回未満までの再利用まで）。制御剥離は、通常、化学／光学リフトオフと比較してより高い処理能力を有するが、成長基板から素子層全体を精密に除去することは、困難であり得る。
本発明の実施形態は、遠隔エピタキシを介して半導体素子を製作するための装置、システム、および方法を含む。一例では、半導体素子を製造する方法は、第１の基板上に剥離層を形成することを含み、剥離層は、平面状の有機分子を含む。方法は、剥離層上に単結晶膜を形成することと、単結晶膜を剥離層から第２の基板に転写することとも含む。
別の例では、半導体処理の方法は、蒸発法を介して、第１の基板上に平面状の有機分子を堆積させ、実質的に２ｎｍ以下の厚さを有する剥離層を形成することを含む。方法は、第１の温度で、剥離層上に第１のキャッピング層を形成することも含む。第１のキャッピング層は、半導体を含み、約５ｎｍ〜約１０ｎｍの厚さを有する。方法は、第１の温度を上回る第２の温度で、第１のキャッピング層上に第１の単結晶膜をエピタキシャルに成長させることであって、第１の単結晶膜も、半導体を含む、ことも含む。方法は、第１の単結晶膜を剥離層から第２の基板に転写することをさらに含み、その後、剥離層上に第２のキャッピング層を形成することと、第２のキャッピング層上に第２の単結晶膜を形成することとが、続く。
さらに別の例では、半導体処理の方法は、第１の基板上に剥離層を形成することと、剥離層上に犠牲層を形成することとを含む。方法は、剥離層上に単結晶膜を形成することと、単結晶膜を第１の基板から剥離するように、犠牲層をエッチングして取り去ることとも含む。方法は、単結晶膜を第１の基板から第２の基板に転写することも含む。
前述の概念および下でより詳細に議論される追加の概念の全ての組み合わせが（そのような概念が互いに矛盾しないことを所与として）、本明細書に開示される発明の主題の一部であるものとして考慮されることを理解されたい。特に、本開示の終わりに表出する、請求される主題の全ての組み合わせが、本明細書に開示される発明の主題の一部であるものとして考慮される。参照することによって組み込まれる任意の開示にも表出し得る本明細書で明示的に採用される用語が、本明細書に開示される特定の概念と最も一致する意味を与えられるべきであることも理解されたい。
当業者は、図面が、主に、例証目的のためであり、本明細書に説明される発明の主題の範囲を限定することを意図していないことを理解するであろう。図面は、必ずしも一定の縮尺ではなく、いくつかの事例では、本明細書に開示される発明の主題の種々の側面が、異なる特徴の理解を促進するように、図面に誇張または拡大されて示され得る。図面では、同様の参照記号は、概して、同様の特徴（例えば、機能的類似および／または構造的類似要素）を指す。
図１Ａ−１Ｄは、遠隔エピタキシを介して半導体素子を製作する方法を図示する。 図１Ａ−１Ｄは、遠隔エピタキシを介して半導体素子を製作する方法を図示する。
図２Ａ−２Ｂは、有機剥離層を使用して半導体素子を製作する方法を図示する。
図３Ａ−３Ｄは、図２Ａ−２Ｂに図示される方法において剥離層のために使用され得る平面状の有機分子の分子構造を示す。
図４Ａ−４Ｃは、図２Ａ−２Ｂに図示される方法において使用され得る規則正しい平面状の有機層の形成を図示する。 図４Ａ−４Ｃは、図２Ａ−２Ｂに図示される方法において使用され得る規則正しい平面状の有機層の形成を図示する。
図５Ａ−５Ｃは、剥離層を保護するためにキャッピング層を使用して半導体素子を製作する方法を図示する。
図６Ａ−６Ｂは、ストレッサ層を使用してエピタキシャル層を有機剥離層から転写する方法を図示する。
図７Ａ−７Ｂは、有機剥離層をエッチングして取り去ることによってエピタキシャル層を転写する方法を図示する。
図８Ａ−８Ｄは、剥離層および犠牲層を使用して半導体素子を製作する方法を図示する。 図８Ａ−８Ｄは、剥離層および犠牲層を使用して半導体素子を製作する方法を図示する。
図９Ａ−９Ｄは、パターン化された剥離層および犠牲層を使用して半導体素子を製作する方法を図示する。 図９Ａ−９Ｄは、パターン化された剥離層および犠牲層を使用して半導体素子を製作する方法を図示する。
（概観）
従来の層転写方法における欠点に対処するために、本明細書に説明されるシステムおよび方法は、半導体素子を製作するために遠隔エピタキシ技法を採用する。この技法では、素子層（機能層とも称される）は、剥離層上でエピタキシャルに成長させられ、素子層は、次に、素子層に格子整合された基板（成長基板とも称される）上に配置される。本明細書で使用されるように、格子整合は、２つの格子定数が、１０％未満だけ（例えば、その間の任意の値および部分範囲を含む約１０％、約９％、約８％、約７％、約６％、約５％、約４％、約３％、約２％、約１％、またはそれ未満）異なる状況を指す。剥離層は、ファンデルワールスエピタキシ（ＶＤＷＥ）を支援するための２次元（２Ｄ）材料から作製され、その場合、素子層は、真下の剥離層とのファンデルワールス相互作用のみを有する。当技術分野において理解されるように、ファンデルワールス相互作用は、２つの材料間の化学接合ではない。代わりに、それは、原子間の双極子の相互作用から生じる。イオンまたは共有結合と比較して、ファンデルワールス力は、はるかに弱い。結果として、素子層が剥離層上に堆積されると、素子層は、無歪みの状態で成長し、そのバルク格子定数と同じである格子定数を有する格子を形成する。
遠隔エピタキシでは、吸着原子のエピタキシャルレジストリが、成長基板と素子層との間の距離（相互作用間隙とも称される）を変調することを介して、下層の成長基板によって遠隔に割り当てられることができる。剥離層は非常に薄いので、言い換えると、成長基板は、剥離層によって素子層から物理的に分離されているが、依然として、エピタキシャル成長中、素子層へのかなりの配向効果を有する。成長した素子層は、次いで、剥離層から容易に剥離され、それによって、成長基板の複数回の再利用を可能にすることができる。
遠隔エピタキシにおける原子的に薄い剥離層は、種々の材料から構成されることができる。例えば、剥離層は、グラフェン単分子層を含むことができる。別の例では、剥離層は、グラフェン製作プロセスよりコスト効率がよくあり得る蒸発技法を介して堆積され得る平面状有機分子を含むことができる。任意の他の適切な２Ｄ材料も、使用されることができる。
遠隔エピタキシの後の層転写は、素子層と剥離層上の２Ｄ材料界面との間の弱い相互作用を利用する。この層転写プロセスを改良するために、犠牲層が、剥離層と素子層との間に形成されることができる。遠隔エピタキシの後、犠牲層が、選択的にエッチングして取り去られ、剥離層から分離された素子層を残すことができる。故に、素子層が、さらなる処理のために、別の基板により容易に転写されることができる。
（遠隔エピタキシを介して半導体素子を製作する方法）
図１Ａ−１Ｄは、遠隔エピタキシを介して半導体素子を製作する方法１００を図示する。方法１００は、図１Ａに図示されるように、成長基板１１０上に配置された剥離層１２０上にエピタキシャル層１３０（素子層１３０、エピ層１３０、または機能層１３０とも称される）を形成することを含む。成長基板１１０は、通常、結晶体の形態にあり、第１の格子定数を有する。剥離層１２０は、剥離層１２０とエピタキシャル層１３０との間の相互作用がファンデルワールス力によって支配されるように、２Ｄ材料を含む。加えて、剥離層１２０の厚さは、成長基板１１０の領域がエピタキシャル層１３０のエピタキシャル成長を誘導することを可能にするように、閾値（例えば、約１ｎｍまたはそれ未満）未満である。したがって、エピタキシャル層１３０は、通常、第１の格子定数に実質的に等しい第２の格子定数を有する単結晶膜を含む。しかしながら、多結晶または非晶質膜も、製作されることができる。
図１Ｂは、ストレッサ１４０がエピタキシャル層１３０上に配置されることを示す。例えば、ストレッサ１４０は、Ｎｉ膜等の高応力金属膜を含むことができる。この例では、Ｎｉストレッサ１４０が、１×１０−５トルの真空レベルにおいて、蒸発器内のエピタキシャル層１３０上に堆積されることができる。随意のテープ層が、ストレッサ１４０上に配置され、ストレッサ１４０およびエピタキシャル層１３０の取り扱いを促進することができる。テープおよびストレッサ１４０は、図１Ｃに図示されるように、エピタキシャル層１３０と剥離層１２０との間の界面に高歪みエネルギーを印加することによって、エピタキシャル層１３０を剥離層１２０から機械的に剥離するために使用されることができる。剥離率は、少なくとも、剥離層１２０内の２Ｄ材料とエピタキシャル層１３０内の他の材料との間の弱いファンデルワールス接合に起因して、高速であり得る。
図１Ｄでは、解放されたエピタキシャル層１３０が、ホスト基板１５０上に配置され、半導体素子１６０を形成する。半導体素子１６０のさらなる処理は、例えば、エッチング、堆積、および接合を含むことができる。エピタキシャル層１３０が、ホスト基板１５０上に設置された後、ストレッサ１４０は、例えば、ＦｅＣｌ３系溶液を用いてエッチングすることによって、除去されることができる。
方法１００では、図１Ｃに示されるエピタキシャル層１３０の解放の後、成長基板１１０と、剥離層１２０とを含む残りのプラットフォームが、エピ層製作の次のサイクルのために再利用されることができる。代替として、剥離層１２０は、除去されることもできる。この場合、エピ層製作の次のサイクルの前、新しい剥離層が、成長基板１１０上に配置されることができる。いずれの場合でも、剥離層１２０は、成長基板１１０を損傷から保護し、それによって、成長基板１１０の複数回の使用および半導体素子１６０を製作するコストを低減させることを可能にすることができる。
種々のタイプの２Ｄ材料が、剥離層１２０のために使用されることができる。一例では、剥離層１２０は、グラフェン（例えば、単層グラフェンまたは多層グラフェン）を含む。別の例では、剥離層１２０は、遷移金属ジカルコゲナイド（ＴＭＤ）単層を含み、それは、タイプＭＸ２の原子的に薄い半導体であり、Ｍは、遷移金属原子（例えば、Ｍｏ、Ｗ等）であり、Ｘは、カルコゲン原子（例えば、Ｓ、Ｓｅ、またはＴｅ）である。ＴＭＤ格子では、Ｍ原子の１つの層が、通常、Ｘ原子の２つの層の間に挟まれる。さらに別の例では、剥離層１２０は、銀、パラジウム、およびロジウム等の金属の単原子層を含むことができる。さらに別の例では、剥離層１２０は、平面状の有機分子（さらなる詳細が、下記の図２Ａ−８Ｂを参照して下記に提供される）を含むことができる。
一例では、剥離層１２０は、成長基板１１０上に直接製作されることができる。例えば、剥離層１２０は、蒸発法を介して成長基板１１０上に堆積され得る平面状の有機分子を含むことができる。別の例では、剥離層１２０は、別の基板上に調製され、次いで、成長基板１１０に転写されることができる。例えば、剥離層１２０は、グラフェンを含むことができ、成長基板１１０に転写される前、炭化ケイ素基板上に形成されることができる。
グラフェンが使用される場合、剥離層１２０は、種々の方法を介して調製されることができる。一例では、剥離層１２０は、シリコン表面を有する（０００１）４Ｈ−ＳｉＣウエハ上に成長させられるエピタキシャルグラフェンを含むことができる。剥離層１２０の製作は、多重ステップの焼鈍プロセスを含むことができる。第１の焼鈍ステップは、表面エッチングのためにＨ２ガス中で実施されることができ、第２の焼鈍ステップは、高温（例えば、約１，５７５℃）における黒鉛化のためにＡｒ中で実施されることができる。別の例では、剥離層１２０は、化学蒸着（ＣＶＤ）プロセスを介して基板上に成長させられることができる。基板は、ニッケル基板または銅基板を含むことができる。代替として、基板は、ＳｉＯ２、ＨｆＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、およびＣＶＤによる実践的に任意の他の高温対応の平面状材料の絶縁基板を含むことができる。
種々の方法も、グラフェン剥離層１２０を成長基板１１０に転写するために使用されることができる。一例では、キャリア膜が、グラフェン剥離層１２０に付着されることができる。キャリア膜は、ポリ（メチルメタクリレート）（ＰＭＭＡ）の厚い膜または熱剥離テープを含むことができ、付着は、スピンコーティングプロセスを介して達成されることができる。キャリア膜およびグラフェン剥離層１２０の組み合わせが成長基板１１０上に配置された後、キャリア膜は、グラフェン剥離層１２０上のエピタキシャル層１３０のさらなる製作のために（例えば、アセトン中に）溶解されることができる。
別の例では、ポリジメチルシロキサン（ＰＤＭＳ）等のエラストマ材料を含むスタンプ層が、グラフェン剥離層１２０に付着されることができる。グラフェンを成長させるための基板が、エッチングして取り去られ、スタンプ層およびグラフェン剥離層１２０の組み合わせを残すことができる。スタンプ層およびグラフェン剥離層１２０が成長基板１１０上に設置された後、スタンプ層は、機械的脱離によって除去され、さらなる処理のためにグラフェン剥離層１２０の清浄な表面を生産することができる。
さらに別の例では、自己剥離転写方法が、グラフェン剥離層１２０を成長基板１１０に転写するために使用されることができる。方法では、自己剥離層が、最初に、グラフェン剥離層１２０を覆ってスピンキャストされる。エラストマスタンプが、次いで、自己剥離層と形状適合接触して設置される。グラフェンを成長させるための基板は、スタンプ層、自己剥離層、およびグラフェン剥離層１２０の組み合わせを残すようにエッチングして取り去られることができる。この組み合わせが成長基板１１０上に設置された後、スタンプ層は、機械的に除去されることができ、自己剥離層は、好適な溶媒中に穏和な条件下で溶解されることができる。自己剥離層は、ポリスチレン（ＰＳ）、ポリ（イソブチレン）（ＰＩＢ）、およびＴｅｆｌｏｎ ＡＦ（ポリ［４，５−ジフルオロ−２，２−ビス（トリフルオロメチル）−１，３−ジオキソール−ｃｏ−テトラフルオロエチレン］）を含むことができる。剥離層１２０におけるグラフェンの使用のさらなる詳細が、「ＳＹＳＴＥＭＳ ＡＮＤ ＭＥＴＨＯＤＳ ＦＯＲ ＧＲＡＰＨＥＮＥ ＢＡＳＥＤ ＬＡＹＥＲ ＴＲＡＮＳＦＥＲ」と題され、２０１６年９月８日に出願された、ＰＣＴ公開第ＷＯ２０１７／０４４５７７号（参照することによって全体として本明細書によって本明細書に組み込まれる）に見出されることができる。
エピタキシャル層１３０の製作は、当技術分野において公知である任意の好適な半導体製作技法を使用して実行されることができる。例えば、低圧金属有機化学蒸着（ＭＯＣＶＤ）が、剥離層１２０上にエピタキシャル層１３０（例えば、ＧａＮ膜）を成長させるために使用されることができる。この例では、剥離層１２０および成長基板１１０は、表面を清浄にするように、（例えば、＞１，１００℃において＞１５分にわたってＨ２下で）焼成されることができる。次いで、ＧａＮを含むエピタキシャル層１３０の堆積が、例えば、２００ミリバールにおいて実施されることができる。トリメチルガリウム、アンモニア、および水素が、それぞれ、Ｇａ源、窒素源、およびキャリアガスとして、使用されることができる。修正された２ステップ成長が、剥離層１２０上で平坦なＧａＮエピタキシャル膜を取得するために採用されることができる。第１のステップは、テラス縁における誘導核形成が促進され得る１，１００℃の成長温度において数分にわたって実施されることができる。第２の成長ステップは、側方成長を促進するように、１，２５０℃の高温において実施されることができる。この場合の垂直ＧａＮ成長率は、１分あたり約２０ｎｍであり得る。
一例では、エピタキシャル層１３０は、２Ｄ材料システムを含む。別の例では、エピタキシャル層１３０は、３Ｄ材料システムを含む。２Ｄおよび３Ｄの材料システムの両方を製作するための柔軟性は、当技術分野において公知である光学、光電子、熱電、ならびに光子素子の幅広い範囲の製作を可能にする。
例えば、エピタキシャル層１３０は、太陽電池（例えば、薄膜太陽電池）、レーザ（例えば、近赤外線レーザダイオードまたはダブルヘテロレーザ）、発光ダイオード（赤色ＬＥＤ等のＬＥＤ）、検出器（例えば、近赤外線検出およびＸ線検出のための）、ならびに温度計（例えば、光ファイバ温度計）を製作するために使用され得るＧａＡｓを含むことができる。ＧａＡｓを含むエピタキシャル層１３０は、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ｐＨＥＭＴ、ｍＨＥＭＴ、および誘導ＨＥＭＴを含むＨＥＭＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、ならびに接合電界効果トランジスタ（ＨＢＴ）等のトランジスタの種々のタイプを製作するためにも使用されることができる。
別の例では、エピタキシャル層１３０は、赤外線検出器、アバランシェ光ダイオード、統合光ダイオード、および焦点面アレイ等の検出器を製作するために使用され得るＩｎＧａＡｓを含むことができる。ＩｎＧａＡｓを含むエピタキシャル層１３０は、トランジスタ（例えば、ＨＥＭＴ）および太陽電池（例えば、三重接合太陽電池）を製作するためにも使用されることができる。
さらに、電熱素子も、ＩｎＧａＡｓを含むエピタキシャル層１３０から構成されることができる。これらの素子は、ゼーベック効果に基づく、薄膜熱光電池および熱管理素子等の環境発電素子を含む。ＩｎＧａＡｓを使用する熱管理素子は、改良されたゼーベック係数および低減させられた面内熱伝導率を有することができる。動作の任意の特定の理論またはモードによって束縛されることなく、材料のゼーベック係数（熱電力、熱電能、および熱感受性としても公知である）は、ゼーベック効果によって誘発されるような、その材料を横断した温度差に応答して誘発された熱起電力の大きさの尺度である。ゼーベック係数のＳＩ単位は、１ケルビンあたりのボルト（Ｖ／Ｋ）である。代替として、ゼーベック係数は、１ケルビンあたりのマイクロボルト（μＶ／Ｋ）で与えられることができる。
さらに別の例では、エピタキシャル層１３０は、半導体レーザ（例えば、紫色レーザダイオード）、ＬＥＤ（例えば、ＩｎＧａＮまたはＡｌＧａＮに基づく、赤色から紫外線（ＵＶ））、トランジスタ（例えば、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ、およびＨＥＭＴ）、ならびに圧電素子（例えば、マイクロモータ、センサ、およびアクチュエータ）を製作するために使用され得るＧａＮを含む。エピタキシャル層１３０内で成長させられ得る他の材料は、例えば、（例えば、ゼーベック効果に基づく環境発電のための）Ｂｉ２Ｓｅ３、（例えば、熱管理またはマイクロ電子冷却のための）Ｂｉ２Ｔｅ３、（例えば、環境発電のための）Ｓｂ２Ｓｅ３、Ｓｂ２Ｔｅ３、ＳｉＧｅ、（例えば、強誘電体センサのための）ＢａＴｉＯ３、（例えば、アクチュエータ、マイクロメータ、およびメモリのための）ＳｒＴｉＯ３、ならびに（例えば、メモリのための）ＧｅＳｂＴｅを含むことができる。
（有機剥離層を使用して半導体素子を製作する方法）
図２Ａ−２Ｂは、有機剥離層２２０を使用して半導体素子を製作する方法２００を図示する。方法２００では、有機剥離層２２０が、図２Ａに示されるように、成長基板２１０上に形成される。有機剥離層２２０は、成長基板２１０上に規則正しい平面状の層を形成し得る平面状の有機分子から作製される。有機剥離層２２０は、約１分子分の厚さであり（すなわち、それは、有機分子の単分子層であることができる）、遠隔エピタキシを促進することができる。
図２Ｂでは、エピタキシャル層２３０が、有機剥離層２２０上に製作される。製作は、成長基板２１０によってシードされるエピタキシャル成長を含むことができる。エピタキシャル層２３０は、本明細書に説明される材料のうちのいずれか（例えば、ＩｎＰ、ＧａＡｓ、またはＩｎＧａＡｓ等）で作製される、単結晶膜を含むことができる。
有機剥離層２２０内の平面状の有機分子は、有機分子の構成原子が同一平面上にある任意の適切な有機分子を含むことができる。図３Ａ−３Ｄは、剥離層２２０内に使用され得るいくつかの平面状の有機分子の分子構造を示す。図３Ａは、ペリレンテトラカルボン酸二無水物（ＰＴＣＤＡ）の分子構造を示す。図３Ｂは、Ｎ，Ｎ’−ジオクチル−３，４，９，１０−ペリレンテトラカルボン酸ジイミド（ＰＴＣＤＩ−Ｃ８）の分子構造を示す。図３Ｃは、１，４，５，８−ナフタレンテトラカルボン酸二無水物（ＮＴＣＤＡ）の分子構造を示す。図３Ｄは、ナフタレンテトラカルボン酸ジイミド（ＮＴＣＤＩ）の分子構造を示す。
剥離層２２０内の平面状の有機分子は、比較的に小さい分子量を有することができる。例えば、平面状の有機分子の分子量は、実質的に５００ｇ／モル以下（例えば、間の任意の値および部分範囲を含む約５００ｇ／モル、約４５０ｇ／モル、約４００ｇ／モル、約３５０ｇ／モル、約３００ｇ／モル、もしくはそれ未満）であることができる。より大きい分子量も、使用されることができる。加えて、遠隔エピタキシは、薄い剥離層２２０から恩恵を得ることもできる。例えば、有機剥離層２２０の厚さは、実質的に２ｎｍ以下（例えば、間の任意の値および部分範囲を含む約２ｎｍ、約１．８ｎｍ、約１．６ｎｍ、約１．４ｎｍ、約１．２ｎｍ、約１ｎｍ、もしくはそれ未満）であることができる。
剥離層２２０は、例えば、蒸発（例えば、物理蒸着、すなわち、ＰＶＤ、または熱蒸発）を介して、成長基板２１０上に直接製作されることができる。蒸発中、平面状の有機分子は、シリコンまたはＧａＡｓ基板等の半導体基板上での準エピタキシャル成長を経験する。平面状の有機分子は、分子と基板との相互作用より強力である分子間相互作用に起因して、基板上に規則正しい平面状の層を形成する。
図４Ａ−４Ｃは、Ｐｂ／Ｓｉ基板上のＰＴＣＤＡの規則正しい平面状の有機層の形成を図示する。図４Ａおよび４Ｂは、異なる表面被覆率でＰｂ／Ｓｉ基板上に成長させられたＰＴＣＤＡ分子の走査電子顕微鏡（ＳＥＭ）画像である。それらは、ＰＴＣＤＡが、３Ｄ構造の代わりに単分子層（すなわち、２Ｄ層）を形成し得ることを実証する。図４Ｃは、Ｐｂ／Ｓｉ基板上に成長させられたＰＴＣＤＡの分子構造の概略図を示す。ＰＴＣＤＡの規則正しい分子層の成長に関するさらなる詳細が、２０１６年のＮｉｃｏａｒａ Ｎ Ｍｅｎｄｅｚ Ｊ，ａｎｄ Ｇｏｍｅｚ−Ｒｏｄｒｉｇｕｅｚ ＪＭ．の「Ｇｒｏｗｔｈ ｏｆ ｏｒｄｅｒｅｄ ｍｏｌｅｃｕｌａｒ ｌａｙｅｒｓ ｏｆ ＰＴＣＤＡ ｏｎ Ｐｂ／Ｓｉ（１１１） ｓｕｒｆａｃｅｓ：ａ ｓｃａｎｎｉｎｇ ｔｕｎｎｅｌｉｎｇ ｍｉｃｒｏｓｃｏｐｙ ｓｔｕｄｙ」Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ，２７（３６）：３６５７０６（参照することによって本明細書によって全体として本明細書に組み込まれる）内に見出されることができる。
図５Ａ−５Ｃは、有機剥離層５２０を保護するためにキャッピング層５３５を使用して半導体素子を製作する方法５００を図示する。キャッピング層５３５は、例えば、エピタキシャル層５３０のエピタキシャル成長中の高温によってもたらされる可能な損傷から有機剥離層５２０を保護する。方法５００は、図５Ａに図示されるように、成長基板５１０上に配置される剥離層５２０から開始する。剥離層５２０は、図２Ａ−２Ｂに示される剥離層２２０とほぼ同じであることができる。キャッピング層５３５は、剥離層５２０上に形成され（図５Ｂ）、後、エピタキシャル層５３０のエピタキシャル成長が、続く（図５Ｃ）。キャッピング層５３５およびエピタキシャル層５３０は、同一の材料（例えば、ＩｎＰ、ＧａＡｓ、ＩｎＧａＡｓ等）を含むことができる。しかしながら、キャッピング層５３５の製作は、エピタキシャル層５３０のエピタキシャル成長のための温度より低い温度で行われる。例えば、エピタキシャル成長は、（例えば、ＩｎＰに関して）４８０℃、（例えば、ＧａＡｓに関して）５８０℃、またはより高温で行われることができる一方、キャッピング層５３５は、４００℃もしくはより低温で製作されることができる。
キャッピング層５３５の厚さは、少なくとも２つの因子に依存する。一方では、より厚いキャッピング層５３５が、剥離層５２０のためのより良好な保護を提供することができる。他方では、より薄いキャッピング層５３５が、遠隔エピタキシ、すなわち、成長基板５１０によってシードされるエピタキシャル層５３０のエピタキシャル成長に対して有益であることができる。これらの考慮点に基づいて、キャッピング層５２５は、約１個の原子分の厚さ〜約１０個の原子分の厚さであることができ、すなわち、キャッピング層５３５は、その厚さを横断して約１個の原子〜約１０個の原子を含む。例えば、キャッピング層５３５の厚さは、約２ｎｍ〜約１０ｎｍ（例えば、間の任意の値および部分範囲を含む約２ｎｍ、約３ｎｍ、約４ｎｍ、約５ｎｍ、約６ｎｍ、約７ｎｍ、約８ｎｍ、約９ｎｍ、または約１０ｎｍ）であることができる。
（エピタキシャル層の有機剥離層からの転写）
図６Ａ−６Ｂは、図２Ａ−２Ｂに図示される方法２００を使用して製作されるエピタキシャル層を転写する方法６００を図示する。方法６００では、ストレッサ６４０が、エピタキシャル層６３０上に形成され、エピタキシャル層６３０は、有機剥離層６２０上にエピタキシャルに成長させられ、剥離層６２０の真下に配置される成長基板６１０によってシードされる。ストレッサ６４０は、図１Ａ−１Ｄに示され、かつ上記に説明される、ストレッサ１４０と実質的に同じであることができる。随意のテープ層が、ストレッサ６４０上に配置され、ストレッサ６４０およびエピタキシャル層６３０の取り扱いを促進することができる。テープおよびストレッサ６４０は、図６Ｂに図示されるように、エピタキシャル層６３０と剥離層６２０との間の界面に高歪みエネルギーを印加することによって、エピタキシャル層６３０を剥離層６２０から機械的に剥離するために使用されることができる。剥離されたエピタキシャル層６３０は、さらなる処理のために、ホスト基板に転写されることができる。
図７Ａ−７Ｂは、有機剥離層をエッチングして取り去ることによってエピタキシャル層を転写する方法７００を図示する。図７Ａは、第２の基板７４０が、シードとして成長基板７１０を使用して有機剥離層７２０上にエピタキシャルに成長させられるエピタキシャル層６３０上に形成されることを示す。図７Ｂでは、有機剥離層７２０が、エッチングして取り去られ（例えば、アセトンを使用して）、第２の基板７４０に付着される独立エピタキシャル層７３０をもたらす。一例では、第２の基板７４０は、例えば、さらなる処理のために、エピタキシャル層７３０を標的基板（ホスト基板とも称される）に転写するためのハンドルとして機能することができる。別の例では、第２の基板７４０は、標的基板であることができ、有機剥離層７２０のエッチングの後、エピタキシャル層７３０は、さらなる処理を行うことができる状態になる。
方法７００では、エピタキシャル層７３０を成長基板７１０から除いて転写するとき、有機剥離層７２０もエッチングして取り去られるので、新しい剥離層が、エピタキシャル成長の次のサイクルにわたって成長基板７１０上に形成されることができる。本明細書に説明されるように、有機剥離層７２０は、蒸発技法を介して便利に製作されることができる。したがって、各エピタキシャル成長のための剥離層７２０の形成が、必要である。
（犠牲層を使用して半導体素子を製作する方法）
図８Ａ−８Ｄは、剥離層８２０との組み合わせにおける犠牲層８３５を使用して半導体素子を製作する方法８００を図示する。方法８００では、エピタキシャル層が、剥離層８２０上に配置された犠牲層８３５上にエピタキシャルに成長させられる。成長基板８１０が、図８Ａに示されるように、剥離層８２０の真下に配置され、エピタキシャル層８３０の成長をシードする。図８Ｂでは、ストレッサ８４０が、エピタキシャル層８３０上に形成される。図８Ｃでは、犠牲層８３５が、選択的にエッチングして取り去られ（すなわち、エピタキシャル層８３０または剥離層８２０のエッチングは殆どもしくは全くない状態で）、さらなる処理のために、ストレッサ８４０に付着された独立エピタキシャル層８３０を残す（図８Ｄ）。方法８００において、犠牲層８３５の選択的なエッチングは、剥離層８２０の界面でエピタキシャル層８３０をより精密に剥離することができる。
一例では、犠牲層８３５は、ＧａＡｓを含み、エピタキシャル層８３０は、ＡｌＡｓまたはＡｌＧａＡｓを含む。この場合、犠牲層８３５は、ＨＦを使用してエッチングして取り去られることができる。別の例では、犠牲層８３５は、ＧａＡｓを含み、エピタキシャル層８３０は、ＡｌＩｎＰ、ＧａＩｎＰ、またはＡｌＧａＩｎＰを含み、この場合、エッチング溶液は、ＨＣｌであることができる。さらに別の例では、犠牲層８３５は、ＩｎＰを含むことができ、エピタキシャル層８３０は、ＩｎＧａＡｓを含むことができ、それによって、ＨＣｌを使用した犠牲層８３５の選択的なエッチングを可能にすることができる。さらに別の例では、犠牲層８３５は、ＩｎＰを含み、エピタキシャル層８３０は、ＡｌＡｓまたはＡｌＧａＡｓを含み、ＨＦが、犠牲層８３５を選択的にエッチングして取り去るために使用されることができる。
犠牲層８３５は、少なくとも２個の原子分の厚さであり、図８Ｃに示されるエッチングを促進することができる。例えば、犠牲層８３５の厚さは、約１０ｎｍ〜約１００ｎｍ（例えば、間の任意の値および部分範囲を含む約１０ｎｍ、約２０ｎｍ、約３０ｎｍ、約５０ｎｍ、約７５ｎｍ、または約１００ｎｍ）であることができる。
図９Ａ−９Ｄは、犠牲層９３５との組み合わせにおけるパターン化された剥離層９２０を使用して半導体素子を製作する方法９００を図示する。方法９００では、エピタキシャル層９３０が、パターン化された剥離層９２０上に成長させられ、それは、犠牲層９３５上に配置される。エピタキシャル層９３０の成長は、パターン化された剥離層９２０の真下に配置される成長基板９１０によってシードされる。図９Ｂでは、ストレッサ９４０が、エピタキシャル層９３０上に形成される。図９Ｃでは、犠牲層９３５が、選択的にエッチングして取り去られ、さらなる処理のために、ストレッサ９４０に付着された独立エピタキシャル層９３０を残す（図８Ｄ）。成長基板９１０上に配置されるパターン化された剥離層９２０を含むプラットフォームは、次いで、エピタキシャル成長（別の犠牲層の形成を含む）の次のサイクルにわたって使用されることができる。
方法９００で使用されるパターン化された剥離層９２０は、パターン化された剥離層９２０が、剥離層９２０を通して遠隔エピタキシを促進し得るピンホール９２２を用いてパターン化される点を除いて、本明細書に説明される任意の剥離層とほぼ同じであることができる。パターン化された剥離層内のピンホール９２２の密度は、例えば、１平方ミクロンあたり約１ピンホール９２２またはそれより高くあることができる。ピンホール９２２は、パターン化された剥離層９２０にわたって無作為または周期的アレイの状態に分布されられ得る。ピンホール９２２は、例えば、ＡｒプラズマまたはＯ２プラズマを使用して作成されることができる。
エピタキシャル層９３０のエピタキシャル成長は、ピンホール９２２がパターン化された剥離層９２０内に作成されるエリアから開始することができる。ピンホール９２２は、成長基板９１０とエピタキシャル層９３０の直接相互作用を可能にし、それによって、成長基板９１０がエピタキシャル層９３０の結晶配向を誘導することを可能にする。言い換えると、エピタキシャル層９３０は、ピンホール９２２を通して成長し得る。エピタキシャル層９３０の成長は、次いで、剥離層９２０全体を被覆するように拡張し、次いで、上記に説明される技法のうちの１つを使用して剥離されることができる。ピンホール９２２が小さい直径を有するので、エピタキシャル層９３０を成長基板９１０と接続するエピタキシャルに成長させられた材料は、比較的に弱く、それは、パターン化された剥離層９２０からのエピタキシャル層９３０の剥離を妨げない。
（結語）
種々の発明の実施形態が、本明細書に説明および図示されているが、当業者は、本明細書に説明される機能を果たす、および／または結果および／または利点のうちの１つ以上のものを取得するための種々の他の手段および／または構造を容易に想定し、そのような変形例および／または修正はそれぞれ、本明細書に説明される発明の実施形態の範囲内であると見なされる。より一般的には、当業者は、本明細書に説明される全てのパラメータ、寸法、材料、および構成が、例示的であるように意図されており、実際のパラメータ、寸法、材料、および／または構成が、発明の教示が使用される１つまたは複数の具体的な用途に依存するであろうことを容易に理解するであろう。当業者は、日常的にすぎない実験を使用して、本明細書に説明される具体的な発明の実施形態の多くの均等物を認識するであろう、または確認することができるであろう。したがって、前述の実施形態が、一例のみとして提示され、添付の請求項およびその均等物の範囲内で、発明の実施形態が、具体的に説明ならびに請求されるものとは別様に実践され得ることを理解されたい。本開示の発明の実施形態は、本明細書に説明される各個々の特徴、システム、物品、材料、キット、および／または方法を対象とする。加えて、２つ以上のそのような特徴、システム、物品、材料、キット、および／または方法の任意の組み合わせは、そのような特徴、システム、物品、材料、キット、および／または方法が互いに矛盾しない場合、本開示の発明の範囲内に含まれる。
種々の発明の概念も、その例が提供されている１つ以上の方法として具現化され得る。方法の一部として実施される行為は、任意の好適な方法で順序付けられ得る。故に、例証的実施形態では順次行為として示されたとしても、ある行為を同時に実施することを含み得る図示されるものと異なる順序で行為が実施される、実施形態が構築されてもよい。
本明細書で定義および使用されるような全ての定義は、辞書の定義、参照することによって本書に組み込まれる定義、および／または定義された用語の通常の意味を優先すると理解されるべきである。
明細書および請求項において本明細書に使用されるような不定冠詞「ａ」ならびに「ａｎ」は、明確に反対に示されない限り、「少なくとも１つ」を意味すると理解されるべきである。
明細書および請求項において本明細書に使用されるような語句「および／または」は、そのように結合される要素の「いずれか一方または両方」、すなわち、ある場合には接続的に存在し、他の場合では離接的に存在する要素を意味すると理解されるべきである。「および／または」を用いて列挙される複数の要素は、同一の様式で、すなわち、そのように結合される要素のうちの「１つ以上の」ものであると解釈されるべきである。具体的に識別されるこれらの要素に関連するか、または関連しないかどうかにかかわらず、「および／または」の節によって具体的に識別される要素以外の他の要素も、随意に、存在し得る。したがって、非限定的例として、「Ａおよび／またはＢ」の言及は、「ｃｏｍｐｒｉｓｉｎｇ（〜を備える）」等の非制約的用語と併用されるときに、一実施形態では、Ａのみ（随意に、Ｂ以外の要素を含む）、別の実施形態では、Ｂのみ（随意に、Ａ以外の要素を含む）、さらに別の実施形態では、ＡならびにＢの両方（随意に、他の要素を含む）等を指すことができる。
明細書および請求項において本明細書に使用されるように、「または」は、上で定義されるような「および／または」と同一の意味を有すると理解されるべきである。例えば、リスト内の項目を分離するとき、「または」もしくは「および／または」は、包括的である、すなわち、少なくとも１つの包含であるが、いくつかの要素もしくは要素のリストのうちの１つを上回るもの、随意に、追加の列挙されていない項目も含むものとして、解釈されるものとする。「〜のうちの１つのみ」または「〜のうちの厳密に１つ」、もしくは請求項で使用されるときに、「〜から成る」等の明確に反対に示される用語のみが、いくつかの要素または要素のリストのうちの厳密に１つの要素の包含を指すであろう。一般に、本明細書で使用されるような用語「または」は、「いずれか」、「〜のうちの１つ」、「〜のうちの１つのみ」、もしくは「〜のうちの厳密に１つ」等の排他性の用語が先行するときに、排他的代替物（すなわち、「両方ではないが一方または他方」）を示すものとして解釈されるのみとする。「本質的に〜から成る」は、請求項で使用されるときに、特許法の分野で使用されるようなその通常の意味を有するものとする。
明細書および請求項において本明細書に使用されるように、１つ以上の要素のリストの参照における語句「少なくとも１つ」は、要素のリストの中の要素のうちのいずれか１つ以上のものから選択されるが、要素のリスト内に具体的に列挙されるありとあらゆる要素のうちの少なくとも１つを必ずしも含むわけではなく、要素のリストの中の要素のいかなる組み合わせも除外しない少なくとも１つの要素を意味すると理解されるべきである。本定義は、具体的に識別されるこれらの要素に関連するか、または関連しないかどうかにかかわらず、語句「少なくとも１つ」が指す要素のリスト内で具体的に識別される要素以外の要素が、随意に、存在し得ることも可能にする。したがって、非限定的例として、「ＡおよびＢのうちの少なくとも１つ」（または同等に、「ＡまたはＢのうちの少なくとも１つ」、もしくは同等に、「Ａおよび／またはＢのうちの少なくとも１つ」）は、一実施形態では、Ｂが存在しない（随意に、Ｂ以外の要素を含む）、随意に、１つを上回るＡを含む少なくとも１つのＡ、別の実施形態では、Ａが存在しない（随意に、Ａ以外の要素を含む）、随意に、１つを上回るＢを含む少なくとも１つのＢ、さらに別の実施形態では、随意に、１つを上回るＡを含む少なくとも１つのＡ、ならびに随意に、１つを上回るＢを含む少なくとも１つのＢ（随意に、他の要素を含む）等を指すことができる。
請求項では、ならびに上記の明細書では、「ｃｏｍｐｒｉｓｉｎｇ（〜を備える）」、「ｉｎｃｌｕｄｉｎｇ（〜を含む）」、「ｃａｒｒｙｉｎｇ（〜を持ってゆく）」、「ｈａｖｉｎｇ（〜を有する）」、「ｃｏｎｔａｉｎｉｎｇ（〜を含む）」、「ｉｎｖｏｌｖｉｎｇ（〜を伴う）」、「ｈｏｌｄｉｎｇ（〜を保持する）」、「ｃｏｍｐｏｓｅｄ ｏｆ（〜から構成される）」等の全ての移行句は、非制約的である、すなわち、「限定ではないが、〜を含む」を意味すると理解されるものとする。移行句「ｃｏｎｓｉｓｔｉｎｇ ｏｆ （〜から成る）」および「本質的に〜から成る（ｃｏｎｓｉｓｔｉｎｇ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ）」のみが、それぞれ、米国特許庁特許審査手順マニュアル第２１１１．０３節に記載されるように、閉鎖的または半閉鎖的移行句であるものとする。

Claims (27)

  1. 半導体素子を製造する方法であって、前記方法は、
    第１の基板上に剥離層を形成することであって、前記剥離層は、平面状の有機分子を含む、ことと、
    前記剥離層上に単結晶膜を形成することと、
    前記剥離層から第２の基板に前記単結晶膜を転写することと
    を含む、方法。
  2. 前記平面状の有機分子は、実質的に５００ｇ／モル以下の分子量を有する、請求項１に記載の方法。
  3. 前記平面状の有機分子は、
    ペリレンテトラカルボン酸二無水物（ＰＴＣＤＡ）、
    １，４，５，８−ナフタレンテトラカルボン酸二無水物（ＮＴＣＤＡ）、または
    Ｎ，Ｎ’−ジオクチル−３，４，９，１０−ペリレンテトラカルボン酸ジイミド（ＰＴＣＤＩ−Ｃ８）
    のうちの少なくとも１つを含む、請求項１に記載の方法。
  4. 前記剥離層を形成することは、蒸発法を介して前記第１の基板上に前記剥離層を堆積させることを含む、請求項１に記載の方法。
  5. 前記剥離層は、実質的に２ｎｍ以下の厚さを有する、請求項１に記載の方法。
  6. 前記単結晶膜を形成することは、成長シードとして前記第１の基板を使用して、前記単結晶膜をエピタキシャルに成長させることを含む、請求項１に記載の方法。
  7. 前記単結晶膜を形成する前、前記剥離層上にキャッピング層を形成することをさらに含む、請求項１に記載の方法。
  8. 前記キャッピング層を形成することは、第１の温度で、前記剥離層上に前記キャッピング層を堆積させることを含み、前記単結晶膜を形成することは、前記第１の温度を上回る第２の温度で、前記キャッピング層上に前記単結晶層をエピタキシャルに成長させることを含む、請求項７に記載の方法。
  9. 前記キャッピング層は約２ｎｍ〜約１０ｎｍの厚さを有する、請求項７に記載の方法。
  10. 前記単結晶膜を転写することは、
    前記単結晶膜上に金属ストレッサを形成することと、
    前記金属ストレッサ上に可撓なテープを配置することと、
    前記可撓なテープを用いて、前記剥離層から前記単結晶膜および前記金属ストレッサを引き離すことと
    を含む、請求項１に記載の方法。
  11. 前記単結晶膜を前記第２の基板に転写した後、前記剥離層上に別の単結晶膜を形成することをさらに含む、請求項１０に記載の方法。
  12. 前記単結晶膜を転写することは、前記剥離層をエッチングして取り去ることにより、前記単結晶層を前記第１の基板から除去することを含む、請求項１に記載の方法。
  13. 前記第１の基板上に別の剥離層を形成することと、
    前記別の剥離層上に別の単結晶層を形成することと
    をさらに含む、請求項１２に記載の方法。
  14. 請求項１に記載の方法によって形成された半導体素子。
  15. 半導体素子を製造する方法であって、前記方法は、
    蒸発法を介して、第１の基板上に平面状の有機分子を堆積させ、実質的に２ｎｍ以下の厚さを有する剥離層を形成することと、
    第１の温度で、前記剥離層上に第１のキャッピング層を形成することであって、前記第１のキャッピング層は、半導体を含み、約５ｎｍ〜約１０ｎｍの厚さを有する、ことと、
    前記第１の温度を上回る第２の温度で、前記第１のキャッピング層上に第１の単結晶膜をエピタキシャルに成長させることであって、前記第１の単結晶膜は、前記半導体を含む、ことと、
    前記剥離層から第２の基板に前記第１の単結晶膜を転写することと、
    前記剥離層上に第２のキャッピング層を形成することと、
    前記第２のキャッピング層上に第２の単結晶膜を形成することと
    を含む、方法。
  16. 半導体処理の方法であって、前記方法は、
    第１の基板上に剥離層を形成することと、
    前記剥離層上に犠牲層を形成することと、
    前記剥離層上に単結晶膜を形成することと、
    前記犠牲層をエッチングして取り去ることにより、前記単結晶膜を前記第１の基板から剥離することと、
    前記第１の基板から第２の基板に前記単結晶膜を転写することと
    を含む、方法。
  17. 前記剥離層は、実質的に２ｎｍ以下の厚さを有する、請求項１６に記載の方法。
  18. 前記剥離層は、２次元（２Ｄ）材料を含む、請求項１６に記載の方法。
  19. 前記犠牲層は、第１の半導体を含み、前記単結晶膜は、前記第１の半導体に整合された第２の半導体格子を含む、請求項１６に記載の方法。
  20. 前記犠牲層は、ＧａＡｓを含み、前記単結晶膜は、ＡｌＡｓまたはＡｌＧａＡｓのうちの少なくとも１つを含み、前記犠牲層をエッチングして取り去ることは、ＨＦを使用して前記犠牲層をエッチングして取り去ることを含む、請求項１６に記載の方法。
  21. 前記犠牲層は、ＧａＡｓを含み、前記単結晶膜は、ＡｌＩｎＰ、ＧａＩｎＰ、またはＡｌＧａＩｎＰのうちの少なくとも１つを含み、前記犠牲層をエッチングして取り去ることは、ＨＣｌを使用して前記犠牲層をエッチングして取り去ることを含む、請求項１６に記載の方法。
  22. 前記犠牲層は、ＩｎＰを含み、前記単結晶膜は、ＩｎＧａＡｓを含み、前記犠牲層をエッチングして取り去ることは、ＨＣｌを使用して前記犠牲層をエッチングして取り去ることを含む、請求項１６に記載の方法。
  23. 前記犠牲層は、ＩｎＰを含み、前記単結晶膜は、ＡｌＡｓまたはＡｌＧａＡｓのうちの少なくとも１つを含み、前記犠牲層をエッチングして取り去ることは、ＨＦを使用して前記犠牲層をエッチングして取り去ることを含む、請求項１６に記載の方法。
  24. 前記犠牲層は、約１０ｎｍ〜約１００ｎｍの厚さを有する、請求項１６に記載の方法。
  25. 前記剥離層内に複数の孔を形成することをさらに含み、前記単結晶膜を形成することは、前記複数の孔の中および前記剥離層上に材料を堆積させることを含む、請求項１６に記載の方法。
  26. 前記単結晶膜を前記第２の基板に転写した後、前記剥離層上に別の犠牲層を形成することと、
    前記別の犠牲層上に別の単結晶膜を形成することと
    をさらに含む、請求項１６に記載の方法。
  27. 請求項１６に記載の方法によって形成された半導体素子。
JP2019556598A 2017-04-18 2018-04-18 遠隔エピタキシを介して半導体素子を製作するためのシステムおよび方法 Pending JP2020520552A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201762486518P 2017-04-18 2017-04-18
US62/486,518 2017-04-18
US201762487036P 2017-04-19 2017-04-19
US62/487,036 2017-04-19
US201762487739P 2017-04-20 2017-04-20
US62/487,739 2017-04-20
PCT/US2018/028089 WO2018195152A1 (en) 2017-04-18 2018-04-18 Systems and methods for fabricating semiconductor devices via remote epitaxy

Publications (1)

Publication Number Publication Date
JP2020520552A true JP2020520552A (ja) 2020-07-09

Family

ID=63856938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019556598A Pending JP2020520552A (ja) 2017-04-18 2018-04-18 遠隔エピタキシを介して半導体素子を製作するためのシステムおよび方法

Country Status (6)

Country Link
US (1) US20200043790A1 (ja)
EP (1) EP3613081A1 (ja)
JP (1) JP2020520552A (ja)
KR (1) KR20190139953A (ja)
CN (1) CN110637372A (ja)
WO (1) WO2018195152A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180051602A (ko) 2015-09-08 2018-05-16 메사추세츠 인스티튜트 오브 테크놀로지 그래핀-기반 층 전달 시스템 및 방법
JP2020500424A (ja) 2016-11-08 2020-01-09 マサチューセッツ インスティテュート オブ テクノロジー 層転写のための転位フィルタ処理のためのシステムおよび方法
JP2020515052A (ja) 2017-02-24 2020-05-21 マサチューセッツ インスティテュート オブ テクノロジー 湾曲焦点面アレイのための装置および方法
WO2019087157A1 (en) * 2017-11-03 2019-05-09 Ecole Polytechnique Federale De Lausanne (Epfl) Layer transfer of epitaxial layers and thin films obtained by van der waals growth initiation
WO2020041650A1 (en) 2018-08-23 2020-02-27 Massachusetts Institute Of Technology Atomic precision control of wafer-scale two-dimensional materials
CN109768154B (zh) * 2018-12-18 2022-05-20 中北大学 一种蓝宝石基可控剥离柔性pzt薄膜的制备方法
CN113644168B (zh) * 2021-08-12 2024-04-23 王晓靁 一种RGB InGaN基micro LED的制作方法及其制作的器件
CN114277443B (zh) * 2021-12-28 2022-12-30 中国科学院苏州纳米技术与纳米仿生研究所 氮化物单晶薄膜及其制备方法和应用
KR102629307B1 (ko) 2022-04-26 2024-01-29 숭실대학교산학협력단 질화물 반도체 소자의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1708254A4 (en) * 2004-01-15 2010-11-24 Japan Science & Tech Agency METHOD FOR PRODUCING MONOCRYSTALLINE THIN FILM AND MONOCRYSTALLINE THIN FILM DEVICE
US8933436B2 (en) * 2010-10-13 2015-01-13 The Regents Of The University Of Michigan Ordered organic-organic multilayer growth
US8367556B1 (en) * 2011-12-01 2013-02-05 International Business Machines Corporation Use of an organic planarizing mask for cutting a plurality of gate lines
WO2015156871A2 (en) * 2014-01-15 2015-10-15 Forrest Stephen R Forrest Non-destructive wafer recycling for epitaxial lift-off thin-film device using a superlattice epitaxial layer
JP2015153826A (ja) * 2014-02-12 2015-08-24 ウシオ電機株式会社 窒化物半導体発光素子及びその製造方法
US9812337B2 (en) * 2014-12-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
KR20180051602A (ko) * 2015-09-08 2018-05-16 메사추세츠 인스티튜트 오브 테크놀로지 그래핀-기반 층 전달 시스템 및 방법
US9899556B2 (en) * 2015-09-14 2018-02-20 Wisconsin Alumni Research Foundation Hybrid tandem solar cells with improved tunnel junction structures

Also Published As

Publication number Publication date
CN110637372A (zh) 2019-12-31
EP3613081A1 (en) 2020-02-26
KR20190139953A (ko) 2019-12-18
US20200043790A1 (en) 2020-02-06
WO2018195152A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
JP2020520552A (ja) 遠隔エピタキシを介して半導体素子を製作するためのシステムおよび方法
US10770289B2 (en) Systems and methods for graphene based layer transfer
Kum et al. Epitaxial growth and layer-transfer techniques for heterogeneous integration of materials for electronic and photonic devices
US9876081B2 (en) Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
Lee et al. Heterostructures based on inorganic and organic van der Waals systems
US10903073B2 (en) Systems and methods of dislocation filtering for layer transfer
US9991113B2 (en) Systems and methods for fabricating single-crystalline diamond membranes
EP3011587B1 (en) Iii-v or ii-vi compound semiconductor films on graphitic substrates
KR20100049575A (ko) 박막 ⅲ-ⅴ족 화합물 솔라 셀
US11063073B2 (en) Apparatus and methods for curved focal plane array
US20200135962A1 (en) Systems and methods for fabricating photovoltaic devices via remote epitaxy
US8969178B2 (en) Method of manufacturing large area gallium nitride substrate
JP2013080896A (ja) 複合基板の製造方法および複合基板
CN107624197A (zh) 通过预图案化台面进行的减轻应变的外延剥离
US10727050B1 (en) Wafer-scale catalytic deposition of black phosphorus
KR101455723B1 (ko) 실리콘기판을 재활용한 고효율 iii-v 나노 막대 태양전지 및 그의 제조방법
Gong et al. Monocrystalline Si/$\beta $-Ga $ _2 $ O $ _3 $ pn heterojunction diodes fabricated via grafting
JP2021527618A (ja) グラフェンおよび／または六方晶窒化ホウ素を備えている層の上での炭化ケイ素の成長のためのシステムおよび方法ならびに関連物品
JPWO2013187078A1 (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
US11087974B2 (en) Preparation of compound semiconductor substrate for epitaxial growth via non-destructive epitaxial lift-off
Kim Two-dimensional material based layer transfer of thin film devices
KR101888585B1 (ko) Iii-v족 화합물 활용층 형성용 기판 및 iii-v족 화합물 활용층 제조방법
Han Multiplication of Freestanding Compound Semiconductor Membranes from a Single Wafer by Alternating Growth with 2D Materials