CN110637372A - 通过远程外延来制造半导体器件的系统和方法 - Google Patents

通过远程外延来制造半导体器件的系统和方法 Download PDF

Info

Publication number
CN110637372A
CN110637372A CN201880033154.7A CN201880033154A CN110637372A CN 110637372 A CN110637372 A CN 110637372A CN 201880033154 A CN201880033154 A CN 201880033154A CN 110637372 A CN110637372 A CN 110637372A
Authority
CN
China
Prior art keywords
layer
release layer
crystal film
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880033154.7A
Other languages
English (en)
Inventor
李屈桑
金知桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MIT
Original Assignee
MIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MIT filed Critical MIT
Publication of CN110637372A publication Critical patent/CN110637372A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10322—Aluminium arsenide [AlAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10335—Indium phosphide [InP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

制造半导体器件的方法包括在第一基底上形成释放层，并且所述释放层包含平面有机分子。所述方法还包括在释放层上形成单晶膜以及将单晶膜从释放层转移至第二基底。

Description

通过远程外延来制造半导体器件的系统和方法
相关申请的交叉引用
本申请根据35U.S.C§119(e)要求2017年4月18日提交的标题为“TWO-DIMENSIONALMATERIAL BASED LAYER TRANSFER ASSISTED BY CHEMICAL REACTION”的美国申请第62/486518号的优先权权益，其在此通过引用整体并入本文。
本申请根据35U.S.C§119(e)还要求2017年4月19日提交的标题为“REMOTEEPITAXY THROUGH PLANAR ORGANIC MONOLAYER”的美国申请第62/487036号的优先权权益，其在此通过引用整体并入本文。
本申请根据35U.S.C§119(e)要求2017年4月20日提交的标题为“FABRICATION OFLOW-COST COMPOUND SEMICONDUCTOR DEVICES VIA REMOTE EPITAXY AND TWO-DIMENSIONAL LAYER TRANSFER”的美国申请第62/487739号的优先权权益，其在此通过引用整体并入本文。
背景技术
在先进的电子和光子技术中，器件通常由功能半导体例如III-N半导体、III-V族半导体、II-VI族半导体和Ge制造。这些功能半导体的晶格常数通常与硅基底的晶格常数不匹配。如本领域所理解的，基底与基底上的外延层之间的晶格常数失配可能将应变引入到外延层中，从而阻止在没有缺陷的情况下的外延生长较厚的层。因此，通常采用非硅基底作为用于大多数功能半导体的外延生长的籽晶。然而，具有与功能材料的晶格常数相匹配的晶格常数的非Si基底可能是昂贵的，因此限制了非Si电子/光子器件的发展。
一种解决非硅基底的高成本的方法是“层转移”技术，在该技术中，在晶格匹配的基底上生长功能器件层，然后将该功能器件层移除并转移至其他基底。然后可以重复使用剩余的晶格匹配的基底以制造另一器件层，从而降低成本。然而，现有的层转移技术(例如化学剥离、光学剥离和受控剥落)通常具有一个或更多个缺点。例如，化学剥离通常是慢的并且倾向于污染生长基底的表面，从而使重复使用生长基底具有挑战性。光学剥离也降低生长基底的可重复使用性(例如，降低至小于5次重复使用)，因为用于移除器件层的光束也很可能损坏生长基底的表面。与化学剥离/光学剥离相比，受控剥落通常具有更高的处理能力，但是从生长基底精确地移除整个器件层可能是具有挑战性的。
发明内容
本发明的实施方案包括通过远程外延(remote epitaxy)来制造半导体器件的设备、系统和方法。在一个实例中，制造半导体器件的方法包括在第一基底上形成释放层，并且所述释放层包含平面有机分子。所述方法还包括在释放层上形成单晶膜以及将单晶膜从释放层转移至第二基底。
在另一个实例中，半导体加工的方法包括通过蒸镀在第一基底上沉积平面有机分子以形成厚度基本上等于或小于2nm的释放层。所述方法还包括在第一温度下在释放层上形成第一覆盖层。第一覆盖层包括半导体并且具有约5nm至约10nm的厚度。所述方法还包括在大于第一温度的第二温度下在第一覆盖层上外延生长第一单晶膜，并且第一单晶膜也包括半导体。所述方法还包括将第一单晶膜从释放层转移至第二基底，随后在释放层上形成第二覆盖层，以及在第二覆盖层上形成第二单晶膜。
在又一个实例中，半导体加工的方法包括在第一基底上形成释放层以及在释放层上形成牺牲层。所述方法还包括在释放层上形成单晶膜并将牺牲层蚀刻掉以便从第一基底释放单晶膜。所述方法还包括将单晶膜从第一基底转移至第二基底。
应理解，前述概念和以下更详细讨论的附加概念的所有组合(只要这些概念不相互矛盾)被考虑作为本文公开的本发明主题的一部分。特别地，出现在本公开内容的末尾处的所要求保护的主题的所有组合被考虑作为本文公开的本发明主题的一部分。还应理解，本文明确采用的还可能出现在通过引用并入的任何公开内容中的术语应当符合与本文公开的特定概念最一致的含义。
附图说明
技术人员将理解，附图主要用于说明性目的，并非旨在限制本文所述的本发明主题的范围。附图不一定按比例绘制；在一些情况下，本文公开的本发明主题的各个方面可以在附图中夸大或放大示出，以促进对不同特征的理解。在附图中，相同的附图标记通常是指相同的特征(例如，功能上相似和/或结构上相似的元件)
图1A至1D示出了通过远程外延制造半导体器件的方法。
图2A至2B示出了使用有机释放层制造半导体器件的方法。
图3A至3D示出了可以用于图2A至2B所示的方法中的释放层的平面有机分子的分子结构。
图4A至4C示出了可以用于图2A至2B所示的方法中的有序平面有机层的形成。
图5A至5C示出了使用覆盖层以保护释放层来制造半导体器件的方法。
图6A至6B示出了使用应力源层从有机释放层转移外延层的方法。
图7A至7B示出了通过将有机释放层蚀刻掉来转移外延层的方法。
图8A至8D示出了使用释放层和牺牲层制造半导体器件的方法。
图9A至9D示出了使用图案化的释放层和牺牲层制造半导体器件的方法。
具体实施方式
概述
为了解决常规层转移方法中的缺点，本文描述的系统和方法采用远程外延技术来制造半导体器件。在该技术中，器件层(也称为功能层)在释放层上外延生长，所述释放层进而设置在与器件层晶格匹配的基底(也称为生长基底)上。如本文所使用的，晶格匹配是指其中两个晶格常数相差小于10％(例如，约10％、约9％、约8％、约7％、约6％、约5％、约4％、约3％、约2％、约1％或更小，包括介于之间的任何值和子范围)的情况。释放层由二维(2D)材料制成以支承范德华外延附生(VDWE)，其中器件层与下面的释放层仅具有范德华相互作用。如本领域所理解的，范德华相互作用不是两种材料之间的化学键合。相反，它源于原子之间的偶极相互作用。与离子键合或共价键合相比，范德华力弱得多。结果，当在释放层上沉积器件层时，器件层无应变地生长并且形成具有与其体晶格常数(bulk latticeconstant)相同的晶格常数的晶格。
在远程外延中，可以通过调整生长基底与器件层之间的距离(也称为相互作用间隙)由下面的生长基底远程分配吸附原子的外延配准(epitaxial registry)。换句话说，生长基底虽然通过释放层与器件层物理分离，但是由于释放层太薄，因此在外延生长期间仍然对器件层具有显著的取向作用。然后生长的器件层可以容易地从释放层释放，从而允许多次重复使用生长基底。
远程外延中的原子级薄释放层可以由多种材料构造。例如，释放层可以包括石墨烯单层。在另一个实例中，释放层可以包含平面有机分子，其可以通过可以比石墨烯制造过程更具成本效益的蒸镀技术来沉积。也可以使用任何其他合适的2D材料。
远程外延之后的层转移利用器件层与释放层上的2D材料界面之间的弱相互作用。可以在释放层与器件层之间形成牺牲层以增强该层转移过程。在远程外延之后，可以选择性地蚀刻掉牺牲层，留下与释放层分离的器件层。因此，器件层可以更容易地转移至另一基底用于进一步加工。
通过远程外延制造半导体器件的方法
图1A至1D示出了通过远程外延制造半导体器件的方法100。所述方法100包括在设置在生长基底110上的释放层120上形成外延层130(也称为器件层130、外延层(epilayer)130、或功能层130)，如图1A所示。生长基底110通常为结晶形式并且具有第一晶格常数。释放层120包含2D材料使得释放层120与外延层130之间的相互作用由范德华力占主导。此外，释放层120的厚度小于阈值(例如，约1nm或更小)以便允许生长基底110的场来引导外延层130的外延生长。因此，外延层130通常包括具有基本上等于第一晶格常数的第二晶格常数的单晶膜。然而，也可以制造多晶膜或非晶膜。
图1B示出了在外延层130上设置应力源140。例如，应力源140可以包括高应力金属膜，例如Ni膜。在该实例中，可以在蒸发器中在1×10-5托的真空度下在外延层130上沉积Ni应力源140。可以在应力源140上设置任选的带(tape)层以帮助应力源140和外延层130的处理。通过向外延层130与释放层120之间的界面施加高应变能，可以使用带和应力源140来从释放层120机械剥离外延层130，如图1C所示。至少由于释放层120中的2D材料与外延层130中的其他材料之间的弱范德华力键合，因此释放速率可以是快速的。
在图1D中，将释放的外延层130设置在主基底150上以形成半导体器件160。半导体器件160的进一步加工可以包括例如蚀刻、沉积和结合。在将外延层130放置在主基底150上之后，可以通过例如用基于FeCl3的溶液蚀刻来移除应力源140。
在所述方法100中，在释放图1C所示的外延层130之后，包括生长基底110和释放层120的剩余平台可以重复用于外延层制造的下一个循环。或者，也可以移除释放层120。在这种情况下，可以在外延层制造的下一个循环之前在生长基底110上设置新的释放层。在任一种情况下，释放层120可以保护生长基底110免受损坏，从而允许多次使用生长基底110并降低制造半导体器件160的成本。
各种类型的2D材料可以用于释放层120。在一个实例中，释放层120包含石墨烯(例如，单层石墨烯或多层石墨烯)。在另一个实例中，释放层120包括过渡金属二硫属元素化物(TMD)单层，其为MX2类型的原子级薄半导体，其中M为过渡金属原子(例如，Mo、W等)，X为硫属元素原子(例如，S、Se或Te)。在TMD晶格中，一个M原子层通常夹在两个X原子层之间。在又一个实例中，释放层120可以包括金属例如银、钯和铑的单原子层。在又一个实例中，释放层120可以包含平面有机分子(下面参照下图2A至8B提供更多细节)。
在一个实例中，可以在生长基底110上直接制造释放层120。例如，释放层120可以包含可以通过蒸镀沉积在生长基底110上的平面有机分子。在另一个实例中，可以在另一基底上制备释放层120，然后将其转移至生长基底110。例如，释放层120可以包含石墨烯并且可以在转移至生长基底110之前在碳化硅基底上形成。
当使用石墨烯时，可以通过多种方法制备释放层120。在一个实例中，释放层120可以包括在具有硅表面的(0001)4H-SiC晶片上生长的外延石墨烯。释放层120的制造可以包括多步退火过程。可以在H2气体中进行第一退火步骤以进行表面蚀刻，以及可以在Ar中进行第二退火步骤以在高温(例如，约1575℃)下进行石墨化。在另一个实例中，可以通过化学气相沉积(CVD)工艺在基底上生长释放层120。基底可以包括镍基底或铜基底。或者，基底可以包括SiO2、HfO2、Al2O3、Si3N4和实际上通过CVD的任何其他高温相容平面材料的绝缘基底。
也可以使用多种方法来将石墨烯释放层120转移至生长基底110。在一个实例中，可以将载体膜附接至石墨烯释放层120。载体膜可以包括聚(甲基丙烯酸甲酯)(PMMA)的厚膜或热释放带，并且附接可以通过旋涂法实现。在将载体膜和石墨烯释放层120的组合设置在生长基底110上之后，可以将载体膜溶解(例如，在丙酮中)以在石墨烯释放层120上进一步制造外延层130。
在另一个实例中，可以将包含弹性体材料(例如聚二甲基硅氧烷(PDMS))的印模层(stamp layer)附接至石墨烯释放层120。可以将用于生长石墨烯的基底蚀刻掉，留下印模层和石墨烯释放层120的组合。在将印模层和石墨烯释放层120放置在生长基底110上之后，可以通过机械分离移除印模层，从而产生石墨烯释放层120的清洁表面用于进一步加工。
在又一个实例中，可以使用自释放转移方法将石墨烯释放层120转移至生长基底110。在该方法中，首先在石墨烯释放层120上旋涂自释放层。然后将弹性体印模放置成与自释放层共形接触。可以将用于生长石墨烯的基底蚀刻掉以留下印模层、自释放层和石墨烯释放层120的组合。在将该组合放置在生长基底110上之后，可以机械地移除印模层，并且可以在温和的条件下将自释放层溶解在合适的溶剂中。自释放层可以包含聚苯乙烯(PS)、聚(异丁烯)(PIB)和特氟隆AF(聚[4,5-二氟-2,2-双(三氟甲基)-1,3-间二氧杂环戊烯-共-四氟乙烯])。在释放层120中使用石墨烯的更多细节可以见于2016年9月8日提交的题为“SYSTEMS AND METHODS FOR GRAPHENE BASED LAYER TRANSFER”的PCT公开第WO 2017/044577号中，其在此通过引用整体并入本文。
外延层130的制造可以使用本领域已知的任何合适的半导体制造技术来进行。例如，可以使用低压金属-有机化学气相沉积(MOCVD)在释放层120上生长外延层130(例如，GaN膜)。在该实例中，可以对释放层120和生长基底110进行烘烤(例如，在H2下在>1100℃下进行>15分钟)以清洁表面。然后，可以在例如200毫巴下进行包含GaN的外延层130的沉积。可以使用三甲基镓、氨和氢分别作为Ga源、氮源和载气。可以采用改进的两步生长来获得在释放层120上的平坦的GaN外延膜。第一步骤可以在1100℃的生长温度下进行几分钟，在该步骤中可以促进平台边缘处的引导成核。第二生长步骤可以在1250℃的升高的温度下进行以促进侧向生长。在这种情况下的垂直GaN生长速率可以为约20nm/分钟。
在一个实例中，外延层130包括2D材料系统。在另一个实例中，外延层130包括3D材料系统。制造2D材料系统和3D材料系统二者的灵活性允许制造本领域已知的宽范围的光学器件、光电器件、热电器件和光子器件。
例如，外延层130可以包含GaAs，GaAs可以用于制造太阳能电池(例如，薄膜太阳能电池)、激光器(例如，近红外激光二极管、或双异质结构激光器)、发光二极管(LED，例如红色LED)、检测器(例如，用于近红外检测和X射线检测)和温度计(例如，光纤温度计)。包含GaAs的外延层130还可以用于制造各种类型的晶体管，例如金属-半导体场效应晶体管(MESFET)、高电子迁移率晶体管(HEMT，包括pHEMT、mHEMT和诱导型HEMT)、结型场效应晶体管(JFET)和异质结双极性晶体管(HBT)。
在另一个实例中，外延层130可以包含InGaAs，InGaAs可以用于制造检测器，例如红外检测器、雪崩光电二极管、集成光电二极管和焦平面阵列。包含InGaAs的外延层130也可以用于制造晶体管(例如，HEMT)和太阳能电池(例如，三结太阳能电池)。
此外，还可以由包含InGaAs的外延层130构造热电器件。这些器件包括能量收集装置(例如薄膜热光伏电池)和基于塞贝克效应(Seebeck effect)的热管理装置。使用InGaAs的热管理装置可以具有提高的塞贝克系数和降低的跨平面热导率(cross-plane thermalconductivity)。不受任何特定理论或操作模式的束缚，材料的塞贝克系数(也称为热电势、热电动势率和热电灵敏度)是如通过塞贝克效应引起的响应于跨过该材料的温差的感应热电电压的大小的量度。塞贝克系数的SI单位为伏特/开尔文(V/K)。或者，塞贝克系数可以以微伏/开尔文(μV/K)给出。
在又一个实例中，外延层130包含GaN，GaN可以用于制造半导体激光器(例如，紫色激光二极管)、LED(例如，基于InGaN或AlGaN，从红色到紫外(UV))、晶体管(例如，MOSFET、MESFET和HEMT)、以及压电器件(例如，微型电机、传感器和致动器)。可以在外延层130中生长的其他材料可以包括例如Bi2Se3(例如，用于基于塞贝克效应的能量收集)、Bi2Te3(例如，用于热管理或微电子冷却)、Sb2Se3、Sb2Te3、SiGe(例如，用于能量收集)、BaTiO3(例如，用于铁电传感器)、SrTiO3(例如，用于致动器、测微计和存储器)和GeSbTe(例如，用于存储器)。
使用有机释放层制造半导体器件的方法
图2A至2B示出了使用有机释放层220制造半导体器件的方法200。在该方法200中，有机释放层220形成在生长基底210上，如图2A所示。有机释放层220由平面有机分子制成，所述平面有机分子可以在生长基底210上形成有序平面层。有机释放层220可以为约一个分子厚(即，其可以为有机分子的单层)以促进远程外延。
在图2B中，在有机释放层220上制造外延层230。制造可以包括由生长基底210引晶的外延生长。外延层230可以包括由本文所述的任何材料(例如，InP、GaAs或InGaAs等)制成的单晶膜。
有机释放层220中的平面有机分子可以包括其中有机分子的组成原子在同一平面上的任何合适的有机分子。图3A至3D示出了可以用于释放层220的几种平面有机分子的分子结构。图3A示出了苝四羧酸二酐(PTCDA)的分子结构。图3B示出了N,N’-二辛基-3,4,9,10苝二甲酰亚胺(PTCDI-C8)的分子结构。图3C示出了1,4,5,8-萘-四羧酸-二酐(NTCDA)的分子结构。图3D示出了萘四羧酸二酰亚胺(NTCDI)的分子结构。
释放层220中的平面有机分子可以具有相对小的分子量。例如，平面有机分子的分子量可以基本上等于或小于500g/mol(例如，约500g/mol、约450g/mol、约400g/mol、约350g/mol、约300g/mol或更小，包括介于之间的任何值和子范围)。也可以使用较大的分子量。此外，远程外延还可以受益于薄的释放层220。例如，有机释放层220的厚度可以基本上等于或小于2nm(例如，约2nm、约1.8nm、约1.6nm、约1.4nm、约1.2nm、约1nm或更小，包括介于之间的任何值和子范围)。
释放层220可以通过例如蒸镀(例如，物理蒸镀沉积、或PVD、或热蒸镀)直接在生长基底210上制造。在蒸镀期间，平面有机分子在诸如硅或GaAs基底的半导体基底上经历准外延生长。由于比分子-基底相互作用更强的分子-分子相互作用，因此平面有机分子在基底上形成有序平面层。
图4A至4C示出了在Pb/Si基底上形成PTCDA的有序平面层。图4A和4B是具有不同表面覆盖率的在Pb/Si基底上生长的PTCDA分子的扫描电子显微术(SEM)图像。它们证明PTCDA可以形成单层(即，2D层)而不是3D结构。图4C示出了在Pb/Si基底上生长的PTCDA的分子结构的示意图。关于PTCDA的有序分子层的生长的更多细节可以见于Nicoara N Méndez J和Gómez-Rodríguez JM.,“Growth of ordered molecular layers of PTCDA on Pb/Si(111)surfaces:a scanning tunneling microscopy study,”Nanotechnology,27(36):365706,(2016)中，其在此通过引用整体并入本文。
图5A至5C示出了使用覆盖层535以保护有机释放层520来制造半导体器件的方法500。覆盖层535保护有机释放层520免受由例如外延层530的外延生长期间的高温引起的可能的损害。方法500开始于设置在生长基底510上的释放层520，如图5A所示。释放层520可以与图2A至2B中示出的释放层220基本上相同。在释放层520上形成覆盖层535(图5B)，随后进行外延层530的外延生长(图5C)。覆盖层535和外延层530可以包含相同的材料(例如，InP、GaAs、InGaAs等)。然而，覆盖层535的制造在低于用于外延层530的外延生长的温度的温度下进行。例如，外延生长可以在480℃(例如，对于InP)、580℃(例如，对于GaAs)或更高的温度下进行，而覆盖层535可以在400℃或更低下制造。
覆盖层535的厚度取决于至少两个因素。一方面，较厚的覆盖层535可以为释放层520提供更好的保护。另一方面，较薄的覆盖层535可以有益于远程外延，即，由生长基底510引晶的外延层530的外延生长。基于这些考虑，覆盖层525可以为约1个原子厚至约10个原子厚，即，覆盖层535在其厚度上包括约1个原子至约10个原子。例如，覆盖层535的厚度可以为约2nm至约10nm(例如，约2nm、约3nm、约4nm、约5nm、约6nm、约7nm、约8nm、约9nm、或约10nm，包括介于之间的任何值和子范围)。
从有机释放层转移外延层
图6A和6B示出了转移利用图2A至2B中示出的方法200制造的外延层的方法600。在所述方法600中，在外延层630上形成应力源640，所述外延层630在有机释放层620上外延生长并且由设置在释放层620下方的生长基底610引晶。应力源640可以与图1A至1D中示出的和以上描述的应力源140基本上相同。可以在应力源640上设置任选的带层以促进应力源640和外延层630的处理。通过向外延层630与释放层620之间的界面施加高应变能，可以使用带和应力源640来从释放层620机械剥离外延层630，如图6B所示。所释放的外延层630可以被转移至主基底用于进一步加工。
图7A和7B示出了通过将有机释放层蚀刻掉来转移外延层的方法700。图7A示出了在外延层630上形成第二基底740，所述外延层630使用生长基底710作为籽晶在有机释放层720上外延生长。在图7B中，有机释放层720被蚀刻掉(例如，使用丙酮)，产生附接至第二基底740的独立的外延层730。在一个实例中，第二基底740可以充当操作物(handle)以例如将外延层730转移至目标基底(也称为主基底)用于进一步加工。在另一个实例中，第二基底740可以为目标基底，并且在蚀刻有机释放层720之后，外延层730准备好用于进一步加工。
在所述方法700中，因为当将外延层730从生长基底710上转移走时有机释放层720被蚀刻掉，因此可以在生长基底710上形成新的释放层用于外延生长的下一个循环。如本文所述，有机释放层720可以方便地通过蒸镀技术制造。因此，形成用于各外延生长的释放层720利用。
使用牺牲层制造半导体器件的方法
图8A至8D示出了使用与释放层820组合的牺牲层835来制造半导体器件的方法800。在该方法800中，外延层830在牺牲层835上外延生长，所述牺牲层835设置在释放层820上。生长基底810设置在释放层820下方以引晶外延层830的生长，如图8A所示。在图8B中，在外延层830上形成应力源840。在图8C中，将牺牲层835选择性地蚀刻掉(即，几乎没有蚀刻外延层830或释放层820)，留下附接至应力源840的独立的外延层830(图8D)用于进一步加工。在所述方法800中，牺牲层835的选择性蚀刻可以在释放层820的界面处更精确地释放外延层830。
在一个实例中，牺牲层835包含GaAs，外延层830包含AlAs或AlGaAs。在这种情况下，可以使用HF将牺牲层835蚀刻掉。在另一个实例中，牺牲层835包含GaAs，外延层830包含AlInP、GaInP或AlGaInP，在这种情况下，蚀刻溶液可以为HCl。在又一个实例中，牺牲层835可以包含InP，外延层830可以包含InGaAs，从而允许使用HCl选择性蚀刻牺牲层835。在又一个实例中，牺牲层835包含InP，外延层830包含AlAs或AlGaAs，并且可以使用HF将牺牲层835选择性蚀刻掉。
牺牲层835可以为至少2个原子厚以促进图8C中示出的蚀刻。例如，牺牲层835的厚度可以为约10nm至约100nm(例如，约10nm、约20nm、约30nm、约50nm、约75nm、或约100nm，包括介于之间的任何值和子范围)。
图9A至9D示出了使用与牺牲层935组合的图案化的释放层920来制造半导体器件的方法900。在该方法900中，在设置在牺牲层935上的图案化的释放层920上生长外延层930。外延层930的生长通过设置在图案化的释放层920下方的生长基底910引晶。在图9B中，在外延层930上形成应力源940。在图9C中，将牺牲层935选择性地蚀刻掉，留下附接至应力源940的独立的外延层930(图8D)用于进一步加工。然后包括设置在生长基底910上的图案化的释放层920的平台可以用于外延生长的下一个循环(包括形成另一牺牲层)。
在方法900中使用的图案化的释放层920可以与本文所述的任何释放层基本上相同，不同之处在于图案化的释放层920被图案化有针孔922，所述针孔922可以促进通过释放层920的远程外延。图案化的释放层920中的针孔922的密度可以为例如约一个针孔922/平方微米或更高。针孔922可以无规地或以周期性阵列的方式分布在图案化的释放层920上。针孔922可以使用例如Ar等离子体或O2等离子体产生。
外延层930的外延生长可以从在图案化的释放层920中产生针孔922的区域开始。针孔922允许生长基底910与外延层930直接相互作用，从而允许生长基底910引导外延层930的晶体取向。换句话说，外延层930可以通过针孔922生长。然后外延层930的生长可以延伸到覆盖整个释放层920，然后使用上述技术之一进行释放。由于针孔922具有小直径，连接外延层930与生长基底910的外延生长的材料相对弱，因此它不阻碍外延层930从图案化的释放层920释放。
结论
虽然本文中已经描述和说明了各种发明实施方案，但是本领域普通技术人员将容易想到用于执行本文所述的功能和/或获得本文所述的结果和/或一个或更多个优点的多种其他手段和/或结构，并且每个这样的变化或修改被认为在本文所述的本发明实施方案的范围内。更一般地，本领域技术人员将容易理解，本文所述的所有参数、尺寸、材料和配置意在是示例性的，并且实际的参数、尺寸、材料和/或配置将取决于使用本发明的教导的具体应用或多个应用。本领域技术人员将认识到或者仅使用常规实验就能够确定本文所述的具体发明实施方案的许多等同方案。因此，应理解，前述实施方案仅通过实例的方式呈现，在所附权利要求及其等同方案的范围内，本发明实施方案可以以不同于具体描述和要求保护的其他方式实践。本公开内容的发明实施方案涉及本文所述的每个单独的特征、系统、制品、材料、套件和/或方法。此外，如果这样的特征、系统、制品、材料、套件和/或方法不相互矛盾，则两个或更多个这样的特征、系统、制品、材料、套件和/或方法的任意组合均包括在本公开内容的发明范围内。
另外，各种发明构思可以体现为已提供实例的一种或更多种方法。作为方法的一部分而执行的动作可以以任何合适的方式排序。因此，可以构造其中以不同于所示的顺序执行动作的实施方案，即使在说明性实施方案中示出为顺序动作，其也可以包括同时执行一些动作。
如本文所定义和使用的所有定义应理解为优先于字典定义、通过引用并入的文献中的定义和/或所定义的术语的一般含义。
除非明确指出相反，否则如本文在说明书和权利要求书中使用的没有数量词修饰的对象应理解为意指“至少一个/一种”。
如本文在说明书和权利要求书中使用的短语“和/或”应理解为意指这样结合的要素中的“任一者或两者”，即，在一些情况下共同存在而在另一些情况下分开存在的要素。用“和/或”列出的多个要素应以相同的方式解释，即这样结合的要素中的“一者或更多者”。除了由“和/或”子句具体指出的要素之外，其他要素可以任选地存在，无论其与具体指出的那些要素相关还是无关。因此，作为一个非限制性实例，当与开放式语言例如“包括”结合使用时，提及“A和/或B”在一个实施方案中可以仅指A(任选地包括除B之外的要素)；在另一个实施方案中可以仅指B(任选地包括除A之外的要素)；在又一个实施方案中可以指A和B二者(任选地包括其他要素)；等等。
如本文在说明书和权利要求书中所使用的，“或”应理解为具有与如上所定义的“和/或”相同的含义。例如，当分开列表中的项目时，“或”或“和/或”应理解为包括，即包括多个要素或要素列表中的至少一个，但也包括多于一个，并且任选地包括另外的未列出的项目。仅明确指出相反的术语，例如“仅其一”或“恰好其一”，或当用于权利要求书时“由......组成”是指包括多个要素或要素列表中的恰好一个要素。通常，当前面有排他性术语(例如“任一”、“其一”、“仅其一”或“恰好其一”)时，如本文所使用的术语“或”仅应理解为表示排他性的替代方案(即，“一个或另一个但并非二者”)。“基本上由......组成”在用于权利要求书时应具有其在专利法领域中所使用的一般含义。
如本文在说明书和权利要求书中所使用的，短语“至少一个”在提及一个或更多个要素的列表时应理解为意指从要素列表中的任一个或更多个要素中选择的至少一个要素，但并不一定包括要素列表中具体列出的每个要素中的至少一个，也不排除要素列表中的要素的任意组合。该定义还允许可以任选地存在除了短语“至少一个”所提及的要素列表中具体指出的要素之外的要素，无论其与具体指出的那些要素相关还是无关。因此，作为一个非限制性实例，“A和B中的至少一个”(或者等同地“A或B中的至少一个”，或者等同地“A和/或B中的至少一个”)在一个实施方案中可以指至少一个A，任选地包括多于一个A，而不存在B(并且任选地包括除B之外的要素)；在另一个实施方案中，可以指至少一个B，任选地包括多于一个B，而不存在A(并且任选地包括除A之外的要素)；在又一个实施方案中，可以指至少一个A，任选地包括多于一个A，以及至少一个B，任选地包括多于一个B(并且任选地包括其他要素)；等等。
在权利要求书中以及在以上说明书中，所有过渡性短语例如“包含”、“包括”、“带有”、“具有”、“含有”、“涉及”、“持有”、“包括有”等都应理解为开放式的，即，意指包括但不限于。仅过渡性短语“由......组成”和“基本上由......组成”应当分别是封闭或半封闭的过渡性短语，如美国专利局专利审查程序手册第2111.03节中所阐述的。

Claims (27)

1.一种制造半导体器件的方法，所述方法包括：
在第一基底上形成释放层，所述释放层包含平面有机分子；
在所述释放层上形成单晶膜；以及
将所述单晶膜从所述释放层转移至第二基底。
2.根据权利要求1所述的方法，其中所述平面有机分子的分子量基本上等于或小于500g/mol。
3.根据权利要求1所述的方法，其中所述平面有机分子包括以下中的至少一者：
苝四羧酸二酐(PTCDA)，
1,4,5,8-萘-四羧酸-二酐(NTCDA)，或
N,N’-二辛基-3,4,9,10苝二甲酰亚胺(PTCDI-C8)。
4.根据权利要求1所述的方法，其中形成所述释放层包括通过蒸镀在所述第一基底上沉积所述释放层。
5.根据权利要求1所述的方法，其中所述释放层的厚度基本上等于或小于2nm。
6.根据权利要求1所述的方法，其中形成所述单晶膜包括使用所述第一基底作为生长籽晶来外延生长所述单晶膜。
7.根据权利要求1所述的方法，还包括：
在形成所述单晶膜之前在所述释放层上形成覆盖层。
8.根据权利要求7所述的方法，其中形成所述覆盖层包括在第一温度下在所述释放层上沉积所述覆盖层，以及形成所述单晶膜包括在大于所述第一温度的第二温度下在所述覆盖层上外延生长所述单晶层。
9.根据权利要求7所述的方法，其中所述覆盖层的厚度为约2nm至约10nm。
10.根据权利要求1所述的方法，其中转移所述单晶膜包括：
在所述单晶膜上形成金属应力源；
在所述金属应力源上设置柔性带；以及
用所述柔性带将所述单晶膜和所述金属应力源拉离所述释放层。
11.根据权利要求10所述的方法，还包括：
在将所述单晶膜转移至所述第二基底之后，在所述释放层上形成另一单晶膜。
12.根据权利要求1所述的方法，其中转移所述单晶膜包括将所述释放层蚀刻掉以便从所述第一基底移除所述单晶层。
13.根据权利要求12所述的方法，还包括：
在所述第一基底上形成另一释放层；和
在所述另一释放层上形成另一单晶层。
14.一种半导体器件，通过根据权利要求1所述的方法形成。
15.一种制造半导体器件的方法，所述方法包括：
通过蒸镀在第一基底上沉积平面有机分子以形成厚度基本上等于或小于2nm的释放层；
在第一温度下在所述释放层上形成第一覆盖层，所述第一覆盖层包括半导体并且具有约5nm至约10nm的厚度；
在大于所述第一温度的第二温度下在所述第一覆盖层上外延生长第一单晶膜，所述第一单晶膜包括所述半导体；
将所述第一单晶膜从所述释放层转移至第二基底；
在所述释放层上形成第二覆盖层；以及
在所述第二覆盖层上形成第二单晶膜。
16.一种半导体加工的方法，所述方法包括：
在第一基底上形成释放层；
在所述释放层上形成牺牲层；
在所述释放层上形成单晶膜；
将所述牺牲层蚀刻掉以便从所述第一基底释放所述单晶膜；以及
将所述单晶膜从所述第一基底转移至第二基底。
17.根据权利要求16所述的方法，其中所述释放层的厚度基本上等于或小于2nm。
18.根据权利要求16所述的方法，其中所述释放层包含二维(2D)材料。
19.根据权利要求16所述的方法，其中所述牺牲层包括第一半导体，以及所述单晶膜包括与所述第一半导体晶格匹配的第二半导体。
20.根据权利要求16所述的方法，其中所述牺牲层包含GaAs，所述单晶膜包含AlAs或AlGaAs中的至少一者，以及将所述牺牲层蚀刻掉包括使用HF将所述牺牲层蚀刻掉。
21.根据权利要求16所述的方法，其中所述牺牲层包含GaAs，所述单晶膜包含AlInP、GaInP或AlGaInP中的至少一者，以及将所述牺牲层蚀刻掉包括使用HCl将所述牺牲层蚀刻掉。
22.根据权利要求16所述的方法，其中所述牺牲层包含InP，所述单晶膜包含InGaAs，以及将所述牺牲层蚀刻掉包括使用HCl将所述牺牲层蚀刻掉。
23.根据权利要求16所述的方法，其中所述牺牲层包含InP，所述单晶膜包含AlAs或AlGaAs中的至少一者，以及将所述牺牲层蚀刻掉包括使用HF将所述牺牲层蚀刻掉。
24.根据权利要求16所述的方法，其中所述牺牲层的厚度为约10nm至约100nm。
25.根据权利要求16所述的方法，还包括：
在所述释放层中形成多个孔，其中形成所述单晶膜包括在所述多个孔中和在所述释放层上沉积材料。
26.根据权利要求16所述的方法，还包括：
在将所述单晶膜转移至所述第二基底之后，在所述释放层上形成另一牺牲层；和
在所述另一牺牲层上形成另一单晶膜。
27.一种半导体器件，通过根据权利要求16所述的方法形成。
CN201880033154.7A 2017-04-18 2018-04-18 通过远程外延来制造半导体器件的系统和方法 Pending CN110637372A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201762486518P 2017-04-18 2017-04-18
US62/486,518 2017-04-18
US201762487036P 2017-04-19 2017-04-19
US62/487,036 2017-04-19
US201762487739P 2017-04-20 2017-04-20
US62/487,739 2017-04-20
PCT/US2018/028089 WO2018195152A1 (en) 2017-04-18 2018-04-18 Systems and methods for fabricating semiconductor devices via remote epitaxy

Publications (1)

Publication Number Publication Date
CN110637372A true CN110637372A (zh) 2019-12-31

Family

ID=63856938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880033154.7A Pending CN110637372A (zh) 2017-04-18 2018-04-18 通过远程外延来制造半导体器件的系统和方法

Country Status (6)

Country Link
US (1) US20200043790A1 (zh)
EP (1) EP3613081A1 (zh)
JP (1) JP2020520552A (zh)
KR (1) KR20190139953A (zh)
CN (1) CN110637372A (zh)
WO (1) WO2018195152A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114277443A (zh) * 2021-12-28 2022-04-05 中国科学院苏州纳米技术与纳米仿生研究所 氮化物单晶薄膜及其制备方法和应用
TWI815603B (zh) * 2021-08-12 2023-09-11 王曉靁 ＲＧＢ ＩｎＧａＮ基ｍｉｃｒｏ ＬＥＤ的製作方法及其製作的組件

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4105966A3 (en) 2015-09-08 2023-06-21 Massachusetts Institute Of Technology Systems and methods for graphene based layer transfer
CN110050335A (zh) 2016-11-08 2019-07-23 麻省理工学院 用于层转移的位错过滤系统和方法
WO2018156877A1 (en) 2017-02-24 2018-08-30 Massachusetts Institute Of Technology Apparatus and methods for curved focal plane array
WO2019087157A1 (en) * 2017-11-03 2019-05-09 Ecole Polytechnique Federale De Lausanne (Epfl) Layer transfer of epitaxial layers and thin films obtained by van der waals growth initiation
US11355393B2 (en) 2018-08-23 2022-06-07 Massachusetts Institute Of Technology Atomic precision control of wafer-scale two-dimensional materials
CN109768154B (zh) * 2018-12-18 2022-05-20 中北大学 一种蓝宝石基可控剥离柔性pzt薄膜的制备方法
WO2020234847A1 (en) * 2019-05-23 2020-11-26 Georgia Tech Research Corporation Method for large scale growth and fabrication of iii-nitride devices on 2d-layered h-bn without spontaneous delamination
US20230347637A1 (en) 2020-04-20 2023-11-02 Ev Group E. Thallner Gmbh Carrier substrate, method for producing a carrier substrate, and method for transferring a transfer layer from a carrier substrate to a product substrate
KR102629307B1 (ko) 2022-04-26 2024-01-29 숭실대학교산학협력단 질화물 반도체 소자의 제조방법
EP4414482A1 (en) 2023-02-07 2024-08-14 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Composite substrates for the epitaxial growth of thin films and method for fabricating such substrates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918697A (zh) * 2004-01-15 2007-02-21 独立行政法人科学技术振兴机构 制造单晶薄膜的方法以及由其制造的单晶薄膜器件
US20150228848A1 (en) * 2014-02-12 2015-08-13 Ushio Denki Kabushiki Kaisha Nitride semiconductor light-emitting element and method for producing same
US20160163566A1 (en) * 2014-12-03 2016-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
US20170077339A1 (en) * 2015-09-14 2017-03-16 Wisconsin Alumni Research Foundation Hybrid tandem solar cells with improved tunnel junction structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933436B2 (en) * 2010-10-13 2015-01-13 The Regents Of The University Of Michigan Ordered organic-organic multilayer growth
US8367556B1 (en) * 2011-12-01 2013-02-05 International Business Machines Corporation Use of an organic planarizing mask for cutting a plurality of gate lines
US10680132B2 (en) * 2014-01-15 2020-06-09 The Regents Of The University Of Michigan Non-destructive wafer recycling for epitaxial lift-off thin-film device using a superlattice epitaxial layer
EP4105966A3 (en) * 2015-09-08 2023-06-21 Massachusetts Institute Of Technology Systems and methods for graphene based layer transfer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918697A (zh) * 2004-01-15 2007-02-21 独立行政法人科学技术振兴机构 制造单晶薄膜的方法以及由其制造的单晶薄膜器件
US20150228848A1 (en) * 2014-02-12 2015-08-13 Ushio Denki Kabushiki Kaisha Nitride semiconductor light-emitting element and method for producing same
US20160163566A1 (en) * 2014-12-03 2016-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
US20170077339A1 (en) * 2015-09-14 2017-03-16 Wisconsin Alumni Research Foundation Hybrid tandem solar cells with improved tunnel junction structures

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JEEHWAN KIM1 ET AL: "Principle of direct van der Waals epitaxy of single-crystalline films on epitaxial grapheme", 《NATURE COMMUNICATIONS》 *
N NICOARA ET AL: "Growth of ordered molecular layers of PTCDA on Pb/Si(111) surfaces: a scanning tunneling microscopy study", 《NANOTECHNOLOGY》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815603B (zh) * 2021-08-12 2023-09-11 王曉靁 ＲＧＢ ＩｎＧａＮ基ｍｉｃｒｏ ＬＥＤ的製作方法及其製作的組件
CN114277443A (zh) * 2021-12-28 2022-04-05 中国科学院苏州纳米技术与纳米仿生研究所 氮化物单晶薄膜及其制备方法和应用

Also Published As

Publication number Publication date
JP2020520552A (ja) 2020-07-09
KR20190139953A (ko) 2019-12-18
WO2018195152A1 (en) 2018-10-25
EP3613081A1 (en) 2020-02-26
US20200043790A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
CN110637372A (zh) 通过远程外延来制造半导体器件的系统和方法
US10770289B2 (en) Systems and methods for graphene based layer transfer
Kum et al. Epitaxial growth and layer-transfer techniques for heterogeneous integration of materials for electronic and photonic devices
US10903073B2 (en) Systems and methods of dislocation filtering for layer transfer
EP3011587B1 (en) Iii-v or ii-vi compound semiconductor films on graphitic substrates
US9991113B2 (en) Systems and methods for fabricating single-crystalline diamond membranes
US11063073B2 (en) Apparatus and methods for curved focal plane array
US20150155165A1 (en) Method of producing composite wafer and composite wafer
US20140073115A1 (en) Method of manufacturing large area gallium nitride substrate
JP2017028318A (ja) エピタキシャル固体半導体ヘテロ構造及びその製造方法
US20110121434A1 (en) Method of fabricating a planar semiconductor nanowire
Gong et al. Monocrystalline Si/$\beta $-Ga $ _2 $ O $ _3 $ pn heterojunction diodes fabricated via grafting
US10727050B1 (en) Wafer-scale catalytic deposition of black phosphorus
KR101455723B1 (ko) 실리콘기판을 재활용한 고효율 iii-v 나노 막대 태양전지 및 그의 제조방법
Roddaro et al. Growth of vertical InAs nanowires on heterostructured substrates
Maeda et al. Thin epitaxial film of Ge and III-V directly bonded onto Si substrate
CN112839813A (zh) 在升华的sic基底上使用碳缓冲的外延生长模板
US20220328311A1 (en) Multi-regional epitaxial growth and related systems and articles
KR101546518B1 (ko) 기판과 격자불일치를 갖는 화합물 반도체의 에피텍시 성장 방법
Kim Two-dimensional material based layer transfer of thin film devices
Dhungana et al. Controlling nanowire nucleation for integration on silicon
TW526605B (en) Method of forming an amorphous layer of a semiconductor structure using a high energy beam
Fortuna Growth and application of planar III-V semiconductor nanowires grown with MOCVD
Yuan et al. New directions in GaN material research: thinner and smaller
Microscopy et al. 2002 EMC AT-A-GLANCE

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191231

WD01 Invention patent application deemed withdrawn after publication