KR101546518B1 - 기판과 격자불일치를 갖는 화합물 반도체의 에피텍시 성장 방법 - Google Patents

기판과 격자불일치를 갖는 화합물 반도체의 에피텍시 성장 방법 Download PDF

Info

Publication number
KR101546518B1
KR101546518B1 KR1020140067856A KR20140067856A KR101546518B1 KR 101546518 B1 KR101546518 B1 KR 101546518B1 KR 1020140067856 A KR1020140067856 A KR 1020140067856A KR 20140067856 A KR20140067856 A KR 20140067856A KR 101546518 B1 KR101546518 B1 KR 101546518B1
Authority
KR
South Korea
Prior art keywords
forming
substrate
quantum dot
seed layer
lattice constant
Prior art date
Application number
KR1020140067856A
Other languages
English (en)
Inventor
김효진
서영성
모윤진
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020140067856A priority Critical patent/KR101546518B1/ko
Application granted granted Critical
Publication of KR101546518B1 publication Critical patent/KR101546518B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 기판과 격자불일치를 갖는 화합물 반도체의 에피텍시 성장 방법에 관한 것으로서, 기판 위에 기판보다 격자 상수가 큰 소재로 양자점을 형성하는 단계와, 양자점 위에 양자점과 동일 소재 또는 양자점과 격자상수가 동일한 소재로 씨앗층을 증착하여 형성하는 단계와, 씨앗층과 동일 소재로 상기 씨앗층 위에 버퍼층을 형성하는 단계를 포함한다. 이러한 기판과 격자불일치를 갖는 화합물 반도체의 에피텍시 성장 방법에 의하면, 기판과 성장대상 물질과의 격자 불일치에 의한 성장 제약 및 적용가능한 물질에 대한 제약을 완하시켜 양질의 반도체층을 형성할 수 있는 장점을 제공한다.

Description

기판과 격자불일치를 갖는 화합물 반도체의 에피텍시 성장 방법{Epitaxial Growth method for the lattice mismatched to substrate}
본 발명은 화합물 반도체의 에피텍시 성장 방법에 관한 것으로서, 상세하게는 기판과 격자불일치를 갖는 화합물 반도체의 에피텍시 성장 방법에 관한 것이다.
Ⅲ-Ⅴ족 화합물 반도체는 다이오드 트랜지스터와 같은 전자 소자뿐만 아니라, 레이저 다이오드, 포토 다이오드, 태양전지와 같은 광전소자로의 응용이 가능하여 널리 연구되고 있는 분야 중 하나이다.
이러한 화합물 반도체를 사용하기 위해 보편적으로 Ⅵ족 기판이 사용된다.
그러나, Ⅵ족 기판과 Ⅲ-Ⅴ족 화합물반도체를 이루는 물질은 서로의 결정구조, 격자상수 또는 열팽창 계수와 같은 근본적인 물성의 차이가 존재하기 때문에 내부에 결함이 발생되고, 표면의 균일성이 떨어지는 문제점이 있다.
특히, 화합물 반도체를 에피텍시 성장방식으로 제조하는데 주로 이용되는 실리콘(Si) 기판은 단일원자로 구성된 다이아몬드 구조를 갖는데, 실리콘 기판 위에 이종원소로 된 물질을 성장시키면 다음과 같은 문제점이 발생한다.
첫째, 실리콘(Si) 기판은 비극성인 동종원자로 구성되어 있지만 GaAs와 같은 화합물은 갈륨과 비소로 이루어진 이종 원자로 구성되어 있으므로, 단일층에 극이 다른 원자들이 존재하는 극성 불일치결함 영역(antiphase domain;APD)이 생길 수 있다.
둘째, 격자상수의 불일치에 의해 임계두께(critical thickness) 이상으로 형성시 결합구조가 깨져 성장이 정상적으로 이루어지지 않는다. 즉, GaAs의 격자상수는 5.65 Å으로 실리콘(Si) 기판의 격자상수(= 5.43Å)보다 약 4 % 가량 큰 격자 불일치를 가지고 있어, 정상적인 성장이 이루어지는 임계두께 (critical thickness)는 매우 작아 GaAs가 조금만 성장하더라도 구조가 깨지게 된다.
셋째, 열팽창계수의 차이로 인하여 열적응력 (thermal stress)을 받는 문제점이 발생한다.
이러한 문제점을 해결하기 위한 종래의 기술들은 기판과 GaAs 사이에 Ge 등과 같은 buffer 층을 성장시키거나, InGaAs/GaAs나 GaAsP/GaAs 등의 초격자를 성장시키는 방법과 Si 기판을 [011] 방향으로 3~4°기울어지게 만들어 성장온도를 달리한 2단계 성장방법으로 GaAs 에피층을 성장시키는 방법 등이 개발되어 응용되고 있으나 성장된 GaAs 에피층의 결정성은 호모에피텍셜(homoepitaxial)에 의해 성장한 GaAs에 아직 미치지 못하고 있다.
한편 Si기판 위의 GaAs를 성장시키는 방식으로서 카와베(Kawabe) 등은 실리콘기판의 (100)면이 [011] 방향으로 기울어진 각을 가지면 초기성장과정에서 극성 불일치결함 영역(antiphase boundary;APB)이 소멸된다고 하는 모델을 제시하고 있으나 이 경우 실리콘 기판을 특정한 방향으로 기울여진 각으로 성장시켜야 하기 때문에 제조과정이 복잡해지는 단점이 있다.
또한, 이러한 격자 불일치 물질을 성장할 수 있는 방법으로서 본 출원인에 의해 출원된 국내 등록 특허 제10-1068018호에는 실리콘 기판위에 얇은 씨앗층을 형성하고 그 위에 양질의 버퍼층을 형성하는 방법으로서, 이 경우 적용가능한 씨앗층이 GaAs와 같은 격자상수를 갖는 물질로 제한되어, 현재 상용화 되고 있는 III-V 물질들 전역에 대하여 적용할 수 있는 단점이 있다.
또한, 실리콘 기판뿐만 아니라 그 밖의 기판에 대해서도 성장시키고자 하는 에피텍셜 층의 격자상수가 큰 경우에도 양질의 성장이 가능한 방법이 요구되고 있다.
본 발명은 상기와 같은 요구사항을 해결하기 위하여 창안된 것으로서, 기판과 격자불일치를 갖는 물질들을 양질로 성장할 수 있는 화합물 반도체의 에피텍시 성장 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 화합물 반도체의 에피텍시 성장 방법은 가. 기판 위에 상기 기판보다 격자 상수가 큰 소재로 양자점을 형성하는 단계와; 나. 상기 양자점 위에 상기 양자점과 동일 소재 또는 상기 양자점과 격자상수가 동일한 소재로 씨앗층을 증착하여 형성하는 단계와; 다. 상기 씨앗층의 소재와 동일 소재로 상기 씨앗층 위에 버퍼층을 형성하는 단계;를 포함한다.
상기 기판은 Si, ZnO, AlxGa(1-x)N(0≤x≤1), AlxGa(1-x)P(0≤x≤1), 금속소재 중 어느 하나의 소재로 형성된 것이 적용될 수 있다.
본 발명의 일 측면에 따르면, 상기 가 단계는 실리콘(Si) 소재로 된 실리콘 기판에 InAs 또는 InAs와 격자상수가 같은 InxyGa(1-x) yAl(1-y)AszSb(1-z)(0≤x, y, z≤1)로 된 양자점 형성 소재로 증착하되 성장시 결정구조가 깨어지는 임계두께 이상으로 증착하여 상기 양자점을 형성한다.
또 다르게는, 상기 가 단계는 실리콘(Si) 소재로 된 실리콘 기판에 Ge, Ge과 격자상수가 같은 AlxGa(1-x)AS(0≤x≤1) 또는 InxyGa(1-x) yAl(1-y)AszP(1-z)(0≤x, y, z≤1) 중 어느 하나의 양자점 형성 소재로 증착하되 성장시 결정구조가 깨어지는 임계두께 이상으로 증착하여 상기 양자점을 형성한다.
또 다르게는 상기 가 단계는 실리콘(Si) 소재로 된 실리콘 기판에 InP, InP와 격자상수가 같은 InxyGa(1-x) yAl(1-y)AszP(1-z)(0≤x, y, z≤1), GaxAl(1-x)AszSb(1-z)(0≤x, y, z≤1)중 어느 하나의 양자점 형성 소재로 증착하되 성장시 결정구조가 깨어지는 임계두께 이상으로 증착하여 상기 양자점을 형성한다.
또한, 실리콘 기판에 임계두께 이상으로 증착하여 직접 양자점을 형성하는 경우 가-1. 상기 실리콘 기판의 표면에 형성된 산화막을 750℃ 내지 1000℃로 가열하여 제거하는 단계와; 가-2. 상기 실리콘 기판 위에 500℃ 내지 750℃로 설정된 성장온도에서 상기 양자점 형성소재로 임계두께 이상으로 증착하여 양자점을 형성하는 단계; 가-3. 상기 양자점 형성 이후 5초 내지 50초 동안 휴지시간을 유지하는 단계;를 포함하는 것이 바람직하다.
한편, 상기 나 단계는 상기 성장 온도보다 낮은 400 내지 650℃에서 상기 씨앗층을 형성하고, 상기 다 단계는 상기 500℃ 내지 800℃에서 버퍼층을 형성하며, 상기 가 단계 내지 다 단계는 유기물 금속화학증착(metalorganic chemical vapor deposition; MOCVD) 장비와 분자빔 에피텍시(molecular beam epitaxy; MBE) 장비, 원자층 에피텍시 장비(Atomic layer epitaxy) 중 어느 하나로 수행한다.
본 발명의 또 다른 측면에 따르면, 상기 가단계는 나노 콜로이드 상태로 형성된 양자점 형성소재를 상기 기판 또는 상기 기판 위에 형성된 산화막 위에 분사 또는 스핀 코팅에 의해 형성할 수 있다.
또 다르게는 상기 가단계는 상기 기판 위에 산화막을 형성하는 단계와; . 상기 산화막 위에 양자점 형성 소재로 0.1 내지 10nm의 두께로 증착한 후 400 내지 900℃에서 열처리 하여 양자점을 형성하는 단계로 수행될 수 있다.
상기 다 단계는 다-1. 상기 씨앗층을 600 내지 800℃로 어닐링 하는 단계와; 다-2. 버퍼층 형성 소재로 0.1 내지 1㎛의 두께로 제1버퍼층을 형성하는 단계와; 다-2. 300 내지 750℃에서 온도의 주기적 변화를 3회 내지 5호 반복하는 사이클링(Cycling) 어닐링 하는 단계와; 다-4. 버퍼층 형성 소재로 2 내지 5㎛의 두께로 제2버퍼층을 형성하는 단계를 포함할 수 있다.
더욱 바람직하게는 상기 씨앗층 또는 버퍼층에 전자빔을 조사하는 단계;를 더 포함한다.
본 발명에 따른 기판과 격자불일치를 갖는 화합물 반도체의 에피텍시 성장 방법에 의하면, 기판과 성장대상 물질과의 격자 불일치에 의한 성장 제약 및 적용가능한 물질에 대한 제약을 완하시켜 양질의 반도체층을 형성할 수 있는 장점을 제공한다.
도 1은 본 발명에 따른 화합물 반도체의 에피텍시 성장과정을 나타내 보인 공정도이고,
도 2는 본 발명에 따른 화합물 반도체의 에피텍시 성장과정을 통해 제조된 구조체의 일 예를 나타내 보인 단면도이고,
도 3은 본 발명의 또 다른 실시예에 따른 양자점 형성과정을 설명하기 위한 공정 단면도이고,
도 4는 실리콘 기판 위에 화합물 반도체를 형성하는 과정을 도식적으로 나타내 보인 도면이고,
도 5는 도 4의 화합물 반도체의 성장시 적용 온도를 시간 및 공정에 따라 나타내 보인 그래프이고,
도 6은 실리콘 기판 위에 GaAs와 같은 이종 이상 원소로 결합된 물질이 성장할 경우, 극성 불일치결함 영역(Anti phase domain)이 생기는 개략적인 격자의 변화 형태를 나타내었고,
도 7 내지 도 9는 기판에 대한 격자불일치 물질을 성장하는 과정의 예를 나타내 보인 도면이고,
도 10은 실리콘 기판 위에 격자불일치 물질에 대한 성장의 예로 GaAs 및 Ge 에 대한 양자점 및 그 위에 에피성장에 대한 AFM 및 SEM 사진을 나타내 보인 도면이고,
도 11은 전자빔을 성장된 물질에 조사하는 과정 및 이중 엑스레이 회절에 의해 측정된 결과를 나타내 보인 도면이다,
이하, 첨부된 도면을 참도하면서 본 발명의 바람직한 실시예에 따른 기판과 격자불일치를 갖는 화합물 반도체의 에피텍시 성장 방법을 더욱 상세하게 설명한다.
도 1은 본 발명에 따른 화합물 반도체의 에피텍시 성장과정을 나타내 보인 공정도이다.
도 1을 참조하면, 본 발명에 따른 화합물 반도체의 에피텍시 성장방법은 먼저, 기판 위에 기판보다 격자 상수가 큰 소재로 양자점을 형성하고(단계 10), 양자점 위에 양자점과 동일 소재 또는 양자점과 동일 격자상수를 갖는 소재로 씨앗층(seed layer)을 증착하여 형성하고(단계 20), 이후 씨앗층과 동일소재로 버퍼층(Buffer layer)을 씨앗층 위에 증착하여 형성하며(단계 30), 버퍼층 위에 원하는 소자에 대응되게 형성하면 된다(단계 40).
이러한 성장방법에 따라 제조된 화합물 반도체 구조의 일 예가 도 2에 도시되어 있다.
도 2를 참조하면, 기판(110) 위에 양자점(120)이 형성되어 있고, 양자점(120) 위에 씨앗층(130)이 형성되어 있으며, 씨앗층(130) 위에 버퍼층(140)이 형성된 구조로 되어 있다.
여기서 양자점(Quantum dot)(120)은 나노미터 크기의 반도체 결정체를 말한다.
버퍼층(140)은 씨앗층(130)과 동일 소재로 제1버퍼층(141)과 제2버퍼층(142)이 순차적으로 형성된 구조로 되어 있다.
여기서, 기판(110)은 Si, ZnO, AlxGa(1-x)N(0≤x≤1), AlxGa(1-x)P(0≤x≤1), 금속소재 중 어느 하나의 소재로 형성된 것이 적용될 수 있다.
또한, 기판(110)이 실리콘 소재로 된 실리콘 기판이 적용되는 경우 실리콘(Si) 소재로 된 실리콘 기판(100)에 InAs 또는 InAs와 격자상수가 같으며 밴드갭에너지(Eg)가 0.3eV 내지 1.8eV인 InxyGa(1-x) yAl(1-y)AszSb(1-z)(0≤x, y, z≤1)로 된 양자점 형성 소재로 증착하되 성장시 결정구조가 깨어지는 임계두께 이상으로 증착하여 양자점(120)을 형성한다.
이와는 다르게 실리콘(Si) 소재로 된 실리콘 기판에 Ge, Ge와 격자상수가 같으며 밴드갭에너지(Eg)가 0.3eV 내지 1.8eV인 AlxGa(1-x)As(0≤x≤1) 또는 InxyGa(1-x)yAl(1-y)AszP(1-z)(0≤x, y, z≤1) 중 어느 하나의 양자점 형성 소재로 증착하되 성장시 결정구조가 깨어지는 임계두께 이상으로 증착하여 양자점(120)을 형성할 수 있다.
또 다르게는 실리콘(Si) 소재로 된 실리콘 기판에 InP, InP와 격자상수가 같으며 밴드갭에너지(Eg)가 0.7eV 내지 2.0eV인 InxyGa(1-x) yAl(1-y)AszP(1-z)(0≤x, y, z≤1), GaxAl(1-x)AszSb(1-z)(0≤x, y, z≤1)중 어느 하나의 양자점 형성 소재로 증착하되 성장시 결정구조가 깨어지는 임계두께 이상으로 증착하여 양자점(120)을 형성한다.
이하에서는 실리콘 소재로 된 기판(110)을 적용하는 경우에 대해 도 4 및 도 5를 참조하여 설명한다. 참고로 도 5는 유기금속화학증착(MOCVD) 장비로 양자점을 GaAs소재로 생성할 때 시간에 따른 반응 챔버 내의 성장온도 프로파일을 나타낸 것이다.
먼저, 반응챔버에 실리콘 소재로 된 기판(110)을 투입하기 전 기판(110)의 표면에 자연산화에 의해 형성될 수 있는 자연 산화막을 HF 용액에 의한 습식에칭에 의해 1차 제거한 후 반응 챔버 내에 투입하여 2차로 생성될 수 있는 자연 산화막을 750℃ 내지 1000℃로 가열하는 프리어닐링(pre annealing)과정을 통해 제거한다.
다음은 실리콘 기판(110) 위에 500℃ 내지 750℃로 설정된 성장온도에서 1 내지 50초 동안 앞서 설명된 양자점 형성소재로 임계두께 이상으로 증착하여 양자점(120)을 형성하고, 양자점(120) 형성 이후 5 내지 50초 동안 휴지시간을 유지한다(QDs & interrupt).
여기서, 양자점(120) 형성 이후 양자점 형성온도에서 양자점 형성 소스의 공급을 중단한 후 5 내지 50초 동안 휴지시간을 주게 되면, 실리콘 소재로 된 기판(110) 위에 결자불일치를 갖는 물질들이 격자를 맞추기 위해 스트레인을 갖게 되고 임계 두께 이후에 결국 분열하여 층들이 끊어 지게 되는데 이렇게 분열된 층들이 휴지기간을 통해 서로 뭉쳐 양자점(120)을 형성하게 된다.
이후 성장 온도보다 낮은 400 내지 600℃로 온도를 낮춘 후(cooling), 400 내지 650℃에서 씨앗층 형성 소재로 씨앗층(Seed layer)(130)을 증착하여 형성하고, 다시 온도를 상승시켜(Heating) 정상적인 성장온도인 500℃ 내지 800℃에서 버퍼층(140)을 형성한다.
여기서, 양자점(120)은 결정화되어 있지만 실리콘 표면과 결정화 되지 않은 부분들이 많이 남아 있어 이러한 표면을 전체적으로 덮기 위해 양자점(120) 형성이 후 형성할 씨앗층(130)은 적용소재의 성장온도 보다 낮은 400 내지 650℃에서 형성한다.
씨앗층(130) 형성 이후 온도를 상승시키는 과정에서 소스공급은 중단되어 성장이 멈춘상태에서 열처리에 의해 불균일한 결정성을 갖는 씨앗층(130)이 좀 더 결정성 있는 씨앗층(130)으로 형성된다.
버퍼층(140)은 씨앗층(130)과 동일 소재가 적용되며 정상적인 성장온도에서 형성하고, 버퍼층(140) 형성이후 소스공급을 중단한 상태에서 버퍼층(140) 형성온도 보다 낮은 온도와 버퍼층(140) 형성온도를 복수회, 바람직하게는 3회 내지 10회 정도 반복하는 열적 사이클링 어닐링(Thermal cycling annealing)을 수행하여 버퍼층(140)의 결정성을 높인 다음 적용하고자 소자에 대응되는 후속층을 형성하면 된다.
이러한 과정은 유기물 금속화학증착(metalorganic chemical vapor deposition; MOCVD) 장비, 분자빔 에피텍시(molecular beam epitaxy; MBE) 장비, 원자층 에피텍시 장비(Atomic layer epitaxy) 중 어느 하나로 수행하는 것이 바람직하다.
이와는 다르게, 기판(110) 또는 기판 위에 형성된 산화막 예를 들면 SiO2, SiNx, ZnO 위에 30nm이하의 크기를 갖는 나노 콜로이드 상태로 형성된 양자점 형성소재를 스포이드로 떨어드린 후 질소(N2) 분사기로 불어 코팅하는 분사 방식 또는 스핀 코팅에 의해 얇게 형성한 후 씨앗층(130) 및 버퍼층(140)을 형성할 수 있음은 물론이다.
콜로이드 상태로 형성된 양자점은 통상 유기 용액에 양자점 형성소재를 혼합하여 형성된 것을 적용할 수 있다.
또한, 도 3에 도시된 바와 같이 기판(110) 위에 650 내지 900℃에 견디는 ZnO, TiO2, ITO, SiO2, SiNx 등과 같은 산화막(115)을 E-beam evaporator, PECVD, 스퍼터 등으로 증착하여 형성하고, 산화막(115) 위에 양자점 형성 소재로 0.1 내지 10nm의 두께로 박막(120a)을 증착하고, 400 내지 900℃에서 5분 내지 10분 동안 열처리 하면 격자 불일치에 의해 박막(120a)이 증착이 되지 않으면서 부분적으로 결합 또는 균열을 갖고 있어 열처리 및 시간경과에 의해 물질들이 뭉치게 되고 표면장력으로 인해 둥그렇게 나노 파티클 형태로 양자점(120)을 양자점(120)을 형성할 수도 있다.
한편, 버퍼층(140)은 씨앗층(130)을 600 내지 800℃로 먼저 어닐링한 후, 버퍼층 형성 소재로 0.1 내지 1㎛의 두께로 제1버퍼층(141)을 형성하고, 300 내지 750℃에서 온도의 주기적 변화를 3회 내지 5호 반복하는 사이클링(Cycling) 어닐링 한 후 제1버퍼층(141) 형성 소재와 동일 소재로 2 내지 5㎛의 두께로 제2버퍼층(142)을 형성하는 것이 바람직하다.
또한, 버퍼층(140) 형성과정에서 형성되는 버퍼층(140)에 도 11에 도시된 바와 같이 전자빔을 조사하면 더욱 양질의 버퍼층(140)이 형성되며, 이때 인가되는 전자빔은 형성하는 알에프(RF) 파우어는 100 내지 500와트(Watt), 직류 바이어스 전압은 70 내지 500V를 적용한다.
한편, 도 6에 도시된 바와 같이 실리콘 기판에 GaAs와 같이 실리콘 보다 격자상수가 큰 물질이 성장할 경우 극성 불일치결함 영역(Anti phase domain)이 생김을 알 수 있다.
도 7은 기판에 대해 격자불일치를 갖는 물질인 InAs 또는 InGaAsSb 물질을 성장하는 과정을 나타낸 것으로, 좌측에 있는 그래프에서 수직상으로 연장되게 표기된 점선은 InAs와 같은 격자상수를 갖는 물질들에 맞추어져 있고, InAs와 같은 격자를 갖는 물질들에 대하여 성장한 예를 보여준다.
즉, 도 7의 예시를 통해 적용될 수 있는 양자점 형성 적용물질은 에너지 밴드갭은 0.3 ~ 1.8 eV 에 해당하면서 InxyGa(1-x)yAl1- yAszSb1 - z 로 된 물질이며, x, y, z는 각각 0≤ x, y, z이 때 적용될 수 있는 소자의 에너지 밴드갭은 0.3 ~ 1.8 eV 에 해당하며 관련된 소자적용 물질은 InxyGa(1-x)yAl1- yAszSb1 -z 이며 x, y, z는 각각 0≤x, y, z≤1 의 범위에 있으며 격자상수가 InAs 와 일치하는 물질을 이룰 수 있도록 적절하게 조절되면 된다.
또한, 도 8은 기판에 대해 격자불일치를 갖는 물질인 Ge 또는 GaAs 물질을 성장하는 과정을 나타낸 것으로, 좌측에 있는 그래프에서 수직상으로 연장되게 표기된 점선은 Ge와 같은 격자를 갖는 물질들에 맞추어져 있고, Ge와 같은 격자를 갖는 물질들에 대하여 성장한 예를 보여준다.
도 9는 기판에 대해 격자불일치를 갖는 물질인 InP 또는 InGaAs 물질을 성장하는 과정을 나타낸 것으로, 좌측에 있는 그래프에서 수직상으로 연장되게 표기된 점선은 InP와 같은 격자를 갖는 물질들에 맞추어져 있고, InP와 같은 격자를 갖는 물질들에 대하여 성장한 예를 보여준다.
한편, 도 10은 실리콘 기판(110)에 GaAs와 Ge 각각에 대해 양자점(120) 형성하고, 그 위에 씨앗층(130) 및 버퍼층9140)을 성장했을 때의 AFM(atomic force microscope)사진과, SEM(secondary electron microscope) 사진을 보여준다.
도 10을 통해 확인할 수 있는 바와같이 양질의 버퍼층(140)의 형성됨을 알 수 있다.
또한, 도 11에는 GaAs 물질로 버퍼층(140) 형성시 인가된 전자빔에 대해 우측 에 이중엑스선 회절(Double Xray Diffraction)에 의하여 측정된 결과를 도시되어 있다.
여기서, 이온빔은 에너지가 커서 버퍼층(140)을 형성하는 타겟 물질에 물리적으로 영향을 끼칠 수 있지만, 전자빔은 상대적으로 에너지가 약하여 성장된 물질들이 결함을 메꾸고 격자위치를 바로 잡을 수 있는 역할을 하며, 도 11의 오른쪽 그래프 위에는 성장된 물질들의 결함을 없애기 위한 전자빔 조건을 나타내며, 해당되는 매개요소 중, 전자빔의 DC bias voltage에 대하여 적용된 GaAs 물질에 대한 Double Xray Diffraction 에 의하여 측정결과가 아래의 그래프에서 변화되었음을 보여준다.
이러한 전자빔은 씨앗층(130)형성과정 또는 버퍼층(140) 형성과정에서 조사하면 된다.
이상에서 설명된 기판(110)과 격자불일치를 갖는 화합물 반도체의 에피텍시 성장 방법에 의하면, 양자점(120)에 의해 이후 적층되는 씨앗층(130) 및 버퍼층(140)을 통해 격자불일치 및 극성불일치에 의한 비성장을 극복하고 결정화된 물질로 형성화 될 수 있어 격자 불일치에 의한 물질별 사용기판의 제한을 극복할 수 있고, 기존의 소자 및 소재에 대하여 물질적인 한계, 구조적인 한계를 극복할수 있다.
특히, 단일원자로 이루어진 Si 기판위에 격자상수가 크고 이종원자를 갖는 화합물 버퍼층을 단결정으로 성장할 수 있어 Si 기판을 이용하여 고성능 광소재인 화합물반도체 버퍼층을 이용할 수 있으므로 지금까지 구현하지 못했던 고성능 저가형의 광전소자를 제조할 수 있는 기반 소재를 사용할 수 있다.
이러한 기반소재를 이용하여 생성할 수 있는 소자는 다이오드 트랜지스터와 같은 전자 소자 뿐만 아니라, 레이저다이오드, 포토다이오드, 태양전지와 같은 광전 소자 등 다양하며 적용분야 또한, 에너지, 바이오, 의료, 센서 등 매우 광범위하게 적용할 수 있음은 물론이다.
110: 기판 120: 양자점
130: 씨앗층 140: 버퍼층

Claims (11)

  1. 삭제
  2. 삭제
  3. 가. 기판 위에 상기 기판보다 격자 상수가 큰 소재로 양자점을 형성하는 단계와;
    나. 상기 양자점 위에 상기 양자점과 동일 소재 또는 상기 양자점과 격자상수가 동일한 소재로 씨앗층을 증착하여 형성하는 단계와;
    다. 상기 씨앗층의 소재와 동일소재로 상기 씨앗층 위에 버퍼층을 형성하는 단계;를 포함하고,
    상기 가 단계는
    실리콘(Si) 소재로 된 실리콘 기판에 InAs 또는 InAs와 격자상수가 같은 InxyGa(1-x)yAl(1-y)AszSb(1-z)(0≤x, y, z≤1)로 된 양자점 형성 소재로 증착하되 성장시 결정구조가 깨어지는 임계두께 이상으로 증착하여 상기 양자점을 형성하는 것을 특징으로 하는 화합물 반도체의 에피텍시 성장방법.
  4. 가. 기판 위에 상기 기판보다 격자 상수가 큰 소재로 양자점을 형성하는 단계와;
    나. 상기 양자점 위에 상기 양자점과 동일 소재 또는 상기 양자점과 격자상수가 동일한 소재로 씨앗층을 증착하여 형성하는 단계와;
    다. 상기 씨앗층의 소재와 동일소재로 상기 씨앗층 위에 버퍼층을 형성하는 단계;를 포함하고,
    상기 가 단계는
    실리콘(Si) 소재로 된 실리콘 기판에 Ge, Ge와 격자상수가 같은 AlxGa(1-x)As(0≤x≤1) 또는 InxyGa(1-x)yAl(1-y)AszP(1-z)(0≤x, y, z≤1) 중 어느 하나의 양자점 형성 소재로 증착하되 성장시 결정구조가 깨어지는 임계두께 이상으로 증착하여 상기 양자점을 형성하는 것을 특징으로 하는 화합물 반도체의 에피텍시 성장방법.
  5. 가. 기판 위에 상기 기판보다 격자 상수가 큰 소재로 양자점을 형성하는 단계와;
    나. 상기 양자점 위에 상기 양자점과 동일 소재 또는 상기 양자점과 격자상수가 동일한 소재로 씨앗층을 증착하여 형성하는 단계와;
    다. 상기 씨앗층의 소재와 동일소재로 상기 씨앗층 위에 버퍼층을 형성하는 단계;를 포함하고,
    상기 가 단계는
    실리콘(Si) 소재로 된 실리콘 기판에 InP, InP와 격자상수가 같은 InxyGa(1-x)yAl(1-y)AszP(1-z)(0≤x, y, z≤1), GaxAl(1-x)AszSb(1-z)(0≤x, y, z≤1)중 어느 하나의 양자점 형성 소재로 증착하되 성장시 결정구조가 깨어지는 임계두께 이상으로 증착하여 상기 양자점을 형성하는 것을 특징으로 하는 화합물 반도체의 에피텍시 성장방법.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서, 상기 가 단계는
    가-1. 상기 실리콘 기판의 표면에 형성된 산화막을 750℃ 내지 1000℃로 가열하여 제거하는 단계와;
    가-2. 상기 실리콘 기판 위에 500℃ 내지 750℃로 설정된 성장온도에서 상기 양자점 형성소재로 임계두께 이상으로 증착하여 양자점을 형성하는 단계;
    가-3. 상기 양자점 형성 이후 5 내지 50초 동안 휴지시간을 유지하는 단계;를 포함하는 것을 특징으로 하는 화합물 반도체의 에피텍시 성장방법.
  7. 제6항에 있어서,
    상기 나 단계는 상기 성장 온도보다 낮은 400 내지 650℃에서 상기 씨앗층을 형성하고,
    상기 다 단계는 상기 50℃ 내지 800℃에서 상기 버퍼층을 형성하고,
    상기 가 단계 내지 다 단계는 유기물 금속화학증착(metalorganic chemical vapor deposition; MOCVD) 장비와 분자빔 에피텍시(molecular beam epitaxy; MBE) 장비, 원자층 에피텍시 장비(Atomic layer epitaxy) 중 어느 하나로 수행하는 것을 특징으로 하는 화합물 반도체의 에피텍시 성장방법.
  8. 가. 기판 위에 상기 기판보다 격자 상수가 큰 소재로 양자점을 형성하는 단계와;
    나. 상기 양자점 위에 상기 양자점과 동일 소재 또는 상기 양자점과 격자상수가 동일한 소재로 씨앗층을 증착하여 형성하는 단계와;
    다. 상기 씨앗층의 소재와 동일소재로 상기 씨앗층 위에 버퍼층을 형성하는 단계;를 포함하고,
    상기 가단계는 나노 콜로이드 상태로 형성된 양자점 형성소재를 상기 기판 또는 상기 기판 위에 형성된 산화막 위에 분사 또는 스핀 코팅에 의해 형성하는 것을 특징으로 하는 화합물 반도체의 에피텍시 성장방법.
  9. 가. 기판 위에 상기 기판보다 격자 상수가 큰 소재로 양자점을 형성하는 단계와;
    나. 상기 양자점 위에 상기 양자점과 동일 소재 또는 상기 양자점과 격자상수가 동일한 소재로 씨앗층을 증착하여 형성하는 단계와;
    다. 상기 씨앗층의 소재와 동일소재로 상기 씨앗층 위에 버퍼층을 형성하는 단계;를 포함하고,
    상기 가단계는
    가-1. 상기 기판 위에 산화막을 형성하는 단계와;
    가-2. 상기 산화막 위에 양자점 형성 소재로 0.1 내지 10nm의 두께로 증착한 후 400 내지 900℃에서 열처리 하여 양자점을 형성하는 단계;를 포함하는 것을 특징으로 하는 화합물 반도체의 에피텍시 성장방법.
  10. 가. 기판 위에 상기 기판보다 격자 상수가 큰 소재로 양자점을 형성하는 단계와;
    나. 상기 양자점 위에 상기 양자점과 동일 소재 또는 상기 양자점과 격자상수가 동일한 소재로 씨앗층을 증착하여 형성하는 단계와;
    다. 상기 씨앗층의 소재와 동일소재로 상기 씨앗층 위에 버퍼층을 형성하는 단계;를 포함하고,
    상기 다 단계는
    다-1. 상기 씨앗층을 600 내지 800℃로 어닐링 하는 단계와;
    다-2. 버퍼층 형성 소재로 0.1 내지 1㎛의 두께로 제1버퍼층을 형성하는 단계와;
    다-2. 300 내지 750℃에서 온도의 주기적 변화를 3회 내지 5호 반복하는 사이클링(Cycling) 어닐링 하는 단계와;
    다-4. 버퍼층 형성 소재로 2 내지 5㎛의 두께로 제2버퍼층을 형성하는 단계;를 포함하는 것을 특징으로 하는 화합물 반도체의 에피텍시 성장방법.
  11. 제10항에 있어서,
    상기 씨앗층 또는 상기 제1 및 제2 버퍼층에 전자빔을 조사하는 단계;를 더 포함하는 것을 특징으로 하는 화합물 반도체의 에피텍시 성장방법.
KR1020140067856A 2014-06-03 2014-06-03 기판과 격자불일치를 갖는 화합물 반도체의 에피텍시 성장 방법 KR101546518B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140067856A KR101546518B1 (ko) 2014-06-03 2014-06-03 기판과 격자불일치를 갖는 화합물 반도체의 에피텍시 성장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140067856A KR101546518B1 (ko) 2014-06-03 2014-06-03 기판과 격자불일치를 갖는 화합물 반도체의 에피텍시 성장 방법

Publications (1)

Publication Number Publication Date
KR101546518B1 true KR101546518B1 (ko) 2015-08-25

Family

ID=54061713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140067856A KR101546518B1 (ko) 2014-06-03 2014-06-03 기판과 격자불일치를 갖는 화합물 반도체의 에피텍시 성장 방법

Country Status (1)

Country Link
KR (1) KR101546518B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053111B1 (ko) 2011-02-28 2011-08-01 박건 실리콘 기판을 이용한 질화물계 발광소자 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053111B1 (ko) 2011-02-28 2011-08-01 박건 실리콘 기판을 이용한 질화물계 발광소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP6730402B2 (ja) 高抵抗率ｓｏｉウエハおよびその製造方法
US9799737B2 (en) Method for forming group III/V conformal layers on silicon substrates
Martin et al. Toward the III–V/Si co-integration by controlling the biatomic steps on hydrogenated Si (001)
US8766341B2 (en) Epitaxial growth of single crystalline MgO on germanium
WO2012123741A2 (en) Oxide removal from semiconductor surfaces
JP2017028318A (ja) エピタキシャル固体半導体ヘテロ構造及びその製造方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
US7687379B2 (en) Method of manufacturing In(As)Sb semiconductor on lattice-mismatched substrate and semiconductor device using the same
Barbagini et al. Critical aspects of substrate nanopatterning for the ordered growth of GaN nanocolumns
KR101546518B1 (ko) 기판과 격자불일치를 갖는 화합물 반도체의 에피텍시 성장 방법
JPH04233219A (ja) 半導体デバイスからなる製品の製造方法
Dmitriev et al. Removal of oxides from the surface (001) InP in ultra-high vacuum in an Arsenic flux
Oshima et al. Initial stages of nanocrystal growth of compound semiconductors on Si substrates
US20140202378A1 (en) METHOD FOR PRODUCING AN ORGANISED NETWORK OF SEMICONDUCTOR NANOWIRES, IN PARTICULAR MADE OF ZnO
JPS61222993A (ja) ヘテロ構造の形成方法
JP2013008925A (ja) 半導体装置の製造方法及び半導体装置
TWI550689B (zh) 使用晶格調整晶域匹配磊晶之化合物半導體的磊晶成長方法
US20060011129A1 (en) Method for fabricating a compound semiconductor epitaxial wafer
JP6153224B2 (ja) 表面の平坦性および結晶構造の完全性に優れたＧａＳｂ／ＩｎＡｓ／Ｓｉ（１１１）構造とその形成方法、並びにその構造を用いたＭＯＳデバイスおよび赤外線検出デバイス
Grundmann et al. Antiphase-domain-free InP on Si (001): Optimization of MOCVD process
TW201029053A (en) Method for epitaxial growth
JP3645442B2 (ja) シリコン基板の製造方法
JP2004259738A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法およびそれを含む半導体装置
TWI387999B (zh) Compound semiconductor epitaxial wafer and method of manufacturing the same
KR100721479B1 (ko) 성장 시간 정지를 이용한 저밀도 화합물 반도체 양자점제작방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190809

Year of fee payment: 5