JP2020518157A - ポーラ符号のための動的凍結ビットおよび誤り検出 - Google Patents
ポーラ符号のための動的凍結ビットおよび誤り検出 Download PDFInfo
- Publication number
- JP2020518157A JP2020518157A JP2019556326A JP2019556326A JP2020518157A JP 2020518157 A JP2020518157 A JP 2020518157A JP 2019556326 A JP2019556326 A JP 2019556326A JP 2019556326 A JP2019556326 A JP 2019556326A JP 2020518157 A JP2020518157 A JP 2020518157A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- decoding
- parity
- bit
- subset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 216
- 241000169170 Boreogadus saida Species 0.000 title abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 281
- 238000004891 communication Methods 0.000 claims abstract description 193
- 230000008569 process Effects 0.000 claims abstract description 71
- 238000004422 calculation algorithm Methods 0.000 claims description 36
- 238000012545 processing Methods 0.000 claims description 15
- 230000008030 elimination Effects 0.000 claims description 14
- 238000003379 elimination reaction Methods 0.000 claims description 14
- 125000004122 cyclic group Chemical group 0.000 claims description 12
- 230000006872 improvement Effects 0.000 abstract description 64
- 230000005540 biological transmission Effects 0.000 description 36
- 230000006870 function Effects 0.000 description 33
- 238000010586 diagram Methods 0.000 description 23
- 238000001228 spectrum Methods 0.000 description 19
- 239000004606 Fillers/Extenders Substances 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 13
- 239000000969 carrier Substances 0.000 description 10
- 238000012544 monitoring process Methods 0.000 description 8
- 230000008014 freezing Effects 0.000 description 7
- 238000007710 freezing Methods 0.000 description 7
- 238000003491 array Methods 0.000 description 6
- 230000001419 dependent effect Effects 0.000 description 6
- 230000002776 aggregation Effects 0.000 description 5
- 238000004220 aggregation Methods 0.000 description 5
- 230000001186 cumulative effect Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 238000013138 pruning Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 206010000210 abortion Diseases 0.000 description 1
- 231100000176 abortion Toxicity 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000010845 search algorithm Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0046—Code rate detection or code type detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
- H04L1/0058—Block-coded modulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30029—Logical and Boolean instructions, e.g. XOR, NOT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/098—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit using single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
- H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
- H04B7/2662—Arrangements for Wireless System Synchronisation
- H04B7/2668—Arrangements for Wireless Code-Division Multiple Access [CDMA] System Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
- H04L1/0063—Single parity check
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W40/00—Communication routing or communication path finding
- H04W40/02—Communication route or path selection, e.g. power-based or shortest path routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
本特許出願は、2017年4月20日に出願された「DYNAMIC FROZEN BITS AND ERROR DETECTION FOR POLAR CODES」という表題のXu他による国際特許出願第PCT/CN2017/081228号、および2017年6月19日に出願された「PARITY BITS OF A POLAR CODE FOR EARLY TERMINATION」という表題のLi他による国際特許出願第PCT/CN2017/088983号の優先権を主張し、両方の出願が、本出願の譲受人に譲渡され、全体が参照により本明細書に組み込まれる。
110 地理的カバレッジエリア
115 UE
125 通信リンク
130 コアネットワーク
132 バックホールリンク
134 バックホールリンク
205 データソース
210 EDCエンコーダ
215 動的凍結ビット生成器
220 ポーラエンコーダ
225 率照合器
230 変調器
235 通信チャネル
240 復調器
245 デコーダ
250 データシンク
305 サブチャネル
310 サブチャネル
405 サブチャネル
505 ビット
605 情報ビット
610 誤警報率EDCビット
615 誤り検出EDCビット
620 動的凍結ビット
625 凍結ビット
705 リストデコーダ
710 パリティチェッカー
715 誤り検出器
720 フィードバック経路
905 ノード
1305 ワイヤレスデバイス
1310 受信機
1315 通信マネージャ
1320 送信機
1405 ワイヤレスデバイス
1410 受信機
1415 通信マネージャ
1420 送信機
1425 ビット位置特定器構成要素
1430 経路延長器構成要素
1435 経路選択器構成要素
1437 デコーダ
1440 パリティチェッカー構成要素
1445 経路尺度決定器構成要素
1450 割振器構成要素
1455 ビット値生成器
1460 符号語生成器
1520 ビット位置特定器構成要素
1525 経路延長器構成要素
1530 経路選択器構成要素
1532 デコーダ
1535 パリティチェッカー構成要素
1540 経路尺度決定器構成要素
1545 割振器構成要素
1550 ビット値生成器
1555 符号語生成器
1560 ビットシーケンス構成要素
1565 EDC構成要素
1570 数決定器構成要素
1575 信頼性構成要素
1580 EDC生成器
1605 デバイス
1610 バス
1615 UE通信マネージャ
1620 プロセッサ
1625 メモリ
1630 ソフトウェア
1635 トランシーバ
1640 アンテナ
1645 I/Oコントローラ
1705 デバイス
1710 バス
1715 基地局通信マネージャ
1720 プロセッサ
1730 ソフトウェア
1735 トランシーバ
1740 アンテナ
1745 ネットワーク通信マネージャ
1750 局間通信マネージャ
Claims (54)
- ワイヤレス通信のための方法であって、
ポーラ符号のサブチャネルを、前記サブチャネルの各々の信頼性に少なくとも一部基づいて、複数の情報ビット、複数の誤り検出ビット、および複数の動的凍結ビットに割り振るステップであって、前記複数の誤り検出ビットの数が定められた誤警報率に少なくとも一部基づき、前記複数の動的凍結ビットの各々がパリティチェック値を含み、前記複数の動的凍結ビットの数が、パリティ指向の逐次除去リスト(SCL)復号の間の目標検出率に少なくとも一部基づく、ステップと、
前記サブチャネルの復号順序に少なくとも一部基づいて、前記複数の動的凍結ビットを生成するステップと、
前記複数の情報ビット、前記複数の誤り検出ビット、および前記複数の動的凍結ビットを前記割り振られたサブチャネルへとロードしたことに少なくとも一部基づいて、前記ポーラ符号を使用して符号化される符号語を生成するステップと、
前記符号語を送信するステップとを備える、方法。 - 前記複数の動的凍結ビットが複数のパリティビットを備える、請求項1に記載の方法。
- 前記複数の動的凍結ビットの前記数が、前記パリティ指向の逐次除去リスト(SCL)復号の間の早期打ち切りを可能にすることに少なくとも一部基づく、請求項1に記載の方法。
- 前記複数の誤り検出ビットの前記数が定められた検出率に少なくとも一部基づく、請求項1に記載の方法。
- 前記ポーラ符号の前記サブチャネルを割り振るステップがさらに、
凍結ビットのための前記サブチャネルのサブセットを特定するステップと、
前記ポーラ符号の前記サブチャネルサブセットのうちのサブチャネルの第2のサブセットより高い信頼性を有する、前記サブチャネルサブセットのうちのサブチャネルの第1のサブセットを、前記動的凍結ビットに割り振るステップとを備える、請求項1に記載の方法。 - 前記複数の情報ビットおよび前記複数の誤り検出ビットが、前記動的凍結ビットに割り振られるサブチャネルよりも高い信頼性を有するサブチャネルに割り振られる、請求項1に記載の方法。
- 前記複数の誤り検出ビットを生成するために、誤り検出アルゴリズムを前記複数の情報ビットに適用するステップをさらに備える、請求項1に記載の方法。
- 前記誤り検出アルゴリズムが巡回冗長検査(CRC)アルゴリズムである、請求項7に記載の方法。
- 前記複数の動的凍結ビットを生成するステップが、
前記複数の動的凍結ビットに対する値をそれぞれ生成するために、前記複数の情報ビットの1つまたは複数のサブセットにブーリアン演算を適用するステップを備え、前記複数の情報ビットの前記1つまたは複数のサブセットが前記サブチャネルの前記復号順序に従って決定される、請求項1に記載の方法。 - 前記複数の動的凍結ビットが複数のパリティビットを備え、前記各パリティビットに対して、前記複数の情報ビットの前記1つまたは複数のサブセットに前記ブーリアン演算を適用するステップが、
前記復号順序に従って前記各パリティビットに対応するサブチャネルの前にある前記複数の情報ビットの各サブセットに前記ブーリアン演算を適用するステップを備える、請求項9に記載の方法。 - 前記複数の動的凍結ビットが複数のパリティビットを備え、前記各パリティビットに対して、前記複数の情報ビットの前記1つまたは複数のサブセットに前記ブーリアン演算を適用するステップが、
前記復号順序に従って前記各パリティビットに対応する第1のサブチャネルの前にあり以前のパリティビットに対応する第2のサブチャネルの後にある前記複数の情報ビットのサブセットに前記ブーリアン演算を適用するステップを備える、請求項9に記載の方法。 - 前記複数の動的凍結ビットが複数のパリティビットを備え、前記複数のパリティビットの数が3である、請求項9に記載の方法。
- ワイヤレス通信のための方法であって、
ポーラ符号を使用して符号化される符号語を備える信号を受信するステップであって、前記符号語が、前記符号語の共同検出および復号のための、複数の動的凍結ビット、複数の情報ビット、および複数の誤り検出ビットに少なくとも一部基づいて生成される、ステップと、
前記符号語の復号を実行するステップであって、
前記複数の動的凍結ビットに少なくとも一部基づいて前記符号語の復号の早期打ち切りについての判定を行うための復号経路の第1のサブセットをパリティチェックすることと、
前記動的凍結ビットに少なくとも一部基づいて前記パリティチェックに各々合格する前記復号経路の第2のサブセットに対する経路尺度を生成することと、
前記複数の誤り検出ビットの表現および前記生成された経路尺度に少なくとも一部基づいて前記復号経路の前記第2のサブセットのうちの1つに対応するビットシーケンスに対して誤り検出を実行することと
を少なくとも含む、ステップと、
前記復号の結果に少なくとも一部基づいて前記情報ビットを処理するステップとを備える、方法。 - 前記符号語が前記複数の情報ビットおよび複数のパリティビットに少なくとも一部基づいて生成され、前記複数の情報ビットおよび前記複数のパリティビットが、サブチャネルの各々の信頼性に少なくとも一部基づいて前記ポーラ符号の前記サブチャネルに割り振られる、請求項13に記載の方法。
- 複数の復号経路の各々について前記複数の情報ビットの1つまたは複数のサブセットにブーリアン演算を適用することによって前記復号経路の前記各々のための複数のパリティビットのうちのあるパリティビットに対するパリティチェック値を計算するステップをさらに備え、前記複数の情報ビットの前記1つまたは複数のサブセットがサブチャネルの復号順序に従って決定される、請求項13に記載の方法。
- 前記符号語の復号の早期打ち切りについての前記判定を行うための復号経路の前記第1のサブセットをパリティチェックするステップがさらに、前記パリティチェック値および前記複数のパリティビットに少なくとも一部基づく、請求項15に記載の方法。
- 前記複数の復号経路の各々のための前記パリティビットに対する前記パリティチェック値を計算するステップが、
前記復号順序に従って前記パリティビットに対応するサブチャネルの前にある前記複数の復号経路の前記各々の前記複数の情報ビットの各サブセットに前記ブーリアン演算を適用することに基づいて、前記パリティチェック値を計算するステップと、
前記パリティチェック値をそれぞれの前記パリティビットの値と比較するステップとを備える、請求項16に記載の方法。 - 前記複数の復号経路の各々のための前記パリティビットに対する前記パリティチェック値を計算するステップが、
前記復号順序に従って前記パリティビットに対応する第1のサブチャネルの前にあり以前のパリティビットに対応する第2のサブチャネルの後にある前記複数の復号経路の前記各々の前記複数の情報ビットのサブセットに前記ブーリアン演算を適用することに少なくとも一部基づいて、前記パリティチェック値を計算するステップと、
前記パリティチェック値を前記パリティビットと比較するステップとを備える、請求項16に記載の方法。 - 前記複数のパリティビットの数が、パリティ指向の逐次除去リスト(SCL)復号の間の早期打ち切りを可能にすることに少なくとも一部基づく、請求項16に記載の方法。
- 前記複数のパリティビットの数が3である、請求項16に記載の方法。
- 延長された復号経路を得るために前記復号経路を延長するステップと、
経路選択基準に従って、前記延長された復号経路のサブセットを選択するステップとをさらに備える、請求項13に記載の方法。 - 前記延長された復号経路の前記サブセットの中のすべての復号経路が前記パリティチェックに失敗することを決定するステップと、
前記符号語の復号を打ち切るステップとをさらに備える、請求項21に記載の方法。 - 前記延長された復号経路の前記サブセットの中の少なくとも1つの復号経路が前記パリティチェックに合格することを決定するステップと、
前記延長された復号経路の前記サブセットに対する経路尺度を生成するステップとをさらに備える、請求項21に記載の方法。 - 前記符号語の復号を続けるステップをさらに備える、請求項23に記載の方法。
- 前記経路選択基準が、前記延長された復号経路の経路尺度に少なくとも一部基づく、請求項21に記載の方法。
- 前記ビットシーケンスに少なくとも一部基づいて第1の誤り検出符号を計算するステップと、
前記ビットシーケンスに少なくとも一部基づいて第2の誤り検出符号を特定するステップと、
前記第1の誤り検出符号を前記第2の誤り検出符号と比較するステップとをさらに備える、請求項13に記載の方法。 - 前記比較に少なくとも一部基づいて、前記ビットシーケンスが前記誤り検出に合格することを決定するステップと、
前記ビットシーケンスを出力するステップとをさらに備える、請求項26に記載の方法。 - 前記比較に少なくとも一部基づいて、前記ビットシーケンスが誤り検出に失敗したことを決定するステップと、
前記失敗に少なくとも一部基づいて誤りを出力するステップとをさらに備える、請求項26に記載の方法。 - 復号経路の前記第1のサブセットの前記パリティチェックを少なくとも含む前記符号語の復号を実行するステップが、
復号経路の前記第1のサブセットの第1の復号経路に沿って前記複数の動的凍結ビットの第1の動的凍結ビットの前にある、前記第1の復号経路の複数のビットに少なくとも一部基づいて、パリティチェック値を計算するステップと、
前記パリティチェック値を前記第1の動的凍結ビットの値と比較するステップとを備える、請求項13に記載の方法。 - 前記比較に少なくとも一部基づいて、前記第1の復号経路が前記パリティチェックに合格することを決定するステップをさらに備える、請求項29に記載の方法。
- 前記復号経路の前記第2のサブセットに対する経路尺度を生成することを少なくとも含む前記符号語の復号を実行するステップが、
前記複数の動的凍結ビットの第1の動的凍結ビットの計算された値が前記動的凍結ビットの決定された判定値と異なることを決定したことに少なくとも一部基づいて、前記復号経路の前記第2のサブセットの中の第1の復号経路に経路尺度ペナルティを加えるステップを備える、請求項13に記載の方法。 - ワイヤレス通信のための装置であって
プロセッサと、
前記プロセッサと電子的に通信しているメモリと、
前記メモリに記憶された命令とを備え、前記命令が、前記プロセッサによって実行されると、前記装置に、
ポーラ符号のサブチャネルを、前記サブチャネルの各々の信頼性に少なくとも一部基づいて、複数の情報ビット、複数の誤り検出ビット、および複数の動的凍結ビットへ割り振ることであって、前記複数の誤り検出ビットの数が定められた誤警報率に少なくとも一部基づき、前記複数の動的凍結ビットの各々がパリティチェック値を含み、前記複数の動的凍結ビットの数が、パリティ指向の逐次除去リスト(SCL)復号の間の目標検出率に少なくとも一部基づく、割り振ることと、
前記サブチャネルの復号順序に少なくとも一部基づいて、前記複数の動的凍結ビットを生成することと、
前記複数の情報ビット、前記複数の誤り検出ビット、および前記複数の動的凍結ビットを前記割り振られたサブチャネルへとロードしたことに少なくとも一部基づいて、前記ポーラ符号を使用して符号化される符号語を生成することと、
前記符号語を送信することと
を行わせるように動作可能である、装置。 - 前記複数の動的凍結ビットの前記数が、前記パリティ指向の逐次除去リスト(SCL)復号の間の早期打ち切りを可能にすることに少なくとも一部基づく、請求項32に記載の装置。
- 前記複数の誤り検出ビットの前記数が定められた検出率に少なくとも一部基づく、請求項32に記載の装置。
- 前記ポーラ符号の前記サブチャネルを割り振ることがさらに、
凍結ビットのための前記サブチャネルのサブセットを特定し、
前記ポーラ符号の前記サブチャネルサブセットのうちのサブチャネルの第2のサブセットより高い信頼性を有する、前記サブチャネルサブセットのうちのサブチャネルの第1のサブセットを、前記動的凍結ビットに割り振る
ように前記プロセッサによってさらに実行可能な命令を備える、請求項32に記載の装置。 - 前記複数の情報ビットおよび前記複数の誤り検出ビットが、前記動的凍結ビットに割り振られるサブチャネルよりも高い信頼性を有するサブチャネルに割り振られる、請求項32に記載の装置。
- 前記命令がさらに、
前記複数の誤り検出ビットを生成するために、誤り検出アルゴリズムを前記複数の情報ビットに適用するように、前記プロセッサによって実行可能である、請求項32に記載の装置。 - 前記誤り検出アルゴリズムが巡回冗長検査(CRC)アルゴリズムである、請求項37に記載の装置。
- 前記複数の動的凍結ビットを生成することが、
前記複数の動的凍結ビットに対する値をそれぞれ生成するために、前記複数の情報ビットのサブセットにブーリアン演算を適用するように、前記プロセッサによってさらに実行可能な命令を備える、請求項32に記載の装置。 - ワイヤレス通信のための装置であって、
プロセッサと、
前記プロセッサと電子的に通信しているメモリと、
前記メモリに記憶された命令とを備え、前記命令が、前記プロセッサによって実行されると、前記装置に、
ポーラ符号を使用して符号化される符号語を備える信号を受信することであって、前記符号語が、前記符号語の共同検出および復号のための、複数の動的凍結ビット、複数の情報ビット、および複数の誤り検出ビットに少なくとも一部基づいて生成される、受信することと、
前記符号語の復号を実行することであって、
前記複数の動的凍結ビットに少なくとも一部基づいて前記符号語の復号の早期打ち切りについての判定を行うための復号経路の第1のサブセットをパリティチェックすることと、
前記動的凍結ビットに少なくとも一部基づいて前記パリティチェックに各々合格する前記復号経路の第2のサブセットに対する経路尺度を生成することと、
前記複数の誤り検出ビットの表現および前記生成された経路尺度に少なくとも一部基づいて前記復号経路の前記第2のサブセットのうちの1つに対応するビットシーケンスに対して誤り検出を実行することと
を少なくとも含む、実行することと、
前記復号の結果に少なくとも一部基づいて前記情報ビットを処理することと
を行わせるように動作可能である、装置。 - 前記命令が、
延長された復号経路を得るために前記復号経路を延長し、
経路選択基準に従って、前記延長された復号経路のサブセットを選択する
ように前記プロセッサによってさらに実行可能である、請求項40に記載の装置。 - 前記命令が、
前記延長された復号経路の前記サブセットの中のすべての復号経路が前記パリティチェックに失敗することを決定し、
前記符号語の復号を打ち切る
ように前記プロセッサによってさらに実行可能である、請求項41に記載の装置。 - 前記命令が、
前記延長された復号経路の前記サブセットの中の少なくとも1つの復号経路が前記パリティチェックに合格することを決定し、
前記延長された復号経路の前記サブセットに対する経路尺度を生成する
ように前記プロセッサによってさらに実行可能である、請求項41に記載の装置。 - 前記経路選択基準が、前記延長された復号経路の経路尺度に少なくとも一部基づく、請求項41に記載の装置。
- 前記命令が、
前記ビットシーケンスに少なくとも一部基づいて第1の誤り検出符号を計算し、
前記ビットシーケンスに少なくとも一部基づいて第2の誤り検出符号を特定し、
前記第1の誤り検出符号を前記第2の誤り検出符号と比較する
ように前記プロセッサによってさらに実行可能である、請求項40に記載の装置。 - 前記命令が、
前記比較に少なくとも一部基づいて、前記ビットシーケンスが前記誤り検出に合格することを決定し、
前記ビットシーケンスを出力する
ように前記プロセッサによってさらに実行可能である、請求項45に記載の装置。 - 前記命令が、
前記比較に少なくとも一部基づいて、前記ビットシーケンスが前記誤り検出に失敗したことを決定し、
前記失敗に少なくとも一部基づいて誤りを出力する
ように前記プロセッサによってさらに実行可能である、請求項45に記載の装置。 - 復号経路の前記第1のサブセットの前記パリティチェックを少なくとも含む前記符号語の復号を実行することが、
復号経路の前記第1のサブセットの第1の復号経路に沿って前記複数の動的凍結ビットの第1の動的凍結ビットの前にある、前記第1の復号経路の複数のビットに少なくとも一部基づいて、パリティチェック値を計算し、
前記パリティチェック値を前記第1の動的凍結ビットの値と比較する
ように前記プロセッサによってさらに実行可能な命令を備える、請求項40に記載の装置。 - 前記命令が、
前記比較に少なくとも一部基づいて、前記第1の復号経路が前記パリティチェックに合格することを決定する
ように前記プロセッサによってさらに実行可能である、請求項48に記載の装置。 - 復号経路の前記第1のサブセットの前記パリティチェックを少なくとも含む前記符号語の復号を実行することが、
前記複数の動的凍結ビットの第1の動的凍結ビットの計算された値が前記動的凍結ビットの決定された判定値と異なることを決定したことに少なくとも一部基づいて、前記復号経路の前記第2のサブセットの中の第1の復号経路に経路尺度ペナルティを加えるように、前記プロセッサによってさらに実行可能な命令を備える、請求項40に記載の装置。 - ワイヤレス通信のための装置であって、
ポーラ符号のサブチャネルを、前記サブチャネルの各々の信頼性に少なくとも一部基づいて、複数の情報ビット、複数の誤り検出ビット、および複数の動的凍結ビットに割り振るための手段であって、前記複数の誤り検出ビットの数が定められた誤警報率に少なくとも一部基づき、前記複数の動的凍結ビットの各々がパリティチェック値を含み、前記複数の動的凍結ビットの数が、パリティ指向の逐次除去リスト(SCL)復号の間の目標検出率に少なくとも一部基づく、手段と、
前記サブチャネルの復号順序に少なくとも一部基づいて、前記複数の動的凍結ビットを生成するための手段と、
前記複数の情報ビット、前記複数の誤り検出ビット、および前記複数の動的凍結ビットを前記割り振られたサブチャネルへとロードしたことに少なくとも一部基づいて、前記ポーラ符号を使用して符号化される符号語を生成するための手段と、
前記符号語を送信するための手段とを備える、装置。 - ワイヤレス通信のための装置であって、
ポーラ符号を使用して符号化される符号語を備える信号を受信するための手段であって、前記符号語が、前記符号語の共同検出および復号のための、複数の動的凍結ビット、複数の情報ビット、および複数の誤り検出ビットに少なくとも一部基づいて生成される、手段と、
前記符号語の復号を実行するための手段であって、
前記複数の動的凍結ビットに少なくとも一部基づいて前記符号語の復号の早期打ち切りについての判定を行うための復号経路の第1のサブセットをパリティチェックすることと、
前記動的凍結ビットに少なくとも一部基づいて前記パリティチェックに各々合格する前記復号経路の第2のサブセットに対する経路尺度を生成することと、
前記複数の誤り検出ビットの表現および前記生成された経路尺度に少なくとも一部基づいて前記復号経路の前記第2のサブセットのうちの1つに対応するビットシーケンスに対して誤り検出を実行することと
を少なくとも含む、手段と、
前記復号の結果に少なくとも一部基づいて前記情報ビットを処理するための手段とを備える、装置。 - ワイヤレス通信のためのコードを記憶する非一時的コンピュータ可読媒体であって、前記コードが、
ポーラ符号のサブチャネルを、前記サブチャネルの各々の信頼性に少なくとも一部基づいて、複数の情報ビット、複数の誤り検出ビット、および複数の動的凍結ビットに割り振り、前記複数の誤り検出ビットの数が定められた誤警報率に少なくとも一部基づき、前記複数の動的凍結ビットの各々がパリティチェック値を含み、前記複数の動的凍結ビットの数が、パリティ指向の逐次除去リスト(SCL)復号の間の目標検出率に少なくとも一部基づき、
前記サブチャネルの復号順序に少なくとも一部基づいて、前記複数の動的凍結ビットを生成し、
前記複数の情報ビット、前記複数の誤り検出ビット、および前記複数の動的凍結ビットを前記割り振られたサブチャネルへとロードしたことに少なくとも一部基づいて、前記ポーラ符号を使用して符号化される符号語を生成し、
前記符号語を送信する
ようにプロセッサによって実行可能な命令を備える、非一時的コンピュータ可読媒体。 - ワイヤレス通信のためのコードを記憶する非一時的コンピュータ可読媒体であって、前記コードが、
ポーラ符号を使用して符号化される符号語を備える信号を受信することであって、前記符号語が、前記符号語の共同検出および復号のための、複数の動的凍結ビット、複数の情報ビット、および複数の誤り検出ビットに少なくとも一部基づいて生成される、実行することと、
前記符号語の復号を実行することであって、
前記複数の動的凍結ビットに少なくとも一部基づいて前記符号語の復号の早期打ち切りについての判定を行うための復号経路の第1のサブセットをパリティチェックすることと、
前記動的凍結ビットに少なくとも一部基づいて前記パリティチェックに各々合格する前記復号経路の第2のサブセットに対する経路尺度を生成することと、
前記複数の誤り検出ビットの表現および前記生成された経路尺度に少なくとも一部基づいて前記復号経路の前記第2のサブセットのうちの1つに対応するビットシーケンスに対して誤り検出を実行することと
を少なくとも含む、実行することと、
前記復号の結果に少なくとも一部基づいて前記情報ビットを処理することと
を行うようにプロセッサによって実行可能な命令を備える、非一時的コンピュータ可読媒体。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2017/081228 WO2018191908A1 (en) | 2017-04-20 | 2017-04-20 | Dynamic frozen bits and error detection for polar codes |
CNPCT/CN2017/081228 | 2017-04-20 | ||
PCT/CN2017/088983 WO2018232562A1 (en) | 2017-06-19 | 2017-06-19 | POLAR CODE PARITY BITS FOR EARLY STOP |
CNPCT/CN2017/088983 | 2017-06-19 | ||
PCT/CN2018/083487 WO2018192514A1 (en) | 2017-04-20 | 2018-04-18 | Dynamic frozen bits and error detection for polar codes |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020518157A true JP2020518157A (ja) | 2020-06-18 |
JP2020518157A5 JP2020518157A5 (ja) | 2021-05-13 |
JP7357541B2 JP7357541B2 (ja) | 2023-10-06 |
Family
ID=63856417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019556326A Active JP7357541B2 (ja) | 2017-04-20 | 2018-04-18 | ポーラ符号のための動的凍結ビットおよび誤り検出 |
Country Status (8)
Country | Link |
---|---|
US (2) | US11632193B2 (ja) |
EP (1) | EP3613162A4 (ja) |
JP (1) | JP7357541B2 (ja) |
KR (1) | KR20190138682A (ja) |
CN (1) | CN110546902B (ja) |
BR (1) | BR112019021707A2 (ja) |
CA (1) | CA3056299A1 (ja) |
WO (1) | WO2018192514A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3596830B1 (en) * | 2017-03-15 | 2024-09-18 | Nokia Technologies Oy | Early termination with distributed crc polar codes |
EP3613162A4 (en) | 2017-04-20 | 2021-01-06 | QUALCOMM Incorporated | DYNAMIC FIXED BITS AND ERROR DETECTION FOR POLAR CODES |
US10965360B2 (en) * | 2017-08-23 | 2021-03-30 | Qualcomm Incorporated | Methods and apparatus related to beam refinement |
TWI757609B (zh) * | 2018-08-03 | 2022-03-11 | 日商索尼股份有限公司 | 用於通訊的傳輸設備和方法、接收設備和方法 |
CN111200439B (zh) * | 2018-11-16 | 2022-05-06 | 华为技术有限公司 | 译码方法、装置及设备 |
US10963342B2 (en) * | 2019-02-01 | 2021-03-30 | Micron Technology, Inc. | Metadata-assisted encoding and decoding for a memory sub-system |
US10992323B2 (en) * | 2019-02-01 | 2021-04-27 | Micron Technology, Inc. | Early decoding termination for a memory sub-system |
KR20210006807A (ko) * | 2019-07-09 | 2021-01-19 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
TWI731441B (zh) * | 2019-10-18 | 2021-06-21 | 國立清華大學 | 用於列表型連續消去的解碼器及其解碼方法 |
US11374686B2 (en) * | 2020-02-04 | 2022-06-28 | Qualcomm Incorporated | Parity check bits for non-coherent communication |
US11281529B2 (en) * | 2020-02-14 | 2022-03-22 | Micron Technology, Inc. | Error detection code generation techniques |
JP2023517030A (ja) * | 2020-03-05 | 2023-04-21 | ノキア テクノロジーズ オサケユイチア | 両極性符号のための拡張復号 |
CN115398809A (zh) | 2020-03-16 | 2022-11-25 | 加利福尼亚大学董事会 | 极化调整卷积码的列表解码 |
US11411779B2 (en) | 2020-03-31 | 2022-08-09 | XCOM Labs, Inc. | Reference signal channel estimation |
CN113630126B (zh) * | 2020-05-07 | 2023-11-14 | 大唐移动通信设备有限公司 | 一种极化码译码处理方法、装置及设备 |
CN114204943A (zh) * | 2020-09-18 | 2022-03-18 | 华为技术有限公司 | 编码方法和装置 |
WO2022087569A1 (en) | 2020-10-19 | 2022-04-28 | XCOM Labs, Inc. | Reference signal for wireless communication systems |
WO2022093988A1 (en) | 2020-10-30 | 2022-05-05 | XCOM Labs, Inc. | Clustering and/or rate selection in multiple-input multiple-output communication systems |
KR20220120859A (ko) * | 2021-02-24 | 2022-08-31 | 에스케이하이닉스 주식회사 | 메모리 시스템 내 에러 정정 코드를 사용하는 장치 및 방법 |
CN113098532B (zh) * | 2021-03-11 | 2023-03-17 | 上海微波技术研究所(中国电子科技集团公司第五十研究所) | 低时延低复杂度的极化码译码方法和系统 |
KR20240108431A (ko) * | 2021-11-17 | 2024-07-09 | 엘지전자 주식회사 | 대수적 부호 기반 연접 극 부호를 이용한 신호 송수신 방법 및 장치 |
WO2023219271A1 (ko) * | 2022-05-08 | 2023-11-16 | 삼성전자 주식회사 | 통신 시스템 또는 방송 시스템에서 미래 제약을 이용한 극부호의 복호화를 위한 장치 및 방법 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5955992A (en) * | 1998-02-12 | 1999-09-21 | Shattil; Steve J. | Frequency-shifted feedback cavity used as a phased array antenna controller and carrier interference multiple access spread-spectrum transmitter |
US8458558B2 (en) | 2008-04-30 | 2013-06-04 | Motorola Mobility Llc | Multi-antenna configuration signaling in wireless communication system |
JP2012005075A (ja) | 2010-06-21 | 2012-01-05 | Ntt Docomo Inc | 移動端末装置及び無線通信方法 |
CN102122966B (zh) | 2011-04-15 | 2012-11-14 | 北京邮电大学 | 基于信道极化的交错结构重复码的编码器及其编译码方法 |
US9176927B2 (en) * | 2011-11-08 | 2015-11-03 | The Royal Institution For The Advancement Of Learning/Mcgill University | Methods and systems for decoding polar codes |
CN103220001B (zh) * | 2012-01-20 | 2016-09-07 | 华为技术有限公司 | 与循环冗余校验级联的极性码的译码方法和译码装置 |
CN103368583B (zh) * | 2012-04-11 | 2016-08-17 | 华为技术有限公司 | 极性码的译码方法和译码装置 |
KR102007770B1 (ko) | 2012-12-14 | 2019-08-06 | 삼성전자주식회사 | 패킷의 부호화 방법과 그 복호화 장치 및 방법 |
US9946475B2 (en) * | 2013-01-24 | 2018-04-17 | California Institute Of Technology | Joint rewriting and error correction in write-once memories |
US9467164B2 (en) * | 2013-10-01 | 2016-10-11 | Texas Instruments Incorporated | Apparatus and method for supporting polar code designs |
US10135460B2 (en) * | 2013-10-01 | 2018-11-20 | Texas Instruments Incorporated | Apparatus and method for multilevel coding (MLC) with binary alphabet polar codes |
RU2571587C2 (ru) * | 2014-04-10 | 2015-12-20 | Самсунг Электроникс Ко., Лтд. | Способ и устройство кодирования и декодирования данных в скрученном полярном коде |
CA2972286C (en) | 2014-05-30 | 2020-01-07 | Huawei Technologies Co., Ltd. | Method and apparatus for constructing punctured polar code |
US9923665B2 (en) | 2014-06-06 | 2018-03-20 | Huawei Technologies Co., Ltd. | System and method for forward error correction |
US9954645B2 (en) * | 2014-12-05 | 2018-04-24 | Lg Electronics Inc. | Method and device for providing secure transmission based on polar code |
US9628114B2 (en) * | 2015-03-31 | 2017-04-18 | Macronix International Co., Ltd. | Length-compatible extended polar codes |
US10623142B2 (en) * | 2015-10-30 | 2020-04-14 | Huawei Technologies Canada Co., Ltd. | Method for determining an encoding scheme and symbol mapping |
US9973301B2 (en) * | 2015-11-24 | 2018-05-15 | Coherent Logix, Incorporated | Memory management and path sort techniques in a polar code successive cancellation list decoder |
KR102504550B1 (ko) * | 2015-12-28 | 2023-02-28 | 삼성전자주식회사 | 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법 |
US10305514B2 (en) * | 2016-02-04 | 2019-05-28 | The Royal Institution For The Advancement Of Learning/Mcgill University | Multi-mode unrolled polar decoders |
KR102461276B1 (ko) * | 2016-03-10 | 2022-10-31 | 삼성전자주식회사 | 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법 |
CN105933010B (zh) | 2016-04-15 | 2019-05-14 | 华南理工大学 | 一种基于分段校验辅助的低复杂度极化码译码scl方法 |
US10361717B2 (en) * | 2016-06-17 | 2019-07-23 | Huawei Technologies Co., Ltd. | Apparatus and methods for error detection coding |
US10361728B2 (en) * | 2016-06-17 | 2019-07-23 | Huawei Technologies Co., Ltd. | Multiple-symbol combination based decoding for general polar codes |
US10637607B2 (en) * | 2016-09-15 | 2020-04-28 | Huawei Technologies Co., Ltd. | Method and apparatus for encoding data using a polar code |
US10484130B2 (en) * | 2016-09-30 | 2019-11-19 | Huawei Technologies Co., Ltd. | Method and device for parallel polar code encoding/decoding |
US10069510B2 (en) * | 2016-11-21 | 2018-09-04 | Samsung Electronics Co., Ltd. | System and method for maximal code polarization |
EP3340476A1 (en) * | 2016-12-23 | 2018-06-27 | Sequans Communications S.A. | Error correction decoding with configurable parallelism |
US10560218B2 (en) * | 2017-01-05 | 2020-02-11 | Huawei Technologies Co., Ltd. | Apparatus and methods for decoding assistant bit-based polar code construction |
EP3613162A4 (en) | 2017-04-20 | 2021-01-06 | QUALCOMM Incorporated | DYNAMIC FIXED BITS AND ERROR DETECTION FOR POLAR CODES |
-
2018
- 2018-04-18 EP EP18788590.0A patent/EP3613162A4/en active Pending
- 2018-04-18 CN CN201880026045.2A patent/CN110546902B/zh active Active
- 2018-04-18 JP JP2019556326A patent/JP7357541B2/ja active Active
- 2018-04-18 WO PCT/CN2018/083487 patent/WO2018192514A1/en unknown
- 2018-04-18 KR KR1020197033876A patent/KR20190138682A/ko active Search and Examination
- 2018-04-18 CA CA3056299A patent/CA3056299A1/en active Pending
- 2018-04-18 BR BR112019021707-0A patent/BR112019021707A2/pt unknown
- 2018-04-18 US US16/493,364 patent/US11632193B2/en active Active
-
2023
- 2023-03-21 US US18/187,255 patent/US12034534B2/en active Active
Non-Patent Citations (5)
Title |
---|
HUAWEI, HISILICON: "Details of the Polar code design[online]", 3GPP TSG RAN WG1 #87 R1-1611254, JPN6022013145, 3 November 2016 (2016-11-03), ISSN: 0005025721 * |
HUAWEI, HISILICON: "Polar Coding Design for Control Channel[online]", 3GPP TSG RAN WG1 #88B R1-1704247, JPN6022013143, 25 March 2017 (2017-03-25), ISSN: 0005025720 * |
NTT DOCOMO: "Distributed simple parity check Polar codes[online]", 3GPP TSG RAN WG1 #88B R1-1705757, JPN6022013142, 25 March 2017 (2017-03-25), ISSN: 0005025719 * |
QUALCOMM INCORPORATED: "Comparison of Polar codes between CA and PC for control channel[online]", 3GPP TSG RAN WG1 #88B R1-1706167, JPN6022013146, 3 April 2017 (2017-04-03), ISSN: 0005025722 * |
ZTE, ZTE MICROELECTRONICS: "Performance evaluation of PC Polar Codes and CA Polar codes for eMBB[online]", 3GPP TSG RAN WG1 #88B R1-1704383, JPN6022013148, 25 March 2017 (2017-03-25), ISSN: 0004896582 * |
Also Published As
Publication number | Publication date |
---|---|
US11632193B2 (en) | 2023-04-18 |
US12034534B2 (en) | 2024-07-09 |
EP3613162A4 (en) | 2021-01-06 |
WO2018192514A1 (en) | 2018-10-25 |
KR20190138682A (ko) | 2019-12-13 |
CA3056299A1 (en) | 2018-10-25 |
BR112019021707A2 (pt) | 2020-05-12 |
US20230224077A1 (en) | 2023-07-13 |
CN110546902B (zh) | 2021-10-15 |
CN110546902A (zh) | 2019-12-06 |
EP3613162A1 (en) | 2020-02-26 |
US20200036477A1 (en) | 2020-01-30 |
JP7357541B2 (ja) | 2023-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7357541B2 (ja) | ポーラ符号のための動的凍結ビットおよび誤り検出 | |
KR102683466B1 (ko) | 업링크 제어 정보에 대한 폴라 코드들 | |
JP7097910B2 (ja) | ポーラコードのためのペイロードサイズあいまいさおよびフォールスアラームレートの低減 | |
US10833705B2 (en) | Information bit distribution design for polar codes | |
JP7177093B2 (ja) | 複数のフォーマットを用いた低レイテンシ復号および誤警報率低減のためのポーラ符号構築 | |
JP7026698B2 (ja) | 逐次除去リスト復号の早期終了 | |
KR20200003146A (ko) | 조기 종료에 의한 폴라 리스트 디코딩 | |
JP2020515143A (ja) | ポーラ符号化のためのパリティビットチャネル割当て | |
JP2020522914A (ja) | ポーラ符号のための制御フィールドの優先度付けおよび早期復号 | |
KR20190128201A (ko) | 뮤추얼 정보 기반 폴라 코드 구성 | |
WO2018191908A1 (en) | Dynamic frozen bits and error detection for polar codes | |
WO2018148866A1 (en) | False alarm rate suppression for polar codes | |
WO2018141080A1 (en) | False alarm rate reduction for polar codes | |
WO2020087259A1 (en) | Enhanced efficiency for decoding multiple information bit sizes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230523 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7357541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |