KR102461276B1 - 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법 - Google Patents

저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법 Download PDF

Info

Publication number
KR102461276B1
KR102461276B1 KR1020160028890A KR20160028890A KR102461276B1 KR 102461276 B1 KR102461276 B1 KR 102461276B1 KR 1020160028890 A KR1020160028890 A KR 1020160028890A KR 20160028890 A KR20160028890 A KR 20160028890A KR 102461276 B1 KR102461276 B1 KR 102461276B1
Authority
KR
South Korea
Prior art keywords
variable nodes
value
threshold value
variable
node
Prior art date
Application number
KR1020160028890A
Other languages
English (en)
Other versions
KR20170105792A (ko
Inventor
이명우
서영길
허준
백종현
Original Assignee
삼성전자주식회사
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 고려대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020160028890A priority Critical patent/KR102461276B1/ko
Priority to US15/456,315 priority patent/US10305513B2/en
Publication of KR20170105792A publication Critical patent/KR20170105792A/ko
Application granted granted Critical
Publication of KR102461276B1 publication Critical patent/KR102461276B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1125—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using different domains for check node and bit node processing, wherein the different domains include probabilities, likelihood ratios, likelihood differences, log-likelihood ratios or log-likelihood difference pairs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0015—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy
    • H04L1/0019—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy in which mode-switching is based on a statistical approach
    • H04L1/0021—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy in which mode-switching is based on a statistical approach in which the algorithm uses adaptive thresholds
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0036—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3994—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using state pinning or decision forcing, i.e. the decoded sequence is forced through a particular trellis state or a particular set of trellis states or a particular decoded symbol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H04L1/0051—Stopping criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H04L1/0053—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables specially adapted for power saving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)
  • Artificial Intelligence (AREA)

Abstract

본 발명은 롱 텀 에볼루션(LTE)과 같은 4세대(4G) 통신 시스템 뿐만 아니라 보다 높은 데이터 전송률을 지원하기 위해 제공되는 5세대(5G) 또는 프리-5G(pre-5G) 통신 시스템에 관련된 것이다. 본 발명의 실시 예에 따라 저밀도 패리티 검사(LDPC) 코드를 지원하는 통신 시스템에서 신호 수신 장치의 동작 방법은, 로그 우도 비(LLR) 값의 절대값이 제1 임계값 이상인 제1 변수 노드들을 비활성화시키는 과정과, 상기 비활성화된 제1 변수 노드들 이외의 제3 변수 노드들 중에서 LLR 값들의 절대값들이 제2 임계값 미만인 적어도 하나의 제2 변수 노드의 적어도 하나의 LLR 값을 "0" 값을 지시하는 제1 값으로 변환시키는 과정과, 상기 비활성화된 제1 변수 노드들 이외의 변수 노드들의 상기 LLR 값들을 기반으로 검사 노드들의 LLR 값들을 검출하는 과정을 포함하고, 상기 적어도 하나의 제2 변수 노드의 상기 적어도 하나의 LLR 값이 상기 제1 값으로 변환될 경우, 적어도 하나의 검사 노드의 연산들이 생략되고, 상기 제2 임계값은 상기 제3 변수 노드들 중 상대적으로 신뢰도가 작은 상기 적어도 하나의 제2 변수 노드의 상기 적어도 하나의 LLR 값을 위한 검사 노드 연산을 생략하기 위해 이용된다.

Description

저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법{APPARATUS AND METHOD FOR RECEIVING SIGNAL IN COMMUNICATION SYSTEM SUPPORTING LOW DENSITY PARITY CHECK CODE}
본 발명은 저밀도 패리티 검사(low density parity check: LDPC, 이하 "LDPC"라 칭하기로 한다) 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법에 관한 것이다.
4세대(4th-generation: 4G, 이하 "4G"라 칭하기로 한다) 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5세대(5th-generation: 5G, 이하 "5G"라 칭하기로 한다) 통신 시스템 또는 프리-5G(pre-5G, 이하 "pre-5G"라 칭하기로 한다) 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후(beyond 4G network) 통신 시스템 또는 롱 텀 에볼루션(long-term evolution: LTE, 이하 'LTE'라 칭하기로 한다) 이후(post LTE) 시스템이라 불리고 있다.
높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파 (mmWave) 대역(예를 들어, 60기가 (60GHz) 대역과 같은 주파수 대역)에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로 손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔 포밍(beam forming), 거대 배열 다중 입력 다중 출력(massive multi-input multi-output: massive MIMO, 이하 "massive MIMO"라 칭하기로 한다) 기술과, 전차원 다중 입력 다중 출력(full dimensional MIMO: FD-MIMO, 이하 "FD-MIMO"라 칭하기로 한다) 기술과, 어레이 안테나(array antenna) 기술과, 아날로그 빔 포밍(analog beam-forming) 기술 및 대규모 안테나 (large scale antenna) 기술이 논의되고 있다.
또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀(advanced small cell), 클라우드 무선 액세스 네트워크(cloud radio access network: cloud RAN), 초고밀도 네트워크(ultra-dense network), 디바이스 대 디바이스(device to device: D2D, 이하 "D2D"라 칭하기로 한다) 통신, 무선 백홀 (wireless backhaul), 이동 네트워크(moving network), 협력 통신(cooperative communication), CoMP(coordinated multi-points), 및 수신 간섭 제거(interference cancellation) 등의 기술 개발이 이루어지고 있다.
이 밖에도, 5G 시스템에서는 진보된 코딩 변조(advanced coding modulation: ACM, 이하 "ACM"이라 칭하기로 한다) 방식인 하이브리드 주파수 쉬프트 키잉(frequency shift keying: FSK, 이하 "FSK"라 칭하기로 한다) 및 직교 진폭 변조(quadrature amplitude modulation: QAM, 이하 "QAM"이라 칭하기로 한다)(hybrid FSK and QAM: FQAM, 이하 "FQAM"라 칭하기로 한다) 방식 및 슬라이딩 윈도우 중첩 코딩(sliding window superposition coding: SWSC, 이하 "SWSC"라 칭하기로 한다) 방식과, 진보된 억세스 기술인 필터 뱅크 멀티 캐리어(filter bank multi carrier: FBMC, 이하 "FBMC"라 칭하기로 한다) 기술과, 비직교 다중 억세스(non orthogonal multiple access: NOMA, 이하 "NOMA"라 칭하기로 한다) 기술 및 성긴 코드 다중 억세스(sparse code multiple access: SCMA, 이하 "SCMA"라 칭하기로 한다) 기술 등이 개발되고 있다.
먼저, 통신 시스템에서는 다양한 채널 코드들이 사용되고 있으며, 그 중 대표적인 채널 코드가 저밀도 패리티 검사(low density parity check: LDPC, 이하 "LDPC"라 칭하기로 한다) 코드이다.
상기 LDPC 코드는 현실적으로 구현 가능한 인코딩(encoding) 복잡도 및 디코딩(decoding) 복잡도를 가지면서, 이론적인 채널 용량(channel capacity)에 근접하는 성능을 갖는 에러 정정 코드(error correction code)이다. 특히, 상기 LDPC 코드는 병렬 프로세싱(parallel processing)에 적합한 구조를 갖도록 설계될 수 있고, 실제 채널 상에서의 에러 정정 성능이 우수하여 국제 전기 전자 기술자 협회(institute of electrical and electronics engineers: IEEE, 이하 "IEEE"라 칭하기로 한다) 802.11n/ad Wi-Fi(wireless fidelity) 통신 시스템과, IEEE 802.16e WiMAX 통신 시스템과, 2세대 위성 디지털 비디오 브로드캐스팅(digital video broadcasting-satellite-second generation: DVB-S2, 이하 "DVB-S2"라 칭하기로 한다) 표준을 기반으로 하는 DVB-S2 통신 시스템과, 2세대 지상 디지털 비디오 브로드캐스팅(digital video broadcasting-terrestrial-second generation: DVB-T2, 이하 "DVB-T2"라 칭하기로 한다)를 기반으로 하는 DVB-T2 통신 시스템과, 2세대 케이블 디지털 비디오 브로드캐스팅(digital video broadcasting-cable-second generation: DVB-C2, 이하 "DVB-C2"라 칭하기로 한다)를 기반으로 하는 DVB-C2 통신 시스템과, 어드밴스드 텔레비젼 시스템 위원회(advanced television system committee: ATSC, 이하 "ATSC"라 칭하기로 한다) 3.0을 기반으로 하는 ATSC 3.0 통신 시스템과, 홈 네트워크(home network) 표준인 G.hn을 기반으로 하는 G.hn 통신 시스템 등과 같은 다양한 통신 시스템들에서 사용되고 있다.
또한, 상기 LDPC 코드는 고속 디코딩이 가능하기 때문에, 비교적 높은 데이터 레이트(data rate)를 요구하는 5G 이동 통신 시스템에서는 에러 정정 코드로 상기 LDPC 코드를 사용하는 것을 적극적으로 고려하고 있다. 여기서, 상기 LDPC 코드는 반복 디코딩 프로세스를 통해 메시지를 복원하는 특징을 가지고 있다. 그런데, 상기 반복 디코딩 프로세스에서는 변수 노드(variable node)와 검사 노드(check node)간의 연산들이 순차적으로 진행되며, 미리 결정되어 있는 조건을 만족할 때까지 상기 반복 디코딩 프로세스가 수행된다.
한편, 5G 이동 통신의 주요 목적은 수 Gbps의 데이터 송신에 있다. 수백 Mbps의 데이터 송신을 지원하는 4G 이동 통신과 비교하여 5G 이동 통신의 데이터 레이트가 적게는 10배 증가하였으며, 따라서 이동 단말기(mobile station: MS, 이하 "MS"라 칭하기로 한다) 및 기지국 각각의 물리 계층은 미리 설정되어 있는 단위 시간 동안 그만큼 더 많은 신호를 수신 및 처리해야 한다.
한편, 수신기의 데이터 처리율(throughput)을 증가시키기 위해서는 더 많은 하드웨어 자원을 사용해야만 한다. 이처럼 증가되는 하드웨어 실장 면적은 더 많은 전력을 소모하게 만든다. 특히, 5G 이동 통신 시스템에서는 복잡한 통신 환경과 사용자 디바이스의 다양한 기능들을 고려하여 에러 정정 코드를 위해 소모되는 전력을 감소시키기 위한 다양한 방안들을 고려하고 있다. 그런데, 상기 LDPC 코드에 대해서는 상기에서 설명한 바와 같이 다수의 변수 노드 연산들 및 다수의 검사 노드 연산들을 포함하는 반복 프로세스가 수행되기 때문에, 상기 LDPC 코드가 에러 정정 코드로 사용될 경우 상기 LDPC 코드에 대한 디코딩을 위해 소모되는 전력 소모가 상당히 크다. 또한, 상기에서 설명한 바와 같이 상기 LDPC 코드에 대한 디코딩을 위해서는 다수의 변수 노드 연산들 및 다수의 검사 노드 연산들이 필요로 되므로, 상기 LDPC 코드에 대한 디코딩을 위해 필요로 되는 메모리 역시 상당히 크다.
따라서, LDPC 코드를 지원하는 5G 이동 통신 시스템에서 기지국 및 MS를 실제 구현할 경우, 하드웨어 실장 면적과 소모 전력의 증가는 해결해야만 하는 중요한 이슈가 될 수 있다.
한편, 상기와 같은 정보는 본 발명의 이해를 돕기 위한 백그라운드(background) 정보로서만 제시될 뿐이다. 상기 내용 중 어느 것이라도 본 발명에 관한 종래 기술로서 적용 가능할지 여부에 관해, 어떤 결정도 이루어지지 않았고, 또한 어떤 주장도 이루어지지 않는다.
본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 전력 소모를 감소시키는 신호 수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 메모리 소모를 감소시키는 신호 수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 디코딩 복잡도를 감소시키는 신호 수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 변수 노드 연산량을 감소시키는 신호 수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 검사 노드 연산량을 감소시키는 신호 수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 반복 디코딩 프로세스에 사용되는 로그 우도 비(log likelihood ratio: LLR) 임계값을 적응적으로 조정하는 신호 수신 장치 및 방법을 제안한다.
본 발명의 일 실시 예에 따른 저밀도 패리티 검사(low density parity check: LDPC) 코드를 지원하는 통신 시스템에서 신호 수신 장치의 동작 방법은, 로그 우도 비(log likelihood ratio: LLR) 값의 절대값이 제1 임계값 이상인 제1 변수 노드들을 비활성화시키는 과정과, 상기 비활성화된 제1 변수 노드들 이외의 제3 변수 노드들 중에서 LLR 값들의 절대값들이 제2 임계값 미만인 적어도 하나의 제2 변수 노드의 적어도 하나의 LLR 값을 "0" 값을 지시하는 제1 값으로 변환시키는 과정과, 상기 비활성화된 제1 변수 노드들 이외의 변수 노드들의 상기 LLR 값들을 기반으로 검사 노드들의 LLR 값들을 검출하는 과정을 포함하고, 상기 적어도 하나의 제2 변수 노드의 상기 적어도 하나의 LLR 값이 상기 제1 값으로 변환될 경우, 적어도 하나의 검사 노드의 연산들이 생략되고, 상기 제2 임계값은 상기 제3 변수 노드들 중 상대적으로 신뢰도가 작은 상기 적어도 하나의 제2 변수 노드의 상기 적어도 하나의 LLR 값을 위한 검사 노드 연산을 생략하기 위해 이용된다.
본 발명의 일 실시 예에 따른 저밀도 패리티 검사(LDPC) 코드를 지원하는 통신 시스템에서 신호 수신 장치는, 로그 우도 비(LLR) 값의 절대값이 제1 임계값 이상인 제1 변수 노드들을 비활성화시키고, 상기 비활성화된 제1 변수 노드들 이외의 제3 변수 노드들 중에서 LLR 값들의 절대값들이 제2 임계값 미만인 적어도 하나의 제2 변수 노드의 적어도 하나의 LLR 값을 "0" 값을 지시하는 제1 값으로 변환시키고, 상기 비활성화된 제1 변수 노드들 이외의 변수 노드들의 상기 LLR 값들을 기반으로 검사 노드들의 LLR 값들을 검출하는 프로세서를 포함하고, 상기 적어도 하나의 제2 변수 노드의 상기 적어도 하나의 LLR 값이 상기 제1 값으로 변환 될 경우, 적어도 하나의 검사 노드의 연산들이 생략되고, 상기 제2 임계값은 상기 제3 변수 노드들 중 상대적으로 신뢰도가 작은 상기 적어도 하나의 제2 변수 노드의 상기 적어도 하나의 LLR 값들을 위한 검사 노드 연산을 생략하기 위해 이용된다.
본 발명의 다른 측면들과, 이득들 및 핵심적인 특징들은 부가 도면들과 함께 처리되고, 본 발명의 바람직한 실시예들을 개시하는, 하기의 구체적인 설명으로부터 해당 기술 분야의 당업자에게 자명할 것이다.
하기의 본 개시의 구체적인 설명 부분을 처리하기 전에, 이 특허 문서를 통해 사용되는 특정 단어들 및 구문들에 대한 정의들을 설정하는 것이 효과적일 수 있다: 상기 용어들 "포함하다(include)" 및 "포함하다(comprise)"와 그 파생어들은 한정없는 포함을 의미하며; 상기 용어 "혹은(or)"은 포괄적이고, "및/또는"을 의미하고; 상기 구문들 "~와 연관되는(associated with)" 및 "~와 연관되는(associated therewith)"과 그 파생어들은 포함하고(include), ~내에 포함되고(be included within), ~와 서로 연결되고(interconnect with), 포함하고(contain), ~내에 포함되고(be contained within), ~에 연결하거나 혹은 ~와 연결하고(connect to or with), ~에 연결하거나 혹은 ~와 연결하고(couple to or with), ~와 통신 가능하고(be communicable with), ~와 협조하고(cooperate with), 인터리빙하고(interleave), 병치하고(juxtapose), ~로 가장 근접하고(be proximate to), ~로 ~할 가능성이 크거나 혹은 ~와 ~할 가능성이 크고(be bound to or with), 가지고(have), 소유하고(have a property of) 등과 같은 내용을 의미하고; 상기 용어 "제어기"는 적어도 하나의 동작을 제어하는 임의의 디바이스, 시스템, 혹은 그 부분을 의미하고, 상기와 같은 디바이스는 하드웨어, 펌웨어 혹은 소프트웨어, 혹은 상기 하드웨어, 펌웨어 혹은 소프트웨어 중 적어도 2개의 몇몇 조합에서 구현될 수 있다. 어떤 특정 제어기와 연관되는 기능성이라도 집중화되거나 혹은 분산될 수 있으며, 국부적이거나 원격적일 수도 있다는 것에 주의해야만 할 것이다. 특정 단어들 및 구문들에 대한 정의들은 이 특허 문서에 걸쳐 제공되고, 해당 기술 분야의 당업자는 많은 경우, 대부분의 경우가 아니라고 해도, 상기와 같은 정의들이 종래 뿐만 아니라 상기와 같이 정의된 단어들 및 구문들의 미래의 사용들에도 적용된다는 것을 이해해야만 할 것이다.
본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 전력 소모를 감소시키는 신호 수신을 가능하게 한다는 효과가 있다.
또한, 본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 메모리 소모를 감소시키는 신호 수신을 가능하게 한다는 효과가 있다.
또한, 본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 디코딩 복잡도를 감소시키는 신호 수신을 가능하게 한다는 효과가 있다.
또한, 본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 변수 노드 연산량을 감소시키는 신호 수신을 가능하게 한다는 효과가 있다.
또한, 본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 검사 노드 연산량을 감소시키는 신호 수신을 가능하게 한다는 효과가 있다.
또한, 본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 반복 디코딩 프로세스에 사용되는 LLR 임계값을 적응적으로 조정하는 신호 수신을 가능하게 한다는 효과가 있다.
본 발명의 특정한 바람직한 실시예들의 상기에서 설명한 바와 같은 또한 다른 측면들과, 특징들 및 이득들은 첨부 도면들과 함께 처리되는 하기의 설명으로부터 보다 명백하게 될 것이다:
도 1은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 강제 수렴 방식을 기반으로 하는 LDPC 디코딩 프로세스를 개략적으로 도시한 도면이다;
도 2는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 자가 정정 방식을 기반으로 하는 LDPC 디코딩 프로세스를 개략적으로 도시한 도면이다;
도 3은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 변수 노드 비활성화 방식을 개략적으로 도시한 도면이다;
도 4는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 변수 노드 비활성화를 위한 임계값을 적응적으로 조정하는 방식을 개략적으로 도시한 도면이다;
도 5는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 비활성 노드 포화도 측정기의 내부 구조를 개략적으로 도시한 도면이다;
도 6은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 비활성 노드 포화도 측정기에서 사용되는 샘플링된 변수 노드들의 개수 변화의 일 예를 개략적으로 도시한 도면이다;
도 7은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 비활성 노드 포화도 측정기에서 사용되는 샘플링된 변수 노드들의 개수 변화의 다른 예를 개략적으로 도시한 도면이다;
도 8은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 변수 노드 비활성화를 위한 임계값을 결정하는 방식을 개략적으로 도시한 도면이다;
도 9는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 낮은 신뢰도를 갖는 변수 노드의 LLR 값에 대해 검사 노드 연산을 생략하는 방식을 개략적으로 도시한 도면이다;
도 10은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 검사 노드 연산 생략 과정의 일 예를 개략적으로 도시한 도면이다;
도 11은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 검사 노드 연산 생략 과정의 다른 예를 개략적으로 도시한 도면이다;
도 12는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스를 개략적으로 도시한 도면이다;
도 13은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스의 FER 성능을 개략적으로 도시한 그래프이다;
도 14는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스의 반복들의 평균 횟수를 개략적으로 도시한 그래프이다;
도 15는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스의 변수 노드 연산 복잡도를 개략적으로 도시한 그래프이다;
도 16은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스의 검사 노드 연산 복잡도를 개략적으로 도시한 그래프이다;
도 17은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치의 내부 구조를 개략적으로 도시한 도면이다.
상기 도면들을 통해, 유사 참조 번호들은 동일한 혹은 유사한 엘리먼트들과, 특징들 및 구조들을 도시하기 위해 사용된다는 것에 유의해야만 한다.
첨부되는 도면들을 참조하는 하기의 상세한 설명은 청구항들 및 청구항들의 균등들로 정의되는 본 개시의 다양한 실시예들을 포괄적으로 이해하는데 있어 도움을 줄 것이다. 하기의 상세한 설명은 그 이해를 위해 다양한 특정 구체 사항들을 포함하지만, 이는 단순히 예로서만 간주될 것이다. 따라서, 해당 기술 분야의 당업자는 여기에서 설명되는 다양한 실시예들의 다양한 변경들 및 수정들이 본 개시의 범위 및 사상으로부터 벗어남이 없이 이루어질 수 있다는 것을 인식할 것이다. 또한, 공지의 기능들 및 구성들에 대한 설명은 명료성 및 간결성을 위해 생략될 수 있다.
하기의 상세한 설명 및 청구항들에서 사용되는 용어들 및 단어들은 문헌적 의미로 한정되는 것이 아니라, 단순히 발명자에 의한 본 개시의 명료하고 일관적인 이해를 가능하게 하도록 하기 위해 사용될 뿐이다. 따라서, 해당 기술 분야의 당업자들에게는 본 개시의 다양한 실시예들에 대한 하기의 상세한 설명은 단지 예시 목적만을 위해 제공되는 것이며, 첨부되는 청구항들 및 상기 청구항들의 균등들에 의해 정의되는 본 개시를 한정하기 위해 제공되는 것은 아니라는 것이 명백해야만 할 것이다.
또한, 본 명세서에서 명백하게 다른 내용을 지시하지 않는 "한"과, "상기"와 같은 단수 표현들은 복수 표현들을 포함한다는 것이 이해될 수 있을 것이다. 따라서, 일 예로, "컴포넌트 표면(component surface)"은 하나 혹은 그 이상의 컴포넌트 표현들을 포함한다.
또한, 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
또한, 본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 별도로 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 이해되어야만 한다.
본 발명의 다양한 실시예들에 따르면, 전자 디바이스는 통신 기능을 포함할 수 있다. 일 예로, 전자 디바이스는 스마트 폰(smart phone)과, 태블릿(tablet) 개인용 컴퓨터(personal computer: PC, 이하 'PC'라 칭하기로 한다)와, 이동 전화기와, 화상 전화기와, 전자책 리더(e-book reader)와, 데스크 탑(desktop) PC와, 랩탑(laptop) PC와, 넷북(netbook) PC와, 개인용 복합 단말기(personal digital assistant: PDA, 이하 'PDA'라 칭하기로 한다)와, 휴대용 멀티미디어 플레이어(portable multimedia player: PMP, 이하 'PMP'라 칭하기로 한다)와, 엠피3 플레이어(mp3 player)와, 이동 의료 디바이스와, 카메라와, 웨어러블 디바이스(wearable device)(일 예로, 헤드-마운티드 디바이스(head-mounted device: HMD, 일 예로 'HMD'라 칭하기로 한다)와, 전자 의류와, 전자 팔찌와, 전자 목걸이와, 전자 앱세서리(appcessory)와, 전자 문신, 혹은 스마트 워치(smart watch) 등이 될 수 있다.
본 발명의 다양한 실시예들에 따르면, 전자 디바이스는 통신 기능을 가지는 스마트 가정용 기기(smart home appliance)가 될 수 있다. 일 예로, 상기 스마트 가정용 기기는 텔레비젼과, 디지털 비디오 디스크(digital video disk: DVD, 이하 'DVD'라 칭하기로 한다) 플레이어와, 오디오와, 냉장고와, 에어 컨디셔너와, 진공 청소기와, 오븐과, 마이크로웨이브 오븐과, 워셔와, 드라이어와, 공기 청정기와, 셋-탑 박스(set-top box)와, TV 박스 (일 예로, Samsung HomeSyncTM, Apple TVTM, 혹은 Google TVTM)와, 게임 콘솔(gaming console)과, 전자 사전과, 캠코더와, 전자 사진 프레임 등이 될 수 있다.
본 발명의 다양한 실시예들에 따르면, 전자 디바이스는 의료 기기(일 예로, 자기 공명 혈관 조영술(magnetic resonance angiography: MRA, 이하 'MRA'라 칭하기로 한다) 디바이스와, 자기 공명 화상법(magnetic resonance imaging: MRI, 이하 "MRI"라 칭하기로 한다)과, 컴퓨터 단층 촬영(computed tomography: CT, 이하 'CT'라 칭하기로 한다) 디바이스와, 촬상 디바이스, 혹은 초음파 디바이스)와, 네비게이션(navigation) 디바이스와, 전세계 위치 시스템(global positioning system: GPS, 이하 'GPS'라 칭하기로 한다) 수신기와, 사고 기록 장치(event data recorder: EDR, 이하 'EDR'이라 칭하기로 한다)와, 비행 기록 장치(flight data recorder: FDR, 이하 'FER'이라 칭하기로 한다)와, 자동차 인포테인먼트 디바이스(automotive infotainment device)와, 항해 전자 디바이스(일 예로, 항해 네비게이션 디바이스, 자이로스코프(gyroscope), 혹은 나침반)와, 항공 전자 디바이스와, 보안 디바이스와, 산업용 혹은 소비자용 로봇(robot) 등이 될 수 있다.
본 발명의 다양한 실시예들에 따르면, 전자 디바이스는 통신 기능을 포함하는, 가구와, 빌딩/구조의 일부와, 전자 보드와, 전자 서명 수신 디바이스와, 프로젝터와, 다양한 측정 디바이스들(일 예로, 물과, 전기와, 가스 혹은 전자기 파 측정 디바이스들) 등이 될 수 있다.
본 발명의 다양한 실시예들에 따르면, 전자 디바이스는 상기에서 설명한 바와 같은 디바이스들의 조합이 될 수 있다. 또한, 본 발명의 바람직한 실시예들에 따른 전자 디바이스는 상기에서 설명한 바와 같은 디바이스에 한정되는 것이 아니라는 것은 당업자에게 자명할 것이다.
본 발명의 다양한 실시예들에 따르면, 신호 송신 장치 혹은 신호 수신 장치는 일 예로 이동 단말기(mobile station: MS, 이하 "MS"라 칭하기로 한다)가 될 수 있다. 여기서, MS는 사용자 단말기(user equipment: UE, 이하 "UE"라 칭하기로 한다), 디바이스와, 가입자 단말기(subscriber station) 등과 같은 용어들과 혼용될 수 있다.
또한, 본 발명의 다양한 실시예들에 따르면, 신호 송신 장치 혹은 신호 수신 장치는 일 예로 기지국(base station: BS)가 될 수 있다. 여기서, 기지국은 노드 비(node B)와, 진화된 노드 비(evolved node B: eNB, 이하 "eNB"라 칭하기로 한다)와, 진화된 범용 지상 무선 억세스 네트워크(evolved universal terrestrial radio access network: E-UTRAN, 이하 "E-UTRAN"라 칭하기로 한다) 노드 비(E-UTRAN node B: eNB, 이하 "eNB"라 칭하기로 한다)와, 억세스 포인트(access point: AP, 이하 "AP"라 칭하기로 한다) 등과 같은 용어들과 혼용될 수 있다.
본 발명의 일 실시예는 저밀도 패리티 검사(low density parity check: LDPC, 이하 "LDPC"라 칭하기로 한다) 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 전력 소모를 감소시키는 신호 수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 메모리 소모를 감소시키는 신호 수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 디코딩 복잡도를 감소시키는 신호 수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 변수 노드(variable node) 연산량을 감소시키는 신호 수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 검사 노드(check node) 연산량을 감소시키는 신호 수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 LDPC 코드를 지원하는 통신 시스템에서 반복 디코딩 프로세스에 사용되는 로그 우도 비(log likelihood ratio: LLR) 임계값을 적응적으로 조정하는 신호 수신 장치 및 방법을 제안한다.
한편, 본 발명의 일 실시예에서 제안하는 장치 및 방법은 롱 텀 에볼루션 (long-term evolution: LTE, 이하 "LTE"라 칭하기로 한다) 이동 통신 시스템과, 롱 텀 에볼루션-어드밴스드 (long-term evolution-advanced: LTE-A, 이하 "LTE-A"라 칭하기로 한다) 이동 통신 시스템과, 인가-보조 억세스(licensed-assisted access: LAA, 이하 " LAA"라 칭하기로 한다)-LTE 이동 통신 시스템과, 고속 하향 링크 패킷 접속(high speed downlink packet access: HSDPA, 이하 "HSDPA"라 칭하기로 한다) 이동 통신 시스템과, 고속 상향 링크 패킷 접속(high speed uplink packet access: HSUPA, 이하 "HSUPA"라 칭하기로 한다) 이동 통신 시스템과, 3세대 프로젝트 파트너쉽 2(3rd generation partnership project 2: 3GPP2, 이하 "3GPP2"라 칭하기로 한다)의 고속 레이트 패킷 데이터(high rate packet data: HRPD, 이하 "HRPD"라 칭하기로 한다) 이동 통신 시스템과, 3GPP2의 광대역 코드 분할 다중 접속(wideband code division multiple access: WCDMA, 이하 "WCDMA"라 칭하기로 한다) 이동 통신 시스템과, 3GPP2의 코드 분할 다중 접속(code division multiple access: CDMA, 이하 "CDMA"라 칭하기로 한다) 이동 통신 시스템과, 국제 전기 전자 기술자 협회(institute of electrical and electronics engineers: IEEE, 이하 "IEEE"라 칭하기로 한다) 802.16m 통신 시스템과, IEEE 802.16e 통신 시스템과, 진화된 패킷 시스템(evolved packet system: EPS, 이하 "EPS"라 칭하기로 한다)과, 모바일 인터넷 프로토콜(mobile internet protocol: Mobile IP, 이하 "Mobile IP"라 칭하기로 한다) 시스템과, 디지털 멀티미디어 방송(digital multimedia broadcasting, 이하 "DMB"라 칭하기로 한다) 서비스와, 휴대용 디지털 비디오 방송(digital video broadcasting-handheld: DVP-H, 이하 "DVP-H"라 칭하기로 한다), 및 모바일/휴대용 진화된 텔레비젼 시스템 협회(advanced television systems committee-mobile/handheld: ATSC-M/H, 이하 "ATSC-M/H"라 칭하기로 한다) 서비스 등과 같은 모바일 방송 서비스와, 인터넷 프로토콜 텔레비젼(internet protocol television: IPTV, 이하 "IPTV"라 칭하기로 한다) 서비스와 같은 디지털 비디오 방송 시스템과, 엠펙 미디어 트랜스포트(moving picture experts group (MPEG) media transport: MMT, 이하 "MMT"라 칭하기로 한다) 시스템 등과 같은 다양한 통신 시스템들에 적용 가능하다.
먼저, LDPC 코드에 대한 디코딩에 소요되는 전력 소모를 감소시키는 방식들은 반복 디코딩 프로세스에 포함되는 변수 노드 연산량 및 검사 노드 연산량을 감소시키는 강제 수렴(forced convergence) 방식과, 반복 디코딩 프로세스의 반복 횟수를 감소시키는 자가 정정(self-corrected) 방식을 포함할 수 있다.
먼저, 강제 수렴 방식에 대해서 설명하기로 한다.
상기 강제 수렴 방식은 LDPC 디코더의 복잡도를 감소시키기 위해 제안되었으며, 반복 디코딩 프로세스에서 특정 변수 노드에 대한 LLR값의 절대값이 미리 설정되어 있는 임계값 이상일 경우, 상기 LDPC 디코더는 더 이상 상기 특정 변수 노드에 대한 LLR 값을 업데이트(update)하지 않음으로써, 즉 상기 특정 변수 노드를 비활성화시킴으로써 디코딩 복잡도를 감소시킨다.
상기 강제 수렴 방식은 하기 수학식 1과 같이 나타낼 수 있다.
<수학식 1>
Figure 112016023318963-pat00001
상기 수학식 1에서
Figure 112016023318963-pat00002
은 i번째 반복에서 n번째 변수 노드의 하드 디시젼(hard decision, 이하 "hard decision"라 칭하기로 한다)을 위한 LLR 값을 나타내며, tv는 변수 노드 비활성화를 위한 임계값을 나타낸다. 여기서, 상기 tv는 양의 실수이다. 또한, 상기 수학식 1에서,
Figure 112016023318963-pat00003
은 i번째 반복에서 n번째 변수 노드로부터 m번째 검사 노드로 전달되는 V2C(variable-to-check) LLR 값을 나타낸다.
또한, 상기 강제 수렴 방식에서 변수 노드 비활성화에 의해 발생되는 성능 열화를 극복하기 위하여 패리티 검사가 만족되는지 여부가 지속적으로 체크된다. 만약, 상기 비활성화된 변수 노드를 포함하는 패리티 검사가 만족되지 않는다면 상기 LDPC 디코더는 상기 비활성화된 변수 노드를 재활성화시킨다.
그러면 여기서 도 1을 참조하여 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 강제 수렴 방식을 기반으로 하는 LDPC 디코딩 프로세스에 대해서 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 강제 수렴 방식을 기반으로 하는 LDPC 디코딩 프로세스를 개략적으로 도시한 도면이다.
도 1을 참조하면, 먼저 111단계에서 LDPC 디코더는 모든 Umn 들을 0으로 초기화하고, 모든 Vmn 들을 Un,ch로 초기화한 후 113단계로 진행한다. 여기서, Umn은 m번째 검사 노드로부터 n번째 변수 노드로 전달되는 C2V(check-to-variable) LLR 값을 나타내며, Vmn은 n 번째 변수 노드로부터 m번째 검사 노드로 전달되는 V2C LLR 값을 나타낸다. 상기 113단계에서 상기 LDPC 디코더는 미리 설정되어 있는 조건, 일 예로
Figure 112016023318963-pat00004
를 만족하는 모든 변수 노드들을 비활성화시키고 115단계로 진행한다. 여기서, βn은 n번째 변수 노드의 hard decision을 위한 LLR 값을 나타내며, tv는 변수 노드 비활성화를 위한 임계값을 나타낸다. 또한, M(n)은 n번째 변수 노드에 연결되는 검사 노드들의 집합을 나타낸다. 상기 115단계에서 상기 LDPC 디코더는 검사 합(check-sum, 이하 "check-sum"라 칭하기로 한다)이 만족되는지 검사한다. 상기 검사 결과 상기 check-sum이 만족되었을 경우 상기 LDPC 디코더는 119단계로 진행한다.
한편, 상기 115단계에서 검사 결과 상기 check-sum이 만족되지 않았을 경우, 상기 LDPC 디코더는 117단계로 진행한다. 상기 117단계에서 상기 LDPC 디코더는 상기 check-sum이 만족되지 않는 검사 노드를 검출하고, 상기 검출한 검사 노드에 연결되어 있는 변수 노드들 중 비활성화되어 있는 변수 노드들을 재활성화시킨 후 119단계로 진행한다. 상기 119단계에서 상기 LDPC 디코더는 check-sum이 만족되거나 혹은 미리 설정되어 있는 최대 반복 횟수에 도달했는지 검사한다. 여기서, 상기 최대 반복 횟수는 상기 LDPC 디코더가 수행하는 반복 디코딩 프로세스에서 수행될 수 있는 반복들의 최대값을 나타낸다.
상기 검사 결과 상기 check-sum이 만족되거나 혹은 상기 최대 반복 횟수에 도달했을 경우 상기 LDPC 디코더는 LDPC 디코딩 프로세스를 종료한다. 이와는 달리, 상기 119단계에서 검사 결과 상기 check-sum이 만족되지 않고, 또한 상기 최대 반복 횟수에 도달하지 않았을 경우 상기 113단계로 되돌아간다.
다음으로, 자가 정정 방식에 대해서 설명하기로 한다.
먼저, 상기 자가 정정 방식은 LDPC 디코딩 알고리즘들 중 하나인 최소 합(minimum-sum: Min-Sum, 이하 "Min-Sum"라 칭하기로 한다) 방식에서 디코딩 성능을 향상시키기 위해 제안되었다.
한편, LDPC 디코더는 변수 노드와 검사 노드 간에 정보를 송/수신하는 반복 복호 프로세스를 수행한다. 상기 LDPC 디코더는 상기 반복 복호 프로세스에서 현재 복호 프로세스에서의 V2C LLR 값이 이전 복호 프로세스에서의 V2C LLR 값을 비교한다. 상기 비교 결과 상기 현재 복호 프로세스에서의 V2C LLR 값이 이전 복호 프로세스에서의 V2C LLR 값의 부호가 다를 경우, 상기 현재 복호 프로세스에서의 V2C LLR 값은 신뢰도가 낮은 정보라고 판단하고, 상기 현재 복호 프로세스에서의 V2C LLR 값을 0으로 변환한다. 여기서, 상기 자가 정정 방식은 하기 수학식 2와 같이 나타낼 수 있다.
<수학식 2>
Figure 112016023318963-pat00005
상기 수학식 2에서,
Figure 112016023318963-pat00006
은 n번째 변수 노드로 입력되는 채널 LLR 값을 나타내고,
Figure 112016023318963-pat00007
은 i번째 반복에서 m번째 검사 노드로부터 n번째 변수 노드로 전달되는 C2V(check-to-variable) LLR 값을 나타낸다.
이렇게, 그 값이 0인 V2C LLR 값을 수신할 경우, 검사 노드는 낮은 신뢰도를 갖는 변수 노드의 정보를 생략함으로써 Min-Sum 디코딩 방식의 성능을 향상시킬 수 있다.
그러면 여기서 도 2를 참조하여 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 자가 정정 방식을 기반으로 하는 LDPC 디코딩 프로세스에 대해서 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 자가 정정 방식을 기반으로 하는 LDPC 디코딩 프로세스를 개략적으로 도시한 도면이다.
도 2를 참조하면, 먼저 도 2의 211단계는 도 1의 111단계와 동일하므로, 여기서는 그 상세한 설명을 생략하기로 한다.
한편, 213단계에서 LDPC 디코더는 현재 복호 프로세스에서의 V2C LLR 값이 이전 복호 프로세스에서의 V2C LLR 값과 그 부호가 변경될 경우, 즉
Figure 112016023318963-pat00008
일 경우, 상기 현재 복호 프로세서의 V2C LLR 값을 0으로 변경한 후 215단계로 진행한다. 여기서, 현재 복호 프로세스에서의 V2C LLR 값이 이전 복호 프로세스에서의 V2C LLR 값과 그 부호가 변경되지 않을 경우에는, 즉
Figure 112016023318963-pat00009
일 경우,
Figure 112016023318963-pat00010
와 같이
Figure 112016023318963-pat00011
을 업데이트하고 215단계로 진행한다.
상기 215단계에서 상기 LDPC 디코더는 검사 노드들에 대해서 하기 수학식 3과 같은 연산을 수행하고 217단계로 진행한다.
<수학식 3>
Figure 112016023318963-pat00012
또한, 도 2의 217단계는 도 1에서 설명한 바와 같은 119단계와 동일하므로 여기서는 그 상세한 설명을 생략하기로 한다.
한편, 상기 강제 수렴 방식에서는, 상기 LDPC 디코더가 패리티 검사 조건이 만족되는지 여부를 지속적으로 체크해야만 하고, 또한, 상기 LDPC 디코더는 상기 체크 결과를 변수 노드 활성화 여부를 결정하는데 사용하기 위해서 검사 노드와 연결된 모든 변수 노드들 각각에 대해 활성화 여부를 지시하는 플래그(flag)를 필요로 한다. 또한, 상기 강제 수렴 방식에서는, 변수 노드 LLR 값의 수렴되는 순서에 따라 해당 변수 노드를 반복 디코딩 프로세스에서 제외할 경우 매번 새로운 회로를 구성해야만 하며, 따라서 상기 강제 수렴 방식을 실제로 구현하는 것은 쉽지 않다.
또한, 상기 자가 정정 방식에서는, 반복 디코딩 프로세스에서 현재 반복에서의 V2C LLR 값과 이전 반복에서의 V2C LLR 값을 비교하고, 그 비교 결과 현재 반복에서의 V2C LLR 값이 이전 반복에서의 V2C LLR 값과 그 부호가 변경될 경우 상기 현재 반복에서의 V2C LLR 값을 0으로 변환한다. 따라서, 검사 노드에서 그 값이 0인 V2C LLR 값을 입력할 경우, 해당 검사 노드의 연산량을 크게 감소시킬 수 있다. 하지만, 실제 채널 환경에서 V2C LLR 값이 0으로 변환되는 빈도는 매우 낮기 때문에, 검사 노드 연산량을 감소시키는 효과는 매우 작을 뿐만 아니라, 현재 반복에서의 V2C LLR 값이 이전 반복에서의 V2C LLR 값과 그 부호가 변경되는지 여부를 체크하기 위해서는 각 변수 노드가 이전 반복에서의 V2C LLR 값을 저장하고 있어야만 한다.
따라서, 본 발명의 일 실시예에서는 LDPC 코드를 지원하는 통신 시스템에서 반복 디코딩 프로세스에서 사용되는 LLR 임계값을 적응적으로 조정하여 변수 노드 연산량 및 검사 노드 연산량을 감소시키는 신호 수신 방안을 제안한다.
본 발명의 일 실시예에서 제안하는 LDPC 디코딩 프로세스는 패리티 검사 행렬(parity check matrix)의 양분 그래프(bipartite graph, 이하 "bipartite graph"라 칭하기로 한다) 상에서 소프트 디시젼(soft decision, 이하 "soft decision"라 칭하기로 한다)을 기반으로 하는 반복 디코딩 방식들 중 하나인 Min-Sum 방식을 기반으로 한다. 또한, 본 발명의 일 실시예에서는 변수 노드 연산을 감소시키기 위한 임계값
Figure 112016023318963-pat00013
와 검사 노드 연산을 감소시키기 위한 임계값
Figure 112016023318963-pat00014
를 제안한다.
그러면 여기서 도 3을 참조하여 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 변수 노드 비활성화 방식에 대해서 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 변수 노드 비활성화 방식을 개략적으로 도시한 도면이다.
도 3을 참조하면, 먼저, LDPC 디코더는 변수 노드 비활성화를 위한 임계값, 즉 변수 노드를 비활성화시키기 위해 사용되는 임계값 tv을 결정하고, 하기 수학식 4의 조건을 만족하는 모든 변수 노드들을 비활성화시킨다.
<수학식 4>
Figure 112016023318963-pat00015
상기 수학식 4에서, βn은 n번째 변수 노드의 hard decision을 위한 LLR 값을 나타내며, Umn은 m번째 검사 노드로부터 n번째 변수 노드로 전달되는 C2V LLR 값을 나타내며, Un,ch는 n번째 변수 노드로 입력되는 채널 LLR 값을 나타낸다.
도 3에 도시되어 있는 바와 같이 상기 LDPC 디코더는 반복 디코딩 프로세스에서 n번째 변수 노드의 hard decision을 위한 LLR 값의 절대값이 tv 이상일 경우, 더 이상 상기 n번째 변수 노드에 대한 LLR 값을 업데이트하지 않는다. 즉, 상기 LDPC 디코더는 반복 디코딩 프로세스에서 n번째 변수 노드의 hard decision을 위한 LLR 값의 절대값이 tv 이상일 경우 상기 n번째 변수 노드를 비활성화시키며, 이는 하기 수학식 5와 같이 나타낼 수 있다.
<수학식 5>
Figure 112016023318963-pat00016
또한, 상기 수학식 5에서,
Figure 112016023318963-pat00017
은 i+1번째 반복에서 n번째 변수 노드로부터 m번째 검사 노드로 전달되는 V2C LLR 값을 나타낸다.
도 3에서는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 변수 노드 비활성화 방식에 대해서 설명하였으며, 다음으로 도 4를 참조하여 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 변수 노드 비활성화를 위한 임계값을 적응적으로 조정하는 방식에 대해서 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 변수 노드 비활성화를 위한 임계값을 적응적으로 조정하는 방식을 개략적으로 도시한 도면이다.
도 4를 참조하면, 먼저 LDPC 디코더는 해당 LDPC 코드의 bipartite graph 상에서 비활성화된 변수 노드들, 즉 도 4에서 점선으로 표시되어 있는 변수 노드들의 비율에 대한 임계값 ω를 기반으로 변수 노드 비활성화를 위한 임계값 tv를 적응적으로 제어하며, 이에 대해서 구체적으로 설명하면 다음과 같다.
첫 번째로, 상기 비활성화된 변수 노드들의 비율이 상기 임계값 ω 미만일 경우, 상기 LDPC 디코더는 상기 임계값 tv를 감소시킨다.
두 번째로, 상기 비활성화된 변수 노드들의 비율이 상기 임계값 ω 이상일 경우, 상기 LDPC 디코더는 상기 임계값 tv를 증가시킨다.
또한, 상기 LDPC 디코더는 상기 임계값 ω 역시 적응적으로 조정할 수 있으며, 상기 임계값 ω이 감소될 경우 상기 임계값 tv이 변경되는 빈도가 증가되며, 따라서 변수 노드 연산량이 증가될 수 있다. 이와는 달리, 상기 임계값 ω이 증가될 경우 상기 임계값 tv이 변경되는 빈도는 감소하며, 따라서 변수 노드 연산량이 감소될 수 있다.
도 4에서는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 변수 노드 비활성화를 위한 임계값을 적응적으로 조정하는 방식에 대해서 설명하였으며, 다음으로 도 5를 참조하여 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 비활성 노드 포화도 측정기의 내부 구조에 대해서 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 비활성 노드 포화도 측정기의 내부 구조를 개략적으로 도시한 도면이다.
도 5를 참조하면, 먼저 비활성 노드 포화도 측정기(500)는 m개의 스테이지(stage)들을 포함하며, 홀수 번째 스테이지(odd stage)들은 논리곱(AND) 게이트들로 구현되고, 짝수 번째 스테이지(even stage)들은 논리합(OR) 게이트들로 구현된다. 즉, 상기 비활성 노드 포화도 측정기(500)는 변수 노드들 각각에 대한 hard decision 값을 기반으로 하는 논리 회로로 구현된다.
또한, 본 발명의 일 실시예에서는 길이 2m의 이진 벡터(binary vector)의 1의 비율이 변수 노드들의 비율에 대한 임계값 ω일 경우, 비교적 높은 확률로 상기 비활성 노드 포화도 측정기의 연산 결과가 미리 설정된 값, 일 예로 "1"이 되도록 상기 비활성 노드 포화도 측정기(500)가 구현된다.
상기 비활성 노드 포화도 측정기(500)는 2m개의 샘플링(sampling)된 변수 노드들을 표본으로 선택하고, 상기 표본에 대해 비활성 노드 포화도를 추정한다. 본 발명의 일 실시예에서와 같이 비활성 노드 포화도가 측정될 경우, 변수 노드 재활성화 조건에 따른 오버헤드(overhead)를 도 1에서 설명한 바와 같은 강제 수렴 방식에서의 오버헤드를 비교하면 다음과 같다.
먼저, 도 1에서 설명한 바와 같은 강제 수렴 방식에서는, 검사 노드와 연결된 모든 변수 노드들 각각에 대해 활성화 여부를 지시하는 플래그를 필요로 하기 때문에, 해당 LDPC 코드의 bipartite graph 상의 변수 노드들의 개수가 n일 경우, 에지(edge, 이하 "edge"라 칭하기로 한다)들의 개수와 동일한 개수의 플래그들이 필요로 된다. 여기서, 에지들의 개수는 코드 레이트(code rate) x 평균 검사 노드 디그리(degree) x n이다.
한편, 도 5에서 설명한 바와 같은 방식으로 비활성 노드 포화도가 측정 가능할 경우, 총 n개의 비교 로직(logic)만 필요로 되므로, 변수 노드 재활성화 조건에 따른 오버헤드가 현저하게 감소됨을 알 수 있다.
도 5에서는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 비활성 노드 포화도 측정기의 내부 구조에 대해서 설명하였으며, 다음으로 도 6을 참조하여 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 비활성 노드 포화도 측정기에서 사용되는 샘플링된 변수 노드들의 개수 변화의 일 예에 대해서 설명하기로 한다.
도 6은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 비활성 노드 포화도 측정기에서 사용되는 샘플링된 변수 노드들의 개수 변화의 일 예를 개략적으로 도시한 도면이다.
도 6을 참조하면, 도 6에 도시되어 있는 비활성 노드 포화도 측정기에서 사용되는 샘플링된 변수 노드들의 개수는 랜덤 샘플링(random sampling) 방식이 적용될 경우의 비활성 노드 포화도 측정기에서 사용되는 샘플링된 변수 노드들의 개수를 나타낸다. 도 6에 도시되어 있는 바와 같이 m이 7일 경우(m = 7) 비교적 적정한 비활성 노드 포화도인 0.75가 측정됨을 알 수 있다(
Figure 112016023318963-pat00018
).
도 6에서는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 비활성 노드 포화도 측정기에서 사용되는 샘플링된 변수 노드들의 개수 변화의 일 예에 대해서 설명하였으며, 다음으로 도 7을 참조하여 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 비활성 노드 포화도 측정기에서 사용되는 샘플링된 변수 노드들의 개수 변화의 다른 예에 대해서 설명하기로 한다.
도 7은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 비활성 노드 포화도 측정기에서 사용되는 샘플링된 변수 노드들의 개수 변화의 다른 예를 개략적으로 도시한 도면이다.
도 7을 참조하면, 도 7에 도시되어 있는 비활성 노드 포화도 측정기에서 사용되는 샘플링된 변수 노드들의 개수는 낮은 디그리 선택(low degree selection) 방식이 적용될 경우의 비활성 노드 포화도 측정기에서 사용되는 샘플링된 변수 노드들의 개수를 나타낸다. 도 7에 도시되어 있는 바와 같이 m이 6일 경우(m = 6) 비교적 적정한 비활성 노드 포화도인 0.65가 측정됨을 알 수 있다(
Figure 112016023318963-pat00019
).
도 7에서는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 비활성 노드 포화도 측정기에서 사용되는 샘플링된 변수 노드들의 개수 변화의 다른 예에 대해서 설명하였으며, 다음으로 도 8을 참조하여 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 변수 노드 비활성화를 위한 임계값을 결정하는 방식에 대해서 설명하기로 한다.
도 8은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 변수 노드 비활성화를 위한 임계값을 결정하는 방식을 개략적으로 도시한 도면이다.
도 8을 참조하면, 먼저 LDPC 디코더는 채널로부터 수신한 변수 노드의 초기 LLR 값 Un,ch의 분포를 기반으로 변수 노드 비활성화를 위한 임계값 tv을 결정할 수 있다. 즉, 상기 LDPC 디코더는 채널 신호대 잡음비(signal to noise ratio: SNR, 이하 "SNR"이라 칭하기로 한다)를 기반으로 상기 변수 노드 비활성화를 위한 임계값 tv을 결정할 수 있다.
일 예로, 상기 LDPC 디코더는 하기 수학식 6과 같이 변수 노드 비활성화를 위한 임계값 tv을 결정할 수 있다.
<수학식 6>
Figure 112016023318963-pat00020
상기 수학식 6에서 N0는 잡음을 나타내며, σ는 표준 편차를 나타낸다.
상기 수학식 6에 나타낸 바와 같이 상기 변수 노드 비활성화를 위한 임계값 tv은 채널 SNR의 함수로 표현될 수 있음을 알 수 있다.
또한, 도 5에서 설명한 바와 같은 비활성 노드 포화도 측정기의 연산 결과가 일 예로 "1"일 경우, 상기 LDPC 디코더는 상기 변수 노드 비활성화를 위한 임계값 tv은 LLR 분포의 표준 편차에 대한 실수 배, 일 예로 γ배만큼 증가시키며, 이는 하기 수학식 7과 같이 나타낼 수 있다.
<수학식 7>
tv = tv + γσ
한편, 도 8에서는 일 예로 상기 LDPC 디코더가 상기 채널 SNR을 기반으로 상기 변수 노드 비활성화를 위한 임계값 tv을 결정하는 경우를 설명하지만, 상기 채널 SNR 뿐만 아니라 채널 품질이 반영될 수 있는 어떤 파라미터라도 상기 채널 SNR 대신 사용될 수 있음은 물론이다.
도 8에서는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 변수 노드 비활성화를 위한 임계값을 결정하는 방식에 대해서 설명하였으며, 다음으로 도 9를 참조하여 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 낮은 신뢰도를 갖는 변수 노드의 LLR 값에 대해 검사 노드 연산을 생략하는 방식에 대해서 설명하기로 한다.
도 9는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 낮은 신뢰도를 갖는 변수 노드의 LLR 값에 대해 검사 노드 연산을 생략하는 방식을 개략적으로 도시한 도면이다.
도 9를 참조하면, 먼저 LDPC 디코더는
Figure 112016023318963-pat00021
의 조건을 만족하는 모든 V2C 메시지들, 즉 모든 V2C LLR 값들을 "0"으로 변환시킨다. 즉, 비활성화된 변순 노드에 대한 업데이트는 생략된다. 여기서, tc는 V2C 정보, 즉 V2C LLR 값의 변환을 위한 임계값을 나타낸다.
이와는 달리, 상기 LDPC 디코더는
Figure 112016023318963-pat00022
의 조건을 만족하지 않는, 즉
Figure 112016023318963-pat00023
의 조건을 만족하는 모든 V2C 메시지들, 즉 모든 V2C LLR 값들은 그대로 변수 노드 업데이트에 사용된다.
따라서, 상기에서 설명한 바와 같은, 낮은 신뢰도를 갖는 변수 노드의 LLR 값에 대해 검사 노드 연산을 생략하는 방식은 하기 수학식 8과 같이 표현될 수 있다.
<수학식 8>
Figure 112016023318963-pat00024
따라서, 도 9에서 설명한 바와 같이 V2C LLR 값이 "0"으로 변경될 경우 검사 노드 연산이 생략될 수 있으며, Min-Sum 방식을 기반으로 하는 LDPC 디코더에서 2개 이상의 V2C LLR 값이 "0"일 경우, 모든 검사 노드 연산 결과들이 0이 된다. 따라서, 상기 LDPC 디코더에서 2개 이상의 V2C LLR 값이 "0"일 경우, 해당 검사 노드에 대한 검사 노드 연산 자체가 생략 가능해짐을 알 수 있다.
도 9에서는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 낮은 신뢰도를 갖는 변수 노드의 LLR 값에 대해 검사 노드 연산을 생략하는 방식에 대해서 설명하였으며, 다음으로 도 10을 참조하여 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 검사 노드 연산 생략 과정의 일 예에 대해서 설명하기로 한다.
도 10은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 검사 노드 연산 생략 과정의 일 예를 개략적으로 도시한 도면이다.
도 10을 참조하면, 먼저 도 10에 도시되어 있는 검사 노드 연산 생략 과정은 검사 노드 디그리가 dc일 경우의 검사 노드 연산 생략 과정임에 유의하여야만 할 것이다. 또한, 도 10에 도시되어 있는 검사 노드 연산 생략 과정은 그 값이 "0"인 V2C 정보
Figure 112016023318963-pat00025
가 1개일 경우의 검사 노드 연산 생략 과정임에 유의하여야만 할 것이다.
일반적인 반복 디코딩 프로세스에서, 검사 노드 디그리가 dc일 경우 dc개의 LLR 값들을 기반으로 첫 번째 minimum(이하, "1st minimum"라 칭하기로 한다) 연산 및 두 번째 minimum(이하, "2nd minimum"라 칭하기로 한다) 연산이 수행된다. 그런데, 도 10에 도시되어 있는 바와 같이 그 값이 "0"인 V2C 정보
Figure 112016023318963-pat00026
가 1개일 경우 1st minimum = 0이므로 2nd minimum 연산만 필요로 되고, 따라서 dc-1개의, 그 값이 "0"인 C2V LLR 값들이 발생되므로, 일부의 검사 노드 연산이 생략될 수 있다.
도 10에서는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 검사 노드 연산 생략 과정의 일 예에 대해서 설명하였으며, 다음으로 도 11을 참조하여 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 검사 노드 연산 생략 과정의 다른 예에 대해서 설명하기로 한다.
도 11은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 검사 노드 연산 생략 과정의 다른 예를 개략적으로 도시한 도면이다.
도 11을 참조하면, 먼저 도 11에 도시되어 있는 검사 노드 연산 생략 과정은 검사 노드 디그리가 dc일 경우의 검사 노드 연산 생략 과정임에 유의하여야만 할 것이다. 또한, 도 11에 도시되어 있는 검사 노드 연산 생략 과정은 그 값이 "0"인 V2C 정보
Figure 112016023318963-pat00027
가 2개 이상일 경우의 검사 노드 연산 생략 과정임에 유의하여야만 할 것이다.
상기에서 설명한 바와 같이, 일반적인 반복 디코딩 프로세스에서, 검사 노드 디그리가 dc일 경우 dc개의 LLR 값들을 기반으로 1st minimum 연산 및 2nd minimum 연산이 수행된다. 그런데, 도 11에 도시되어 있는 바와 같이 그 값이 "0"인 V2C 정보
Figure 112016023318963-pat00028
가 2개 이상일 경우 1st minimum = 0이고, 2nd minimum= 0이므로, dc개의, 그 값이 "0"인 C2V LLR 값들이 발생되므로, 모든 검사 노드 연산이 생략될 수 있다.
도 11에서는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 검사 노드 연산 생략 과정의 다른 예에 대해서 설명하였으며, 다음으로 도 12를 참조하여 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스에 대해서 설명하기로 한다.
도 12는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스를 개략적으로 도시한 도면이다.
도 12를 참조하면, 먼저 1211단계에서 LDPC 디코더는 모든 Umn 들을 0으로 초기화하고, 모든 Vmn 들을 Un,ch로 초기화하고, 변수 노드 비활성화를 위한 임계값 tv를
Figure 112016023318963-pat00029
로 초기화하고 1213단계로 진행한다. 상기 1213단계는 도 1에서 설명한 113단계와 동일하므로 여기서는 그 상세한 설명을 생략하기로 한다.
한편, 1215단계에서 상기 LDPC 디코더는 활성화된 변수 노드에 대해 하기 수학식 9와 같은 연산을 수행하고 1217단계로 진행한다.
<수학식 9>
Figure 112016023318963-pat00030
상기 1217단계에서 상기 LDPC 디코더는 그 값이 "0"인 V2C LLR 값이 1개 입력된 경우 1st minimum 연산을 생략한다(Case 1). 또한, 상기 LDPC 디코더는 그 값이 "0"인 V2C LLR 값이 2개 이상 입력된 경우 모든 연산, 즉 모든 검사 노드 연산을 생략한다(Case 2). 그리고, 상기 LDPC 디코더는 나머지 C2V LLR 값을 하기 수학식 10과 같이 생성한 후 1219단계로 진행한다.
<수학식 10>
Figure 112016023318963-pat00031
상기 1219단계에서 상기 LDPC 디코더는 비활성 노드 포화도 측정을 위한 변수 노드 샘플들을 결정하고 1221단계로 진행한다. 상기 1221단계에서 상기 LDPC 디코더는 변수 노드 포화도 측정기의 연산 결과가 미리 설정된 값, 즉 "1"인지 검사한다. 상기 검사 결과 상기 변수 노드 포화도 측정기의 연산 결과가 1이 아닐 경우 상기 LDPC 디코더는 1225단계로 진행한다. 상기 1225단계는 도 1에서 설명한 119단계와 동일하므로 여기서는 그 상세한 설명을 생략하기로 한다.
한편, 상기 1221단계에서 검사 결과 상기 변수 노드 포화도 측정기의 연산 결과가 1일 경우 상기 LDPC 디코더는 1223단계로 진행한다. 상기 1223단계에서 상기 LDPC 디코더는 변수 노드 비활성화를 위한 임계값 tv를
Figure 112016023318963-pat00032
와 같이 업데이트하고 상기 1225단계로 진행한다.
한편, 도 12에서 각 단계의 동작은 이미 이전의 도면들에서 별도로 설명하였으므로, 더 이상의 구체적인 설명은 생략하기로 한다.
한편, 도 12가 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스를 도시하고 있더라도, 다양한 변형들이 도 12에 대해 이루어질 수 있음은 물론이다. 일 예로, 도 12에는 연속적인 단계들이 도시되어 있지만, 도 12에서 설명한 단계들은 오버랩될 수 있고, 병렬로 발생할 수 있고, 다른 순서로 발생할 수 있거나, 혹은 다수 번 발생할 수 있음은 물론이다.
도 12에서는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스에 대해서 설명하였으며, 다음으로 도 13을 참조하여 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스의 프레임 에러 레이트(frame error rate: FER, 이하 "FER"이라 칭하기로 한다) 성능에 대해서 설명하기로 한다.
도 13은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스의 FER 성능을 개략적으로 도시한 그래프이다.
도 13을 참조하면, 도 13에 도시되어 있는 FEC 성능 그래프는 그 시뮬레이션(simulation) 환경이 IEEE 802.11ad(WiGig) 시스템에서 n = 672, 코드 레이트 = 1/2일 경우의 FEC 성능 그래프임에 유의하여야만 할 것이다.
먼저, 본 발명의 일 실시예에 따른 LDPC 디코딩 프로세스는 채널 SNR을 기반으로 하는, 변수 노드 비활성화를 위한 임계값 tv를 기반으로 수행되므로, 즉,
Figure 112016023318963-pat00033
를 기반으로 수행되므로, 변수 노드 연산량 및 검사 노드 연산량이 감소되었음에도 불구하고 일반적인 LDPC 디코딩 프로세스와 거의 유사하게 유지되고 있음을 알 수 있다.
또한, 도 13에서, FER 성능 비교 기준은 유사 FER 및 반복 횟수에 적용 가능한 최저 임계값이며, 도 13에서 "None"과, "Fix 4" 및 "Fix 5"로 마킹되어 있는 그래프들이 일반적인 LDPC 디코딩 프로세스에 따른 FEC 성능을 나타내는 그래프들이며, 나머지 그래프들이 본 발명의 일 실시예에 따른 LDPC 디코딩 프로세스에 따른 FEC 성능을 나타낸다. 또한, 본 발명의 일 실시예에 따른 LDPC 디코딩 프로세스의 FEC 성능은 비활성 노드 포화도 측정기의 입력 개수가 64 및 128개 일 경우를 가정하여 측정된 것임에 유의하여야만 할 것이다.
도 13에서는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스의 FER 성능에 대해서 설명하였으며, 다음으로 도 14를 참조하여 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스의 반복들의 평균 횟수에 대해서 설명하기로 한다.
도 14는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스의 반복들의 평균 횟수를 개략적으로 도시한 그래프이다.
도 14를 참조하면, 먼저 LDPC 디코딩 프로세스의 최대 반복 횟수는 20이라고 가정하기로 하며(maximum iteration = 20), 본 발명의 일 실시예에 따른 LDPC 디코딩 프로세스의 반복 횟수는 일반적인 LDPC 디코딩 프로세스의 반복 횟수와 거의 유사함을 알 수 있다.
또한, 도 14에서, "None"과, "Fix 4" 및 "Fix 5"로 마킹되어 있는 그래프들이 일반적인 LDPC 디코딩 프로세스에 따른 반복 횟수를 나타내는 그래프들이며, 나머지 그래프들이 본 발명의 일 실시예에 따른 LDPC 디코딩 프로세스에 따른 반복 횟수를 나타낸다. 또한, 본 발명의 일 실시예에 따른 LDPC 디코딩 프로세스의 반복 횟수는 비활성 노드 포화도 측정기의 입력 개수가 64 및 128개 일 경우를 가정하여 측정된 것임에 유의하여야만 할 것이다.
도 14에서는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스의 반복들의 평균 횟수에 대해서 설명하였으며, 다음으로 도 15를 참조하여 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스의 변수 노드 연산 복잡도에 대해서 설명하기로 한다.
도 15는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스의 변수 노드 연산 복잡도를 개략적으로 도시한 그래프이다.
도 15를 참조하면, 본 발명의 일 실시예에 따른 LDPC 디코딩 프로세스에서의 변수 노드 연산 복잡도는 일반적인 LDPC 디코딩 프로세스, 특히 도 15에 "None"으로 마킹되어 있는 강제 수렴 방식이 적용되지 않은 LDPC 디코딩 프로세스의 변수 노드 연산 복잡도에 비해 대략 45% 정도 감소됨을 알 수 있다.
또한, 본 발명의 일 실시예에 따른 LDPC 디코딩 프로세스에서 채널 SNR에 따라 변수 노드 연산량은 감소되지 않는데 이는 변수 노드 재활성화 조건, 즉 변수 노드 비활성화를 위한 임계값을 적응적으로 조정하기 때문이다.
또한, 도 15에서, "None"과, "Fix 4" 및 "Fix 5"로 마킹되어 있는 그래프들이 일반적인 LDPC 디코딩 프로세스에 따른 반복 횟수를 나타내는 그래프들이며, 나머지 그래프들이 본 발명의 일 실시예에 따른 LDPC 디코딩 프로세스에 따른 변수 노드 연산 복잡도를 나타낸다. 또한, 본 발명의 일 실시예에 따른 LDPC 디코딩 프로세스의 변수 노드 연산 복잡도는 비활성 노드 포화도 측정기의 입력 개수가 64 및 128개 일 경우를 가정하여 측정된 것임에 유의하여야만 할 것이다.
도 15에서는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스의 변수 노드 연산 복잡도에 대해서 설명하였으며, 다음으로 도 16을 참조하여 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스의 검사 노드 연산 복잡도에 대해서 설명하기로 한다.
도 16은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스의 검사 노드 연산 복잡도를 개략적으로 도시한 그래프이다.
도 16을 참조하면, 본 발명의 일 실시예에 따른 LDPC 디코딩 프로세스에서의 검사 노드 연산 복잡도는 일반적인 LDPC 디코딩 프로세스, 특히 도 16에 "None"으로 마킹되어 있는 강제 수렴 방식이 적용되지 않은 LDPC 디코딩 프로세스의 검사 노드 연산 복잡도에 비해 대략 13% 정도 감소됨을 알 수 있다.
또한, 도 16에서, "None"으로 마킹되어 있는 그래프 이외의 나머지 그래프들이 본 발명의 일 실시예에 따른 LDPC 디코딩 프로세스에 따른 검사 노드 연산 복잡도를 나타낸다. 또한, 본 발명의 일 실시예에 따른 LDPC 디코딩 프로세스의 검사 노드 연산 복잡도는 비활성 노드 포화도 측정기의 입력 개수가 64 및 128개 일 경우를 가정하여 측정된 것임에 유의하여야만 할 것이다.
도 16에서는 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 LDPC 디코딩 프로세스의 검사 노드 연산 복잡도에 대해서 설명하였으며, 다음으로 도 17을 참조하여 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치의 내부 구조에 대해서 설명하기로 한다.
도 17은 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 신호 수신 장치의 내부 구조를 개략적으로 도시한 도면이다.
도 17을 참조하면, 신호 수신 장치(1700)는 송신기(1711)와, 제어기(1713)와, 수신기(1715)와, 저장 유닛(1717)을 포함한다.
먼저, 상기 제어기(1713)는 상기 신호 수신 장치(1700)의 전반적인 동작을 제어하며, 특히 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 변수 노드 연산량 및 검사 노드 연산량을 감소시키는 LDPC 디코딩 프로세스에 관련된 동작을 제어한다. 본 발명의 일 실시예에 따른 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 변수 노드 연산량 및 검사 노드 연산량을 감소시키는 LDPC 디코딩 프로세스에 대해서는 도 1 내지 도 16에서 설명한 바와 동일하므로 여기서는 그 상세한 설명을 생략하기로 한다.
상기 송신기(1711)는 상기 제어기(1713)의 제어에 따라 상기 통신 시스템이 포함하는 다른 디바이스들, 일 예로 신호 송신 장치 등과 같은 다른 디바이스들로 각종 신호 및 각종 메시지들을 송신한다. 여기서, 상기 송신기(1711)가 송신하는 각종 신호 및 각종 메시지들은 도 1 내지 도 16에서 설명한 바와 동일하므로 여기서는 그 상세한 설명을 생략하기로 한다.
또한, 상기 수신기(1715)는 상기 제어기(1713)의 제어에 따라 상기 통신 시스템이 포함하는 다른 디바이스들, 일 예로 신호 송신 장치 등과 같은 다른 디바이스들로부터 각종 신호 및 각종 메시지들을 수신한다. 여기서, 상기 수신기(1715)가 수신하는 각종 신호 및 각종 메시지들은 도 1 내지 도 16에서 설명한 바와 동일하므로 여기서는 그 상세한 설명을 생략하기로 한다.
상기 저장 유닛(1717)은 상기 제어기(1713)의 제어에 따라 본 발명의 일 실시예에 따른 LDPC 코드를 지원하는 통신 시스템에서 변수 노드 연산량 및 검사 노드 연산량을 감소시키는 LDPC 디코딩 프로세스에 관련된 프로그램과 각종 데이터 등을 저장한다.
또한, 상기 저장 유닛(1717)은 상기 수신기(1715)가 상기 다른 디바이스들로부터 수신한 각종 신호 및 각종 메시지들을 저장한다.
한편, 도 17에는 상기 신호 수신 장치(1700)가 상기 송신기(1711)와, 제어기(1713)와, 수신기(1715)와, 저장 유닛(1717)과 같이 별도의 유닛들로 구현된 경우가 도시되어 있으나, 상기 신호 수신 장치(1700)는 상기 송신기(1711)와, 제어기(1713)와, 수신기(1715)와, 저장 유닛(1717) 중 적어도 두 개가 통합된 형태로 구현 가능함은 물론이다.
또한, 상기 신호 수신 장치(1700)는 1개의 프로세서로 구현될 수도 있음은 물론이다.
본 발명의 특정 측면들은 또한 컴퓨터 리드 가능 기록 매체(computer readable recording medium)에서 컴퓨터 리드 가능 코드(computer readable code)로서 구현될 수 있다. 컴퓨터 리드 가능 기록 매체는 컴퓨터 시스템에 의해 리드될 수 있는 데이터를 저장할 수 있는 임의의 데이터 저장 디바이스이다. 상기 컴퓨터 리드 가능 기록 매체의 예들은 리드 온니 메모리(Read-Only Memory: ROM)와, 랜덤-접속 메모리(Random-Access Memory: RAM)와, CD-ROM들과, 마그네틱 테이프(magnetic tape)들과, 플로피 디스크(floppy disk)들과, 광 데이터 저장 디바이스들, 및 캐리어 웨이브(carrier wave)들(상기 인터넷을 통한 데이터 송신과 같은)을 포함할 수 있다. 상기 컴퓨터 리드 가능 기록 매체는 또한 네트워크 연결된 컴퓨터 시스템들을 통해 분산될 수 있고, 따라서 상기 컴퓨터 리드 가능 코드는 분산 방식으로 저장 및 실행된다. 또한, 본 발명을 성취하기 위한 기능적 프로그램들, 코드, 및 코드 세그먼트(segment)들은 본 발명이 적용되는 분야에서 숙련된 프로그래머들에 의해 쉽게 해석될 수 있다.
또한 본 발명의 일 실시예에 따른 장치 및 방법은 하드웨어, 소프트웨어 또는 하드웨어 및 소프트웨어의 조합의 형태로 실현 가능하다는 것을 알 수 있을 것이다. 이러한 임의의 소프트웨어는 예를 들어, 삭제 가능 또는 재기록 가능 여부와 상관없이, ROM 등의 저장 장치와 같은 휘발성 또는 비휘발성 저장 장치, 또는 예를 들어, RAM, 메모리 칩, 장치 또는 집적 회로와 같은 메모리, 또는 예를 들어 CD, DVD, 자기 디스크 또는 자기 테이프 등과 같은 광학 또는 자기적으로 기록 가능함과 동시에 기계(예를 들어, 컴퓨터)로 읽을 수 있는 저장 매체에 저장될 수 있다. 본 발명의 일 실시예에 따른 방법은 제어부 및 메모리를 포함하는 컴퓨터 또는 휴대 단말에 의해 구현될 수 있고, 상기 메모리는 본 발명의 실시 예들을 구현하는 지시들을 포함하는 프로그램 또는 프로그램들을 저장하기에 적합한 기계로 읽을 수 있는 저장 매체의 한 예임을 알 수 있을 것이다.
따라서, 본 발명은 본 명세서의 임의의 청구항에 기재된 장치 또는 방법을 구현하기 위한 코드를 포함하는 프로그램 및 이러한 프로그램을 저장하는 기계(컴퓨터 등)로 읽을 수 있는 저장 매체를 포함한다. 또한, 이러한 프로그램은 유선 또는 무선 연결을 통해 전달되는 통신 신호와 같은 임의의 매체를 통해 전자적으로 이송될 수 있고, 본 발명은 이와 균등한 것을 적절하게 포함한다
또한 본 발명의 일 실시예에 따른 장치는 유선 또는 무선으로 연결되는 프로그램 제공 장치로부터 상기 프로그램을 수신하여 저장할 수 있다. 상기 프로그램 제공 장치는 상기 프로그램 처리 장치가 기 설정된 컨텐츠 보호 방법을 수행하도록 하는 지시들을 포함하는 프로그램, 컨텐츠 보호 방법에 필요한 정보 등을 저장하기 위한 메모리와, 상기 그래픽 처리 장치와의 유선 또는 무선 통신을 수행하기 위한 통신부와, 상기 그래픽 처리 장치의 요청 또는 자동으로 해당 프로그램을 상기 송수신 장치로 전송하는 제어부를 포함할 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형할 수 있음은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 저밀도 패리티 검사(low density parity check: LDPC) 코드를 지원하는 통신 시스템에서 신호 수신 장치의 동작 방법에 있어서,
    로그 우도 비(log likelihood ratio: LLR) 값의 절대값이 제1 임계값 이상인 제1 변수 노드들을 비활성화시키는 과정;
    상기 비활성화된 제1 변수 노드들 이외의 제3 변수 노드들 중에서 LLR 값들의 절대값들이 제2 임계값 미만인 적어도 하나의 제2 변수 노드의 적어도 하나의 LLR 값을 "0" 값을 지시하는 제1 값으로 변환시키는 과정; 및
    상기 비활성화된 제1 변수 노드들 이외의 변수 노드들의 상기 LLR 값들을 기반으로 검사 노드들의 LLR 값들을 검출하는 과정을 포함하고,
    상기 적어도 하나의 제2 변수 노드의 상기 적어도 하나의 LLR 값이 상기 제1 값으로 변환될 경우, 적어도 하나의 검사 노드의 연산들이 생략되고,
    상기 제2 임계값은 상기 제3 변수 노드들 중 상대적으로 신뢰도가 작은 상기 적어도 하나의 제2 변수 노드의 상기 적어도 하나의 LLR 값을 위한 검사 노드 연산을 생략하기 위해 이용되는 신호 수신 장치의 동작 방법.
  2. 제1항에 있어서,
    전체 변수 노드들 중 상기 비활성화된 상기 제1 변수 노드들의 비율과 제3 임계값을 기반으로 상기 제1 임계값을 조정할지 여부를 결정하는 과정을 포함함을 특징으로 하는 신호 수신 장치의 동작 방법.
  3. 제2항에 있어서,
    상기 전체 변수 노드들 중 상기 비활성화된 상기 제1 변수 노드들의 비율과 상기 제3 임계값을 기반으로 상기 제1 임계값을 조정할지 여부를 결정하는 과정은:
    상기 전체 변수 노드들 중 상기 비활성화된 상기 제1 변수 노드들의 비율이 상기 제3 임계값 이상일 경우 상기 제1 임계값을 증가시키는 과정과;
    상기 전체 변수 노드들 중 상기 비활성화된 상기 제1 변수 노드들의 비율이 상기 제3 임계값 미만일 경우 상기 제1 임계값을 감소시키는 과정을 포함함을 특징으로 하는 신호 수신 장치의 동작 방법.
  4. 제3항에 있어서,
    상기 제1 임계값은 채널 품질을 기반으로 결정됨을 특징으로 하는 신호 수신 장치의 동작 방법.
  5. 제3항에 있어서,
    상기 제1 임계값은 잡음과 표준 편차를 기반으로 결정됨을 특징으로 하는 신호 수신 장치의 동작 방법.
  6. 제3항에 있어서,
    상기 전체 변수 노드들 중 상기 비활성화된 상기 제1 변수 노드들의 비율은 상기 전체 변수 노드들 중 샘플링된 변수 노드들을 고려하여 결정됨을 특징으로 하는 신호 수신 장치의 동작 방법.
  7. 제2항에 있어서,
    상기 전체 변수 노드들 중 상기 비활성화된 상기 제1 변수 노드들의 비율과 상기 제3 임계값을 기반으로 상기 제1 임계값을 조정할지 여부를 결정하는 과정은:
    상기 전체 변수 노드들 중 상기 비활성화된 상기 제1 변수 노드들의 비율이 상기 제3 임계값 이상일 경우 상기 제1 임계값을 미리 설정되어 있는 제2 값만큼 증가시키는 과정과;
    상기 전체 변수 노드들 중 상기 비활성화된 상기 제1 변수 노드들의 비율이 상기 제3 임계값 미만일 경우 상기 제1 임계값을 미리 설정되어 있는 상기 제2 값만큼 감소시키는 과정을 포함하며,
    상기 제1 임계값은 잡음과 표준 편차를 기반으로 결정되며,
    미리 설정되어 있는 상기 제2 값은 상기 잡음과 표준 편차를 기반으로 결정됨을 특징으로 하는 신호 수신 장치의 동작 방법.
  8. 제7항에 있어서,
    상기 제1 임계값은 채널 품질을 기반으로 결정됨을 특징으로 하는 신호 수신 장치의 동작 방법.
  9. 제7항에 있어서,
    상기 전체 변수 노드들 중 상기 비활성화된 상기 제1 변수 노드들의 비율은 상기 전체 변수 노드들 중 샘플링된 변수 노드들을 고려하여 결정됨을 특징으로 하는 신호 수신 장치의 동작 방법.
  10. 저밀도 패리티 검사(low density parity check: LDPC) 코드를 지원하는 통신 시스템에서 신호 수신 장치에 있어서,
    로그 우도 비(log likelihood ratio: LLR) 값의 절대값이 제1 임계값 이상인 제1 변수 노드들을 비활성화시키고, 상기 비활성화된 제1 변수 노드들 이외의 제3 변수 노드들 중에서 LLR 값들의 절대값들이 제2 임계값 미만인 적어도 하나의 제2 변수 노드의 적어도 하나의 LLR 값을 "0" 값을 지시하는 제1 값으로 변환시키고, 상기 비활성화된 제1 변수 노드들 이외의 변수 노드들의 상기 LLR 값들을 기반으로 검사 노드들의 LLR 값들을 검출하는 프로세서를 포함하고,
    상기 적어도 하나의 제2 변수 노드의 상기 적어도 하나의 LLR 값이 상기 제1 값으로 변환 될 경우, 적어도 하나의 검사 노드의 연산들이 생략되고,
    상기 제2 임계값은 상기 제3 변수 노드들 중 상대적으로 신뢰도가 작은 상기 적어도 하나의 제2 변수 노드의 상기 적어도 하나의 LLR 값들을 위한 검사 노드 연산을 생략하기 위해 이용되는 신호 수신 장치.
  11. 제10항에 있어서,
    상기 프로세서는 전체 변수 노드들 중 상기 비활성화된 상기 제1 변수 노드들의 비율과 제3 임계값을 기반으로 상기 제1 임계값을 조정할지 여부를 결정함을 특징으로 하는 신호 수신 장치.
  12. 제11항에 있어서,
    상기 프로세서는 상기 전체 변수 노드들 중 상기 비활성화된 상기 제1 변수 노드들의 비율이 상기 제3 임계값 이상일 경우 상기 제1 임계값을 증가시키고, 상기 전체 변수 노드들 중 상기 비활성화된 상기 제1 변수 노드들의 비율이 상기 제3 임계값 미만일 경우 상기 제1 임계값을 감소시킴을 특징으로 하는 신호 수신 장치.
  13. 제12항에 있어서,
    상기 제1 임계값은 채널 품질을 기반으로 결정됨을 특징으로 하는 신호 수신 장치.
  14. 제12항에 있어서,
    상기 제1 임계값은 잡음과 표준 편차를 기반으로 결정됨을 특징으로 하는 신호 수신 장치.
  15. 제12항에 있어서,
    상기 전체 변수 노드들 중 상기 비활성화된 상기 제1 변수 노드들의 비율은 상기 전체 변수 노드들 중 샘플링된 변수 노드들을 고려하여 결정됨을 특징으로 하는 신호 수신 장치.
  16. 제11항에 있어서,
    상기 프로세서는 상기 전체 변수 노드들 중 상기 비활성화된 상기 제1 변수 노드들의 비율이 상기 제3 임계값 이상일 경우 상기 제1 임계값을 미리 설정되어 있는 값만큼 증가시키고, 상기 전체 변수 노드들 중 상기 비활성화된 상기 제1 변수 노드들의 비율이 상기 제3 임계값 미만일 경우 상기 제1 임계값을 미리 설정되어 있는 제2 값만큼 감소시키며,
    상기 제1 임계값은 잡음과 표준 편차를 기반으로 결정되며,
    미리 설정되어 있는 상기 제2 값은 상기 잡음과 표준 편차를 기반으로 결정됨을 특징으로 하는 신호 수신 장치.
  17. 제16항에 있어서,
    상기 제1 임계값은 채널 품질을 기반으로 결정됨을 특징으로 하는 신호 수신 장치.

  18. 제16항에 있어서,
    상기 전체 변수 노드들 중 상기 비활성화된 상기 제1 변수 노드들의 비율은 상기 전체 변수 노드들 중 샘플링된 변수 노드들을 고려하여 결정됨을 특징으로 하는 신호 수신 장치.
  19. 삭제
  20. 삭제
KR1020160028890A 2016-03-10 2016-03-10 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법 KR102461276B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160028890A KR102461276B1 (ko) 2016-03-10 2016-03-10 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법
US15/456,315 US10305513B2 (en) 2016-03-10 2017-03-10 Apparatus and method for determining log likelihood values of nodes in communication system supporting low density parity check code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160028890A KR102461276B1 (ko) 2016-03-10 2016-03-10 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20170105792A KR20170105792A (ko) 2017-09-20
KR102461276B1 true KR102461276B1 (ko) 2022-10-31

Family

ID=59787169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160028890A KR102461276B1 (ko) 2016-03-10 2016-03-10 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법

Country Status (2)

Country Link
US (1) US10305513B2 (ko)
KR (1) KR102461276B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8638808B2 (en) * 2009-07-09 2014-01-28 Entropic Communications Inc. Method and apparatus for LDPC transmission over a channel bonded link
US8782482B2 (en) * 2009-07-14 2014-07-15 Intel Corporation Method and system to improve link budget of a wireless system
KR102568716B1 (ko) * 2016-08-02 2023-08-21 삼성전자주식회사 Ldpc 코드의 디코딩을 위한 장치 및 방법
WO2018058294A1 (en) * 2016-09-27 2018-04-05 Qualcomm Incorporated Harq techniques for polar codes
US10277252B2 (en) * 2017-01-09 2019-04-30 At&T Intellectual Property I, L.P. Encoding data with polar codes for control channels
KR102613326B1 (ko) * 2017-03-24 2023-12-14 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) 3gpp nr에 대한 crc 코드 길이의 적응
US11138068B2 (en) * 2018-07-12 2021-10-05 Micron Technology, Inc. Memory sub-system codeword quality metrics streaming
CN109361403A (zh) * 2018-08-06 2019-02-19 建荣半导体（深圳）有限公司 Ldpc译码方法、ldpc译码器及其存储设备
CN109450405B (zh) * 2018-10-31 2022-09-16 山东鲁软数字科技有限公司智慧能源分公司 一种应用于ad采集中的复合式软件滤波方法及系统
US11182242B2 (en) * 2019-06-21 2021-11-23 Intel Corporation Technologies for preserving error correction capability in compute-in-memory operations
US11309915B1 (en) * 2019-07-11 2022-04-19 Arrowhead Center, Inc. Efficient implementation of a threshold modified min-sum algorithm for low-density parity-check decoders
US11637654B2 (en) * 2019-08-21 2023-04-25 Snap Inc. OFDM packing and LDPC framing for constellation shaping in NG WLANs
US20210152282A1 (en) * 2019-11-15 2021-05-20 Nvidia Corporation Scheduling method for ldpc decoding
US11588578B2 (en) * 2019-12-13 2023-02-21 Samsung Electronics Co., Ltd. System and method for encoding data using punctured low-density parity-check codes
US11777527B1 (en) * 2020-06-25 2023-10-03 Mahesh Rameshbhai Patel Dynamic permutation based coding for generating permuted bits and parity equations thereof
KR20230019636A (ko) * 2021-08-02 2023-02-09 삼성전자주식회사 통신 및 방송 시스템에서 데이터 복호화 방법 및 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080195898A1 (en) * 2007-02-13 2008-08-14 Commissariat A L'energie Atomique Message- passing and forced convergence decoding method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7441178B2 (en) * 2005-02-24 2008-10-21 Keyeye Communications Low complexity decoding of low density parity check codes
KR101599336B1 (ko) * 2014-04-22 2016-03-04 아주대학교 산학협력단 저밀도 패리티 검사 코드의 복호화 방법 및 그 장치
JP6464777B2 (ja) * 2015-01-30 2019-02-06 富士通株式会社 情報処理装置及びプログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080195898A1 (en) * 2007-02-13 2008-08-14 Commissariat A L'energie Atomique Message- passing and forced convergence decoding method

Also Published As

Publication number Publication date
US10305513B2 (en) 2019-05-28
US20170264316A1 (en) 2017-09-14
KR20170105792A (ko) 2017-09-20

Similar Documents

Publication Publication Date Title
KR102461276B1 (ko) 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법
KR102504550B1 (ko) 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법
US10454618B2 (en) Apparatus and method for transmitting and receiving signal in communication system supporting rate compatible low density parity check code
US10079627B1 (en) Joint power allocation, precoding, and decoding method and base station thereof
EP3245745B1 (en) System and method for a message passing algorithm
US10154505B2 (en) Method and apparatus for receiving data in communication system supporting multiple input multiple output scheme
US10516448B2 (en) Beam operation device and method in communication system supporting hybrid multiple-input multiple-output mode
US10511327B2 (en) Apparatus and method for decoding LDPC code
US20130117623A1 (en) Method, Apparatus And Computer Program Product Providing Soft Interative Recursive Least Squares (RLS) Channel Estimator
US10194465B2 (en) Apparatus and method for performing user terminal selection operation and beam forming operation in wireless communication system supporting MIMO technology
US10182356B2 (en) Method and apparatus for selecting beam in wireless communication system supporting beamforming scheme
US9819364B2 (en) Apparatus and method for transmitting/receiving signal in communication system supporting bit-interleaved coded modulation with iterative decoding scheme
US11171667B2 (en) Apparatus and method for decoding of low-density parity check codes in wireless communication system
KR102267723B1 (ko) 이동 통신 시스템에서 유효 잡음을 기반으로 채널 복호 동작을 수행하는 장치 및 방법
US20220337341A1 (en) Receiver apparatus, and method for producing parameters for demodulation
US10439742B2 (en) Device and method for performing channel decoding operation in communication system
KR102594859B1 (ko) 무선 통신 시스템에서 신호를 송/수신하는 장치 및 방법
US9854521B2 (en) Apparatus and method for cancelling interference in communication system supporting multi-user multiple-input multiple-output scheme
WO2019200971A1 (zh) 一种极化Polar码的译码方法及通信设备
US11431440B2 (en) Iterative detection and decoding circuit, iterative detection and decoding method and MIMO receiver
JP7307624B2 (ja) 受信装置及びプログラム
US20160036609A1 (en) Method and apparatus for transmitting/receiving data in wireless communication system supporting non-binary channel code
US11689218B2 (en) Decoding method and apparatus based on polar code in communication system
WO2023125424A1 (zh) 解码方法、设备及可读存储介质
CN111726198A (zh) 迭代式检测与解码电路及其方法、多输入多输出接收机

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant