CN114204943A - 编码方法和装置 - Google Patents

Abstract

本申请实施例提供一种编码方法和装置，包括：获取长度为N的待编码序列，待编码序列是在第一位置序列中的信息比特位置放置信息比特、在冻结比特位置放置冻结比特以及在多个成形比特位置放置第一预设比特后得到的；经极化编码后多个成形比特位置对应的比特属于多个不同的内码子码，经极化编码后对应的比特属于同一个内码字码的成形比特位置属于同一组成形比特位置；对待编码序列进行外码编码，得到长度为N的第一外码序列；根据第一外码序列，并行获取多组成形比特位置对应的多个第一外码码字比特；基于第一外码序列和多个第一外码码字比特，获取目标外码序列；对目标外码序列进行内码编码，得到并输出已编码序列。本申请实施例可以降低PAS的编码时延。

Description

编码方法和装置

技术领域

本申请涉及通信技术领域，尤其涉及一种编码方法和装置。

背景技术

在通信技术领域，通信设备(例如终端设备、基站等)可以通过极化码(Polar码)的方式进行信道编码和译码。

在高吞吐编译码的场景下，采用高阶调制有助于进一步提升系统吞吐。目前概率幅度成形(Probability amplitude shaping:PAS)是一种常用的可实现高阶调制的方法，但是PAS的编码过程存在较大的时延。

发明内容

本申请实施例提供一种编码方法和装置，可以降低PAS的编码时延。

第一方面，本申请实施例提供一种编码方法，包括：获取长度为N的待编码序列，所述待编码序列是在第一位置序列中的信息比特位置放置信息比特、在冻结比特位置放置冻结比特以及在多个成形比特位置放置第一预设比特后得到的；其中，经极化编码后所述多个成形比特位置对应的比特属于多个不同的内码子码，经极化编码后对应的比特属于同一个内码字码的成形比特位置属于同一组成形比特位置；对所述待编码序列进行外码编码，得到长度为N的第一外码序列；根据所述第一外码序列，并行获取多组成形比特位置对应的多个第一外码码字比特，所述多个第一外码码字比特与经外码编码后所述多个成形比特位置对应的比特相同；基于第一外码序列和多个第一外码码字比特，获取目标外码序列，所述目标外码序列与经外码编码后得到的序列相同；对所述目标外码序列进行内码编码，得到并输出已编码序列。

其中，长度为N的待编码序列可以是执行本方案的编码方法的发送设备生成的，还可以是执行本方案的编码方法的发送设备从其他设备接收的。可以理解的是，N为待编码序列的码长，第一预设比特可为0。本实施例的待编码序列中的信息比特可以是本实施例的发送设备生成的，还可以是本实施例的发送设备从其它设备接收的。

本方案中，由于多个成形比特位置形成至少两个成形比特位置组，至少两个成形比特位置组与至少两个不同的内码子码一一对应，由于至少两个内码子码可以各自并行且独立的由对应的外码码字比特组经内码编码得到，反之，至少两个外码码字比特组也可以并行且独立的经极化码译码得到，因此，本实施例的方法可采用极化译码，并行获取至少两个成形比特位置组对应的至少两个外码码字比特组，至少两个外码码字比特组包括多个第一外码码字比特。也就是说，本方案的方法可采用极化译码，并行获取至少两个成形比特位置组对应的多个第一外码码字比特，以及基于多个第一外码码字比特得到经外码编码后的外码序列，再对外码序列进行内码编码得到并输出已编码序列；而不是采用串行译码的方法先确定实际成形比特，得到目标待编码序列后，再对目标待编码序列进行极化编码以得到并输出已编码序列，因此，可以大大降低PAS编码的时延。

在一种可能的实施方式中，所述第一外码序列包括经外码编码后信息比特位置对应的第二外码码字比特，以及经外码编码后第一冻结比特的位置对应的第三外码码字比特，所述第三外码码字比特的生成与所述多个成形比特位置处的比特无关；获取多组成形比特位置中任一第一成形比特位置组对应的第一外码码字比特，包括：基于所述第二外码码字比特和/或所述第三外码码字比特中的外码码字比特，采用极化译码获取所述第一成形比特位置组对应的第一外码码字比特，所述第一成形比特位置组对应的第一外码码字比特与经外码编码后第一成形比特位置对应的比特相同；其中，经极化编码后所述第一成形比特位置组对应的比特和目标位置对应的比特属于同一个内码子码，经外码编码后所述目标位置对应的比特为所述目标外码码字比特。

本方案给出了“根据所述第一外码序列，并行获取多组成形比特位置对应的多个第一外码码字比特”的具体实现，本方案可以并行得到多组成形比特位置对应的多个第一外码码字比特。

在一种可能的实施方式中，在基于所述目标外码码字比特，采用极化译码，获取所述第一目标外码码字比特之前，还包括：根据所述N、调制阶数以及信噪比确定第一长度

所述第一位置序列包括log₂m个第一子位置序列，所述第一子位置序列包括

段，每段包括M₂个位置，M₁×M₂＝N，m为调制阶数，M₁和M₂均为正整数；确定所述第一长度的极化码；基于所述目标外码码字比特，采用极化译码获取所述第一成形比特位置组对应的第一外码码字比特，包括：基于所述目标外码码字比特，对第一长度的极化码进行一阶译码，得到所述第一成形比特位置组对应的第一外码码字比特。

其中，第一长度的极化码包括的各元素可均为1。

本方案给出了极化译码得到多组成形比特位置中任意一个第一成形比特位置组对应的第一外码码字比特的具体实现，该具体实现简单易实现。

在一种可能的实施方式中，所述基于第一外码序列和多个第一外码码字比特，获取目标外码序列，包括：获取长度为N的第二外码序列，所述第二外码序列中与所述多个成形比特位置对应的比特为所述多个第一外码码字比特，所述第二外码序列中除了所述多个第一外码码字比特以外的比特为第二预设比特；对所述第二外码序列进行系统编码，得到长度为N的第三外码序列，所述第三外码序列中与所述多个成形比特位置对应的比特为所述多个第一外码码字比特，所述第三外码序列中与第二冻结比特的位置对应的比特为第四外码码字比特，所述第三外码序列中的其它比特为所述第二预设比特，所述第四外码码字比特与经外码编码后第二冻结比特的位置对应的比特相同，所述第二冻结比特为所述待编码序列中除了所述第一冻结比特以外的冻结比特；根据所述第一外码序列和所述第三外码序列，得到所述目标外码序列。本方案给出了获取目标外码序列的具体实现。

在一种可能的实施方式中，在获取长度为N的待编码序列之前，还包括：根据所述N、所述待编码序列中的信息比特的数目以及调制阶数，确定成形比特的第一数目；根据所述第一数目、所述N和所述信息比特的数目，确定所述第一位置序列中的所述信息比特位置、所述冻结成形比特位置和所述第一数目的成形比特位置。

其中，在一种可能的实施方式中，所述根据所述第一数目、所述N和所述信息比特的数目，确定所述第一位置序列中的所述信息比特位置、所述冻结成形比特位置和所述第一数目的成形比特位置，包括：根据所述第一数目、所述N以及所述信息比特的数目，确定第二位置序列，所述第二位置序列中包括K+S个信息比特位置，N-(K+S)个冻结比特位置；K为所述信息比特的数目，S为所述第一数目；根据所述N和所述待编码序列中信息比特的数目，从所述第二位置序列中的所述K+S个信息比特位置中确定S个成形比特位置，得到所述第一位置序列。

其中，在一种可能的实施方式中，所述根据所述第一数目、所述N以及信息比特的数目，确定第二位置序列，包括：根据所述第一数目、所述N以及所述信息比特的数目，获取长度为N的第三位置序列，所述第三位置序列中包括K^*个信息比特位置，

若K^*大于K+S，则将K^*个信息比特位置中的K^*-(K+S)个信息比特位置更新为冻结比特位置，得到所述第二位置序列。

其中，在一种可能的实施方式中，在一种可能的实施方式中，所述第二位置序列包括log₂m个第二子位置序列，所述第二子位置序列包括

段，每段包括M₂个位置，m为所述调制阶数，M₁×M₂＝N，M₁和M₂均为正整数；根据所述N和所述待编码序列中信息比特的数目，从所述第二位置序列中的K+S个信息比特位置中确定S个成形比特位置，得到所述第一位置序列，包括：对于log₂m个第二子位置序列中的第i个子位置序列，确定长度为

的位置序列中可靠度位于前L_i的L_i个信息比特位置，将第i个第二子位置序列中L_i个目标段所包括S_i个信息比特位置为更新为S_i个成形比特位置，得到所述第一位置序列，所述L_i个信息比特位置指示所述L_i个目标段，所述L_i为整数，i＝1,……,log₂m，

其中，所述L_i是根据log₂m个预估成形比特数目中的第i个预估成形比特数目、所述N、所述信息比特的数目得到的，所述log₂m个预估成形比特数目是根据所述N、所述待编码序列中的信息比特的数目以及所述调制阶数得到的，所述log₂m个预估成形比特数目用于确定所述第一数目。

上述方案给出了确定第一位置序列中的所述信息比特位置、所述冻结成形比特位置和所述第一数目的成形比特位置的具体实现，该具体实现确定的第一位置序列中的成形比特位置可以减少PAS编码的时延。具体原因可参照第一方面中的阐述。

在一种可能的实施方式中，所述根据所述N、信息比特的数目以及调制阶数，确定成形比特的第一数目，包括：根据所述N、所述待编码序列中的信息比特的数目以及所述调制阶数，获取log₂m个预估成形比特数目，m为所述调制阶数；根据log₂m个预估成形比特数目、所述N和所述信息比特的数目，确定成形比特的第一数目。

其中，在一种可能的实施方式中，获取log₂m个预估成形比特数目中的第i个预估成形比特数目，包括：根据所述N、所述信息比特的数目以及所述调制阶数，确定成形目标概率，所述成形目标概率中的第i个分量指示各调制符号中第i个比特为0的概率；根据所述调制符号中第i个比特为0的概率、所述N和所述调制阶数，确定所述第i个预估成形比特数目。

其中，成形目标概率可以是根据公式计算得到的，还可以是根据对应关系查找得到的。比如，所述根据所述N、所述信息的比特数目以及所述调制阶数，确定成形目标概率，包括：根据所述N、第一位置序列中信息比特的数目、调制阶数以及对应关系，确定所述成形目标概率，所述对应关系包括多个组合各自对应的预设成形目标概率；其中，每个组合对应一个预设码长、一个预设信息比特数目以及一个预设调制阶数，或者，每个组合对应一个预设码率、预设信息比特数目以及一个预设调制阶数。若成形目标概率是对应关系查找得到的，则可提高获取成形目标概率的效率。

其中，在一种可能的实施方式中，所述根据log₂m个预估成形比特数目、所述N和所述待编码序列中信息比特的数目，确定成形比特的第一数目，包括：根据log₂m个预估成形比特数目、所述N以及所述信息比特的数目，确定log₂m个成形比特段数，第i个成形比特段数L_i是根据log₂m个预估成形比特数目中的第i个预估成形比特数目、所述N以及所述信息比特的数目得到的，所述第i个成形比特段数L_i为第i个第一子位置序列中包括成形比特的段数，所述第一位置序列包括

段，每段包括M₂个位置，i＝1,……,log₂m；根据所述log₂m个成形比特段数和所述信息比特的数目，确定成形比特的第一数目。

第二方面，本申请实施例提供一种编码装置，包括：获取模块，用于获取长度为N的待编码序列，所述待编码序列是在第一位置序列中的信息比特位置放置信息比特、在冻结比特位置放置冻结比特以及在多个成形比特位置放置第一预设比特后得到的；其中，经极化编码后所述多个成形比特位置对应的比特属于多个不同的内码子码，经极化编码后对应的比特属于同一个内码字码的成形比特位置属于同一组成形比特位置；编码模块，用于对所述待编码序列进行外码编码，得到长度为N的第一外码序列；所述编码模块，还用于根据所述第一外码序列，并行获取多组成形比特位置对应的多个第一外码码字比特，所述多个第一外码码字比特与经外码编码后所述多个成形比特位置对应的比特相同；所述编码模块，还用于基于第一外码序列和多个第一外码码字比特，获取目标外码序列，所述目标外码序列与经外码编码后得到的序列相同；所述编码模块，还用于对所述目标外码序列进行内码编码，得到并输出已编码序列。

在一种可能的实施方式中，所述第一外码序列包括经外码编码后信息比特位置对应的第二外码码字比特，以及经外码编码后第一冻结比特的位置对应的第三外码码字比特，所述第三外码码字比特的生成与所述多个成形比特位置处的比特无关；所述编码模块，具体用于：基于所述第二外码码字比特和/或所述第三外码码字比特中的外码码字比特，采用极化译码获取所述第一成形比特位置组对应的第一外码码字比特，所述第一成形比特位置组对应的第一外码码字比特与经外码编码后第一成形比特位置对应的比特相同；其中，经极化编码后所述第一成形比特位置组对应的比特和目标位置对应的比特属于同一个内码子码，经外码编码后所述目标位置对应的比特为所述目标外码码字比特。

在一种可能的实施方式中，在所述编码模块基于所述目标外码码字比特，采用极化译码，获取所述第一目标外码码字比特之前，所述编码模块，还用于：根据所述N、调制阶数以及信噪比确定第一长度

所述第一位置序列包括log₂m个第一子位置序列，所述第一子位置序列包括

段，每段包括M₂个位置，M₁×M₂＝N，m为调制阶数，M₁和M₂均为正整数；确定所述第一长度的极化码；基于所述目标外码码字比特，采用极化译码获取所述第一成形比特位置组对应的第一外码码字比特，包括：基于所述目标外码码字比特，对第一长度的极化码进行一阶译码，得到所述第一成形比特位置组对应的第一外码码字比特。

在一种可能的实施方式中，所述编码模块具体用于：获取长度为N的第二外码序列，所述第二外码序列中与所述多个成形比特位置对应的比特为所述多个第一外码码字比特，所述第二外码序列中除了所述多个第一外码码字比特以外的比特为第二预设比特；对所述第二外码序列进行系统编码，得到长度为N的第三外码序列，所述第三外码序列中与所述多个成形比特位置对应的比特为所述多个第一外码码字比特，所述第三外码序列中与第二冻结比特的位置对应的比特为第四外码码字比特，所述第三外码序列中的其它比特为所述第二预设比特，所述第四外码码字比特与经外码编码后第二冻结比特的位置对应的比特相同，所述第二冻结比特为所述待编码序列中除了所述第一冻结比特以外的冻结比特；根据所述第一外码序列和所述第三外码序列，得到所述目标外码序列。

在一种可能的实施方式中，在所述获取模块获取长度为N的待编码序列之前，所述获取模块，还用于：根据所述N、所述待编码序列中的信息比特的数目以及调制阶数，确定成形比特的第一数目；根据所述第一数目、所述N和所述信息比特的数目，确定所述第一位置序列中的所述信息比特位置、所述冻结成形比特位置和所述第一数目的成形比特位置。

在一种可能的实施方式中，所述获取模块，具体用于：根据所述第一数目、所述N以及所述信息比特的数目，确定第二位置序列，所述第二位置序列中包括K+S个信息比特位置，N-(K+S)个冻结比特位置；K为所述信息比特的数目，S为所述第一数目；根据所述N和所述待编码序列中信息比特的数目，从所述第二位置序列中的所述K+S个信息比特位置中确定S个成形比特位置，得到所述第一位置序列。

在一种可能的实施方式中，所述获取模块，具体用于：根据所述第一数目、所述N以及所述信息比特的数目，获取长度为N的第三位置序列，所述第三位置序列中包括K^*个信息比特位置，

若K^*大于K+S，则将K^*个信息比特位置中的K^*-(K+S)个信息比特位置更新为冻结比特位置，得到所述第二位置序列。

在一种可能的实施方式中，所述第二位置序列包括log₂m个第二子位置序列，所述第二子位置序列包括

段，每段包括M₂个位置，m为所述调制阶数，M₁×M₂＝N，M₁和M₂均为正整数；根据所述N和所述待编码序列中信息比特的数目，从所述第二位置序列中的K+S个信息比特位置中确定S个成形比特位置，得到所述第一位置序列，包括：对于log₂m个第二子位置序列中的第i个子位置序列，确定长度为

的位置序列中可靠度位于前L_i的L_i个信息比特位置，将第i个第二子位置序列中L_i个目标段所包括S_i个信息比特位置为更新为S_i个成形比特位置，得到所述第一位置序列，所述L_i个信息比特位置指示所述L_i个目标段，所述L_i为整数，i＝1,……,log₂m，

其中，所述L_i是根据log₂m个预估成形比特数目中的第i个预估成形比特数目、所述N、所述信息比特的数目得到的，所述log₂m个预估成形比特数目是根据所述N、所述待编码序列中的信息比特的数目以及所述调制阶数得到的，所述log₂m个预估成形比特数目用于确定所述第一数目。

在一种可能的实施方式中，所述获取模块，具体用于：根据所述N、所述待编码序列中的信息比特的数目以及所述调制阶数，获取log₂m个预估成形比特数目，m为所述调制阶数；根据log₂m个预估成形比特数目、所述N和所述信息比特的数目，确定成形比特的第一数目。

在一种可能的实施方式中，所述获取模块，具体用于：根据所述N、所述信息比特的数目以及所述调制阶数，确定成形目标概率，所述成形目标概率中的第i个分量指示各调制符号中第i个比特为0的概率；根据所述调制符号中第i个比特为0的概率、所述N和所述调制阶数，确定所述第i个预估成形比特数目。

在一种可能的实施方式中，所述获取模块，具体用于：根据所述N、第一位置序列中信息比特的数目、调制阶数以及对应关系，确定所述成形目标概率，所述对应关系包括多个组合各自对应的预设成形目标概率；其中，每个组合对应一个预设码长、一个预设信息比特数目以及一个预设调制阶数，或者，每个组合对应一个预设码率、预设信息比特数目以及一个预设调制阶数。

在一种可能的实施方式中，所述获取模块，具体用于：根据log₂m个预估成形比特数目、所述N以及所述信息比特的数目，确定log₂m个成形比特段数，第i个成形比特段数L_i是根据log₂m个预估成形比特数目中的第i个预估成形比特数目、所述N以及所述信息比特的数目得到的，所述第i个成形比特段数L_i为第i个第一子位置序列中包括成形比特的段数，所述第一位置序列包括

段，每段包括M₂个位置，i＝1,……,log₂m；根据所述log₂m个成形比特段数和所述信息比特的数目，确定成形比特的第一数目。

第三方面，本申请实施例提供一种编码装置，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行第一方面或第一方面任一可能的实施方式中所述的编码方法。

第四方面，本申请实施例提供一种编码装置，包括输入接口、逻辑电路和输出接口，所述输入接口用于，获取信息比特；所述逻辑电路用于，根据所述信息比特，执行第一方面或第一方面任一可能的实施方式中所述的编码方法，得到已编码序列；所述输出接口用于，输出所述已编码序列。

第五方面，本申请实施例提供一种存储介质，其特征在于，所述存储介质包括计算机程序，所述计算机程序用于实现第一方面或第一方面任一可能的实施方式中所述的编码方法。

附图说明

图1为本申请实施例提供的一种极化码蝶形网络；

图2为本申请实施例提供的另一种极化码蝶形网络；

图3为本申请实施例提供的极化码蝶形网络中成形比特所在位置的示意图；

图4为本申请实施例提供的的通信系统的架构图；

图5为本申请实施例提供的编码方法的流程图一；

图6为本申请实施例提供的编码过程示意图；

图7本申请实施例提供的编码方法的流程图二；

图8为本申请实施例提供的位置序列示意图；

图9为本申请实施例提供的一种编码装置的结构示意图；

图10为本申请实施例提供的编码装置的硬件结构示意图；

图11为本申请实施例提供的又一种编码装置的结构示意图。

具体实施方式

本申请实施例可以应用于各种采用Polar编码的领域，例如：数据存储领域、光网络通信领域，无线通信领域等等。其中，本申请实施例提及的无线通信系统包括但不限于：窄带物联网系统(narrow band-internet of things，简称NB-IoT)、WiMAX、长期演进系统(long term evolution，简称LTE)以及5G移动通信系统新空口(new radio，简称NR)的三大应用场景增强型移动宽带(enhanced mobile broad band，简称eMBB)、超高可靠与低延迟的通信(ultra reliable low latency communication，简称URLLC)以及大规模机器通信(massive machine-type communications，简称mMTC)，还可以应用在车联网(vehicle toeverything，V2X)通信系统、卫星通信系统。当然，采用Polar编码的领域还可以为其它，本申请对此不作具体限定。

下面，对本申请实施例所涉及的概念进行介绍。

1、终端设备：包括但不限于移动台(mobile station，MS)、移动终端(mobileterminal，MT)、移动电话(mobile telephone，MT)、手机(handset)及便携设备(portableequipment)等，该终端设备可以经无线接入网(radio access network，RAN)与一个或多个核心网进行通信。例如，终端设备可以是移动电话(或称为“蜂窝”电话)、具有无线通信功能的计算机等，终端设备还可以是便携式、袖珍式、手持式、计算机内置的或者车载的移动装置或设备或者可穿戴设备或者物联网(Internet of Things，缩写IoT)中具有终端功能的设备。

2、网络设备：可以是LTE系统中的演进型基站(evolutional node B，简称eNB或eNodeB)，或者，网络设备可以是5G通信系统中的gNB或者传输和接收点(transmissionreception point，简称TRP)、微基站等，或者网络设备可以为中继站、接入点、车载设备、可穿戴设备以及未来演进的公共陆地移动网络(public land mobile network，简称PLMN)中的网络设备，或者在其他多种技术融合的网络中，或者在其他各种演进网络中的基站等。

3、极化编码：极化编码还可以称为polar编码，可以通过如下两种方式描述极化编码：

一种方式：可以通过生成矩阵表示编码过程，即

为极化编码前的序列，

为极化编码后的序列。

为一个行向量，

N为码长，N为大于或等于1的整数。u_i为编码前的比特，j为1至N之间的整数。

中包括信息比特和冻结比特，还可以包括成形比特，即，u_j可以为信息比特或者冻结比特或者成形比特。信息比特为用于携带信息的比特，信息比特可以包括循环冗余校验(Cyclic Redundancy Check，CRC)比特和/或奇偶校验(ParityCheck，PC)比特。冻结比特为填充比特，冻结比特通常可以为0。成形比特为是用于实现星座概率成形的比特，通常其为0或1。

G_N为生成矩阵，G_N为N×N的矩阵，

其中，B_N为一个N×N的转置矩阵，例如，B_N可以为比特转置(bit reversal)矩阵。

为log₂N个矩阵F₂的克罗内克(kronecker)乘积。上述所涉及的加法和乘法均为二进制伽罗华域(galoisfield)上的操作。还可以将G_N称为生成矩阵核。

第一种具体的实现中，G_N＝G_iG₀，

此时可写成：

第二种具体的实现中：G_N＝G₀G_i，则

此时可写成

其中，得到

的过程称为外码编码过程，基于

得到

的过程称为内码编码过程，极化编码包括外码编码过程和内码编码过程，

为极化编码前的序列

经外码编码后得到的外码序列。其中，极化编码后的序列

包括至少两个内码子码。外码序列

可被划分为至少两个外码码字比特组，每个外码码字比特组经内码编码后得到一个内码子码，即至少两个外码码字比特组与至少两个内码子码一一对应。也就是说，至少两个内码子码可以各自独立的由对应的外码码字比特组经内码编码得到。

另一种方式：可以通过极化码蝶形网络表示编码过程。

极化编码可以看作一个从左到右的n阶运算过程，

N为码长。前n/2阶对应外码编码过程，后n/2阶对应内码编码过程。极化编码前的比特经外码编码后得到极化码蝶形网络中第n/2列的比特，该第n/2列的每个比特可以称为外码码字比特，外码码字比特组成外码序列；外码码字比特经内码编码后得到极化码蝶形网络中第n列的比特，第n列的比特组成极化编码后的序列。

下面结合图1，对基于极化码蝶形网络进行极化编码的过程进行示例说明。

图1为本申请实施例提供的一种极化码蝶形网络。参见图1，该极化码蝶形网络对应的编码码长N为16，n＝4，阶段1和阶段2对应外码编码过程，阶段3和阶段4对应内码编码过程。图1中的每个圆点表示一个比特，极化码蝶形网络第0列的圆点表示的比特：u₁,u₂,…,u₁₆为极化编码前的比特，极化码蝶形网络第4列的圆点表示的比特x₁,x₂,…,x₁₆为极化编码后的比特。

其中，图1中的虚线框101中的比特为编码前的比特，虚线框102中的比特为极化码蝶形网络中第2列的比特，虚线框103中的比特为极化码蝶形网络中第4列的比特。虚线框101中的比特经外码编码后得到虚线框102中的比特，虚线框102中的每个比特可以称为外码码字比特，虚线框102中的比特组成外码序列。外码序列经内码编码后得到极化编码后的序列，极化编码后的序列包括的各比特如虚线框103中的比特所示，虚线框103中的比特也可称为内码码字比特。极化编码后的序列包括4个内码子码，图1中的x_j＝x(a,b)表示x_j为极化编码后的序列包括的第a个内码子码中的第b个比特。即极化编码后的序列包括第一内码子码[x₁,x₅,x₉,x₁₃]、第二内码子码[x₂,x₆,x₁₀,x₁₄]、第三内码子码[x₃,x₇,x₁₀,x₁₅]、第四内码子码[x₄,x₈,x₁₁,x₁₆]。其中，第一内码子码由外码序列包括的第一外码码字比特组[y₁,y₅,y₉,y₁₃]经内码编码后得到，第二内码子码由外码序列包括的第二外码码字比特组[y₂,y₆,y₁₀,y₁₄]经内码编码后得到，第三内码子码由外码序列包括的第三外码码字比特组[y₃,y₇,y₁₁,y₁₅]经内码编码后得到，第四内码子码由外码序列包括的第四外码码字比特组[y₄,y₈,y₁₂,y₁₆]经内码编码后得到。从图1中可知，4个内码子码各自独立的由对应的外码码字比特组经内码编码得到。

图1所示的极化码蝶形网络对应的极化编码过程：

图2为本申请实施例提供的另一种极化码蝶形网络。图2与图1不同在于，比特x₁,x₂,x₃,x₄属于同一个内码子码，比特x₅,x₆,x₇,x₈属于同一个内码子码，比特x₉,x₁₀,x₁₁,x₁₂属于同一个内码子码，比特x₁₃,x₁₄,x₁₅,x₁₆属于同一个内码子码。

图2所示的极化码蝶形网络对应的极化编码过程：

可以理解的是，经图1所示的极化码蝶形网络得到的编码结果和经图2所示的极化码蝶形网络得到的编码结果相同。

4、用于指示信息比特位置、成形比特位置和冻结比特位置的序列可称为位置序列，也称为指示向量。若位置序列中的第a个位置为A比特位置，则外码序列中的第a个比特可以称为经外码编码后A比特位置对应的比特，或外码序列中与A比特位置对应的比特，或与A比特位置对应的外码码字比特，极化编码后的序列中的第a个比特为经极化编码后A比特位置对应的比特，或极化编码后的序列中与A比特位置对应的比特，或与A比特位置对应的内码字比特，A比特位置为信息比特位置或成形比特位置或冻结比特位置。

比如位置序列为[0,0,1,1,0,2,1,1,]，位置序列中元素“0”所在的位置为冻结比特位置，即第1、2、5个位置为冻结比特位置，元素“1”所在的位置为信息比特位置，即第3、4、7、8个位置为信息比特位置，元素“2”所在的位置为成形比特位置，即第6个位置为成形比特位置。那么外码序列中的第1、2、5个比特为经外码编码后冻结比特位置对应的比特、外码序列中的第3、4、7、8个比特为经外码编码后信息比特位置对应的比特、外码序列中的第6个比特为经外码编码后成形比特位置对应的比特；极化编码后的序列中的第1、2、5个比特为经极化编码后冻结比特位置对应的比特、极化编码后的序列中的第3、4、7、8个比特为经极化编码后信息比特位置对应的比特、极化编码后的序列中的第6个比特为经极化编码后成形比特位置对应的比特。

继续参见图1，若u₂位于信息比特位置1，则y₂为经外码编码后信息比特位置1对应的比特或者说信息比特位置1对应的外码码字比特，x₂为经极化编码后信息比特位置1对应的比特。

5、星座概率成形，星座概率成形是将等距星座图中的信号点非均匀分布，降低能量大的信号的出现概率，增大能量小的信号的出现概率。其中，调制符号与信号点一一对应。也就是说，编码前的序列

中成形比特的存在，可以使得极化编码后得到的已编码序列经调制后的调制符号不再均匀分布，能量大的调制符号的出现概率降低，能量小的调制符号的出现概率增大。

为了更好的理解本申请，下面对目前存在的问题进行说明。

在高吞吐编译码的场景下，采用高阶调制有助于进一步提升系统吞吐。目前概率幅度成形(probability amplitude shaping，PAS)是一种常用的可实现高阶调制的方法，但是PAS的编码过程存在较大的时延。主要原因如下：

在PAS的编码过程中，首先需要确定信息比特位置、成形比特位置和冻结比特位置，在信息比特位置放置信息比特，在冻结比特位置放置冻结比特，成形比特位置处放置成形比特，得到待编码序列，但是成形比特需要极化译码得到。比如如图3所示，黑色框框起来的比特为成形比特，在译码得到成形比特时，根据极化码蝶形网络的结构可知，需通过串行译码才能得到成形比特，因此，造成了PAS的编码过程存在较大的时延。

为了解决PAS的编码过程存在较大的时延这一问题，提出了本申请的编码方法。

本申请实施例所适用的通信系统的架构图可如图4所示，图4为本申请提供的通信系统的架构图。请参见图4，包括发送设备401和接收设备402。

可选的，当发送设备401为终端设备时，则接收设备402为网络设备。当发送设备401为网络设备时，则接收设备402为终端设备。

请参见图4，发送设备401包括编码器，从而发送设备401可以进行polar编码并输出已编码序列。已编码序列经过调制后在信道上传输至接收设备402。接收设备402包括译码器，接收设备402可以接收发送设备401发送的信号，对接收到的信号进行译码。

需要说明的是，图4只是以示例的形式示意一种通信系统的架构图，并非对通信系统的架构图的限定。

下面采用具体的实施例对本申请的编码方法进行说明。

图5为本申请实施例提供的编码方法的流程图一，本实施的方法应用于发送设备，参见图5，本实施例的方法包括：

步骤S501、获取长度为N的待编码序列，待编码序列是在第一位置序列中的信息比特位置放置信息比特、在冻结比特位置放置冻结比特以及在多个成形比特位置放置第一预设比特后得到的；其中，经极化编码后多个成形比特位置对应的比特属于多个不同的内码子码，经极化编码后对应的比特属于同一个内码字码的成形比特位置属于同一组成形比特位置。

也就是说，多个成形比特位置形成至少两个成形比特位置组。

其中，长度为N的待编码序列可以是本实施例的发送设备生成的，还可以是本实施例的发送设备从其他设备接收的。可以理解的是，N为待编码序列的码长。本实施例中的第一预设比特可为0。

若长度为N的待编码序列是发送设备生成的，则在步骤S501之前，还包括：步骤S500、确定长度为N的第一位置序列中的信息比特位置、冻结比特位置和多个成形比特位置。相应地，获取长度为N的待编码序列包括：在第一位置序列中的信息比特位置放置信息比特、在冻结比特位置放置冻结比特以及在多个成形比特位置放置第一预设比特，得到长度为N的待编码序列；其中，经极化编码后多个成形比特位置对应的比特属于至少两个不同的内码子码，多个成形比特位置形成至少两个成形比特位置组，经极化编码后同一成形比特位置组中的成形比特位置对应的比特属于同一个内码子码；N为正整数。也就是说，至少两个成形比特位置组与所述至少两个内码子码一一对应。

若长度为N的待编码序列是从其它设备接收的，则其它设备可以执行如下步骤：确定长度为N的第一位置序列中的信息比特位置、冻结比特位置和多个成形比特位置，在第一位置序列中的信息比特位置放置信息比特、在冻结比特位置放置冻结比特以及在多个成形比特位置放置第一预设比特，得到长度为N的待编码序列，以及将长度为N的待编码序列发送至本实施例中的发送设备。

其中，本实施例的待编码序列中的信息比特可以是本实施例的发送设备生成的，还可以是本实施例的发送设备从其它设备接收的。

步骤S502、对该待编码序列进行外码编码，得到长度为N的第一外码序列。

若记该待编码序列为U，第一外码序列为X_o，X_o＝U×G_i或X_o＝U×G_o。

其中，第一外码序列包括经外码编码后信息比特位置对应的第二外码码字比特，以及经外码编码后第一冻结比特的位置对应的第三外码码字比特，第三外码码字比特的生成与多个成形比特位置处的比特无关，待编码序列中除了第一冻结比特之外的冻结比特称为第二冻结比特。可以理解的是，由于经外码编码后第二冻结外码码的位置的比特与成形比特相关，而成形比特由于未知被设置为第一预设比特，因此，第一外码序列中不包括经外码编码后第二冻结外码码的位置对应的比特和经外码编码后多个成形比特的位置对应的比特，或者说，第一外码序列中不包括第二冻结外码码的位置对应的外码码字比特和多个成形比特的位置对应的外码码字比特。

示例性地，参见图6，比特601～比特610为待编码序列中的第一冻结比特，比特611和比特612为该待编码序列中的信息比特，比特613和比特614为该待编码序列中的第二冻结比特，比特615和比特616为该待编码序列中的第一预设比特，比特615和比特616所在的位置为成形比特位置。包括比特601～比特616的待编码序列经外码编码后得到的第一比特序列中包括经外码编码后第一冻结比特的位置对应的第三外码码字比特621～630，以及经外码编码后信息比特位置对应的第二外码码字比特631和632。即该示例中得到了经外码编码后第一冻结比特的位置对应的第三外码码字比特和信息比特位置对应的第二外码码字比特，如实线框61所示。

也就是说，通过对该待编码序列进行外码编码，得到了信息比特位置对应的第二外码码字比特，以及第一冻结比特的位置对应的第三外码码字比特。

步骤S503、根据第一外码序列，采用极化译码并行获取至少两个成形比特位置组对应的多个第一外码码字比特。

其中，成形比特位置对应的第一外码码字比特为极化码蝶形网络中与成形比特位置处的比特位于同一行的第n/2列的比特。或者说，多个第一外码码字比特与经外码编码后多个成形比特位置对应的比特相同。可以理解的是，多个第一外码码字比特与经外码编码后多个成形比特位置对应的比特相同的含义为：多个第一外码码字比特，相当于“目标待编码序列经外码编码后得到的序列中与多个成形比特位置对应的比特”。其中，若实际成形比特是已知的，则在第一位置序列中的信息比特位置放置信息比特、在冻结比特位置放置冻结比特以及在多个成形比特位置放置实际成形比特，得到的序列为目标待编码序列。

由于多个成形比特位置形成至少两个成形比特位置组，至少两个成形比特位置组与至少两个不同的内码子码一一对应，由于至少两个内码子码可以各自并行且独立的由对应的外码码字比特组经内码编码得到，反之，至少两个外码码字比特组也可以并行且独立的经极化码译码得到，因此，本实施例的方法可采用极化译码，并行获取至少两个成形比特位置组对应的至少两个外码码字比特组，至少两个外码码字比特组包括多个第一外码码字比特。

在一种方案中，根据第一外码序列，采用极化译码获取多组成形比特位置中任一第一成形比特位置组对应的第一外码码字比特，包括：基于第一外码序列中的第二外码码字比特和/或第三外码码字比特中的目标外码码字比特，采用极化译码获取第一成形比特位置组对应的第一外码码字比特，第一目标外码码字比特与经外码编码后第一成形比特位置组对应的比特相同；其中，经极化编码后第一成形比特位置对应的比特和目标位置对应的比特属于同一个内码子码，经外码编码后目标位置对应的比特为目标外码码字比特。

在基于目标外码码字比特，采用极化译码获取第一成形比特位置组对应的第一外码码字比特之前，还包括：根据码长N、调制阶数以及信噪比确定第一长度；确定第一长度的极化码。其中，第一长度可为

第一长度的极化码包括的比特可均为1，M₁×M₂＝N，在

时，

相应地，基于目标外码码字比特，采用极化译码，获取第一成形比特位置组对应的第一外码码字比特，包括：基于该目标外码码字比特，对第一长度的极化码进行一阶译码，得到第一成形比特位置组对应的第一外码码字比特。

示例性地，继续参见图6，图6对应的码长N＝16，m＝4，M₁＝M₂＝4，

比特615和比特616所在的位置均为成形比特位置，该2个成形比特位置对应2个成形比特位置组：成形比特位置组a和成形比特位置组b。成形比特位置组a包括比特615所在的成形比特位置c，成形比特位置组b包括比特616所在的成形比特位置d。

获取成形比特位置组a对应的第一外码码字比特635时，将比特641和比特642均设置为1，得到包括比特641和比特642的长度为2的第一极化码，基于比特631，对第一极化码译码后得到与成形比特位置组a对应的第一外码码字比特635。此时，比特611所在的位置为目标位置，比特631为经外码编码后目标位置对应的目标外码码字比特，基于图6可以看出经极化编码后比特615所在的成形比特位置c对应的比特x₁₁和目标位置对应的比特x₁₅属于同一个内码子码。

获取成形比特位置组b对应的第一外码码字比特636时，将比特643和比特644均设置为1，得到包括比特643和比特644的长度为2的第二极化码，基于比特632，对第二极化码译码后得到与成形比特位置组b对应的第一外码码字比特636。此时，比特612所在的位置为目标位置，比特632为经外码编码后目标位置对应的目标外码码字比特，基于图6可以看出经极化编码后比特616所在的成形比特位置d对应的比特x₁₂和目标位置对应的比特x₁₆属于同一个内码子码。

综上，获取成形比特位置组a对应的第一外码码字比特635的过程和获取成形比特位置组b对应的第一外码码字比特636的过程相互独立，第一外码码字比特635和第一外码码字比特636可以并行得到。

该示例中，得到了成形比特位置组a和成形比特位置组b对应的多个第一外码码字比特635和636，如图6中的实线框62所示。

也就是说，基于第一外码序列，采用极化译码，可以得到与成形比特位置对应的多个第一外码码字比特。

步骤S504、基于第一外码序列和多个第一外码码字比特，获取目标外码序列。

其中，目标外码序列中的各外码码字比特为极化码蝶形网络中第n/2列的比特。

或者说，目标外码序列与第二外码序列与经外码编码后得到的序列相同。其中，目标外码序列与经外码编码后得到的序列相同的含义为：目标外码序列，相当于“目标待编码序列经外码编码后得到的序列”。

在一种方案中，基于第一外码序列和多个第一外码码字比特，获取第二外码序列，包括如下的(1)～(3)：

(1)获取长度为N的第二外码序列，第二外码序列中与多个成形比特位置对应的比特为多个第一外码码字比特，第二外码序列中除了多个第一外码码字比特以外的比特为第二预设比特。

其中，第二预设比特可为0。第一预设比特和第二预设比特可相同也可不相同。

(2)对第二外码序列进行系统编码，得到长度为N的第三外码序列，第三外码序列中与多个成形比特位置对应的比特为多个第一外码码字比特，第三外码序列中与第二冻结比特的位置对应的比特为第四外码码字比特，第三外码序列中的其它比特为第二预设比特，该第四外码码字比特为与第二冻结比特的位置对应的外码码字比特。或者说，该第四外码码字比特与经外码编码后第二冻结比特的位置对应的比特相同。其中，第四外码码字比特与经外码编码后第二冻结比特的位置对应的比特相同的含义为：第四外码码字比特，相当于“目标待编码序列经外码编码后得到的序列中与第二冻结比特的位置对应的比特”。

一种方案中，对第二外码序列进行系统编码的过程如下：若将第二外码序列记为Z_o，第三外码序列记为Z₁，则Z₁＝Z₂×G_i，Z₂为将Z'₂中冻结比特位置对应的比特置为冻结比特后得到的比特序列，Z'₂＝Z_o×G_i。

另一种方案中，对第二外码序列进行系统编码的过程如下：若将第二外码序列记为Z_o，第三外码序列记为Z₁，则Z₁＝Z₂×G_o，Z₂为将Z'₂中冻结比特位置对应的比特置为冻结比特后得到的比特序列，Z'₂＝Z_o×G_o。

示例性地，继续参见图6，比特635和比特636为成形比特位置对应的第一外码码字比特，基于比特635和比特636，进行系统编码后得到比特633和比特634，比特633和比特634为与第二冻结比特的位置对应的第四外码码字比特，如实线框63所示。

也就是说，通过对第二外码序列进行系统编码，可以得到与第二冻结比特的位置对应的第四外码码字比特。

(3)根据第一外码序列和第三外码序列，得到目标外码序列。

一种方案中，合并第一码序列和第三外码序列得到目标外码序列Z，可通过该如下公式表示Z＝Z₁+X_o。可以理解的是，该方案中需要第一预设比特和第二预设比特均为0。

另一种方案中，提取第一外码序列中的第二外码码字比特和第三外码码字比特，提取第三外码序列中的第一外码码字比特和第四外码码字比特，将第二外码码字比特放置在信息比特位置、将第三外码码字比特放置在对应的第一冻结比特的位置，将第四外码码字比特放置在对应的第二冻结比特的位置，将第一外码码字比特放置在成形比特位置，得到目标外码序列。

示例性地，继续参见图6，通过上述各示例得到的比特621～比特636，比特621～比特636组成目标外码序列。

步骤S505、对目标外码序列进行内码编码，得到并输出已编码序列。

可通过如下公式得到已编码序列X：在X_o＝U×G_i时，X＝Z×G₀；在X_o＝U×G_o，X＝Z×G_i。

示例性地，继续参见图6，对比特621～比特636组成目标外码序列进行阶段3和阶段4的内码编码过程后得到并输出已编码序列x₁,x₂,…x₁₆。

本实施例的方法可采用极化译码，并行获取至少两个成形比特位置组对应的多个第一外码码字比特，以及基于多个第一外码码字比特得到经外码编码后的外码序列，再对外码序列进行内码编码得到并输出已编码序列；而不是采用串行译码的方法先确定实际成形比特，得到目标待编码序列后，再对目标待编码序列进行极化编码以得到并输出已编码序列，因此，大大降低了PAS编码的时延。

下面采用具体的实施例对长度为N的第一位置序列中的信息比特位置、冻结比特位置和多个成行比特位置的确定方法进行说明。

图7为本申请实施例提供的编码方法的流程图二，参见图7，本实施例的方法包括：

步骤S701、根据码长、待编码序列中的信息比特的数目以及调制阶数，确定成形比特的第一数目。

其中，本实施例中的调制阶数可为如下的任意一个4、16、64、128、256。

在一种方案中，根据码长、待编码序列中的信息比特的数目以及调制阶数，确定成形比特的第一数目可包括如下的a1～a2：

a1、根据码长、待编码序列中的信息比特的数目以及调制阶数，获取log₂m个预估成形比特数目，m为调制阶数。

其中，若图5所示的实施例中第一位置序列包括log₂m个第一子位置序列，每个第一子位置序列包括

个位置，log₂m个预估成形比特数目与该log₂m个第一子位置序列一一对应，即第i个预估成形比特数目的含义如下：若第i个第一子位置序列的长度为无限长，则第i个预估成形比特数目为第i个第一子位置序列中包括的成形比特位置的数目，i＝1,……,log₂m。

根据码长、待编码序列中的信息比特的数目以及调制阶数，获取log₂m个预估成形比特数目可通过如下的(a11)～(a12)实现。

(a11)根据码长、待编码序列中的信息比特的数目以及调制阶数，确定成形目标概率，成形目标概率中的第i个分量指示各调制符号中第i个比特为0的概率。

其中，码长为N的已编码序列经调制后可得到

个调制符号，每个调制符号中包括log₂m个比特，各调制符号中的第i个比特为0的概率相同，其中，成形目标概率中的第i个分量指示各调制符号中第i个比特为0的概率，且第i个分量与第i个第一子位置序列对应，i＝1,……,log₂m。比如第1个分量等于0.5，则说明第1个第一子位置序列中信息比特位置和冻结比特位置的概率相等，均为0.5，即第1个第一子位置序列中不需要成形比特位置。

一种方式中，成形目标概率可通过如下公式一得到：

另一种方式中，根据码长、第一位置序列中信息比特的数目、调制阶数以及对应关系，确定成形目标概率，对应关系包括多个组合各自对应的预设成形目标概率；其中，每个组合对应一个预设码长、一个预设信息比特数目以及一个预设调制阶数，或者，每个组合对应一个预设码率、预设信息比特数目以及一个预设调制阶数。其中，码率等于一个序列中信息比特的数目与该序列的码长的比值。

比如，可通过表格体现该对应关系，如表1所示，表1中的K₀表示各预设信息比特数目，R表示码率，m表示调制阶数，p₁表示预设成形目标概率的第1个分量，p₂表示预设成形目标概率的第2个分量。

表1

(a12)对于第i个预估成形比特数目的获取：根据调制符号中第i个比特为0的概率、码长和调制阶数，确定第i个预估成形比特数目。

一种方式中，可通过如下的公式，获取第i个预估成形比特数目

其中，H(p_i)＝-p_i×log₂(p_i)-(1-p_i)&log₂(1-p_i)。

a2、根据log₂m个预估成形比特数目、码长和待编码序列中的信息比特的数目，确定成形比特的第一数目。

在一种方案中，根据log₂m个预估成形比特数目、码长和待编码序列中的信息比特的数目，确定成形比特的第一数目，包括如下的(a21)～(a22)：

(a21)若每个第一子位置序列包括

段、每段包括M₂个位置，则获取各第一子位置序列包括成形比特的段数：

对于第i个第一子位置序列中包括成形比特位置的段数L_i的获取：

根据第i个预估成形比特数目、码长和待编码序列中的信息比特的数目确定第i个第一子位置序列中包括成形比特的段数L_i，可通过如下的公式实现：

其中，l表示码长引入的性能损失，其配置可按如下经验性准则如下：

(a22)根据第一子位置序列包括成形比特的段数以及待编码序列中的信息比特的数目，确定成形比特的第一数目。

比如通过如下的公式得到成形比特的第一数目S：

示例性地，若N＝16384,K＝13225,m＝4，根据公式一得到成形目标概率[p₁,p₂]＝[0.5,0.31]，根据公式二得到

根据公式三得到L₁＝0和L₂＝5，根据公式四得到S＝585。如上所述，也就是说，第一位置序列包括2个第一子位置序列，第1个第一子位置序列中不包括成形比特位置，第2个子位置序列中包括585个成形比特位置，也就是需要设置585个成形比特。

步骤S702、根据成形比特的第一数目、码长和待编码序列中信息比特的数目，确定第一位置序列中的信息比特位置、冻结成形比特位置和第一数目的成形比特位置。

在一种方案中，根据成形比特第一数目、码长和待编码序列中的信息比特的数目，确定第一位置序列中的第一数目的成形比特位置可包括如下的(c1)～(c2)：

c1、根据第一数目、码长N以及待编码序列中信息比特的数目，确定第二位置序列，第二位置序列中包括K+S个信息比特位置，N-(K+S)个冻结比特位置。

一种方案中，根据第一数目、码长以及待编码序列中信息比特的数目，确定第二位置序列可包括如下的(c11)～(c12)：

(c11)根据第一数目、码长N以及待编码序列中信息比特的数目，获取长度为N的第三位置序列，第三位置序列中包括K^*个信息比特位置，

在一种具体的实现中，第三位置序列的获取方法可如下：采用GA、PW等方法构造一个参数为

的预选位置序列(预选位置序列也称为指示向量)，参数

的预选位置序列是指预选位置序列中包括

个信息比特位置，比如采用元素1指示信息比特位置，0指示冻结比特位置，则预选位置序列中包括

个0，

个1。

将预选位置序列作kronecker运算，得到长度为N的第三位置序列，第三位置序列中包括K^*个信息比特位置，

示例性地，N＝16，K＝9，采用GA、PW等方法构造一个(4,3)长度的预选位置序列：[01 1 1]。其中1所在的位置为信息比特位置，0所在的位置为冻结比特位置。计算

得到第三位置序列：[0 0 0 0 0 1 1 1 0 1 1 1 0 1 1 1]。

(c12)若K^*大于K+S，则将K^*个信息比特位置中的K^*-(K+S)个信息比特位置更新为冻结比特位置，得到包括K+S个信息比特位置的第二位置序列。

一种具体的实现中，将K^*个信息比特位置中的K^*-(K+S)个信息比特位置更新为冻结比特位置，得到包括K+S个信息比特位置的第二位置序列包括如下的c121～c122：

c121、将第三位置序列转换为矩阵形式，该矩阵的大小为M₂×M₁。第l列的第k行的元素为第三位置序列中的第(l-1)M₂+k个位置，l＝1,……,M₁，k＝1,……,M₂。第一列是第三位置序列中的第1,2,…,M₂个位置，第二列是第三位置序列中的第M₂+1,M₂+2,…,2M₂个位置，最后一列为第三位置序列中的第(M₁-1)M₂+1、(M₁-1)M₂+2,…,N个位置。

可以理解的是，在

时，该矩阵为

行

列的方阵，第一列是第三位置序列中的第

个位置，第二列是第三位置序列中的第

个位置，最后一列为第三位置序列中的第

N个位置。

示例性地，第三位置序列[0 0 0 0 0 1 1 1 0 1 1 1 0 1 1 1]转换为矩阵形式后可为：

c122、将该矩阵中的目标行从右向左依次将

个信息比特位置更新为冻结比特位置，得到第一矩阵；将第一矩阵中的目标列从下向上依次将

个信息比特位置更新为冻结比特位置，得到新的矩阵。也就是说，若第三位置序列中放置1的位置为信息比特位置，放置0的位置为冻结比特位置，c122相当于将第三位置序列转换成的矩阵中的目标行从右向左依次将

个1更新为0，得到第一矩阵，将第一矩阵中的目标列从下向上依次将

个1更新为0，得到新的矩阵。该新的矩阵为第二位置序列。

其中，若预选位置序列中可靠度为

的信息比特位置为预选位置序列中的第f个位置，则目标行即为第三位置序列转换成的矩阵的第f行，目标列即为第一矩阵的第f列。也就是说预选位置序列中的第f个位置的可靠度较低，将可靠度较低的信息比特位置更新为冻结比特位置，可以提高信息比特被正确编码以及正确传输的概率。

可以理解的是，若K^*等于K+S，则将第三位置序列转换成的矩阵作为第二位置序列。

c2、根据码长和待编码序列中信息比特的数目，从K+S个信息比特位置中确定S个成形比特位置，得到第一位置序列。即确定了第一位置序列中的信息比特位置、冻结成形比特位置和第一数目的成形比特位置。

将第二位置序列划分成log₂m个第二子位子位置序列，确定长度为

的位置序列中可靠度位于前L_i的L_i个信息比特位置，将第i个第二子位置序列中L_i个目标段所包括S_i个信息比特位置为更新为S_i个成形比特位置，得到第一位置序列，L_i个信息比特位置指示L_i个目标段，L_i为整数，i＝1,……,log₂m，

比如，L_i个信息比特位置包括长度为

的位置序列中的第_a个位置和第b个位置，则将第二子位置序列中的第_a段和第b段所包括S_i个信息比特位置为更新为S_i个成形比特位置。

一种具体的实现中，K^*等于K+S，则将上述的第三位置序列转换成的矩阵(第二位置序列)划分成log₂m个子矩阵，子矩阵C_i包括该矩阵中的第

列,

列,….,

列。子矩阵C_i为第i个第二子位置序列，子矩阵C_i中的一列为第二子位置序列包括的一段，即第二子位置序列包括

段，每段包括M₂个位置。

将i依次取值为1,…,log₂m，执行如下操作，得到第二矩阵：确定长度为

的位置序列中可靠度位于前L_i的L_i个信息比特位置，将子矩阵C_i中与L_i个信息比特位置对应的L_i列所包括S_i个信息比特位置为更新为S_i个成形比特位置。将第二矩阵还原成一行N列的位置序列，得到第一位置序列，也就是说第一位置序列中的第i个第一子位置序列中包括成形比特位置的段数为L_i段。

示例性地，若N＝16384,K＝13225，m＝4，如上所述，需要S＝585个成形比特位置，且L₁＝0和L₂＝5。根据S、N以及K，获取长度为13225的第三位置序列，第三位置序列中包括K^*＝13810个信息比特位置，将第三位置序列写成128×128的矩阵，该矩阵的第一列为第三位置序列的第1～128个位置，第2列为第三位置序列的第129～256个位置，该方阵的第一列为第三位置序列的第1～128个位置，第2列为第三位置序列的第129～256个位置，……，最后一列为第三位置序列的第16257～16384个位置。

因为K^*等于K+S，则将矩阵分成两个子矩阵，第1个子矩阵包括第一位置矩阵的前64列，第2个子矩阵包括第一位置矩阵的后64列，确定长度为64的位置序列中可靠度位于前5的5个信息比特位置，将第2个子矩阵中与该5个信息比特位置对应的列包括的信息比特位置更新为成形比特位置。具体可如图8所示。参见图8，图8中被椭圆框起来的5列灰色阴影为成形比特位置801，最浅色的位置为信息比特位置802，其余的位置为冻结比特位置803。

在对应图1的极化码蝶形网络时，该585个成形比特位置形成117个成形比特位置组，每5个成形比特位置组成一个成形比特位置组，极化编码后与585个成形比特位置对应的比特属于117个内码子码。

在对应图2的极化码蝶形网络时，该585个成形比特位置形成5个成形比特位置组，每117个成形比特位置组成一个成形比特位置组，极化编码后与585个成形比特位置对应的比特属于5个内码子码。

本实施例给出了长度为N的第一位置序列中的信息比特位置、冻结比特位置和多个成行比特位置的确定方法的具体实现，确定的多个成行比特位置可以使得待编码序列在编码过程中的编码时延降低。

通过以上实施例对本申请的编码方法进行了说明。可以理解的是，在编码得到已编码序列后，对已编码序列进行调制后可将调制信号发送至接收设备。接收设备接收到调制信号后解调，对解调后的序列进行译码，译码方法可参照目前通用的极化译码方法。

图9为本申请实施例提供的一种编码装置的结构示意图。请参见图9，该编码调制装置可以包括：获取模块91和编码模块92，其中，

获取模块91，用于获取长度为N的待编码序列，所述待编码序列是在第一位置序列中的信息比特位置放置信息比特、在冻结比特位置放置冻结比特以及在多个成形比特位置放置第一预设比特后得到的；其中，经极化编码后所述多个成形比特位置对应的比特属于多个不同的内码子码，经极化编码后对应的比特属于同一个内码字码的成形比特位置属于同一组成形比特位置；

编码模块92，用于对所述待编码序列进行外码编码，得到长度为N的第一外码序列；

所述编码模块92，还用于根据所述第一外码序列，并行获取多组成形比特位置对应的多个第一外码码字比特，所述多个第一外码码字比特与经外码编码后所述多个成形比特位置对应的比特相同；

所述编码模块92，还用于基于第一外码序列和多个第一外码码字比特，获取目标外码序列，所述目标外码序列与经外码编码后得到的序列相同；

所述编码模块92，还用于对所述目标外码序列进行内码编码，得到并输出已编码序列。

可选的，所述第一外码序列包括经外码编码后信息比特位置对应的第二外码码字比特，以及经外码编码后第一冻结比特的位置对应的第三外码码字比特，所述第三外码码字比特的生成与所述多个成形比特位置处的比特无关；

所述编码模块92，具体用于：

基于所述第二外码码字比特和/或所述第三外码码字比特中的外码码字比特，采用极化译码获取所述第一成形比特位置组对应的第一外码码字比特，所述第一成形比特位置组对应的第一外码码字比特与经外码编码后第一成形比特位置对应的比特相同；其中，经极化编码后所述第一成形比特位置组对应的比特和目标位置对应的比特属于同一个内码子码，经外码编码后所述目标位置对应的比特为所述目标外码码字比特。

可选的，在所述编码模块92基于所述目标外码码字比特，采用极化译码，获取所述第一目标外码码字比特之前，所述编码模块92，还用于：

根据所述N、调制阶数以及信噪比确定第一长度

所述第一位置序列包括log₂m个第一子位置序列，所述第一子位置序列包括

段，每段包括M₂个位置，M₁×M₂＝N，m为调制阶数，M₁和M₂均为正整数；

确定所述第一长度的极化码；

基于所述目标外码码字比特，采用极化译码获取所述第一成形比特位置组对应的第一外码码字比特，包括：

基于所述目标外码码字比特，对第一长度的极化码进行一阶译码，得到所述第一成形比特位置组对应的第一外码码字比特。

可选的，所述编码模块92具体用于：

获取长度为N的第二外码序列，所述第二外码序列中与所述多个成形比特位置对应的比特为所述多个第一外码码字比特，所述第二外码序列中除了所述多个第一外码码字比特以外的比特为第二预设比特；

对所述第二外码序列进行系统编码，得到长度为N的第三外码序列，所述第三外码序列中与所述多个成形比特位置对应的比特为所述多个第一外码码字比特，所述第三外码序列中与第二冻结比特的位置对应的比特为第四外码码字比特，所述第三外码序列中的其它比特为所述第二预设比特，所述第四外码码字比特与经外码编码后第二冻结比特的位置对应的比特相同，所述第二冻结比特为所述待编码序列中除了所述第一冻结比特以外的冻结比特；

根据所述第一外码序列和所述第三外码序列，得到所述目标外码序列。

可选的，在所述获取模块91获取长度为N的待编码序列之前，所述获取模块91，还用于：

根据所述N、所述待编码序列中的信息比特的数目以及调制阶数，确定成形比特的第一数目；

根据所述第一数目、所述N和所述信息比特的数目，确定所述第一位置序列中的所述信息比特位置、所述冻结成形比特位置和所述第一数目的成形比特位置。

可选的，所述获取模块91，具体用于：

根据所述第一数目、所述N以及所述信息比特的数目，确定第二位置序列，所述第二位置序列中包括K+S个信息比特位置，N-(K+S)个冻结比特位置；K为所述信息比特的数目，S为所述第一数目；

根据所述N和所述待编码序列中信息比特的数目，从所述第二位置序列中的所述K+S个信息比特位置中确定S个成形比特位置，得到所述第一位置序列。

可选的，所述获取模块91，具体用于：

根据所述第一数目、所述N以及所述信息比特的数目，获取长度为N的第三位置序列，所述第三位置序列中包括K^*个信息比特位置，

若K^*大于K+S，则将K^*个信息比特位置中的K^*-(K+S)个信息比特位置更新为冻结比特位置，得到所述第二位置序列。

可选的，所述第二位置序列包括log₂m个第二子位置序列，所述第二子位置序列包括

段，每段包括M₂个位置，m为所述调制阶数，M₁×M₂＝N，M₁和M₂均为正整数；

根据所述N和所述待编码序列中信息比特的数目，从所述第二位置序列中的K+S个信息比特位置中确定S个成形比特位置，得到所述第一位置序列，包括：

对于log₂m个第二子位置序列中的第i个子位置序列，确定长度为

的位置序列中可靠度位于前L_i的L_i个信息比特位置，将第i个第二子位置序列中L_i个目标段所包括S_i个信息比特位置为更新为S_i个成形比特位置，得到所述第一位置序列，所述L_i个信息比特位置指示所述L_i个目标段，所述L_i为整数，i＝1,……,log₂m，

其中，所述L_i是根据log₂m个预估成形比特数目中的第i个预估成形比特数目、所述N、所述信息比特的数目得到的，所述log₂m个预估成形比特数目是根据所述N、所述待编码序列中的信息比特的数目以及所述调制阶数得到的，所述log₂m个预估成形比特数目用于确定所述第一数目。

可选的，所述获取模块91，具体用于：

根据所述N、所述待编码序列中的信息比特的数目以及所述调制阶数，获取log₂m个预估成形比特数目，m为所述调制阶数；

根据log₂m个预估成形比特数目、所述N和所述信息比特的数目，确定成形比特的第一数目。

可选的，所述获取模块91，具体用于：

根据所述N、所述信息比特的数目以及所述调制阶数，确定成形目标概率，所述成形目标概率中的第i个分量指示各调制符号中第i个比特为0的概率；

根据所述调制符号中第i个比特为0的概率、所述N和所述调制阶数，确定所述第i个预估成形比特数目。

可选的，所述获取模块91，具体用于：

根据所述N、第一位置序列中信息比特的数目、调制阶数以及对应关系，确定所述成形目标概率，所述对应关系包括多个组合各自对应的预设成形目标概率；其中，每个组合对应一个预设码长、一个预设信息比特数目以及一个预设调制阶数，或者，每个组合对应一个预设码率、预设信息比特数目以及一个预设调制阶数。

可选的，所述获取模块91，具体用于：

根据log₂m个预估成形比特数目、所述N以及所述信息比特的数目，确定log₂m个成形比特段数，第i个成形比特段数L_i是根据log₂m个预估成形比特数目中的第i个预估成形比特数目、所述N以及所述信息比特的数目得到的，所述第i个成形比特段数L_i为第i个第一子位置序列中包括成形比特的段数，所述第一位置序列包括

段，每段包括M₂个位置，i＝1,……,log₂m；

根据所述log₂m个成形比特段数和所述信息比特的数目，确定成形比特的第一数目。

本申请实施例提供的编码装置可以执行上述方法实施例所示的技术方案，其实现原理以及有益效果类似此处不再进行赘述。

图10为本申请实施例提供的编码装置的硬件结构示意图。请参见图10，该编码装置可以包括：处理器101以及存储器102；其中，

存储器102，用于存储计算机程序，有时还用于存储中间数据；

处理器101，用于执行存储器存储的计算机程序，以实现上述编码方法中的各个步骤。具体可以参见前面方法实施例中的相关描述。

可选地，存储器101既可以是独立的，也可以跟处理器101集成在一起。在有些实施方式中，存储器102甚至还可以位于编码装置之外。

当所述存储器102是独立于处理器101之外的器件时，所述编码装置还可以包括总线103，用于连接所述存储器102和处理器101。

可选的，编码装置还可以进一步包括接收器和发送器。例如，接收器用于获取待编码比特，发送器可以用于输出调制后的符号序列。

本实施例提供的编码装置可以为终端设备，或者也以为网络设备，可用于执行上述的编码方法，其实现方式和技术效果类似，本实施例此处不再赘述。

图11为本申请实施例提供的又一种编码装置的结构示意图。请参见图11，该编码装置110可以包括输入接口111、逻辑电路112和输出接口113，其中，

所述输入接口111用于，获取信息比特；

所述逻辑电路112用于，根据信息比特，实现上述编码方法中的各步骤，以得到已编码序列。

所述输出接口113用于，输出所述已编码序列。

可选的，所述逻辑电路112具有图9中的编码模块92和获取模块91的功能。

可选的，输入接口111可以具有图10实施例中的接收器的功能。逻辑电路112可以具有图10实施例中的处理器101的功能。输出接口113可以具有图10实施例中的发送器的功能。

本申请实施例提供的编码调制装置110可以执行上述方法实施例所示的技术方案，其实现原理以及有益效果类似此处不再进行赘述。

本申请实施例还可以提供一种存储介质，所述存储介质包括计算机程序，所述计算机程序用于实现上述述的编码方法。

本申请实施例还提供一种芯片或者集成电路，包括：存储器和处理器；

所述存储器，用于存储程序指令，有时还用于存储中间数据；

所述处理器，用于调用所述存储器中存储的所述程序指令以实现如上所述的编码方法。

可选的，存储器可以是独立的，也可以跟处理器集成在一起。在有些实施方式中，存储器还可以位于所述芯片或者集成电路之外。

本申请实施例还提供一种程序产品，所述程序产品包括计算机程序，所述计算机程序存储在存储介质中，所述计算机程序用于实现上述的编码方法。

结合本发明实施例公开内容所描述的方法或者算法的步骤可以硬件的方式来实现，也可以是由处理器执行软件指令的方式来实现。软件指令可以由相应的软件模块组成，软件模块可以被存放于随机存取存储器(Random Access Memory，RAM)、闪存、只读存储器(Read Only Memory，ROM)、可擦除可编程只读存储器(Erasable Programmable ROM，EPROM)、电可擦可编程只读存储器(Electrically EPROM，EEPROM)、寄存器、硬盘、移动硬盘、只读光盘(CD-ROM)或者本领域熟知的任何其它形式的存储介质中。一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于ASIC中。另外，该ASIC可以位于基站或终端中。当然，处理器和存储介质也可以作为分立组件存在于接收设备中。

应理解，上述处理器可以是中央处理单元(英文：Central Processing Unit，简称：CPU)，还可以是其他通用处理器、数字信号处理器(英文：Digital Signal Processor，简称：DSP)、专用集成电路(英文：Application Specific Integrated Circuit，简称：ASIC)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合发明所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。

存储器可能包含高速RAM存储器，也可能还包括非易失性存储NVM，例如至少一个磁盘存储器，还可以为U盘、移动硬盘、只读存储器、磁盘或光盘等。

总线可以是工业标准体系结构(Industry Standard Architecture，ISA)总线、外部设备互连(Peripheral Component，PCI)总线或扩展工业标准体系结构(ExtendedIndustry Standard Architecture，EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，本申请附图中的总线并不限定仅有一根总线或一种类型的总线。

上述存储介质可以是由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。存储介质可以是通用或专用计算机能够存取的任何可用介质。

本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a,b,或c中的至少一项(个)，可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。

本领域技术人员应该可以意识到，在上述一个或多个示例中，本发明实施例所描述的功能可以用硬件、软件、固件或它们的任意组合来实现。当使用软件实现时，可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。

在本发明所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个单元中。上述模块成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

Claims (27)

1.一种编码方法，其特征在于，包括：

获取长度为N的待编码序列，所述待编码序列是在第一位置序列中的信息比特位置放置信息比特、在冻结比特位置放置冻结比特以及在多个成形比特位置放置第一预设比特后得到的；其中，经极化编码后所述多个成形比特位置对应的比特属于多个不同的内码子码，经极化编码后对应的比特属于同一个内码字码的成形比特位置属于同一组成形比特位置；

对所述待编码序列进行外码编码，得到长度为N的第一外码序列；

根据所述第一外码序列，并行获取多组成形比特位置对应的多个第一外码码字比特，所述多个第一外码码字比特与经外码编码后所述多个成形比特位置对应的比特相同；

基于第一外码序列和多个第一外码码字比特，获取目标外码序列，所述目标外码序列与经外码编码后得到的序列相同；

对所述目标外码序列进行内码编码，得到并输出已编码序列。

2.根据权利要求1所述的方法，其特征在于，所述第一外码序列包括经外码编码后信息比特位置对应的第二外码码字比特，以及经外码编码后第一冻结比特的位置对应的第三外码码字比特，所述第三外码码字比特的生成与所述多个成形比特位置处的比特无关；

获取多组成形比特位置中任一第一成形比特位置组对应的第一外码码字比特，包括：

基于所述第二外码码字比特和/或所述第三外码码字比特中的外码码字比特，采用极化译码获取所述第一成形比特位置组对应的第一外码码字比特，所述第一成形比特位置组对应的第一外码码字比特与经外码编码后第一成形比特位置对应的比特相同；其中，经极化编码后所述第一成形比特位置组对应的比特和目标位置对应的比特属于同一个内码子码，经外码编码后所述目标位置对应的比特为所述目标外码码字比特。

3.根据权利要求2所述的方法，其特征在于，在基于所述目标外码码字比特，采用极化译码，获取所述第一目标外码码字比特之前，还包括：

根据所述N、调制阶数以及信噪比确定第一长度

所述第一位置序列包括log₂m个第一子位置序列，所述第一子位置序列包括

段，每段包括M₂个位置，M₁×M₂＝N，m为调制阶数，M₁和M₂均为正整数；

确定所述第一长度的极化码；

基于所述目标外码码字比特，采用极化译码获取所述第一成形比特位置组对应的第一外码码字比特，包括：

基于所述目标外码码字比特，对第一长度的极化码进行一阶译码，得到所述第一成形比特位置组对应的第一外码码字比特。

4.根据权利要求1～3任意一项所述的方法，其特征在于，所述基于第一外码序列和多个第一外码码字比特，获取目标外码序列，包括：

获取长度为N的第二外码序列，所述第二外码序列中与所述多个成形比特位置对应的比特为所述多个第一外码码字比特，所述第二外码序列中除了所述多个第一外码码字比特以外的比特为第二预设比特；

对所述第二外码序列进行系统编码，得到长度为N的第三外码序列，所述第三外码序列中与所述多个成形比特位置对应的比特为所述多个第一外码码字比特，所述第三外码序列中与第二冻结比特的位置对应的比特为第四外码码字比特，所述第三外码序列中的其它比特为所述第二预设比特，所述第四外码码字比特与经外码编码后第二冻结比特的位置对应的比特相同，所述第二冻结比特为所述待编码序列中除了所述第一冻结比特以外的冻结比特；

根据所述第一外码序列和所述第三外码序列，得到所述目标外码序列。

5.根据权利要求1～4任一项所述的方法，其特征在于，在获取长度为N的待编码序列之前，还包括：

根据所述N、所述待编码序列中的信息比特的数目以及调制阶数，确定成形比特的第一数目；

根据所述第一数目、所述N和所述信息比特的数目，确定所述第一位置序列中的所述信息比特位置、所述冻结成形比特位置和所述第一数目的成形比特位置。

6.根据权利要求5所述的方法，其特征在于，所述根据所述第一数目、所述N和所述信息比特的数目，确定所述第一位置序列中的所述信息比特位置、所述冻结成形比特位置和所述第一数目的成形比特位置，包括：

根据所述第一数目、所述N以及所述信息比特的数目，确定第二位置序列，所述第二位置序列中包括K+S个信息比特位置，N-(K+S)个冻结比特位置；K为所述信息比特的数目，S为所述第一数目；

根据所述N和所述待编码序列中信息比特的数目，从所述第二位置序列中的所述K+S个信息比特位置中确定S个成形比特位置，得到所述第一位置序列。

7.根据权利要求6所述的方法，其特征在于，所述根据所述第一数目、所述N以及信息比特的数目，确定第二位置序列，包括：

根据所述第一数目、所述N以及所述信息比特的数目，获取长度为N的第三位置序列，所述第三位置序列中包括K^*个信息比特位置，

若K^*大于K+S，则将K^*个信息比特位置中的K^*-(K+S)个信息比特位置更新为冻结比特位置，得到所述第二位置序列。

8.根据权利要求6或7所述的方法，其特征在于，所述第二位置序列包括log₂m个第二子位置序列，所述第二子位置序列包括

段，每段包括M₂个位置，m为所述调制阶数，M₁×M₂＝N，M₁和M₂均为正整数；

根据所述N和所述待编码序列中信息比特的数目，从所述第二位置序列中的K+S个信息比特位置中确定S个成形比特位置，得到所述第一位置序列，包括：

对于log₂m个第二子位置序列中的第i个子位置序列，确定长度为

的位置序列中可靠度位于前L_i的L_i个信息比特位置，将第i个第二子位置序列中L_i个目标段所包括S_i个信息比特位置为更新为S_i个成形比特位置，得到所述第一位置序列，所述L_i个信息比特位置指示所述L_i个目标段，所述L_i为整数，i＝1,……,log₂m，

其中，所述L_i是根据log₂m个预估成形比特数目中的第i个预估成形比特数目、所述N、所述信息比特的数目得到的，所述log₂m个预估成形比特数目是根据所述N、所述待编码序列中的信息比特的数目以及所述调制阶数得到的，所述log₂m个预估成形比特数目用于确定所述第一数目。

9.根据权利要求5～8任一项所述的方法，其特征在于，所述根据所述N、信息比特的数目以及调制阶数，确定成形比特的第一数目，包括：

根据所述N、所述待编码序列中的信息比特的数目以及所述调制阶数，获取log₂m个预估成形比特数目，m为所述调制阶数；

根据log₂m个预估成形比特数目、所述N和所述信息比特的数目，确定成形比特的第一数目。

10.根据权利要求9所述的方法，其特征在于，获取log₂m个预估成形比特数目中的第i个预估成形比特数目，包括：

根据所述N、所述信息比特的数目以及所述调制阶数，确定成形目标概率，所述成形目标概率中的第i个分量指示各调制符号中第i个比特为0的概率；

根据所述调制符号中第i个比特为0的概率、所述N和所述调制阶数，确定所述第i个预估成形比特数目。

11.根据权利要求10所述的方法，其特征在于，所述根据所述N、所述信息的比特数目以及所述调制阶数，确定成形目标概率，包括：

根据所述N、第一位置序列中信息比特的数目、调制阶数以及对应关系，确定所述成形目标概率，所述对应关系包括多个组合各自对应的预设成形目标概率；其中，每个组合对应一个预设码长、一个预设信息比特数目以及一个预设调制阶数，或者，每个组合对应一个预设码率、预设信息比特数目以及一个预设调制阶数。

12.根据权利要求9～11任一项所述的方法，其特征在于，所述根据log₂m个预估成形比特数目、所述N和所述待编码序列中信息比特的数目，确定成形比特的第一数目，包括：

根据log₂m个预估成形比特数目、所述N以及所述信息比特的数目，确定log₂m个成形比特段数，第i个成形比特段数L_i是根据log₂m个预估成形比特数目中的第i个预估成形比特数目、所述N以及所述信息比特的数目得到的，所述第i个成形比特段数L_i为第i个第一子位置序列中包括成形比特的段数，所述第一位置序列包括

段，每段包括M₂个位置，i＝1,……,log₂m；

根据所述log₂m个成形比特段数和所述信息比特的数目，确定成形比特的第一数目。

13.一种编码装置，其特征在于，包括：

获取模块，用于获取长度为N的待编码序列，所述待编码序列是在第一位置序列中的信息比特位置放置信息比特、在冻结比特位置放置冻结比特以及在多个成形比特位置放置第一预设比特后得到的；其中，经极化编码后所述多个成形比特位置对应的比特属于多个不同的内码子码，经极化编码后对应的比特属于同一个内码字码的成形比特位置属于同一组成形比特位置；

编码模块，用于对所述待编码序列进行外码编码，得到长度为N的第一外码序列；

所述编码模块，还用于根据所述第一外码序列，并行获取多组成形比特位置对应的多个第一外码码字比特，所述多个第一外码码字比特与经外码编码后所述多个成形比特位置对应的比特相同；

所述编码模块，还用于基于第一外码序列和多个第一外码码字比特，获取目标外码序列，所述目标外码序列与经外码编码后得到的序列相同；

所述编码模块，还用于对所述目标外码序列进行内码编码，得到并输出已编码序列。

14.根据权利要求13所述的装置，其特征在于，所述第一外码序列包括经外码编码后信息比特位置对应的第二外码码字比特，以及经外码编码后第一冻结比特的位置对应的第三外码码字比特，所述第三外码码字比特的生成与所述多个成形比特位置处的比特无关；

所述编码模块，具体用于：

基于所述第二外码码字比特和/或所述第三外码码字比特中的外码码字比特，采用极化译码获取所述第一成形比特位置组对应的第一外码码字比特，所述第一成形比特位置组对应的第一外码码字比特与经外码编码后第一成形比特位置对应的比特相同；其中，经极化编码后所述第一成形比特位置组对应的比特和目标位置对应的比特属于同一个内码子码，经外码编码后所述目标位置对应的比特为所述目标外码码字比特。

15.根据权利要求14所述的装置，其特征在于，在所述编码模块基于所述目标外码码字比特，采用极化译码，获取所述第一目标外码码字比特之前，所述编码模块，还用于：

根据所述N、调制阶数以及信噪比确定第一长度

所述第一位置序列包括log₂m个第一子位置序列，所述第一子位置序列包括

段，每段包括M₂个位置，M₁×M₂＝N，m为调制阶数，M₁和M₂均为正整数；

确定所述第一长度的极化码；

基于所述目标外码码字比特，采用极化译码获取所述第一成形比特位置组对应的第一外码码字比特，包括：

基于所述目标外码码字比特，对第一长度的极化码进行一阶译码，得到所述第一成形比特位置组对应的第一外码码字比特。

16.根据权利要求13～15任意一项所述的装置，其特征在于，所述编码模块具体用于：

获取长度为N的第二外码序列，所述第二外码序列中与所述多个成形比特位置对应的比特为所述多个第一外码码字比特，所述第二外码序列中除了所述多个第一外码码字比特以外的比特为第二预设比特；

对所述第二外码序列进行系统编码，得到长度为N的第三外码序列，所述第三外码序列中与所述多个成形比特位置对应的比特为所述多个第一外码码字比特，所述第三外码序列中与第二冻结比特的位置对应的比特为第四外码码字比特，所述第三外码序列中的其它比特为所述第二预设比特，所述第四外码码字比特与经外码编码后第二冻结比特的位置对应的比特相同，所述第二冻结比特为所述待编码序列中除了所述第一冻结比特以外的冻结比特；

根据所述第一外码序列和所述第三外码序列，得到所述目标外码序列。

17.根据权利要求13～16任一项所述的装置，其特征在于，在所述获取模块获取长度为N的待编码序列之前，所述获取模块，还用于：

根据所述N、所述待编码序列中的信息比特的数目以及调制阶数，确定成形比特的第一数目；

根据所述第一数目、所述N和所述信息比特的数目，确定所述第一位置序列中的所述信息比特位置、所述冻结成形比特位置和所述第一数目的成形比特位置。

18.根据权利要求17所述的装置，其特征在于，所述获取模块，具体用于：

根据所述第一数目、所述N以及所述信息比特的数目，确定第二位置序列，所述第二位置序列中包括K+S个信息比特位置，N-(K+S)个冻结比特位置；K为所述信息比特的数目，S为所述第一数目；

根据所述N和所述待编码序列中信息比特的数目，从所述第二位置序列中的所述K+S个信息比特位置中确定S个成形比特位置，得到所述第一位置序列。

19.根据权利要求18所述的装置，其特征在于，所述获取模块，具体用于：

根据所述第一数目、所述N以及所述信息比特的数目，获取长度为N的第三位置序列，所述第三位置序列中包括K^*个信息比特位置，

若K^*大于K+S，则将K^*个信息比特位置中的K^*-(K+S)个信息比特位置更新为冻结比特位置，得到所述第二位置序列。

20.根据权利要求18或19所述的装置，其特征在于，所述第二位置序列包括log₂m个第二子位置序列，所述第二子位置序列包括

段，每段包括M₂个位置，m为所述调制阶数，M₁×M₂＝N，M₁和M₂均为正整数；

根据所述N和所述待编码序列中信息比特的数目，从所述第二位置序列中的K+S个信息比特位置中确定S个成形比特位置，得到所述第一位置序列，包括：

对于log₂m个第二子位置序列中的第i个子位置序列，确定长度为

的位置序列中可靠度位于前L_i的L_i个信息比特位置，将第i个第二子位置序列中L_i个目标段所包括S_i个信息比特位置为更新为S_i个成形比特位置，得到所述第一位置序列，所述L_i个信息比特位置指示所述L_i个目标段，所述L_i为整数，i＝1,……,log₂m，

其中，所述L_i是根据log₂m个预估成形比特数目中的第i个预估成形比特数目、所述N、所述信息比特的数目得到的，所述log₂m个预估成形比特数目是根据所述N、所述待编码序列中的信息比特的数目以及所述调制阶数得到的，所述log₂m个预估成形比特数目用于确定所述第一数目。

21.根据权利要求17～20任一项所述的装置，其特征在于，所述获取模块，具体用于：

根据所述N、所述待编码序列中的信息比特的数目以及所述调制阶数，获取log₂m个预估成形比特数目，m为所述调制阶数；

根据log₂m个预估成形比特数目、所述N和所述信息比特的数目，确定成形比特的第一数目。

22.根据权利要求21所述的装置，其特征在于，所述获取模块，具体用于：

根据所述N、所述信息比特的数目以及所述调制阶数，确定成形目标概率，所述成形目标概率中的第i个分量指示各调制符号中第i个比特为0的概率；

根据所述调制符号中第i个比特为0的概率、所述N和所述调制阶数，确定所述第i个预估成形比特数目。

23.根据权利要求22所述的装置，其特征在于，所述获取模块，具体用于：

根据所述N、第一位置序列中信息比特的数目、调制阶数以及对应关系，确定所述成形目标概率，所述对应关系包括多个组合各自对应的预设成形目标概率；其中，每个组合对应一个预设码长、一个预设信息比特数目以及一个预设调制阶数，或者，每个组合对应一个预设码率、预设信息比特数目以及一个预设调制阶数。

24.根据权利要求21～23任一项所述的装置，其特征在于，所述获取模块，具体用于：

根据log₂m个预估成形比特数目、所述N以及所述信息比特的数目，确定log₂m个成形比特段数，第i个成形比特段数L_i是根据log₂m个预估成形比特数目中的第i个预估成形比特数目、所述N以及所述信息比特的数目得到的，所述第i个成形比特段数L_i为第i个第一子位置序列中包括成形比特的段数，所述第一位置序列包括

段，每段包括M₂个位置，i＝1,……,log₂m；

根据所述log₂m个成形比特段数和所述信息比特的数目，确定成形比特的第一数目。

25.一种编码装置，其特征在于，包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1～12中任一项所述的方法。

26.一种编码装置，其特征在于，包括输入接口、逻辑电路和输出接口，其中，

所述输入接口用于，获取信息比特；

所述逻辑电路用于，根据所述信息比特，执行权利要求1～12任一项所述的编码方法，得到已编码序列；

所述输出接口用于，输出所述已编码序列。

27.一种存储介质，其特征在于，所述存储介质包括计算机程序，所述计算机程序用于实现如权利要求1～12任一项所述的编码方法。

Images